JP2009545277A - 低雑音ソース - Google Patents

Abstract

一実施形態において、低雑音ソースは、信号ソースと、該信号ソースからの出力信号を増幅し、増幅された信号を提供するように適合される可変増幅器と、該増幅された信号を増幅し、増幅された出力信号を提供するように適合されるフィードフォワード増幅器と、該増幅された出力信号における位相雑音に応答して、第１のフィードバック信号を提供するように適合される位相雑音測定システムと、該増幅された出力信号における位相雑音を最小化するように、該フィードバック信号に応答して、該可変増幅器によって提供される増幅を制御するように適合されるプロセッサとを含む。

Description

（関連出願の引用）
本出願は、２００６年７月２８日に出願された米国特許出願第１１／４９４，８８４号、発明の名称「ＬＯＷ−ＮＯＩＳＥ ＳＯＵＲＣＥ」に対する優先権を主張する。上記出願は、２００５年５月２０日に出願された米国特許出願第１１／１３４，５４６号、発明の名称「ＩＮＴＥＬＬＩＧＥＮＴ ＬＯＷ ＮＯＩＳＥ ＤＥＳＩＧＮ」の一部継続出願である。上記両出願の全体が、参考として本願明細書中に援用される。

（技術分野）
本発明は、信号ソース（ｓｏｕｒｃｅ）に関し、特に、低雑音ソースに関する。

電気システムならびに電気光学システムおよび電気音響システムなどの他の種類のシステムにおける雑音は、信号の振幅と位相の両方を妨害し得る。しかし、多くのシステムが、振幅における揺らぎに比較的鈍感なので、位相における揺らぎ（位相雑音として示される）は一般に、より多くの問題を含んでいる。例えば、発振器は、所望の周波数で正弦曲線を出力するように設計され得る。発振器は一般的に、なんらかの種類の振幅制限機能を含むことにより、位相雑音のみが、出力正弦曲線に対する雑音の主要な誘因となる。

位相要素（ｐｈａｓｅ ｎｏｔｅ）が、雑音全体のそのような重要な因子であるので、設計者は、しばしば所与のシステムに対する位相雑音の尺度を所望する。様々なアプローチが、位相雑音を特徴付けるために用いられてきた。例えば、増幅器が、増幅器内に既知の周波数の信号を入力し、結果としてもたらされる増幅された出力をスペクトラムアナライザ内で測定することによって特徴付けられてきた。しかし、そのようなアプローチの感度は、スペクトラムアナライザの比較的貧弱な感度によって制限される。さらに、キャリア周波数に近い周波数において位相雑音を測定することは困難である。

スペクトラムアナライザとは異なり、位相ロック（ｐｈａｓｅ−ｌｏｃｋｅｄ）弁別器システムは、比較的よい感度を有し、キャリア周波数に近い周波数の測定を可能にする。しかし、位相ロック弁別器システムの構成は、面倒であり、時間を要する。従って、自動化された位相ロック弁別器の雑音試験測定システムが開発されており、特許文献１に記載されるように、そのようなシステムの面倒な性質を緩和する。図１はそのような自動化システム１の実施形態を例示する。低雑音ソース９は、被試験ユニット（ｕｎｉｔ−ｕｎｄｅｒ−ｔｅｓｔ；ＵＵＴ）３を駆動するための入力信号１１を提供する。ＵＵＴ３は、ユーザが位相雑音試験測定を所望する任意のデバイス（例えば、増幅器、移相器、ダイプレクサまたは他の適切なデバイスあるいは複数のデバイスのシステム）であり得る。ＵＵＴ３は、ソース９から入力を受信し、それを処理して出力信号５を提供する。例えば、ＵＵＴ３が増幅器である場合には、出力信号５は、入力信号１１の増幅されたバージョンである。出力信号５は、可変増幅器１５によって増幅され、入力信号２３をミキサ２１に提供する。ソース９はまた、入力信号１１のバージョンを可変移相器２９に提供する。可変移相器２９は、入力信号１１を９０度だけシフトして、移相された信号２５をミキサ２１の別の入力ポートに提供する。このようにして、「キャリア」信号（入力信号１１）は、ミキサ出力信号４１から除去される。出力信号４１をアナログ−デジタル変換器（ＡＤＣ）４９の適切なダイナミックレンジ内に保持するために、ミキサ出力信号４１は、低雑音整合増幅器４３によって処理されて、出力信号４２をＡＤＣ４９に提供する。

キャリア信号を除去するために、移相された信号２５は、キャリアに対して直交位相（９０度シフト）でなければならない。直交位相が確立されない場合には、ＤＣオフセットが、ＡＤＣ４９からのデジタル出力４４に存在する。プロセッサ５５などのコントローラは、デジタル出力４４を監視し、制御信号６５を用いて移相器２９を制御し、直交位相を維持する。低雑音ソース９からのキャリア信号の除去はまた、キャリア（入力信号１１）とキャリアの移相されたバージョン（信号２５）とが、ミキサ２１に入るときに等しいパワーであるか否かに依存する。従って、移相器２９の制御と類似して、プロセッサ５５はまた、デジタル信号４４を処理することに応答して可変増幅器１５を、制御信号６７を用いて制御し、信号２５および信号２３に対して等しいパワーを維持する。これらのパワーは正確に等しく維持されている必要はないけれども、代わって、互いの十分な範囲内に単にあり得ることにより、ミキサ２１の線形動作が保証される。当業者は、可変増幅器１５が、増幅するのみではなく、制御信号６７に応答して減衰をもさせ得ることを認識する。例えば、ＵＵＴ３が増幅器である場合には、可変増幅器１５は、信号２３および信号２５を相対的に等しいパワーに保持するために、出力信号５を減衰しなければならない。プロセッサ５５はまた、制御信号７１を用いて低雑音整合増幅器４３を制御し得、ＡＤＣ４９のために信号４２を適切なダイナミックレンジ内に維持する。

まさに論じられたように、構成要素を直交位相動作に対して制御することにより、プロセッサ５５は、デジタル出力４４からキャリア信号が除去されることを保証し、その結果として、デジタル出力信号４４は単に位相雑音を表す。低雑音ソース９によって注入される位相雑音は、ＵＵＴ３が削除されて、ソース９が単に直接増幅器１５に供給する較正動作によって評価され得るが、そのような直接供給は、遅延線（図示されない）を介して起こり得る。較正の間にデジタル信号４４にもたらされる位相雑音は、プロセッサ５５と関連づけられたメモリに格納され得る。従って、ＵＵＴ３の試験の間、プロセッサ５５（または、プロセッサ５５と関連づけられたスペクトラムアナライザ）は、デジタル信号４４のフーリエ解析を実行することにより、低雑音ソース９によって作り出された位相雑音パワーを決定し得る。測定された位相雑音は、次いで、ソース９によって注入された位相雑音によって調整されて、ＵＵＴ３によって供給された追加の位相雑音を決定し得る。

デジタル信号４４において測定される位相雑音は、ソース９によって提供される入力信号１１の周波数に依存する。例えば、ＵＵＴ３は、１つの周波数において相当にノイジー（ｎｏｉｓｙ）だがしかし、別の周波数でよりノイジーでなくあり得る。周波数のある範囲にわたって位相雑音を測定するために、プロセッサ５５は、コマンド信号６９を用いてソース９に入力信号１１の周波数を変更するように命令し得、その結果としてもたらされる位相雑音を測定し、再び周波数を変更し、その結果としてもたらされる位相雑音を測定する、等々を行う。従来の位相雑音試験測定システムにおいて必要な手動の介入またはチューニング（ｔｕｎｉｎｇ）を行うことなく、そのような測定が自動的に、かつ正確に実行されることは有利である。

位相ロック弁別器システム１は、当該分野において劇的な進歩を提示するけれども、特定の難題が残存している。例えば、最適の低雑音動作のために所与の構成要素を適切にバイアスするか、または駆動することは、多くの因子が含まれる。これらの因子を知的に制御するために、その内容が参考として本明細書中に援用される２００５年５月２０日に出願された特許文献２は、構成要素または複数の構成要素のシステムが最適の低雑音動作を達成するために適切にバイアスし得るような、位相ロック弁別器システムを含むシステムを開示する。一実施形態において、このシステムは、発振器信号ソースをバイアスするために用いられ得る。その点で、ＵＵＴが発振器などのソースＵＵＴである場合には、図１のＵＵＴ３と低雑音ソース９との間の例示された分離は、単に概念的な分離であることが認識される。そのような場合には、ソースはＵＵＴである。従って、ソースを有する発振器がＵＵＴであるような、ソースＵＵＴを駆動することは冗長である。従って、ソースを有する発振器などのソースＵＵＴを駆動することは冗長であり、ソースＵＵＴに対して外部のキャリア信号ソースの必要はない。

ここで図２を参照すると、ソースＵＵＴ２１０のための知的なバイアスシステム２００が例示される。ソースＵＵＴ２１０の位相雑音を分析するために、遅延線２３６は、ソースＵＵＴ２１０からの出力信号５の遅延されたバージョン２４０を形成する。正弦曲線の出力信号ｃｏｓ（ωｔ）を提供する完全なソースの場合には、任意の時刻ｔ_１とｔ_２との間の位相差が、これらの時刻の間の遅延期間にのみ依存することに注意されたい。しかし、現実のソースにおいては、この位相差に影響するいくらかの位相雑音もまた存在する。一般に、遅延期間の選択が、キャリア信号周波数に対してより小さな周波数オフセットで、位相雑音を測定する位相雑音試験測定システムの能力、および位相雑音測定の感度に影響することが示され得る。遅延線２３６によって提供される遅延が増大するにつれて、キャリア周波数から、より小さなオフセットで位相雑音を測定する能力および感度が高められる。しかし、遅延は任意に増大し得ない。なぜならば、遅延線を介する減衰があまりにも激しくなり、測定に影響し得るからである。図１および図２を比較すると、可変増幅器１５、ミキサ２１、低雑音整合増幅器４３、ＡＤＣ４９、および移相器２９の制御ならびに動作が同じであることがわかり得る。従って、図１の低雑音ソース９に関して論じられたように、ソースＵＵＴ２１０は、入力信号１１のバージョンを移相器２９に対して同様に提供する。可変増幅器１５は、出力信号２３をミキサ２１に提供し、ミキサ２１は、この信号をキャリア信号１１の移相されたバージョン２５と混合する。

プロセッサ２０５などのコントローラは、制御信号６７によって増幅器１５を制御して、ミキサ２１の線形動作を維持する。プロセッサ２０５はまた、コマンド信号２２０を用いてソースＵＵＴ２１０内の制御可能な１つ以上の変数をチューニングするように動作する。例えば、従来のソース設計者は、最もよい位相雑音性能となるようにトランジスタなどの構成要素をバイアスする現実の方法を有しない。一般に、従来の設計者は、特定のバイアス点が低雑音動作に対して最も良いということを単に推測し得る。しかし、システム２００は、制御可能な変数を知的に設定し得、例えば、最も低い位相雑音の動作をもたらすバイアス電圧を見い出すことにより、バイアス電圧をトランジスタに対して設定し得る。同様に、図１の低雑音ソース９に関して論じられたように、プロセッサ２０５は、ソースＵＵＴ２１０によって用いられるキャリア周波数を、制御信号６９を用いて同様に制御する。「最適あてはめ（ｂｅｓｔ ｆｉｔ）」方法または「最適データあてはめ」の決定が可能な任意の信号処理方法が、制御可能な変数に対して最適の設定を決定するために用いられ得る。制御信号６７、６９、６５、および２２０のような制御変数（ＣＶ）の制御の、位相雑音などの測定された変数（ＭＶ）に対するそれらの効果に関しては、さらに本明細書中で論じられる。一般に、ソースＵＵＴに対する制御可能な変数は、それらが最適な追加的位相雑音性能をもたらすように設定される。

米国特許出願第１１／１３４，５４６号において開示された知的なバイアスシステムは、最適な追加的位相雑音性能をもたらすようにソースＵＵＴ内の制御可能な変数をバイアスするか、またはチューニングする能力を設計者に対して与えるが、そのシステムは、基礎的な低雑音ソースの形態を提供しない。すなわち、所与の既存のソースは、知的なバイアスシステムを用いてチューニングされ得るけれども、設計者は、最初にソースを設計しなければならない。概して、超低雑音ソースは非常に高価であり、一般的に１５０，０００ドル以上もコストがかかる。そのような高価なソースは、知的なバイアスシステムを用いて有利に調整され得るけれども、そのようなチューニングは、それらソースの既にかなり高いコストに対する追加にすぎない。

米国特許第６，３９３，３７２号明細書

従って、低雑音で、なおかつ低コストのソースに対する当該分野のニーズが存在する。

本発明の第１の局面に従って、システムが提供され、該システムは、信号ソースと、該信号ソースからの出力信号を増幅し、増幅された信号を提供するように適合される可変増幅器と、該増幅された信号を増幅し、増幅された出力信号を提供するように適合されるフィードフォワード増幅器と、該増幅された出力信号内の位相雑音に応答して、第１のフィードバック信号を提供するように適合される位相雑音測定システムと、該増幅された出力信号内の位相雑音を最小化するように、該フィードバック信号に応答して、該可変増幅器によって提供される増幅を制御するように適合されるプロセッサとを含む。

本発明の別の局面に従って、フィードフォワード増幅器からの出力信号内の位相雑音を最小化する方法が提供される。該フィードフォワード増幅器は、信号ソースによって駆動される可変増幅器からの入力信号を受信する。該方法は、該位相雑音を測定することと、該測定された位相雑音を最小化するように、該可変増幅器を調整することとを含む。

本発明は、添付の図面とともに得られる以下の詳細な説明の考察においてより完全に理解される。

図１は、自動化された位相雑音試験測定システムのブロック図である。 図２は、知的なバイアスシステムのブロック図である。 図３は、従来のフィードフォワード増幅器のブロック図である。 図４は、低雑音フィードフォワード増幅器のブロック図である。 図５は、本発明の一実施形態に従った、低雑音ソースのブロック図である。 図６は、図５の低雑音ソースのための位相ロックループのブロック図である。 図７は、図５のシステムの一実施形態のより詳細なブロック図である。

ここで本発明の１つ以上の実施形態について詳細に述べられる。本発明がこれらの実施形態に関して説明されるけれども、本発明が任意の特定の実施形態に制限されないことは理解されるべきである。反対に、本発明は、添付の特許請求の範囲の精神および範囲内に含まれ得る代案、修正案、および均等物を含んでいる。さらに、以下の説明において、多くの特定の詳細が、本発明についての完全な理解を提供するために記述される。本発明は、これらの特定の詳細のいくつか、またはすべてがなくとも実施され得る。他の例において、周知の構造および動作原理は、本発明を不明瞭にすることを避けるために詳細に記載されていない。

低雑音ソースを提供するために、基準ソースは、米国特許第６，４９６，０６４号明細書（その内容は、参考として援用される）において開示されたようなフィードフォワード増幅器によって受信される。そのようなフィードフォワード増幅器は、図３で例示されるような従来のフィードフォワード増幅器３００を参照してよりよく理解される。増幅器３００の「フィードフォワード」局面は、主増幅器３７７による増幅によって入力信号３６９に持ち込まれた相互変調（ＩＭ）の生成物などの雑音をキャンセルするために用いられる。カプラ３７１は、増幅器３１０を駆動する移相器３７５に入力信号のバージョンを提供する。次に、この増幅器は、増幅され、移相された出力信号を加算器３７９に提供する。加算器３７９はまた、増幅器３７７からの出力信号のバージョンを別のカプラ３７２を介して受信する。増幅器３１０からの出力が、主増幅器３７７からの出力と同じ振幅であるけれども、１８０度の位相外れであるように移相器３７５および増幅器３１０が制御される場合には、加算器３７９からの出力信号３８０は、主増幅器３７７によって持ち込まれた追加的雑音のバージョンを表している。追加的雑音は、次いで、移相器３８６および増幅器３８１を介して処理することによってキャンセルされ得、その結果として、増幅器３８１からの出力信号は、主増幅器３７７からの出力信号内の追加的雑音と同じ振幅であるけれども、１８０度の位相外れである。従って、この追加的雑音は、加算器３８５における加算を介してキャンセルされ得、比較的雑音が少ない出力信号３９５を提供する。主増幅器３７７によって持ち込まれた追加的雑音のバージョンを取得するために、フィードフォワード増幅器３００が、フィードフォワード局面を用いることがわかり得る。次いで、このバージョンが移相され、かつ増幅され、その結果として、主増幅器３７７によって持ち込まれた追加的雑音をキャンセルする。

フィードフォワード増幅器は、このように雑音を有利に低減するが、フィードフォワードメカニズム自身は雑音を出力信号に持ち込む。この追加の雑音に取り組むために、米国特許第６，４９６，０６４号明細書は、修正されたフィードフォワード増幅器を開示する。例示的なフィードフォワード増幅器４００が図４において例示される。フィードフォワード増幅器３００は、図３に関して論じられたように動作する。しかし、カプラ４０１は、出力信号３９５のバージョンをスペクトラムアナライザ４０２に提供する。スペクトラムアナライザ４０２は、望ましくないＩＭ生成物のパワーを含め、出力信号３９５内の様々な構成要素のパワーを決定する。プロセッサ４１１などのコントローラは、出力信号の周波数をメモリに有しており、従って、スペクトラムアナライザによって報告された構成要素が望ましくないＩＭ生成物であるか否かを認識し得る。カプラ４０１からの出力がデジタル化され、そのスペクトルを決定するためにプロセッサにおいて直接分析され得るように、「スペクトラムアナライザ」は概念的に例示されていることが認識される。プロセッサは、スペクトル内の望ましくないＩＭ生成物の周波数に注目し、選択されたＩＭ生成物に対する周波数において正弦曲線を提供するようにＶＣＯ４１３に命令する。正弦曲線は、次いで移相器４１７および増幅器４１５を介して処理されて、移相され、増幅された信号４２５を提供する。プロセッサは、信号４２５が、出力信号３９５内のＩＭ生成物（または、他の望ましくない信号成分）と同じ振幅であるけれども、１８０度の位相外れにあるように移相器４１７および増幅器４１５を制御する。従って、ＩＭ生成物は、カプラ４２７を介する出力信号４２９への信号４２５の加算を介してキャンセルされる。プロセッサ４１１はまた、移相器３７５および移相器３８６ならびに増幅器３１０および増幅器３８１を制御し得、その結果として、フィードフォワード増幅器３００の動作が、図３に関して論じられたように進行する。

低雑音ソースを提供するために、フィードフォワード増幅器４００は、図５において例示されるようにシステム５００に組み込まれ得る。フィードフォワード４００増幅器は、図４に関して論じられたように動作する。従って、フィードフォワード増幅器４００が、フィードフォワード経路と関連づけられた主増幅器を含み、その結果として、出力信号５０５に持ち込まれたＩＭ生成物はキャンセルされる。さらに、フィードフォワード増幅器４００はまた、図４に関して論じられた構成要素を含み、その構成要素は、フィードフォワード経路によって持ち込まれた１つ以上のＩＭ生成物をキャンセルする。フィードフォワード増幅器４００は、信号ソース５１０によって提供された信号を増幅する。しかし、フィードフォワード増幅器４００に対して最適の性能を維持するために、出力信号５０５内の位相雑音は、図２に関して論じられたような知的なバイアスシステム５２０によって監視される。測定された雑音に基づき、システム５２０が可変増幅器５３０を制御して、フィードフォワード増幅器４００に対する入力信号パワーを調整する。このように、フィードフォワード４００は、それが最も低い追加的位相雑音性能を達成する、その「スイートスポット」において動作する。図２に戻って参照すると、知的なバイアスが、図２に示されたようなソース被試験ユニットではなく、可変増幅器に向けられるという点において、システム５２０は、システム２００と異なることがわかり得る。さらに、信号ソース５１０がいかなる周波数を提供するように設計されようとも、雑音性能が最適化されるという点で、信号ソース５１０は、制御信号５２５を用いて周波数帯域にわたって段（ｓｔｅｐ）をつけられ得るか、または段をつけられ得ない。システム５００は概念的に示され、例えば、図２の知的なバイアスシステムと図４のフィードフォワード増幅器４００の両方がプロセッサを含んでいることが認識される。従って、単一のプロセッサ（図示されない）が、これらのすべての構成要素に対してプロセッサとして機能し得る。代替案として、処理能力は、いくつかのプロセッサにわたって分散され得る。さらに、位相雑音は、図２に関して論じられた位相雑音測定システムの代わりに、直接的なダウンコンバージョン受信器などの代替の方法を介して測定され得ることが認識される。

システム５００の有利な特徴は、出力信号５０５に対する雑音フロアが、信号ソース５１０によって提供される未処理の出力信号５４０に対するそれに関して低減されることである。なぜならば、ＩＭ生成物などのスパー（ｓｐｕｒ）が、出力信号５０５から削除されるからである。これらの１つ以上のスパーが、フィードフォワード増幅器４００の動作を介して削除されるだけでなく、それらの１つ以上のスパーはまた、可変増幅器５３０によって提供される増幅された入力信号５４５の知的なバイアスを介して低減される。従って、例えば、キャリアよりも１５０ｄＢ程度低い、極度な低雑音フロアが、取得され得ることが考えられる。さらに、そのような最高技術水準の雑音フロアが、比較的安価な実装を用いて取得される。

追加の雑音フロアの向上を取得するために、図２のソース被試験ユニットに関して論じられた知的なバイアスは、信号ソース５１０に適用され得る。例えば、図６で見られるように、信号ソース５１０は、位相ロックループ（ＰＬＬ）００を用いて実装され得る。ＰＬＬ技術において公知のように、ＰＬＬ６００は、基準発振器の動作を介して決定するときに、入力信号の周波数に関して出力信号５４０の周波数を決定するループ分周器を含む。位相検出器は、ループ分周器からのフィードバック信号と基準発振器からの出力信号とを比較する。この比較に基づき、位相検出器はチャージポンプを駆動し、次にチャージポンプはループフィルタを駆動する。ループフィルタからのフィルタリングされた出力はＶＣＯを駆動する。このように、出力信号５４０は、基準発振器の周波数の所望の倍数に（ループ分周器の設定によって決定されるように）維持される。出力信号５４０の雑音性能を向上するために、（図５の）知的なバイアスシステム５２０は、出力信号５４０内の位相雑音を測定し、図６に示されるように制御信号５２５を用いてループ分周器を制御し得、その結果として、位相雑音が最小化される最適周波数が見い出される。

システム５００の多くの修正案が実装され得る。例えば、図５に戻って参照すると、先立つ対（例えば、可変増幅器５３０およびフィードフォワード増幅器４００）がその後ろの対の可変増幅器５５５および追加のフィードフォワード増幅器４００を駆動するように、対の可変増幅器／フィードフォワード増幅器の追加のステージが含まれ得る。この追加のフィードフォワード増幅器からの追加的位相雑音は、可変増幅器５５５の知的なバイアスを用いて最小化され得る。

各フィードフォワード増幅器４００は、複数のＶＣＯ−可変増幅器−可変移相器の組み合わせが用いられるように、米国特許第６，４９６，０６４号明細書において論じられたように修正され得る。各組み合わせは、所与の周波数におけるＩＭ生成物または他の望ましくない信号成分の除去に対して専用される。例えば、第１のＶＣＯは、周波数Ｆ１においてスパーを除去するように、その出力を移相され、かつ増幅され、第２のＶＣＯは、周波数Ｆ２においてスパーを除去するように、その出力を移相され、かつ増幅され、等々を行う。このように、出力信号に対する雑音フロアが、なおいっそう低減され得る。

システム５００の例示的な実施形態が、図７において示される。図５に関して論じられたように、フィードフォワード増幅器４００は、可変増幅器５３０および信号ソース５１０によって駆動される。しかし、図４のプロセッサ４１１は、プロセッサ７００などのコントローラと置換されており、このプロセッサ７００はさらに、知的なバイアスを制御する。フィードフォワード増幅器４００は、可変移相器３７５と、可変増幅器４１０と、加算器３７９と、可変移相器３８５と、可変増幅器３８１と、主増幅器３７７と、加算器３８５とを含み、それにより、上で論じられたように、フィードフォワード増幅器３００を形成する。フィードフォワード経路によって出力信号３９５に持ち込まれたＩＭ生成物は、スペクトラムアナライザ４０２による分析に基づき、ＶＣＯ４１３、可変増幅器４１５、マッド（ｍａｄ）可変移相器４１７を用いて除去される。上で論じられたように、スペクトラムアナライザは、概念的な目的のためにプロセッサとは別個に例示される。なぜならば、プロセッサ自身が、スペクトル分析を（例えば、受信された信号のフーリエ変換を実装することによって）実行するように構成され得るからである。

入力信号３６９に最適の入力パワーを提供するように可変増幅器５３０を駆動するために、出力信号５０５のバージョンは、遅延線２３６によって受信される。遅延線２３６は、可変増幅器１５を駆動して、ミキサ２１に対する入力信号２３を作り出す。出力信号５０５のバージョンは、可変移相器２９を介して移相され、ミキサ２１への入力信号２３内のキャリア信号の直交位相バージョン２５を提供する。ミキサ出力は、低雑音整合増幅器４３およびアナログ−デジタル変換器（ＡＤＣ）（図示されない）によって受信され、フィードバック信号をプロセッサに提供する。プロセッサは、フィードバック信号内の任意のＤＣオフセットを測定することによって可変移相器２９を制御して、直交位相を維持する。さらに、プロセッサは、可変増幅器１５を制御して、線形のミキサ動作を維持し、また、低雑音整合増幅器４３を制御して、適切なＡＤＣ動作を維持する。

プロセッサは、このようにフィードバック信号を処理し、出力信号５０５内の位相雑音を測定し得る。測定された最小の位相雑音を見い出すように可変増幅器５３０を制御することによって、プロセッサは、従って出力信号５０５内の雑音フロアを最適化し得る。さらに、図６に関して論じられたように、プロセッサがソースを制御し、さらに雑音フロアを低減し得る。そのような実施形態において、遅延線２３６および可変移相器２９は、それらの入力にスイッチを含み、出力信号５０５内と信号ソース５１０によって提供された未処理の出力信号５４０内との位相雑音を交互に測定し得る。さらに、バイアス電圧などのソース内の構成要素の追加のチューニングはまた、フィードバック信号内の測定された位相雑音に基づき、プロセッサからの制御を用いて設定され得る。さらに、別個の遅延線／可変増幅器／ミキサ／可変移相器の組み合わせが、未処理の出力信号５４０内の位相雑音を測定するために用いられ得る。

「プロセッサ」として上で示されたものは、マイクロプロセッサを用いて実装され得ることが認識される。代替案としては、適切な制御アルゴリズムを実装するＡＳＩＣで実装されたステートマシン（ｓｔａｔｅ ｍａｃｈｉｎｅ）などの「ハードワイヤード」コントローラが、プロセッサ制御機能を実行するために用いられ得る。別の実施形態において、ＦＰＧＡなどの構成されたプログラマブルロジックデバイスが、所望の制御を提供するために用いられ得る。用いられるハードウェアを問わず、移相器および他の制御可能な変数の制御は、多くの制御アルゴリズムを用いて実行され得る。可変増幅器５３０および移相器２９などの各可変構成要素への制御信号は、「制御変数」（ＣＶ）として示され得る。経験的な観察は、単一のＣＶが顕著な効果を有することを示し得る。従って、そのような実施形態において、優位なＣＶが最初にチューニングされ、より優位でない複数のＣＶが続いてチューニングされ得る。しかし、このチューニング技法は、複数のＣＶを並行して制御することに容易に拡張され得ることが認識される。ＣＶのチューニングは、測定変数（ＭＶ）への効果に依存する。例示的なＭＶは、低雑音増幅器４３に由来する「位相雑音」信号である。この信号は、プロセッサ７００などのコントローラによって処理される前に、アナログ−デジタル変換器（図示されない）においてデジタル化される。例えば、デジタル化された信号は、位相雑音スペクトルを明らかにするために、高速フーリエ変換（ＦＦＴ）を用いて分析され得る。位相雑音スペクトルを取得するために、移相器２９は、直交位相にあるようにＣＶ７０５によって制御され、その結果として、キャリア信号がミキサ２１を介して除去される。しかし、キャリアがＣＶ７０５の誤差によって除去されない場合には、キャリアは、結果としてもたらされる位相雑音スペクトル内のＤＣオフセットとして存在する。このＤＣオフセットは、それが直交位相の一方の側で一方の極性を有し、直交位相の他方の側で反対の極性を有するように、移相器が、直交位相を通過して走査（例えば、８０度から１００度まで）するときに符号を変更する。符号のこの変更は、ゼロクロシング探索に用いられ得る。一般に、ゼロクロシングＭＶを作り出すＣＶは、多くの区間に分割されたその範囲を有し得る。コントローラは、これらの区間ごとにＣＶを段階的に増加して、ゼロクロシングＭＶへの効果を観察する。例えば、ゼロクロシングＭＶは、それぞれＣＶのＣＶ_０とＣＶ_１との値に対応する２つの値ＭＶ_０とＭＶ_１とに関して符号を変更し得る。ゼロクロシングポイントのこのまたぎ（ｓｔｒａｄｄｌｉｎｇ）を与えられると、ＣＶに対する最適の設定（ＣＶ_ｏｐｔ）は、
ＣＶ_ｏｐｔ＝（ＣＶ_０＊ＭＶ_１−ＣＶ_１＊ＭＶ_０）／（ＭＶ_１−ＭＶ_０） 式（１）
で示され得る。
一般に、移相器２９への制御信号などのＣＶに対する最適値は時間とともに変化する。時間におけるこの変化は、収束アルゴリズムを用いて追跡され得る。例えば、またぎの区間（ＣＶ_１およびＣＶ_０に対応する）は、２などの収束因子によって低減され得る。ＣＶ_ｏｐｔに対する新しい値は次いで、例えば、方程式（１）を用いて計算される。連続する測定の差分は次いで、前に取得された差分によって平均され得、その結果として、経時変化の補正因子を提供する。計算されたＣＶ_ｏｐｔは、次いで経時変化の補正因子に従って調整され得る。ＣＶをアップデートする前に、許容誤差因子に関して、ＭＶの測定が実行され得る。

他の複数の制御変数（ＣＶ）は、ゼロクロシングを作り出すことと対照的に、対応する測定変数（ＭＶ）において極大または極小を作り出し得る。例えば、可変増幅器５３０は、制御変数７１０によって制御され、その結果として、増幅器４３から測定される位相雑音は極小にある。これは、位相雑音スペクトル内の特定の周波数に関して極小であるか、または位相雑音スペクトル内の特定の帯域幅にわたる位相雑音パワーの積分に関して極小であり得る。極小を見い出すために、ＣＶは、ＣＶ_０からＣＶ_４の値の範囲に及ぶＣＶの５つの連続する増分に対して、対応するＭＶの値が、ＭＶ_２＜ＭＶ_１＜ＭＶ_０となり、さらにＭＶ_２＜ＭＶ_３＜ＭＶ_４となるように作り出されるように、その範囲にわたって増加され得る。極大値を作り出すために制御される、あるＭＶに対する極大を見い出すための対応する関係は、ＭＶ_２＞ＭＶ_１＞ＭＶ_０となり、さらにＭＶ_２＞ＭＶ_３＞ＭＶ_４となる。極小のＭＶ／極大のＭＶを作り出す対応するＣＶの値は、従ってＣＶ_２である。極小または極大がＣＶの利用可能な範囲にわたって見い出されない場合には、連続するＣＶ値の間の区間が広すぎ得、その結果として、１／２ずつ低減された区間の間隔によって新しい探索が実行される。いったん極小または極大が見い出されると、ＣＶ_０とＣＶ_４との間の区間は、前のサンプリングレートの２倍でサンプリングされ、その結果として、連続するＣＶポイント間の区間は、前の探索において用いられた区間の１／２である。極大または極小のパターンがもはや識別可能でない場合には、アルゴリズムがＭＶの変数のピーク（または、極小）において雑音にズームインしたことが推定され得る。パターンが識別可能な、ＣＶの最後の繰返しに対するＭＶにおけるピーク（または、極小）は、対応するＣＶ_ｏｐｔ値を提供する。ゼロクロシングＭＶの制御に関して論じられたように、このＣＶ_ｏｐｔ値は追跡され得る。

本発明は、特定の実施形態に関して説明されたけれども、この説明は、本発明のアプリケーションの単なる一例であり、制限として理解されるべきではない。例えば、従来のフィードフォワード増幅器が、上で論じられた修正されたフィードフォワード増幅器の代わりに用いられ得る。従来のフィードフォワード増幅器は、同様の低い雑音フロアを提供しないけれども、従来のフィードフォワード増幅器に与える可変増幅器の知的なバイアスを介して、低雑音性能はさらに向上される。従って、本発明の範囲は、以下の特許請求の範囲に記述される。

Claims (20)

1. システムであって、
   信号ソースと、
   該信号ソースからの出力信号を増幅し、増幅された信号を提供するように適合される第１の可変増幅器と、
   該増幅された信号を増幅し、増幅された出力信号を提供するように適合されるフィードフォワード増幅器と、
   該増幅された出力信号における位相雑音に比例する第１のフィードバック信号を提供するように適合される位相雑音測定システムと、
   該可変増幅器によって提供される増幅を制御するように適合されるコントローラであって、該コントローラは、該増幅された出力信号における該位相雑音を最小化するように、該第１のフィードバック信号に応答する、コントローラと
   を備える、システム。
2. 前記フィードフォワード増幅器は、前記増幅された出力信号における望ましくない信号成分の周波数と等しくされた周波数を有するＶＣＯ信号を提供するように制御されるＶＣＯを含み、
   該フィードフォワード増幅器は、可変移相器と第２の可変増幅器とをさらに含むことにより、移相され、かつ増幅された該ＶＣＯ信号のバージョンを提供し、
   該フィードフォワード増幅器は、カプラをさらに含むことにより、移相され、かつ増幅された該ＶＣＯ信号のバージョンを該増幅された出力信号と連結し、
   前記コントローラは、該可変移相器と該第２の可変増幅器とを制御するように適合され、その結果として、移相され、かつ増幅された該ＶＣＯ信号のバージョンは、該望ましくない信号成分を低減する、
   請求項１に記載のシステム。
3. 前記フィードフォワード増幅器は、前記望ましくない信号成分を検出するスペクトラムアナライザをさらに含む、請求項２に記載のシステム。
4. 前記スペクトラムアナライザは、前記コントローラに組み込まれる、請求項３に記載のシステム。
5. 前記コントローラは、少なくとも１つのプロセッサを備える、請求項４に記載のシステム。
6. 前記コントローラは、構成されたプログラマブルロジックデバイスを備える、請求項１に記載のシステム。
7. 前記位相雑音測定システムは、
   前記増幅された出力信号のバージョンを受信し、遅延された信号を提供するように適合される遅延線と、
   該遅延された信号を受信し、増幅された遅延された信号を提供するように適合される第２の可変増幅器と、
   該増幅された出力信号のバージョンを受信し、移相された信号を提供するように適合される可変移相器と、
   該増幅された遅延された信号と該移相された信号とを混合し、ミキサ出力信号を提供するように適合されるミキサであって、前記第１のフィードバック信号は、該ミキサ出力信号から引き出される、ミキサと
   を備える、請求項１に記載のシステム。
8. 前記位相雑音測定システムは、
   前記ミキサ出力を受信し、アナログの第１のフィードバック信号を提供するように適合される可変低雑音整合増幅器と、
   該アナログの第１のフィードバック信号を受信し、前記第１のフィードバック信号を提供するように適合されるアナログ−デジタル変換器と
   をさらに備える、請求項７に記載のシステム。
9. 前記位相雑音測定システムは、前記信号ソースからの前記出力信号における位相雑音に応答して、第２のフィードバック信号を提供するようにさらに適合され、前記コントローラは、該信号ソースからの該出力信号における位相雑音を最小化するように、該信号ソースを制御するようにさらに適合される、請求項１に記載のシステム。
10. 前記信号ソースは、位相ロックループを備え、前記コントローラは、該位相ロックループにおけるフィードバック分周器を調整することによって該信号ソースを制御するように適合される、請求項９に記載のシステム。
11. フィードフォワード増幅器からの出力信号における位相雑音を最小化する方法であって、該フィードフォワード増幅器は、信号ソースによって駆動される可変増幅器から入力信号を受信し、該方法は、
    該出力信号における位相雑音を測定することと、
    該測定された位相雑音を最小化するために、該可変増幅器を調整することと
    を包含する、方法。
12. 前記位相雑音を測定することは、
    遅延された信号を提供するために、前記出力信号を遅延することと、
    移相された信号を提供するために、約９０度だけ該出力信号を移相することと、
    位相雑音信号を提供するために、該遅延された信号と該移相された信号とを混合することと、
    該位相雑音を測定するために、該位相雑音信号のパワーを測定することと
    を包含する、請求項１１に記載の方法。
13. 前記位相雑音信号のパワーを測定することは、
    デジタル化された信号を提供するために、該位相雑音信号をデジタル化することと、
    高速フーリエ変換を該デジタル化された信号上で実行することと
    を包含する、請求項１１に記載の方法。
14. 前記位相雑音信号をデジタル化することは、該位相雑音信号の振幅を低雑音増幅器によって調整することを含む、請求項１３に記載の方法。
15. 低雑音ソースであって、
    正弦曲線を提供するように動作可能な発振器と、
    第１の制御信号に応答して、該正弦曲線の増幅されたバージョンを提供するように動作可能な第１の可変増幅器と、
    該正弦曲線の増幅されたバージョンを可変に増幅して、第１の低雑音ソース出力信号を提供するように動作可能な第１のフィードフォワード増幅器と、
    該低雑音ソース出力信号における位相雑音パワーに比例するフィードバック信号を提供するように動作可能な位相雑音測定システムと、
    該フィードバック信号に応答して、該第１の制御信号を制御するように動作可能なコントローラであって、該低雑音ソース出力信号における位相雑音パワーを最小化する、コントローラと
    を備える、低雑音ソース。
16. 第２の制御信号に応答して前記第１の低雑音ソース出力信号を可変に増幅するように動作可能な第２の可変増幅器であって、該第１の低雑音ソース出力信号の可変に増幅されたバージョンを提供する、可変増幅器と、
    該可変に増幅されたバージョンを増幅して、第２の低雑音ソース出力信号を提供するように動作可能な第２のフィードフォワード増幅器であって、前記コントローラは、該第２の制御信号を制御して、該第２の低雑音ソース出力信号における位相雑音を最小化するように動作可能である、フィードフォワード増幅器と
    をさらに備える、請求項１５に記載の低雑音ソース。
17. 前記発振器は、位相ロックループである、請求項１５に記載の低雑音ソース。
18. 前記コントローラは、少なくとも１つのプロセッサを備える、請求項１５に記載の低雑音ソース。
19. 前記位相雑音測定システムは、前記第１の低雑音ソース出力信号の位相ロックを維持するように、前記コントローラによって制御される位相ロック弁別器システムである、請求項１５に記載の低雑音ソース。
20. 前記位相ロック弁別器システムは、遅延線を含む、請求項１９に記載の低雑音ソース。

Images