[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2009290124A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2009290124A
JP2009290124A JP2008143449A JP2008143449A JP2009290124A JP 2009290124 A JP2009290124 A JP 2009290124A JP 2008143449 A JP2008143449 A JP 2008143449A JP 2008143449 A JP2008143449 A JP 2008143449A JP 2009290124 A JP2009290124 A JP 2009290124A
Authority
JP
Japan
Prior art keywords
hole
core layer
conductive
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008143449A
Other languages
English (en)
Inventor
Hideaki Yoshimura
英明 吉村
Kenji Iida
憲司 飯田
Tomoyuki Abe
知行 阿部
Yasutomo Maehara
靖友 前原
Shin Hirano
伸 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008143449A priority Critical patent/JP2009290124A/ja
Priority to TW098104959A priority patent/TW200950604A/zh
Priority to US12/390,168 priority patent/US8110749B2/en
Priority to CN2009100045887A priority patent/CN101594753B/zh
Priority to KR1020090019784A priority patent/KR20090124915A/ko
Publication of JP2009290124A publication Critical patent/JP2009290124A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】応力の発生を抑制することができるプリント配線板を提供する。
【解決手段】プリント配線板11では、少なくとも特定の領域に分布する全ての下穴用貫通孔17内で大径ビア18、下穴用充填材21、貫通孔24および小径ビア25といった同一の構造が確立される。その結果、特定の領域で、コア層13の面内方向に下穴用充填材21の比率とコア層13の比率とは均一な分布に規定される。したがって、コア層13の面内方向で熱応力の歪みの発生は抑制される。しかも、少なくとも特定の領域に分布する全ての下穴用貫通孔17が相互に均等に配置されれば、コア層13の面内方向で熱応力の歪みの発生は確実に回避される。
【選択図】図2

Description

本発明は、導電性を有するコア層を備えるプリント配線板に関する。
プローブカードといったプリント配線板は広く知られる。プローブカードは例えば半導体ウエハやLSI(大規模集積回路)チップパッケージの試験に用いられる。プローブカード上には半導体ウエハやLSIチップパッケージが配置される。このとき、バーンイン試験といった高温動作試験やスクリーニングといった低温動作試験が実施される。プローブカードには、高温動作試験や低温動作試験ごとの温度範囲で温度の昇降すなわち温度サイクルといった熱ストレスが加えられる。
例えばLSIチップはシリコン基板を備える。シリコンの熱膨張率は低いことから、LSIチップの熱膨張率は低く抑えられる。その一方で、プローブカードのコア基板は、例えば炭素繊維クロスに樹脂を含浸して形成される。炭素繊維クロスの働きでコア基板の熱膨張率は低減される。こうしてプローブカードの熱膨張率はLSIチップの熱膨張率に合わせ込まれる。その結果、例えばプローブカードの導電パッドおよびLSIチップの電極ピンの位置ずれは回避される。
プローブカードのコア基板には複数の下穴用貫通孔が形成される。下穴用貫通孔の内壁面には円筒形の大径ビアが形成される。大径ビア内には樹脂製の下穴用充填材が充填される。下穴用充填材には貫通孔が形成される。貫通孔の内壁面には円筒形の小径ビアが形成される。小径ビア内には充填材が充填される。こうした充填材は例えばエポキシ樹脂から形成される。こうして二重にビアが形成される。
その一方で、任意の下穴用貫通孔の内壁面には円筒形のビアが形成される。ビア内には充填材が充填される。充填材には貫通孔は形成されない。こうして一重にビアが形成される。コア基板は炭素繊維クロスに基づき導電性を有する。炭素繊維クロスは下穴用貫通孔の内壁面に露出する。ビアはコア基板に電気的に接続されることから、コア基板は電源層やグラウンド層として機能することができる。
特開2004−31730号公報 特開2004−31731号公報 特開2004−289006号公報
コア基板では一重のビアと二重のビアとが混在する。その結果、コア基板の面内方向で炭素繊維クロスの量と充填材の量とに不均一が生じる。炭素繊維クロスの熱膨張率と充填材の熱膨張率とは相違することから、例えば温度サイクル試験の実施時にコア基板の面内方向に熱応力の歪みが生じる。歪みはいわゆるクラックを生じさせる。クラックは導電パターンの断線を招いてしまう。
本発明は、上記実状に鑑みてなされたもので、応力の発生を抑制することができるプリント配線板を提供することを目的とする。
上記目的を達成するために、プリント配線板は、導電性を有するコア層と、前記コア層に形成されて表面から裏面まで前記コア層を貫通する複数の下穴用貫通孔と、少なくとも特定の領域に分布する全ての前記下穴用貫通孔の内壁面に沿って円筒形に形成される導電性の大径ビアと、前記大径ビア内に充填される下穴用充填材と、前記下穴用充填材に形成されて、前記下穴用貫通孔の中心軸に沿って前記下穴用充填材を貫通する貫通孔と、前記貫通孔の内壁面に沿って円筒形に形成される導電性の小径ビアとを備えることを特徴とする。
こうしたプリント配線板では、少なくとも特定の領域に分布する全ての下穴用貫通孔内で大径ビア、下穴用充填材、貫通孔および小径ビアといった同一の構造が確立される。その結果、特定の領域で、コア層の面内方向に下穴用充填材の比率とコア層の比率とは均一な分布に規定される。したがって、コア層の面内方向で熱応力の歪みの発生は抑制される。しかも、少なくとも特定の領域に分布する全ての下穴用貫通孔が相互に均等に配置されれば、コア層の面内方向で熱応力の歪みの発生は確実に回避される。
以上のように、プリント配線板は応力の発生を抑制することができる。
以下、添付図面を参照しつつ本発明の一実施形態を説明する。
図1は本発明の一具体例に係るプリント配線板11の断面構造を概略的に示す。このプリント配線板11は例えばプローブカードに利用される。プローブカードはプローブ装置といった電子機器に装着される。ただし、プリント配線板11はその他の電子機器で利用されてもよい。
プリント配線板11はコア基板12を備える。コア基板12は平板状のコア層13を備える。コア層13は導電層14を備える。導電層14には炭素繊維クロスが埋め込まれる。炭素繊維クロスはコア層13の表面や裏面に沿って延びる。したがって、導電層14では面内方向に熱膨張が著しく規制される。炭素繊維クロスは導電性を有する。導電層14の形成にあたって炭素繊維クロスは樹脂に含浸される。樹脂には例えばエポキシ樹脂といった熱硬化性樹脂が用いられる。炭素繊維クロスは炭素繊維糸の織布および不織布のいずれかから形成される。
コア層13は、導電層14の表面および裏面にそれぞれ積層される1対のコア絶縁層15、16を備える。コア絶縁層15、16は導電層14を挟み込む。コア絶縁層15、16は絶縁性を有する。コア絶縁層15、16にはガラス繊維クロスが埋め込まれる。ガラス繊維クロスはコア層13の表面や裏面に沿って延びる。コア絶縁層15、16の形成にあたってガラス繊維クロスは樹脂に含浸される。樹脂には例えばエポキシ樹脂といった熱硬化性樹脂が用いられる。ガラス繊維クロスはガラス繊維糸の織布および不織布のいずれかから形成される。
コア層13には複数の下穴用貫通孔17が形成される。下穴用貫通孔17は表面から裏面にコア層13を貫通する。下穴用貫通孔17は例えば円柱空間を規定する。円柱空間の軸心はコア層13の表面および裏面に直交する。下穴用貫通孔17の働きでコア層13の表面および裏面には円形の開口が区画される。下穴用貫通孔17の内壁面には導電層14の炭素繊維クロスが露出する。
下穴用貫通孔17内には導電性の大径ビア18が形成される。大径ビア18は下穴用貫通孔17の内壁面に沿って円筒形に形成される。前述の通り、下穴用貫通孔17の内壁面には炭素繊維クロスが露出することから、大径ビア18は炭素繊維クロスに電気的に接続される。大径ビア18はコア層13の表面および裏面で環状の導電ランド19に接続される。導電ランド19はコア層13の表面や裏面で広がる。大径ビア18や導電ランド19は例えば銅といった導電材料から形成される。
下穴用貫通孔17内で大径ビア18の内側空間は樹脂製の下穴用充填材21で埋められる。下穴用充填材21は大径ビア18の内壁面に沿って円筒形に広がる。下穴用充填材21には例えばエポキシ樹脂といった熱硬化性樹脂が用いられる。エポキシ樹脂には例えばセラミックフィラーが埋め込まれる。
コア基板12は、コア層13の表面および裏面にそれぞれ積層される1対の絶縁層22、23を備える。絶縁層22、23はコア層13を挟み込む。絶縁層22、23は下穴用充填材21に覆い被さる。絶縁層22、23は絶縁性を有する。絶縁層22、23にはガラス繊維クロスが埋め込まれる。ガラス繊維クロスはコア層13の表面および裏面に沿って延びる。絶縁層22、23の形成にあたってガラス繊維クロスは樹脂に含浸される。樹脂には例えばエポキシ樹脂といった熱硬化性樹脂が用いられる。ガラス繊維クロスはガラス繊維糸の織布および不織布のいずれかから形成される。
コア基板12には複数の貫通孔24が形成される。貫通孔24はコア基板12を貫通する。貫通孔24は下穴用貫通孔17内に配置される。貫通孔24は下穴用貫通孔17を突き抜ける。ここでは、貫通孔24は円柱空間を規定する。貫通孔24は下穴用貫通孔17に同軸に形成される。貫通孔24の働きでコア基板12の表面および裏面には円形の開口が区画される。
貫通孔24内には導電性の小径ビア25が形成される。小径ビア25は貫通孔24の内壁面に沿って円筒形に形成される。下穴用充填材21の働きで大径ビア18および小径ビア25は相互に絶縁される。小径ビア25は例えば銅といった導電材料から形成される。
絶縁層22、23の表面には導電ランド26が形成される。小径ビア25は絶縁層22、23の表面で導電ランド26に接続される。導電ランド26は例えば銅といった導電材料から形成される。導電ランド26、26同士の間で小径ビア25の内側空間は絶縁性樹脂の充填材27で埋められる。充填材27は例えば円柱形に形成される。充填材27には例えばエポキシ樹脂といった熱硬化性樹脂が用いられる。エポキシ樹脂には例えばセラミックフィラーが埋め込まれる。
絶縁層22および絶縁層23には導電材すなわちビア28が形成される。ビア28は、例えば絶縁層22、23の裏面に形成される導電パターン29に接続される。こうしてビア28、導電ランド19および小径ビア25に基づき導電パターン29は導電層14に電気的に接続される。その結果、導電層14はプリント配線板11
の例えば電源層やグラウンド層として機能することができる。ビア28および導電パターン29は例えば銅といった導電材料から形成される。
絶縁層22、23の表面にはそれぞれビルドアップ層31、32が形成される。ビルドアップ層31、32はそれぞれ裏面で対応の絶縁層22、23の表面に受け止められる。ビルドアップ層31、32はコア層13および絶縁層22、23を挟み込む。ビルドアップ層31、32は導電ランド26、26や導電パターン29に覆い被さる。
ビルドアップ層31、32は複数の絶縁層33および導電パターン34の積層体から形成される。絶縁層33および導電パターン34は交互に積層される。異なる層の導電パターン34同士はビア35で電気的に接続される。絶縁層33は例えばエポキシ樹脂といった熱硬化性樹脂から形成される。導電パターン34やビア35は例えば銅といった導電材料から形成される。
ビルドアップ層31、32の表面には導電パッド36が露出する。導電パッド36は例えば銅といった導電材料から形成される。ビルドアップ層31、32の表面で導電パッド36以外の領域にはオーバーコート層37が積層される。オーバーコート層37には例えばエポキシ樹脂が用いられる。プリント配線板11の裏面で導電パッド36は例えばプローブ装置の電極端子に接続される。プリント配線板11の表面で導電パッド36は例えば半導体ウエハのバンプ電極に搭載される。こうして例えば温度サイクル試験に基づき半導体ウエハの検査が実施される。
図2に示されるように、コア基板12では、少なくとも特定の領域に分布する全ての下穴用貫通孔17は相互に均等に配置される。本実施形態では、コア基板12に形成される全ての下穴用貫通孔17が相互に均等に配置される。ここでは、均等な配置にあたって、任意の1つの下穴用貫通孔17に、正四角形の各頂点上に配置される4つの下穴用貫通孔17が取り囲む。任意の1つの下穴用貫通孔17は各頂点上の各下穴用貫通孔17に等距離に配置される。
以上のようなプリント配線板11では、少なくとも特定の領域に分布する全ての下穴用貫通孔17内で下穴用貫通孔17、大径ビア18、下穴用充填材21、貫通孔24、小径ビア25および充填材27といった同一の構造が確立される。その結果、コア基板12の面内方向に下穴用充填材21、充填材27の比率と炭素繊維クロスの比率とは均一な分布に規定される。したがって、コア基板12の面内方向で熱応力の歪みの発生は抑制される。例えばビルドアップ層31、32内でクラックの発生は低減される。導電パターン34の断線は回避される。しかも、少なくとも特定の領域に分布する全ての下穴用貫通孔17が相互に均等に配置されれば、コア基板12の面内方向で熱応力の歪みの発生は確実に回避される。
その一方で、下穴用貫通孔内で領域ごとに異なる構成を有するプリント配線板では、コア基板の面内方向で炭素繊維クロスの量と充填材の量とに不均一が生じる。炭素繊維クロスの熱膨張率と充填材の熱膨張率とは相違することから、例えば温度サイクル試験の実施時にコア基板の面内方向に熱応力の歪みが生じる。歪みはいわゆるクラックを生じさせる。クラックは導電パターンの断線を招いてしまう。
次にプリント配線板11の製造方法を説明する。まず、コア基板12が形成される。形成にあたって、図3に示されるように、例えば4枚のプリプレグ41が用意される。各プリプレグ41は炭素繊維クロスを含有する。同時に、例えば1対のプリプレグ42が用意される。各プリプレグ42はガラス繊維クロスを含有する。プリプレグ41の形成にあたって、炭素繊維クロスはエポキシ樹脂ワニスに含浸される。同様に、プリプレグ42の形成にあたって、ガラス繊維クロスはエポキシ樹脂ワニスに含浸される。その後、エポキシ樹脂ワニスは乾燥される。こうしてプリプレグ41、42が形成される。
プリプレグ41は1対のプリプレグ42、42に挟み込まれる。1対のプリプレグ42、42同士は加熱されつつ相互に押し付けられる。押し付けにあたって例えば真空プレスが実施される。加熱のピーク温度や真空プレスの圧力は所定の条件に設定される。プリプレグ41、42ではエポキシ樹脂の溶融に基づき相互に接着される。こうして、図4に示されるように、コア層13が形成される。4枚のプリプレグ41は導電層14を形成する。1対のプリプレグ42はそれぞれコア絶縁層15、16を形成する。
図5に示されるように、コア層13には所定の位置に下穴用貫通孔17が穿たれる。穿孔にあたって例えばドリルが用いられればよい。下穴用貫通孔17はコア層13の表面から裏面まで貫通する。その後、コア層13には全面にわたって例えば電解めっきや無電解めっきが実施される。その結果、図6に示されるように、コア層13の全面に銅めっき層43が形成される。銅めっき層43は、コア層13の表面および裏面、下穴用貫通孔17の内壁面に沿って所定の厚みで形成される。こうして下穴用貫通孔17内には大径ビア18が形成される。
図7に示されるように、大径ビア18内には樹脂材料44が流し込まれる。樹脂材料44には例えば溶剤タイプのエポキシ樹脂が用いられる。樹脂材料44は加熱される。樹脂材料44は硬化する。大径ビア18から溢れる樹脂材料44は例えばバフ研磨に基づき除去される。続いて、コア層13の表面や裏面に所定のパターンでレジスト膜(図示されず)が形成される。こうしたレジスト膜の外側で銅めっき層43にエッチング処理が施される。エッチング処理後、レジスト膜は除去される。その結果、コア層13の表面や裏面では導電ランド19が形成される。
図8に示されるように、1対のプリプレグ45、45が用意される。プリプレグ45は前述のプリプレグ41と同様の構成を有する。プリプレグ45はコア層13の表面および裏面に重ね合わせられる。プリプレグ45は加熱されつつコア層13の表面および裏面に押し付けられる。押し付けにあたって真空プレスが実施される。加熱のピーク温度および真空プレスの時間は所定の条件に設定される。その結果、図9に示されるように、エポキシ樹脂の溶融に基づきプリプレグ45はコア層13の表面および裏面に接着される。プリプレグ45に基づき絶縁層22、23が形成される。
その後、絶縁層22、23の所定の位置に例えばUV−YAGレーザが照射される。こうしたレーザの照射に基づき絶縁層22、23には孔46が形成される。孔46内で導電ランド19が露出する。その後、コア層13には全面にわたって例えば電解めっきや無電解めっきが実施される。その結果、コア層13の全面に銅めっき層47が形成される。銅めっき膜47は、コア層13の表面および裏面に沿って所定の厚みで形成される。こうして孔46内にはビア28が形成される。
図10に示されるように、コア層13では下穴用貫通孔17内で樹脂材料44に貫通孔24が穿たれる。貫通孔24は下穴用貫通孔17に同軸に形成されればよい。穿孔にあたって例えばドリルが用いられればよい。その後、コア層13には全面にわたって例えば電解めっきや無電解めっきが実施される。その結果、図11に示されるように、コア層13の全面に銅めっき層48が形成される。銅めっき膜48は、コア層13の表面および裏面、貫通孔24の内壁面に沿って所定の厚みで形成される。こうして貫通孔24内には小径ビア25が形成される。
小径ビア25内には樹脂材料49が流し込まれる。樹脂材料49には例えば溶剤タイプのエポキシ樹脂が用いられる。樹脂材料49は加熱される。樹脂材料49は硬化する。小径ビア25から溢れる樹脂材料49は例えばバフ研磨に基づき除去される。続いて、コア層13には全面にわたって例えば電解めっきや無電解めっきが実施される。その結果、図12に示されるように、コア層13の表面や裏面には銅めっき層51が形成される。銅めっき層51は貫通孔24を塞ぐ。続いて、コア層13の表面や裏面に所定のパターンでレジスト膜(図示されず)が形成される。レジスト膜の外側で銅めっき膜47にエッチング処理が施される。その結果、図13に示されるように、コア層13の表面や裏面では導電ランド26や導電パターン29が形成される。こうしてコア基板12が形成される。
次に、コア基板12の表面および裏面にビルドアップ層31、32が形成される。ビルドアップ層31、32は同時に形成される。図14に示されるように、コア基板12の表面および裏面には樹脂シート52が重ね合わせられる。樹脂シート52はコア基板12の表面および裏面に向かって加熱されつつ押し付けられる。押し付けにあたって真空プレスが実施される。加熱のピーク温度および真空プレスの時間は所定の条件に設定される。加熱に基づき樹脂シート52は硬化する。こうして樹脂シート52に基づき絶縁層33が形成される。
絶縁層33の所定の位置に例えばUV−YAGレーザが照射される。こうしたレーザの照射に基づき、図15に示されるように、絶縁層33には孔53が形成される。孔53内で例えば導電ランド26が露出する。絶縁層33の表面および孔53内に銅めっき層54が形成される。形成にあたって例えば無電解めっきが実施される。銅めっき層54の表面には所定のパターンでレジスト膜(図示されず)が形成される。レジスト膜の外側で銅めっき層54にはエッチング処理が施される。その後、レジスト膜は除去される。その結果、図16に示されるように、絶縁層33の表面には導電パターン34が形成される。孔53内にはビア35が形成される。
その後、絶縁層33の積層から導電パターン34の形成までが繰り返される。最表面には前述の導電パッド36が形成される。最表面の絶縁層33の表面にはオーバーコート層(図示されず)が形成される。オーバーコート層には例えば下穴用充填材料が用いられればよい。オーバーコート層の形成にあたって例えばスクリーン印刷法やフォトリソグラフィ法が実施されればよい。オーバーコート層の所定の位置には開口が形成される。この開口に基づき前述の導電パッド36が露出する。こうしてコア基板12の表面および裏面にはビルドアップ層31、32が形成される。プリント配線板11は製造される。
図17は本発明の他の具体例に係るプリント配線板11aの断面構造を概略的に示す。このプリント配線板11aでは、ビア35は、コア層13の表面や裏面に沿って広がる導電パターン61の一端に接続される。図18に示されるように、導電パターン61は導電ランド19の他端に接続される。こうして大径ビア18、導電ランド19、導電パターン61およびビア35に基づき導電パターン29は導電層14に電気的に接続される。導電パターン61は例えば銅といった導電材料から形成される。その他、前述のプリント配線板11と均等な構成や構造には同一の参照符号が付される。こうしたプリント配線板11aでは前述のプリント配線板11と同様の作用効果が実現される。
本発明の一具体例に係るプリント配線板の断面構造を概略的に示す部分拡大断面図である。 図1に2−2線に沿った断面図である。 複数枚のプリプレグを相互に重ね合わせる工程を概略的に示す部分拡大断面図である。 複数枚のプリプレグを相互に重ね合わせる工程を概略的に示す部分拡大断面図である。 コア層に下穴用貫通孔を形成する工程を概略的に示す部分拡大断面図である。 コア層に銅めっき膜を形成する工程を概略的に示す部分拡大断面図である。 下穴用貫通孔に樹脂材料を流し込む工程を概略的に示す部分拡大断面図である。 コア層の表面および裏面にプリプレグおよび銅箔を重ね合わせる工程を概略的に示す部分拡大断面図である。 コア層の表面および裏面にプリプレグおよび銅箔を重ね合わせる工程を概略的に示す部分拡大断面図である。 コア層に貫通孔を形成する工程を概略的に示す部分拡大断面図である。 銅めっき膜を形成する工程を概略的に示す部分拡大断面図である。 銅めっき層を形成する工程を概略的に示す部分拡大断面図である。 導電ランドを形成する工程を概略的に示す部分拡大断面図である。 コア基板の表面に絶縁層を形成する工程を概略的に示す部分拡大断面図である。 絶縁層上に銅めっき層を形成する工程を概略的に示す部分拡大断面図である。 絶縁層上に導電パターンを形成する工程を概略的に示す部分拡大断面図である。 本発明の他の具体例に係るプリント配線板の断面構造を概略的に示す部分拡大断面図である。 図17の18−18線に沿った断面図である。
符号の説明
11 プリント配線板、13 コア層、17 下穴用貫通孔、18 大径ビア、21 下穴用充填材、24 貫通孔、25 小径ビア、31 ビルドアップ層、32 ビルドアップ層、61 導電パターン。

Claims (4)

  1. 導電性を有するコア層と、
    前記コア層に形成されて表面から裏面まで前記コア層を貫通する複数の下穴用貫通孔と、
    少なくとも特定の領域に分布する全ての前記下穴用貫通孔の内壁面に沿って円筒形に形成される導電性の大径ビアと、
    前記大径ビア内に充填される下穴用充填材と、
    前記下穴用充填材に形成されて、前記下穴用貫通孔の中心軸に沿って前記下穴用充填材を貫通する貫通孔と、
    前記貫通孔の内壁面に沿って円筒形に形成される導電性の小径ビアとを備えることを特徴とするプリント配線板。
  2. 請求項1に記載のプリント配線板において、前記コア層には、前記下穴用貫通孔の内壁面で露出し、前記大径ビアに接続される炭素繊維が含まれることを特徴とするプリント配線板。
  3. 請求項2に記載のプリント配線板において、前記コア層の表面および裏面の少なくともいずれかに形成されて、前記大径ビアに接続される導電パターンを備えることを特徴とするプリント配線板。
  4. 請求項1〜3のいずれかに記載のプリント配線板において、前記コア層の表面および裏面の少なくともいずれかに形成されるビルドアップ層を備えることを特徴とするプリント配線板。
JP2008143449A 2008-05-30 2008-05-30 プリント配線板 Withdrawn JP2009290124A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008143449A JP2009290124A (ja) 2008-05-30 2008-05-30 プリント配線板
TW098104959A TW200950604A (en) 2008-05-30 2009-02-17 Printed wiring board
US12/390,168 US8110749B2 (en) 2008-05-30 2009-02-20 Printed wiring board
CN2009100045887A CN101594753B (zh) 2008-05-30 2009-03-06 印刷线路板
KR1020090019784A KR20090124915A (ko) 2008-05-30 2009-03-09 프린트 배선판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008143449A JP2009290124A (ja) 2008-05-30 2008-05-30 プリント配線板

Publications (1)

Publication Number Publication Date
JP2009290124A true JP2009290124A (ja) 2009-12-10

Family

ID=41378371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008143449A Withdrawn JP2009290124A (ja) 2008-05-30 2008-05-30 プリント配線板

Country Status (5)

Country Link
US (1) US8110749B2 (ja)
JP (1) JP2009290124A (ja)
KR (1) KR20090124915A (ja)
CN (1) CN101594753B (ja)
TW (1) TW200950604A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878076B2 (en) 2011-10-21 2014-11-04 Fujitsu Limited Wiring substrate and manufacturing method for wiring substrate
US9107314B2 (en) 2012-03-16 2015-08-11 Fujitsu Limited Method of manufacturing a wiring board having via structures

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034199A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd プリント配線板
KR101109230B1 (ko) * 2009-10-20 2012-01-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5378590B2 (ja) * 2010-02-26 2013-12-25 三菱電機株式会社 プリント配線板の製造方法およびプリント配線板
US8729405B2 (en) * 2010-03-31 2014-05-20 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5609531B2 (ja) * 2010-10-22 2014-10-22 富士通株式会社 プリント配線板、プリント配線板の製造方法及び電子機器
KR101388849B1 (ko) * 2012-05-31 2014-04-23 삼성전기주식회사 패키지 기판 및 패키지 기판 제조 방법
US8723052B1 (en) 2013-02-27 2014-05-13 Boulder Wind Power, Inc. Methods and apparatus for optimizing electrical interconnects on laminated composite assemblies
US8785784B1 (en) 2013-03-13 2014-07-22 Boulder Wind Power, Inc. Methods and apparatus for optimizing structural layout of multi-circuit laminated composite assembly
US9153550B2 (en) * 2013-11-14 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design with balanced metal and solder resist density
JPWO2015076121A1 (ja) 2013-11-20 2017-03-16 株式会社村田製作所 多層配線基板およびこれを備えるプローブカード
JP2015126053A (ja) * 2013-12-26 2015-07-06 富士通株式会社 配線基板、配線基板の製造方法及び電子装置
US9793775B2 (en) 2013-12-31 2017-10-17 Boulder Wind Power, Inc. Methods and apparatus for reducing machine winding circulating current losses
JP2015211194A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
US9799622B2 (en) * 2014-06-18 2017-10-24 Dyi-chung Hu High density film for IC package
JP2016063130A (ja) * 2014-09-19 2016-04-25 イビデン株式会社 プリント配線板および半導体パッケージ
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
JP2018018868A (ja) * 2016-07-26 2018-02-01 イビデン株式会社 コイル基板及びその製造方法
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US11483928B2 (en) * 2017-08-14 2022-10-25 Sumitomo Electric Printed Circuits, Inc. Flexible printed circuit board
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
US20230063808A1 (en) * 2021-09-02 2023-03-02 Apple Inc. Coaxial via shielded interposer

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2152060B (en) 1983-12-02 1987-05-13 Osaka Soda Co Ltd Electrically conductive adhesive composition
US4667401A (en) 1985-11-26 1987-05-26 Clements James R Method of making an electronic device using an uniaxial conductive adhesive
US4859364A (en) 1988-05-25 1989-08-22 E. I. Du Pont De Nemours And Company Conductive paste composition
JP2702796B2 (ja) 1990-02-23 1998-01-26 旭化成工業株式会社 銀合金導電性ペースト
DE4210900A1 (de) 1992-04-02 1993-10-14 Hoechst Ag Verfahren zur Herstellung eines haftfesten Verbundes zwischen Kupferschichten und Keramik
US5445308A (en) 1993-03-29 1995-08-29 Nelson; Richard D. Thermally conductive connection with matrix material and randomly dispersed filler containing liquid metal
US5652042A (en) 1993-10-29 1997-07-29 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste
US5573602A (en) 1994-12-19 1996-11-12 Motorola, Inc. Solder paste
CA2196024A1 (en) 1996-02-28 1997-08-28 Craig N. Ernsberger Multilayer electronic assembly utilizing a sinterable composition and related method of forming
US5949030A (en) 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
EP1090535A4 (en) 1998-04-24 2003-09-24 Amerasia Int Technology Inc FLIP-CHIP ARRANGEMENTS WITH FLEXIBLE CONDUCTIVE ADHESIVE
US6139777A (en) 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
EP1050888B1 (en) 1998-08-28 2010-10-06 Panasonic Corporation Conductive paste, conductive structure using the same, electronic part, module, circuit board, method for electrical connection, method for manufacturing circuit board, and method for manufacturing ceramic electronic part
EP1744606A3 (en) * 1999-09-02 2007-04-11 Ibiden Co., Ltd. Printed circuit board and method for producing the printed circuit board
KR101084525B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP3461172B2 (ja) 2001-07-05 2003-10-27 日東電工株式会社 多層配線回路基板の製造方法
JP3786616B2 (ja) 2002-03-19 2006-06-14 日東電工株式会社 多層回路基板及びその製造方法
JP2003318545A (ja) 2002-04-22 2003-11-07 Sony Corp 多層型プリント配線基板及び多層型プリント配線基板の製造方法
JP3956204B2 (ja) 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
JP4061137B2 (ja) 2002-06-27 2008-03-12 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
JP3822549B2 (ja) 2002-09-26 2006-09-20 富士通株式会社 配線基板
WO2004064467A1 (ja) 2003-01-16 2004-07-29 Fujitsu Limited 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
JP4078990B2 (ja) 2003-01-23 2008-04-23 松下電器産業株式会社 導電性ペースト、その導電性ペーストを用いた回路形成基板、およびその製造方法
TWI325739B (en) 2003-01-23 2010-06-01 Panasonic Corp Electroconductive paste, its manufacturing method, circuit board using the same electroconductive paste, and its manufacturing method
JP2004289006A (ja) 2003-03-24 2004-10-14 Mitsubishi Electric Corp カーボンアルミ芯基板
JP4268476B2 (ja) 2003-08-25 2009-05-27 京セラ株式会社 導電性ペースト及び配線基板並びにその製造方法
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP4430976B2 (ja) 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
JP2005340687A (ja) 2004-05-31 2005-12-08 Fujitsu Ltd 積層基板及びその製造方法、かかる積層基板を有する電子機器
JP2005347414A (ja) 2004-06-01 2005-12-15 Hitachi Metals Ltd 接着シート及びそれを用いた両面プリント基板或いは多層プリント基板
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
TWI396481B (zh) * 2005-06-03 2013-05-11 Ngk Spark Plug Co 配線基板及其製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878076B2 (en) 2011-10-21 2014-11-04 Fujitsu Limited Wiring substrate and manufacturing method for wiring substrate
US9107314B2 (en) 2012-03-16 2015-08-11 Fujitsu Limited Method of manufacturing a wiring board having via structures

Also Published As

Publication number Publication date
US20090294166A1 (en) 2009-12-03
CN101594753A (zh) 2009-12-02
US8110749B2 (en) 2012-02-07
KR20090124915A (ko) 2009-12-03
CN101594753B (zh) 2011-06-08
TW200950604A (en) 2009-12-01

Similar Documents

Publication Publication Date Title
JP5217639B2 (ja) コア基板およびプリント配線板
JP2009290124A (ja) プリント配線板
US7002080B2 (en) Multilayer wiring board
US6869665B2 (en) Wiring board with core layer containing inorganic filler
JP2010034199A (ja) プリント配線板
JP5874309B2 (ja) 配線基板及びその製造方法
JP5895635B2 (ja) 配線板の製造方法、配線板およびビアの構造
US20150245484A1 (en) Printed circuit board and method of manufacturing the same
US20120024586A1 (en) Printed wiring board, method for manufacturing the same, and electronic equipment
KR101082742B1 (ko) 프린트 배선판 및 도전 재료
JP4855753B2 (ja) 多層配線基板及びその製造方法
JP5251395B2 (ja) 多層配線基板、プローブカード、及び、多層配線基板の製造方法
JP6674016B2 (ja) 印刷配線板およびその製造方法
JP5584986B2 (ja) インターポーザ
JP2004179171A (ja) 配線基板
TWI513392B (zh) 內埋電子元件的線路結構的製作方法
JP5130695B2 (ja) 両面基板の製造方法及び多層基板の製造方法
JP2014107452A (ja) 配線板及び配線板の製造方法
JP2007115951A (ja) インターポーザ基板及びその製造方法
KR20090119190A (ko) 랜드리스 인쇄회로기판 및 그 제조방법
JP2009224732A (ja) 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品
JP2008235639A (ja) 配線板材料および配線基板の製造方法
JP2010271113A (ja) プローブカード、プローブカードの製造方法及び試験装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110217

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120116