JP2009224732A - 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品 - Google Patents
多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品 Download PDFInfo
- Publication number
- JP2009224732A JP2009224732A JP2008070490A JP2008070490A JP2009224732A JP 2009224732 A JP2009224732 A JP 2009224732A JP 2008070490 A JP2008070490 A JP 2008070490A JP 2008070490 A JP2008070490 A JP 2008070490A JP 2009224732 A JP2009224732 A JP 2009224732A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- product
- holes
- region
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】多数個取り配線基板100は、配線基板10の製品となるべき部分が平面方向に沿って縦横に複数配列された製品領域を有する一方、その製品領域の周囲に捨て耳領域を有しない基板である。多数個取り配線基板100は、樹脂絶縁層及び導体層を積層した構造を有しかつICチップが接続可能な複数の端子パッドを有するビルドアップ層を備える。多数個取り配線基板100には、はんだボール整列用マスクを真空吸着するための複数の貫通孔105が均等な密度となるように分散させた状態で設けられている。
【選択図】図1
Description
21…半導体素子としてのICチップ
31…配線積層部としてのビルドアップ層
33,35…層間絶縁層としての樹脂絶縁層
42…導体層
44…外部端子としての端子パッド
100,100A…多数個取り配線基板
103…切断予定線
105…貫通孔
107…凹部
110…製品領域
111…捨て耳領域
115…位置決め用孔
120…中間製品
130…はんだボール搭載装置
136…はんだボール整列用マスク
138…はんだボール
140…透孔
Claims (7)
- 製品領域とその製品領域の周囲に設けられる捨て耳領域とを備え、前記製品領域内に、配線基板が平面方向に沿って縦横に複数配列された多数個取り配線基板の製造方法において、
前記捨て耳領域に設けられた位置決め用孔を利用して、層間絶縁層及び導体層を積層した構造を有しかつ半導体素子が接続可能な複数の外部端子を有する配線積層部を前記製品領域に形成する配線積層部形成工程と、
前記製品領域内において均等な密度となるように複数の貫通孔を分散させた状態で設ける貫通孔配設工程と、
前記捨て耳領域を切断除去して前記製品領域のみとする切断除去工程と、
前記配線積層部形成工程、前記貫通孔配設工程及び前記切断除去工程の後、前記多数個取り配線基板をはんだボール搭載装置にセットし、この状態で前記複数の外部端子に対応した位置に複数の透孔を有するはんだボール整列用マスクを前記複数の貫通孔を介して真空吸着することにより、前記多数個取り配線基板上に前記マスクを固定し、前記複数の外部端子上にはんだボールを搭載するボール搭載工程と
を含むことを特徴とする多数個取り配線基板の製造方法。 - 前記複数の貫通孔は、前記製品領域を切断して複数の配線基板にするときの切断予定線上に設けられることを特徴とする請求項1に記載の多数個取り配線基板の製造方法。
- 前記複数の貫通孔は、前記製品領域の外形線上にも設けられることを特徴とする請求項2に記載の多数個取り配線基板の製造方法。
- 前記複数の貫通孔は、前記製品領域を切断して複数の配線基板にするときの切断予定線同士が交差する点上に設けられることを特徴とする請求項1に記載の多数個取り配線基板の製造方法。
- 前記複数の貫通孔は、前記切断工程を経て半円状の凹部とすることにより、前記配線基板を位置決めするための部品位置決め用凹部として利用されることを特徴とする請求項1乃至3のいずれか1項に記載の多数個取り配線基板の製造方法。
- 前記配線基板は、4つの辺を有する矩形状であり、対向する2つの辺に前記部品位置決め用凹部を有していることを特徴とする請求項5に記載の多数個取り配線基板の製造方法。
- 配線基板の製品となるべき部分が平面方向に沿って縦横に複数配列された製品領域を有する一方、その製品領域の周囲に捨て耳領域を有しない多数個取り配線基板の中間製品であって、
層間絶縁層及び導体層を積層した構造を有しかつ半導体素子が接続可能な複数の外部端子を有する配線積層部を備え、はんだボール整列用マスクを真空吸着するための複数の貫通孔が、前記製品領域内において均等な密度となるように分散させた状態で設けられていることを特徴とする多数個取り配線基板の中間製品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008070490A JP4975664B2 (ja) | 2008-03-18 | 2008-03-18 | 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008070490A JP4975664B2 (ja) | 2008-03-18 | 2008-03-18 | 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009224732A true JP2009224732A (ja) | 2009-10-01 |
JP4975664B2 JP4975664B2 (ja) | 2012-07-11 |
Family
ID=41241178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008070490A Expired - Fee Related JP4975664B2 (ja) | 2008-03-18 | 2008-03-18 | 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4975664B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021048328A (ja) * | 2019-09-19 | 2021-03-25 | 日立金属株式会社 | 窒化珪素セラミックス焼結基板及びその製造方法、窒化珪素セラミックス集合基板、並びに回路基板の製造方法 |
JP2021048164A (ja) * | 2019-09-17 | 2021-03-25 | 日立金属株式会社 | 窒化珪素セラミックス焼結基板及びその製造方法、窒化珪素セラミックス集合基板、並びに回路基板の製造方法 |
JP7580188B2 (ja) | 2019-09-19 | 2024-11-11 | 株式会社プロテリアル | 窒化珪素セラミックス焼結基板の製造方法及び回路基板の製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59997A (ja) * | 1982-06-28 | 1984-01-06 | 株式会社日立製作所 | セラミツク基板製造方法 |
JPH06302925A (ja) * | 1993-04-13 | 1994-10-28 | Sony Corp | 基板とそれに用いるアライメントマーク |
JPH10173299A (ja) * | 1996-12-09 | 1998-06-26 | Calsonic Corp | プリント配線基板 |
JP2001237515A (ja) * | 2000-02-25 | 2001-08-31 | Ibiden Co Ltd | 多層プリント配線板の製造方法及びレーザ加工装置 |
JP2004055991A (ja) * | 2002-07-23 | 2004-02-19 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2006173483A (ja) * | 2004-12-17 | 2006-06-29 | Fuji Photo Film Co Ltd | セラミック集合基板、セラミック基板及びセラミック集合基板の製造方法 |
JP2006303103A (ja) * | 2005-04-19 | 2006-11-02 | Hitachi Metals Ltd | 導電性ボールの搭載方法および搭載装置 |
-
2008
- 2008-03-18 JP JP2008070490A patent/JP4975664B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59997A (ja) * | 1982-06-28 | 1984-01-06 | 株式会社日立製作所 | セラミツク基板製造方法 |
JPH06302925A (ja) * | 1993-04-13 | 1994-10-28 | Sony Corp | 基板とそれに用いるアライメントマーク |
JPH10173299A (ja) * | 1996-12-09 | 1998-06-26 | Calsonic Corp | プリント配線基板 |
JP2001237515A (ja) * | 2000-02-25 | 2001-08-31 | Ibiden Co Ltd | 多層プリント配線板の製造方法及びレーザ加工装置 |
JP2004055991A (ja) * | 2002-07-23 | 2004-02-19 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2006173483A (ja) * | 2004-12-17 | 2006-06-29 | Fuji Photo Film Co Ltd | セラミック集合基板、セラミック基板及びセラミック集合基板の製造方法 |
JP2006303103A (ja) * | 2005-04-19 | 2006-11-02 | Hitachi Metals Ltd | 導電性ボールの搭載方法および搭載装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021048164A (ja) * | 2019-09-17 | 2021-03-25 | 日立金属株式会社 | 窒化珪素セラミックス焼結基板及びその製造方法、窒化珪素セラミックス集合基板、並びに回路基板の製造方法 |
JP7484109B2 (ja) | 2019-09-17 | 2024-05-16 | 株式会社プロテリアル | 窒化珪素セラミックス焼結基板の製造方法及び回路基板の製造方法 |
JP2021048328A (ja) * | 2019-09-19 | 2021-03-25 | 日立金属株式会社 | 窒化珪素セラミックス焼結基板及びその製造方法、窒化珪素セラミックス集合基板、並びに回路基板の製造方法 |
JP7580188B2 (ja) | 2019-09-19 | 2024-11-11 | 株式会社プロテリアル | 窒化珪素セラミックス焼結基板の製造方法及び回路基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4975664B2 (ja) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5410660B2 (ja) | 配線基板及びその製造方法と電子部品装置及びその製造方法 | |
JP5129645B2 (ja) | 部品内蔵配線基板の製造方法 | |
US9763332B2 (en) | Support body, method of manufacturing support body, method of manufacturing wiring board, method of manufacturing electronic component, and wiring structure | |
TW201405720A (zh) | 具有一體化結構組件的多層電子支撐結構 | |
JP5172404B2 (ja) | 多層配線基板の製造方法、及び多層配線基板の中間製品 | |
US20140146500A1 (en) | Multi-piece substrate | |
JP2009246358A (ja) | 多層配線基板 | |
US20120241206A1 (en) | Method of manufacturing circuit board, method of manufacturing electronic device, and electronic device | |
JP2009246357A (ja) | 多層配線基板、及びその製造方法 | |
KR101874992B1 (ko) | 부품 내장형 인쇄회로기판 및 이의 제조방법 | |
JP2013110329A (ja) | コンデンサモジュール内蔵配線基板 | |
JP5512558B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP5432354B2 (ja) | 配線基板製造用の仮基板及びその製造方法 | |
TWI531291B (zh) | 承載板及其製作方法 | |
JP2013115136A (ja) | 電子部品内蔵基板及びその製造方法 | |
KR20110098677A (ko) | 다층 배선 기판 및 그 제조방법 | |
JP4975664B2 (ja) | 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品 | |
CN103889169B (zh) | 封装基板及其制作方法 | |
KR101115461B1 (ko) | 매립형 인쇄회로기판 및 그 제조방법 | |
JP2011009491A (ja) | 積層配線基板及びその製造方法 | |
JP2006156435A (ja) | 配線基板の製造方法 | |
JP5479551B2 (ja) | 配線基板の製造方法 | |
KR101115476B1 (ko) | 매립형 인쇄회로기판 및 그 제조방법 | |
JP2007258544A (ja) | 配線基板及びその製造方法 | |
KR101340349B1 (ko) | 패키지 기판 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120411 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |