[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2009135469A - 半導体基板の作製方法および半導体装置の作製方法 - Google Patents

半導体基板の作製方法および半導体装置の作製方法 Download PDF

Info

Publication number
JP2009135469A
JP2009135469A JP2008279586A JP2008279586A JP2009135469A JP 2009135469 A JP2009135469 A JP 2009135469A JP 2008279586 A JP2008279586 A JP 2008279586A JP 2008279586 A JP2008279586 A JP 2008279586A JP 2009135469 A JP2009135469 A JP 2009135469A
Authority
JP
Japan
Prior art keywords
single crystal
semiconductor substrate
crystal semiconductor
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008279586A
Other languages
English (en)
Other versions
JP2009135469A5 (ja
JP5634020B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008279586A priority Critical patent/JP5634020B2/ja
Publication of JP2009135469A publication Critical patent/JP2009135469A/ja
Publication of JP2009135469A5 publication Critical patent/JP2009135469A5/ja
Application granted granted Critical
Publication of JP5634020B2 publication Critical patent/JP5634020B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体装置の生産効率を高めるため、5インチよりも大きく、できるだけ大口径の半導体基板を利用して半導体装置を製造することを課題とする。
【解決手段】第1の半導体ウエハの表面上にバッファ層を形成し、イオンドーピング装置によりH イオンを第1の半導体ウエハに照射してバッファ層の下方に損傷領域を形成する。バッファ層を介して、第2の単結晶半導体基板と第1の単結晶半導体基板を密着させ、第2の単結晶半導体基板と第1の単結晶半導体基板とを貼り合わせ、第1の単結晶半導体基板の加熱によって損傷領域に亀裂を生じさせ、第1の単結晶半導体基板の一部を第1の単結晶半導体基板から分離する。第2の単結晶半導体基板に固定された単結晶半導体層を加熱しながら、単結晶半導体層にレーザビームを照射して平坦性の向上と結晶性の回復の両方を行う。
【選択図】図1

Description

本発明は、絶縁層上に形成された半導体層を有する半導体基板の作製方法および半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、バルク状のシリコンウエハに代わり、SOI(Silicon On Insulator)基板を使った集積回路が開発されている。絶縁層上に形成された薄い単結晶シリコン層の特長を生かすことで、集積回路中のトランジスタの半導体層を完全に分離して形成することができ、またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電力など付加価値の高い半導体集積回路が実現できる。
SOI基板として、SIMOX基板、貼り合わせ基板が知られている。例えばSIMOX基板は、単結晶シリコン基板に酸素イオンを注入し、1300℃以上で熱処理して埋め込み酸化膜(BOX;Buried Oxide)層を形成することにより、表面に単結晶シリコン薄膜を形成してSOI構造を得ている。
貼り合わせ基板は、酸化膜を介して2枚の単結晶シリコン基板(ベース基板およびボンド基板)を貼り合わせ、一方の単結晶シリコン基板(ボンド基板)を裏面(貼り合わせた面ではない面)から薄膜化することにより、単結晶シリコン薄膜を形成してSOI構造を得ている。研削や研磨では均一で薄い単結晶シリコン薄膜を形成することが難しいため、スマートカット(登録商標)と呼ばれる水素イオン注入を利用する技術が提案されている(例えば、特許文献1参照)。
このSOI基板の作製方法の概要を説明すると、イオンインプランテーション法によりシリコンウエハに水素イオンを注入することによって、表面から所定の深さにイオン注入層を形成する。次に、ベース基板となる別のシリコンウエハを酸化して酸化シリコン膜を形成する。その後、水素イオンを注入したシリコンウエハと、別のシリコンウエハの酸化シリコン膜とを接合させて、2枚のシリコンウエハを貼り合わせる。そして、加熱処理によって、イオン注入層を劈開面としてシリコンウエハを劈開させることで、ベース基板に薄い単結晶シリコン層が貼り付けられた基板が形成される。
イオンインプランテーション法は、イオン注入法とも呼ばれ、真空中で試料に注入したい粒子をイオン化し、直流もしくは高周波により加速して、試料に注入する方法である。イオン注入法を用いたイオン注入装置は、イオン源、質量分離部、加速部、ビーム走査部(静電スキャン)、注入室(エンドステーション)、及び真空排気装置から構成される。また、イオンビームの断面は不均一であるため、試料面上での均一性を得るために、イオンビームを電気的に走査する。また、注入した粒子は深さ方向にガウス分布を示す。
また、SOI基板を用いた半導体装置の一例として、特許文献2が知られている。特許文献2にも、イオン注入法を用いて水素を注入することが開示されている。
特開平5−211128号公報 特開2000−012864号公報
半導体装置の生産効率を高めるため、5インチよりも大きく、できるだけ大口径の半導体基板を利用して半導体装置を製造することが望まれている。
本発明は、膜厚が薄く、且つ、その膜厚の均一性が高い単結晶半導体層を絶縁膜上に有するSOI基板の作製方法を提供することを課題とする。また、そのSOI基板を用いた半導体装置の作製方法も提供することも課題とする。
また、イオン注入法は、所定の電流量のイオンビームをラスタースキャンして行われるため、半導体ウエハ内でイオン注入濃度のばらつきが生じる。このばらつきを反映して劈開面も平坦でなくなる恐れがある。
また、所定の電流量のイオンビームをラスタースキャンして行われるイオン注入法は、半導体基板のサイズが大きくなればなるほど1枚当たりの半導体ウエハを処理する時間が長くなる。
そこで、半導体ウエハの処理時間を短縮し、1枚当たりのSOI基板の製造時間を短縮することも本発明の課題とする。
本発明では、5インチ以上大きい大口径の半導体基板、例えば12インチ(直径約300mm)の半導体基板、直径約400mmの半導体基板、直径約450mmの半導体基板、さらにはそれ以上の口径を有する半導体基板を用い、イオンドーピング法を用いて水素イオンを照射することで、1枚当たりのSOI基板の製造時間を短縮する。
質量分離を伴わないイオンドーピング法は、質量分離を伴うイオン注入法に比べて単結晶半導体基板に損傷領域を形成するタクトタイムを短縮できる点で好ましい。
イオン注入装置に比べて、イオンドーピング装置は、プラズマ空間が大きく、大量のイオンを被処理基板に照射することができる。プラズマ発生方法としては、どちらの装置も、例えば、フィラメントを熱して出てくる熱電子によりプラズマ状態を作っている。しかしながら、生成される水素イオン(H、H 、H )が基板に打ち込まれる際の水素イオン種の割合は、イオンドーピング装置とイオン注入装置で大きく異なっている。イオンドーピング装置を用いた場合の水素イオン種の割合は、H:H :H =1:1:8である。一方、イオン注入装置を用いた場合の水素イオン種の割合は、H:H :H =37:56:7である。
本明細書で開示する発明の構成は、イオンドーピング法により、加速されたイオンを第1の単結晶半導体基板に照射することで、第1の単結晶半導体基板の表面から所定の深さの領域に損傷領域を形成し、第2の単結晶半導体基板及び第1の単結晶半導体基板とをバッファ層を介して、第2の単結晶半導体基板と第1の単結晶半導体基板を密着させ、第2の単結晶半導体基板と第1の単結晶半導体基板とを貼り合わせ、第1の単結晶半導体基板の加熱によって損傷領域に亀裂を生じさせ、第1の単結晶半導体基板の一部を第1の単結晶半導体基板から分離して第1の単結晶半導体基板から分離された単結晶半導体層が固定された第2の単結晶半導体基板を形成し、第2の単結晶半導体基板に固定された単結晶半導体層を加熱しながら、単結晶半導体層にレーザビームを照射して、単結晶半導体層を溶融することで、単結晶半導体層を再単結晶化させることを特徴とする半導体基板の作製方法である。
本発明は、上記課題の少なくとも一つを解決する。
上記構成において、バッファ層は、積層構造であり、第1の単結晶半導体基板または第2の単結晶半導体基板と接合する絶縁膜を含む。或いは、バッファ層は、第1の単結晶半導体基板または第2の単結晶半導体基板を酸化した酸化物膜を含む。
また、上記構成において、第2の単結晶半導体基板の直径は、少なくとも5インチ以上である半導体ウエハである。シリコンウエハの場合、結晶成長のもととなる種結晶を回転させながら、坩堝内の溶解シリコンに浸し、アルゴン雰囲気中で徐々に引き上げていく液相引き上げ法(CZ法)によりシリコンのインゴットを作製し、インゴットをスライサやマルチワイヤソーなどによって所望の厚さにスライスすることでシリコンウエハを作製している。また、化合物半導体単結晶ウエハを用いることもできる。大口径のウエハを作製する場合、坩堝容積を大きくしなければならないが、坩堝内の結晶融液の対流が大きくなるため、得られる単結晶の品質が低下するという問題が発生する。このため、シリコン融液に磁場を印加して見かけの動粘性率を高めて融液の対流を制御する磁場印加引き上げ法(MCZ法)も用いられる。また、浮遊帯域融解法(FZ法)によりシリコンのインゴットを作製することもある。本明細書に示す単結晶半導体基板とは、MCZ法やCZ法やFZ法を用いて得られるシリコン単結晶ウエハに加え、化合物半導体単結晶基板(GaAs、GaP、GaIn、SiGe、SiC等)も含み、さらには微量にゲルマニウムを含むシリコン単結晶ウエハ、微量にボロンを含むシリコン単結晶ウエハを指すものとする。
また、貼り合わせるウエハとして多結晶ウエハを用いることができ、他の発明の構成は、イオンドーピング法により、加速されたイオンを単結晶半導体基板に照射することで、単結晶半導体基板の表面から所定の深さの領域に損傷領域を形成し、多結晶半導体基板及び単結晶半導体基板とをバッファ層を介して、多結晶半導体基板と単結晶半導体基板を密着させ、多結晶半導体基板と単結晶半導体基板とを貼り合わせ、単結晶半導体基板の加熱によって損傷領域に亀裂を生じさせ、単結晶半導体基板の一部を単結晶半導体基板から分離して単結晶半導体基板から分離された単結晶半導体層が固定された多結晶半導体基板を形成し、多結晶半導体基板に固定された単結晶半導体層を加熱しながら、単結晶半導体層にレーザビームを照射して、単結晶半導体層を溶融することで、単結晶半導体層を再単結晶化させることを特徴とする半導体基板の作製方法である。
上記構成において、バッファ層は、積層構造であり、単結晶半導体基板または多結晶半導体基板と接合する絶縁膜を含む。或いは、バッファ層は、積層構造であり、単結晶半導体基板または多結晶半導体基板を酸化した酸化物膜を含む。
また、上記構成において、多結晶半導体基板の直径は、少なくとも5インチ以上であるウエハである。本明細書に示す多結晶半導体基板とは、シリコン多結晶ウエハに加え、化合物半導体多結晶基板も含み、さらには微量にゲルマニウムを含むシリコン多結晶ウエハ、微量にボロンを含むシリコン多結晶ウエハを指すものとする。
また、上記各構成において、バッファ層は、積層構造であり、窒化シリコン膜または窒化酸化シリコン膜を含む。バッファ層の一層として窒化シリコン膜や窒化酸化シリコン膜を用いた場合、窒化シリコン膜や窒化酸化シリコン膜により生ずるSiの格子歪を利用して高い電子移動度を有するトランジスタを作製することができる。
また、上記各構成において、バッファ層は、積層構造であり、単結晶半導体層に密着する絶縁膜を有し、絶縁膜は塩素またはフッ素などのハロゲンを含む。単結晶半導体層に接する絶縁膜にハロゲンを含ませておくことで、500℃〜1100℃の加熱処理の際や、レーザビームの照射の際に、その絶縁膜も加熱されるため、絶縁膜からハロゲンが拡散し、単結晶半導体層と絶縁膜界面にハロゲンを偏析させることができる。ハロゲンを単結晶半導体層と絶縁膜との界面に偏析させることで、ハロゲンによりこの界面に存在するナトリウムなどの不純物イオンを捕獲することができる。よって、ハロゲンを含んだ絶縁膜を形成は、ナトリウムなどの不純物汚染を防ぐために、非常に効果的である。
また、上記各構成において、さらに単結晶半導体層の表面に対して化学機械研磨などの研磨または研削を行い、単結晶半導体層の表面平坦性を向上させる、または単結晶半導体層の膜厚を薄くしてもよい。なお、化学機械研磨(Chemical Mechanical Polishing、略称:CMP)は、アルカリ性溶液と研磨砥粒を混合させたスラリーを用いて化学的、且つ、機械的に研磨して表面を平坦化する処理である。
また、上記各構成において、レーザビーム照射の際に加熱する単結晶半導体層の加熱温度は、500℃以上1100℃以下とする。単結晶半導体層の加熱はステージに設ける加熱手段または、加熱されたガスを吹きつける、またはランプ照射により行う。
また、上記各構成において、レーザ光の照射領域の上面形状は線状、正方形、または長方形とする。レーザ光の照射領域の長さは、照射する半導体ウエハの直径よりも長くして、半導体ウエハを固定したステージを一方向に移動させることで半導体ウエハ全面へのレーザ照射を行う。
ここでは、単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分において同じ方向を向いている結晶のことをいい、かつ結晶と結晶との間に結晶粒界が存在しない結晶である。なお、本明細書では、結晶欠陥やダングリグボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶であるものは単結晶とする。また、単結晶半導体層の再単結晶化とは、単結晶構造の半導体層が、その単結晶構造と異なる状態(例えば、液相状態)を経て、再び単結晶構造になることをいう。あるいは、単結晶半導体層の再単結晶化とは、単結晶半導体層を再結晶化して、単結晶半導体層を形成するということもできる。
イオンドーピング装置を用いることにより、従来のイオン注入法を用いたSOI基板の作製方法と比べて、水素イオンを照射する時間を短縮し、1枚当たりのSOI基板の製造時間を短縮することができる。
本発明の実施形態について、以下に説明する。
(実施の形態1)
SOI基板の製造方法について図1を参照して以下に説明する。まず、第1の半導体ウエハ101上にバッファ層102を形成する。
ここでは、第1の半導体ウエハ101として、結晶方位が(100)である12インチの単結晶シリコンウエハ(直径約300mm)を例に用いる。
円形状の単結晶半導体ウエハには、シリコンやゲルマニウムなどの半導体ウエハ、ガリウムヒ素やインジウムリンなどの化合物半導体ウエハなどがある。もちろん、単結晶半導体基板は、円形のウエハに限定されるものではなく、様々な形状の単結晶半導体基板を用いることができる。例えば、円形、長方形、五角形、六角形などの多角形の基板を用いることができる。
また、長方形の単結晶半導体基板は、市販の円形状の単結晶半導体ウエハを切断することで形成することができる。基板の切断には、ダイサー或いはワイヤソー等の切断装置、レーザ切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いることができる。また、基板として薄片化する前の半導体基板製造用のインゴットを、その断面が長方形になるように直方体状に加工し、この直方体状のインゴットを薄片化することでも、長方形状の単結晶半導体基板を製造することができる。また、単結晶半導体基板の厚さは特に限定されないが、単結晶半導体基板を再利用することを考慮すれば、厚い方が1枚の原料ウエハからより多くの単結晶半導体層を形成することができるため、好ましい。市場に流通している単結晶シリコンウエハの厚さは、そのサイズはSEMI規格に準じており、例えば直径6インチのウエハは膜厚625μm、直径8インチのウエハは膜厚725μm、直径12インチのウエハは775μmとされている。なお、SEMI規格のウエハの厚さは公差±25μmを含んでいる。もちろん、原料ウエハの厚さはSEMI規格に限定されず、インゴットをスライスするときに、その厚さを適宜調節することができる。もちろん、再利用された単結晶半導体基板を用いるときには、その厚さは、SEMI規格よりも薄くなる。
バッファ層102は、1層または2層以上の膜で形成することができる。バッファ層102としては、十分な平坦性が得られるのであれば、PECVD法またはスパッタ法により得られる酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、窒化珪素膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などのシリコンまたはゲルマニウムを組成に含む絶縁膜を用いることができる。また、バッファ層102としてプロセスガスに有機シランガスと酸素を用いて、PECVD法で形成される酸化珪素膜を用いてもよい。また、熱酸化により得られる熱酸化膜を用いることもできる。ただし、熱酸化により得られる熱酸化膜はウエハの表面及び裏面および端面を含む表面に形成される。
また、バッファ層102として酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの金属の窒化酸化物でなる絶縁膜を用いることもできる。
なお、本明細書において、酸化窒化物とは、その組成として、窒素原子よりも酸素原子の数が多い物質とし、また、窒化酸化物とは、その組成として、酸素原子より窒素原子の数が多い物質とする。例えば、酸化窒化シリコンとは、酸素が55〜65原子%、窒素が1〜20原子%、Siが25〜35原子%、水素が0.1〜10原子%の範囲で含まれる物質とする。窒化酸化シリコンとは、酸素が15〜30原子%、窒素が20〜35原子%、Siが25〜35原子%、水素が15〜25原子%の範囲で含まれる物質とする。
本実施の形態では、バッファ層102としてPECVD法により得られる酸化珪素膜(膜厚100nm)と、その上に窒化珪素膜(膜厚50nm)を積層した2層構造を用いる。なお、第1の半導体ウエハ101上に接して窒化珪素膜を形成することは、後に形成されるトランジスタの特性上望ましくないため、間に酸化珪素膜を設ける。また、窒化珪素膜に代えて窒化酸化珪素膜を用いてもよい。
また、バッファ層102の少なくとも1層として窒化珪素膜、窒化酸化珪素膜などの窒化酸化物を用いる場合、バッファ層102の膜応力により生ずるSiの格子歪を利用してバッファ層102上に高い電子移動度を有するトランジスタを作製することができる。
ここまでの段階を示す工程断面図が図1(A)に相当する。
次いで、イオンドーピング装置を用いてバッファ層102を介して第1の半導体ウエハ101にH イオンの照射を行う。このドーピングの条件は、電源出力100W、加速電圧35kV、ドーズ量は2.2×1016ions/cmとする。イオンドーピング装置は、イオンの分布を均一化するために第1の半導体ウエハ101を回転させている。このH イオンの照射により水素を多く含む損傷領域103が形成される。また、損傷領域103とバッファ層102との間には、単結晶半導体層104が形成される。ここまでの段階を示す工程断面図が図1(B)に相当する。この単結晶半導体層104の膜厚は、損傷領域103の深さ方向の位置により決定される。従って、単結晶半導体層104の膜厚は、H イオンのドーピング条件(加速電圧など)に依存する。照射される水素イオン種の全体におけるH イオンの割合を高めておくと効率を高めることができ、照射時間を短縮することができる。
次いで、バッファ層102が形成された第1の半導体ウエハ101を純水中で超音波洗浄する。
次いで、バッファ層102の表面を清浄化した後、第2の半導体ウエハ105の一方の面とを密接させ、第1の半導体ウエハ101と第2の半導体ウエハ105とを重ねて貼り合わせて接合を形成する。なお、接合を形成する第2の半導体ウエハ105の一方の面は、十分に清浄化しておく。第1の半導体ウエハ101と第2の半導体ウエハ105とを重ねて合わせ、少なくとも一箇所を外部から軽く押しつけると、局所的に接合面同士の距離が縮まる事によって、ファン・デル・ワールス力が強まり、さらに水素結合も寄与し、お互いに引きつけ合い、第1の半導体ウエハ101と第2の半導体ウエハ105とが接合する。更に、隣接した領域でも対向する基板間の距離が縮まるので、ファン・デル・ワールス力が強く作用する領域や水素結合が関与する領域が広がる事によって、ボンディングが進行し接合面全域に接合が広がる。
また、第1の半導体ウエハ101のバッファ層が形成されている面と第2の半導体ウエハ105の一方の面とを密接させる前にオゾンを含む純水で洗浄してもよい。
また、第1の半導体ウエハ101のバッファ層が形成されている面と第2の半導体ウエハ105の一方の面とを密接させる前に第1の半導体ウエハ101上にバッファ層の一層となる絶縁膜をさらに形成してもよい。また、第1の半導体ウエハ101のバッファ層が形成されている面と第2の半導体ウエハ105の一方の面とを密接させる前に第2の半導体ウエハ105上にバッファ層の一層となる絶縁膜をさらに形成してもよい。
第1の半導体ウエハ101と第2の半導体ウエハ105とをバッファ層102を介して貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで接合強度を向上させることが可能となる。ここでの加熱温度は、損傷領域103に添加した元素または分子が析出しない温度とし、その加熱温度は350℃以下が好ましい。言い換えると、この加熱温度は損傷領域103からガスが抜けない温度である。加圧処理を行う場合は、接合面に垂直な方向に圧力が加わるように行い、第1の半導体ウエハ101及び第2の半導体ウエハ105の耐圧性を考慮して行う。
ここまでの段階を示す工程断面図が図1(C)に相当する。
次いで、400℃乃至600℃の加熱処理を行うことにより、損傷領域103に形成された微小な空洞の体積変化が起こり、損傷領域103に沿って劈開する。さらにここでの加熱処理により、接合層の接合強度が高まる。加熱処理は、加熱するための炉やレーザビームの照射で行うことができる。ここでの加熱処理には、RTA(Rapid Thermal Anneal)装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。RTA装置には、GRTA(Gas Rapid Thermal Anneal)装置、LRTA(Lamp Rapid Thermal Anneal)装置を用いることができる。この加熱処理で、単結晶半導体層104が貼り付けられた第2の半導体ウエハ105の温度が550℃以上650℃以下の範囲に上昇させることが好ましい。
本実施の形態では、抵抗加熱を有する縦型炉を用いた加熱処理を行う。第1の半導体ウエハ101が貼り付けられた第2の半導体ウエハ105を縦型炉のボートに載置する。ボートを縦型炉のチャンバーに搬入する。第1の半導体ウエハ101の酸化を抑制するため、まずチャンバー内を排気して真空状態とする。真空度は、5×10−3Pa程度とする。真空状態にした後、窒素をチャンバー内に供給して、チャンバー内を大気圧の窒素雰囲気にする。この間、温度を200℃に上昇させる。
チャンバー内を大気圧の窒素雰囲気にした後、温度200℃で2時間加熱する。その後、1時間かけて400℃に温度上昇させる。加熱温度400℃の状態が安定したら、1時間かけて600℃に温度上昇させる。加熱温度600℃の状態が安定したら、600℃で2時間加熱処理する。その後、1時間かけて、加熱温度400℃まで下げ、10分〜30分間後に、チャンバー内からボートを搬出する。大気雰囲気下で、ボート上の第1の半導体ウエハ101、および第1の半導体ウエハ101が貼り付けられた第2の半導体ウエハ105を冷却する。
上記の抵抗加熱炉を用いた加熱処理は、第1の半導体ウエハ101と第2の半導体ウエハ105との結合力を強化するための加熱処理と、損傷領域103に分離を生じさせる加熱処理が連続して行われる。この2つの加熱処理を異なる装置で行う場合は、例えば、抵抗加熱炉において、処理温度200℃、処理時間2時間の加熱処理を行った後、貼り合わされた第2の半導体ウエハ105と第1の半導体ウエハ101を炉から搬出する。次いで、RTA装置で、処理温度600℃以上700℃以下、処理時間1分以上30分以下の加熱処理を行い、第1の半導体ウエハ101を損傷領域103で分割させる。
700℃以下の低温処理で、第1の半導体ウエハ101と第2の半導体ウエハ105を強固に接合させるためには、バッファ層102の表面、および支持基板の表面にOH基、水分子(HO)が存在することが好ましい。これは、バッファ層102と第2の半導体ウエハ105との接合が、OH基や水分子が共有結合(酸素分子と水素分子の共有結合)や水素結合を形成することで開始するからである。
以上の工程を経ることによって、図1(D)に示すSOI基板を得ることができる。図1(D)に示すSOI基板は、第2の半導体ウエハ105上にバッファ層102を有し、そのバッファ層102上に単結晶半導体層104を有する構造である。
図1(D)に示す段階の単結晶半導体層104には、損傷領域103の形成、および損傷領域103での劈開などによって、結晶性が損なわれている。つまり、加工前の第1の半導体ウエハ101には無かった転移などの結晶欠陥や、ダングリングボンドのようなミクロな結晶欠陥が単結晶半導体層104に形成されている。また、単結晶半導体層104の表面は、第1の半導体ウエハ101からの分離面であり、平坦性が損なわれている。なお、単結晶半導体層表面の平坦性は、原子間力顕微鏡による観察などにより評価することができる。図1(D)に示す段階の単結晶半導体層104の平坦性は、算術平均粗さRaが約8nm、二乗平均平方根粗さRMSが約11nm、最大高低差値P−Vが約150nm以上である。
次いで、単結晶半導体層104の平坦性を向上させる処理または結晶性を回復させる処理を行う。平坦性を向上させる処理として、化学機械研磨(Chemical Mechanical Polishing、略称:CMP)またはレーザ光の照射を行う。
単結晶半導体層104の平坦性を向上させるために、CMPを行う場合、CMPを行った後、CMP処理で用いるスラリーなどを洗浄し、その後500℃〜1100℃の加熱処理を行って結晶性を回復させる。500℃〜1100℃の加熱処理は、RTA装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。RTA装置には、GRTA装置、LRTA装置を用いることができる。また、先に500℃〜1100℃の加熱処理を行って結晶性を回復させた後、CMPを行ってもよい。
また、単結晶半導体層104の平坦性を向上させるために、レーザビームを照射する場合、平坦性の向上と結晶性の回復の両方を行うことができる。レーザビームの照射により、単結晶半導体層124の平坦性は、算術平均粗さRaが約2nm以下、二乗平均平方根粗さRMSが約2nm以下、最大高低差値P−Vが約25nm以下とすることができる。また、レーザ照射処理された単結晶半導体層104は、レーザ照射前の単結晶半導体層よりも結晶性が向上する。なお、単結晶半導体層の結晶性は、光学顕微鏡による観察、およびラマン分光スペクトルから得られるラマンシフト、半値全幅などにより評価することができる。
ここでは、図1(E)に示すように、移動可能なステージ100にヒータを内蔵させて第2の半導体ウエハ105を500℃〜1100℃に加熱させながら移動させ、単結晶半導体層104の表面にレーザビーム125を照射して平坦性が向上した単結晶半導体層124を有するSOI基板を作製することができる。レーザ照射後、単結晶半導体層124に500℃以上1100℃以下の加熱処理を行うことが好ましい。この加熱処理によって、レーザビームの照射で回復されなかった単結晶半導体層124の欠陥の消滅や、単結晶半導体層124の歪みの緩和をすることができる。この加熱処理には、RTA装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。RTA装置には、GRTA装置、LRTA装置を用いることができる。
なお、レーザビーム125を照射する前にエッチング処理を行うことが好ましい。このエッチング処理により、単結晶半導体層104の分離面に残っている損傷領域103を除去することが好ましい。損傷領域103を除去することで、レーザビーム125の照射による、表面の平坦化の効果、および再単結晶化の効果を高めることができる。
このエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化珪素または四塩化炭素などの塩化物ガス、塩素ガス、弗化硫黄、弗化窒素などの弗化物ガス、酸素ガスなどを用いることができる。ウエットエッチング法では、エッチング液には、水酸化テトラメチルアンモニウム(tetramethylammonium hydroxide、略称;TMAH)溶液を用いることができる。
レーザビーム125を照射すると、単結晶半導体層104がレーザビーム125を吸収し、レーザビーム125が照射された部分が温度上昇する。この部分の温度が単結晶半導体層104の融点以上の温度になると、溶融する。ステージ100が移動することで、レーザビーム125の照射領域が移動するため、単結晶半導体層104の溶融部分の温度が下がり、融点以下の温度となるとこの溶融部分は凝固し、再単結晶化する。レーザビーム125を照射して、単結晶半導体層104を溶融しながら、レーザビーム125を走査して、単結晶半導体層全面にレーザビームを照射する。
また、レーザビーム125の照射によって、単結晶半導体層104のレーザビーム125が照射されている領域を部分溶融させている。単結晶半導体層104を部分溶融状態にさせるとは、単結晶半導体層104の溶融されている深さがバッファ層102の界面(単結晶半導体層104の厚さ)よりも浅くすることである。つまり、単結晶半導体層104において部分溶融状態とは、単結晶半導体層104の上層は溶融して液相となり、下層は溶けずに、固相の単結晶半導体のままである状態をいう。
レーザビーム125の照射により、部分溶融させることで、単結晶半導体層104では、溶融された部分が凝固するときに、下層の溶融されていない固相部分である単結晶半導体から結晶成長し、いわゆる縦成長が起こる。下層の固相部分は単結晶であり、結晶方位がそろっているため、結晶粒界が形成されず、レーザ照射処理後の単結晶半導体層124は、結晶粒界の無い単結晶半導体層とすることができる。また、溶融された上層は、凝固することで再単結晶化するが、下層の固相部分の単結晶半導体と結晶方位が揃った単結晶半導体が形成される。よって、第1の半導体ウエハ101として主表面の面方位が(100)の単結晶シリコンウエハを用いた場合、単結晶半導体層104の主表面の面方位は、(100)であり、レーザ照射処理によって部分溶融させ、再単結晶化された単結晶半導体層124の主表面の面方位は(100)になる。
レーザビーム125の照射によって、単結晶半導体層104を部分溶融させることで、表面が平坦な単結晶半導体層124を形成することができる。これは、レーザビームの照射により単結晶半導体層が溶融された部分は液体であるため、表面張力の作用によって、その表面積が最小になるように変形する。つまり、液体部分は凹部、および凸部が無くなるような変形し、この液体部分が凝固し、再単結晶化するため、表面が平坦化された単結晶半導体層124を形成することができる。
レーザビーム125の照射の際、500℃〜1100℃の加熱を行う長所は、単結晶半導体層が溶融している時間を延長させることができる点と、レーザビームの照射領域を予め加熱することにより単結晶半導体層の溶融に必要なレーザビームのエネルギーを低減することができる点が少なくとも挙げられる。溶融した単結晶半導体層の冷却速度を自然冷却に比べて低減させることができれば、溶融している時間の延長により再単結晶化がスムーズに行われ、粒界のない単結晶半導体層を得ることができる。
室温でレーザビームを照射した場合、溶融している時間は約100ナノ秒程度以下であるが、ステージの加熱手段により単結晶半導体層を加熱することにより、溶融している時間を100ナノ秒以上に延長することができ、例えば溶融している時間を200ナノ秒以上とすることができる。
溶融している時間を延長することにより、単結晶半導体層がレーザビームの照射によって溶融してから固化するまでに、次のレーザビームを照射できるため、ショット数を低減することができる。ショット数を低減しても十分な平坦化を得られる。また、ショット数を低減することは生産性の向上に寄与する。レーザビームの走査において、1回のショットと次のショットとを一部重ねてオーバーラップさせる割合をオーバーラップ率とも呼ぶが、溶融している時間を延長することにより、オーバーラップ率も十分の一程度にまで低減でき、さらに0%とすることもできる。また、単結晶半導体層の溶融に必要なレーザビームのエネルギーを低減することができれば、光学系などを調節することによって、1回のショットの照射面積も拡大することができる。1回のショットの照射面積も拡大できれば、1枚当たりのレーザ処理にかかる時間を短縮することもできる。
特に本実施の形態のように大口径のウエハ(12インチの単結晶シリコンウエハ(直径約300mm))を用いる場合、1回のショットの照射面積を拡大して処理時間を短時間とすることは有効である。
また、レーザビーム125を発振するレーザ発振器は、その発振波長が、紫外光域乃至可視光域にあるものが選択される。レーザビーム125の波長は、単結晶半導体層104に吸収される波長とする。その波長は、レーザ光の表皮深さ(skin depth)などを考慮して決定することができる。例えば、波長は250nm以上700nm以下の範囲とすることができる。
このレーザ発振器には、連続発振レーザ、疑似連続発振レーザおよびパルス発振レーザを用いることができる。部分溶融させるためパルス発振レーザが好ましい。パルス発振レーザの場合は、繰り返し周波数1MHz以下、パルス幅10n秒以上500n秒以下とすることができる。代表的なパルス発振レーザは、400nm以下の波長のビームを発振するエキシマレーザである。レーザとして、例えば、繰り返し周波数10Hz〜300Hz、パルス幅25n秒、波長308nmのXeClエキシマレーザを用いることができる。
レーザビーム125のエネルギーは、レーザビーム125の波長、レーザビーム125の表皮深さ、単結晶半導体層104の膜厚などを考慮して決定することができる。レーザビーム125のエネルギーは、例えば、300mJ/cm以上800mJ/cm以下の範囲とすることができる。例えば、単結晶半導体層104の厚さが120nm程度であり、レーザ発振器にパルス発振レーザを用い、レーザビーム125の波長が308nmの場合は、レーザビーム125のエネルギー密度は600mJ/cm〜700mJ/cmとすることができる。
レーザビーム125の照射の雰囲気は、雰囲気を制御しない大気雰囲気でも、酸素が少ない窒素ガス雰囲気のいずれでも、単結晶半導体層104の平坦化の効果があることが、確認されている。また、大気雰囲気よりも窒素ガス雰囲気が好ましいことが確認されている。窒素雰囲気や真空状態のほうが、大気雰囲気よりも単結晶半導体層104の平坦性を向上させる効果が高く、また、これらの雰囲気のほうが大気雰囲気よりもクラックの発生を抑える効果が高くなるため、レーザビーム125の使用可能なエネルギー範囲が広くなる。
また、レーザビームを照射する際の半導体ウエハを取りまく雰囲気は、酸素や水分を極力少なくした窒素ガス雰囲気が好ましい。窒素ガス雰囲気に含まれる酸素濃度は30ppm以下、好ましくは30ppb以下であることが好ましい。さらに好ましくは、窒素ガス雰囲気に含まれる水分(HO)濃度も30ppm以下であることが好ましい。望ましくは、窒素ガス雰囲気に含まれる酸素濃度30ppb以下、且つ、水分濃度30ppb以下とする。
また、窒素ガス雰囲気中で、レーザビームの照射領域に500℃〜1100℃に加熱した窒素ガスを吹きつけながらレーザビームの照射を行うことで、単結晶半導体層104の表面温度を高く維持することができる。勿論、吹きつける窒素ガスも高純度の窒素ガスを用いることが好ましく、窒素ガスに含まれる酸素濃度は30ppm以下、好ましくは30ppb以下であることが好ましい。レーザ照射の際に、窒素雰囲気及び吹きつける窒素ガスに含まれる酸素元素を極力低減することで、単結晶半導体層表面にレーザ照射による酸化膜が形成されることを防ぐ。
また、工程数が増加するが、500℃〜1100℃の加熱処理を行った後、室温でレーザビームの照射を行い、さらにCMPを行うこともできる。また、工程数が増加するが、500℃〜1100℃の加熱処理を行った後、500℃〜1100℃の加熱を行いながらレーザビームの照射を行い、さらにCMPを行うこともできる。また、工程数が増加するが、室温でレーザビームの照射を行い、500℃〜1100℃の加熱処理を行った後、さらにCMPを行うこともできる。また、工程数が増加するが、500℃〜1100℃の加熱を行いながらレーザビームの照射を行い、さらに500℃〜1100℃の加熱処理を行った後、さらにCMPを行うこともできる。
また、工程数が増加するが、単結晶半導体層124の膜厚をさらに薄くするため、エッチング処理または熱酸化処理またはCMP処理を行ってもよい。単結晶半導体層124の厚さは、単結晶半導体層124から形成される素子の特性に合わせて決めることができる。第2の半導体ウエハ105に貼り付けられた単結晶半導体層124の表面に、薄いゲート絶縁層を段差被覆性良く形成するには、単結晶半導体層124の厚さは50nm以下とすることが望ましく、その厚さは50nm以下5nm以上とすればよい。
また、図1(B)の工程の際、イオンドーピング装置により、イオンの照射方法について以下に考察する。
本発明では、水素(H)に由来するイオン(以下「水素イオン種」と呼ぶ)を単結晶半導体基板に対して照射している。より具体的には、水素ガス又は水素を組成に含むガスを原材料として用い、水素プラズマを発生させ、該水素プラズマ中の水素イオン種を単結晶半導体基板に対して照射している。
(水素プラズマ中のイオン)
上記のような水素プラズマ中には、H、H 、H といった水素イオン種が存在する。ここで、各水素イオン種の反応過程(生成過程、消滅過程)について、以下に反応式を列挙する。
e+H→e+H+e (1)
e+H→e+H +e (2)
e+H→e+(H→e+H+H (3)
e+H →e+(H →e+H+H (4)
+H→H +H (5)
+H→H+H+H (6)
e+H →e+H+H+H (7)
e+H →H+H (8)
e+H →H+H+H (9)
図3に、上記の反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、図3に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を厳密に規定するものではない点に留意されたい。
(H の生成過程)
上記のように、H は、主として反応式(5)により表される反応過程により生成される。一方で、反応式(5)と競合する反応として、反応式(6)により表される反応過程が存在する。H が増加するためには、少なくとも、反応式(5)の反応が、反応式(6)の反応より多く起こる必要がある(なお、H が減少する反応としては他にも(7)、(8)、(9)が存在するため、(5)の反応が(6)の反応より多いからといって、必ずしもH が増加するとは限らない。)。反対に、反応式(5)の反応が、反応式(6)の反応より少ない場合には、プラズマ中におけるH の割合は減少する。
上記反応式における右辺(最右辺)の生成物の増加量は、反応式の左辺(最左辺)で示す原料の密度や、その反応に係る速度係数などに依存している。ここで、H の運動エネルギーが約11eVより小さい場合には(5)の反応が主要となり(すなわち、反応式(5)に係る速度係数が、反応式(6)に係る速度係数と比較して十分に大きくなり)、H の運動エネルギーが約11eVより大きい場合には(6)の反応が主要となることが実験的に確認されている。
荷電粒子は電場から力を受けて運動エネルギーを得る。該運動エネルギーは、電場によるポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と衝突するまでの間に得る運動エネルギーは、その間に通過した電位差分のポテンシャルエネルギーに等しい。つまり、電場中において、他の粒子と衝突することなく長い距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー(の平均)は大きくなる傾向にある。このような、荷電粒子に係る運動エネルギーの増大傾向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。
また、平均自由行程が小さくとも、その間に大きな運動エネルギーを得ることができる状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小さくとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言える。
これをH に適用してみる。プラズマの生成に係るチャンバー内のように電場の存在を前提とすれば、該チャンバー内の圧力が低い状況ではH の運動エネルギーは大きくなり、該チャンバー内の圧力が高い状況ではH の運動エネルギーは小さくなる。つまり、チャンバー内の圧力が低い状況では(6)の反応が主要となるため、H は減少する傾向となり、チャンバー内の圧力が高い状況では(5)の反応が主要となるため、H は増加する傾向となる。また、プラズマ生成領域における電場(又は電界)が強い状況、すなわち、ある二点間の電位差が大きい状況ではH の運動エネルギーは大きくなり、反対の状況では、H の運動エネルギーは小さくなる。つまり、電場が強い状況では(6)の反応が主要となるためH は減少する傾向となり、電場が弱い状況では(5)の反応が主要となるため、H は増加する傾向となる。
(イオン源による差異)
ここで、イオン種の割合(特にH の割合)が異なる例を示す。図2は、100%水素ガス(イオン源の圧力:4.7×10−2Pa)から生成されるイオンの質量分析結果を示すグラフである。なお、上記質量分析は、イオン源から引き出されたイオンを測定することにより行った。横軸はイオンの質量である。スペクトル中、質量1、2、3のピークは、それぞれ、H、H 、H に対応する。縦軸は、スペクトルの強度であり、イオンの数に対応する。図2では、質量が異なるイオンの数量を、質量3のイオンを100とした場合の相対比で表している。図2から、上記イオン源により生成されるイオンの割合は、H:H :H =1:1:8程度となることが分かる。なお、このような割合のイオンは、プラズマを生成するプラズマソース部(イオン源)と、当該プラズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装置によっても得ることが出来る。
図10は、図2とは異なるイオン源を用いた場合であって、イオン源の圧力がおおよそ3×10−3Paの時に、PHから生成したイオンの質量分析結果を示すグラフである。上記質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオン源から引き出されたイオンを測定することにより行った。図2と同様、横軸はイオンの質量を示し、質量1、2、3のピークは、それぞれH、H 、H に対応する。縦軸はイオンの数量に対応するスペクトルの強度である。図10から、プラズマ中のイオンの割合はH:H :H =37:56:7程度であることが分かる。なお、図10はソースガスがPHの場合のデータであるが、ソースガスとして100%水素ガスを用いたときも、水素イオン種の割合は同程度になる。
図10のデータを得たイオン源の場合には、H、H 及びH のうち、H が7%程度しか生成されていない。他方、図2のデータを得たイオン源の場合には、H の割合を50%以上(上記の条件では80%程度)とすることが可能である。これは、上記考察において明らかになったチャンバー内の圧力及び電場に起因するものと考えられる。
(H の照射メカニズム)図2のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分離しないで単結晶半導体基板に照射する場合、単結晶半導体基板の表面には、H、H 、H の各イオンが照射される。イオンの照射からイオン導入領域形成にかけてのメカニズムを再現するために、以下の5種類のモデルを考える。照射されるイオン種がHで、照射後もH(H)である場合のモデル1と、照射されるイオン種がH で、照射後もH (H)のままである場合のモデル2と、照射されるイオン種がH で、照射後に2個のH(H)に分裂する場合のモデル3と、照射されるイオン種がH で、照射後もH (H)のままである場合のモデル4と、照射されるイオン種がH で、照射後に3個のH(H)に分裂する場合のモデル5を考える。
(計算結果と実測値との比較)
上記のモデルを基にして、水素イオン種をSi基板に照射する場合の計算を行った。計算用のソフトウェアとしては、SRIM(the Stopping and Range of Ions in Matter:モンテカルロ法によるイオン導入過程のシミュレーションソフトウェア、TRIM(the Transport of Ions in Matter)の改良版)を用いている。なお、計算の関係上、モデル2ではH を質量2倍のHに置き換えて計算した。また、モデル4ではH を質量3倍のHに置き換えて計算した。さらに、モデル3ではH を運動エネルギー1/2のHに置き換え、モデル5ではH を運動エネルギー1/3のHに置き換えて計算を行った。
なお、SRIMは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高ドーズの条件で水素イオン種を照射する場合には、SRIMを適用可能である。水素イオン種とSi原子の衝突により、Si基板の結晶構造が非単結晶構造に変化するためである。
図4に、モデル1乃至モデル5を用いて水素イオン種を照射した場合(H換算で10万個照射時)の計算結果を示す。また、図2の水素イオン種を照射したSi基板中の水素濃度(SIMS(Secondary Ion Mass Spectroscopy)のデータ)をあわせて示す。モデル1乃至モデル5を用いて行った計算の結果については、縦軸を水素原子の数で表しており(右軸)、SIMSデータについては、縦軸を水素原子の密度で表している(左軸)。横軸はSi基板表面からの深さである。実測値であるSIMSデータと、計算結果とを比較した場合、モデル2及びモデル4は明らかにSIMSデータのピークから外れており、また、SIMSデータ中にはモデル3に対応するピークも見られない。このことから、モデル2乃至モデル4の寄与は、相対的に小さいことが分かる。イオンの運動エネルギーの単位がkeVであるのに対して、H−Hの結合エネルギーは数eV程度に過ぎないことを考えれば、モデル2及びモデル4の寄与が小さいのは、Si元素との衝突により、大部分のH やH が、HやHに分離しているためと思われる。
以上より、モデル2乃至モデル4については、以下では考慮しない。図11乃至図13に、モデル1及びモデル5を用いて水素イオン種を照射した場合(H換算で10万個照射時)の計算結果を示す。また、図2の水素イオン種を照射したSi基板中の水素濃度(SIMSデータ)及び、上記計算結果をSIMSデータにフィッティングさせたもの(以下フィッティング関数と呼ぶ)を合わせて示す。ここで、図11は加速電圧を80kVとした場合を示し、図12は加速電圧を60kVとした場合を示し、図13は加速電圧を40kVとした場合を示している。なお、モデル1及びモデル5を用いて行った計算の結果については、縦軸を水素原子の数で表しており(右軸)、SIMSデータ及びフィッティング関数については、縦軸を水素原子の密度で表している(左軸)。横軸はSi基板表面からの深さである。
フィッティング関数はモデル1及びモデル5を考慮して以下の計算式により求めることとした。なお、計算式中、X、Yはフィッティングに係るパラメータであり、Vは体積である。
[フィッティング関数]
=X/V×[モデル1のデータ]+Y/V×[モデル5のデータ]
現実に照射されるイオン種の割合(H:H :H =1:1:8程度)を考えればH の寄与(すなわち、モデル3)についても考慮すべきであるが、以下に示す理由により、ここでは除外して考えた。
・モデル3に示される照射過程により導入される水素は、モデル5の照射過程と比較して僅かであるため、除外して考えても大きな影響はない(SIMSデータにおいても、ピークが現れていない)。
・モデル5とピーク位置の近いモデル3は、モデル5において生じるチャネリング(結晶の格子構造に起因する元素の移動)により隠れてしまう可能性が高い。すなわち、モデル3のフィッティングパラメータを見積もるのは困難である。これは、本計算が非晶質Siを前提としており、結晶性に起因する影響を考慮していないことによるものである。
図14に、上記のフィッティングパラメータをまとめる。いずれの加速電圧においても、導入されるHの数の比は、[モデル1]:[モデル5]=1:42〜1:45程度(モデル1におけるHの数を1とした場合、モデル5におけるHの数は42以上45以下程度)であり、照射されるイオン種の数の比は、[H(モデル1)]:[H (モデル5)]=1:14〜1:15程度(モデル1におけるHの数を1とした場合、モデル5におけるH の数は14以上15以下程度)である。モデル3を考慮していないことや非晶質Siと仮定して計算していることなどを考えれば、実際の照射に係るイオン種の比(H:H :H =1:1:8程度)に近い値が得られていると言える。
(H を用いる効果)
図2に示すようなH の割合を高めた水素イオン種を基板に照射することで、H に起因する複数のメリットを享受することができる。例えば、H はHやHなどに分離して基板内に導入されるため、主にHやH を照射する場合と比較して、イオンの導入効率を向上させることができる。これにより、半導体基板の生産性向上を図ることができる。また、同様に、H が分離した後のHやHの運動エネルギーは小さくなる傾向にあるから、薄い半導体層の製造に向いている。
なお、本明細書では、H を効率的に照射するために、図2に示すような水素イオン種を照射可能なイオンドーピング装置を用いる方法について説明している。イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてH を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。
(実施の形態2)
本実施の形態では、基板の裏面側のステージを加熱してレーザ照射ができ、且つ、大口径ウエハを処理できる製造装置の斜視図の一例を図5に示す。
レーザ光照射の処理時間を短縮するため、一度に照射できるレーザ光の照射領域311の長さを長くし、大口径ウエハ305を一方向に移動させることでレーザ光の照射を完了させる製造装置である。大口径ウエハ305は、実施の形態1に示した図1(D)の段階のものを指しており、半導体ウエハ上にバッファ層を有し、該バッファ層上に単結晶半導体層を有するSOI基板である。
なお、窒素雰囲気下でレーザ照射を行うため、ステージ300、大口径ウエハ305はチャンバー内に配置されている。チャンバーは、アルミニウム又はステンレスなど剛性のある素材で形成され、内壁を鏡面加工し、内壁からのガス放出を低減するためにベーキング用のヒータを設け、内部を真空排気できるように構成されている。真空排気するための排気手段としては、バタフライバルブ、コンダクタンスバルブ、ターボ分子ポンプ、ドライポンプなどが含まれる。さらに好ましくは、チャンバー内の窒素雰囲気の酸素濃度や水分濃度を低減するためクライオポンプを併用する。また、チャンバー内に導入するガスは高純度窒素ガスを用いる。窒素ガスに含まれる酸素濃度30ppb以下、且つ、水分濃度30ppb以下とする超高純度ガスを用いることで、レーザ照射時の酸化膜の形成を防止する。
ただし、明瞭化のため、図5にはチャンバー、窒素ガスを導入する手段、または排気手段などを図示しない。チャンバーには石英窓310が設けられており、この石英窓310からレーザ光をチャンバーの外から導入する製造装置である。
レーザビームの走査を行う前に、ステージ300に設けられた加熱手段により大口径ウエハ305を加熱し、レーザビームの照射領域311を予め加熱することができるため、単結晶半導体層の溶融に必要なレーザビームのエネルギーを低減することができる。光学系などを調節することによって、1回のショットの照射面積も拡大することができる。1回のショットの照射面積も拡大できれば、1枚当たりのレーザ光照射処理にかかる時間を短縮することもできる。ここでは、レーザ発振器301の出力できるエネルギーを最大限に利用してレーザ光の照射領域の長さLを長くする。
図5に示すように、レーザ光の照射領域の長さは、大口径ウエハ305の直径よりも長い。大口径ウエハ305の直径は、例えば約300mm、約400mm、約450mm、または450mm以上である。図5に示す製造装置は、ステージ300に載せることのできるサイズであれば、光学系を調節すれば様々な口径のウエハに照射し、平坦性及び結晶性の向上を図ることができる。また、図5に示す製造装置は、ウエハ形状は円形に限定されず、例えば長方形や正方形や多角形にも対応することができる。
図5中に示すレーザ照射手段は、レーザ発振器301、ホモジナイザが組み込まれている光学装置307、落射ミラー308、ダブレットレンズ309a、309bとを有している。なお、レーザビームのエネルギー分布を均一化させることをホモジナイズといい、ホモジナイズする光学系をホモジナイザという。レーザ発振器301から射出されたレーザビームは、球面レンズにより拡大される。なお、球面レンズは、レーザ発振器301から出るビームスポットが十分に大きい場合には必要ない。次いで、シリンドリカルレンズアレイ及びにより、スポットが線状の長辺(長軸)方向に分割される。その後、シリンドリカルレンズアレイの後方に置かれたシリンドリカルレンズによって、レーザビームは大口径ウエハ305において1つに合成された線状ビームが照射される。また、これにより、大口径ウエハ305面において線状ビームのビームスポットの長辺方向のエネルギー分布の均一化(長軸ホモジナイズ)がなされ、レーザビームの照射領域311の長さ(長辺方向の長さ)が決定される。
なお、図5ではステージを加熱する例を示したが、特に限定されず、透光性を有するステージを用いてハロゲンランプなどのランプを用いて大口径ウエハを裏面側から加熱してもよい。また、チャンバー内壁を加熱して窒素雰囲気の温度を上昇させて大口径ウエハを加熱してもよい。また、加熱された窒素ガスを吹きつけることにより、選択的にレーザビームの照射領域を予め加熱するブロー手段を設けてもよい。また、大口径ウエハを裏面側から加熱したガスを吹きつけて浮上させ、さらに表面側からも加熱したガスを吹きつけて大口径ウエハを加熱させた状態でレーザ光を照射する装置構成としてもよい。
また、ここでは安価に入手できる窒素ガスを用いた窒素雰囲気を例に用いたが、希ガス雰囲気下または希ガスと窒素の混合雰囲気下でレーザ照射を行ってもよい。アルゴンやキセノンなどの希ガスを用いることで、レーザ照射により溶融したウエハ材料と全く反応しない雰囲気とすることができる。
(実施の形態3)
本実施の形態では、実施の形態1で作製したSOI基板を用いた半導体装置の作製方法について説明する。ここでは、半導体装置としてCMOS構造を作製する一例を図6を用いて示す。なお、図6中、図1と同じ部分は、図1と同じ符号を用いて説明する。
実施の形態1によれば、SOI基板の単結晶半導体層124の厚さを100nmまたはそれ以下とすることができる。単結晶半導体層124の厚さを100nmまたはそれ以下とすると、トランジスタのチャネル形成領域の空乏層の最大深さより薄くなり、顕著なトランジスタの電気特性をもたらす。トランジスタの十分な空乏層化によりほとんど理想的なS値、しきい値電圧などを得ることができる。さらに、CMOS構造を作製した場合、速いスイッチング速度を得ることができる。
まず、実施の形態1に従ってSOI基板を得た後、単結晶半導体層124上に素子分離絶縁層を形成するためのマスクとなる保護層106を形成する。この段階の工程断面図が図6(A)に相当する。保護層106は酸化シリコン膜や窒化シリコン膜などを用いる。
なお、しきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのp型不純物を単結晶半導体層124に添加しておくことが好ましい。例えば、p型不純物として硼素を5×1017cm−3以上1×1018cm−3以下の濃度で添加されていても良い。
次いで、保護層106をマスクとしてエッチングを行い、露呈している単結晶半導体層124及びその下方のバッファ層102の一部を除去する。次いで、TEOSを用いて酸化シリコン膜を化学気相成長法で堆積する。この酸化シリコン膜は、単結晶半導体層124が埋め込まれるように厚く堆積する。次いで、単結晶半導体層124上に重なる酸化シリコン膜を研磨により除去した後、保護層106を除去して、素子分離絶縁層107を残存させる。この段階の工程断面図が図6(B)に相当する。
次いで、第1の絶縁膜を形成し、第1の絶縁膜上に導電材料を含むポリシリコン膜を有するゲート電極109を形成し、ゲート電極をマスクとして第1の絶縁膜をエッチングしてゲート絶縁層108を形成する。ゲート絶縁層108は、PECVD法またはスパッタリング法などを用いて得られる酸化珪素、窒化酸化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウムまたは酸化タンタルを含む膜の単層、またはこれらの積層である。ゲート絶縁層108は、PECVD法を行うことにより単結晶半導体層124の表面を覆って薄い膜厚、例えば20nmの膜厚で形成することができる。また、高密度プラズマ処理により単結晶半導体層124の表面を酸化または窒化することで形成してもよい。高密度プラズマ処理は、例えばHe、Ar、Kr、Xeなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル(OHラジカルを含む場合もある)や窒素ラジカル(NHラジカルを含む場合もある)によって、半導体膜の表面を酸化または窒化することにより、1〜50nm、望ましくは5〜30nmの絶縁膜が単結晶半導体層124に接するように形成される。実施の形態1に示すように、加熱を行いながら、レーザ照射を行うことで単結晶半導体層の表面が十分に平坦化されるため、厚さ20nmの絶縁膜をゲート絶縁層108として用いても、十分なゲート耐圧を得ることができる。
次いで、ゲート電極109を覆う第2の絶縁膜110を形成し、さらにサイドウォール絶縁層113、114を形成する。pFETとなる領域のサイドウォール絶縁層114は、nFETとなる領域のサイドウォール絶縁層113よりも幅を広くする。次いで、nFETとなる領域にAsなどをドーピングして浅い接合深さの第1不純物領域111を形成し、pFETとなる領域にBなどをドーピングして浅い接合深さの第2不純物領域112を形成する。この段階の工程断面図が図6(C)に相当する。
次いで、第2の絶縁膜110を部分的にエッチングしてゲート電極109の上面と、第1不純物領域111及び第2不純物領域112とを露出させる。次いで、nFETとなる領域にAsなどをドーピングして深い接合深さの第3不純物領域115を形成し、pFETとなる領域にBなどをドーピングして深い接合深さの第4不純物領域116を形成する。次いで、活性化のための熱処理(800℃〜1100℃)を行う。次いで、シリサイドを形成するための金属膜としてコバルト膜を成膜する。次いでRTAなどの熱処理(500℃、1分)を行い、コバルト膜に接する部分のシリコンをシリサイド化させる。その結果、ゲート電極109上にシリサイド部分119、第3不純物領域115上にシリサイド部分117、第4不純物領域116上にシリサイド部分118が形成される。その後、コバルト膜を選択的に除去する。次いで、シリサイド化の熱処理よりも高い温度で熱処理を行い、シリサイド部分117、118、119の低抵抗化を図る。この段階の工程断面図が図6(D)に相当する。
次いで、層間絶縁膜120を形成し、深い接合深さの第3不純物領域115や深い接合深さの第4不純物領域116に電気的に接続するコンタクトプラグ121を形成する。こうして第2の半導体ウエハ105に接合された単結晶半導体層124を用いてnFET122とpFET123とが作製できる。この段階の工程断面図が図6(E)に相当する。
これらのnFET122とpFET123を相補的に組み合わせることによってCMOS構造を構成する。
このCMOS構造上に、さらに配線や素子などを積層することでマイクロプロセッサなどの半導体装置を作製することができる。なお、マイクロプロセッサは、演算回路(Arithmetic logic unit。ALUともいう。)、演算回路制御部(ALU Controller)、命令解析部(Instruction Decoder)、割り込み制御部(Interrupt Controller)、タイミング制御部(Timing Controller)、レジスタ(Register)、レジスタ制御部(Register Controller)、バスインターフェース(Bus I/F)、読み出し専用メモリ、及びメモリインターフェース(ROM I/F)を有している。
マイクロプロセッサは、CMOS構造を含む集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。
(実施の形態4)
実施の形態1では、半導体ウエハを回転するドーピング装置を用いる例を示したが、本実施の形態では、イオン流の形状を所望の形状とし、半導体ウエハを移動させるドーピング装置の例を示す。図7はそのドーピング装置の一例を示す斜視図である。
イオン源12は、プラズマ室であるチャンバー内に設けられた熱電子放出用フィラメントと、チャンバーの周囲に極性を交互にして複数配置されたリング状の永久磁石とで構成されている。
また、加速電極部13は、チャンバー下部開口部にアノードであるチャンバーと同電位に保たれるイオン閉込め電極と、イオン閉込め電極より数kV低電位に保たれる引出し電極と、引出し電極より数十kV低電位に保たれる加速電極とで構成されている。なお、イオン閉込め電極、引出し電極、および加速電極はグリッド状電極である。
また、イオンビームを遮断するシャッターを設けて開閉操作を行うことによって照射のオンオフを制御してもよい。
ガス導入口からチャンバー内に導入される作動ガス(水素、フォスフィン、ジボランなど)にフィラメントから放出される電子を作用させてプラズマを生成し、これを永久磁石の磁場によってチャンバー内に閉じこめつつ、引き出し電極によって電界を印加することでプラズマ中のイオンをイオン閉じこめ電極を通して引き出し、これを加速電極の電界で加速してイオンビーム14を発生させる。
そして、ドーピング室11内にイオンビーム14が照射され、半導体ウエハ10にイオンが照射される。半導体ウエハの平面は、イオンビーム14の照射方向に対して垂直に保持される。半導体ウエハ全面へのドーピング処理は、イオンビーム14の照射面形状は細長い線状もしくは細長い長方形とし、半導体ウエハをイオンビーム14の長尺方向に対して垂直な方向に移動させて行われる。
また、イオンビーム14の照射面形状を細長い線状もしくは細長い長方形とすることにより、ラスタースキャン(点順次スキャンとも呼ぶ)に比べて半導体ウエハ内でイオン注入濃度のばらつきを低減することができる。
ウエハ搬送ロボットを用い、イオン源12の下方を通過するようにして半導体ウエハ10を走査方向15に移動させる。半導体ウエハ10の走査方向への移動はロボットに限らず、レールおよび駆動用ギヤードモータを用いてもよい。
また、直線方向である走査方向15に1回の移動で半導体ウエハ10を全面照射できるため、ラスタースキャンに比べて短時間で半導体ウエハの全面照射を終えることができる。
また、上述した図7の装置構成に特に限定されず、パーティクルの問題があるため基板は垂直に立てた状態に近い傾斜状態でイオンビームを水平方向に照射するような装置構成としてもよい。
本実施の形態は、実施の形態1乃至3のいずれか一と自由に組み合わせることができる。例えば、図7に示すイオンドーピング装置と、図5に示した一方向に半導体ウエハを処理する製造装置と、その間に処理を行う様々な装置を一列に並べることでインライン方式の製造装置とすることができる。
(実施の形態5)
実施の形態1では、同じ単結晶シリコンウエハ同士を貼り合わせた例を示したが、ここでは、半導体ウエハ401として、直径約450mmの単結晶シリコンウエハを用いる。また、貼り合わせる半導体ウエハとして、直径約450mmの多結晶シリコンウエハ405を例に用いる。多結晶シリコンウエハの厚さは825μmである。
まず、バッファ層の一層として、酸化雰囲気中にハロゲンを含むガスを添加する熱酸化により得られる酸化物膜である熱酸化膜402を半導体ウエハ401表面に形成する。この段階での断面図が図8(A)に相当する。
ハロゲンを含むガスとして、HCl、HF、NF、HBr、Cl、ClF、BCl、F、Brなどから選ばれた一種類又は複数種類のガスを用いることができる。例えば、酸素に対しHClを0.5〜10体積%(好ましくは3体積%)の割合で含む雰囲気中で、700℃以上の温度で熱処理を行う。950℃以上1100℃以下の加熱温度で熱酸化を行うとよい。処理時間は0.1〜6時間、好ましくは0.5〜1時間とすればよい。形成される熱酸化膜402の膜厚は、10nm〜1000nm(好ましくは50nm〜200nm)、例えば100nmの厚さとすることができる。本実施の形態では熱酸化膜402の膜厚は、50nmとする。
このような温度範囲で酸化処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に、金属不純物を除去する効果がある。すなわち、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して、半導体ウエハ401から除去される。また、酸化処理に含まれるハロゲン元素により、半導体ウエハ401の表面の未結合手が終端されるため、熱酸化膜402と半導体ウエハ401との界面の局在準位密度が低減できる。このハロゲンを含む雰囲気での熱酸化処理により、酸化膜にハロゲンを含ませることができる。ハロゲン元素を1×1017atoms/cm〜5×1020atoms/cmの濃度で含ませることにより、半導体ウエハ401において、金属などの不純物を捕獲して単結晶半導体層104の汚染を防止する保護膜としての機能させることができる。
また、バッファ層にハロゲンを含ませるには、フッ化物ガスまたはフッ素ガスを含むPECVD装置のチャンバーで、絶縁膜を形成することでも実現できる。このようなチャンバーに絶縁膜形成用プロセスガスを導入し、このプロセスガスを励起してプラズマを生成し、当該プラズマに含まれる活性種の化学反応により、半導体ウエハ401上にバッファ層を形成する。PECVD装置のチャンバーにフッ素化合物ガスを含ませるには、フッ化物ガスを用いたプラズマガスエッチングによってチャンバーをクリーニングすることで実現できる。PECVD装置で膜を形成すると、基板表面だけでなく、チャンバーの内壁、電極、基板ホルダーなどにも原料が反応した生成物が堆積する。この堆積物はパーティクルやダストの原因となる。そこで、このような堆積物を除去するクリーニング工程が定期的に行われる。チャンバーのクリーニング方法の代表的な1つとして、プラズマガスエッチングによる方法がある。チャンバーにNFなどのフッ化物ガスを導入して、フッ化物ガスを励起してプラズマ化することで、フッ素ラジカルを生成し、堆積物をエッチングして除去する方法である。フッ素ラジカルと反応して生成されたフッ化物は蒸気圧が高いため、排気系によって反応容器から除去される。プラズマガスエッチングによるクリーニングを行うことで、クリーニングガスとして用いてフッ化物ガスが、チャンバーの内壁や、チャンバーに設けられている電極、各種の治具に吸着する。つまり、チャンバーにフッ化物ガスを含むませることができる。なお、フッ化物ガスチャンバーに含ませる方法には、チャンバーをフッ化物ガスによりクリーニングして、チャンバーにフッ化物ガスを残留させる方法の他に、半導体ウエハ401をチャンバーに設置した後に、チャンバーにフッ化物ガス導入する方法を用いることができる。
次いで、イオンドーピング装置を用いて、水素イオンを半導体ウエハ401にドープする。ソースガスには100%水素ガスを用い、水素ガスを励起して生成されたプラズマ中のイオンを質量分離せずに、電界で加速して半導体ウエハ401に照射して、損傷領域403を形成する。この段階での断面図が図8(B)に相当する。このドーピングの条件は、電源出力100W、加速電圧25kV、ドーズ量は2.2×1016ions/cmとする。また、損傷領域403とバッファ層の一層である熱酸化膜402との間には、単結晶半導体層404が形成される。
次いで、熱酸化膜402が形成された半導体ウエハ401を純水中で超音波洗浄する。
また、後に半導体ウエハ401と貼り合わせる多結晶シリコンウエハ405にも同様の熱酸化を行い、酸化物膜である熱酸化膜406を形成する。次いで、熱酸化膜406が形成された多結晶シリコンウエハ405を純水中で超音波洗浄する。
次いで、半導体ウエハ401と多結晶シリコンウエハ405のどちらか一方または両方にバッファ層の一層となる絶縁膜407を形成する。この絶縁膜407は、PECVD法により窒化酸化珪素膜、酸化窒化珪素膜、または窒化珪素膜を用いる。ここでは、絶縁膜407として、多結晶シリコンウエハ405上に膜厚50nmの窒化酸化珪素膜をPECVD法により形成する。
次いで、半導体ウエハ401と多結晶シリコンウエハ405とを重ねて貼り合わせて接合を形成する。この段階での断面図が図8(C)に相当する。
次いで、損傷領域403で劈開を生じさせるため、拡散炉において、600℃に加熱することで、半導体ウエハ401を劈開させ、単結晶半導体層404を単結晶シリコンウエハから分離する。この段階での断面図が図8(D)に相当する。
次いで、500℃以上1100℃以下の加熱処理を行い、単結晶半導体層404欠陥の消滅、単結晶半導体層404の歪みの緩和を行い、平坦性を向上するため、CMPを行うことでSOI基板を作製することができる。さらにSOI基板の外周部分を加工する工程を追加して、半導体ウエハと同じように半導体装置の製造装置に対応できるようにすることが好ましい。
このようにSOI基板の作製を完成させてもよいが、本実施の形態では、図8(D)の工程の後、図8(E)に示すようにレーザ光を照射して平坦性を向上させた後、500℃以上1100℃以下の加熱処理を行って、SOI基板を作製する。レーザビームを照射する場合、平坦性の向上と結晶性の回復の両方を行うことができ、平坦性及び結晶性がともに優れた単結晶半導体層408を得ることができる。本実施の形態で使用する多結晶シリコンウエハ405は直径が約450mmと大きいため、ステージ400を加熱させて、単結晶半導体層の溶融に必要なレーザビームのエネルギーを低減させてレーザビーム409を照射することが好ましい。レーザ照射時に単結晶半導体層404を500℃〜1100℃に加熱すると、レーザ発振器の出力できるエネルギーを最大限に利用して、多結晶シリコンウエハ405の直径よりもレーザ光の照射領域の長さを長くすることができる。また、レーザ照射後の加熱処理の時間を加熱しながらレーザを照射しない場合に比べて短縮することもできる。勿論、レーザを照射する場合も、SOI基板の外周部分を加工する工程を追加して、半導体ウエハと同じように半導体装置の製造装置に対応できるようにする。
なお、レーザビーム409を照射する前にエッチング処理を行うことが好ましい。このエッチング処理により、単結晶半導体層404の分離面に残っている損傷領域403を除去することが好ましい。損傷領域403を除去することで、レーザビーム409の照射による、表面の平坦化の効果、および再単結晶化の効果を高めることができる。
また、本実施の形態においてバッファ層は、熱酸化膜402と、絶縁膜407と、熱酸化膜406の三層構造とする例を示したが特に限定されず、実施の形態1に示したバッファ層を用いることができる。
本実施の形態は、実施の形態1乃至4のいずれか一と自由に組み合わせることができる。
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
実施形態3では、半導体装置の作製方法の一例として、TFTの作製方法を説明したが、半導体膜付き基板に、TFTと共に容量、抵抗など各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。本実施例では、図面を参照しながら半導体装置の具体的な態様を説明する。
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図9はマイクロプロセッサ200の構成例を示すブロック図である。
マイクロプロセッサ200は、演算回路201(Arithmetic logic unit。ALUともいう。)、演算回路制御部202(ALU Controller)、命令解析部203(Instruction Decoder)、割り込み制御部204(Interrupt Controller)、タイミング制御部205(Timing Controller)、レジスタ206(Register)、レジスタ制御部207(Register Controller)、バスインターフェース208(Bus I/F)、読み出し専用メモリ209、およびメモリインターフェース210を有している。
バスインターフェース208を介してマイクロプロセッサ200に入力された命令は、命令解析部203に入力され、デコードされた後、演算回路制御部202、割り込み制御部204、レジスタ制御部207、タイミング制御部205に入力される。演算回路制御部202、割り込み制御部204、レジスタ制御部207、タイミング制御部205は、デコードされた命令に基づき、様々な制御を行う。
演算回路制御部202は、演算回路201の動作を制御するための信号を生成する。また、割り込み制御部204は、マイクロプロセッサ200のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部204は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部207は、レジスタ206のアドレスを生成し、マイクロプロセッサ200の状態に応じてレジスタ206の読み出しや書き込みを行う。タイミング制御部205は、演算回路201、演算回路制御部202、命令解析部203、割り込み制御部204、およびレジスタ制御部207の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部205は、基準クロック信号CLK1を元に、内部クロック信号CLK2を生成する内部クロック生成部を備えている。図9に示すように、内部クロック信号CLK2は他の回路に入力される。
実施の形態1または実施の形態5に示すSOI基板を用いて図9に示すマイクロプロセッサを作製し、さらにそのマイクロプロセッサを搭載することで、様々な電気機器を作製することができる。電気機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポなど)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など)、記録媒体を備えた画像再生装置(具体的にはDVD(digital versatile disc)などが含まれる。
本実施例は、実施の形態1乃至5のいずれか一と組み合わせることができる。
ウエハサイズが大口径であっても、1枚当たりのSOI基板の製造時間を短縮することができ、大量生産に最適なプロセスを提供することができる。
半導体基板の作製工程を示す図。 イオンドーピング装置で生成されるイオン種の質量分析結果である。 水素イオン種のエネルギーダイアグラムを示す図である。 加速電圧を80kVとした場合の水素元素の深さ方向のプロファイル(実測値及び計算値)を示す図である。 レーザビーム照射の様子を示す斜視図。 薄膜トランジスタの作製工程の断面図。 イオンドーピング装置の一例を示す図。 半導体基板の作製工程を示す図。 マイクロプロセッサの構成の一例を示すブロック図。 イオン注入装置で生成されるイオン種の質量分析結果である。 加速電圧を80kVとした場合の水素元素の深さ方向のプロファイル(実測値、計算値、及びフィッティング関数)を示す図である。 加速電圧を60kVとした場合の水素元素の深さ方向のプロファイル(実測値、計算値、及びフィッティング関数)を示す図である。 加速電圧を40kVとした場合の水素元素の深さ方向のプロファイル(実測値、計算値、及びフィッティング関数)を示す図である。 フィッティングパラメータの比(水素元素比及び水素イオン種比)をまとめた図である。
符号の説明
10:半導体ウエハ
11:ドーピング室
12:イオン源
13:加速電極部
14:イオンビーム
15:走査方向
101:第1の単結晶半導体ウエハ
102:バッファ層
103:損傷領域
104:単結晶半導体層
105:第2の単結晶半導体基板
106:保護層
107:素子分離絶縁層
108:ゲート絶縁層
109:ゲート電極
110:第2の絶縁膜
111:第1不純物領域
112:第2不純物領域
113:サイドウォール絶縁層
114:サイドウォール絶縁層
115:第3不純物領域
116:第4不純物領域
120:層間絶縁膜
121:コンタクトプラグ
122:nFET
123:pFET
124:単結晶半導体層
125:レーザビーム
200:マイクロプロセッサ
201:演算回路
202:演算回路制御部
203:命令解析部
204:制御部
205:タイミング制御部
206:レジスタ
207:レジスタ制御部
208:バスインターフェース
209:専用メモリ
210:メモリインターフェース
300:ステージ
301:レーザ発振器
305:大口径ウエハ
307:光学装置
308:落射ミラー
309a、309b:ダブレットレンズ
310:石英窓
311:照射領域
401:単結晶半導体ウエハ
402:熱酸化膜
403:損傷領域
404:単結晶半導体層
405:第2の単結晶半導体基板
406:熱酸化膜
407:絶縁膜
408:単結晶半導体層
409:レーザビーム

Claims (13)

  1. イオンドーピング法により、加速されたイオンを第1の単結晶半導体基板に照射することで、前記第1の単結晶半導体基板の表面から離れた単結晶半導体基板内部の領域に損傷領域を形成し、
    第2の単結晶半導体基板及び前記第1の単結晶半導体基板とをバッファ層を介して、前記第2の単結晶半導体基板と前記第1の単結晶半導体基板を密着させ、前記第2の単結晶半導体基板と前記第1の単結晶半導体基板とを貼り合わせ、
    前記第1の単結晶半導体基板の加熱によって前記損傷領域に亀裂を生じさせ、前記第1の単結晶半導体基板の一部を前記第1の単結晶半導体基板から分離して前記第1の単結晶半導体基板から分離された単結晶半導体層が固定された第2の単結晶半導体基板を形成し、
    前記第2の単結晶半導体基板に固定された前記単結晶半導体層を加熱しながら、前記単結晶半導体層にレーザビームを照射して、前記単結晶半導体層を溶融することで、前記単結晶半導体層を再単結晶化させることを特徴とする半導体基板の作製方法。
  2. 請求項1において、前記バッファ層は、積層構造であり、前記第1の単結晶半導体基板または前記第2の単結晶半導体基板と接合する絶縁膜を含むことを特徴とする半導体基板の作製方法。
  3. 請求項1において、前記バッファ層は、積層構造であり、前記第1の単結晶半導体基板または前記第2の単結晶半導体基板を酸化した酸化物膜を含むことを特徴とする半導体基板の作製方法。
  4. 請求項1において、前記第2の単結晶半導体基板の直径は、5インチ以上であることを特徴とする半導体基板の作製方法。
  5. イオンドーピング法により、加速されたイオンを単結晶半導体基板に照射することで、前記単結晶半導体基板の表面から離れた単結晶半導体基板内部の領域に損傷領域を形成し、
    多結晶半導体基板及び前記単結晶半導体基板とをバッファ層を介して、前記多結晶半導体基板と前記単結晶半導体基板を密着させ、前記多結晶半導体基板と前記単結晶半導体基板とを貼り合わせ、
    前記単結晶半導体基板の加熱によって前記損傷領域に亀裂を生じさせ、前記単結晶半導体基板の一部を前記単結晶半導体基板から分離して前記単結晶半導体基板から分離された単結晶半導体層が固定された多結晶半導体基板を形成し、
    前記多結晶半導体基板に固定された前記単結晶半導体層を加熱しながら、前記単結晶半導体層にレーザビームを照射して、前記単結晶半導体層を溶融することで、前記単結晶半導体層を再単結晶化させることを特徴とする半導体基板の作製方法。
  6. 請求項5において、前記バッファ層は、積層構造であり、前記単結晶半導体基板または前記多結晶半導体基板と接合する絶縁膜を含むことを特徴とする半導体基板の作製方法。
  7. 請求項5において、前記バッファ層は、積層構造であり、前記単結晶半導体基板または前記多結晶半導体基板を酸化した酸化物膜を含むことを特徴とする半導体基板の作製方法。
  8. 請求項5において、前記多結晶半導体基板の直径は、5インチ以上であることを特徴とする半導体基板の作製方法。
  9. 請求項1または請求項5において、前記バッファ層は、積層構造であり、窒化シリコン膜または窒化酸化シリコン膜を含むことを特徴とする半導体基板の作製方法。
  10. 請求項1または請求項5のいずれか1項において、前記バッファ層は、積層構造であり、前記単結晶半導体層に密着する絶縁膜を有し、前記絶縁膜はハロゲンを含むことを特徴とする半導体基板の作製方法。
  11. 請求項1乃至10のいずれか一において、さらに前記単結晶半導体層の表面に対して研磨を行う半導体基板の作製方法。
  12. 請求項1乃至11のいずれか一において、前記レーザビーム照射の際に加熱する前記単結晶半導体層の加熱温度は、500℃以上1100℃以下である半導体基板の作製方法。
  13. 請求項1乃至12のいずれか1項において、前記レーザ光の照射領域の上面形状は線状、正方形、または長方形であることを特徴とする半導体基板の作製方法。
JP2008279586A 2007-11-01 2008-10-30 半導体基板の作製方法 Expired - Fee Related JP5634020B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008279586A JP5634020B2 (ja) 2007-11-01 2008-10-30 半導体基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007285504 2007-11-01
JP2007285504 2007-11-01
JP2008279586A JP5634020B2 (ja) 2007-11-01 2008-10-30 半導体基板の作製方法

Publications (3)

Publication Number Publication Date
JP2009135469A true JP2009135469A (ja) 2009-06-18
JP2009135469A5 JP2009135469A5 (ja) 2011-12-01
JP5634020B2 JP5634020B2 (ja) 2014-12-03

Family

ID=40588496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008279586A Expired - Fee Related JP5634020B2 (ja) 2007-11-01 2008-10-30 半導体基板の作製方法

Country Status (3)

Country Link
US (1) US8163628B2 (ja)
JP (1) JP5634020B2 (ja)
KR (1) KR101499486B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160637A (ja) * 2011-02-02 2012-08-23 Lapis Semiconductor Co Ltd 半導体装置及びその製造方法、並びにsoi基板及びその製造方法
JP2014035862A (ja) * 2012-08-08 2014-02-24 Tokyo Electron Ltd 被処理体のマイクロ波処理方法及びマイクロ波処理装置
JP2016012729A (ja) * 2009-06-26 2016-01-21 株式会社半導体エネルギー研究所 半導体装置
JP2020004674A (ja) * 2018-07-02 2020-01-09 株式会社Joled 表示パネル製造装置および表示パネル製造方法
US11672148B2 (en) 2013-12-02 2023-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US12041842B2 (en) 2018-07-02 2024-07-16 Jdi Design And Development G.K. Display panel patterning device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114431A (ja) * 2008-10-10 2010-05-20 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
US8513090B2 (en) 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
JP6056516B2 (ja) * 2013-02-01 2017-01-11 信越半導体株式会社 Soiウェーハの製造方法及びsoiウェーハ
KR20160137129A (ko) * 2015-05-22 2016-11-30 엘지디스플레이 주식회사 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법
FR3061988B1 (fr) * 2017-01-13 2019-11-01 Soitec Procede de lissage de surface d'un substrat semiconducteur sur isolant
US10553474B1 (en) * 2018-08-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate
KR20210070417A (ko) * 2019-12-04 2021-06-15 삼성디스플레이 주식회사 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Soi基板の製造方法
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2000150905A (ja) * 1998-09-04 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Soi基板、素子基板、電気光学装置及び電子機器、並びにsoi基板の製造方法、素子基板の製造方法
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法
WO2007014320A2 (en) * 2005-07-27 2007-02-01 Silicon Genesis Corporation Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4529571A (en) * 1982-10-27 1985-07-16 The United States Of America As Represented By The United States Department Of Energy Single-ring magnetic cusp low gas pressure ion source
JPH0834198B2 (ja) * 1990-11-28 1996-03-29 信越半導体株式会社 Soi基板における単結晶薄膜層の膜厚制御方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP2000349266A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
JP2002033399A (ja) * 2000-07-13 2002-01-31 Toshiba Corp 半導体集積回路及びその製造方法
JP4802380B2 (ja) * 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
JP2004362901A (ja) * 2003-06-04 2004-12-24 Sharp Corp イオンドーピング装置、イオンドーピング方法および半導体装置
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US8153513B2 (en) * 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
CN101281912B (zh) * 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
KR101400699B1 (ko) * 2007-05-18 2014-05-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판 및 반도체 장치 및 그 제조 방법
JP5459899B2 (ja) * 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7781306B2 (en) * 2007-06-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
EP2009687B1 (en) * 2007-06-29 2016-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device
US20090004764A1 (en) * 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
US7678668B2 (en) * 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP5325404B2 (ja) * 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Soi基板の作製方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Soi基板の製造方法
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2000150905A (ja) * 1998-09-04 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Soi基板、素子基板、電気光学装置及び電子機器、並びにsoi基板の製造方法、素子基板の製造方法
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法
WO2007014320A2 (en) * 2005-07-27 2007-02-01 Silicon Genesis Corporation Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012729A (ja) * 2009-06-26 2016-01-21 株式会社半導体エネルギー研究所 半導体装置
JP2012160637A (ja) * 2011-02-02 2012-08-23 Lapis Semiconductor Co Ltd 半導体装置及びその製造方法、並びにsoi基板及びその製造方法
US9136386B2 (en) 2011-02-02 2015-09-15 Lapis Semiconductor Co., Ltd. SOI substrate, method of manufacturing the SOI substrate, semiconductor device, and method of manufacturing the semiconductor device
JP2014035862A (ja) * 2012-08-08 2014-02-24 Tokyo Electron Ltd 被処理体のマイクロ波処理方法及びマイクロ波処理装置
US11672148B2 (en) 2013-12-02 2023-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US12048207B2 (en) 2013-12-02 2024-07-23 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2020004674A (ja) * 2018-07-02 2020-01-09 株式会社Joled 表示パネル製造装置および表示パネル製造方法
JP7125104B2 (ja) 2018-07-02 2022-08-24 株式会社Joled 表示パネル製造装置
US12041842B2 (en) 2018-07-02 2024-07-16 Jdi Design And Development G.K. Display panel patterning device

Also Published As

Publication number Publication date
JP5634020B2 (ja) 2014-12-03
US8163628B2 (en) 2012-04-24
KR20090045116A (ko) 2009-05-07
US20090117703A1 (en) 2009-05-07
KR101499486B1 (ko) 2015-03-06

Similar Documents

Publication Publication Date Title
JP5634020B2 (ja) 半導体基板の作製方法
JP5289805B2 (ja) 半導体装置製造用基板の作製方法
KR101440930B1 (ko) Soi 기판의 제작방법
JP5404064B2 (ja) レーザ処理装置、および半導体基板の作製方法
JP5688203B2 (ja) 半導体基板の作製方法
TWI483295B (zh) 絕緣體上矽基板及其製造方法
JP5383143B2 (ja) 半導体基板の作製方法および半導体装置の作製方法
JP5654206B2 (ja) Soi基板の作製方法及び該soi基板を用いた半導体装置
JP5548351B2 (ja) 半導体装置の作製方法
US8367517B2 (en) Method for manufacturing SOI substrate
JP2009004739A (ja) Soi基板の作製方法、および半導体装置の作製方法
JP2009111363A (ja) Soi基板の製造方法及び半導体装置の作製方法
JP6154926B2 (ja) Soi基板の作製方法
JP2009260315A (ja) Soi基板の作製方法及び半導体装置の作製方法
US8349702B2 (en) Method for manufacturing semiconductor substrate
US20130023108A1 (en) Method for manufacturing soi substrate

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140820

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141014

R150 Certificate of patent or registration of utility model

Ref document number: 5634020

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees