JP2009100546A - 電源装置、半導体集積回路、バックアップ電源装置、及び電子機器 - Google Patents

Abstract

【課題】コストを安価に維持しつつ、システムの停止時には消費電力を最小限に抑えることができ、且つ、システムの起動時には発熱を抑えて適正な電流を負荷に供給することができる電源装置を提供する。
【解決手段】少なくともシステムの停止時に駆動されて制御系負荷３に給電するバックアップ電源回路５と、前記システムの起動時に駆動されて電力系負荷２に給電するシステム電源回路６と、前記システム電源回路６から前記制御系負荷３への給電経路に設けられた第一スイッチ素子７と、前記システム電源回路６の出力電圧に基づいて前記第一スイッチ素子７を導通または遮断制御する電源制御回路８を備えている。
【選択図】図２

Description

本発明は、少なくともシステムの停止時に駆動されて制御系負荷に給電するバックアップ電源回路と、前記システムの起動時に駆動されて電力系負荷に給電するシステム電源回路を備えている電源装置に関する。

自動車等の機器には、バッテリ等の電圧を所定電圧に降圧または昇圧して前記機器に搭載されている負荷に給電する電源装置が備えられている。

このような電源装置として、特許文献１には、複数の電気負荷とバッテリとの間に設けられた降圧コンバータと、前記降圧コンバータに並列接続された回路開閉手段と、キーオフ後のドアロックから所定時間経過後に前記バッテリからの放電電流量が低下するスリープ状態となるのを検知するスリープ検知手段と、非スリープ状態では前記回路開閉手段を閉じて前記降圧コンバータをオフにする一方、スリープ状態では前記回路開閉手段を開いて前記降圧コンバータをオンにする制御回路とを備えており、スリープ状態時の消費電力を低減させることでバッテリを長持ちさせることができる車両用電源システムが提案されている。

一方、車載用のオーディオやナビゲーションシステムに搭載されている電源装置では、図１に示すように、マイクロコンピュータやメモリ等の制御系負荷１００へ給電経路と、ハードディスクドライブのモータ等の電力系負荷２００への給電経路とが分岐して設けられていることが多い。

各給電経路におけるバッテリ３００と負荷（制御系負荷１００及び電力系負荷２００）との間には、レギュレータ等のバックアップ電源回路４００及びシステム電源回路５００が夫々備えられており、バックアップ電源回路４００及びシステム電源回路５００は、バッテリ３００からの電圧を所定電圧に降圧または昇圧して、制御系負荷１００及び電力系負荷２００に給電している。尚、図１に示す電源装置には、バックアップ電源回路４００の出力電圧を更に昇圧または降圧して制御系負荷１００に出力するレギュレータ６００が設けられている。

バックアップ電源回路４００は、システムが停止しても設定や状態を保持しておくためにシステムの起動の有無にかかわらず制御系負荷１００に常時給電する必要がある一方、システム電源回路５００は、システムの起動時にのみ電力系負荷２００に給電すればよい。

また、バックアップ電源回路４００は、システムの停止時にバッテリ３００の消費電力を最小限に抑えるために消費電流を最小限に抑える必要がある。そのため、バックアップ電源回路４００には、シリーズレギュレータ等の小容量の電源が用いられている。

一方、システム電源回路５００は、システムの起動時に所定の電流を効率よく電力系負荷２００に流す必要がある。そのため、システム電源回路５００には、電力変換効率の良いＤＣ／ＤＣコンバータ等の大容量の電源が用いられている。
特開２００６−２４８２６５号公報

しかし、システムの起動時、制御系負荷１００にはシステムの停止時よりも大きな電流を流す必要がある。そのため、バックアップ電源回路４００に小容量の電源を用いた場合には、システムの起動時にバックアップ電源回路４００が発熱する虞がある。

この発熱対策のために、バックアップ電源回路４００に放熱板やファンを設けた場合、コストアップにつながってしまう。

また、発熱対策のために、バックアップ電源回路４００に大容量に対応したＤＣ／ＤＣコンバータを用いた場合、システムの停止時におけるバックアップ電源回路４００での消費電力が増えてしまう。

更に、パルス周波数制御を用いたＤＣ／ＤＣコンバータを用いた場合、システムの起動時に所定の電流を効率よく流しつつ、システムの停止時に消費電流を最小限に抑えることが可能となるが、ＤＣ／ＤＣコンバータはシリーズレギュレータと比較して高価で、コストアップにつながってしまう。

本発明の目的は、上述した従来の問題点に鑑み、コストを安価に維持しつつ、システムの停止時には消費電力を最小限に抑えることができ、且つ、システムの起動時には発熱を抑えて適正な電流を負荷に供給することができる電源装置を提供する点にある。

上述の目的を達成するため、本発明による電源装置の特徴構成は、少なくともシステムの停止時に駆動されて制御系負荷に給電するバックアップ電源回路と、前記システムの起動時に駆動されて電力系負荷に給電するシステム電源回路と、前記システム電源回路から前記制御系負荷への給電経路に設けられた第一スイッチ素子と、前記システム電源回路の出力電圧に基づいて前記第一スイッチ素子を導通または遮断制御する電源制御回路を備えている点にある。

上述の構成によれば、システムの停止時には、電源制御回路が第一スイッチ素子を遮断制御することで、バックアップ電源回路から制御系負荷へ給電されるので、バッテリの消費電力を最小限に抑えることができる。

一方、システムの起動時には、電源制御回路が第一スイッチ素子を導通制御することで、システム電源回路から制御系負荷へも給電されるので、バックアップ電源回路の発熱を回避しながらも適正な電流を制御系負荷に供給することができる。

以上説明した通り、本発明によれば、コストを安価に維持しつつ、システムの停止時には消費電力を最小限に抑えることができ、且つ、システムの起動時には発熱を抑えて適正な電流を負荷に供給することができる電源装置を提供することができるようになった。

以下に、本発明による電源装置を車載オーディオに組み込んだ実施形態について説明する。

図２に示すように、車載オーディオは、電力系負荷２及び制御系負荷３の二系統の負荷と、本発明による電源装置１とを備えている。尚、図２においてダイオードＤ１は逆流防止用である。

電力系負荷２は、オーディオ信号をスピーカへ送る前に増幅するアンプ２１、音声データや画像データが記憶されたハードディスクドライブを駆動するモータ２２、及びコンパクトディスク、ミニディスク、デジタルビデオディスク等の音声データや画像データが記憶されたメディアをセットして当該メディアの再生等を行なうメディアレコーダのモータ２３等で構成されている。

制御系負荷３は、ＣＰＵと、ワーキングエリアとして使用されるＲＡＭと、ＣＰＵによって実行される制御プログラムが格納されたＲＯＭ等よりなるマイクロコンピュータ３１、マイクロコンピュータ３１をリセットするリセットＩＣ３２、設定情報や状態情報を記憶するＥＥＰＲＯＭ３３やＳＤＲＡＭ３４等で構成されている。

マイクロコンピュータ３１及びリセットＩＣ３２は、車載オーディオを構成するナビゲーション、ＣＤプレーヤー、ラジオチューナといった装置毎に設けられており、各装置には必要に応じてＥＥＰＲＯＭ３３やＳＤＲＡＭ３４が設けられる。例えば、バッテリが外れる等の原因によって給電が完全に停止した場合でも情報を保持する必要がある場合には、ＥＥＰＲＯＭを設ける。

各装置は、Ｄ２Ｂ（Ｄｏｍｅｓｔｉｃ Ｄｉｇｉｔａｌ Ｂｕｓ）やＭＯＳＴ（Ｍｅｄｉａ Ｏｒｉｅｎｔｅｄ Ｓｙｓｔｅｍｓ Ｔｒａｎｓｐｏｒｔ）等のマルチメディア系ネットワークで相互接続されており、各装置が協働して動作することで車載オーディオの機能を実現している。

尚、図２では、後述するバックアップ電源回路５の出力電圧を更に昇圧または降圧するレギュレータ４を設けることで、入力電圧の異なる複数の装置に対応させているが、全ての装置への供給電圧が同一である場合は、レギュレータ４を設ける必要はない。

車載オーディオへの給電を停止する時の動作について説明する。車載オーディオを停止させるための信号、例えば車両のＡＣＣスイッチのオフ信号がシステムを統括するマイクロコンピュータ３１に入力されると、当該マイクロコンピュータ３１のＣＰＵは、当該マイクロコンピュータ３１に接続されたＲＡＭに展開されている設定情報や状態情報を不揮発性メモリであるＥＥＰＲＯＭ等に格納してバックアップする。

当該マイクロコンピュータ３１は、ＥＥＰＲＯＭ等への設定情報や状態情報の記憶を完了すると、電力系負荷２への給電を停止するために、後述するシステム電源回路６のシステムイネーブル信号をネガティブにすることによってシステム電源回路６を停止させ、その後、スリープモードへ移行する。

ここで、スリープモードとは、マイクロコンピュータ３１が、自身の有する機能のうち、スリープモードから通常モードへ復帰するために必要な機能のみを起動可能な状態に設定し、それ以外の機能を停止した省電力の待機状態である。また、通常モードとは、マイクロコンピュータ３１が、自身の有する全ての機能が実行可能な動作状態である。

車載オーディオへの給電を再開する時の動作について説明する。ＡＣＣスイッチのオン信号がマイクロコンピュータ３１に入力されると、当該マイクロコンピュータ３１は、スリープモードから通常モードへ移行して、その後、制御系負荷３と電力系負荷２の双方に給電を行なうために、システム電源回路６のシステムイネーブル信号をアクティブにすることによってシステム電源回路６を起動させる。

尚、上記では、車載オーディオを停止または起動させるための信号が、システム統括用のマイクロコンピュータ３１に入力される構成について説明したが、当該信号が、車載オーディオの外部に設けられた電源制御用の電子制御装置等に入力される構成であってもよい。そして、システム電源回路６の停止または起動が、当該電子制御装置等によって直接、または、当該電子制御装置等からマイクロコンピュータ３１を介して制御される構成であってもよい。

以下、本発明による電源装置１について説明する。図２に示すように、電源装置１は、少なくともシステムの停止時に駆動されて制御系負荷３に給電する小容量のバックアップ電源回路５と、システムの起動時に駆動されて電力系負荷２に給電する大容量のシステム電源回路６と、システム電源回路６から制御系負荷３への給電経路に設けられた第一スイッチ素子７と、システム電源回路６の出力電圧に基づいて第一スイッチ素子７を導通または遮断制御する電源制御回路８を備えている。

ここで、システムとは、本実施形態では、車載オーディオ装置が搭載されている車両、または、車載オーディオ装置のことである。また、システムの停止時とは、例えば、車両のＡＣＣスイッチがオフの時であり、システムの起動時とは、ＡＣＣスイッチがオンの時である。

バックアップ電源回路５は、例えば、図３（ａ）に示すように、バッテリ９と制御系負荷３の間に直列接続されたブーストトランジスタＱ１００と、ブーストトランジスタＱ１００の出力電圧を分圧して帰還電圧を生成する抵抗Ｒ１００，Ｒ２００と、ブーストトランジスタＱ１００の出力電圧を設定するための基準電圧Ｖｒｅｐを生成する基準電圧電源と、帰還電圧と基準電圧Ｖｒｅｐを比較する誤差増幅器５１とを備えて構成され、誤差増幅器５２の出力端子がブーストトランジスタＱ１００のベースに接続されている。

バックアップ電源回路５は、帰還電圧と基準電圧Ｖｒｅｐを比較し、その大小によってブーストトランジスタＱ１００のベース電流を制御してブーストトランジスタＱ１００のコレクタ電流を制御することで、バックアップ電源回路５の出力電圧を制御するように構成されている。

システム電源回路６は、例えば、図３（ｂ）に示すように、トランジスタＱ２００の導通と遮断を制御回路６１で切替制御することによって、コイルＬ１００に蓄えられたエネルギーをバッテリ９のエネルギーに重畳して電力系負荷２に出力するＤＣ／ＤＣコンバータである。尚、図３（ｂ）では、システム電源回路６が降圧レギュレータである場合の構成を示しており、システム電源回路６が昇圧レギュレータである場合、図３（ｂ）とは異なる構成となることは言うまでもない。

本実施形態において制御系負荷３は、システムの停止時はバックアップ電源回路５によって給電され、システムの起動時はシステム電源回路６によって給電される。よって、バックアップ電源回路５及びシステム電源回路６は、同一の電圧を出力するように構成されている。

第一スイッチ素子７は、図４に示すように、ソース端子をバックアップ電源回路５に接続されドレイン端子をシステム電源回路６に接続されたＰチャネルＭＯＳ−ＦＥＴで構成されており、電源制御回路８によるゲート端子への印加電圧に基づいてドレインソース間（バックアップ電源回路５とシステム電源回路６の間）の導通と遮断を切替制御される。

また、第一スイッチ素子７は、バックアップ電源回路５とシステム電源回路６の間の導通と遮断を切替制御可能であれば、ＰチャネルＭＯＳ−ＦＥＴに限らず、例えば、電源装置１の回路構成の論理を合わせることを条件として、ＮチャネルＭＯＳ−ＦＥＴやバイポーラトランジスタ等で構成されていてもよい。

電源制御回路８は、図４に示すように、システム電源回路６の出力電圧と基準電圧Ｖｓｅｔを比較するコンパレータで構成される電圧検出回路８１と、電圧検出回路８１の出力に基づいて導通と遮断を切替制御されるトランジスタＱ１と、分圧抵抗Ｒ１、Ｒ２とを備えている。

システム電源回路６に入力されるシステムイネーブル信号がアクティブとなることでシステム電源回路６の出力電圧が基準電圧Ｖｓｅｔより高くなると、電圧検出回路８１の出力がハイレベルとなる。その結果、トランジスタＱ１が導通制御されるので、第一スイッチ素子７は導通制御される。逆に、システム電源回路６に入力されるシステムイネーブル信号がネガティブとなることでシステム電源回路６の出力電圧が基準電圧Ｖｓｅｔより低くなると、第一スイッチ素子７は遮断制御される。

コンデンサＣ１は、バッテリ９が車載オーディオ１から外れた場合に行なう必要がある情報の退避処理、つまり制御系負荷３の設定情報や状態情報をＥＥＰＲＯＭ等に記憶させる処理を行なう間の電圧保持のために必要な電荷を蓄えておく用途で接続されている。同様に、コンデンサＣ２は、電力系負荷２の設定情報や状態情報をＥＥＰＲＯＭ等に記憶させる処理を行なう間の電圧保持のために必要な電荷を蓄えておく用途で接続されている。

また、電源制御回路８は、第一スイッチ素子７の導通時にバックアップ電源回路５から電力系負荷２への給電を阻止する給電阻止回路８２を備えている。以下、給電阻止回路８２の複数の実施形態について説明する。

第一の実施形態としては、図４に示すように、給電阻止回路８２が、第一スイッチ素子７の導通に伴なってバックアップ電源回路５を停止制御し、第一スイッチ素子７の遮断に伴なってバックアップ電源回路５を駆動制御するバックアップ電源制御回路で構成されている。

例えば、バックアップ電源制御回路は、インバータで構成されている。この場合、システム電源回路６に入力されるシステムイネーブル信号がアクティブとなることでシステム電源回路６の出力電圧が基準電圧Ｖｓｅｔより高くなると、バックアップ電源回路５のシステムイネーブル信号はローレベル（ネガティブ）となり、バックアップ電源回路５は停止する。

一方、システム電源回路６に入力されるシステムイネーブル信号がネガティブとなることでシステム電源回路６の出力電圧が基準電圧Ｖｓｅｔより低くなると、バックアップ電源回路５のシステムイネーブル信号はハイレベル（アクティブ）となり、バックアップ電源回路５は起動する。

つまり、バックアップ電源回路５は、第一スイッチ素子７が導通制御されると停止し、第一スイッチ素子７が遮断制御されると起動する。

尚、バックアップ電源回路６のシステムイネーブル信号がローアクティブの場合は論理が逆となるので、給電阻止回路８２としてのインバータは不要となる。つまり、電圧検出回路８１の出力とバックアップ電源回路は、インバータを介することなく直接接続される。

第二の実施形態としては、図５に示すように、給電阻止回路８２が、第一スイッチ素子７の導通に伴なってバックアップ電源回路５をその出力電圧を低下制御し、第一スイッチ素子７の遮断に伴なってバックアップ電源回路５をその出力電圧を上昇制御するバックアップ電源制御回路で構成されている。

例えば、バックアップ電源制御回路は、トランジスタＱ２と、抵抗Ｒ３、Ｒ４、Ｒ５とで構成されている。この場合、システム電源回路６に入力されるシステムイネーブル信号がアクティブとなることでシステム電源回路６の出力電圧が基準電圧Ｖｓｅｔより高くなると、トランジスタＱ２は導通制御され、抵抗Ｒ３と抵抗Ｒ４による分圧電圧がバックアップ電源回路５に入力され、バックアップ電源回路５は当該分圧電圧に応じた電圧を出力する。

一方、システム電源回路６に入力されるシステムイネーブル信号がネガティブとなることでシステム電源回路６の出力電圧が基準電圧Ｖｓｅｔより低くなると、トランジスタＱ２は遮断制御され、抵抗Ｒ３と抵抗Ｒ４、Ｒ５の合成抵抗による分圧電圧（抵抗Ｒ３と抵抗Ｒ４による分圧電圧より高い）がバックアップ電源回路５に入力され、バックアップ電源回路５は当該分圧電圧に応じた電圧を出力する。

つまり、バックアップ電源回路５は、第一スイッチ素子７が導通制御される場合の出力電圧を、第一スイッチ素子７が遮断制御される場合の出力電圧より下げる制御を行なう。その結果、第一スイッチ素子７の導通制御時には、システム電源回路６から制御系負荷３へ給電される。

第三の実施形態としては、図６に示すように、給電阻止回路８２が、バックアップ電源回路５から制御系負荷３への給電経路に設けられた第二スイッチ素子８２１と、電源制御回路８による第一スイッチ素子７の導通制御に伴なって第二スイッチ素子８２１を遮断制御し、第一スイッチ素子７の遮断制御に伴なって第二スイッチ素子８２１を導通制御する第二スイッチ制御回路８２２で構成されている。

例えば、第二スイッチ素子８２１は、バックアップ電源回路５と制御系負荷３の間に直列接続され、ゲート端子を第二スイッチ制御回路８２２に接続されたＰチャネルＭＯＳ−ＦＥＴで構成されており、第二スイッチ制御回路８２２は、トランジスタＱ３と二個の抵抗Ｒ６、Ｒ７で構成されている。

また、第一スイッチ素子７と第二スイッチ素子８２１の制御を共通の電圧検出回路８１によって行なうために必要となる論理の整合のために、インバータ８３が設けられている。

システム電源回路６に入力されるシステムイネーブル信号がアクティブとなることでシステム電源回路６の出力電圧が基準電圧Ｖｓｅｔより高くなると、電圧検出回路８１の出力がローレベルとなり、トランジスタＱ３は遮断制御されるので、第二スイッチ素子８２１は遮断制御される。このとき、トランジスタＱ１は導通制御されるので、第一スイッチ素子７は導通制御される。

逆に、システム電源回路６に入力されるシステムイネーブル信号がネガティブとなることでシステム電源回路６の出力電圧が基準電圧Ｖｓｅｔより低くなると、第二スイッチ素子８２１は導通制御され、第一スイッチ素子７は遮断制御される。

つまり、バックアップ電源回路５からの出力は、第一スイッチ素子７が導通制御されると給電停止回路８２によって遮断制御され、第一スイッチ素子７が遮断制御されると給電停止回路８２によって導通制御される。

バックアップ電源回路５とシステム電源回路６は同一電圧を出力するが、出力電圧値のばらつきによりバックアップ電源回路５の出力電圧がシステム電源回路６の出力電圧よりも高くなった場合、バックアップ電源回路５からシステム電源回路６へ電流が流れる。その結果、バックアップ電源回路５の発熱が増加してしまう。

しかし、上述したように、電源制御回路８に給電阻止回路８２を用いることによって、システム起動時にバックアップ電源回路５から負荷への給電が行われることがなくなるので、発熱の増加を防止することができる。

また、電源制御回路８は、図７に示すように、システム電源回路６の出力電圧と基準電圧Ｖｓｅｔを比較する電圧検出回路８１と、電圧検出回路８１によりシステム電源回路６の出力電圧が基準電圧Ｖｓｅｔを超えたことが検出された後に所定時間遅延させるタイマ回路（第一タイマ回路）８４を備え、第一タイマ回路８４の出力に基づいて第一スイッチ素子７を導通制御するように構成されている。

第一タイマ回路８４は、抵抗Ｒ８とコンデンサＣ３を備えた充電回路８４１を備えて構成されている。

詳述すると、システム電源回路６の出力電圧が基準電圧Ｖｓｅｔより高くなった場合に、電圧検出回路８１の出力がハイレベルとなってから、抵抗Ｒ８の抵抗値とコンデンサＣ３の容量に基づいて決定される所定時間の経過後に、トランジスタＱ１が導通制御されて、第一スイッチ素子７は導通制御される。

逆に、システム電源回路６の出力電圧が基準電圧Ｖｓｅｔより低くなった場合に、電圧検出回路８１の出力がローレベルとなってから、抵抗Ｒ８の抵抗値とコンデンサＣ３の容量に基づいて決定される所定時間の経過後にトランジスタＱ１が遮断制御されて、第一スイッチ素子７は遮断制御される。

また、図８（ａ）に示すように、第一タイマ回路８４に加えて、システム電源回路６が停止されたときにコンデンサＣ３の蓄積電荷を放電する放電回路８４２を備えた構成であってもよい。

詳述すると、システム電源回路６に入力されるシステムイネーブル信号がネガティブ（ローレベル）となることでシステム電源回路６の出力電圧が基準電圧Ｖｓｅｔより低くなった場合、コンデンサＣ３に蓄えられていた電荷は図８（ａ）においてダイオードで構成される放電回路８４２を介して放電されるので、電圧検出回路８１の出力がローレベルとなると、充電回路８４１によって遅延することなくトランジスタＱ１が遮断制御されて、第一スイッチ素子７は遮断制御される。

尚、図８（ａ）では、放電回路８４２は、ダイオードで構成されていたが、コンデンサＣ３に蓄えられている電荷を素早く放電できる構成であればこれに限らず、例えば、図８（ｂ）に示すように、放電回路８４２がトランジスタＱ４で構成されていてもよい。この場合、システムイネーブル信号がネガティブ（ローレベル）となるとトランジスタＱ４が導通制御され、コンデンサＣ３に蓄えられていた電荷はトランジスタＱ４を介して放電される。

また、第一タイマ回路８４は、図９に示すように、抵抗Ｒ８とコンデンサＣ３を備えた充電回路８４１を備えて構成され、システム電源回路６が基準電圧Ｖｓｅｔより低下したときにコンデンサＣ３の蓄積電荷を放電する放電回路８４２を備えている構成であってもよい。

詳述すると、放電回路８４２はトランジスタＱ５で構成されており、システム電源回路６に入力されるシステムイネーブル信号がネガティブ（ローレベル）となることでシステム電源回路６の出力電圧が基準電圧Ｖｓｅｔより低くなると、トランジスタＱ５が導通制御される。そのため、コンデンサＣ３に蓄えられていた電荷はトランジスタＱ５を介して放電され、充電回路８４１によって遅延することなくトランジスタＱ１が遮断制御され、第一スイッチ素子７は遮断制御される。

尚、図９に破線で示すようにダイオードＤ２を接続することで、コンデンサＣ３に蓄えられていた電荷の放電を、より早く行なうことができる。

以上説明した第一タイマ回路８４は、所定時間遅延させることができる回路であれば、抵抗とコンデンサを備えた充電回路に限らず、例えば、第一タイマ回路８４が、カウンタ回路とカウンタ制御回路とを備えた構成であってもよい。

ここで、カウンタ回路は、電圧検出回路８１においてシステム電源回路６の出力電圧が基準電圧Ｖｓｅｔより高くなった瞬間、または、電圧検出回路８１においてシステム電源回路６の出力電圧が基準電圧Ｖｓｅｔより低くなった瞬間にカウントを開始する回路である。また、カウンタ制御回路は、カウンタ回路が所定のカウント値に達すると、トランジスタＱ１に制御信号を出力して第一スイッチ素子７を導通または遮断制御するとともにカウンタ回路にリセット信号を出力する回路である。

電源装置１に充電回路８４１を備えることで、電源装置１は、システムの起動時に、システム電源回路６の出力電圧がバックアップ電源回路５の出力電圧に確実に達してから、第一スイッチ素子７を導通制御することができる。また、電源装置１に充電回路８４１に加えて放電回路８４２を備えることで、電源装置１は、システムの停止時に、システム電源回路６の出力電圧が低下する前に第一スイッチ素子７を遮断制御することができる。

また、電源制御回路８は、第一スイッチ素子７の導通時の所定時間経過後に給電阻止回路８２が作動し、または、第一スイッチ素子７の遮断時の所定時間前に給電阻止回路８２が停止するタイマ回路（第二タイマ回路）８５を備えている。以下、図４〜図６に示す回路に第二タイマ回路８５を適用した例について、図１０〜図１２に基づいて説明する。

図１０は、図４に示す回路に第二タイマ回路８５を備えた回路を示している。第二タイマ回路８５は、給電阻止回路８２とバックアップ電源回路５の間に設けられたダイオードＤ３とコンデンサＣ４よりなる電源回路側タイマ回路８５１と、電圧検出回路８１とトランジスタＱ１の間に設けられたダイオードＤ４とコンデンサＣ５よりなるスイッチ素子側タイマ回路８５２とを備えている。

動作について詳述する。システム電源回路６の出力電圧が基準電圧Ｖｓｅｔより高くなると、電圧検出回路８１の出力がローレベルからハイレベルとなるので、トランジスタＱ１が導通制御され第一スイッチ素子７は導通制御される。一方、システム電源回路６の出力電圧が基準電圧Ｖｓｅｔより高くなると、インバータ８２の出力がハイレベルからローレベルとなるので、コンデンサＣ４に蓄えられている電荷が放電されるまでの間、バックアップ電源回路５へ入力されるシステムイネーブル信号はハイレベル（アクティブ）に維持されるので、バックアップ電源回路５は停止しない。

つまり、第一スイッチ素子７が導通制御されてから所定時間経過後に、給電阻止回路８１が作動してバックアップ電源回路５は停止する。

逆に、システム電源回路６の出力電圧が基準電圧Ｖｓｅｔより低くなると、電圧検出回路８１の出力がハイレベルからローレベルとなるので、コンデンサＣ５に蓄えられている電荷が放電されるまでの間、トランジスタＱ１は遮断制御されることなく第一スイッチ素子７も遮断制御されない。一方、システム電源回路６の出力電圧が基準電圧Ｖｓｅｔより低くなると、インバータ８２の出力がローレベルからハイレベルとなるので、バックアップ電源回路５へ入力されるシステムイネーブル信号はハイレベルとなり、バックアップ電源回路５は起動する。

つまり、第一スイッチ素子７が遮断制御される所定時間前に、給電阻止回路８１が停止してバックアップ電源回路５は起動する。

図１１は、図５に示す回路に第二タイマ回路８５を備えた回路を示している。図１１では、電源回路側タイマ回路８５１は、図１０のダイオードＤ３の代わりに並列接続されたダイオードＤ５及び抵抗Ｒ９を備えており、スイッチ素子側タイマ回路８５２は、図１０に示したものと同様の構成である。

動作について詳述する。システム電源回路６の出力電圧が基準電圧Ｖｓｅｔより高くなると、電源回路側タイマ回路８５１において電圧検出回路８１から給電阻止回路８２へ至る経路は抵抗Ｒ９の直列接続である一方、スイッチ素子側タイマ回路８５２において電圧検出回路８１からトランジスタＱ１へ至る経路はダイオードＤ４の直列接続であることから、トランジスタＱ１が導通制御されるタイミング（つまり第一スイッチ素子７が導通制御されるタイミング）は、給電阻止回路８２がバックアップ電源回路５へ出力する電圧を切り替えるタイミングよりも早い。

逆に、システム電源回路６の出力電圧が基準電圧Ｖｓｅｔより低くなると、電圧検出回路８１の出力がハイレベルからローレベルとなり、コンデンサＣ４に蓄えられていた電荷はダイオードＤ５を介して放電されるので、給電阻止回路８２がバックアップ電源回路５へ出力する電圧を切り替えるタイミングは、トランジスタＱ１が導通制御されるタイミング（つまり第一スイッチ素子７が導通制御されるタイミング）よりも早い。

図１２は、図６に示す回路に第二タイマ回路８５を備えた回路を示している。図１２では、電源回路側タイマ回路８５１及びスイッチ素子側タイマ回路８５２共に、図１０に示したものと同様の構成である。

また、動作についても図１０に示したものと同様の動作であり、詳述すると、電圧検出回路８１の出力がローレベルからハイレベルとなった場合には、第二スイッチ素子８２１の導通制御が第一スイッチ素子７の遮断制御より早いタイミングで実行され、電圧検出回路８１の出力がハイレベルからローレベルとなった場合には、第一スイッチ素子７の導通制御が第二スイッチ素子８２１の遮断制御より早いタイミングで実行される。

図１０〜図１２において説明した構成によれば、バックアップ電源回路５とシステム電源回路６の両方から制御系負荷３及び電力系負荷２へ給電される期間を設けることにより、制御系負荷３及び電力系負荷２へ供給される電力の低下を回避することができる。

尚、図１０〜図１２では、システム起動時にバックアップ電源回路５が制御系負荷３及び電力系負荷２へ給電する期間が存在するが、当該期間を短く設定することによりバックアップ電源回路５の発熱を問題のないレベルまで低減することができる。

また、電源制御回路８は、図１３に示すように、システム電源回路６の出力電流が許容電流値を超えると第一スイッチ素子７を遮断制御する電流保護回路８６を備えている。

例えば、電流保護回路８６は、抵抗Ｒ１０による基準電圧Ｖｓｅｔ２からの電圧降下を検出するコンパレータ８６１と、抵抗Ｒ１１及びコンデンサＣ６よりなる遅延回路と、トランジスタＱ６とを備えている。

電流保護回路８６の動作について詳述すると、電流保護回路８６は、コンパレータ８６１によって所定値以上の電圧降下（換言すると所定値以上のシステム電源回路６の出力電流）が検出されると、抵抗Ｒ１１の抵抗値とコンデンサＣ６の容量により決定される遅延時間経過後に、トランジスタＱ６を導通制御することで、第一スイッチ素子７を遮断制御する。

上述の構成によれば、システム電源回路６から電力系負荷２への経路、システム電源回路６、または電力系負荷２に異常が生じた場合でも、当該異常を電流保護回路８６によって検出して第一スイッチ素子７を遮断制御することにより、当該異常の制御系負荷３への影響を回避することができる。

また、電源制御回路８は、図１４に示すように、システム電源回路６の入力電圧が許容入力電圧値を下回ると第一スイッチ素子７を遮断制御する低電圧保護回路８７を備えている。

例えば、低電圧保護回路８７は、システム電源回路６の入力電圧と基準電圧Ｖｓｅｔ３を比較するコンパレータ８７１と、トランジスタＱ７とで構成されており、システム電源回路６の入力電圧が基準電圧Ｖｓｅｔ３より低くなると、トランジスタＱ７を導通制御することで、第一スイッチ素子７を遮断制御する。

第一スイッチ素子７が導通制御された状態でシステム電源回路６の入力電圧が低下すると、制御系負荷３の設定情報や状態情報をＥＥＰＲＯＭ等に記憶させる処理を行なうためにコンデンサＣ１に蓄えられている電荷が、第一スイッチ素子７を介してシステム電源回路６へ流れてしまう。しかし、上述の構成によれば、低電圧保護回路８７が、システム電源回路６の入力電圧の低下を検出すると、第一スイッチ素子７を遮断制御するので、コンデンサＣ１に蓄えられている電荷を保持することができる。

また、電源制御回路８は、図１５に示すように、システム電源回路６の出力電圧が許容出力電圧値を超えると第一スイッチ素子７を遮断制御する高電圧保護回路８８を備えている。

例えば、高電圧保護回路８８は、システム電源回路６の出力電圧と基準電圧Ｖｓｅｔ４を比較するコンパレータ８８１と、トランジスタＱ８とで構成されており、システム電源回路６の出力電圧が基準電圧Ｖｓｅｔ４より高くなると、トランジスタＱ８を導通制御することで、第一スイッチ素子７を遮断制御する。

尚、図１５では、第一スイッチ素子７が、ソース端子をバックアップ電源回路５に接続されドレイン端子をシステム電源回路６に接続されたＰチャネルＭＯＳ−ＦＥＴ７１に加えて、ソース端子をシステム電源回路６に接続されドレイン端子をバックアップ電源回路５に接続されたＰチャネルＭＯＳ−ＦＥＴ７２を備えて構成されている。

ＰチャネルＭＯＳ−ＦＥＴ７２を備えた理由は以下の通りである。システム電源回路６の出力電圧が高くなった場合に、電流が、システム電源回路６からバックアップ電源回路５へ、順方向のＰチャネルＭＯＳ−ＦＥＴ７１のボディダイオードを介して流れてしまう。そこで、ＰチャネルＭＯＳ−ＦＥＴ７１とはボディダイオードが逆方向となるように接続されたＰチャネルＭＯＳ−ＦＥＴ７２を追加したのである。

システム電源回路６の故障や、システム電源回路６の出力のバッテリ９または他の高電圧電源への短絡等が生じた場合、システム電源回路６の出力電圧が上昇する。このとき、第一スイッチ素子７が導通制御されていると、上昇した出力電圧が制御系負荷３へ印加されることとなり、制御系負荷３が破壊等される虞がある。しかし、上述の構成によれば、高電圧保護回路８８が、システム電源回路６の出力電圧の上昇を検出すると、第一スイッチ素子７を遮断制御するので、制御系負荷３の破壊等を防止することができる。

以上説明した電源制御回路８は、バックアップ電源回路５に組み込まれて半導体集積回路として構築することができる。

つまり、図１６に示すように、半導体集積回路９００は、電源制御回路８とバックアップ電源回路５とを半導体プロセスにより集積化することで構築される。

上述の構成によれば、電源制御回路８を集積化することで、電源制御回路８を小型化することができ、また、電源制御回路８の生産コストを下げることができる。

また、以上説明した電源制御回路８は、バックアップ電源回路５に組み込まれてバックアップ電源装置として構築することができる。

つまり、バックアップ電源回路は、電源制御回路８とバックアップ電源回路５を備えているが、半導体プロセスにより集積化されておらず、例えば、ディスクリート部品等が搭載されたプリント基板で構成されている。

以上説明した電源装置１は、電子機器に組み込むことができる。電子機器は、例えば、図１７に示すように、半導体集積回路９００とシステム電源回路６とレギュレータ４よりなる電源装置１と、アンプ２１とモータ２２、２３等よりなる電力系負荷２と、マイクロコンピュータ３１とＥＥＰＲＯＭ３３とＳＤＲＡＭ２３等よりなる制御系負荷３とを備えて構成される車載オーディオである。

以下、別実施形態について説明する。上述の実施形態では、バックアップ電源回路５及びシステム電源回路６は、同一電圧を出力する構成について説明したが、バックアップ電源回路５の出力電圧がシステム電源回路６の出力電圧より低いレベルに設定されている構成であってもよい。

上述の構成によれば、第一スイッチ素子７の導通制御と連動してバックアップ電源回路５を停止する必要がないので回路を簡略化できる。例えば、図４に示すような回路の代わりに、給電阻止回路８２を備えていない図１８に示すような回路を用いることができる。

上述の実施形態では、本発明による電源装置１を電子機器としてのオーディオに組み込んだ実施形態について説明したが、電源装置１は、常時給電を要する系統とシステムの起動時のみ給電を要する系統の二系統の給電経路を有する電子機器であれば、オーディオに限らず組み込むことができる。

上述の実施形態では、本発明による電源装置１を車載オーディオ、つまり車載の電子機器に組み込んだ実施形態について説明したが、電源装置１は、車載の電子機器以外に組み込んだ構成であってもよく、例えば、船舶や航空機等の他の乗物、複写機やファクシミリ等の情報機器、または据置型のオーディオや家電製品といった電化製品等に搭載される構成であってもよい。

尚、上述した実施形態は、本発明の一例に過ぎず、本発明の作用効果を奏する範囲において各ブロックの具体的構成等を適宜変更設計できることは言うまでもない。

従来の構成の電源装置の機能ブロック構成図 本発明による電源装置の機能ブロック構成図 （ａ）は、バックアップ電源回路を示し、（ｂ）は、システム電源回路を示す回路図 給電阻止回路を備えた電源装置の第一実施形態の回路図 給電阻止回路を備えた電源装置の第二実施形態の回路図 給電阻止回路を備えた電源装置の第三実施形態の説明図 第一タイマ回路を備えた電源装置の回路図 （ａ）は、システムイネーブル信号ラインに接続されたダイオードで構成された放電回路を備えた電源装置を示し、（ｂ）は、システムイネーブル信号ラインに接続されたトランジスタで構成された放電回路を備えた電源装置を示す回路図 電圧検出回路の出力に接続されたトランジスタで構成された放電回路を備えた電源装置の回路図 図４に示す回路に第二タイマ回路を備えた電源装置の回路図 図５に示す回路に第二タイマ回路を備えた電源装置の回路図 図６に示す回路に第二タイマ回路を備えた電源装置の回路図 電流保護回路を備えた電源装置の回路図 低電圧保護回路を備えた電源装置の回路図 高電圧保護回路を備えた電源装置の回路図 半導体集積回路の回路図 電子機器の機能ブロック構成図 給電阻止回路を備えていない電源装置の回路図

符号の説明

１：電源装置
２：電力系負荷
３：制御系負荷
５：バックアップ電源回路
６：システム電源回路
７：第一スイッチ素子
８：電源制御回路
８１：電圧検出回路
８２：給電阻止回路
８２１：第二スイッチ素子
８２２：第二スイッチ制御回路
８４：タイマ回路（第一タイマ回路）
８４１：充電回路
８４２：放電回路
８５：タイマ回路（第二タイマ回路）
８６：電流保護回路
８７：低電圧保護回路
８８：高電圧保護回路
９００：半導体集積回路

Claims (11)

1. 少なくともシステムの停止時に駆動されて制御系負荷に給電するバックアップ電源回路と、前記システムの起動時に駆動されて電力系負荷に給電するシステム電源回路と、前記システム電源回路から前記制御系負荷への給電経路に設けられた第一スイッチ素子と、前記システム電源回路の出力電圧に基づいて前記第一スイッチ素子を導通または遮断制御する電源制御回路を備えている電源装置。
2. 前記電源制御回路に、前記第一スイッチ素子の導通時に前記バックアップ電源回路から前記電力系負荷への給電を阻止する給電阻止回路を備えている請求項１記載の電源装置。
3. 前記電源制御回路に、前記第一スイッチ素子の導通時の所定時間経過後に前記給電阻止回路が作動し、または、前記第一スイッチ素子の遮断時の所定時間前に前記給電阻止回路が停止するタイマ回路を備えている請求項２記載の電源装置。
4. 前記給電阻止回路が、前記第一スイッチ素子の導通に伴なって前記バックアップ電源回路を停止制御またはその出力電圧を低下制御し、前記第一スイッチ素子の遮断に伴なって前記バックアップ電源回路を駆動制御またはその出力電圧を上昇制御するバックアップ電源制御回路で構成されている請求項２または３記載の電源装置。
5. 前記給電阻止回路が、前記バックアップ電源回路から前記制御系負荷への給電経路に設けられた第二スイッチ素子と、前記電源制御回路による前記第一スイッチ素子の導通制御に伴なって前記第二スイッチ素子を遮断制御し、前記第一スイッチ素子の遮断制御に伴なって前記第二スイッチ素子を導通制御する第二スイッチ制御回路で構成されている請求項２または３記載の電源装置。
6. 前記電源制御回路は、前記システム電源回路の出力電圧と基準電圧を比較する電圧検出回路と、前記電圧検出回路により前記システム電源回路の出力電圧が基準電圧を超えたことが検出された後に所定時間遅延させるタイマ回路を備え、前記タイマ回路の出力に基づいて前記第一スイッチ素子を導通制御する請求項１から５の何れかに記載の電源装置。
7. 前記電源制御回路に、前記システム電源回路の出力電流が許容電流値を超えると前記第一スイッチ素子を遮断制御する電流保護回路を備えている請求項１から６の何れかに記載の電源装置。
8. 前記電源制御回路に、前記システム電源回路の入力電圧が許容入力電圧値を下回ると前記第一スイッチ素子を遮断制御する低電圧保護回路を備えている請求項１から７の何れかに記載の電源装置。
9. 前記電源制御回路に、前記システム電源回路の出力電圧が許容出力電圧値を超えると前記第一スイッチ素子を遮断制御する高電圧保護回路を備えている請求項１から８の何れかに記載の電源装置。
10. 請求項１から９の何れかに記載の電源制御回路がバックアップ電源回路に組み込まれた半導体集積回路。
11. 請求項１から９の何れかに記載の電源装置が組み込まれた電子機器。

Images