JP2009031451A - 表示装置 - Google Patents

Abstract

【課題】電源ラインに抵抗成分のある表示パネルの輝度ムラを効果的に補正する。
【解決手段】表示パネルはマトリクス状に配置した各画素に電流駆動型の発光素子を有する。画素毎の入力画像データを、補正用ゲイン発生回路および補正用オフセット発生回路からの補正データにより補正する。また、各画素へ供給される電流の合計であるパネル電流に応じ、電源ラインにおける抵抗成分にパネル電流が流れることによる電圧降下を考慮し、補正誤差が低減するように画像データを補正する。
【選択図】図９

Description

マトリクス状に配置した各画素に電流駆動型の発光素子を有し、画素毎の入力画像データに応じて各発光素子への供給電流を制御して表示を行う表示装置に関する。

図１に基本的なアクティブ型の有機ＥＬ表示装置における１画素分の回路（画素回路）の構成を、図２に表示パネルの構成と入力信号を示す。画像データ（画像データ信号）は画素クロックに同期してソースドライバ１０内のシフトレジスタ１２に送り込まれ、１水平ライン分がシフトレジスタ１２に取り込まれたタイミングで画素の各列に対応して設けられたデータラッチ１４に転送される。そして、データラッチ１４内の画像データがＤ／Ａ変換器１６でＡ／Ｄ変換されて各データライン１８に供給される。すなわち、１水平期間分の画素データが同時にＤ／Ａ変換され、表示輝度に対応したアナログ電圧としてデータライン１８に供給される。画素部２０の各行毎に水平方向に伸びるゲートライン（Ｇａｔｅ）２２がハイレベルになるとｎチャネルの選択ＴＦＴ２がオンし、垂直方向に伸びるデータライン（Ｄａｔａ）１８上のデータ電圧が保持容量Ｃに蓄積される。これによって、ｐチャネルの駆動ＴＦＴ１がデータ信号に応じた駆動電流を有機ＥＬ素子３に供給して、有機ＥＬ素子３が発光する。すなわち、正電源ＰＶｄｄからの電流が、駆動ＴＦＴ１、有機ＥＬ素子３を介し、負電源ＣＶに流れる。なお、ゲートライン２２は、ゲートドライバ２４によって駆動される。

ここで、有機ＥＬ素子３の発光量と駆動電流はほぼ比例関係にある。通常、駆動ＴＦＴ１のゲート−ＰＶｄｄ間には画像の黒レベル付近でドレイン電流が流れ始めるような電圧（Ｖｔｈ）を与える。また、データ電圧の振幅としては、白レベル付近で所定の輝度となるような振幅を与える。

図３は、駆動ＴＦＴ１のデータ電圧（Ｖｄａｔａ）に対する有機ＥＬ素子に流れる電流（ｉｃｖまたは輝度）の関係を示している。そして、黒レベル電圧として、Ｖｂを与え、白レベル電圧として、Ｖｗを与えるように、データ電圧を決定することで、有機ＥＬ素子における適切な階調制御を行うことができる。

画素をある電圧でドライブした時の電流は、駆動ＴＦＴ１のＶｔｈ及びＶ−Ｉカーブの傾き（μ）によって異なるので、製造上の問題または経年変化等により、Ｖｔｈやμがばらつくと輝度ムラとなる。この輝度ムラを低減するには、同じ入力信号に対して同じ輝度が出るようなデータ電圧を画素ごとに入力する必要がある。そこで、このムラを補正するために、各画素を駆動する信号データにある値を加算してＶｔｈの補正（オフセット補正）を、また乗算することによりμの補正（ゲイン補正）をすることが提案されている（特許文献１〜３）。

特開平１１−２８２４２０号公報 特開２００４−２６４７９３号公報 特開２００５−２８４１７２号公報 特開２００４−１３８８３０号公報

ここで、平均輝度が高い場合の消費電力を低減する目的でＰＶｄｄラインに抵抗を挿入する場合（特許文献４）や、パネル内部のＰＶｄｄラインが無視できない程度の抵抗成分を持つ場合がある。この時、パネルの総電流が大きくなると、抵抗成分による電圧降下が大きくなり、ピーク輝度が小さくなってしまう。一方、ムラの補正値にはパネルのＰＶｄｄラインの抵抗によるＰＶｄｄの電圧降下は考慮されていないので、補正の精度はパネルに流れる電流の上昇と共に低下する。すなわち、全体的に輝度の高い画像を表示した時にムラが完全に補正されずに見えてしまう。

本発明は、表示素子に発生する輝度不均一性の補正をより正確に行うことを目的とする。

本発明は、マトリクス状に配置した各画素に電流駆動型の発光素子を有し、画素毎の入力画像データに応じて各発光素子への供給電流を制御して表示を行う表示装置において、入力画像データと補正データとで演算を行い、画素毎の表示特性のばらつきに起因する輝度ムラの補正を行う補正手段と、各画素へ供給される電流の合計であるパネル電流を検出するパネル電流検出手段と、電源ラインにおける抵抗成分にパネル電流が流れることによる電圧降下を考慮し、補正誤差が低減するように補正データを修正する修正手段と、を有することを特徴とする。

また、前記修正手段は、検出されたパネル電流に応じて、対応する電圧降下値を発生し、それによって生じた画素電流降下値に基づいて補正データを算出することが好適である。

また、前記パネル電流検出手段は、前記入力画像データから演算により求めることが好適である。

また、前記パネル電流検出手段は、前記入力画像データから推定されるパネル電流を算出し、抵抗における電圧降下の影響による電流減少を考慮して、パネル電流を求めることが好適である。

また、前記パネル電流検出手段は、実際のパネル電流を検出することが好適である。

また、前記発光素子は、有機ＥＬ素子であることが好適である。

本発明によれば、電源ラインにおける抵抗成分による電圧降下を考慮するため、表示素子に発生する輝度不均一性の補正をより正確に行うことができる。

以下、本発明の実施形態について、図面に基づいて説明する。

まず、ＴＦＴのＶ−Ｉ特性は、図４のように表される。Ｄ／Ａ変換器に入力される画像データ（入力データ）に応じて対応画素に流れる電流は、図の上部に示されるように、画素の駆動ＴＦＴの特性によって異なる。平均的な画素であれば、入力データａが黒レベルであり、白レベルの入力データに対応する画素電流ｉが所定値になるように、基準となる画素データに対するＤ／Ａ入力データの関係を決定する。この基準となる直線についてのオフセットＣｖｔｈ＝０、ゲインＣμ＝１とする。これに対し、画素ｐにおける黒レベルはｂとなる。また、ゲインおよびオフセット補正前の入力データ（乗算器入力データ）ｄに対し、平均的な画素と同様の画素電流を得るためには、Ｄ／Ａ入力データはｃとなるべきである。そこで、画素ｐ用のオフセットおよびゲインは、オフセットＣｖｔｈ＝ｂ−ａ、ゲインＣμ＝（ｂ−ｃ）／ｄとなる。

図５には、図４の特性に従って、画素毎の入力データの補正を行う構成が示されている。画素毎の画像データ信号（Ｒ信号、Ｇ信号、Ｂ信号）はＲＧＢ毎に別々にγＬＵＴ３０に入力され、γ補正が行われる。補正用ゲイン発生回路３２はメモリ３４に記憶されている上述の図４の画素毎のゲインを３つの乗算器３６にそれぞれ供給し、補正用オフセット発生回路３８は、メモリ４０に記憶されている上述の図４の画素毎のオフセットを３つの加算器４２にそれぞれ供給し、これによって３つのγＬＵＴ３０の出力について、オフセットおよびゲインによる補正が施され、補正後の画像データ（入力データ）がシフトレジスタ１２に入力される。

ここで、図６に示すように、パネルの電源ＰＶｄｄと、実際の電源ＰＶｄｄ_０との間に抵抗ｒを挿入した場合を考える。抵抗ｒに流れるパネルの総電流（パネル電流）ＩがＩ_０の時、ＰＶｄｄ電圧はＩがほぼ０の時に比べてＩ_０×ｒだけ低下する。従って、画素に電流が流れ始める信号電圧（Ｖｄａｔａ）もＩ_０×ｒだけ低下する。

また、図７に示すように、パネルの電源ＰＶｄｄから各画素に電圧を供給する電源ラインに抵抗成分ｒが存在する場合も同様である。

そして、このような抵抗ｒが存在すると、パネルの総電流は、画素データの総和（流れるべきパネル総電流）が大きくなるに従って、直線的に上昇することができず、ピーク電流が小さくなってしまう。

このような抵抗成分による電圧降下は、全ての画素に対して同じ電圧のシフトとして現れるので、Ｖｔｈの補正値（Ｃｖｔｈ）はそのままでもムラとなって現れることは無い。ところが、ＴＦＴの電圧−電流（Ｖ−Ｉ）特性μに対する補正値（Ｃμ）は元々の黒レベルがＶｂであることを前提にしているので、補正にずれが生じてしまう。正確な補正をするには“−（Ｃμ−１）×Ｉ×ｒ×ｋ”の項を付加して、次式のような演算をする必要がある。

従って、補正後の画像データＤ’は、
［式１］
Ｄ’＝Ｃμ×Ｄ＋Ｃｖｔｈ−（Ｃμ−１）×Ｉ×ｒ×ｋ

ここで、ＤはγＬＵＴの信号出力データ、Ｄ’は補正後の信号データでソースドライバの入力、ｋはＤ／Ａ変換器の変換ゲインであり、ｋ＝（Ｄ／Ａ最大入力データ振幅）／（Ｄ／Ａ出力の最大電圧振幅）で表せる。

図９に、この演算を実現する回路構成の例を示す。このように、ＲＧＢの画像データであるＲ，Ｇ，Ｂ信号は、電流（Ｉ）演算部５０に供給され、ここでパネル電流が計算される。この例では、電流値は実際のパネル電流ではなく、画像データからパネル電流を予測演算する形式となっている。

アクティブマトリクス型の有機ＥＬパネルでは、各画素のデータは通常、画素駆動用の駆動ＴＦＴのゲートに付加されている保持容量により、１フレーム期間保持されている。抵抗ｒの影響が無いと仮定した場合、映像信号と輝度すなわち有機ＥＬ電流が比例関係になるようにガンマ補正をすれば、ある水平ラインの書き込みを終了した時点での有機ＥＬパネルの画素部の総電流はその時点と１フレーム周期前との間の期間に入力された画像データの総和と比例関係にある。この比例定数をあらかじめ見積もっておくことにより、抵抗ｒの影響が無い時のフレーム単位での画素部の総電流は画像データから推測できる。

すなわち、電流（Ｉ）演算部５０では、次式の演算が行われる。

ここで、
Ｒ（ｔ）： 時刻ｔにおけるＲ入力信号レベル
Ｇ（ｔ）： 時刻ｔにおけるＧ入力信号レベル
Ｂ（ｔ）： 時刻ｔにおけるＢ入力信号レベル
Ａｒ：（Ｒの最大入力信号時にＲ画素１画素に流れる電流）／（Ｒの最大入力信号レベル）
Ａｇ：（Ｇの最大入力信号時にＧ画素１画素に流れる電流）／（Ｇの最大入力信号レベル）
Ａｂ：（Ｂの最大入力信号時にＢ画素１画素に流れる電流）／（Ｂの最大入力信号レベル）
Ｔｆ：１フレームの周期
Ｔｃ：画素クロック周期
である。

この電流（Ｉ）演算部５０の出力は、乗算器５２に供給され、ここでｒ×ｋが乗算され、Ｉ（ｔ）×ｒ×ｋが得られる。

このようにして得られたＩ（ｔ）×ｒ×ｋは、ＩＬＵＴ５４に供給される。ここで、実際にパネルに流れる電流は、図８で示したように、電流の増加とともに抵抗ｒの影響で比例関係からずれが生じてくる。ＩＬＵＴ５４はこのずれを補正するためのルックアップテーブルである。ＩＬＵＴ５４は、例えば輝度が全面一様な画像を用いて電流演算出力と実際のパネルの電流値の関係をプロットすることにより作成する。ＩＬＵＴ５４は、例えば図１２に示すように、入力されるデータが大きくなるにつれて、出力の上昇が鈍るような特性にする。厳密には、このカーブは画像内容によって変化するが、通常は結果に大きく影響しない。

そして、このルックアップテーブルＩＬＵＴ５４において、入力画像データから計算されたパネル総電流の予測値が実際のパネル総電流（に近いもの）に変換され、その出力にＩ×ｒ×ｋが得られる。

補正用ゲイン発生回路３２の出力である各ＲＧＢ信号用のＣμは３つの加算器５６において、それぞれ−１が加算され、３つのＣμ−１が計算され、これが３つの乗算器５８にそれぞれ供給され、ここでＩＬＵＴ５４から供給されるＩ×ｒ×ｋが乗算され、各ＲＧＢ信号用の（Ｃμ−１）×Ｉ×ｒ×ｋが計算される。そして、得られた３つの（Ｃμ−１）Ｉ×ｒ×ｋが３つの加算器６０に−（Ｃμ−１）Ｉ×ｒ×ｋとしてそれぞれ供給される。そして、これら加算器６０でγＬＵＴからの出力Ｄに補正用ゲイン発生回路からのＣμが乗算され、補正用オフセット発生回路からのＣｖｔｈが加算された信号Ｃμ×Ｄ＋Ｃｖｔｈに加算され、ＲＧＢ信号に対する３つのＤ’＝Ｃμ×Ｄ＋Ｃｖｔｈ−（Ｃμ−１）×Ｉ×ｒ×ｋが得られる。

従って、これが、シフトレジスタ１２、データラッチ１４を介し、Ｄ／Ａ変換器１６でアナログデータに変換されて各データラインに供給されることで、各画素において、電源ラインに存在する抵抗ｒによる電圧降下を補償したデータ電圧を得ることができ、表示のばらつきを低減することができる。
「発明の他の例」
（ｉ）上述の補正の式は、Ｄ’＝Ｃμ×Ｄ−（Ｃμ−１）×Ｉ×ｒ×ｋ＋Ｃｖｔｈ＝Ｄ＋（Ｃμ−１）×（Ｄ−Ｉ×ｒ×ｋ）＋Ｃｖｔｈと変形できる。そこで、図１０のような構成にすることもできる。

すなわち、３つのγＬＵＴ３０の出力Ｄは加算器６２にそれぞれ供給され、ここでＩＬＵＴ３０からのＩ×ｒ×ｋが減算され、Ｄ−Ｉ×ｒ×ｋが得られる。次に、Ｄ−Ｉ×ｒ×ｋが乗算器６４に供給され、ここで補正用ゲイン発生回路３２からのＣμから加算器６６で１を減算した（Ｃμ−１）が乗算され、（Ｃμ−１）×（Ｄ−Ｉ×ｒ×ｋ）が得られる。この（Ｃμ−１）×（Ｄ−Ｉ×ｒ×ｋ）は、加算器４２に供給され、ここで補正用オフセット発生回路３８からのＣｖｔｈが加算され、（Ｃμ−１）×（Ｄ−Ｉ×ｒ×ｋ）＋Ｃｖｔｈが得られ、これがγＬＵＴ３０からのＤに加算器６８で加算されて、Ｄ＋（Ｃμ−１）×（Ｄ−Ｉ×ｒ×ｋ）＋Ｃｖｔｈが得られ、これがシフトレジスタに供給される。なお、γＬＵＴは上述のように、ＲＧＢ信号用に３つあり、それぞれに出力Ｄに対し同様の処理がなされる。

この場合、図９の構成に比べて乗算器の数を減らすことができ、回路が簡単になるというメリットがある。
（ｉｉ）また、実際にパネルに流れるパネル電流を測定する回路を付加し、図１１のような構成にすることもできる。

パネルの低電圧側電源端子であるＣＶと、実際の低電圧側電源ＣＶ０との間に電流検出器７０を設け、この出力をＡ／Ｄ変換器７２でＡ／Ｄ変換し、電流値Iを得る。この電流値Iをr×ｋに乗算し、さらに乗算器５８で（Ｃμ−１）に乗算し、加算器６０でＤ×Ｃμ＋Ｃｖｔｈから減算することで、Ｄ×Ｃμ＋Ｃｖｔｈ−（Ｃμ−１）×Ｉ×ｒ×ｋを得る。

このように、この構成では、実際にパネルに流れる電流を用いるので、正確な補正が可能である。また、周囲温度などの環境条件の変化や経年変化により、パネル電流が初期状態から変化する場合があるが、図１１に示す構成は、このような場合にも正確な補正を行うことができる。

このように、本実施形態によれば、ＰＶｄｄラインに抵抗成分があってもムラが正確に補正できる。

画素回路の構成例を示す図である。 表示装置の全体構成例を示す図である。 電圧と輝度の関係を示す図である。 ＴＦＴのＶ−Ｉ特性と、補正用オフセットおよび補正用ゲインを示す図である。 画像データについての補正の構成例を示す図である。 電源ラインの抵抗ｒによる電圧降下の、信号電圧および輝度に対する影響を示す図である。 電源ラインに抵抗ｒがある場合の構成を示す図である。 電源ラインに抵抗ｒがある場合のパネル電流およびピーク輝度に対する影響を示す図である。 抵抗ｒの補償を行う構成例を示す図である。 抵抗ｒの補償を行う他の構成例を示す図である。 抵抗ｒの補償を行うさらに他の構成例を示す図である。 ＩＬＵＴの入出力特性の一例を示す図である。

Claims (6)

1. マトリクス状に配置した各画素に電流駆動型の発光素子を有し、画素毎の入力画像データに応じて各発光素子への供給電流を制御して表示を行う表示装置において、
   入力画像データと補正データとで演算を行い、画素毎の表示特性のばらつきに起因する輝度ムラの補正を行う補正手段と、
   各画素へ供給される電流の合計であるパネル電流を検出するパネル電流検出手段と、
   電源ラインにおける抵抗成分にパネル電流が流れることによる電圧降下を考慮し、補正誤差が低減するように補正データを修正する修正手段と、
   を有することを特徴とする表示装置。
2. 請求項１に記載の表示装置において、
   前記修正手段は、検出されたパネル電流に応じて、対応する電圧降下値を発生し、それによって生じた画素電流降下値に基づいて補正データを算出することを特徴とする表示装置。
3. 請求項１または２に記載の表示装置において、
   前記パネル電流検出手段は、前記入力画像データから演算により求めることを特徴とする表示装置。
4. 請求項３に記載の表示装置において、
   前記パネル電流検出手段は、前記入力画像データから推定されるパネル電流を算出し、抵抗における電圧降下の影響による電流減少を考慮して、パネル電流を求めることを特徴とする表示装置。
5. 請求項１または２に記載の表示装置において、
   前記パネル電流検出手段は、実際のパネル電流を検出することを特徴とする表示装置。
6. 請求項１〜４のいずれか１つに記載の表示装置において、
   前記発光素子は、有機ＥＬ素子であることを特徴とする表示装置。

Images