JP2009003764A - 半導体集積回路装置及び電子機器 - Google Patents

Abstract

【課題】電源電圧の急峻な変動に対しても誤動作しにくく、かつ、消費電力の小さい半導体集積回路装置を提供すること。
【解決手段】本集積回路装置１は、ＶＤＤ供給線６０（第１の電位供給線）によって供給されるＶＤＤ（第１の電位）とＶＳＳ供給線７０（第２の電位供給線）によって供給されるＶＳＳ（第２の電位）の差を電源電圧として動作する。本集積回路装置１は、第１の電位と第２の電位に基づいて一定の定電圧１２を発生させる定電圧発生回路１０と、電源電圧の所定幅の変動を検出する電源電圧変動検出回路２０を含む。定電圧発生回路１０は、電源電圧変動検出回路２０が電源電圧の変動を検出した場合に、所定の期間だけ差動段回路に流れる電流を増加させる。電源電圧変動検出回路２０は、電源電圧の上昇方向への変動を検出する電源電圧立ち上がり検出回路３０及び電源電圧の下降方向への変動を検出する電源電圧立ち下がり検出回路４０を含んでもよい。
【選択図】図１

Description

本発明は、半導体集積回路装置及び電子機器に関する。

携帯機器に搭載される集積回路装置（ＩＣ）では、電池寿命をできるだけ長くしたいため、システム動作時とバックアップ動作時において使用される電源が異なる。例えば、システム動作時は大容量のリチウムイオン電池（例えば、３．０Ｖ）が使用され、バックアップ動作時は小容量のボタン型電池（例えば、１．５Ｖ）が使用される。特に、多くの携帯機器に搭載される時計（ＲＴＣ）用ＩＣは計時が狂っては困るので、システム動作時もバックアップ動作時も動作しなければならず電源電圧の切り替わり時に時計用ＩＣを停止させることもできない。

一方、時計用ＩＣは動作持続時間を長くしたいため低消費電力化が要求される。そのため、ＩＣ内部に低定電圧を発生させる定電圧発生回路を設け、消費電力の大きい回路、例えば、水晶発振回路や一部の分周回路等を低定電圧で動作させる技術が多用されている。
特開平５−４０５３５号公報

図１２に従来の定電圧発生回路の構成を示す。一般に、定電圧発生回路は差動段回路と出力段回路により構成されており、定電圧発生回路が差動動作するスピード（スルーレート（ｓｅｃ／Ｖ））は、差動段回路に流れる電流ｉ１と、出力段回路を制御する差動段出力信号の負荷容量（位相補償用コンデンサ等）の関係で決まる。すなわち、電流ｉ１が大きいほど差動段出力信号の負荷容量を充放電する時間が短くなりスルーレートが向上する。しかし、電流ｉ１を大きくすると定電圧発生回路の消費電力が大きくなってしまう。

電流ｉ１が小さい場合、システム動作とバックアップ動作の切り替わり時において電源電圧が急峻に変化すると、定電圧発生回路の出力電圧Ｖｒｅｇも変動し、ＩＣの瞬間停止や誤動作が発生する可能性がある。図１３は、図１２に示した定電圧発生回路において、電源電圧ＶＤＤが変動した時の定電圧出力Ｖｒｅｇの変動の様子の一例を示している。ＶＤＤが３．０Ｖから１．５Ｖに切り替わるとＶＤＤの変動に追従してＶｒｅｇが１．０Ｖから一瞬低下する。仮に、Ｖｒｅｇが０Ｖまで低下すると、Ｖｒｅｇで動作する回路の瞬時動作停止を招いてしまう。また、ＶＤＤが１．５Ｖから３．０Ｖに切り替わるとＶＤＤの変動に追従してＶｒｅｇが一瞬上昇するため、Ｖｒｅｇで動作する回路の誤動作を招くおそれがある。

本発明は、以上のような問題点に鑑みてなされたものであり、電源電圧の急峻な変動に対しても誤動作しにくく、かつ、消費電力の小さい半導体集積回路装置を提供することを目的とする。

（１）本発明の半導体集積回路装置は、
第１の電位供給線によって供給される第１の電位と第２の電位供給線によって供給される前記第１の電位よりも低い第２の電位の差を電源電圧として動作する半導体集積回路装置であって、
前記第１の電位と前記第２の電位に基づいて一定の定電圧を発生させる定電圧発生回路と、
前記電源電圧の所定幅の変動を検出する電源電圧変動検出回路と、を含み、
前記定電圧発生回路は、
所与の基準電圧及び前記定電圧に基づいて差動動作する差動段回路と、
前記差動段回路の出力に基づいて前記定電圧を出力する出力段回路と、を含み、
前記電源電圧変動検出回路が前記電源電圧の変動を検出した場合に、所定の期間だけ前記差動段回路に流れる電流を増加させることを特徴とする。

第１の電位は、ＡＣアダプタや電池等の電源から供給される電位（例えば、３Ｖや１．５Ｖ）であってもよい。第２の電位は、接地電位（０Ｖ）であってもよい。

所与の基準電圧は、例えば、第２の電位（接地電位でもよい）を基準として、一端が第１の電位供給線に接続された定電流源の他端とゲート端子及びドレイン端子が接続され、ソース端子が第２の電位供給線に接続されたＮｃｈトランジスタのドレイン端子から出力される電圧であってもよい。定電圧発生回路の内部に含まれる回路（基準電圧発生回路）が基準電圧を発生させてもよいし、定電圧発生回路の外部に基準電圧発生回路があってもよい。また、基準電圧は半導体集積回路装置の外部から供給されてもよい。

電源電圧の所定幅の変動は、第１の電位が変動することにより発生する場合であってもよいし、第２の電位が変動することにより発生する場合であってもよい。また、例えば、第１の電位供給線又は第２の電位供給線の少なくとも一方に複数の電位を切り替えて供給する場合において、切り替え時に発生する電源電圧の変動であってもよい。この場合、供給される電位を切り替える手段は、半導体集積回路装置の内部にあってもよいし外部にあってもよい。また、例えば、電源電圧の所定幅の変動は、第１の電位供給線又は第２の電位供給線に発生したノイズにより電源電圧の変動が発生する場合であってもよい。

本発明によれば、電源電圧に変動があった場合に差動段回路の出力につく容量（位相補償用コンデンサや寄生容量等）を充放電する時間を短くすることができる。従って、電源電圧の変動があっても定電圧発生回路の出力を一定の定電圧に保つことができる。

また、本発明によれば、電源電圧の所定幅の変動が検出された場合のみ電流を増加させるようにすることができる。従って、定電圧発生回路を第１の電位又は第２の電位の切り替え時以外は極めて小さい電流（例えば、１０ｎＡ）で動作させることができるので、電流増加が極めて少なく、消費電力を極めて小さくすることができる。

従って、電源電圧の急峻な変動に対しても誤動作しにくく、かつ、消費電力の小さい半導体集積回路装置を提供することができる。

（２）本発明の半導体集積回路装置は、
前記電源電圧変動検出回路は、
前記電源電圧の上昇方向への変動を検出する電源電圧立ち上がり検出回路を含み、
前記電源電圧立ち上がり検出回路は、
少なくとも１つのコンデンサを含む第１のコンデンサ回路と、
所定の定電流を供給する第１の定電流供給回路と、を含み、
前記第１のコンデンサ回路の一端は前記第１の電位供給線に接続され、
前記第１の定電流供給回路の一端は前記第２の電位供給線に接続され、
前記第１のコンデンサ回路の他端と前記第１の定電流供給回路の他端が第１の接続点で接続され、
前記第１の接続点の電位に基づいて、前記電源電圧の上昇方向への変動を検出することを特徴とする。

第１のコンデンサ回路は、１つのコンデンサのみで構成されていてもよいし、複数のコンデンサから、第１の電位供給線と第１の接続点の間に接続されるコンデンサの組み合わせを任意に選択可能な構成としてもよい。

第１の定電流供給回路は、１つの定電流源のみで構成されていてもよいし、複数の定電流源から、第１の接続点と第２の電位供給線の間に接続される定電流源の組み合わせを任意に選択可能な構成としてもよい。

電源電圧の上昇方向への変動は、第１の電位が上昇することにより発生する場合であってもよいし、第２の電位が下降することにより発生する場合であってもよい。

本発明によれば、電源電圧の上昇方向への変動に追従して第１の接続点の電位が上昇するので、電源電圧の上昇方向への変動を検出することができる。

また、本発明によれば、定電流源とコンデンサのみで構成される簡単な電源電圧立ち上がり検出回路を付加するだけなので、わずかなコストアップのみで電源電圧の上昇方向への変動を検出し、定電圧発生回路が出力する定電圧の変動を防止することができる。

また、本発明によれば、第１のコンデンサ回路の容量値と第１の定電流供給回路の定電流値を調整するだけで、検出する電源電圧の上昇方向への変動の速さに応じて、電源電圧の変動をすばやく検出することができる。

従って、電源電圧の急峻な上昇方向への変動に対しても誤動作しにくい半導体集積回路装置を提供することができる。

（３）本発明の半導体集積回路装置は、
前記電源電圧立ち上がり検出回路は、
所定の定電流を供給する第２の定電流供給回路と、
Ｎｃｈトランジスタと、を含み、
前記第２の定電流供給回路の一端は前記第１の電位供給線に接続され、
前記Ｎｃｈトランジスタのソース端子は前記第２の電位供給線に接続され、
前記Ｎｃｈトランジスタのゲート端子は前記第１の接続点に接続され、
前記第２の定電流供給回路の他端と前記Ｎｃｈトランジスタのドレイン端子が接続されることを特徴とする。

本発明によれば、電源電圧の上昇方向への変動に追従して上昇する第１の接続点の電位と第２の電位の差（Ｎｃｈトランジスタのゲート−ソース間の電圧）がＮｃｈトランジスタのしきい値を上回るとＮｃｈトランジスタのドレイン端子に第２の電位近傍（Ｌレベル）の信号が発生する。従って、電源電圧の上昇方向への変動を検出することができる。

また、本発明によれば、Ｎｃｈトランジスタのしきい値を調整することにより、電源電圧の上昇方向への変動が所定幅以上の場合のみ電源電圧の変動が検出されるようにすることができる。

（４）本発明の半導体集積回路装置は、
前記電源電圧立ち上がり検出回路は、
インバータ回路を含み、
前記インバータ回路の入力端子は前記第１の接続点に接続されることを特徴とする。

インバータ回路は、例えば、ソース端子が第１の電位供給線に接続されたＰｃｈトランジスタとソース端子が第２の電位供給線に接続されたＮｃｈトランジスタの両ゲート端子が第１の接続点に接続されて入力端子を構成し、両ドレイン端子が接続されて出力端子を構成するインバータ回路であってもよい。

本発明によれば、インバータ回路の論理しきい値を調整することにより、電源電圧の上昇方向への変動が所定幅以上の場合のみインバータ回路の出力にＬレベルの信号が出力されるようにすることができる。

（５）本発明の半導体集積回路装置は、
前記電源電圧立ち上がり検出回路は、
前記第１のコンデンサ回路の容量値を切り替える回路及び前記第１の定電流供給回路の定電流値を切り替える回路の少なくとも一方を含むことを特徴とする。

第１のコンデンサ回路の容量値を切り替える回路は、例えば、半導体集積回路装置の外部端子や内部レジスタから供給される制御信号に従って容量値を切り替えるように構成されていてもよい。

第１の定電流供給回路の定電流値を切り替える回路は、例えば、半導体集積回路装置の外部端子や内部レジスタから供給される制御信号に従って定電流値を切り替えるように構成されていてもよい。

本発明によれば、第１のコンデンサ回路の容量値及び第１の定電流供給回路の定電流値の少なくとも一方を切り替えるだけで、検出する電源電圧の上昇方向への変動の速さに応じて、電源電圧の変動をすばやく検出することができる。

従って、電源電圧の急峻な上昇方向への変動に対しても誤動作しにくい半導体集積回路装置を提供することができる。

（６）本発明の半導体集積回路装置は、
前記電源電圧変動検出回路は、
前記電源電圧の下降方向への変動を検出する電源電圧立ち下がり検出回路を含み、
前記電源電圧立ち下がり検出回路は、
少なくとも１つのコンデンサを含む第２のコンデンサ回路と、
所定の定電流を供給する第３の定電流供給回路と、を含み、
前記第２のコンデンサ回路の一端は前記第２の電位供給線に接続され、
前記第３の定電流供給回路の一端は前記第１の電位供給線に接続され、
前記第２のコンデンサ回路の他端と前記第３の定電流供給回路の他端が第２の接続点で接続され、
前記第２の接続点の電位に基づいて、前記電源電圧の下降方向への変動を検出することを特徴とする。

第２のコンデンサ回路は、１つのコンデンサのみで構成されていてもよいし、複数のコンデンサから、第２の接続点と第２の電位供給線の間に接続されるコンデンサの組み合わせを任意に選択可能な構成としてもよい。

第３の定電流供給回路は、１つの定電流源のみで構成されていてもよいし、複数の定電流源から、第１の電位供給線と第２の接続点の間に接続される定電流源の組み合わせを任意に選択可能な構成としてもよい。

電源電圧の下降方向への変動は、第１の電位が下降することにより発生する場合であってもよいし、第２の電位が上昇することにより発生する場合であってもよい。

本発明によれば、電源電圧の下降方向への変動に遅れて第２の接続点の電位が下降するので、第２の接続点と第１の電位の差に基づいて電源電圧の下降方向への変動を検出することができる。

また、本発明によれば、定電流源とコンデンサのみで構成される簡単な電源電圧立ち下がり検出回路を付加するだけなので、わずかなコストアップのみで電源電圧の下降方向への変動を検出し、定電圧発生回路が出力する定電圧の変動を防止することができる。

また、本発明によれば、第２のコンデンサ回路の容量値と第３の定電流供給回路の定電流値を調整するだけで、検出する電源電圧の下降方向への変動の速さに応じて、電源電圧の変動をすばやく検出することができる。

従って、電源電圧の急峻な下降方向への変動に対しても誤動作しにくい半導体集積回路装置を提供することができる。

（７）本発明の半導体集積回路装置は、
前記電源電圧立ち下がり検出回路は、
所定の定電流を供給する第４の定電流供給回路と、
Ｐｃｈトランジスタと、を含み、
前記第４の定電流供給回路の一端は前記第２の電位供給線に接続され、
前記Ｐｃｈトランジスタのソース端子は前記第２の接続点に接続され、
前記Ｐｃｈトランジスタのゲート端子は前記第１の電位供給線に接続され、
前記第４の定電流供給回路の他端と前記Ｐｃｈトランジスタのドレイン端子が接続されることを特徴とする。

本発明によれば、第１の電位と電源電圧の下降方向への変動に遅れて上昇する第２の接続点の電位の差（Ｐｃｈトランジスタのゲート−ソース間の電圧）がＰｃｈトランジスタのしきい値を下回るとＰｃｈトランジスタのドレイン端子に第１の電位近傍（Ｈレベル）の信号が発生する。従って、電源電圧の下降方向への変動を検出することができる。

また、本発明によれば、Ｐｃｈトランジスタのしきい値を調整することにより、電源電圧の下降方向への変動が所定幅以上の場合のみ電源電圧の変動が検出されるようにすることができる。

（８）本発明の半導体集積回路装置は、
前記電源電圧立ち下がり検出回路は、
前記第２のコンデンサ回路の容量値を切り替える回路及び前記第３の定電流供給回路の定電流値を切り替える回路の少なくとも一方を含むことを特徴とする。

第２のコンデンサ回路の容量値を切り替える回路は、例えば、半導体集積回路装置の外部端子や内部レジスタから供給される制御信号に従って容量値及を切り替えるように構成されていてもよい。

第３の定電流供給回路の定電流値を切り替える回路は、例えば、半導体集積回路装置の外部端子や内部レジスタから供給される制御信号に従って定電流値を切り替えるように構成されていてもよい。

本発明によれば、第２のコンデンサ回路の容量値及び第３の定電流供給回路の定電流値の少なくとも一方を切り替えるだけで、検出する電源電圧の下降方向への変動の速さに応じて、電源電圧の変動をすばやく検出することができる。

従って、電源電圧の急峻な下降方向への変動に対しても誤動作しにくい半導体集積回路装置を提供することができる。

（９）本発明の半導体集積回路装置は、
前記第１の電位又は第２の電位の少なくとも一方を複数の電位の間で切り替える供給電位切り替え制御手段を含むことを特徴とする。

供給電位切り替え制御手段は、専用回路（ハードウェア）として実現してもよいし、ＣＰＵが実行するプログラム（ソフトウェア）により実現してもよい。

本発明によれば、例えば、第１の電位として電池等が供給する電位が低下して所定の電位を下回ると、第１の電位を例えばバックアップ電池が供給する電位に自動的に切り替えるようにすることができる。

本発明によれば、切り替え時に電源電圧の急峻な変動が生じても誤動作しにくく、かつ、消費電力の小さい半導体集積回路装置を提供することができる。

（１０）本発明の半導体集積回路装置は、
時計手段を含むことを特徴とする。

本発明によれば、例えば、常時停止することが許されない時計手段においても、電源電圧の急峻な変動が生じても誤動作しにくく、かつ、消費電力の小さい半導体集積回路装置を提供することができる。

（１１）本発明の半導体集積回路装置は、
上記のいずれかに記載の半導体集積回路装置と、
入力情報を受け付ける手段と、
入力情報に基づき前記半導体集積回路装置により処理された結果を出力するための手段とを含むことを特徴とする電子機器である。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．半導体集積回路装置
図１は、本実施の形態の半導体集積回路装置の機能ブロック図である。

半導体集積回路装置１は、ＶＤＤ供給線６０（第１の電位供給線）によって供給されるＶＤＤ（第１の電位）とＶＳＳ供給線７０（第２の電位供給線）によって供給されるＶＳＳ（第２の電位）の差を電源電圧として動作する。

半導体集積回路装置１は、定電圧発生回路１０を含む。定電圧発生回路１０は、ＶＤＤ（第１の電位）とＶＳＳ（第２の電位）に基づいて一定の定電圧１２を発生させて、動作回路８０に定電圧１２を供給する。定電圧発生回路１０は、差動段回路（図示せず）と、出力段回路（図示せず）と、を含む。

半導体集積回路装置１は、電源電圧変動検出回路２０を含む。電源電圧変動検出回路２０は、電源電圧の所定幅の変動を検出するように動作する。電源電圧変動検出回路２０は、電源電圧の上昇方向への変動を検出する電源電圧立ち上がり検出回路３０を含んでもよい。また、電源電圧変動検出回路２０は、電源電圧の下降方向への変動を検出する電源電圧立ち下がり検出回路４０を含んでもよい。

半導体集積回路装置１は、供給電位切り替え制御手段５０を含んでもよい。供給電位切り替え制御手段５０は、ＶＤＤ（第１の電位）を複数の電位（ＶＤＤ−１〜ｎ）の間で切り替えるように動作する。従って、供給電位切り替え制御手段５０がＶＤＤを切り替える時に電源電圧が変動する。なお、図示していないが、供給電位切り替え制御手段５０は、ＶＳＳ（第２の電位）を複数の電位の間で切り替えるように動作してもよい。

定電圧発生回路１０は、電源電圧変動検出回路２０が電源電圧の変動を検出した場合に、所定の期間だけ差動段回路に流れる電流を増加させるように動作する。

図２は、本実施の形態の半導体集積回路装置に含まれる定電圧発生回路の構成例を説明するための図である。

定電圧発生回路１０は、差動段回路１００と出力段回路１５０を含んで構成されている。また、定電圧発生回路１０は、基準電圧供給回路１８０を含んでいてもよい。

基準電圧供給回路１８０は、定電流源１８４、Ｎチャネル型ＭＯＳＦＥＴ１８２を含んで構成されている。Ｎチャネル型ＭＯＳＦＥＴ１８２のソース端子はＶＳＳ供給線７０に接続（接地）され、ゲート端子とドレイン端子とが接続されている。このゲート端子及びドレイン端子は、ノードＰに接続されている。ノードＰは、Ｎチャネル型ＭＯＳＦＥＴ１０４のゲート端子と、一端がＶＤＤに接続された定電流源１８４の他端にも接続されている。ノードＰの電位とＶＳＳの差が基準電圧として、差動段回路１００に入力されている。なお、基準電圧供給回路１８０は、定電圧発生回路１０の外部にあってもよいし、半導体集積回路装置１（図１参照）の外部にあってもよい。

差動段回路１００は、定電流源１０２、１２２、Ｎチャネル型ＭＯＳＦＥＴ１０４、１０６、１２０、負荷側のＰチャネル型ＭＯＳＦＥＴ１０８、１１０を含んで構成されている。

一端が接地された定電流源１０２の他端に、Ｎチャネル型ＭＯＳＦＥＴ１０４、１０６のソース端子、定電流源１２２の一端が接続されている。定電流源１２２の他端には、ソース端子が接地されたＮチャネル型ＭＯＳＦＥＴ１２０のドレイン端子が接続されている。

Ｎチャネル型ＭＯＳＦＥＴ１２０のゲート端子には、２入力ＯＲ回路１３０の出力端子が接続されている。２入力ＯＲ回路１３０の２つの入力には、それぞれ電源電圧立ち上がり検出回路３０（図１参照）の出力３２及び電源電圧立ち下がり検出回路４０（図１参照）の出力４２が供給される。

Ｎチャネル型ＭＯＳＦＥＴ１０４、１０６のドレイン端子は、それぞれ負荷側のＰチャネル型ＭＯＳＦＥＴ１０８、１１０のドレイン端子と接続されている。

負荷側のＰチャネル型ＭＯＳＦＥＴ１０８、１１０のゲート端子は互いに接続され、Ｐチャネル型ＭＯＳＦＥＴ１１０のゲート端子とドレイン端子は接続されている。これにより、負荷側にミラー回路が構成される。

出力段回路１５０は、定電流源１５２、Ｐチャネル型ＭＯＳＦＥＴ１５４、１５６を含んで構成されており、さらに位相補償用のコンデンサ１５８を含んでいてもよい。

定電流源１５２の一端は接地され、他端がノードＰ´に接続されている。ノードＰ´には、Ｎチャネル型ＭＯＳＦＥＴ１０６のゲート端子と、Ｐチャネル型ＭＯＳＦＥＴ１５４のドレイン端子も接続されている。

Ｐチャネル型ＭＯＳＦＥＴ１５４のゲート端子とドレイン端子は互いに接続されており、そのソース端子はノードＱに接続されている。このノードＱは、コンデンサ１５８の一端とＮチャネル型ＭＯＳＦＥＴ１５６のドレイン端子にも接続されている。ＶＳＳを基準として定電圧値ＶｒｅｇがノードＱから出力される。

Ｐチャネル型ＭＯＳＦＥＴ１５６のゲート端子は、Ｎチャネル型ＭＯＳＦＥＴ１０４のドレイン端子、Ｐチャネル型ＭＯＳＦＥＴ１０８のドレイン端子及びコンデンサ１５８の他端に接続されている。Ｐチャネル型ＭＯＳＦＥＴ１５６のソース端子は、ＶＤＤ供給線６０に接続されている。このＰチャネル型ＭＯＳＦＥＴ１５６は、出力制御用トランジスタである。

以下、定電圧発生回路１０の動作の概要を説明する。

Ｎチャネル型ＭＯＳＦＥＴ１８２のドレイン端子の電位、すなわちノードＰの電位が、定電流源１８４によって供給される定電流値が流れるように設定される。このノードＰの電位は、差動対コンパレータの一方の入力端子であるＮチャネル型ＭＯＳＦＥＴ１０４のゲート端子に入力される。

ノードＰ´には、出力制御用Ｐチャネル型ＭＯＳＦＥＴ１５６とＰチャネル型ＭＯＳＦＥＴ１５４に制御された電位が発生し、このノードＰ´の電位は差動対コンパレータの、他の一方の入力端子であるＮチャネル型ＭＯＳＦＥＴ１０６のゲート端子に負帰還される。この構成により、差動対のＮチャネル型ＭＯＳＦＥＴ１０４、１０６と出力制御用Ｐチャネル型ＭＯＳＦＥＴ１５６の動作によりノードＰとノードＰ´は同電位に制御される。ノードＰ´に流れる電流は定電流源１５２により一定であるため、ノードＱとノードＰ´との間の電位差は、Ｐチャネル型ＭＯＳＦＥＴ１５４により制御された一定電圧となる。

このようにすることによって、ＶＳＳを基準電位として、Ｎチャネル型ＭＯＳＦＥＴ１８２で発生した電位差と、Ｐチャネル型ＭＯＳＦＥＴ１５４で発生した電位差との和に等しい定電圧Ｖｒｅｇが出力されることになる。

ところで、電源電圧が変動した場合に、定電圧発生回路１０が差動動作するスピード（スルーレート（ｓｅｃ／Ｖ））は、差動段回路１００の定電流源１０２を流れる電流ｉ１と、出力段回路１５０を制御する差動段出力の負荷容量（位相補償用コンデンサ１５８の容量と寄生容量の和）の関係で決まる。すなわち、電流ｉ１によって、差動段出力の負荷容量が充放電されるまでの時間が短いほどスルーレートが大きく、定電圧Ｖｒｅｇが電源電圧の変動の影響を受けにくい。

ここで、差動段出力の負荷容量を小さくすればスルーレートが向上する。しかし、定電圧発生回路の安定動作のためには位相補償用コンデンサ１５８の容量を極端に小さくすることはできないし、寄生容量もある程度はついてしまう。

一方、電流ｉ１を増加してもスルーレートは向上するが、定電圧発生回路１０の消費電力を削減するためには、常に流れる電流ｉ１はできるだけ小さい方が望ましい。

そこで、図２における定電圧発生回路１０では、図１２に示した従来の定電圧発生回路に対して、差動対のＮチャネル型ＭＯＳＦＥＴ１０４、１０６に電流ｉ２を流すための定電流源１２２と電流ｉ２を流すか否かを制御するためのスイッチとして動作するＮチャネル型ＭＯＳＦＥＴ１２０が付加されている。そして、２入力ＯＲ回路１３０の出力信号によってＮチャネル型ＭＯＳＦＥＴ１２０のＯＮ／ＯＦＦを制御している。

電源電圧が上昇方向に変動した場合、電源電圧立ち上がり回路３０（図１参照）は出力３２からＨレベル（ＶＤＤ）の信号（立ち上がり検出信号）を出力する。また、電源電圧が下降方向に変動した場合、電源電圧立ち下がり回路４０（図１参照）は出力４２からＨレベル（ＶＤＤ）の信号（立ち下がり検出信号）を出力する。すなわち、電源電圧が変動した場合には、２入力ＯＲ回路の出力にＨレベル（ＶＤＤ）の信号が発生する。すると、Ｎチャネル型ＭＯＳＦＥＴ１２０がＯＮするので、差動対のＮチャネル型ＭＯＳＦＥＴ１０４、１０６にはｉ１＋ｉ２の電流が流れる。この電流ｉ１＋ｉ２によって、差動段出力の負荷容量が充放電されるため、電源電圧変動時のスルーレートを向上することができる。

一方、電源電圧が変動しない場合は、電源電圧立ち上がり回路３０（図１参照）の出力３２及び電源電圧立ち下がり回路４０の出力４２はともにＬレベル（ＶＳＳ）の信号を出力する。そのため、２入力ＯＲ回路の出力はＬレベル（ＶＳＳ）であり、Ｎチャネル型ＭＯＳＦＥＴ１２０はＯＦＦしている。その結果、差動対のＮチャネル型ＭＯＳＦＥＴ１０４、１０６には電流ｉ１しか流れない。

例えば、電流ｉ１を１０ｎＡ、電流ｉ２を１０μＡ、差動段出力信号Ａの負荷容量を１０ｐＦとすると、電源電圧変動時のスルーレートは約１μｓ／Ｖとなる。すなわち、定電圧発生回路１０の差動動作は１μｓ／Ｖの急峻な電源変動に追従することができる。

従って、定電圧発生回路１０は、急峻な電源変動が発生しても定電圧（Ｖｒｅｇ）出力を維持することができる。一方、電源電圧が変動しない時は、差動対のＮチャネル型ＭＯＳＦＥＴ１０４、１０６に電流ｉ１（１０ｎＡ）しか流れないので、定電圧発生回路１０の消費電力を小さくすることができる。

図３は、本実施の形態の半導体集積回路装置に含まれる電源電圧立ち上がり検出回路の構成例を説明するための図である。

電源電圧立ち上がり検出回路３０は、コンデンサ３０２（第１のコンデンサ回路）、定電流源３０４（第１の定電流供給回路）、定電流源３０６（第２の定電流供給回路）、Ｎチャネル型ＭＯＳＦＥＴ３０８（Ｎｃｈトランジスタ）を含み、さらに、Ｎチャネル型ＭＯＳＦＥＴ３１２、Ｐチャネル型ＭＯＳＦＥＴ３１０を含んで構成されている。

ノードＡ（第１の接続点）には、一端がＶＤＤ供給線６０に接続されたコンデンサ３０２の他端、一端がＶＳＳ供給線７０に接続（接地）された定電流源３０４の他端、ソース端子が接地されたＮチャネル型ＭＯＳＦＥＴ３０８のゲート端子が接続されている。

ノードＢには、一端がＶＤＤ供給線６０に接続された定電流源３０６の他端、Ｎチャネル型ＭＯＳＦＥＴ３０８のドレイン端子、ソース端子が接地されたＮチャネル型ＭＯＳＦＥＴ３１２のゲート端子、ソース端子がＶＤＤ供給線６０に接続されたＰチャネル型ＭＯＳＦＥＴ３１０のゲート端子が接続されている。

ノードＣには、Ｎチャネル型ＭＯＳＦＥＴ３１２のドレイン端子、Ｐチャネル型ＭＯＳＦＥＴ３１０のドレイン端子が接続されている。すなわち、Ｎチャネル型ＭＯＳＦＥＴ３１２とＰチャネル型ＭＯＳＦＥＴ３１０によってインバータ回路が構成されている。従って、ノードＢ、Ｃはそれぞれインバータ回路の入力、出力となり、ノードＢ、Ｃの電位はＨレベル、Ｌレベルが反転する関係となる。

インバータ回路の出力（ノードＣ）が電源電圧立ち上がり検出回路３０の出力３２となる。なお、インバータ回路は立ち上がり検出信号を出力３２から正論理で出力するために付加されているものであり、電源電圧立ち上がり検出回路３０の必須の構成要素ではない。

図４は、電源電圧立ち上がり検出回路の動作を説明するためのタイミングチャートである。以下、図４を参照して図３で説明した電源電圧立ち上がり検出回路の動作を説明する。

時刻Ｔ１以前は電源電圧が変動していないため、ノードＡの電位は定電流源３０４によってＶＳＳ側に引っ張られＬレベル（０Ｖ）である。そのため、Ｎチャネル型ＭＯＳＦＥＴ３０８はゲート−ソース間の電圧がしきい値を下回っているためＯＦＦしており、定電流源３０６によってノードＢの電位はＶＤＤ近傍のＨレベル（３．０Ｖ）である。従って、ノードＣの電位はＬレベル（０Ｖ）である。

時刻Ｔ１〜Ｔ２において、ＶＤＤが３．０Ｖから１．５Ｖに切り替わり電源電圧が下降方向に急峻に変動しているが、定電流源３０４によってノードＡの電位はＬレベル（０Ｖ）を維持する。従って、ノードＢ、Ｃの電位もそれぞれＨレベル（３．０Ｖ〜１．５Ｖ）、Ｌレベル（０Ｖ）を維持する。すなわち、電源電圧の下降方向への変動は検出されない。

時刻Ｔ２〜Ｔ３では電源電圧が変動していないため、ノードＡ、Ｂ、Ｃの電位はそれぞれＬレベル（０Ｖ）、Ｈレベル（１．５Ｖ）、Ｌレベル（０Ｖ）を維持する。

時刻Ｔ３〜Ｔ５において、ＶＤＤが１．５Ｖから３．０Ｖに切り替わり電源電圧が上昇方向に急峻に変動している。すると、ノードＡの電位はコンデンサ３０２によってＶＤＤ側に引っ張られるため上昇する。ノードＡの電位の上昇により、時刻Ｔ４においてＮチャネル型ＭＯＳＦＥＴ３０８のゲート−ソース間の電圧がしきい値に達するため、Ｎチャネル型ＭＯＳＦＥＴ３０８がＯＮする。そのため、ノードＢの電位がＬレベル（０Ｖ）となり、ノードＣの電位がＨレベル（１．５Ｖ〜３．０Ｖ）となる。

時刻Ｔ５以降は電源電圧が変動しないので、ノードＡの電位は定電流源３０４によってＶＳＳ側に引っ張られて時刻Ｔ５から下降を始める。

時刻Ｔ６以降は、Ｎチャネル型ＭＯＳＦＥＴ３０８のゲート−ソース間の電圧がしきい値を下回るため、Ｎチャネル型ＭＯＳＦＥＴ３０８がＯＦＦする。そのため、ノードＢの電位がＨレベル（３．０Ｖ）となり、ノードＣの電位がＬレベル（０Ｖ）となる。

以上の通り、時刻Ｔ３〜Ｔ５における電源電圧の上昇方向への変動に伴って、時刻Ｔ４〜Ｔ６の間だけ電源電圧立ち上がり検出回路３０の出力３２（ノードＣ）にＨレベル（１．５〜３．０Ｖ）の信号（立ち上がり検出信号）が発生する。

図３に示した電源電圧立ち上がり検出回路３０によれば、ノードＡ（第１の接続点）の電位に基づいて、電源電圧の上昇方向への変動を検出することができる。

図５は、電源電圧立ち上がり検出回路の第１の変形例を説明するための図である。図３と同じ構成には同じ番号を付しており説明を省略する。

図５に示した電源電圧立ち上がり検出回路３０では、図３における定電流源３０６の代わりにＰチャネル型ＭＯＳＦＥＴ３１４が使用されている。Ｐチャネル型ＭＯＳＦＥＴ３１４のソース端子、ゲート端子、ドレイン端子は、それぞれ、ＶＤＤ供給線６０、ノードＡ、ノードＢに接続されている。従って、Ｎチャネル型ＭＯＳＦＥＴ３０８とＰチャネル型ＭＯＳＦＥＴ３１４によってインバータ回路が構成されている。

ここで、インバータ回路の入力端子はノードＡ（第１の接続点）に接続されている。また、インバータ回路の出力端子はノードＢに接続されている。すなわち、ノードＡ、Ｂはそれぞれインバータ回路の入力、出力となり、ノードＡ、Ｂの電位はＨレベル、Ｌレベルが反転する関係となる。

図３では、Ｎチャネル型ＭＯＳＦＥＴ３０８のしきい値によって立ち上がり検出信号が発生するための電源電圧変動の幅が決められていた。一方、図５に示した電源電圧立ち上がり検出回路３０では、Ｎチャネル型ＭＯＳＦＥＴ３０８とＰチャネル型ＭＯＳＦＥＴ３１４によって構成されるインバータ回路の論理しきい値によって立ち上がり検出信号が発生するための電源電圧変動の幅を決めている。従って、例えば、Ｎチャネル型ＭＯＳＦＥＴ３０８とＰチャネル型ＭＯＳＦＥＴ３１４のＷ／Ｌを調整して当該インバータ回路の論理しきい値を変更することにより、立ち上がり検出信号が発生するための電源電圧変動の幅を簡単に変更することができる。

なお、図５に示した電源電圧立ち上がり検出回路３０の動作は、図３に示した電源電圧立ち上がり検出回路３０の動作とほぼ同様であり、そのタイミングチャートは図４のタイミングチャートと同様であるため省略する。

図６は、電源電圧立ち上がり検出回路の第２の変形例を説明するための図である。図５と同じ構成には同じ番号を付しており説明を省略する。

図６に示した電源電圧立ち上がり検出回路３０では、図５におけるコンデンサ３０２の代わりにｎ個のコンデンサ３０２−１〜ｎ及びｎ個のＰチャネル型ＭＯＳＦＥＴ３１６−１〜ｎによって第１のコンデンサ回路が構成されている。

また、図５における定電流源３０４の代わりにｍ個の定電流源３０４−１〜ｍ及びｍ個のＮチャネル型ＭＯＳＦＥＴ３２０−１〜ｍによって第１の定電流供給回路が構成されている。

すなわち、一端がＶＤＤ供給線６０に接続された各コンデンサ３０２−ｊ（ｊは１〜ｎのいずれかの整数）の他端は、各Ｐチャネル型ＭＯＳＦＥＴ３１６−ｊのソース端子と接続され、各Ｐチャネル型ＭＯＳＦＥＴ３１６−ｊのドレイン端子はノードＡ（第１の接続点）に接続されている。また、一端がＶＳＳ供給線７０に接続（接地）された各定電流源３０４−ｋ（ｋは１〜ｍのいずれかの整数）の他端は、各Ｎチャネル型ＭＯＳＦＥＴ３２０−ｋのソース端子と接続され、各Ｎチャネル型ＭＯＳＦＥＴ３２０−ｋのドレイン端子はノードＡに接続されている。

さらに、各Ｐチャネル型ＭＯＳＦＥＴ３１６−ｊのゲート端子には制御信号３１８−ｊが供給される。そのため、制御信号３１８−ｊがＬレベルの場合にはＰチャネル型ＭＯＳＦＥＴ３１６−ｊがＯＮし、コンデンサ３０２−ｊの一端はＰチャネル型ＭＯＳＦＥＴ３１６−ｊを介してノードＡに電気的に接続される。制御信号３１８−ｊがＨレベルの場合にはＰチャネル型ＭＯＳＦＥＴ３１６−ｊがＯＦＦし、コンデンサ３０２−ｊはノードＡと電気的に非接続の状態となる。従って、制御信号３１８−１〜ｎをＬレベル又はＨレベルの任意の組み合わせに設定することにより、ＶＤＤ供給線６０とノードＡの間に電気的に接続されるコンデンサ３０２−１〜ｎの任意の組み合わせを実現することができる。

すなわち、Ｐチャネル型ＭＯＳＦＥＴ３１６−１〜ｎは、第１のコンデンサ回路の容量値を切り替える回路として機能し、ＶＤＤ供給線６０とノードＡの間の容量値を複数の容量値から選択することができる。

また、各Ｎチャネル型ＭＯＳＦＥＴ３２０−ｋのゲート端子には制御信号３２２−ｋが供給される。そのため、制御信号３２２−ｋがＨレベルの場合にはＮチャネル型ＭＯＳＦＥＴ３２０−ｋがＯＮし、定電流源３０４−ｋの一端はＮチャネル型ＭＯＳＦＥＴ３２０−ｋを介してノードＡに電気的に接続される。制御信号３２２−ｋがＬレベルの場合にはＮチャネル型ＭＯＳＦＥＴ３２０−ｋがＯＦＦし、定電流源３０４−ｋはノードＡと電気的に非接続の状態となる。従って、制御信号３２２−１〜ｍをＨレベル又はＬレベルの任意の組み合わせに設定することにより、ノードＡとＶＳＳ供給線７０の間に電気的に接続される定電流源３０４−１〜ｍの任意の組み合わせを実現することができる。

すなわち、Ｎチャネル型ＭＯＳＦＥＴ３２０−１〜ｍは、第１の定電流供給回路の定電流値を切り替える回路として機能し、ノードＡからＶＳＳ供給線７０に流れる定電流値を複数の電流値から選択することができる。

以上の通り、図６に示した電源電圧立ち上がり検出回路３０では、電源電圧の変動を検出するためのコンデンサの容量値と定電流値を可変に制御することができる。従って、検出する電源電圧の上昇方向への変動の速さに応じて、電源電圧の変動をすばやく検出するために適切なコンデンサの容量値と定電流値を容易に選択することができる。

なお、図６に示した電源電圧立ち上がり検出回路３０の動作は、図３、図５に示した電源電圧立ち上がり検出回路３０の動作とほぼ同様であり、そのタイミングチャートは図４のタイミングチャートと同様であるため省略する。

図７は、本実施の形態の半導体集積回路装置に含まれる電源電圧立ち下がり検出回路の構成例を説明するための図である。

電源電圧立ち下がり検出回路４０は、コンデンサ４０２（第２のコンデンサ回路）、定電流源４０４（第３の定電流供給回路）、定電流源４０６（第４の定電流供給回路）、Ｐチャネル型ＭＯＳＦＥＴ４０８（Ｐｃｈトランジスタ）を含み、さらに、Ｎチャネル型ＭＯＳＦＥＴ４１２、４１６、Ｐチャネル型ＭＯＳＦＥＴ４１０、４１４を含んで構成されている。

ノードＤ（第２の接続点）には、一端がＶＳＳ供給線７０に接続（接地）されたコンデンサ４０２の他端、一端がＶＤＤ供給線６０に接続された定電流源４０４の他端、ゲート端子がＶＤＤ供給線６０に接続されたＰチャネル型ＭＯＳＦＥＴ４０８のソース端子が接続されている。

ノードＥには、一端が接地された定電流源４０６の他端、Ｐチャネル型ＭＯＳＦＥＴ４０８のドレイン端子、ソース端子が接地されたＮチャネル型ＭＯＳＦＥＴ４１２のゲート端子、ソース端子がＶＤＤ供給線６０に接続されたＰチャネル型ＭＯＳＦＥＴ４１０のゲート端子が接続されている。

ノードＦには、Ｎチャネル型ＭＯＳＦＥＴ４１２のドレイン端子、Ｐチャネル型ＭＯＳＦＥＴ４１０のドレイン端子、ソース端子が接地されたＮチャネル型ＭＯＳＦＥＴ４１６のゲート端子、ソース端子がＶＤＤ供給線６０に接続されたＰチャネル型ＭＯＳＦＥＴ４１４のゲート端子が接続されている。すなわち、Ｎチャネル型ＭＯＳＦＥＴ４１２とＰチャネル型ＭＯＳＦＥＴ４１０によってインバータ回路１が構成されている。従って、ノードＥ、Ｆはそれぞれインバータ回路１の入力、出力となり、ノードＥ、Ｆの電位はＨレベル、Ｌレベルが反転する関係となる。

ノードＧには、Ｎチャネル型ＭＯＳＦＥＴ４１６のドレイン端子、Ｐチャネル型ＭＯＳＦＥＴ４１４のドレイン端子が接続されている。すなわち、Ｎチャネル型ＭＯＳＦＥＴ４１６とＰチャネル型ＭＯＳＦＥＴ４１４によってインバータ回路２が構成されている。従って、ノードＦ、Ｇはそれぞれインバータ回路２の入力、出力となり、ノードＦ、Ｇの電位はＨレベル、Ｌレベルが反転する関係となる。

インバータ回路２の出力（ノードＧ）が電源電圧立ち下がり検出回路４０の出力４２となる。なお、インバータ回路１はノードＥの信号を波形整形するために付加されているものであり、電源電圧立ち下がり検出回路４０の必須の構成要素ではない。また、インバータ回路２は立ち下がり検出信号を出力４２から正論理で出力するために付加されているものであり、電源電圧立ち下がり検出回路４０の必須の構成要素ではない。

図８は、電源電圧立ち下がり検出回路の動作を説明するためのタイミングチャートである。以下、図８を参照して図７で説明した電源電圧立ち下がり検出回路の動作を説明する。

時刻Ｔ１以前は電源電圧が変動していないため、ノードＤの電位は定電流源４０４によってＶＤＤ側に引っ張られＨレベル（３．０Ｖ）である。そのため、Ｐチャネル型ＭＯＳＦＥＴ４０８はゲート−ソース間の電圧がしきい値を上回っているためＯＦＦしており、定電流源４０６によってノードＥの電位はＶＳＳ近傍のＬレベル（０Ｖ）である。従って、ノードＦ、Ｇの電位はそれぞれＨレベル（３．０Ｖ）、Ｌレベル（０Ｖ）である。

時刻Ｔ１〜Ｔ３において、ＶＤＤが３．０Ｖから１．５Ｖに切り替わり電源電圧が下降方向に急峻に変動すると、ノードＤの電位は少し遅れてＶＤＤに追従する（時刻Ｔ２〜Ｔ５）。時刻Ｔ３〜Ｔ６では電源電圧が変動しないため、時刻Ｔ５においてノードＤの電位はＶＤＤ（１．５Ｖ）になる。

ここで、時刻Ｔ２〜Ｔ４の間は、Ｐチャネル型ＭＯＳＦＥＴ４０８のゲート−ソース間の電圧がしきい値を下回るため、Ｐチャネル型ＭＯＳＦＥＴ４０８がＯＮする。そのため時刻Ｔ２〜Ｔ４の間は、ノードＥの電位はノードＤの電位とほぼ等しいＨレベル（３．０Ｖ〜１．５Ｖ）になる。従って、ノードＦ、Ｇの電位はそれぞれＬレベル（０Ｖ）、Ｈレベル（３．０Ｖ〜１．５Ｖ）である。

時刻Ｔ４〜Ｔ６では電源電圧が変動していないため、ノードＤ、Ｅ、Ｆ、Ｇの電位はそれぞれＨレベル（１．５Ｖ）、Ｌレベル（０Ｖ）、Ｈレベル（１．５Ｖ）、Ｌレベル（０Ｖ）である。

時刻Ｔ６〜Ｔ８において、ＶＤＤが１．５Ｖから３．０Ｖに切り替わり電源電圧が上昇方向に急峻に変動すると、ノードＤの電位は少し遅れてＶＤＤに追従する（時刻Ｔ７〜Ｔ９）。しかし、Ｐチャネル型ＭＯＳＦＥＴ４０８のゲート−ソース間の電圧がしきい値を下回らないため、Ｐチャネル型ＭＯＳＦＥＴ４０８はＯＦＦのままである。そのため時刻Ｔ６〜Ｔ９において、ノードＥ、Ｆ、Ｇの電位はそれぞれＬレベル（０Ｖ）、Ｈレベル（１．５Ｖ〜３．０Ｖ）、Ｌレベル（０Ｖ）を維持する。すなわち、電源電圧の上昇方向への変動は検出されない。

時刻Ｔ９以降は電源電圧が変動しないので、ノードＤ、Ｅ、Ｆ、Ｇの電位はそれぞれＨレベル（３．０Ｖ）、Ｌレベル（０Ｖ）、Ｈレベル（３．０Ｖ）、Ｌレベル（０Ｖ）を維持する。

以上の通り、時刻Ｔ１〜Ｔ３における電源電圧の下降方向への変動に伴って、時刻Ｔ２〜Ｔ４の間だけ電源電圧立ち下がり検出回路４０の出力４２（ノードＧ）にＨレベル（３．０Ｖ〜１．５Ｖ）の信号（立ち下がり検出信号）が発生する。

図７に示した電源電圧立ち下がり検出回路によれば、ノードＤ（第２の接続点）の電位に基づいて、電源電圧の下降方向への変動を検出することができる。

図９は、電源電圧立ち下がり検出回路の変形例を説明するための図である。図７と同じ構成には同じ番号を付しており説明を省略する。

図９に示した電源電圧立ち下がり検出回路４０では、図７におけるコンデンサ４０２の代わりにｎ個のコンデンサ４０２−１〜ｎ及びｎ個のＮチャネル型ＭＯＳＦＥＴ４１８−１〜ｎによって第２のコンデンサ回路が構成されている。

また、図７における定電流源４０４の代わりにｍ個の定電流源４０４−１〜ｍ及びｍ個のＰチャネル型ＭＯＳＦＥＴ４２２−１〜ｍによって第３の定電流供給回路が構成されている。

すなわち、一端がＶＳＳ供給線７０に接続（接地）されたが各コンデンサ４０２−ｊ（ｊは１〜ｎのいずれかの整数）の他端は、各Ｎチャネル型ＭＯＳＦＥＴ４１８−ｊのソース端子と接続され、各Ｎチャネル型ＭＯＳＦＥＴ４１８−ｊのドレイン端子はノードＤ（第２の接続点）に接続されている。また、一端がＶＤＤ供給線６０に接続された各定電流源４０４−ｋ（ｋは１〜ｍのいずれかの整数）の他端は、各Ｐチャネル型ＭＯＳＦＥＴ４２２−ｋのソース端子と接続され、各Ｐチャネル型ＭＯＳＦＥＴ４２２−ｋのドレイン端子はノードＤに接続されている。

さらに、各Ｎチャネル型ＭＯＳＦＥＴ４１８−ｊのゲート端子には制御信号４２０−ｊが供給される。そのため、制御信号４２０−ｊがＨレベルの場合にはＮチャネル型ＭＯＳＦＥＴ４１８−ｊがＯＮし、コンデンサ４０２−ｊの一端はＮチャネル型ＭＯＳＦＥＴ４１８−ｊを介してノードＤに電気的に接続される。制御信号４２０−ｊがＬレベルの場合にはＮチャネル型ＭＯＳＦＥＴ４１８−ｊがＯＦＦし、コンデンサ４０２−ｊはノードＤと電気的に非接続の状態となる。従って、制御信号４２０−１〜ｎをＨレベル又はＬレベルの任意の組み合わせに設定することにより、ノードＤとＶＳＳ供給線７０の間に電気的に接続されるコンデンサ４０２−１〜ｎの任意の組み合わせを実現することができる。

すなわち、Ｎチャネル型ＭＯＳＦＥＴ４１８−１〜ｎは、第２のコンデンサ回路の容量値を切り替える回路として機能し、ノードＤとＶＳＳ供給線７０の間の容量値を複数の容量値から選択することができる。

また、各Ｐチャネル型ＭＯＳＦＥＴ４２２−ｋのゲート端子には制御信号４２４−ｋが供給される。そのため、制御信号４２４−ｋがＬレベルの場合にはＰチャネル型ＭＯＳＦＥＴ４２２−ｋがＯＮし、定電流源４０４−ｋの一端はＰチャネル型ＭＯＳＦＥＴ４２２−ｋを介してノードＤに電気的に接続される。制御信号４２４−ｋがＨレベルの場合にはＰチャネル型ＭＯＳＦＥＴ４２２−ｋがＯＦＦし、定電流源４０４−ｋはノードＤと電気的に非接続の状態となる。従って、制御信号４２４−１〜ｍをＬレベル又はＨレベルの任意の組み合わせに設定することにより、ＶＤＤ供給線６０とノードＤの間に電気的に接続される定電流源４０４−１〜ｍの任意の組み合わせを実現することができる。

すなわち、Ｐチャネル型ＭＯＳＦＥＴ４２２−１〜ｍは、第３の定電流供給回路の定電流値を切り替える回路として機能し、ＶＤＤ供給線６０からノードＤに流れる定電流値を複数の電流値から選択することができる。

以上の通り、図９に示した電源電圧立ち下がり検出回路４０では、電源電圧の変動を検出するためのコンデンサの容量値と定電流値を可変に制御することができる。従って、検出する電源電圧の下降方向への変動の速さに応じて、電源電圧の変動をすばやく検出するために適切なコンデンサの容量値と定電流値を容易に選択することができる。

なお、図９に示した電源電圧立ち下がり検出回路４０の動作は、図７に示した電源電圧立ち下がり検出回路４０の動作とほぼ同様であり、そのタイミングチャートは図８のタイミングチャートと同様であるため省略する。

２．電子機器
図１０に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、マイクロコンピュータ（ＡＳＩＣ）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０、時計（ＲＴＣ）用ＩＣ（半導体集積回路装置）を含む。

ここで、入力部８２０は、種々のデータを入力するためのものである。半導体集積回路装置８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、マイクロコンピュータ８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。

音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。

時計（ＲＴＣ）用ＩＣ８７０は現在時刻を刻み続ける機能（時計手段）を有するＩＣであり、本実施の形態の半導体集積回路装置の一例にあたる。時計（ＲＴＣ）用ＩＣ８７０は、マイクロコンピュータ８１０が動作中はシステム電源で動作するが、システム動作停止中でもバックアップ電源で動作し続ける。時計（ＲＴＣ）用ＩＣ８７０は、システム電源とバックアップ電源の間で切り替えが起こり電源電圧が急峻に変動しても、内部の定電圧発生回路が定電圧出力を保持するので誤動作しにくい。

図１１（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。

図１１（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。

図１１（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。

本実施の形態の半導体集積回路装置を図１１（Ａ）〜図１１（Ｃ）の電子機器に組み込むことにより、電源電圧の急峻な変動に対しても誤動作しにくく、かつ、消費電力の小さい電子機器を提供することができる。

なお、本実施形態を利用できる電子機器としては、図１１（Ａ）、（Ｂ）、（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる。

なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。

本実施の形態の半導体集積回路装置の機能ブロック図。 本実施の形態の半導体集積回路装置に含まれる定電圧発生回路の構成例を説明するための図。 本実施の形態の半導体集積回路装置に含まれる電源電圧立ち上がり検出回路の構成例を説明するための図。 電源電圧立ち上がり検出回路の動作を説明するためのタイミングチャート。 電源電圧立ち上がり検出回路の第１の変形例を説明するための図。 電源電圧立ち上がり検出回路の第２の変形例を説明するための図。 本実施の形態の半導体集積回路装置に含まれる電源電圧立ち下がり検出回路の構成例を説明するための図。 電源電圧立ち下がり検出回路の動作を説明するためのタイミングチャート。 電源電圧立ち下がり検出回路の変形例を説明するための図。 半導体集積回路装置を含む電子機器のブロック図の一例を示す。 図１１（Ａ）（Ｂ）（Ｃ）は、種々の電子機器の外観図の例である。 従来の定電圧発生回路の構成を説明するための図。 従来の定電圧発生回路において、電源電圧ＶＤＤが変動した時の定電圧出力Ｖｒｅｇの変動について説明するための図。

符号の説明

１ 半導体集積回路装置、１０ 定電圧発生回路、１２ 定電圧出力、２０ 電源電圧変動検出回路、３０ 電源電圧立ち上がり検出回路、３２ 立ち上がり検出信号、４０ 電源電圧立ち下がり検出回路、４２ 立ち下がり検出信号、５０ 供給電位切り替え制御手段、６０ ＶＤＤ供給線、７０ ＶＳＳ供給線、８０ 動作回路、１００ 差動段回路、１０２ 定電流源、１０４ Ｎチャネル型ＭＯＳＦＥＴ、１０６ Ｎチャネル型ＭＯＳＦＥＴ、１０８ Ｐチャネル型ＭＯＳＦＥＴ、１１０ Ｐチャネル型ＭＯＳＦＥＴ、１２０ Ｎチャネル型ＭＯＳＦＥＴ、１２２ 定電流源、１３０ ２入力ＯＲ回路、１５０ 出力段回路、１５２ 定電流源、１５４ Ｐチャネル型ＭＯＳＦＥＴ、１５６ Ｐチャネル型ＭＯＳＦＥＴ、１５８ コンデンサ、１８０ 基準電圧供給回路、１８２ Ｐチャネル型ＭＯＳＦＥＴ、１８４ 定電流源、３０２ コンデンサ、３０２−１〜ｎ コンデンサ、３０４ 定電流源、３０４−１〜ｍ 定電流源、３０６ 定電流源、３０８ Ｎチャネル型ＭＯＳＦＥＴ、３１０ Ｐチャネル型ＭＯＳＦＥＴ、３１２ Ｎチャネル型ＭＯＳＦＥＴ、３１４ Ｐチャネル型ＭＯＳＦＥＴ、３１６−１〜ｎ Ｐチャネル型ＭＯＳＦＥＴ、３１８−１〜ｎ 制御信号、３２０−１〜ｍ Ｎチャネル型ＭＯＳＦＥＴ、３２２−１〜ｍ 制御信号、４０２ コンデンサ、４０２−１〜ｎ コンデンサ、４０４ 定電流源、４０４−１〜ｍ 定電流源、４０６ 定電流源、４０８ Ｐチャネル型ＭＯＳＦＥＴ、４１０ Ｐチャネル型ＭＯＳＦＥＴ、４１２ Ｎチャネル型ＭＯＳＦＥＴ、４１４ Ｐチャネル型ＭＯＳＦＥＴ、４１６ Ｎチャネル型ＭＯＳＦＥＴ、４１８−１〜ｎ Ｎチャネル型ＭＯＳＦＥＴ、４２０−１〜ｎ 制御信号、４２２−１〜ｍ Ｐチャネル型ＭＯＳＦＥＴ、４２４−１〜ｍ 制御信号、８００ 電子機器、８１０ マイクロコンピュータ（ＡＳＩＣ）、８２０ 入力部、８３０ メモリ、８４０ 電源生成部、８５０ ＬＣＤ、８６０ 音出力部、８７０ 時計（ＲＴＣ）用ＩＣ、９５０ 携帯電話、９５２ ダイヤルボタン、９５４ ＬＣＤ、９５６ スピーカ、９６０ 携帯型ゲーム装置、９６２ 操作ボタン、９６４ 十字キー、９６６ ＬＣＤ、９６８ スピーカ、９７０ パーソナルコンピュータ、９７２ キーボード、９７６ 音出力部

Claims (11)

1. 第１の電位供給線によって供給される第１の電位と第２の電位供給線によって供給される前記第１の電位よりも低い第２の電位の差を電源電圧として動作する半導体集積回路装置であって、
   前記第１の電位と前記第２の電位に基づいて一定の定電圧を発生させる定電圧発生回路と、
   前記電源電圧の所定幅の変動を検出する電源電圧変動検出回路と、を含み、
   前記定電圧発生回路は、
   所与の基準電圧及び前記定電圧に基づいて差動動作する差動段回路と、
   前記差動段回路の出力に基づいて前記定電圧を出力する出力段回路と、を含み、
   前記電源電圧変動検出回路が前記電源電圧の変動を検出した場合に、所定の期間だけ前記差動段回路に流れる電流を増加させることを特徴とする半導体集積回路装置。
2. 請求項１において、
   前記電源電圧変動検出回路は、
   前記電源電圧の上昇方向への変動を検出する電源電圧立ち上がり検出回路を含み、
   前記電源電圧立ち上がり検出回路は、
   少なくとも１つのコンデンサを含む第１のコンデンサ回路と、
   所定の定電流を供給する第１の定電流供給回路と、を含み、
   前記第１のコンデンサ回路の一端は前記第１の電位供給線に接続され、
   前記第１の定電流供給回路の一端は前記第２の電位供給線に接続され、
   前記第１のコンデンサ回路の他端と前記第１の定電流供給回路の他端が第１の接続点で接続され、
   前記第１の接続点の電位に基づいて、前記電源電圧の上昇方向への変動を検出することを特徴とする半導体集積回路装置。
3. 請求項２において、
   前記電源電圧立ち上がり検出回路は、
   所定の定電流を供給する第２の定電流供給回路と、
   Ｎｃｈトランジスタと、を含み、
   前記第２の定電流供給回路の一端は前記第１の電位供給線に接続され、
   前記Ｎｃｈトランジスタのソース端子は前記第２の電位供給線に接続され、
   前記Ｎｃｈトランジスタのゲート端子は前記第１の接続点に接続され、
   前記第２の定電流供給回路の他端と前記Ｎｃｈトランジスタのドレイン端子が接続されることを特徴とする半導体集積回路装置。
4. 請求項２において、
   前記電源電圧立ち上がり検出回路は、
   インバータ回路を含み、
   前記インバータ回路の入力端子は前記第１の接続点に接続されることを特徴とする半導体集積回路装置。
5. 請求項２乃至４のいずれかにおいて、
   前記電源電圧立ち上がり検出回路は、
   前記第１のコンデンサ回路の容量値を切り替える回路及び前記第１の定電流供給回路の定電流値を切り替える回路の少なくとも一方を含むことを特徴とする半導体集積回路装置。
6. 請求項１乃至５のいずれかにおいて、
   前記電源電圧変動検出回路は、
   前記電源電圧の下降方向への変動を検出する電源電圧立ち下がり検出回路を含み、
   前記電源電圧立ち下がり検出回路は、
   少なくとも１つのコンデンサを含む第２のコンデンサ回路と、
   所定の定電流を供給する第３の定電流供給回路と、を含み、
   前記第２のコンデンサ回路の一端は前記第２の電位供給線に接続され、
   前記第３の定電流供給回路の一端は前記第１の電位供給線に接続され、
   前記第２のコンデンサ回路の他端と前記第３の定電流供給回路の他端が第２の接続点で接続され、
   前記第２の接続点の電位に基づいて、前記電源電圧の下降方向への変動を検出することを特徴とする半導体集積回路装置。
7. 請求項６において、
   前記電源電圧立ち下がり検出回路は、
   所定の定電流を供給する第４の定電流供給回路と、
   Ｐｃｈトランジスタと、を含み、
   前記第４の定電流供給回路の一端は前記第２の電位供給線に接続され、
   前記Ｐｃｈトランジスタのソース端子は前記第２の接続点に接続され、
   前記Ｐｃｈトランジスタのゲート端子は前記第１の電位供給線に接続され、
   前記第４の定電流供給回路の他端と前記Ｐｃｈトランジスタのドレイン端子が接続されることを特徴とする半導体集積回路装置。
8. 請求項６又は７において、
   前記電源電圧立ち下がり検出回路は、
   前記第２のコンデンサ回路の容量値を切り替える回路及び前記第３の定電流供給回路の定電流値を切り替える回路の少なくとも一方を含むことを特徴とする半導体集積回路装置。
9. 請求項１乃至８のいずれかにおいて、
   前記第１の電位又は第２の電位の少なくとも一方を複数の電位の間で切り替える供給電位切り替え制御手段を含むことを特徴とする半導体集積回路装置。
10. 請求項１乃至９のいずれかにおいて、
    時計手段を含むことを特徴とする半導体集積回路装置。
11. 請求項１乃至１０のいずれかに記載の半導体集積回路装置と、
    入力情報を受け付ける手段と、
    入力情報に基づき前記半導体集積回路装置により処理された結果を出力するための手段とを含むことを特徴とする電子機器。

Images