[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2008515223A - 薄い一面の高誘電率誘電体層の形成方法 - Google Patents

薄い一面の高誘電率誘電体層の形成方法 Download PDF

Info

Publication number
JP2008515223A
JP2008515223A JP2007534604A JP2007534604A JP2008515223A JP 2008515223 A JP2008515223 A JP 2008515223A JP 2007534604 A JP2007534604 A JP 2007534604A JP 2007534604 A JP2007534604 A JP 2007534604A JP 2008515223 A JP2008515223 A JP 2008515223A
Authority
JP
Japan
Prior art keywords
layer
substrate
dielectric constant
dielectric layer
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007534604A
Other languages
English (en)
Inventor
ワジャダ，コリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2008515223A publication Critical patent/JP2008515223A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

半導体に適用される薄い一面のｈｉｇｈ−ｋ層を形成する方法が提供される。当該方法は、処理チャンバー（１０、４０２）内に基板（２５、１０２、２０２、４０６）を設置する工程、基板（２５、１０２、２０２、４０６）上に厚い一面のｈｉｇｈ−ｋ層（２０６）を堆積する工程、及び基板（２５、１０２、２０２、４０６）上に薄い一面のｈｉｇｈ−ｋ層（１０６、２０７）を形成するために、堆積されたｈｉｇｈ−ｋ層（２０６）を薄層化する工程を有する。基板（２５、１０２、２０２、４０６）は該基板とｈｉｇｈ−ｋ層（１０６、２０７）との間に界面層（１０４、２０４）を含んでいてもよい。薄層化工程は、厚いｈｉｇｈ−ｋ層（２０６）を、反応性プラズマエッチング処理、又は、厚いｈｉｇｈ−ｋ層（２０６）の一部を変性した後、その変性部をウェット処理によって除去することが可能なプラズマ処理、に掛けることによって行われ得る。

Description

本発明は半導体処理に関し、より具体的には、半導体応用のための薄い一面の高誘電率誘電体層を形成する方法に関する。
半導体産業において、マイクロエレクトロニクスデバイスの最小形状サイズは、より高速でより低電力のマイクロプロセッサ及びデジタル回路への要求に応えるために深サブミクロン領域に接近しつつある。相補型金属酸化物半導体（ＣＭＯＳ）デバイスの小型化は、ゲート積層体の誘電体材料にスケーリングの制約を課しており、標準的なＳｉＯ２のゲート酸化物誘電体層の厚さは、トンネル電流がトランジスタ性能に著しい影響を及ぼす限界（およそ１０Å）へと近付きつつある。
デバイスの信頼性を向上させ、且つゲート電極からトランジスタのチャネルへの電子のリークを低減するため、半導体トランジスタ技術はゲート積層体に、約１５Å未満の等価ゲート酸化膜厚さ（ＥＯＴ）を維持しながらゲート誘電体層の物理的な厚さを増大可能な高誘電率の誘電体材料（ここでは、“ｈｉｇｈ−ｋ”材料とも称する）を使用している。ＥＯＴはゲート誘電体材料の厚さの相対指標であり、そのゲート誘電体材料と同一の容量値を有するＳｉＯ２層の実際の物理的厚さに関する指標である。容量は誘電率に正比例し、層の厚さに反比例するので、誘電率の増大は同一容量を維持するために厚さを増大することを可能にする。
ＳｉＯ２の誘電率（ｋ〜３．９）より高い誘電率を特徴とする誘電体材料は一般的にｈｉｇｈ−ｋ材料と呼ばれている。さらに、ｈｉｇｈ−ｋ材料は基板表面に成長される誘電体材料（例えば、ＳｉＯ２、ＳｉＯｘＮｙ）ではなく、基板上に堆積される誘電体材料（例えば、ＨｆＯ２、ＺｒＯ２）を呼ぶことがある。ｈｉｇｈ−ｋ材料は金属のケイ酸塩又は酸化物を組み込んでいてもよく、これらにはＴａ２Ｏ５（ｋ〜２６）、ＴｉＯ２（ｋ〜８０）、ＺｒＯ２（ｋ〜２５）、Ａｌ２Ｏ３（ｋ〜９）、ＨｆＳｉＯｘ（ｋ〜４−２５）及びＨｆＯ２（ｋ〜２５）が含まれる。サブミクロン領域の寸法を有する形状の製造は、ｈｉｇｈ−ｋ層の厚さの隙間又はバラつきが最小にされた非常に薄い（すなわち、約１００Å未満の厚さを有する）ｈｉｇｈ−ｋ層の形成を必要とする。
本発明は、最小の隙間と良好な厚さ均一性とを備えた薄い一面のｈｉｇｈ−ｋ層を基板上に形成する方法を提供することを目的とする。
本発明に係る方法は、処理チャンバー内に基板を設ける設置工程、前記基板上に厚い一面のｈｉｇｈ−ｋ層を堆積する堆積工程、及び前記基板上に薄い一面のｈｉｇｈ−ｋ層を形成するために、堆積されたｈｉｇｈ−ｋ層を薄くする薄層化工程を有する。この薄層化工程は、堆積されたｈｉｇｈ−ｋ層の一部を除去する反応性プラズマエッチング処理、あるいは代替的に、堆積されたｈｉｇｈ−ｋ層を変性／薄層化し、ｈｉｇｈ−ｋ層の変性された部分をウェット処理によって除去するプラズマ処理を有し得る。
本発明の一実施形態において、厚い一面のｈｉｇｈ−ｋ層は約３０Åと約２００Åとの間の厚さを有する。他の例では、厚い一面のｈｉｇｈ−ｋ層の厚さは約５０Åと約１００Åとの間とし得る。認識されるように、一面の層を形成するのに必要な最小厚さは、ｈｉｇｈ−ｋ材料ごとに異なり得る。しかしながら、この最小厚さは典型的に、ゲート積層体のｈｉｇｈ−ｋ材料の所望厚さより大きい。故に、一面のｈｉｇｈ−ｋ層が実現された後に、この層の一部が除去すなわち薄層化され、より薄い所望厚さの一面のｈｉｇｈ−ｋ層が残される。本発明の一実施形態において、薄い一面のｈｉｇｈ−ｋ層は約５Åと約５０Åとの間の厚さを有し得る。他の例では、薄い一面のｈｉｇｈ−ｋ層の厚さは約３０Åと約４０Åとの間とし得る。
図１Ａ及び１Ｂは、本発明の実施形態に従って形成されたｈｉｇｈ−ｋ層を含んだゲート積層体を表す概略断面図である。図１Ａは、図示されたエッチング形状を形成する異方性プラズマエッチングプロセス後の、途中まで完成されたゲート積層体１００を示している。例示されたゲート積層体１００は、ソース領域１１３及びドレイン領域１１４、誘電体界面層１０４、ｈｉｇｈ−ｋ層１０６、ゲート電極層１０８、反射防止膜（ＡＲＣ）／ハードマスク層１１０、及びフォトレジスト層１１２を有する基板１０２を含んでいる。基板１０２は、例えば、Ｓｉ、Ｇｅ、Ｓｉ／Ｇｅ、又はＧａＡｓを含むことができる。本発明の一実施形態において、基板１０２はエピタキシャルＳｉ又はポリＳｉを含むＳｉ基板とし得る。Ｓｉ基板は形成されるデバイスの種類に応じてｎ型又はｐ型とし得る。基板１０２は如何なる大きさであってもよく、例えば２００ｍｍ基板、３００ｍｍ基板、又は更に大きい基板とし得る。
誘電体界面層１０４は、例えば、酸化物層（例えば、ＳｉＯ２）、窒化物層（例えば、ＳｉＮｘ）若しくは酸窒化物層（例えば、ＳｉＯｘＮｙ）、又はこれらの組み合わせとし得る。基板表面の誘電体界面層１０４は、界面状態の特性を保護し、且つｈｉｇｈ−ｋ層１０６と基板１０２との間に良好な電気特性を有する界面を形成することができる。しかしながら、界面層１０４の存在はゲート積層体１００全体の誘電率を低下させるので、薄いｈｉｇｈ−ｋ層１０６と集積されるとき、界面層１０４は非常に薄くされる必要がある。Ｓｉ基板を含む集積回路は、一般的に、高電子移動度及び低電子トラップ密度などの優れた電気特性を有し得るＳｉＯ２及び／又はＳｉＯｘＮｙの界面層を使用する。現在のところ、ＳｉＯ２及び／又はＳｉＯｘＮｙ界面層上に形成されたｈｉｇｈ−ｋ層を含むゲート積層体は、厚さが約５−１０Åのみの界面層を必要とする。
ｈｉｇｈ−ｋ層は、更に詳細に後述される本発明に係る方法に従って形成される。ｈｉｇｈ−ｋ層１０６は、例えば金属酸化物又は金属ケイ酸塩、例えばＴａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＨｆＳｉＯｘ、ＨｆＯ２、ＺｒＳｉＯｘ、ＴａＳｉＯｘ、ＳｒＯｘ、ＳｒＳｉＯｘ、ＬａＯｘ、ＬａＳｉＯｘ、ＹＯｘ若しくはＹＳｉＯｘ又はこれらの２つ以上の組み合わせを含み得る。ｈｉｇｈ−ｋ層１０６の厚さは、例えば約５Åと約５０Åとの間や約３０−４０Åとし得る。図１Ａのゲート電極層１０８は、例えばドープトポリＳｉとし得る。所望寸法を有するエッチング形状の形成を可能とする適当なＡＲＣ／ハードマスク層１１０及びフォトレジスト層１１２の選定は、リソグラフィ及びプラズマエッチングの当業者に周知である。
図１Ｂは、図示されたエッチング形状を形成する異方性プラズマエッチングプロセス後の、途中まで完成された別のゲート積層体１００を示している。ゲート積層体１０１は図１Ａに示された材料層群に加えて金属ゲート電極層１０７を含んでいる。金属ゲート電極層１０７は、例えば、約１００Åの厚さとすることができ、Ｗ、ＷＮ、Ａｌ、ＴａＮ、ＴａＳｉＮ、ＨｆＮ、ＨｆＳｉＮ、ＴｉＮ、ＴｉＳｉＮ、Ｒｅ、Ｒｕ又はＳｉＧｅを含み得る。伝統的なポリＳｉゲート電極層を置換する、あるいは共に集積される金属ゲート電極を導入することは、ポリシリコンゲートの空乏化効果除去、シート抵抗低減、信頼性向上、及び先行するｈｉｇｈ−ｋ層に関する熱的安定性向上の可能性を含め、幾つかの利点をもたらし得る。
図２Ａ乃至２Ｄは、本発明の一実施形態に従った薄い一面のｈｉｇｈ−ｋ層の基板上への形成を示す概略図である。図２Ａは、基板２０２とその上に形成された誘電体界面層２０４とを含む基板構造２００を示している。上述のように、界面層２０４は例えば酸化物層、窒化物層若しくは酸窒化物層、又はこれらの組み合わせとし得る。酸化物、窒化物及び酸窒化物の層を形成するプロセスは、半導体プロセスの当業者に周知である。他の例では、界面層２０４は存在しなくてもよい。
一般に、基板上に薄膜を堆積するとき、相異なるモードの膜成長に遭遇し得る。フランク・ファン・デル・メルベ様式の薄膜成長は、基板上への層成長による理想的なエピタキシャル層によって特徴付けられ、一方、ボルマー・ウェーバ様式の薄膜成長は基板上へのアイランド成長によって特徴付けられる。ストランスキー・クラスタノフ様式の薄膜成長は基板上への層成長による層に加えてアイランド成長によって特徴付けられる。ｈｉｇｈ−ｋ材料を用いると、ボルマー・ウェーバ及び／又はストランスキー・クラスタノフの成長モードが頻繁に観察される。
図２Ｂは、界面層２０４上に形成されたｈｉｇｈ−ｋ材料２０３のアイランドを示している。上述のように、ｈｉｇｈ−ｋ材料２０３は金属酸化物若しくは金属ケイ酸塩、又はこれらの組み合わせを含み得る。図２Ｂは、界面層２０４上にｈｉｇｈ−ｋ材料２０３を堆積するときのボルマー・ウェーバ成長を例示している。隙間がなく良好な厚さ均一性を備えた薄い一面のｈｉｇｈ−ｋ層を形成する（フランク・ファン・デル・メルベ成長モード）代わりに、図２Ｂに描かれた堆積プロセスは、ｈｉｇｈ−ｋアイランド間に界面層２０４を露出させる隙間を備えた堆積ｈｉｇｈ−ｋ材料のアイランドを形成する。図２Ｂでは、アイランドは例えば約５Åと約５０Åとの間、又はそれより大きくなり得る厚さＤ２０３を有している。アイランドの厚さＤ２０３及び横方向の大きさは、ｈｉｇｈ−ｋ材料２０３の種類と界面層２０４の種類とに依存して変わってくる。さらに、アイランドの厚さＤ２０３及び横方向の大きさは、ｈｉｇｈ−ｋ材料２０３と界面層２０４との堆積条件及びアニール条件に依存して変わる。
ｈｉｇｈ−ｋ材料２０３は、例えば、薄膜堆積の当業者に周知な様々な堆積法を用いて界面層上に堆積され得る。これら堆積法には、以下に限定されないが、熱化学的気相堆積（ＴＣＶＤ）、プラズマ化学的気相堆積（ＰＥＣＶＤ）、原子層堆積（ＡＬＤ）及び物理的気相堆積（ＰＶＤ）が含まれる。ＴＣＶＤ法にて基板上にｈｉｇｈ−ｋ層を堆積するように構成された典型的な処理システムは図４に示されている。
基板構造２００にｈｉｇｈ−ｋ材料を集積する１つの要件は、ｈｉｇｈ−ｋ材料２０３が界面層２０４上（又は、界面層が存在しないときには基板２０２上）に一面の層を形成することと、その一面の層が良好な厚さ均一性を有することである。良好な厚さ均一性を有する一面のｈｉｇｈ−ｋ層は、デバイスの信頼性を向上させ、且つｈｉｇｈ−ｋ材料２０３の上に位置するゲート電極から基板２０２への電子リークを低減させるために必要である。
図２Ｂにおける基板構造２００上へのｈｉｇｈ−ｋ材料の更なる堆積により、図２Ｃに示されるように、界面層２０４上の厚い一面のｈｉｇｈ−ｋ層２０６が得られる。一面のｈｉｇｈ−ｋ層とは、ここでは、下に位置する界面層２０４又は基板２０２を隙間なく完全に覆う、例えば、これらの上の全体にわたって連続している、ｈｉｇｈ−ｋ層のことを言う。厚い一面のｈｉｇｈ−ｋ層２０６は、例えば、良好な厚さ均一性を備えた約３０Åと約２００Åとの間の厚さＤ２０６を有し得る。上記のように、一面の層が実現されるまでに堆積されなければならないｈｉｇｈ−ｋ層の最小厚さは、ｈｉｇｈ−ｋ材料の間でも変わり得るが、概して５０Åより大きい。しかしながら、この厚さＤ２０６は、例えば約１０Åと約４０Åとの間の厚さＤ２０６を要求する多くの半導体デバイスにとって大きすぎる。Ｄ２０６より小さい厚さを有する薄い一面のｈｉｇｈ−ｋ層は、単純には界面層２０４上に堆積され得ない。故に、本発明に係る方法によって、先ず厚さＤ２０６の一面のｈｉｇｈ−ｋ層が形成され、その後、Ｄ２０６より小さい所望厚さを達成するためにこの層が薄層化される。
図２Ｄは、本発明の一実施形態に従った薄い一面のｈｉｇｈ−ｋ層２０７の形成を示している。薄い一面のｈｉｇｈ−ｋ層２０７は、図２Ｃに示された厚い一面のｈｉｇｈ−ｋ層２０６を先ず堆積し、その後、厚さＤ２０６より小さい厚さＤ２０７を有する薄い一面のｈｉｇｈ−ｋ層２０７を形成するように層２０６を薄層化することによって形成される。本発明の一実施形態によれば、厚さＤ２０６は約３０Åと約２００Åとの間とし得る。他の例では、厚さＤ２０６は約５０Åと約１００Åとの間とし得る。本発明の一実施形態によれば、厚さＤ２０７は約５Åと約５０Åとの間とし得る。他の例では、厚さＤ２０７は約３０Åと約４０Åとの間とし得る。
本発明の一実施形態に従って、厚い一面のｈｉｇｈ−ｋ層２０６の薄層化はプラズマ処理システムにて行われ得る。本発明の一実施形態に従って、この薄層化は、プラズマ処理システムから排除されるハロゲン含有エッチング生成物を形成するようにｈｉｇｈ−ｋ層２０６と反応する攻撃的なハロゲン含有ガスを用いた、ｈｉｇｈ−ｋ層２０６の反応性プラズマエッチングによって実行され得る。Ｘをハロゲンとして、一般的化学式ＨＸ、Ｘ２、ＣｘＸｚ又はＣｘＨｙＸｚを有するハロゲン含有ガスが用いられ得る。
図２Ｅ及び２Ｆは、本発明の他の一実施形態に従った薄い一面のｈｉｇｈ−ｋ層の基板上への形成を概略的に示している。図２Ｃの厚い一面のｈｉｇｈ−ｋ層２０６の薄層化は、ウェット処理と組み合わされたプラズマ変性（ｍｏｄｉｆｙｉｎｇ）／薄層化処理によって行われ得る。図２Ｆにおいてｈｉｇｈ−ｋ層２０６を完全に除去することなく部分的に除去及び／又は変性するために、イオン衝撃が利用可能である。
図２Ｅは、ｈｉｇｈ−ｋ層２０６に行われたプラズマ変性／薄層化処理後の変性部２０６ａを概略的に示している。一例において、プラズマは、例えばＨＢｒ若しくはＨＣｌである反応性ガスと、不活性ガスとを含み得る。他の一例においては、プラズマは、プラズマ環境においてｈｉｇｈ−ｋ層２０６に対して非反応性であるが、ｈｉｇｈ−ｋ層２０６を効率的に分断及び／又は薄層化して後続のウェットエッチング処理が分断（変性）部２０６ａを非変性部２０６ｂから効率的に除去できるようにするのに十分なエネルギーをイオンが有する、化学的に不活性なガス種のみを含んでいてもよい。不活性ガスは、例えば、希ガスＨｅ、Ｎｅ、Ａｒ、Ｋｒ及びＸｅを含み得る。プラズマ変性／薄層化処理の正確な効果はプラズマ処理で使用されるガスに依存し得る。プラズマ処理はｈｉｇｈ−ｋ層２０６のアモルファスの含有率を増大させ、場合によって、部分２０６ａの原子フラグメントを作り出している化学結合を切断するものと考えられる。ここで提案されるプラズマ処理における部分２０６ａの分子構造の分断は、非変性部２０６ｂ、界面層２０４及び基板２０２に対して変性部２０６ａの高いエッチング選択性を有するウェット化学エッチングの選択範囲を拡げることができる。これに続くウェットエッチング処理は、変性部２０６ａを非変性部２０６ｂから除去し、それにより厚さＤ２０７を有する薄い一面のｈｉｇｈ−ｋ層２０７を形成するために、例えば、熱硫酸（Ｈ２ＳＯ４）又は弗酸（ＨＦ（ａｑ））を使用し得る。ｈｉｇｈ−ｋ層２０６ｂはプラズマ変性／薄層化処理において横切られていないため、下に位置する界面層２０４及び基板２０２にダメージが発生する可能性が低減される。基板から薄い層を除去するウェット処理は半導体プロセスの当業者に周知である。
ｈｉｇｈ−ｋ層２０６のプラズマ処理は、界面層２０４の厚さの増大をもたらし得る。ｈｉｇｈ−ｋ層２０６のプラズマ処理中における界面層２０４の厚さの増大を最小化する方法は、同日出願の米国特許出願「Ａ ＭＥＴＨＯＤ ＡＮＤ ＳＹＳＴＥＭ ＦＯＲ ＦＯＲＭＩＮＧ Ａ ＦＥＡＴＵＲＥ ＩＮ Ａ ＨＩＧＨ−Ｋ ＬＡＹＥＲ」に記載されている。なお、この出願の内容は参照することによってここに組み込まれる。
図３は、本発明の一実施形態に従った薄い一面のｈｉｇｈ−ｋ層の形成方法を例示するフローチャートである。プロセス３００は、３０２にて、基板上にｈｉｇｈ−ｋ層を堆積するように構成された処理チャンバーに基板を設置することを含んでいる。本発明の一実施形態において、基板は更に該基板上に形成された界面層を含み得る。３０４にて、基板上にｈｉｇｈ−ｋ層が堆積される。この堆積処理は、基板上に厚い一面のｈｉｇｈ−ｋ層を形成するのに所望される時間にわたって実行される。３０６にて、厚い一面のｈｉｇｈ−ｋ層は薄層化され、薄い一面のｈｉｇｈ−ｋ層が形成される。本発明の一実施形態において、この薄層化は反応性プラズマエッチングを用いて行われ得る。本発明の他の一実施形態においては、プラズマ処理はプラズマ変性／薄層化処理と、その後のｈｉｇｈ−ｋ層の変性部をｈｉｇｈ−ｋ層の非変性部から除去するウェット処理とを含み得る。当業者に認識されるように、図３のフローチャートの工程又は段階の各々は１つ又は複数の別個の工程及び／又は処理を含んでいてもよい。従って、３０２、３０４、３０６の３つの工程のみを列挙していることは、本発明に係る方法を専ら３つの工程又は段階に限定するものと理解されるべきではない。また、代表的な各々の工程又は段階３０２、３０４、３０６は単一の処理のみに限定されると理解されるべきではない。
図４は、本発明の一実施形態に従って基板上にｈｉｇｈ−ｋ層を堆積するためのプラズマ処理システムを概略的に示している。具体的には、処理システム４００はＴＣＶＤ法にて基板４０６上にｈｉｇｈ−ｋ層を堆積するために構成されている。処理システム４００は処理チャンバー４０２、ガス供給系４０８、ポンプ系４１２、処理監視系４３８及び制御器４３６を有している。処理チャンバー４０２は、上に処理対象の基板４０６が添えられる基板ホルダー４０４を有している。基板４０６は、ロボット基板搬送系によってスロット弁（図示せず）及びチャンバー貫通路（図示せず）を通って処理チャンバーに搬出入され、基板ホルダー４０４に内蔵された基板リフトピン（図示せず）によって受け取られ、内蔵された装置によって機械的に平行移動させられる。基板４０６は基板搬送系から受け取られると、基板ホルダー４０４の上表面まで下降させられる。基板４０６は、例えばシリコン基板とすることができ、形成されるデバイスの種類に応じて、例えば２００ｍｍ基板、３００ｍｍ基板又は更に大きい基板などの、何らかの直径の基板からなり得る。
基板４０６は静電クランプ（図示せず）によって基板ホルダー４０４に貼り付けられることができる。また、基板ホルダー４０４は更に、再循環冷却材流を含んだ冷却系（図示せず）を有しており、この冷却材流は基板ホルダー４０４から熱を受け取って熱交換器系まで熱伝達したり、あるいは加熱するときには、熱交換器系からの熱を伝達したりする。さらに、基板４０６と基板ホルダー４０４との間のガスギャップの熱伝導率を改善するために、ガスは基板４０６の裏側に供給されてもよい。このようなシステムが使用されるのは、上昇温度又は下降温度での基板の温度制御が要求されるときである。
ガス供給系４０８は処理ガス４１０を処理チャンバー４０２に導き入れる。ガス供給系４０８は、ｈｉｇｈ−ｋ前駆物質を含む少なくとも１つの前駆体源４２２を含んだ液体供給系（ＬＤＳ）４２０を有している。前駆物質の気化器４２６への導入は、液体質量流制御器（ＬＭＦＣ）４２４を用いて制御可能である。気化器４２６からの気化された前駆物質はガスボックス４２８からガス管線４３０を介して供給される搬送ガスと混合され、その混合物はガス管線４３４を介して処理チャンバー４０２に供給されることができる。パージガス（例えば、Ａｒ）及び他のガス（例えば、Ｏ２、Ｎ２及びＨ２Ｏ）は、ガスボックス４２８から処理チャンバー４０２に更なるガス管線４３２を用いて直接的に供給可能である。ガス供給系４０８は外部の（ｅｘ−ｓｉｔｕ）ガス源から処理チャンバー４０２への処理ガス４１０の供給の独立した制御を可能にしている。ガス供給系４０８は処理チャンバー４０２内で、ガスを噴出させる例えばシャワーヘッド等のガス分配源を用い得る。本発明の代わりの一実施形態においては、ガス供給系４０８は、固体の前駆物質を気化させ、気化された前駆物質を処理チャンバー４０２にガス管線４３４を介して供給するように構成されることが可能である。
真空ポンプ系４１２は真空ポンプ４１８、トラップ４１６、及び自動圧力制御器（ＡＰＣ）４１４を有している。真空ポンプ４１８は、最大で毎秒５０００リットルの速度でポンプ可能なターボ分子ポンプ（ＴＭＰ）と、チャンバー圧力を絞るための仕切り弁を含み得る。他の例では、真空ポンプ４１８はドライ式のポンプを含み得る。処理中、処理ガス４１０は処理チャンバー４０２にガス供給系４０８を介して導入されることが可能であり、処理圧力はＡＰＣ４１４によって調整される。トラップ４１６は未反応の前駆物質及び副生成物を処理チャンバー４０２から収集することができる。
制御器４３６はマイクロプロセッサ、メモリ、及び、処理システム４００からの出力を監視するとともに処理システム４００への入力を伝達し且つアクティブにするに十分な制御電圧を生成可能なデジタル入／出力ポートを含んでいる。さらに、制御器４３６は、処理チャンバー４０２、処理監視系４３８、ガス供給系４０８、及び真空ポンプ系４１２に結合されており、それらと情報を交換する。メモリ内に格納されたプログラムが、処理システム４００の上述の構成要素を蓄積されたプロセスレシピに従って制御するために使用される。制御器４３６の一例はＤＥＬＬ社から入手可能なＤＥＬＬ ＰＲＥＣＩＳＩＯＮ ＷＯＲＫＳＴＡＴＩＯＮ６１０（登録商標）である。
処理監視系４３８は処理環境内の、例えば、前駆体、反応副生成物、及び他のガス等のガス種を測定する。図４の処理監視系４３８要素は処理チャンバー４０２に取り付けられている。これに代わる実施形態においては、処理監視系４３８の一部の構成要素は処理チャンバー４０２から下流に配置される。堆積プロセスの状態を決定し、要求通りのプロセスを確実にするフィードバックを提供するため、処理監視系４３８は制御器４３６とともに使用され得る。
基板４０６はｈｉｇｈ−ｋ層の所望の堆積をもたらす時間にわたって処理ガスに晒される。ｈｉｇｈ−ｋ層の所望の堆積を可能にするプロセス条件は、直接的な実験及び／又は実験設計によって決定されてもよい。例えば、調整可能なプロセスパラメータには、数あるパラメータの中でも、時間、温度（例えば、基板温度）、処理圧力、処理ガス及び処理ガスの相対的なガス流量が含まれ得る。堆積プロセスのプロセスパラメータ空間は、例えば、約１０Ｔｏｒｒ未満のチャンバー圧力、２０００ｓｃｃｍ未満の処理ガス流量、１０００ｓｃｃｍ未満の前駆体ガス流量、及び約２００℃より高い基板温度を用いることができる。
ＴＣＶＤを用いて金属酸化物のｈｉｇｈ−ｋ誘電体層を堆積するとき、金属含有前駆体を有する処理ガスが、処理対象の加熱基板を包含する処理チャンバー内に導入される。基板は、金属酸化物ｈｉｇｈ−ｋ層の所望の堆積をもたらす時間にわたって処理ガスに晒される。金属酸化物ｈｉｇｈ−ｋ材料は金属酸化物化学的気相堆積（ｍｅｔａｌ ｏｘｉｄｅ ＣＶＤ；ＭＯＣＶＤ）前駆体から堆積可能である。Ｈｆ及びＺｒ（Ｍ＝Ｈｆ、Ｚｒ）である典型的な場合には、ＭＯＣＶＤ前駆体は、約３００℃より高い基板温度で金属酸化物層を堆積可能な金属アルコキシド（例えば、Ｍ（ＯＲ）ｎ）及び金属アルキルアミド（例えば、Ｍ（ＮＲ）４）を有し得る。金属アルコキシド前駆体は、例えば、Ｍ（ＯＭｅ）４、Ｍ（ＯＥｔ）４、Ｍ（ＯＰｒ）４及びＭ（ＯＢｕｔ）４などの四配位錯体から選択され得る。ここで、Ｍｅはメチル基、Ｅｔはエチル基、Ｐｒはプロピル基、そしてＢｕｔはｔ−ブチル基である。金属アルキルアミド前駆体は、例えば、Ｍ（ＮＭｅ２）４、Ｍ（ＮＥｔ２）４及びＭ（ＮＰｒ２）４から選択され得る。ＭＯＣＶＤ前駆体はまた、例えばＭ（ＯＢｕｔ）２（ＭＭＰ）２及びＭ（ＭＭＰ）４などの六配位錯体から選択され得る。ここで、ＭＭＰ＝ＯＣＭｅ２ＣＨ２ＯＭｅである。当業者に認識されるように、本発明の範囲を逸脱することなく他の金属含有前駆体も用いられ得る。
Ｈｆ（ＯＢｕｔ）４は、デバイス製造のためのＨｆＯ２ｈｉｇｈ−ｋ層の堆積を可能にするハフニウム含有ＭＯＣＶＤ前駆体である。Ｈｆ（ＯＢｕｔ）４は比較的高い蒸気圧（６５℃のときＰｖａｐ〜１Ｔｏｒｒ）を有するため、前駆体と、処理チャンバーに前駆体を運搬する前駆体供給管線とについて最小限の加熱を要求する。さらに、Ｈｆ（ＯＢｕｔ）４は約２００℃未満の温度では分解せず、チャンバー壁との相互作用及び気相反応によって前駆体の分解を有意に抑制する。Ｈｆ（ＯＢｕｔ）４前駆体は、例えば、５０℃又はそれより高い温度に維持された気化器を有する液体供給系を用いて処理チャンバー内に供給されることができる。処理チャンバーへの前駆体の供給を助けるために、気化された前駆体に不活性搬送ガス（例えば、Ｈｅ、Ｎ２）が混合され得る。
Ｈｆ（ＯＢｕｔ）４は、適切なプロセス条件下で化学量論的なＨｆＯ２層を成長させるために必要なＨｆ金属と酸素との双方を含有しており、それによってプロセスの複雑さが緩和される。他の例では、ＭＯＣＶＤ前駆体を含有する処理ガスは更に、第２の酸素源として第２の酸素含有ガスを含むこともできる。
同様に、金属ケイ酸塩ｈｉｇｈ−ｋ材料はＭＯＣＶＤ前駆体及びシリコン含有ガスから堆積されることができる。例えば、ＨｆＳｉＯｘｈｉｇｈ−ｋ層は、Ｈｆ（ＯＢｕｔ）４前駆体及びシリコン含有ガスを用いて基板上に堆積可能である。シリコン含有ガスは、例えば、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）、ビス（ｔ−ブチルアミノ）シラン（ＳｉＨ２（ＮＢｕｔ）２）、テトラキス（ジメチルアミノ）シラン（Ｓｉ（ＮＭｅ２）４）若しくはテトラエチルオルトケイ酸塩（ＴＥＯＳ、Ｓｉ（ＯＥｔ）４）、又はこれらの二つ以上の組み合わせを含み得る。
処理ガスは更に搬送ガス（例えば、不活性ガス）及び酸化ガスを含み得る。不活性ガスはＡｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ及びＮ２の少なくとも１つを含み得る。不活性ガスの付加は、例えば、処理ガスを希釈し、あるいは処理ガスの分圧を調整する。酸化ガスは、例えば、Ｏ２、Ｏ３、Ｈ２Ｏ、Ｈ２Ｏ２、ＮＯ、ＮＯ２及びＮ２Ｏの少なくとも１つを有する酸素含有ガスを含み得る。堆積プロセスにおける酸素含有ガスの役割は、金属酸化物又は金属ケイ酸塩のｈｉｇｈ−ｋ層中の如何なる酸素空孔をも満たすこと、又は金属酸化物前駆体を化学的に変性させることである。この変性は気相又は堆積表面における酸素含有ガスの金属酸化物前駆体との相互作用を含み得る。
図５乃至８は、本発明の実施形態に従って薄い一面のｈｉｇｈ−ｋ層を形成するように厚い一面のｈｉｇｈ−ｋ層をプラズマ処理するために使用され得るプラズマ処理システムを示す概略図である。図５は、本発明の一実施形態に従ってｈｉｇｈ−ｋ層を処理するように構成されたプラズマ処理システムを概略的に示している。図５に描かれたプラズマ処理システム１は、プラズマを持続させることが可能で、処理領域４５におけるプラズマの生成を容易にするように構成されたプラズマ処理チャンバー１０を含んでいる。プラズマ処理システム１は更に、処理されるべき基板２５が上に添えられる基板ホルダー２０、処理ガス４２をプラズマ処理チャンバー１０に導き入れるガス供給系４０、ＲＦ発生器３０及びＲＦ電力を基板ホルダー２０に伝達するインピーダンス整合回路３２、真空ポンプ系５０、プラズマ監視系５７、並びに制御器５５を有している。
ガス供給系４０は、外部の（ｅｘ−ｓｉｔｕ）ガス源から処理チャンバーへの処理ガスの供給の独立した制御を可能にしている。イオン化ガス又は混合ガスがガス供給系４０を介して導入されるとともに、処理圧力が調整される。例えば、真空ポンプ系５０及びガス供給系４０を制御するために制御器５５が使用される。
基板２５は、ロボット基板搬送系によってスロット弁（図示せず）及びチャンバー貫通路（図示せず）を通して処理チャンバー１０に搬出入され、基板ホルダー２０に内蔵された基板リフトピン（図示せず）によって受け取られ、内蔵された装置によって機械的に平行移動させられる。基板２５は基板搬送系から受け取られると、基板ホルダー２０の上表面まで下降させられる。
代わりの一実施形態においては、基板２５は静電クランプ（図示せず）によって基板ホルダー２０に貼り付けられることができる。また、基板ホルダー２０は更に、再循環冷却材流を含んだ冷却系（図示せず）を有しており、この冷却材流は基板ホルダー２０から熱を受け取って熱交換器系まで熱伝達したり、あるいは加熱するときには、熱交換器系からの熱を伝達したりする。さらに、基板２５と基板ホルダー２０との間のガスギャップの熱伝導率を改善するために、ガスは基板２５の裏側に供給されてもよい。このようなシステムが使用されるのは、上昇温度又は下降温度での基板の温度制御が要求されるときである。例えば、基板の温度制御は、プラズマから基板２５に伝達される熱流束と基板ホルダー２０への伝導によって基板２５から除去される熱流束との平衡によって達成される定常状態の温度に対し、それを超える温度で有用となり得る。他の実施形態においては、例えば抵抗加熱素子又は熱電加熱器／冷却器などの加熱素子が含められる。
図５に示された実施形態においては、基板ホルダー２０は更に、処理領域４５のプラズマに無線周波数（ＲＦ）電力を結合させる電極として作用することが可能である。例えば、基板ホルダー２０は、ＲＦ発生器３０から該基板ホルダー２０へのインピーダンス整合回路３２を介したＲＦ電力の伝送によって、あるＲＦ電圧に電気的にバイアスされることができる。このＲＦバイアスは電子を加熱し、それによってプラズマを形成・維持するように作用する。この構成において、システムはＲＩＥ炉として動作し、チャンバー及び上部のガス供給電極は接地面として作用する。ＲＦバイアスの典型的な周波数は１ＭＨｚから１００ＭＨｚの範囲であり、好ましくは１３．５６ＭＨｚである。
代わりの一実施形態においては、ＲＦ電力は基板ホルダー電極に複数の周波数で印加され得る。さらに、インピーダンス整合回路３２は、反射される電力を最小化することによって、処理チャンバー１０内のプラズマへのＲＦ電力の移送を最大化するように作用する。整合回路トポロジー（例えば、Ｌ型、π型、Ｔ型）及び自動制御方法は技術的に知られている。
引き続き図５を参照するに、処理ガス４２は処理領域４５にガス供給系４０を介して導入される。ガス供給系４０はシャワーヘッドを含むことができ、処理ガス４２はガス供給系から処理領域４５に、ガス注入プレナム（ｐｌｅｎｕｍ）（図示せず）、一連のバッフル板（図示せず）及びマルチ開口シャワーヘッド型のガス注入板（図示せず）を介して供給される。
真空ポンプ系５０は、最大で毎秒５０００リットルの（及び、これより大きい）速度でポンプ可能なターボ分子真空ポンプ（ＴＭＰ）と、チャンバー圧力を絞るための仕切り弁を含み得る。ドライプラズマエッチングで使用される従来からのプラズマ処理装置では、毎秒１０００から３０００リットルのＴＭＰが使用される。ＴＭＰは低圧処理、典型的には５０ｍＴｏｒｒ未満で有用である。高圧処理（すなわち、１００ｍＴｏｒｒより高い）の場合には、機械的な増圧ポンプ及びドライ式の粗引きポンプが使用される。
制御器５５はマイクロプロセッサ、メモリ、及び、プラズマ処理システム１からの出力を監視するとともにプラズマ処理システム１への入力を伝達し且つアクティブにするに十分な制御電圧を生成可能なデジタル入／出力ポートを含んでいる。さらに、制御器５５は、ＲＦ発生器３０、インピーダンス整合回路３２、ガス供給系４０、プラズマ監視系５７、及び真空ポンプ系５０に結合されており、それらと情報を交換する。メモリ内に格納されたプログラムが、プラズマ処理システム１の上述の構成要素を蓄積されたプロセスレシピに従って制御するために使用される。制御器５５の一例はテキサスインスツルメント社から入手可能なデジタル信号プロセッサ（ＤＳＰ）；型番ＴＭＳ３２０である。
プラズマ監視系５７は、例えば、プラズマ環境内の励起粒子を測定する発光分光（ＯＥＳ）系、及び／又はプラズマ密度を測定する例えばラングミュア探針などのプラズマ診断系を有することができる。プラズマ監視系５７は、エッチングプロセスの状態を決定し、要求通りのプロセスを確実にするフィードバックを提供するため、制御器５５とともに使用され得る。他の例では、プラズマ監視系５７はマイクロ波及び／又はＲＦ診断系を有してもよい。
図６は、本発明の他の一実施形態に従ってｈｉｇｈ−ｋ層を処理するように構成されたプラズマ処理システムを概略的に示している。図６のプラズマ処理システム２は、図５に描かれ、それを参照して説明されたシステム１の構成要素を含んでおり、更には、プラズマ密度を潜在的に高め、且つ／或いはプラズマ処理の均一性を向上させるために、機械的又は電気的の何れかで回転するＤＣ磁場系６０を含んでいる。また、回転速度及び磁場強度を調整するため、制御器５５は回転磁場系６０にも結合されている。
図７は、本発明の更に他の一実施形態に従ってｈｉｇｈ−ｋ層を処理するように構成されたプラズマ処理システムを概略的に示している。図７のプラズマ処理システム３は、図５に描かれ、それを参照して説明されたシステム１の構成要素を含んでおり、更には、ＲＦ発生器７２からインピーダンス整合回路７４を介してＲＦ電力が結合される上部プレート電極７０を含んでいる。この上部電極へのＲＦ電力印加の典型的な周波数は１０ＭＨｚから２００ＭＨｚの範囲であり、例えば６０ＭＨｚである。さらに、基板ホルダー２０への電力印加の典型的な周波数は０．１ＭＨｚから３０ＭＨｚの範囲であり、例えば２ＭＨｚである。また、上部電極７０へのＲＦ電力の印加を制御するため、制御器５５はＲＦ発生器７２及びインピーダンス整合回路７４にも結合されている。
図８は、本発明のより更に他の一実施形態に従ってｈｉｇｈ−ｋ層を処理するように構成されたプラズマ処理システムを概略的に示している。図８のプラズマ処理システム４は、図５に描かれ、それを参照して説明されたシステム１の構成要素を含んでおり、更には、ＲＦ発生器８２によってインピーダンス整合回路８４を介してＲＦ電力が結合される誘導コイル８０を含んでいる。ＲＦ電力は誘導コイル８０から誘電体窓（図示せず）を介してプラズマ処理領域４５に誘導的に結合される。誘導コイル８０へのＲＦ電力印加の典型的な周波数は１０ＭＨｚから１００ＭＨｚの範囲であり、例えば１３．５６ＭＨｚである。同様に、基板ホルダー２０への電力印加の典型的な周波数は０．１ＭＨｚから３０ＭＨｚの範囲であり、例えば１３．５６ＭＨｚである。さらに、誘導コイル８０とプラズマとの間の容量結合を低減するために、スロット式ファラデー遮蔽体（図示せず）が用いられ得る。また、誘導コイル８０への電力印加を制御するため、制御器５５はＲＦ発生器８２及びインピーダンス整合回路８４にも結合されている。
代わりの一実施形態においては、プラズマは電子サイクロトロン共鳴（ＥＣＲ）によって形成される。更に他の一実施形態においては、プラズマはヘリコン波の放射によって形成される。更に他の一実施形態においては、プラズマは伝播表面波によって形成される。
この教示によって、本発明には数多の変更及び変形が可能である。故に、本発明は添付の特許請求の範囲内で、ここに具体的に記載されたのと異なるように実施され得ることは理解されるべきである。
本発明の実施形態に従って形成されたｈｉｇｈ−ｋ層を含んだゲート積層体を表す概略断面図である。 本発明の実施形態に従って形成されたｈｉｇｈ−ｋ層を含んだゲート積層体を表す概略断面図である。 本発明の一実施形態に従った薄い一面のｈｉｇｈ−ｋ層の基板上への形成を示す概略図である。 本発明の一実施形態に従った薄い一面のｈｉｇｈ−ｋ層の基板上への形成を示す概略図である。 本発明の一実施形態に従った薄い一面のｈｉｇｈ−ｋ層の基板上への形成を示す概略図である。 本発明の一実施形態に従った薄い一面のｈｉｇｈ−ｋ層の基板上への形成を示す概略図である。 本発明の他の一実施形態に従った薄い一面のｈｉｇｈ−ｋ層の基板上への形成を示す概略図である。 本発明の他の一実施形態に従った薄い一面のｈｉｇｈ−ｋ層の基板上への形成を示す概略図である。 本発明の一実施形態に従った薄い一面のｈｉｇｈ−ｋ層の形成方法を示すフローチャートである。 本発明の一実施形態に従ってｈｉｇｈ−ｋ層を堆積するための処理システムを示す概略図である。 本発明の一実施形態に従ってｈｉｇｈ−ｋ層を処理するためのプラズマ処理システムを示す概略図である。 本発明の他の一実施形態に従ってｈｉｇｈ−ｋ層を処理するためのプラズマ処理システムを示す概略図である。 本発明の更に他の一実施形態に従ってｈｉｇｈ−ｋ層を処理するためのプラズマ処理システムを示す概略図である。 本発明のより更に他の一実施形態に従ってｈｉｇｈ−ｋ層を処理するためのプラズマ処理システムを示す概略図である。

Claims (21)

  1. 基板上に薄い高誘電率誘電体層を形成する方法であって：
    処理チャンバー内に基板を設ける設置工程；
    前記基板上に厚い一面の高誘電率誘電体層を形成するための最小厚さ以上の厚さまで、高誘電率誘電体材料を堆積する堆積工程；及び
    薄い一面の高誘電率誘電体層を形成するために、前記最小厚さより小さい所望厚さまで、前記厚い一面の高誘電率誘電体層を薄くする薄層化工程；
    を有する方法。
  2. 前記高誘電率誘電体材料は、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＨｆＳｉＯｘ、ＨｆＯ２、ＺｒＳｉＯｘ、ＴａＳｉＯｘ、ＳｒＯｘ、ＳｒＳｉＯｘ、ＬａＯｘ、ＬａＳｉＯｘ、ＹＯｘ若しくはＹＳｉＯｘ、又はこれらの２つ以上の組み合わせを有する、請求項１に記載の方法。
  3. 前記厚い一面の高誘電率誘電体層の前記最小厚さは約３０Åと約２００Åとの間である、請求項１に記載の方法。
  4. 前記厚い一面の高誘電率誘電体層の前記最小厚さは約５０Åと約１００Åとの間である、請求項１に記載の方法。
  5. 前記堆積工程は、熱化学的気相堆積、プラズマ化学的気相堆積、原子層堆積、又は物理的気相堆積を有する、請求項１に記載の方法。
  6. 前記薄い一面の高誘電率誘電体層の前記所望厚さは約５Åと約５０Åとの間である、請求項１に記載の方法。
  7. 前記薄い一面の高誘電率誘電体層の前記所望厚さは約１０Åと約３０Åとの間である、請求項１に記載の方法。
  8. 前記設置工程は、前記基板であって該基板上に形成された界面層を有する基板を設置することを有し、且つ前記堆積工程は前記界面層上に前記高誘電率誘電体材料を堆積することを有する、請求項１に記載の方法。
  9. 前記界面層は酸化物層、窒化物層若しくは酸窒化物層、又はこれらの２つ以上の組み合わせを有する、請求項８に記載の方法。
  10. 前記薄層化工程は、前記堆積された高誘電率誘電体層をプラズマ処理に掛けることを有する、請求項１に記載の方法。
  11. 前記プラズマ処理は、不活性ガスを含有する処理ガスを有する、請求項１０に記載の方法。
  12. 前記不活性ガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ若しくはＸｅ、又はこれらの２つ以上の組み合わせを有する、請求項１１に記載の方法。
  13. 前記処理ガスは更に反応性ガスを有する、請求項１１に記載の方法。
  14. 前記反応性ガスは、ＨＣｌ、ＨＢｒ、Ｃｌ２、Ｂｒ２、ＣｘＨｙＸｚ若しくはＣｘＨｙＸｚ、又はこれらの２つ以上の組み合わせを有する、請求項１１に記載の方法。
  15. 前記プラズマ処理は反応性エッチング処理にて前記一面の高誘電率誘電体層をエッチングすることを有する、請求項１０に記載の方法。
  16. 前記プラズマ処理は、前記厚い一面の高誘電率誘電体層の一部を変性すること、及び変性された部分をウェット処理によって除去することを有する、請求項１０に記載の方法。
  17. 基板上に薄いハフニウム含有高誘電率誘電体層を形成する方法であって：
    基板であり、その上に形成された界面層を有する基板を、処理チャンバー内に設ける設置工程；
    前記界面層上に厚い一面のハフニウム含有高誘電率誘電体層を形成するために必要な最小厚さ以上の厚さまで、ハフニウム含有高誘電率誘電体材料をＴＣＶＤ法にて堆積する堆積工程；及び
    薄い一面のハフニウム含有高誘電率誘電体層を形成するために、前記最小厚さより小さい所望厚さまで、前記厚い一面のハフニウム含有高誘電率誘電体層を薄くする薄層化工程；
    を有する方法。
  18. 前記厚い一面のハフニウム含有高誘電率誘電体層の前記最小厚さは約３０Åと約２００Åとの間である、請求項１７に記載の方法。
  19. 前記薄い一面のハフニウム含有高誘電率誘電体層の前記所望厚さは約５Åと約５０Åとの間である、請求項１７に記載の方法。
  20. 前記薄層化工程は、前記堆積されたハフニウム含有高誘電率誘電体層を反応性エッチング処理にてエッチングすることを有する、請求項１７に記載の方法。
  21. 前記薄層化工程は、前記厚い一面のハフニウム含有高誘電率誘電体層の一部をプラズマ処理にて変性すること、及び変性された部分をウェット処理によって除去することを有する、請求項１７に記載の方法。
JP2007534604A 2004-09-30 2005-08-31 薄い一面の高誘電率誘電体層の形成方法 Pending JP2008515223A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/711,721 US20060068603A1 (en) 2004-09-30 2004-09-30 A method for forming a thin complete high-permittivity dielectric layer
PCT/US2005/030841 WO2006039029A2 (en) 2004-09-30 2005-08-31 A method for forming a thin complete high-permittivity dielectric layer

Publications (1)

Publication Number Publication Date
JP2008515223A true JP2008515223A (ja) 2008-05-08

Family

ID=36099791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007534604A Pending JP2008515223A (ja) 2004-09-30 2005-08-31 薄い一面の高誘電率誘電体層の形成方法

Country Status (6)

Country Link
US (1) US20060068603A1 (ja)
JP (1) JP2008515223A (ja)
KR (1) KR20070067079A (ja)
CN (1) CN101032004A (ja)
TW (1) TWI270140B (ja)
WO (1) WO2006039029A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009512995A (ja) * 2005-10-20 2009-03-26 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ 高誘電率誘電体層を形成するための方法
JP2010074065A (ja) * 2008-09-22 2010-04-02 Canon Anelva Corp 酸化膜除去のための基板洗浄処理方法
JP2011518047A (ja) * 2008-03-24 2011-06-23 本田技研工業株式会社 原子間力顕微鏡を利用したナノ構造の堆積のための装置
WO2013051362A1 (ja) * 2011-10-04 2013-04-11 東京エレクトロン株式会社 半導体装置の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060151846A1 (en) * 2005-01-13 2006-07-13 International Business Machines Corporation Method of forming HfSiN metal for n-FET applications
US7390708B2 (en) * 2006-10-23 2008-06-24 Interuniversitair Microelektronica Centrum (Imec) Vzw Patterning of doped poly-silicon gates
US8084087B2 (en) * 2007-02-14 2011-12-27 The Board Of Trustees Of The Leland Stanford Junior University Fabrication method of size-controlled, spatially distributed nanostructures by atomic layer deposition
TW200842950A (en) * 2007-02-27 2008-11-01 Sixtron Advanced Materials Inc Method for forming a film on a substrate
US7790628B2 (en) * 2007-08-16 2010-09-07 Tokyo Electron Limited Method of forming high dielectric constant films using a plurality of oxidation sources
US7964515B2 (en) * 2007-12-21 2011-06-21 Tokyo Electron Limited Method of forming high-dielectric constant films for semiconductor devices
WO2009084194A1 (en) * 2007-12-28 2009-07-09 Tokyo Electron Limited Etching method for metal film and metal oxide film, and manufacturing method for semiconductor device
CN102064103A (zh) * 2010-12-02 2011-05-18 上海集成电路研发中心有限公司 高k栅介质层的制备方法
US8951829B2 (en) 2011-04-01 2015-02-10 Micron Technology, Inc. Resistive switching in memory cells
CN103311120A (zh) * 2013-06-03 2013-09-18 中国科学院微电子研究所 一种生长高介电常数电介质叠层的方法
US9425078B2 (en) * 2014-02-26 2016-08-23 Lam Research Corporation Inhibitor plasma mediated atomic layer deposition for seamless feature fill
US9667303B2 (en) * 2015-01-28 2017-05-30 Lam Research Corporation Dual push between a host computer system and an RF generator
KR20240146494A (ko) * 2023-03-29 2024-10-08 성균관대학교산학협력단 플라즈마 화학 기상 증착법 기반 강유전성 결정구조 유도를 통한 강유전체 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232174B1 (en) * 1998-04-22 2001-05-15 Sharp Kabushiki Kaisha Methods for fabricating a semiconductor memory device including flattening of a capacitor dielectric film
US6238737B1 (en) * 1999-06-22 2001-05-29 International Business Machines Corporation Method for protecting refractory metal thin film requiring high temperature processing in an oxidizing atmosphere and structure formed thereby
US6656852B2 (en) * 2001-12-06 2003-12-02 Texas Instruments Incorporated Method for the selective removal of high-k dielectrics
US20040129674A1 (en) * 2002-08-27 2004-07-08 Tokyo Electron Limited Method and system to enhance the removal of high-k dielectric materials
US6785119B2 (en) * 2002-11-29 2004-08-31 Infineon Technologies Ag Ferroelectric capacitor and process for its manufacture
US7071122B2 (en) * 2003-12-10 2006-07-04 International Business Machines Corporation Field effect transistor with etched-back gate dielectric

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009512995A (ja) * 2005-10-20 2009-03-26 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ 高誘電率誘電体層を形成するための方法
JP2011518047A (ja) * 2008-03-24 2011-06-23 本田技研工業株式会社 原子間力顕微鏡を利用したナノ構造の堆積のための装置
JP2010074065A (ja) * 2008-09-22 2010-04-02 Canon Anelva Corp 酸化膜除去のための基板洗浄処理方法
WO2013051362A1 (ja) * 2011-10-04 2013-04-11 東京エレクトロン株式会社 半導体装置の製造方法
JP2013080834A (ja) * 2011-10-04 2013-05-02 Tokyo Electron Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI270140B (en) 2007-01-01
CN101032004A (zh) 2007-09-05
KR20070067079A (ko) 2007-06-27
TW200623264A (en) 2006-07-01
WO2006039029A2 (en) 2006-04-13
WO2006039029A3 (en) 2006-07-27
US20060068603A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
CN101511969B (zh) 用于干法刻蚀含铪材料的方法和系统
JP2008515223A (ja) 薄い一面の高誘電率誘電体層の形成方法
KR101161468B1 (ko) 반도체 디바이스의 게이트 스택 처리 방법 및 반도체 디바이스의 게이트 스택 처리 시스템
US10431466B2 (en) Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
KR101850167B1 (ko) 스페이서 에칭 동안에 ＣＤ 손실을 방지하도록 스페이서 측벽에 SiOCl-함유 층을 형성하는 방법
CN103975423A (zh) 形成半导体器件的方法
US20190172716A1 (en) Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
TW202040799A (zh) 用於３ｄ ｎａｎｄ應用之記憶體單元製造
JP5633928B2 (ja) 深溝ライナ除去方法
KR102092760B1 (ko) 층간 폴리실리콘 유전체 캡 및 그것을 형성하는 방법
JP4083000B2 (ja) 絶縁膜の形成方法
TWI621218B (zh) 包含鍺之半導體元件及其形成方法
US20080150028A1 (en) Zero interface polysilicon to polysilicon gate for semiconductor device
TWI739176B (zh) 在半導體元件中形成用於改良有效氧化物厚度之結構的方法
KR102729128B1 (ko) 반도체 디바이스에 구조를 형성하는 방법
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
US9355820B2 (en) Methods for removing carbon containing films