JP2008544714A - 低電圧vccを供給される差動トランジスタ対電流スイッチ - Google Patents
低電圧vccを供給される差動トランジスタ対電流スイッチ Download PDFInfo
- Publication number
- JP2008544714A JP2008544714A JP2008518777A JP2008518777A JP2008544714A JP 2008544714 A JP2008544714 A JP 2008544714A JP 2008518777 A JP2008518777 A JP 2008518777A JP 2008518777 A JP2008518777 A JP 2008518777A JP 2008544714 A JP2008544714 A JP 2008544714A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- transistor
- pair
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims abstract description 13
- 238000006243 chemical reaction Methods 0.000 description 16
- 102100020724 Ankyrin repeat, SAM and basic leucine zipper domain-containing protein 1 Human genes 0.000 description 8
- 101000785414 Homo sapiens Ankyrin repeat, SAM and basic leucine zipper domain-containing protein 1 Proteins 0.000 description 8
- 101000925453 Homo sapiens Isoaspartyl peptidase/L-asparaginase Proteins 0.000 description 8
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04113—Modifications for accelerating switching without feedback from the output circuit to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Electronic Switches (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
Abstract
本発明は、トランジスタの差動対を用い、かつ低供給電圧Vcc下で動作できる電流スイッチに関する。本発明によれば、共にカスケードされたそれぞれ2つのトランジスタの2つの差動対(T1、T1b;T2、T2b)を含む電流スイッチが提供されるが、第2の対(T2、T2b)は、入力部(E、Eb)の状態によって反転する相補電流出力部(H、Hb)を有する。第1の対(T1、T1b)は、電流源を通して接地(GND)され、値Ioの電流を供給し、電圧Vbiasのバイアスをかけられるトランジスタ(Ts1)を含み、N.Vbe+Vbiasに等しい電圧を供給されるが、ここで、Nは整数(好ましくは1に等しい)であり、Vbeは、トランジスタ(Ts1)のベース−エミッタ電圧である。第2の対(T2、T2b)は、抵抗器(R2)を通して直接接地される。本発明は、サンプルホールド回路、マルチプレクサ、高速低電圧論理回路等のオン−オフ制御に適用することができる。
【選択図】図3
【選択図】図3
Description
本発明は、アナログおよび論理集積回路、特に、(3ボルト以下の)非常に低い電圧を供給する供給電圧源を用いるアナログおよび論理集積回路に関する。
多くの用途において、差動的に動作する一対の制御電流によってオン−オフ・アナログまたは論理回路を制御することが望ましい。これは、この目的のために、図1のダイアグラムによる共通の定電流源によって電流を供給される、2つの並列分岐における一対のトランジスタT1およびT1b形状の電流スイッチの利用につながる。この電流源は、一般に、NPNトランジスタTs1およびそのエミッタ抵抗器Re1によって形成され、このトランジスタのベースは、定バイアス電圧Vbiasによって制御される。トランジスタT1およびT1bは、それらのエミッタを共に連結され、両方とも、この電流源に接続される。これらのトランジスタは、そのベースB1およびB1bによって差動的に制御され、高電圧レベルがトランジスタの1つのベースに印加されている間は、低レベルがもう一方のベースに印加される。電流源からの電流が、トランジスタのうちの1つ、すなわちベースが高レベルであるトランジスタを通過する。トランジスタのコレクタを用いて、アナログまたは論理回路CCの2つの相補制御入力部HおよびHbに差動的に電流を供給する。回路CCの動作は、電流を受け取る入力部を選択することによって、したがって、トランジスタのベースB1とB1bとの間に印加される差動電圧の符号によって定義される。アナログまたは論理回路の制御入力部は単に、ある状態と別の状態との間で回路に交番させる相補クロック入力部とすることができる。たとえば、回路がサンプルホールド回路である場合には、クロックは、回路に、サンプルモード(Hが高レベルで、Hbが低レベル)とホールドモード(Hbが高レベルで、Hが低レベル)との間で交番させる。
下記では、エミッタが共に連結され、かつベースが2つの相補論理信号によって制御される2トランジスタのグループが、トランジスタの差動対と呼ばれる。
ベース、エミッタおよびコレクタなるトランジスタ用語は、本明細書では図1におけるように、バイポーラトランジスタに関連して用いられる。同じ説明は、ベース、エミッタおよびコレクタなる用語をゲート、ソースおよびドレインと置き換えたMOSトランジスタにも当てはまる。したがって、単純化のために、バイポーラトランジスタに言及する説明は、本発明をバイポーラ技術に限定することなしに採用され、ベース、エミッタおよびコレクタなる用語は、本特許出願において、一般的であると見なされる。
差動対形状の電流スイッチング段階は、上流段階の出力部に過度に負荷をかけることは望ましくないけれども比較的高い出力電流に対する要求がある場合に特に、集積回路においてカスケード配置で用いることができる。しかしながら、供給電圧が低い場合には、困難が発生する。なぜなら、ベース制御電圧の変化のレベルは、任意に選択できないからである。差動対が一状態からもう一方の状態へしっかりと反転できるように、高レベルおよび低レベルは、十分に異ならなければならず、それらの平均レベルは、高すぎても低すぎてもいけない。平均レベルが低すぎる場合には、トランジスタは導通され得ず、一般に2つのトランジスタに電流を供給する定電流源は、正しくバイアスをかけられることがない。平均レベルが高すぎる場合には、差動対の出力が高すぎるレベルにあって、飽和のために、アナログまたは論理回路を効果的に制御することができない。(高出力状態については)、差動対の出力が入力よりも高い電圧レベルに必ずあるので、下流段階を侵す前に出力電圧レベルを低下させるために、2つのカスケード差動対間にレベル変換段階を設けることが必要になり得る。これは、制御されるべき回路が、その正しい動作のために、入力部HおよびHbを比較的低い電圧レベルに維持することを必要とする場合には、なおさら必要である。
したがって、カスケード差動対によって形成された電流スイッチの様々な動作上の制約が、
− 所望より高い供給電圧Vccを用いることを強いられる(これは、携帯機器では非常に頻繁にあるように、低電圧バッテリによって電圧を供給される回路にとっては危険である)か、
− または、制御するべき回路を正しく制御するのに十分な低電圧値をスイッチの出力部で有することができない、
ということを意味することが理解される。
− 所望より高い供給電圧Vccを用いることを強いられる(これは、携帯機器では非常に頻繁にあるように、低電圧バッテリによって電圧を供給される回路にとっては危険である)か、
− または、制御するべき回路を正しく制御するのに十分な低電圧値をスイッチの出力部で有することができない、
ということを意味することが理解される。
図2は、先行技術の制御回路においてカスケード差動対を用いる典型的な例を表わす。それは、2つの差動対T1、T1bおよびT2、T2bを用いる。
第1の差動対は、電流スイッチ回路の入力部を形成する。この差動対には、2つのトランジスタT1およびT1bがあり、これらのトランジスタのエミッタは、トランジスタTs1およびそのエミッタ抵抗器Re1によって形成された定電流源に接続され、このトランジスタのベースは、バイアス電圧Vbiasに接続される。この電流源は、定電流Ioを供給するが、この電流Ioは、温度制御され、回路の動作範囲にわたって温度から独立した電流であるのが好ましい。トランジスタT1およびT1bのコレクタは、コレクタ抵抗器R1およびRb1にそれぞれ接続される。第1の対のトランジスタのベースは、電流スイッチ回路の2つの入力部EおよびEbに接続される。第1の差動対の出力部は、トランジスタT1およびT1bのコレクタから引き出される。
制御されるべきアナログまたは論理回路は、図2において、やはりブロックCCによって表わされる。それは、たとえば、サンプルホールド回路、乗算器またはマルチプレクサとすることができる。それは、電圧Vccの電源とグランドGNDとの間に提供される。それは、2つの相補論理制御電流入力部HおよびHbを有する。これらの制御入力部は、第2の差動対T2、T2bの出力部によって形成されるが、これらの出力部は、トランジスタT2およびT2bのコレクタである。第2の対は、トランジスタTs2およびそのエミッタ抵抗器Re2によって形成された電流源によって電流を供給され、トランジスタTs2のベースは、同じ定バイアス電圧Vbiasを受け取る。電流源Ts2は、電流IoまたはIoに比例する電流を供給する。下記では、単純化のために、値Ioの電流を考察するが、しかし次のことがよく知られている。すなわち、Ts2の有効エミッタ表面積がTs1の表面積のk倍であり、かつエミッタ抵抗器Re2がRe1よりk倍小さい場合には、同じバイアス電圧で、Ts2において電流k.Ioを生成できることである。
交番相補信号を入力部EおよびEbに印加することによって、制御されるべき回路CCを制御する入力部HおよびHbは、スイッチングされるようになる。
この目的のために、第1の差動対の出力部は、第1の対の入力部に直接または間接的に接続される。この場合に、第1の対の出力電圧のレベルを、それらが第2の対の入力部に印加される前に低下させるために、レベル変換段階が、2つの対間に設けられる。この変換段階の出力が、トランジスタT2およびT2bのベースに印加される。
このアセンブリのレベル変換段階は、2つの同一の分岐から構成されており、1つは、第1の対の第1の出力部(T1のコレクタ)と第2の対の第1の入力部(T2のベース)との間に配置され、もう一方は、第1の対の第2の出力部(T1bのコレクタ)と第2の対の第2の入力部(T2bのベース)との間に配置されている。この場合に、変換段階の各分岐は、第1の分岐のために直列の3つのトランジスタT3、T4およびTs3とエミッタ抵抗器Re3とを含み、第2の分岐のためにT3b、T4b、Ts3bおよびRe3bを含む。トランジスタT3は、そのコレクタをVccにして、そのエミッタをT4のコレクタに接続し、そのベースを第1の差動対の出力部(T1のコレクタに作られた出力部)に接続する。トランジスタT4は、ダイオード(コレクタがそのベースに接続されている)として実装され、そのエミッタは、Ts3のコレクタに接続され、そのコレクタは、T4のエミッタに接続される。最後に、トランジスタTs3は、そのエミッタを、抵抗器Re3を通して接地し、そのベースに、バイアス電位Vbiasを供給させる。トランジスタTs3および抵抗器Re3の寸法は、この電流源が電流IoまたはIoとの選択された比例比の電流を供給するように、計算される。ダイオードとして実装されたトランジスタT4のエミッタは、変換段階のこの分岐の段階の出力部を形成し、それは、第2の差動対のトランジスタT2のベースに接続される。この段階は、第1の差動対の出力電位を、それらが第2の対に印加される前に、トランジスタベース−エミッタ電圧値Vbe(典型的には約0.8ボルト)だけ下げる。2Vbeまたは3Vbeだけレベルを下げることが望ましい場合には、ダイオードとして実装される他のトランジスタが、T4とTs3との間に挿入されることになる。
変換段階のもう一方の分岐は、同一であり、トランジスタT1bのコレクタとトランジスタT2bのベースとの間に接続される。
この回路の設計によって、回路が正しく動作するための電圧Vccには最小値が課される。
この最小値は、回路にある様々なトランジスタのベース−エミッタ電圧によってもたらされる電圧降下に本質的に依存する。
先行技術の回路が利用できる供給電圧より低い供給電圧Vccの利用を(スイッチング速度を低減することなく)可能にする回路を探索することが望ましい。
この目的のために、本発明は、それぞれ2つのトランジスタの2つの差動対を含む電流スイッチであって、これらの対がカスケード形状に配置され、第2の対が相補電流出力部を有し、これらの出力部の1つが、第1の対の2つのトランジスタのベース間に印加される差動信号の状態に依存して、もう一方の出力部がブロックされている間に電流を供給し、逆の場合も同様であり、第1の対が、値Ioの電流を供給する定電流源を通して接地され、この電流源にはトランジスタが含まれ、このトランジスタのベースが、バイアス電圧Vbiasに保持される電流スイッチであって、一方では第2の差動対が抵抗器を通して直接接地され、他方では第1の差動対が、N.Vbe+Vbiasに等しい電圧を供給され、ここでNが、整数(好ましくは1に等しい)であり、Vbeが、電流Ioを供給する電流源のトランジスタのベース−エミッタ電圧であることを特徴とする電流スイッチを提案する。
後で詳細に説明するように、この配置から、第2の差動対のトランジスタのベースに、そのトランジスタを導通させる(電流IoまたはIoに比例する電流を導通する)、Vbiasに等しい電圧を印加できることが分かる。したがって、第2の対のトランジスタのベースは、先行技術における(一般に先行技術ではVbias+Vbe)より低いレベル制御電圧を受け取ることができ、そこから、先行技術で必要とされた電圧より低い主供給電圧Vccを用いて、全回路に電圧を供給できることが分かる。
好ましくは、第1の差動対は、主供給電圧源Vccと差動対との間に直列に配置された供給トランジスタによって電圧を供給され、供給トランジスタは、供給電圧Vccに接続された低電圧降下電流源と、ダイオードとして実装されたいくつかのトランジスタおよび抵抗器の、接地された直列接続グループとの間の接合ノードによってそのベースを制御され、電圧Vbiasは、ダイオードとして実装されたトランジスタのうちの1つのベースで取られる。
したがって、この供給トランジスタのベースは、Vbias+(N+1)Vbeに等しい電圧を受け取り、このトランジスタのエミッタは、電圧Vbias+N.Vbeを第1の差動対に供給する。
電流源は、温度調整および/または供給調整されるのが好ましい。それは、バンドギャップタイプの電流源であるのが好ましい。原則として、それは、PNPまたはPMOSトランジスタを用いる。
PNPトランジスタもPMOSトランジスタも必要とせず、したがって、NPNバイポーラトランジスタだけを用いる高速技術において用いることができる別の実施形態では、第1の差動対は、単に抵抗器を通して主供給電圧Vccを供給される。この抵抗器は、その端子にわたる電圧降下がVcc−(Vbias+N.Vbe)に等しいように、電流を自身を通して流し、この目的のために、この抵抗器は、決定されたエミッタ電流(原則としてIo)をグランドへ迂回させるNPNまたはNMOSトランジスタと直列に配置される。
さらに別の変形例において、温度調整されたウィルソン電流源が、バイアス電圧Vbias、およびVbias+N.Vbeに等しい供給電圧の両方を供給するために用いられる。
本発明の他の特徴および利点は、添付の図面に関連して提示される次の詳細な説明を読むことによって明らかになるであろう。
図3において、アナログまたはデジタルの制御されるべき電子機能が、やはりCCによって表示され、Vccとグランドとの間に提供され、相補入力部HおよびHbであって、同時に本発明による電流スイッチの相補出力部でもある相補入力部HおよびHbによって制御される。
例として、回路CCが、サンプルホールド回路であることと、端子HおよびHbを対象とした電流ベース制御がクロックによる制御動作であり、このクロックの相補電流ベース出力が交番されて、サンプルホールド回路に、サンプルモードとホールドモードとの間で交番させることと、が仮定されている。
第1に、電流スイッチには、次の主要品目、すなわち、
− 2つのトランジスタT1、T1bの第1の差動対であって、その入力部EおよびEbが相補制御信号を受信する第1の差動対と、
− 2つのトランジスタT2、T2bの第2の差動対であって、その出力部が、回路CCの電流ベース制御端子HおよびHbに接続され、その入力部が、第1の差動対の出力部に、直接またはレベル変換段階(図3では、1つのレベルの変換段階がある)を介して接続される第2の差動対と、
− 第1の差動対T1、T1bのための電圧供給回路ALP1であって、第1の差動対が、主供給電圧Vccを直接には供給されない電圧供給回路ALP1と、
が含まれる。
− 2つのトランジスタT1、T1bの第1の差動対であって、その入力部EおよびEbが相補制御信号を受信する第1の差動対と、
− 2つのトランジスタT2、T2bの第2の差動対であって、その出力部が、回路CCの電流ベース制御端子HおよびHbに接続され、その入力部が、第1の差動対の出力部に、直接またはレベル変換段階(図3では、1つのレベルの変換段階がある)を介して接続される第2の差動対と、
− 第1の差動対T1、T1bのための電圧供給回路ALP1であって、第1の差動対が、主供給電圧Vccを直接には供給されない電圧供給回路ALP1と、
が含まれる。
第1の差動対には、2つの同一のトランジスタT1およびT1bが含まれる。これらのトランジスタは、それらのエミッタを介して、これらのエミッタとグランドGNDとの間に直列に配置された定電流源に接続される。この電流源は、電流Ioを供給する。第1の対にはまた、コレクタ抵抗器R1およびRb1が含まれるが、これらの抵抗器は、同一であり、各トランジスタのコレクタと、電圧供給回路ALP1の出力部である共通ポイントAとの間にある。トランジスタT1およびT1bのベースは、回路の入力部EおよびEbに接続される。
この対T1、T1bの電流源は、エミッタ抵抗器Re1と直列のトランジスタTs1によって形成される。トランジスタTs1のベースは、固定バイアス電圧Vbiasによって制御される。電圧Vbiasは、従来通りトランジスタの寸法、抵抗器Re1の値、および第1の対において望ましい電流Ioの値によって選択される。トランジスタT1、T1bおよびTs1の寸法は、原則として同一である。
第1の対T1、T1bの出力部は、トランジスタT1およびT1bのコレクタに作られる。
高速回路(クロックは数ギガヘルツに達しうる)の好ましい例である図3の例において、レベル変換段階が、第1の差動対の出力部と第2の対の入力部との間で挿入された。変換段階の目的は、第1の対の出力部の電位レベルを、それらを第2の対の入力部に印加する前に、下げることである。
対T2、T2bのそれぞれの入力部に関連する対T1、T1bの各出力部のために、変換段階には、それぞれのフォロア半段階が含まれる。フォロア半段階には、それぞれの電流源と直列のフォロアトランジスタTR1(またはもう一方の半段階のためのTR1b)が含まれる。電流源は、トランジスタTRs1(またはTRs1b)およびエミッタ抵抗器Res1またはRes1bによって形成される。このトランジスタのベースは、ダイアグラムにおけるもう一方の電流源と同じ電圧Vbiasを受け取る。トランジスタTR1、TR1b、TRs1、TRs1bの寸法は、原則として同一である。さらに、トランジスタTRs1およびTRs1bは、トランジスタTs1と同一であり、抵抗器Res1およびRes1bは、抵抗器Re1と同一である。しかしながら、従来には、互いに比例するが同一ではないトランジスタ寸法を有する様々な電流源を設けることが可能であり、従来には比例関係が、様々な分岐における電流間の関係を規定する(そのとき、抵抗は、トランジスタの寸法に反比例する)。したがって、トランジスタを通って流れなければならない公称電流レベル(Ts1用およびT1もしくはT1b用のIo、またはTRs1用およびTR1もしくはTR1b用のIoに比例する電流)が、トランジスタを通って流れる場合には、全てのこれらのトランジスタのエミッタ−ベース電圧は、同じ値Vbeを有する。図3では、様々な電流源のトランジスタが全て、電流Ioを自身を通して流しているという単純化のための仮定が行われた。
第1のフォロア半段階のフォロアトランジスタTR1は、そのコレクタを主電源Vccに接続し、そのエミッタを電流源TRs1およびトランジスタT2(これは第2の差動対の入力部を形成する)のベースに接続する。第2の半段階のフォロアトランジスタTR2は、そのコレクタを主電源Vccに接続し、そのエミッタを電流源TRs1bおよびトランジスタT2b(これは第2の差動対の別の入力部を形成する)のベースに接続する。
第2の差動対は、エミッタ抵抗器Reが他の抵抗器と同じ値を有する状態で電圧Vbiasによってバイアスをかけられたトランジスタによって形成された定電流源によって従来通りには、電流を供給されない。この場合に、本発明によれば、第2の対のトランジスタT2およびT2bのエミッタは、単に抵抗器R2eを通して接地される。しかしながら、この抵抗器が、既に言及した電流源と同じ電流Ioを自身を通して流すように対処される。またはより具体的には、トランジスタT2およびT2bがトランジスタTs1と同じサイズである場合には、この抵抗器が電流Ioを自身を通して流し、トランジスタT2およびT2bがトランジスタTs1よりk倍大きい場合には、電流k.Ioを自身を通して流すように対処される。本明細書において考慮されているトランジスタサイズは、有効エミッタ表面積である。なぜなら、ベース−エミッタ電圧とエミッタ電流との間の関係を規定するのは、この寸法であるからである。
抵抗器Re2が電流k.Ioを自身を通して流すように対処するために、抵抗器Re2は、値Re1/kを与えられる。
この結果として、電流k.IoがトランジスタT2を通って流れることができるように、もう一方のトランジスタT2bをブロックして、k.Io.Re2+Vbeに等しい電圧をトランジスタT2のベース(図3のノードC)に印加することが必要である。ここで、この電圧は、Re2=Re1/kであるためIo.Re1+Vbeにほかならず、それは、VbiasがトランジスタTs1の電圧VbeおよびRe1における電圧降下の合計であるため、Vbiasにほかならない。
したがって、トランジスタT2またはトランジスタT2bが所望の電流k.Ioを導通するようにするために、VbiasをノードCまたはCbに印加しなければならない。ハイ状態はT2が導通している状態であると決定された場合には、トランジスタT1bがブロックされ、トランジスタT1が導通している場合に、ハイ状態がある。
(たとえば)ハイ状態でノードCにVbiasを印加するためには、T1bがブロックされたときに、T1bのコレクタにおいてVbias+Vbeを有することが必要であることが分かる。ここで、T1bがブロックされた場合に、そのコレクタは、第1の差動対T1、T1bの供給電圧、すなわち図3に表わされたノードAの電位へ導かれるが、ノードAは、第1の差動対のための電圧供給回路ALP1の出力部である。
したがって、電圧Vbias+Vbeを第1の差動対に印加するための、本発明による配置が行われる。
しかしながら、この電圧Vbias+Vbeは、レベル変換段階がVbeに等しい変換を実行するという事実を考慮して計算される。レベル変換段階を有しないか、またはN.Vbeの変換を実行する変換段階を有することが可能である。ここで、Nは、小さな整数である。
結果として、より一般的には、Vbias+N.Vbeに等しい供給電圧が、第1の差動対に印加される。
したがって、本発明による電流スイッチ回路には、2つの特定の態様がある。すなわち、第2の差動対は、単に抵抗器を通して接地され、第1の差動対は、電圧Vbias+N.Vbeを供給されるが、この場合に、Vbiasは、ベース−エミッタ電圧のためにVbeを有し、かつ第1の対のための電流源を形成するトランジスタのバイアス電圧である。
図3に表わす実施形態において、第1の差動対T1、T1bに電圧を供給する電圧供給回路ALP1には、次の品目、すなわち、
− ダイオードとして実装されたトランジスタD1(コレクタおよびベースが共に連結されている)およびエミッタ抵抗器Reから構成されたグループであって、このグループが、(トランジスタD1がTs1と同一で、抵抗器ReがRe1に等しい場合には)定電流Ioを自身を通して流すか、または(トランジスタD1がTs1と比例関係にあり、抵抗器ReがRe1と反比例関係にある場合には)Ioに比例する電流を自身を通して流し、抵抗器ReがグランドGNDに接続され、次に、所望の電圧VbiasがD1のベースに現われて、トランジスタTs1、TRs1およびTRs1bに印加され、もちろんこれが、所望の電流IoがトランジスタD1を通って流れるように設定され得ることを仮定しているグループと、
− ダイオードとして実装され、トランジスタD1と同一で、トランジスタD1および抵抗器Reと直列のN+1トランジスタ(ここでN=1)D2、D3であって、電流Io(またはIoに比例する電流)が通って流れるグループRe、D1、D2、D3が、グランドGNDと、次に電圧Vbias+(N+1).Vbeが現われるノードBとの間で直列であるトランジスタD2、D3と、
− ノードBに直列に接続されたグループに電流Io(またはIoに比例した電流)を加える温度調整された電流源CBGであって、この電流源の設計が、主電源VccとノードBとの間で、できる限り最低の電圧降下を示すように選択され、電圧降下が、たとえば200mVのオーダであり、その低い値(ノードBに存在する電圧値Vbias+(N+1)Vbeに関連している)が、(所与の整数Nのために)Vccの低い値を保証し、数値例として、N=1の場合および電圧Vbiasが約0.9ボルトである場合には、Vccが約2.7ボルトになり得る電流源CBGと、
− Ts1と同一の供給トランジスタTAであって、そのベースがポイントBに接続され、そのコレクタがVccに接続され、そのエミッタが、第1の差動対T1、T1bの供給ノードAに接続された供給トランジスタTAと、
が含まれる。
− ダイオードとして実装されたトランジスタD1(コレクタおよびベースが共に連結されている)およびエミッタ抵抗器Reから構成されたグループであって、このグループが、(トランジスタD1がTs1と同一で、抵抗器ReがRe1に等しい場合には)定電流Ioを自身を通して流すか、または(トランジスタD1がTs1と比例関係にあり、抵抗器ReがRe1と反比例関係にある場合には)Ioに比例する電流を自身を通して流し、抵抗器ReがグランドGNDに接続され、次に、所望の電圧VbiasがD1のベースに現われて、トランジスタTs1、TRs1およびTRs1bに印加され、もちろんこれが、所望の電流IoがトランジスタD1を通って流れるように設定され得ることを仮定しているグループと、
− ダイオードとして実装され、トランジスタD1と同一で、トランジスタD1および抵抗器Reと直列のN+1トランジスタ(ここでN=1)D2、D3であって、電流Io(またはIoに比例する電流)が通って流れるグループRe、D1、D2、D3が、グランドGNDと、次に電圧Vbias+(N+1).Vbeが現われるノードBとの間で直列であるトランジスタD2、D3と、
− ノードBに直列に接続されたグループに電流Io(またはIoに比例した電流)を加える温度調整された電流源CBGであって、この電流源の設計が、主電源VccとノードBとの間で、できる限り最低の電圧降下を示すように選択され、電圧降下が、たとえば200mVのオーダであり、その低い値(ノードBに存在する電圧値Vbias+(N+1)Vbeに関連している)が、(所与の整数Nのために)Vccの低い値を保証し、数値例として、N=1の場合および電圧Vbiasが約0.9ボルトである場合には、Vccが約2.7ボルトになり得る電流源CBGと、
− Ts1と同一の供給トランジスタTAであって、そのベースがポイントBに接続され、そのコレクタがVccに接続され、そのエミッタが、第1の差動対T1、T1bの供給ノードAに接続された供給トランジスタTAと、
が含まれる。
好ましくは、電流源CBGは、「電流バンドギャップ回路」CBGとして周知の回路であり、その機能は、(原則として温度および電源から独立して)温度制御され、かつ選択された外向き電流を生成することである。
電流バンドギャップ回路は、周知の電圧バンドギャップ回路、すなわち、温度制御された電圧であって、一般にできる限り温度から独立した電圧を供給する回路から、様々な方法で形成することができる。これらの回路は、外向き電流を確立できるが、一般に少なくとも1つのPMOSまたはPNPトランジスタを必要とする。要するに、バンドギャップ回路は、よく知られており、所与のベース−エミッタ電圧および所与のトランジスタ表面積を備えたトランジスタを通って流れる電流と温度との間の、指数形式の周知の関係に依存する電流源または電圧源である。これらの回路は、トランジスタを含む分岐において、温度から独立している(ほとんどの場合)かまたは温度に応じて制御され、電流および電圧のバランスに依存し、その動作は、温度変動中に補償される。
図4は、ノードBに外向き電流を供給する電流バンドギャップ回路の例を表わすが、ノードBには、さらに、トランジスタTAのベースが接続されている。この回路には、3つの分岐に配分された6つのトランジスタおよび2つの抵抗器が含まれる。第1の分岐には、電源Vccとグランドとの間に直列に、以下の順序で次のものが含まれる。すなわち、コレクタ抵抗器と、ダイオードとして実装され(コレクタがベースに接続されている)、かつそのコレクタがコレクタ抵抗器に接続されたNPNトランジスタQ1と、コレクタがQ1のエミッタに接続され、かつエミッタが接地されたNPNトランジスタQ2と、である。第2の分岐には、Vccとグランドとの間に直列に、以下の順序で次のものが含まれる。すなわち、ダイオードとして実装され(ドレインがゲートに接続されている)、かつソースがVccに接続されたPMOSトランジスタQ3と、コレクタがQ3のドレインに接続されたNPNトランジスタQ4と、コレクタがQ4のエミッタに接続され、かつエミッタが、エミッタ抵抗器を通して接地されたNPNトランジスタQ5と、である。Q1のベースは、Q4のベースに接続される。Q2のベースは、Q4のエミッタに接続される。Q5のベースは、Q1のエミッタに接続される。第3の分岐には、Q3に対する電流ミラーとして実装されたPMOSトランジスタQ6が含まれる。すなわち、これらの2つのトランジスタは、それらのソースを両方ともVccに接続し、それらのゲートを互いに接続している。Q6のドレインは、温度に応じて制御された定電流Ioを供給し、温度から独立であることができる。この電流の値は、トランジスタの寸法、抵抗器の値およびVccの値によって決定される。この定電流は、図3における直列に接続されたトランジスタD1、D2、D3のための供給源として用いられる。この電流は、Vccに比較して非常に低い電圧降下(約200mV以下)で、出力部Bで供給される。
図3のポイントBから、電圧が、トランジスタTAのベースに印加される。ベース−エミッタ電圧降下Vbeが、ポイントBと、第1の差動対T1、T1bに電圧を供給するポイントAとの間にもたらされる。この電圧降下は、回路のもう一方のベース−エミッタ電圧と同じ値Vbeである。なぜなら、トランジスタTAは、Ts1と同一で、Ts1と同じ電流を自身を通して流しているからである。
したがって、ノードAにおける電圧は、望み通りにVbias+N.Vbeである。
電流バンドギャップ回路は、PMOSトランジスタの代わりにPNPトランジスタを用いることができる。
利用する技術ではPNPトランジスタもPMOSトランジスタも利用できない場合には、差動対T1、T1b用の供給回路ALP1のために、異なる実施形態を採用することができる。
図5は、このような異なる実施形態の例を表わす。供給回路ALP1には、コレクタ抵抗器R8、NPNトランジスタT8およびエミッタ抵抗器Re8から構成された直列接続グループが含まれ、このグループは、電源Vccとグランドとの間に配置される。トランジスタT8のベースは、所望の任意の値の電圧VrefAを生成できる基準電圧回路CRVから電圧を供給される。基準電圧回路CRVの特定の態様は、電源Vccの値から独立した値の電圧VrefAを供給するということである。トランジスタT8は、トランジスタTs1と同一であり(または、それは周知の比例関係でここに再現されるが、しかし単純化のために、1つの同一物が仮定される)、同じ電流Ioが、トランジスタT8を通って流れるように対処される。
この供給回路ALP1は、図3におけるのと同じ方法で、第1の差動対に電圧を供給し、電流スイッチには、図3におけるのと同じ品目、すなわち変換段階および第2の差動対が含まれるが、これらは、図5に表わされていない。
コレクタ抵抗器R8は、ノードAにおける電圧が、Vbias+N.Vbeであるように、Vccの関数として計算することができる。すなわち、
2.Io.R8=Vcc−Vbias−N.Vbe
2.Io.R8=Vcc−Vbias−N.Vbe
Vccが小さいことが望ましい場合には、抵抗器における電圧降下は、たとえば200ミリボルトなど小さくなければならず、R8は、それに対応して選択されなければならない。
抵抗器Re8は、電流Ioに対してほぼVbias+(N−1).Vbeとすることができる電圧降下を自身の端子にわたって確立するように、選択される。これによって、Re8は決定される。それゆえ、T8のベースに印加すべき電圧VrefAを推定することができ(VrefA=Vbias+N.Vbe)、この電圧VrefAを供給できる回路CRVが構築される。
典型的な例として、かかる基準電圧回路CRVを図6に表わす。この回路には、4つの抵抗器とトランジスタT9とが含まれ、抵抗器の値の間の比率によって、VbiasおよびNの所与の値に対してこの基準電圧値を得ることが可能になる。抵抗器およびそれらの値が、Ra1、Ra2、Ra3およびRa4によって示される。抵抗器Ra1およびRa2は、Vccとグランドとの間の分割ブリッジとして実装され、トランジスタのベースは、分割ブリッジの中間タップポイントによって電圧を供給される。抵抗器Ra3は、トランジスタT9のエミッタ抵抗器であり、接地される。抵抗器Ra4は、コレクタ抵抗器であり、Vccに接続される。VrefA=N’.Vbeと言明して単純化した場合には、比率Ra3/Ra4は、ちょうど比率(Ra1+Ra2)/Ra2のようにN’に等しくなければならない。
このように生成された電圧VrefAは、Vccの値から独立し、十分に定義された電流を回路ALP1のトランジスタT8に確立できるようにするので、PMOSまたはNMOSトランジスタに頼らずに、抵抗器R8における低くて制御された電圧降下を確立することができる。
図6の回路は、この基準電圧VrefAだけでなく、第1の差動対に供給するのに望ましい電圧Vbias自体(図3の場合には、トランジスタD1のコレクタによって供給された)を供給するように完成することができる。この目的のために、図7に表わされるような追加品目が、図6の回路に加えられる。
これらの追加品目には、
− コレクタが電圧VrefAを受け取り、かつエミッタがエミッタ抵抗器Re10を通して接地されたNPNトランジスタT10と、
− コレクタがVccに接続され、かつベースがT10のコレクタに(したがってVrefAで)接続されたNPNトランジスタT11と、
− ダイオードとして実装された少なくとも1つのトランジスタT12であって、そのエミッタが、エミッタ抵抗器Re12を通して接地され、そのコレクタおよびベースがT10のベースに接続され、このノードに現われる電圧が、電流スイッチ回路のために、IoまたはIoに比例する値の電流を供給する電流源を形成するトランジスタの全てのベースを制御するために用いられる電圧VbiasであるトランジスタT12と、
− 必要に応じて、ダイオードとして、かつT12のコレクタとT11のエミッタとの間に直列に実装された他のトランジスタであって、ダイオードとして実装された直列接続トランジスタの合計数がNである他のトランジスタと、
が含まれる。
− コレクタが電圧VrefAを受け取り、かつエミッタがエミッタ抵抗器Re10を通して接地されたNPNトランジスタT10と、
− コレクタがVccに接続され、かつベースがT10のコレクタに(したがってVrefAで)接続されたNPNトランジスタT11と、
− ダイオードとして実装された少なくとも1つのトランジスタT12であって、そのエミッタが、エミッタ抵抗器Re12を通して接地され、そのコレクタおよびベースがT10のベースに接続され、このノードに現われる電圧が、電流スイッチ回路のために、IoまたはIoに比例する値の電流を供給する電流源を形成するトランジスタの全てのベースを制御するために用いられる電圧VbiasであるトランジスタT12と、
− 必要に応じて、ダイオードとして、かつT12のコレクタとT11のエミッタとの間に直列に実装された他のトランジスタであって、ダイオードとして実装された直列接続トランジスタの合計数がNである他のトランジスタと、
が含まれる。
このように、電流スイッチの正しい動作に必要な主供給電圧Vccを可能な限り低減するように対処する、本発明の原理によるいくつかの実施形態を説明した。前述のように、全てのNPNトランジスタをNMOSトランジスタによって取り替えることが可能だということが想到される。
Claims (6)
- それぞれ2つのトランジスタの2つの差動対(T1、T1b;T2,T2b)を含む電流スイッチであって、これらの対がカスケード形状に配置され、前記第2の対(T2、T2b)が相補電流出力部(H、Hb)を有し、これらの出力部の1つが、前記第1の対の前記2つのトランジスタのベース(E、Eb)間に印加される差動信号の状態に依存して、もう一方の出力部がブロックされている間に電流を供給し、逆の場合も同様であり、前記第1の対(T1、T1b)が、値Ioの電流を供給する定電流源を通して接地(GND)され、この電流源(Ts1、Re1)にはトランジスタ(Ts1)が含まれ、このトランジスタのベースが、バイアス電圧Vbiasに保持される電流スイッチであって、
一方では前記第2の差動対(T2、T2b)が抵抗器(R2e)を通して直接接地され、他方では前記第1の差動対が、N.Vbe+Vbiasに等しい電圧を供給され、ここで、Nが整数であり、Vbeが、前記電流Ioを供給する前記電流源の前記トランジスタ(Ts1)のベース−エミッタ電圧であることを特徴とする電流スイッチ。 - 前記第1の差動対(T1、T1b)が、主供給電圧源Vccと前記差動対との間に直列に配置された供給トランジスタ(TA)によって電圧を供給され、前記供給トランジスタが、前記供給電圧Vccに接続された低電圧降下電流源(CBG)と、ダイオード(D1、D2、D3)として実装されたいくつかのトランジスタおよび抵抗器(Re)の、接地された直列接続グループとの間の接合ノード(B)によってそのベースを制御され、前記電圧Vbiasが、ダイオードとして実装された前記トランジスタのうちの1つ(D1)のベースで取られることを特徴とする、請求項1に記載の電流スイッチ。
- 前記低電圧降下電流源(CBG)が、温度調整された電流を供給するバンドギャップタイプの電流源であることを特徴とする、請求項2に記載の電流スイッチ。
- Nが1に等しいことを特徴とする、請求項1〜3のいずれか一項に記載の電流スイッチ。
- 前記第1の差動対が、一側で前記対に接続され、かつ他側でVccに接続された単なる抵抗器(R8)を通して前記主供給電圧Vccを供給され、この抵抗器の端子にわたる電圧降下がVcc−(Vbias+N.Vbe)に等しくなるように、この抵抗器において電流を確立するための手段(CRV、T8)が設けられることを特徴とする、請求項1に記載の電流スイッチ。
- 前記第1の差動対のための前記電源の前記抵抗器に電流を確立するための手段(CRB、T8)がまた、前記バイアス電圧Vbiasを確立するための手段(T10、T11、T12、Re10、Re12)を含むことを特徴とする、請求項5に記載の電流スイッチ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0506563A FR2887710B1 (fr) | 2005-06-28 | 2005-06-28 | Commutateur de courant a paire differentielle de transistors alimente par une faible tension vcc |
PCT/EP2006/062935 WO2007000387A1 (fr) | 2005-06-28 | 2006-06-06 | Commutateur de courant a paire differentielle de transistors alimente par une faible tension vcc |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008544714A true JP2008544714A (ja) | 2008-12-04 |
Family
ID=35709216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008518777A Pending JP2008544714A (ja) | 2005-06-28 | 2006-06-06 | 低電圧vccを供給される差動トランジスタ対電流スイッチ |
Country Status (8)
Country | Link |
---|---|
US (1) | US7671637B2 (ja) |
EP (1) | EP1925079B1 (ja) |
JP (1) | JP2008544714A (ja) |
CN (1) | CN101208861A (ja) |
CA (1) | CA2612745A1 (ja) |
DE (1) | DE602006011342D1 (ja) |
FR (1) | FR2887710B1 (ja) |
WO (1) | WO2007000387A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8179186B2 (en) * | 2009-08-04 | 2012-05-15 | Bae Systems Information And Electronic Systems Integration Inc. | Differential switch with off-state isolation enhancement |
CN101976949B (zh) * | 2010-10-28 | 2012-09-05 | 西安交通大学 | 基于差分结构的快速抗干扰电流采样电路 |
US9018713B2 (en) | 2012-06-25 | 2015-04-28 | International Business Machines Corporation | Plural differential pair employing FinFET structure |
US9024387B2 (en) | 2012-06-25 | 2015-05-05 | International Business Machines Corporation | FinFET with body contact |
US8922254B2 (en) * | 2013-01-29 | 2014-12-30 | Macronix International Co., Ltd. | Drive circuitry compensated for manufacturing and environmental variation |
US9444462B2 (en) | 2014-08-13 | 2016-09-13 | Macronix International Co., Ltd. | Stabilization of output timing delay |
US9419596B2 (en) | 2014-09-05 | 2016-08-16 | Macronix International Co., Ltd. | Sense amplifier with improved margin |
CN108664075B (zh) * | 2017-04-01 | 2024-02-23 | 无锡友达电子有限公司 | 具有独特短路保护的功率输出级 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6449317A (en) * | 1987-08-20 | 1989-02-23 | Pioneer Electronic Corp | Analog switch driving circuit |
JPS6449317U (ja) | 1987-09-24 | 1989-03-27 | ||
GB9303138D0 (en) * | 1993-02-17 | 1993-03-31 | Plessey Semiconductors Ltd | Integrated circuit amplifiers |
US6166566A (en) * | 1997-11-14 | 2000-12-26 | Linear Technology Corporation | Adaptive threshold circuit for comparators |
JP2002223126A (ja) * | 2001-01-29 | 2002-08-09 | Fujitsu Ltd | 周波数逓倍装置 |
US6429700B1 (en) * | 2001-04-17 | 2002-08-06 | International Business Machines Corporation | Driver circuit with output common mode voltage control |
US6628220B2 (en) * | 2002-01-31 | 2003-09-30 | Raytheon Company | Circuit for canceling thermal hysteresis in a current switch |
JP4238106B2 (ja) * | 2003-09-25 | 2009-03-11 | 株式会社日立製作所 | 論理回路 |
JP2006303668A (ja) * | 2005-04-18 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 出力インピーダンス可変回路 |
-
2005
- 2005-06-28 FR FR0506563A patent/FR2887710B1/fr not_active Expired - Fee Related
-
2006
- 2006-06-06 EP EP06763533A patent/EP1925079B1/fr not_active Not-in-force
- 2006-06-06 CA CA002612745A patent/CA2612745A1/en not_active Abandoned
- 2006-06-06 DE DE602006011342T patent/DE602006011342D1/de active Active
- 2006-06-06 CN CNA2006800233452A patent/CN101208861A/zh active Pending
- 2006-06-06 US US11/994,134 patent/US7671637B2/en not_active Expired - Fee Related
- 2006-06-06 WO PCT/EP2006/062935 patent/WO2007000387A1/fr active Application Filing
- 2006-06-06 JP JP2008518777A patent/JP2008544714A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE602006011342D1 (de) | 2010-02-04 |
WO2007000387A1 (fr) | 2007-01-04 |
US7671637B2 (en) | 2010-03-02 |
US20090140777A1 (en) | 2009-06-04 |
FR2887710B1 (fr) | 2007-09-07 |
CA2612745A1 (en) | 2007-01-04 |
CN101208861A (zh) | 2008-06-25 |
EP1925079A1 (fr) | 2008-05-28 |
EP1925079B1 (fr) | 2009-12-23 |
FR2887710A1 (fr) | 2006-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900000484B1 (ko) | 레벨 변환회로 | |
JP2008544714A (ja) | 低電圧vccを供給される差動トランジスタ対電流スイッチ | |
US5304869A (en) | BiCMOS digital amplifier | |
US5214317A (en) | CMOS to ECL translator with incorporated latch | |
US5343094A (en) | Low noise logic amplifier with nondifferential to differential conversion | |
US6211721B1 (en) | Multiplexer with short propagation delay and low power consumption | |
KR930004351B1 (ko) | 레벨 변환회로 | |
JPH04179313A (ja) | 多値論理入力回路 | |
JP2758893B2 (ja) | 半導体装置の定電圧発生回路 | |
US6255857B1 (en) | Signal level shifting circuits | |
US6720818B1 (en) | Method and apparatus for maximizing an amplitude of an output signal of a differential multiplexer | |
US7659775B2 (en) | Output differential stage | |
JP3082336B2 (ja) | Ecl−cmosレベル変換回路 | |
US4803442A (en) | Low power buffer amplifier | |
US6518797B2 (en) | Current mode logic circuit with output common mode voltage and impedance control | |
US6380794B1 (en) | Hybrid circuit having current source controlled by a comparator | |
US6127856A (en) | Sample-and-hold circuit operable at a low voltage | |
JPS63318817A (ja) | レベル変換回路 | |
JPH08139531A (ja) | 差動アンプ | |
US6014045A (en) | Minimal headroom, minimal area multi-terminal current steering circuits | |
US5945842A (en) | Output circuit for conversion from CMOS circuit level to ECL circuit level | |
JPH04268810A (ja) | 遅延回路 | |
JP2005101993A (ja) | 論理回路 | |
JP4624416B2 (ja) | 組合せ論理回路 | |
JP3003594B2 (ja) | スリーステート型ecl回路 |