JP2008042828A - 固体撮像素子及びその駆動方法。 - Google Patents

Abstract

【課題】記憶素子を内蔵した固体撮像素子において記憶素子の個数の制限から撮像できる画像の枚数に制約がある。また、読み出しに時間がかかる。
【解決手段】 光電変換素子からの情報を記憶素子に順次記憶し、それらの記憶素子に記憶された複数の情報を合成して新たな情報を作り記憶することで記憶素子数を上回る回数の情報を記憶することができる。また、出力時に複数の記憶素子の情報を合成することで一度の読み出し動作で多くの情報を読み出すことができ、短時間での読み出しができる。また多重露光撮影を素子の制御のみで行うことができる。
【選択図】図１

Description

本発明は光電変換素子を二次元マトリクス状に配置した固体撮像素子に関するものであり、高速撮影時における撮影画像枚数を飛躍的に増加させ多重露光撮影を可能にする機能を提供するものである。

車両の衝突試験や製品の落下試験などの詳細な解析のために高速度カメラが用いられている。特に近年では内燃機関の燃焼状態や化学反応などの物理化学の分野における現象解析にも用いられている。
また、デジタル画像処理システムの発展に伴いCCD(Charge Coupled Device)、MOSイメージセンサと言った固体撮像素子を用いたデジタル高速度カメラが主流となってきている。これらのシステムでは以前のフィルムカメラのように撮影後にフィルムを現像処理する必要がなく、撮影直後に画像を確認することができる。またパソコンなどを用いたデジタル画像解析装置への取り込みも容易である（例えば、特許文献１参照）。

また撮影後にすぐに画像を確認できることで、撮影ミスがあった場合その場で撮影のやり直しを行なうなど対策がとり易い。データの再利用や加工を行なうなどの処理を考えた場合にもパソコン上での画像の加工や修正に適したデジタル高速度カメラによる撮影が適している。
特開２０００−１６５７５０号公報

しかしながら、これらの高速度カメラの場合、記録メディアへの書き込み速度の問題等から連続して撮影できるコマ数に限りがあり、連続して動画を撮り続けるためには撮影フレームレートと撮影画像サイズを記録メディアへの書き込み速度に間に合う範囲にまで下げる必要がある。高解像度で高速な撮影を行なう場合、撮影コマ数が有限となり、撮影間隔が短時間であることから撮影時間も非常に短時間となってしまう。例えばフレームレートが毎秒1万フレームで撮影可能コマ数が100コマであった場合、撮影時間は１０ミリ秒となる。

また、画素内に記憶素子をもつ固体撮像素子を用いた場合でも、記憶素子の数が有限であることと、それらの記憶素子から外部に読み出すのに記憶素子の個数分の読み出し動作を繰り返す必要があることから読み出しに時間がかかる。そのため、記憶素子の個数分の高速撮影を行ない、これらのデータを読み出した後、再び記憶素子の個数分の高速撮影を行なうという動作を繰り返した場合、読み出し期間中は撮影が止まるため、時間的に離散的な情報しかえられない。

これまでにも特許文献１のように固体撮像素子からの情報を記憶素子に記憶することで、高速度撮影を可能にする装置は存在したが、記憶素子の個数は数十から数百程度が限界とみられ、記憶素子の個数以上の情報は記憶することができない。また読み出しに記憶素子の個数分の時間がかかるという課題がある。
また高速で移動する物体の離散的な時間における軌跡を一枚の画像の中に写しこむ多重露光撮影の場合、従来のフィルムカメラの場合では高速で連続的にパルス発光できるストロボなど外部の機器が必要であった。ＣＣＤ等の電子シャッタを用いることで離散的な画像は得ることが出来るが高速撮影は困難である。固体撮像装置を用いる場合でも高速のメカニカルシャッタや高速マルチ発光ストロボ等の外部機器が必要であり、カメラ単体で高速多重露光撮影を行なうことは出来なかった。

課題を解決するために本発明の請求項１記載の固体撮像素子は複数の画素がマトリクス状に配置されてなる固体撮像素子であって、各画素は入射した光を光電変換して信号電荷を出力する光電変換素子と前記光電変換素子から出力された信号電荷を記憶する複数の記憶素子と前記複数個の記憶素子に記憶された情報のうち少なくとも２個以上の情報を合成し前記複数個の記憶素子のいずれかに記憶する手段を備え、異なる時間における光電変換素子からの情報を順次記憶素子に記憶し、それらの複数の情報を合成することで得た新たな情報を記憶素子に記憶する。これにより、記憶素子の個数以上の情報を一度に蓄えることが可能となる。

また、本発明の請求項２記載の固体撮像素子は前記記憶素子のうち少なくとも２つ以上から成る第一の記憶素子群に記憶された情報を合成し、合成された情報を前記記憶素子のうち第一の記憶素子群に含まれない記憶素子に記憶する手段を備える。これにより記憶素子の個数を超えた情報の記憶が可能となり、固体撮像素子からの情報を記憶する記憶素子とそれらの情報を合成した情報を記憶する記憶素子とを分けて管理することが出来る。

また、本発明の請求項３記載の固体撮像素子は前記記憶素子のうち少なくとも２つ以上から成る第一の記憶素子群に記憶された情報を合成し、合成された情報を前記記憶素子のうち第一の記憶素子群に含まれる記憶素子に記憶する手段を備える。情報の合成時に、例えば３つの情報を合成する場合、それぞれ情報の蓄えられた３つの容量を並列接続することで平均化することが出来る。このとき３つの情報の合成されたものが３つの容量に蓄積されていることとなる。この内の一つの記憶素子の情報を残し、残りの記憶素子には新たな時刻における情報を記録すれることで記憶素子を無駄なく活用することができ、かつ信号劣化を抑制して情報の合成を行なうことが出来る。

また、本発明の請求項４記載の固体撮像素子は前記記憶素子のうち少なくとも２つ以上から成る第一の記憶素子群に記憶された情報の合成と前記記憶素子のうち前記第一の記憶素子群以外の記憶素子への前記画素からの出力信号の書き込みを同時に行う手段を有する。これにより、光電変換素子からの情報を記憶素子に記憶する動作と、別の複数の記憶素子に記憶された情報の合成動作を同時に行うことができ、高速撮影が可能となる。

また、本発明の請求項５記載の固体撮像素子は前記各画素に信号増幅回路を有し、前記光電変換素子から出力された出力電荷を前記回路で増幅し前記記憶素子で記憶する。これにより、光電変換素子からの情報を増幅した状態で記憶素子に記憶することができ、雑音による画質劣化を低減することが可能となる。
また、本発明の請求項６記載の固体撮像素子は前記光電変換素子と前記複数の記憶素子とをつなぐ共通信号線の一部あるいは全部を初期化するための初期化手段を備える。これにより、複数の記憶素子に記憶された情報を合成または読み出す際に、共通信号線に残った情報が加算されることなく画質劣化を低減することが可能となる。

また、本発明に請求項７記載の固体撮像素子は各画素にノイズキャンセル回路を有し画素固定ノイズを除去する手段を備える。これにより、光電変換素子からの情報から画素の特性ばらつきによる固定パターンノイズを削除することができ画質劣化を低減することが可能となる。
また、本発明に請求項８記載の固体撮像素子は前期光電変換素子からの情報を前期記憶素子に記憶する際にノイズキャンセル回路を用いて画素固定ノイズを除去する手段を備える。これにより、光電変換素子からの情報から画素の特性ばらつきによる固定パターンノイズを削除することができ画質劣化を低減することが可能となる。

また、本発明に請求項９記載の固体撮像素子はｔ（１）からｔ（ｎ）の異なる時刻において前記記憶手段に前記光電変換素子からの信号を順次記憶した後、前記記憶素子のうち少なくとも２つ以上から成る第一の記憶素子群に記憶された情報を合成し前記記憶素子に記憶した後、ｔ（ｎ＋１）の時刻における前記記憶手段に前記光電変換素子からの信号を前記合成信号を記憶した記憶素子以外の前記記憶素子に記憶する。これにより、記憶素子の個数以上の情報を一度に蓄えることが可能となる。

また、本発明に請求項１０記載の固体撮像素子は前記時刻ｔ（１）からｔ（ｎ）およびｔ（ｎ＋１）の時刻が一定間隔である。これにより、一定の撮像間隔を保ったまま、情報の合成が可能となり、記憶素子の個数を超えた情報の記憶を一定間隔で行うことが可能となる。
また、本発明に請求項１１記載の固体撮像素子は前記時刻ｔ（１）からｔ（ｎ）およびｔ（ｎ＋１）において前期光電変換素子の蓄積時間が同一である。これにより、一定の露光時間を保ったまま、情報の合成が可能となり、記憶素子の個数を超えた情報の記憶を一定の露光時間で行うことが可能となる。

また、本発明に請求項１２記載の固体撮像素子はｔ（１）からｔ（ｎ）の異なる時刻において前記記憶手段に前記光電変換素子からの信号を順次記憶した後、前記記憶素子のうち少なくとも２つ以上から成る第一の記憶素子群に記憶された情報を合成し前記記憶素子に記憶する処理がｔ（ｎ＋１）からｔ（ｎ＋ｍ）の時刻において前記記憶手段に前記光電変換素子からの信号を前記合成信号を記憶した記憶素子以外の前記記憶素子に記憶する間に完了する。これにより、記憶素子の個数以上の情報を一度に蓄えることが可能となる。

また、本発明に請求項１３記載の固体撮像素子は前記時刻ｔ（１）からｔ（ｎ）およびｔ（ｎ＋ｍ）の時刻が一定間隔である。これにより、一定の撮像間隔を保ったまま、情報の合成が可能となり、記憶素子の個数を超えた情報の記憶を一定間隔で行うことが可能となる。
また、本発明に請求項１４記載の固体撮像素子は前記時刻ｔ（ｎ）とｔ（ｍ）においてｍ＝２ｎの関係が成り立つ。これにより、一定の撮像間隔を保ったまま、情報の合成が可能となり、記憶素子の個数を超えた情報の記憶を一定間隔で行うことが可能となる。

また、本発明に請求項１５記載の固体撮像素子はａ個の記憶素子を持つ前記固体撮像素子においてｂ個の記憶素子に記憶された情報を合成した情報をｂ個の記憶素子の内の一つに記憶し
前記合成した情報を記憶した記憶素子以外の記憶素子を用いて、同様にしてｂ個の情報を合成した情報をｃ個の記憶素子に記憶し前記ｃ個の記憶素子に記憶された情報を合成した情報をｃ個の記憶素子の内の一つに記憶する手段を持つ。これにより、記憶素子の個数以上の情報を一度に蓄えることが可能となる。

また、本発明に請求項１６記載の固体撮像素子はａ個の記憶素子を持つ前記固体撮像素子においてｂ個の記憶素子に記憶された情報を合成した情報をｂ個の記憶素子の内の一つに記憶し
前記合成した情報を記憶した記憶素子以外の記憶素子を用いて、同様にしてｂ個の情報を合成した情報をｃ個の記憶素子に記憶し前記ｃ個の記憶素子に記憶された情報を合成した情報をｃ個の記憶素子とは異なる記憶素子に記憶する手段を持つ。これにより、記憶素子の個数以上の情報を一度に蓄えることが可能となる。

また、本発明に請求項１７記載の固体撮像素子はａ個の記憶素子を持つ前記固体撮像素子においてｂ個の記憶素子に記憶された情報を合成した情報をｂ個の記憶素子とは異なる記憶素子に記憶し前記合成した情報を記憶した記憶素子以外の記憶素子を用いて、同様にしてｂ個の情報を合成した情報をｃ個の記憶素子に記憶し前記ｃ個の記憶素子に記憶された情報を合成した情報をｃ個の記憶素子の内の一つに記憶する手段を持つ。これにより、記憶素子の個数以上の情報を一度に蓄えることが可能となる。

また、本発明に請求項１８記載の固体撮像素子はａ個の記憶素子を持つ前記固体撮像素子においてｂ個の記憶素子に記憶された情報を合成した情報をｂ個の記憶素子とは異なる記憶素子に記憶し前記合成した情報を記憶した記憶素子以外の記憶素子を用いて、同様にしてｂ個の情報を合成した情報をｃ個の記憶素子に記憶し前記ｃ個の記憶素子に記憶された情報を合成した情報をｃ個の記憶素子とは異なる記憶素子に記憶する手段を持つ。これにより、記憶素子の個数以上の情報を一度に蓄えることが可能となる。

また、本発明に請求項１９記載の固体撮像素子は前記駆動方法においてｂ＝ｃの関係がなりたつ。これにより、記憶素子の個数以上の情報を一度に蓄えることが可能となる。また合成を同じ個数ずつで繰り返すため制御装置を簡易化することが出来る。
また、本発明に請求項２０記載の固体撮像素子は前記複数の光電変換素子に記憶された情報のうち少なくとも２個以上の情報を合成し一度の読み出し動作で必要な情報の読み出しを行なう。これにより、記憶された複数の情報を一度に読み出すことができ、短時間での読み出しを行うことが可能となる。

また、本発明に請求項２１記載の複数の画素がマトリクス状に配置されてなる固体撮像素子であって、各画素は入射した光を光電変換して信号電荷を出力する光電変換素子と前記光電変換素子から出力された信号電荷を記憶する複数の記憶素子と前記複数個の記憶素子に記憶された情報のうち少なくとも２個以上の情報を合成し出力する機能を備える。これにより、記憶された複数の情報を一度に読み出すことができ、短時間での読み出しを行うことが可能となる。

以上のように本発明を用いることで、記憶素子内蔵型の高速度カメラで現象を撮影する場合に記憶素子の個数以上の撮影を行なうことが出来るようになる。また記憶素子に記憶された情報を合成して出力することができ、一回分の読み出し動作で全ての情報を読み出すことが可能となる。

本発明の実施の形態について、図１から図１２を用いて説明する。
（実施の形態１）
図１に光電変換素子がマトリクス状に配置された個体撮像素子を示す。図１において１０は光電変換素子を含む画素である。図２に本発明による固体撮像素子の第一の例を示す。図２において１１は光信号を電気信号に変換する光電変換素子であり、１２は光電変換素子からの情報を記憶する複数の記憶素子である。

本発明による固体撮像素子は、図１のようにマトリクス状に配置された光電変換素子１１からの信号を各画素中に配置された複数の記憶素子のいずれかを選択し、その記憶素子１２に記憶する。記憶素子１２に記憶が完了した後に、複数の記憶素子１２に記憶された情報の合成を行なう。
図３にこの固体撮像素子の回路例を示す。図３において、２１は光電変換素子、２２は光電変換素子２１からの情報を転送する転送ＭＯＳトランジスタ、２３は画素の雑音信号を出力するためのリセットＭＯＳトランジスタである。

転送ＭＯＳトランジスタ２２のゲートは信号線ＴＲＡＮに接続され、リセットＭＯＳトランジスタ２３のゲートは信号線ＲＳＴに接続されている。
リセットＭＯＳトランジスタ２３のソースは転送ＭＯＳトランジスタ２２のドレインに接続され、リセットＭＯＳトランジスタ２３のドレインは所望の電圧ＶＲＳＴに設定されている。

光電変換素子２１の出力が転送ＭＯＳトランジスタ２２のドレインに接続され転送ＭＯＳトランジスタ２４のソースはＭＯＳトランジスタ２４のゲートに接続されている。
ＭＯＳトランジスタ２４、ＭＯＳトランジスタ２５でソースフォロワを形成しており、ＭＯＳトランジスタ２４のドレインは電源ＶＤＤに接続され、ソースはＭＯＳトランジスタの２５のドレインに接続される。ＭＯＳトランジスタ２５のゲートにはバイアス電圧ＬＧ１を供給する。

ＭＯＳトランジスタ２４のソースとＭＯＳトランジスタ２５のドレインの接続点が出力ノードであり、ＭＯＳトランジスタ２６のドレインに接続されている。ＭＯＳトランジスタ２６のゲートは信号線ＲＷに接続され、ＭＯＳトランジスタ２６のソースは共通信号線２７に接続され、共通信号線２７には記憶素子選択ＭＯＳトランジスタ２８−１、２８−２、２８−ｎのドレインが接続されている。

記憶素子選択ＭＯＳトランジスタ２８−１、２８−２、２８−ｎのゲートはそれぞれ信号線ＷＬ１、ＷＬ２、ＷＬｎに接続されている。記憶素子選択ＭＯＳトランジスタ２８−１、２８−２、２８−ｎのソースにはそれぞれ記憶素子２９−１、２９−２、２９−ｎが接続され、記憶素子２９−１、２９−２、２９−ｎの他方の端子は信号線ＣＰに接続されている。

共通信号線２７には共通信号線２７を初期化するための初期化ＭＯＳトランジスタ３０のソースが接続されている。
初期化ＭＯＳトランジスタ３０のドレインは所望の電圧ＶＳＦに接続され、初期化ＭＯＳトランジスタ３０のゲートは信号線ＭＲＳＴに接続されている。
共通信号線２７はＭＯＳトランジスタ３１のゲートに接続されており、ＭＯＳトランジスタ３１とＭＯＳトランジスタ３２でソースフォロワを形成している。ＭＯＳトランジスタ３１のドレインは電源ＶＤＤに接続され、ソースはＭＯＳトランジスタの３２のドレインに接続される。

ＭＯＳトランジスタ３２のゲートにはバイアス電圧ＬＧ２を供給する。ＭＯＳトランジスタ３１のソースとＭＯＳトランジスタ３２のドレインの接続点が出力ノードであり、出力選択用ＭＯＳトランジスタ３３のソースが接続されている。
出力選択用ＭＯＳトランジスタ３３のゲートは信号線ＯＥに接続され、出力選択用ＭＯＳトランジスタ３３のドレインは垂直信号線に接続されている。

図４に図３に示す回路の駆動パルス波形の例を示す。ＴＲＡＮは転送ＭＯＳトランジスタ２２のゲートに接続された信号線の駆動波形を示す。ＲＳＴはリセットＭＯＳトランジスタ２３のゲートに接続された信号線の駆動波形を示す。ＲＷはＭＯＳトランジスタ２４のゲートに接続された信号線の駆動波形を示す。ＭＲＳＴは初期化用ＭＯＳトランジスタ３０のゲートに接続された信号線の駆動波形を示す。

ＷＬ１からＷＬ６は初期化用ＭＯＳトランジスタ２８−１から２８−ｎのゲートに接続された信号線の駆動波形を示す。ＯＥは出力選択用ＭＯＳトランジスタ３３のゲートに接続された信号線の駆動波形を示す。
本発明における固体撮像素子では光電変換素子２１からの信号を一度記憶素子群２８−１から２８−ｎに記憶し、それらの記憶素子に記憶した情報を合成した後、読み出す。

図３および図４を用いて動作例を示す。
時刻ｔ１において信号線ＲＷおよび信号線ＴＲＡＮの信号にＨＩＧＨのパルスを与えると共に第一の記憶素子２９−１の選択信号線ＷＬ１をＨＩＧＨにすることで記憶素子選択ＭＯＳトランジスタ２８−１をオンにして光電変化素子２１からの情報を第一の記憶素子２９−１に転送する。

同様に時刻ｔ２においては第二の記憶素子２９−２の選択信号線ＷＬ２をＨＩＧＨにすることで記憶素子選択ＭＯＳトランジスタ２８−２をオンにして光電変化素子２１からの情報を第二の記憶素子２９−２に転送する。
時刻ｔ３においては第二の記憶素子２９−３の選択信号線ＷＬ３をＨＩＧＨにすることで記憶素子選択ＭＯＳトランジスタ２８−３をオンにして光電変化素子２１からの情報を第二の記憶素子２９−３に転送する。

次に時刻ｔ３ａにおいて信号線ＭＲＳＴにＨＩＧＨのパルスを与えることで光電変換素子２１と記憶素子２９を結ぶ共通信号線２７を所望の電圧ＶＳＦで初期化する。
続いて時刻ｔ３ｂにおいて第一および第二および第三の記憶素子２９−１、２９−２、２９−３の選択ＭＯＳトランジスタ２８−１、２８−２、２８−３を同時にオンすることで第一および第二および第三の記憶素子２９−１、２９−２、２９−３が並列接続され、これらに蓄積されていた電荷が平均化される。

このとき信号線ＲＷはＬＯＷのままである。これにより第一から第三の記憶素子２９−１、２９−２、２９−３には合成された信号が記憶される。
同様に残りの記憶素子にも時刻ｔ４から時刻ｔ６の情報を記憶した後それらを合成する。
記憶が完了した後、時刻ｔ７で信号線ＲＳＴおよび信号線ＲＷおよび信号線ＯＥにＨＩＧＨのパルスを与え、画素のノイズ信号を出力し、時刻ｔ８で信号線ＭＲＳＴにＨＩＧＨのパルスを与え、信号線ＯＥをＨＩＧＨにして時刻ｔ９で第一の記憶素子２９−１の選択ＭＯＳトランジスタ２８−１をオンすることで第一の記憶素子２９−１に記憶された合成情報が出力される。

続いて時刻ｔ１０で信号線ＭＲＳＴにＨＩＧＨのパルスを与え、信号線ＯＥをＨＩＧＨにして時刻ｔ１１で第四の記憶素子２９−４の選択ＭＯＳトランジスタ２８−４をオンすることで第四の記憶素子２９−４に記憶された合成情報が出力される。先に時刻ｔ７で出力した画素のノイズ信号と時刻ｔ９および時刻ｔ１１で出力した信号と差分を取ることで、画素固有のノイズを取り除くことができる。

時刻ｔ３ｂで第一および第二および第三の記憶素子２９−１、２９−２、２９−３の選択ＭＯＳトランジスタ２８−１、２８−２、２８−３を同時にオンしたとき、記憶素子の容量が並列接続された形となる。これにより３つの容量に蓄えられていた電荷が３つの容量で平均化される。
このとき共通信号線２７の浮遊容量もあわせられることになるため、共通信号線２７を合成の前に一定の電圧ＶＳＦで初期化することで雑音の低減ができる。

図５に複数の記憶素子に記憶された情報の合成をした後、それらの合成された情報をひとつの記憶素子にだけ残し、他の記憶素子には新たに別の時刻における情報を記録する場合の駆動パルス例を示す。
図５のＴＲＡＮは図３の転送ＭＯＳトランジスタ２２のゲートに接続された信号線の駆動波形を示す。図５のＲＳＴは図３のリセットＭＯＳトランジスタ２３のゲートに接続された信号線の駆動波形を示す。図５のＲＷは図３のＭＯＳトランジスタ２４のゲートに接続された信号線の駆動波形を示す。図５のＭＲＳＴは図３の初期化用ＭＯＳトランジスタ３０のゲートに接続された信号線の駆動波形を示す。

図５のＷＬ１からＷＬ８は図３の初期化用ＭＯＳトランジスタ２８−１から２８−ｎのゲートに接続された信号線の駆動波形を示す。
時刻ｔ１において信号線ＲＷおよび信号線ＴＲＡＮの信号にＨＩＧＨのパルスを与えると共に第一の記憶素子２９−１の選択信号線ＷＬ１をＨＩＧＨにすることで記憶素子選択ＭＯＳトランジスタ２８−１をオンにして光電変化素子２１からの情報を第一の記憶素子２９−１に転送する。

同様に時刻ｔ２においては第二の記憶素子２９−２の選択信号線ＷＬ２をＨＩＧＨにすることで記憶素子選択ＭＯＳトランジスタ２８−２をオンにして光電変化素子２１からの情報を第二の記憶素子２９−２に転送する。
時刻ｔ３においては第二の記憶素子２９−３の選択信号線ＷＬ３をＨＩＧＨにすることで記憶素子選択ＭＯＳトランジスタ２８−３をオンにして光電変化素子２１からの情報を第二の記憶素子２９−３に転送する。次に時刻ｔ３ａにおいて信号線ＭＲＳＴにＨＩＧＨのパルスを与えることで光電変換素子２１と記憶素子２９を結ぶ共通信号線２７を所望の電圧ＶＳＦで初期化する。続いて時刻ｔ３ｂにおいて第一および第二および第三の記憶素子２９−１、２９−２、２９−３の選択ＭＯＳトランジスタ２８−１、２８−２、２８−３を同時にオンすることで第一および第二および第三の記憶素子２９−１、２９−２、２９−３が並列接続され、これらに蓄積されていた電荷が平均化される。

このとき信号線ＲＷはＬＯＷのままである。これにより第一から第三の記憶素子２９−１、２９−２、２９−３には合成された信号が記憶される。
続いて時刻ｔ４において信号線ＲＷおよび信号線ＴＲＡＮの信号にＨＩＧＨのパルスを与えると共に第二の記憶素子２９−２の選択信号線ＷＬ２をＨＩＧＨにすることで記憶素子選択ＭＯＳトランジスタ２８−２をオンにして光電変化素子２１からの情報を第二の記憶素子２９−２に転送する。

時刻ｔ５においては第三の記憶素子２９−３の選択信号線ＷＬ３をＨＩＧＨにすることで記憶素子選択ＭＯＳトランジスタ２８−３をオンにして光電変化素子２１からの情報を第三の記憶素子２９−３に転送する。
時刻ｔ６においては第四の記憶素子２９−４の選択信号線ＷＬ４をＨＩＧＨにすることで記憶素子選択ＭＯＳトランジスタ２８−４をオンにして光電変化素子２１からの情報を第四の記憶素子２９−４に転送する。

同様に時刻ｔ６ａにおいて信号線ＭＲＳＴにＨＩＧＨのパルスを与えることで光電変換素子２１と記憶素子２９を結ぶ共通信号線２７を所望の電圧ＶＳＦで初期化する。
続いて時刻ｔ６ｂにおいて第二および第三および第四の記憶素子２９−２、２９−３、２９−４の選択ＭＯＳトランジスタ２８−２、２８−３、２８−４を同時にオンすることで第二および第三および第四の記憶素子２９−２、２９−３、２９−４が並列接続され、これらに蓄積されていた電荷が平均化される。このとき信号線ＲＷはＬＯＷのままである。これにより第二から第四の記憶素子２９−２、２９−３、２９−４には合成された信号が記憶される。

この動作を時刻ｔ７から時刻ｔ１１の間では第三から第五の記憶素子に対して行なうという様に繰り返すことで記憶素子の数以上の時刻における情報を記憶することが可能となる。
第一および第二および第三の記憶素子２９−１、２９−２、２９−３に記憶された情報を合成した情報を第四の記憶素子２９−４に記憶してもよい。ただしこの場合３つの記憶素子に記憶された情報を４つの記憶素子で合成するため情報の劣化が生じる。

３つの記憶素子に記憶された情報を合成する例を示したが、２つの記憶素子に記憶された情報を合成してもよいし、それ以上の個数の記憶素子に記憶された情報を合成してもよい。
また複数の記憶素子に記憶された情報の合成を光電変換素子２１からの情報を記憶素子へ記憶する間隔の間に完了することで、一定間隔で光電変換素子からの情報を記憶素子へ記憶し続けることができる。

またこのとき光電変換素子の光による電荷蓄積時間を一定にすることが望ましい。これにより一定の露光時間における連続した画像が得られる。
また複数の記憶素子に記憶された情報の合成は合成する情報が記憶された直後でなく、別の記憶素子に光電変換素子からの情報が記憶された後でもよい。
図６に複数の記憶素子に記憶された情報の合成を光電変換素子からの情報を記憶素子へ記憶する動作とは別に動作できる回路を設けることで、光電変換素子からの情報を記憶素子へ記憶する動作と複数の記憶素子に記憶された情報の合成を行う回路の例を示す。

図６において、２１は光電変換素子、２２は光電変換素子２１からの情報を転送する転送ＭＯＳトランジスタ、２３は画素の雑音信号を出力するためのリセットＭＯＳトランジスタである。
転送ＭＯＳトランジスタ２２のゲートは信号線ＴＲＡＮに接続され、リセットＭＯＳトランジスタ２３のゲートは信号線ＲＳＴに接続されている。

リセットＭＯＳトランジスタ２３のソースは転送ＭＯＳトランジスタ２２のドレインに接続され、リセットＭＯＳトランジスタ２３のドレインは所望の電圧ＶＲＳＴに設定されている。
光電変換素子２１の出力が転送ＭＯＳトランジスタ２２のドレインに接続され転送ＭＯＳトランジスタ２２のソースはＭＯＳトランジスタ２４のゲートに接続されている。

ＭＯＳトランジスタ２４、ＭＯＳトランジスタ２５でソースフォロワを形成しており、ＭＯＳトランジスタ２４のドレインは電源ＶＤＤに接続され、ソースはＭＯＳトランジスタの２５のドレインに接続される。
ＭＯＳトランジスタ２５のゲートにはバイアス電圧ＬＧ１を供給する。
ＭＯＳトランジスタ２４のソースとＭＯＳトランジスタ２５のドレインの接続点が出力ノードであり、ＭＯＳトランジスタ２６のドレインに接続されている。ＭＯＳトランジスタ２６のゲートは信号線ＲＷに接続され、ＭＯＳトランジスタ２６のソースは共通信号線２７に接続され、共通信号線２７には記憶素子選択ＭＯＳトランジスタ２８−１、２８−２、２８−ｎのドレインが接続されている。

記憶素子選択ＭＯＳトランジスタ２８−１、２８−２、２８−ｎのゲートはそれぞれ信号線ＷＬ１、ＷＬ２、ＷＬｎに接続されている。記憶素子選択ＭＯＳトランジスタ２８−１、２８−２、２８−ｎのソースにはそれぞれ記憶素子２９−１、２９−２、２９−ｎが接続され、記憶素子２９−１、２９−２、２９−ｎの他方の端子は信号線ＣＰに接続されている。

共通信号線２７には共通信号線２７を初期化するための初期化ＭＯＳトランジスタ３０のソースが接続されている。初期化ＭＯＳトランジスタ３０のドレインは所望の電圧ＶＳＦに接続され、初期化ＭＯＳトランジスタ３０のゲートは信号線ＭＲＳＴに接続されている。
共通信号線２７はＭＯＳトランジスタ３１のゲートに接続されており、ＭＯＳトランジスタ３１とＭＯＳトランジスタ３２でソースフォロワを形成している。

ＭＯＳトランジスタ３１のドレインは電源ＶＤＤに接続され、ソースはＭＯＳトランジスタの３２のドレインに接続される。ＭＯＳトランジスタ３２のゲートにはバイアス電圧ＬＧ２を供給する。ＭＯＳトランジスタ３１のソースとＭＯＳトランジスタ３２のドレインの接続点が出力ノードであり、出力選択用ＭＯＳトランジスタ３３のソースが接続されている。

出力選択用ＭＯＳトランジスタ３３のゲートは信号線ＯＥに接続され、出力選択用ＭＯＳトランジスタ３３のドレインは垂直信号線に接続されている。３４−１、３４−２、３４−ｎ−１はＭＯＳトランジスタであり、ＭＯＳトランジスタ３４−１のドレインおよびソースは記憶素子２９−１および記憶素子２９−２に接続され、ＭＯＳトランジスタ３４−２のドレインおよびソースは記憶素子２９−２および記憶素子２９−３に接続され、ＭＯＳトランジスタ３４−ｎ−１のドレインおよびソースは記憶素子２９−ｎ−１および記憶素子２９−ｎに接続され、記憶された情報を合成するためのスイッチである。

ＭＯＳトランジスタ３４−１、３４−２、３４−ｎ−１のゲートはそれぞれ信号線ＭＸ１、ＭＸ２、ＭＸｎ−１に接続されている。
図７にこの回路における駆動パルスの例を示す。
図７のＴＲＡＮは図６の転送ＭＯＳトランジスタ２２のゲートに接続された信号線の駆動波形を示す。図７のＲＳＴは図６のリセットＭＯＳトランジスタ２３のゲートに接続された信号線の駆動波形を示す。図７のＲＷは図６のＭＯＳトランジスタ２４のゲートに接続された信号線の駆動波形を示す。図７のＭＲＳＴは図６の初期化用ＭＯＳトランジスタ３０のゲートに接続された信号線の駆動波形を示す。

図７のＷＬ１からＷＬ８は図６の初期化用ＭＯＳトランジスタ２８−１から２８−ｎのゲートに接続された信号線の駆動波形を示す。図７のＭＸ１からＭＸ５は図６の情報合成用ＭＯＳトランジスタ３４−１から３４−ｎ−１のゲートに接続された信号線の駆動波形を示す。
時刻ｔ１において信号線ＲＷおよび信号線ＴＲＡＮにＨＩＧＨのパルスを与えると共に第一の記憶素子２９−１の選択ＭＯＳトランジスタ２８−１をオンにすることで光電変化素子２１からの情報を第一の記憶素子２９−１に転送する。

同様に時刻ｔ２において光電変化素子２１からの情報を第二の記憶素子２９−２に転送する。
時刻ｔ３において光電変化素子２１からの情報を第三の記憶素子２９−３に転送する。
次に時刻ｔ３ａにおいて信号線ＭＲＳＴにＨＩＧＨのパルスを与えることで光電変換素子２１と記憶素子を結ぶ共通信号線２７を初期化する。

続いて時刻ｔ３ｂにおいて第一と第二の記憶素子２９−１、２９−２に記憶された情報を合成するスイッチ３４−１および第二と第三の記憶素子２９−２、２９−３に記憶された情報を合成するスイッチ３４−２をオンすることで第一および第二および第三の記憶素子２９−１、２９−２、２９−３に記憶された情報を合成する。これにより第一から第三の記憶素子には合成された信号が記憶される。

この合成を行なっている間に残りの記憶素子にも時刻ｔ４から時刻ｔ６の情報を記憶していくことで、情報の合成が完了するまで撮影を停めることによる時間の無駄をなくすことが出来る。
同様に第四から第六の記憶素子への記憶が完了しそれらの情報の合成が完了した後、時刻ｔ７で信号線ＲＳＴおよび信号線ＲＷおよび信号線ＯＥにＨＩＧＨのパルスを与え、画素のノイズ信号を出力し、時刻ｔ８で信号線ＭＲＳＴにＨＩＧＨのパルスを与え、信号線ＯＥをＨＩＧＨにして時刻ｔ９で第一の記憶素子２９−１の選択ＭＯＳトランジスタ２８−１をオンすることで第一の記憶素子２９−１に記憶された合成情報が出力される。

続いて時刻ｔ１０で信号線ＭＲＳＴにＨＩＧＨのパルスを与え、信号線ＯＥをＨＩＧＨにして時刻ｔ１１で第四の記憶素子２９−４の選択ＭＯＳトランジスタ２８−４をオンすることで第四の記憶素子２９−４に記憶された合成情報が出力される。
先に時刻ｔ７で出力した画素のノイズ信号と時刻ｔ９および時刻ｔ１１で出力した信号と差分を取ることで、画素固有のノイズを取り除くことができる。

このように光電変換素子からの情報を記憶素子へ記憶する動作と複数の記憶素子に記憶された情報の合成を平行して行ってもよい。
図８に記憶素子に記憶された情報を合成するときの記憶素子に記憶される情報の変化を示す。図８において時刻ｔ１における光電変換素子からの情報をＶ１と示す。
図８に示した例は８個の記憶素子を用いて４つの記憶素子に記憶された情報の合成する場合である。図８の（ａ）は第一から第四の記憶素子にそれぞれ時刻ｔ１からｔ４の情報が記憶された状態を示している。これらの４つの情報を合成することで（ｂ）のように第一から第四の記憶素子には合成された情報が記録される。

次に第二から第五の記憶素子にそれぞれ時刻ｔ５からｔ８の情報を記憶することで（ｃ）の状態となる。
同様に４つずつの情報の合成を３回繰り返した後、第五から第八の記憶素子にそれぞれ時刻ｔ１７からｔ２０の情報を記憶することで（ｄ）の状態となる。
最後に第五から第八の記憶素子に記憶された情報を合成することで（ｅ）の状態となる。この後第一から第五の記憶素子の情報を読み出すことで時刻ｔ１からｔ２０における情報を読み出すことができる。

ｍ個の記憶素子を用いてＫ個の情報を合成した場合
Ｋ×｛ｍ−（Ｋ−１）｝
個の時刻における情報を記憶することができる。
（実施の形態２）
複数の記憶素子に記憶された情報の合成を行った後、さらにそれらの合成された情報どうしを合成することで、より多くの時刻における情報を記憶することが可能となる。

図９に８個の記憶素子を用いて３個の情報を合成した場合の例を示す。前述した方法で情報を合成して行った場合（ａ）に示すように時刻ｔ１からｔ１８の時刻における情報を記憶することができる。第一から第三の記憶素子にそれぞれ時刻ｔ１からｔ３、ｔ４からｔ６、ｔ７からｔ９の時刻における情報を合成した情報が記憶された状態で、第一から第三の記憶素子に記憶された情報を合成することで時刻ｔ１からｔ９の時刻における情報を合成した情報を得ることができる。この動作を繰り返すことで（ｂ）に示すように時刻ｔ１からｔ３６における情報を記憶することができる。この合成動作をさらに繰り返すことで（ｃ）に示すように時刻ｔ１からｔ５４における情報を記憶することができる。

このように複数の記憶素子に記憶された情報の合成を繰り返し行うことで飛躍的に多くの時刻における情報を記憶することができる。
ｍ個の記憶素子を用いてＫ個の情報の合成をｎ回繰り返した場合
ｎ×Ｋ×｛ｍ−ｎ×（Ｋ−１）｝
個の時刻における情報を記憶することができる。

ただし
ｎ≧ｍ÷Ｋ＋１
である。
複数の記憶素子に記憶された情報の合成を繰り返し行う際に合成された情報を別の記憶素子に記憶してもよい。
（実施の形態３）
図１０に画素内に光電変換素子からの情報を増幅する増幅回路を備えた場合の構成図を示す。

図中１３は光電変換素子からの情報を増幅する増幅回路である。１４は記憶素子に記憶された情報を読み出すための読み出し回路である。（ａ）のように光電変換素子と記憶素子群との間に配置してもよいし、（ｂ）のように記憶素子群と読み出し回路の間に配置してもよい。また（ｃ）のように光電変換素子と記憶素子群との間と記憶素子群と読み出し回路の間の両方に配置してもよい。

図１１に光電変換素子と前記複数の記憶素子とをつなぐ共通信号線の一部あるいは全部を初期化するための初期化手段を備える回路を備えた場合の構成図を示す。図中１５は共通信号線の一部あるいは全部を初期化するための初期化回路である。
図１２に画素の特性ばらつきによる固定パターンノイズを除去するためのノイズキャンセル回路を備えた例を示す。（ａ）のように記憶素子と読み出し回路の間に配置してもよいし、（ｂ）のように光電変換素子と記憶素子群との間に配置してもよい。
（実施の形態４）
各時刻における光電変化素子からの情報を複数の記憶素子に記憶した後、それらの記憶素子の情報を同時に読み出すことで、読み出す際に情報の合成を行うことで、読み出し時間を短縮することができる。

複数の記憶素子に記憶された情報の合成を少なくとも一回行った後、それらの記憶素子の情報を同時に読み出すことで、読み出す際に情報の合成を行うことで、読み出し時間を短縮することができる。
この発明により複数の記憶素子に記憶された情報を一度の読み出し動作で読み出すことができ、読み出しにかかる時間を短縮することが出来る。記憶素子の個数分の画像または情報の合成を行なって記憶素子の個数を超える画像を記憶した後、一度の読み出し動作で全ての画像を読み出し、新たな画像を記憶する動作を繰り返すことで多くの画像を記録することが可能となる。

（その他の変形例）
なお、本発明を上記の実施の形態に基づいて説明してきたが、本発明は上記の実施の形態に限定されないのはもちろんである。
以下のような場合も本発明に含まれる。
（１）撮像素子としてMOSトランジスタによる画像選択を行なう方式について説明してきたがCCD方式による撮像素子であってもよい。
（２）回路例を図４，５に示したがこの回路に限るものではない。

本発明を用いることで高速度カメラにおいて記憶素子の個数を超える多くの情報を記憶することが可能となる。また読み出し速度を高速にすることができる。

固体撮像装置の構成の一例を示す図である。 本発明における固体撮像装置の構成の一例を示す図である。 本発明における固体撮像装置の回路の一例を示す図である。 本発明における固体撮像装置の駆動パルスを示す図である。 本発明における固体撮像装置の駆動パルスを示す図である。 本発明における固体撮像装置の回路の一例を示す図である。 本発明における固体撮像装置の駆動パルスを示す図である。 本発明における固体撮像装置の記憶素子に記憶する情報の一例を示す図である。 本発明における固体撮像装置の記憶素子に記憶する情報の一例を示す図である。 本発明における固体撮像装置の構成の一例を示す図である。 本発明における固体撮像装置の構成の一例を示す図である。 本発明における固体撮像装置の構成の一例を示す図である。

符号の説明

１０ 画素
１１ 光電変換素子
１２ 記憶素子
１３ 増幅回路
１４ 読み出し回路
１５ 記憶素子初期化回路
１６ ノイズキャンセル回路
２１ 光電変換素子
２２ 転送スイッチ
２３ リセット回路
２４ ソースフォロワを構成するトランジスタ
２５ ソースフォロワを構成するトランジスタ
２６ 記憶素子書き込みスイッチ
２７ 共通信号線
２８ 共通信号線および記憶素子初期化回路
２９ 記憶素子選択スイッチ
３０ 記憶素子
３１ ソースフォロワを構成するトランジスタ
３２ ソースフォロワを構成するトランジスタ
３３ 読み出し行選択スイッチ
３４ 情報合成スイッチ

Claims (21)

1. 複数の画素がマトリクス状に配置されてなる固体撮像素子であって、
   各画素は
   入射した光を光電変換して信号電荷を出力する光電変換素子と
   前記光電変換素子から出力された信号電荷を記憶する複数の記憶素子と
   前記複数個の記憶素子に記憶された情報のうち少なくとも２個以上の情報を合成し、
   前記複数個の記憶素子のいずれかに記憶する手段を備える
   ことを特徴とする固体撮像素子。
2. 前記記憶素子のうち少なくとも２つ以上から成る第一の記憶素子群に記憶された情報を合成し、
   合成された情報を前記記憶素子のうち第一の記憶素子群に含まれない記憶素子に記憶する手段を備える
   ことを特徴とする請求項１記載の固体撮像素子。
3. 前記記憶素子のうち少なくとも２つ以上から成る第一の記憶素子群に記憶された情報を合成し、
   合成された情報を前記記憶素子のうち第一の記憶素子群に含まれる記憶素子に記憶する手段を備える
   ことを特徴とする請求項１記載の固体撮像素子。
4. 前記固体撮像素子が
   前記記憶素子のうち少なくとも２つ以上から成る第一の記憶素子群に記憶された情報の合成と
   前記記憶素子のうち前記第一の記憶素子群以外の記憶素子への前記画素からの出力信号の書き込みを
   同時に行う手段を有する
   ことを特徴とする請求項１から請求項３記載の固体撮像素子。
5. 前記各画素に信号増幅回路を有し、
   前記光電変換素子から出力された出力電荷を前記回路で増幅し前記記憶素子で記憶する
   ことを特徴とする請求項１から請求項４記載の固体撮像素子。
6. 前記固体撮像素子が
   前記光電変換素子と前記複数の記憶素子とをつなぐ共通信号線の一部あるいは全部を
   初期化するための初期化手段を備える
   ことを特徴とする請求項１から請求項５記載の固体撮像素子。
7. 前記固体撮像素子が
   各画素にノイズキャンセル回路を有し
   画素固定ノイズを除去する手段を備える
   ことを特徴とする請求項１から請求項５記載の固体撮像素子。
8. 前記固体撮像素子が
   前期光電変換素子からの情報を前期記憶素子に記憶する際にノイズキャンセル回路を用いて
   画素固定ノイズを除去する手段を備える
   ことを特徴とする請求項１から請求項５記載の固体撮像素子。
9. 前記固体撮像素子においてｔ（１）からｔ（ｎ）の異なる時刻において前記記憶手段に前記光電変換素子からの信号を順次記憶した後、
   前記記憶素子のうち少なくとも２つ以上から成る第一の記憶素子群に記憶された情報を合成し前記記憶素子に記憶した後、
   ｔ（ｎ＋１）の時刻における前記記憶手段に前記光電変換素子からの信号を
   前記合成信号を記録した記憶素子以外の前記記憶素子に記憶する
   ことを特徴とする固体撮像素子の駆動方法。
10. 前記時刻ｔ（１）からｔ（ｎ）およびｔ（ｎ＋１）の時刻が
    一定間隔である
    ことを特徴とする請求項９記載の固体撮像素子の駆動方法。
11. 前記時刻ｔ（１）からｔ（ｎ）およびｔ（ｎ＋１）において
    前期光電変換素子の蓄積時間が同一である
    ことを特徴とする請求項９記載の固体撮像素子の駆動方法。
12. 前記固体撮像素子において
    ｔ（１）からｔ（ｎ）の異なる時刻において前記記憶手段に前記光電変換素子からの信号を順次記憶した後、
    前記記憶素子のうち少なくとも２つ以上から成る第一の記憶素子群に記憶された情報を合成し前記記憶素子に記憶する処理が
    ｔ（ｎ＋１）からｔ（ｎ＋ｍ）の時刻において前記記憶手段に前記光電変換素子からの信号を前記合成信号を記録した記憶素子以外の前記記憶素子に記憶する間に完了する
    ことを特徴とする固体撮像素子の駆動方法。
13. 前記時刻ｔ（１）からｔ（ｎ）およびｔ（ｎ＋ｍ）の時刻が
    一定間隔である
    ことを特徴とする請求項１２記載の固体撮像素子の駆動方法。
14. 前記時刻ｔ（ｎ）とｔ（ｍ）においてｍ＝２ｎの関係が成り立つ
    ことを特徴とする請求項１２記載の固体撮像素子の駆動方法。
15. ａ個の記憶素子を持つ前記固体撮像素子において
    ｂ個の記憶素子に記憶された情報を合成した情報をｂ個の記憶素子の内の一つに記憶し
    前記合成した情報を記憶した記憶素子以外の記憶素子を用いて、
    同様にしてｂ個の情報を合成した情報をｃ個の記憶素子に記憶し
    前記ｃ個の記憶素子に記憶された情報を合成した情報をｃ個の記憶素子の内の一つに記憶する手段を持つ
    ことを特徴とする固体撮像素子の駆動方法。
16. ａ個の記憶素子を持つ前記固体撮像素子において
    ｂ個の記憶素子に記憶された情報を合成した情報をｂ個の記憶素子の内の一つに記憶し
    前記合成した情報を記憶した記憶素子以外の記憶素子を用いて、
    同様にしてｂ個の情報を合成した情報をｃ個の記憶素子に記憶し
    前記ｃ個の記憶素子に記憶された情報を合成した情報をｃ個の記憶素子とは異なる記憶素子に記憶する手段を持つ
    ことを特徴とする固体撮像素子の駆動方法。
17. ａ個の記憶素子を持つ前記固体撮像素子において
    ｂ個の記憶素子に記憶された情報を合成した情報をｂ個の記憶素子とは異なる記憶素子に記憶し
    前記合成した情報を記憶した記憶素子以外の記憶素子を用いて、
    同様にしてｂ個の情報を合成した情報をｃ個の記憶素子に記憶し
    前記ｃ個の記憶素子に記憶された情報を合成した情報をｃ個の記憶素子の内の一つに記憶する手段を持つ
    ことを特徴とする固体撮像素子の駆動方法。
18. ａ個の記憶素子を持つ前記固体撮像素子において
    ｂ個の記憶素子に記憶された情報を合成した情報をｂ個の記憶素子とは異なる記憶素子に記憶し
    前記合成した情報を記憶した記憶素子以外の記憶素子を用いて、
    同様にしてｂ個の情報を合成した情報をｃ個の記憶素子に記憶し
    前記ｃ個の記憶素子に記憶された情報を合成した情報をｃ個の記憶素子とは異なる記憶素子に記憶する手段を持つ
    ことを特徴とする固体撮像素子の駆動方法。
19. 前記駆動方法においてｂ＝ｃの関係がなりたつ
    ことを特徴とする請求項１５から請求項１８に記載の固体撮像素子の駆動方法。
20. 前記固体撮像素子において
    前記複数の光電変換素子に記憶された情報のうち少なくとも２個以上の情報を合成し
    一度の読み出し動作で必要な情報の読み出しを行なう
    ことを特徴とする請求項９から請求項１９記載の固体撮像素子の駆動方法。
21. 複数の画素がマトリクス状に配置されてなる固体撮像素子であって、
    各画素は
    入射した光を光電変換して信号電荷を出力する光電変換素子と
    前記光電変換素子から出力された信号電荷を記憶する複数の記憶素子と
    前記複数個の記憶素子に記憶された情報のうち少なくとも２個以上の情報を合成し
    出力する機能を備える
    ことを特徴とする固体撮像素子。

Images