KR100996662B1

KR100996662B1 - 고체촬상장치

Info

Publication number: KR100996662B1
Application number: KR1020057007845A
Authority: KR
Inventors: 게이지 마부치
Original assignee: 소니 주식회사
Priority date: 2002-11-13
Filing date: 2003-11-05
Publication date: 2010-11-25
Also published as: KR20050071658A; WO2004045204A1; CN100336382C; JP4601897B2; TWI229551B; TW200420121A; JP2004165992A; US20060103748A1; CN1711753A; US7639296B2

Abstract

화소 어레이부나 광학계의 대형화를 초래하지 않고, 신속하고 저부담으로 AD변환을 실시할 수 있고, 한편, 동시 AD변환에 의한 고화질의 디지털 화상 신호를 출력한다.

화소 어레이부(110)는, 각 화소마(111)에 광전 변환소자와 화소 트랜지스터를 가지며, 아날로그 화소신호를 출력한다. AD메모리부(130)는, 화소 어레이부(110)의 각 화소 배열에 대응하는 2차원 배열로 단위 메모리(131)를 배치하여 구성되며, 수직 신호선을 통해 읽어내 아날로그 화소 신호를 차례차례 축적하고, AD변환을 포함한 각종의 처리(예를 들면 CDS에 의한 고체 패턴 노이즈 제거나 이득 조정등)를 실시하는 것이다. 게다가, 이 메모리부(130)의 각 단위 메모리(131)는, AD 변환회로(132)를 포함하며, 이 변환회로는 각각의 화소로부터 판독된 아날로그 화소신호를 디지털 화소신호로 변환한다.

Description

고체촬상장치{Solid state imaging apparatus}

본 발명은, 복수의 화소를 2 차원 배열로 설치한 화소 어레이부를 가지며, 이 화소 어레이부의 각 화소로부터 신호를 추출하여 신호 처리를 실시하는 방식의, 예를 들면 CMOS 이미지 센서등의 고체 촬상 장치에 관한 것이다.

일반적으로 CMOS 이미지 센서는 MOS 프로세스를 이용해 제작되므로, CCD 이미지 센서와 달리, 화소 어레이부를 설치한 동일 칩상에 AD변환 회로를 온칩(on-chip)으로 탑재하는 것이 가능하다.

그리고, 이 AD변환 회로를 온칩으로 탑재하는 형태로서는, 후술하는 3 종류의 것이 알려져 있다.

도 6은, 이러한 AD변환 회로를 온칩으로 탑재한 CMOS 이미지 센서의 구성예를 나타내는 설명도이다. 다만, 도면에서 사선 블록(200A, 200B, 200C)은, AD변환 회로의 3개의 배치예를 나타내는 것이며, 실제의 회로에서는, 어느 쪽이든 1개의 배치예를 채용하는 것이다.

우선, 이 도 6에 근거해 종래의 CMOS 이미지 센서의 구성예에 대해 설명한다.

도시한 바와같이, 이 CMOS 이미지 센서는, 화소 어레이부 (210),Ⅴ선택 회로 (220), 열신호처리부(230), H선택 회로(240), 및 출력부(250)를 1개의 칩상에 탑재한 것이다.

화소 어레이부(210)는, 다수의 화소를 2 차원 배열 형태(행렬형태)로 설치한 것이다.

Ⅴ선택 회로(220)는, 화소 어레이부(210)의 각 화소를 행 단위로 수직 방향(열방향)으로 차례차례 선택하면서 구동하는 회로이다.

열신호처리부(230)는, 화소 어레이부(210)의 각 화소열에 대응해서 설치되며 각 화소(211)의 신호를 차례차례 수신하여 고정 패턴 노이즈 제거나 이득 조정등의 처리를 실시하는 회로이다.

H선택 회로(240)는, 열신호처리부(230)를 행방향으로 차례차례 선택하며, 이 열신호처리부(230)에 의해서 처리된 각 화소의 신호를 출력선(241)에 출력하는 것이다.

출력부(250)는, 출력선(241)으로부터의 화소 신호를 받아 최종적인 신호 처리를 실시해, 화상 신호로서 출력하는 것이다.

그리고, 이러한 CMOS 이미지 센서에 있어서, AD변환 회로를 온칩으로 배치하는 형태로서는 다음의 3가지 방법이 있다.

우선, 도 6에 도시한 사선 블록(200A)에 의해 지시된 배치예는, 각 화소(211)에 AD변환 회로를 설치한 것이며, 각 화소마다 AD변환을 실시하고, 각 화소(211)로부터 디지털화된 화소 신호를 출력하는 것이다(이하, 화소 레벨 AD라고 한다)(예를 들면, 미국 특허 제 5461425호 공보).

또한, 도 6에 도시된 사선 블록(200B)에 의해 지시된 배치예는, 각 열신호처리 회로(230)에 AD변환 회로를 설치한 것이며, 열 마다 AD변환을 실시하고, 각 열신호처리 회로(230)로부터 디지털화된 화소 신호를 출력하는 것이다인(이하, 열레벨 AD라고 한다)(예를 들면, 일본 특허 제 253234호 공보).

또한, 도 6에 도시된 사선 블록(200C)에 의해 지시된 배치예는, 출력부(250)에 AD변환 회로를 설치한 것이며, 출력선(241)으로 유도된 신호에 대해서 차례차례로 AD변환을 실시하고, 출력부(250)로부터 칩외부로 디지털화된 화소 신호를 출력하는 것이다(이하, 칩 레벨 AD라고 한다). 이것은 단지 아날로그 출력의 장치에 AD변환 회로를 연결한 것과 동등하다.

그렇지만, 상술한 3개의 AD변환에서는 이하와 같은 과제가 있었다.

(1) 화소 레벨 AD는, 모든 화소로 동시에 AD변환할 수 있으므로, 고속처리가 가능하지만, AD변환 회로를 각 화소내에 배치하므로, 각 화소의 규모가 커져, 화소 어레이부의 면적 및 광학계가 커져, 그 한편으로 개구율(화소중의 포토 다이오드의 면적비율)이 낮아져, 감도가 낮아지는 등의 결점이 있다.

(2) 열레벨 AD는, 화소 레벨 AD에 비해 화소는 간단하게 되어, 소형화가 가능하지만, 1 프레임 분의 화상을 출력하는데, 행의 갯수에 대응하는 회수(예를 들면 수백~수천회)의 AD변환을 해야 하기 때문에 저속이 된다는 하는 결점이 있다.

또, AD변환을 단시간에 실시하므로, 회로의 대역을 크게 하는 것이 필요하고, 노이즈가 커진다.

또, AD변환은 1 프레임의 사이에서, 차례대로 행을 처리해 나가므로, 최초의 행과 마지막 행으로 AD변환되는 시간에 1 프레임 시간의 차이가 생기므로, 전체 화면의 시간차이를 가능한한 작게 하고 싶은 경우(예를 들면 움직임이 있는 피사체를 촬영하는 경우)에는 적합하지 않다.

(3) 칩 레벨 AD는, 열레벨 AD와 같은 성질을 갖고 있다. 즉, 화소는 간단하게 되지만, 1 프레임의 출력을 하기 위해서, 화소수에 대응하는 회수(예를 들면 수십만~수백만회)의 AD변환을 해야 하기 때문에, 열레벨 AD보다 더욱 저속이 된다는 결점이 있다.

또한, AD변환을 단시간에 실시하므로, 회로의 대역을 크게 하는 것이 필요하고, 열레벨 AD보다 더 노이즈가 커진다. 또한, AD변환은 1 프레임의 사이에서 차례대로로 화소 신호를 처리해 나가므로, 최초의 화소와 마지막 화소로 AD변환되는 시간에 1 프레임 시간의 차이가 생겨 전체 화면의 시간차이를 가능한한 작게 하고 싶은 경우에는 적합하지 않다.

그러므로 본 발명의 목적은, 화소 어레이부나 광학계의 대형화를 초래하지 않고, 신속하고 저부담으로 AD변환을 실시할 수 있고, 한편, 동시 AD변환에 의한 고화질의 디지털 화상 신호를 출력하는 것이 가능한 고체촬상 장치를 제공하는 것에 있다.

본 발명은 상기 목적을 달성하기 위해, 복수의 화소를 2 차원 배열로 설치한 화소 어레이부와, 상기 화소 어레이부의 화소 배열에 대응하여 복수의 단위 메모리를 2 차원 배열로 설치하고, 각 단위 메모리에 AD변환 회로를 설치한 AD메모리부와, 상기 화소 어레이부를 주사하여 각 화소의 아날로그 신호를 상기 AD메모리부에 읽어내는 화소 어레이 주사 회로와, 상기 AD메모리부를 주사하여 각 단위 메모리의 디지털 신호를 출력하는 메모리 주사 회로를 구비하는 것을 특징으로 한다.

본 발명의 고체 촬상 장치에서는, 2 차원 배열의 화소 어레이부에 대응하는 AD메모리부의 각 단위 메모리마다 AD변환 회로를 설치하고 각 화소로부터 읽어낸 신호를 AD메모리부에서 AD변환한다.

도 1은, 본 발명의 실시의 형태예에 의한 AD변환 회로를 온치온칩으로 탑재한 CMOS 이미지 센서의 구성예를 나타내는 설명도이다.

도 2는, AD변환 회로를 설명하는 다른 예이다.

도 3은, 도 1에 도시한 AD메모리부에 있어서의 단위 메모리의 회로예를 나타내는 회로도이다.

도 4는, 도 1에 도시한 AD메모리부에 있어서의 구동예를 나타내는 타이밍 차트이다.

도 5는, 본 발명의 일례인 카메라 모듈 타입의 고체 촬상 장치이다.

도 6은, 종래의 AD변환 회로를 온칩으로 탑재한 CMOS 이미지 센서의 구성예를 나타내는 설명도이다.

이하, 본 발명에 의한 고체 촬상 장치의 실시의 형태예에 대해 설명한다.

도 1은, 본 발명의 실시의 형태예에 의한 AD변환 회로를 온칩으로 탑재한 CMOS 이미지 센서의 구성예를 나타내는 설명도이다.

도시한 바와같이, 이 CMOS 이미지 센서는, 화소 어레이부 (110),Ⅴ선택 회로(120), AD메모리부(메모리 블록)(130), 메모리Ⅴ선택 회로(140), H선택 회로(150), 및 출력부(160)를 1개의 칩상에 탑재한 것이다.

화소 어레이부(110)는, 다수의 화소(111)를 2 차원 배열 형태(행렬 형태)로 설치한 것이며, 각 화소에 대해 검출된 아날로그 화소 신호를 각 화소열 마다 설치된 출력 신호선(수직 신호선)으로부터 출력하는 것이다.

게다가 각 화소(111)의 회로 구성은, 여러 가지의 형태가 이용되는 것이 가능하지만, 예를 들면 광전 변환 소자(포토 다이오드등 )와, 그 생성 전하를 플로팅 디퓨전(Floating Diffusion : FD) 부로 읽어내는 전송 트랜지스터와 FD부에 전송된 신호 전하에 의한 전위 변동을 상기 신호로 변환해 출력하는 증폭 트랜지스터와, 이 증폭 트랜지스터의 출력과 출력 신호선(수직 신호선)을 접속하는 선택 트랜지스터와, FD부의 전위를 리셋트 하는 리셋트 트랜지스터를, 가지는 것으로 한다.

Ⅴ선택 회로(120)는, 화소 어레이부(110)의 각 화소를 행 단위로 수직 방향(열방향)으로 차례차례 선택하면서 구동하는 것이며, 화소 어레이 주사 회로를 구성하고 있다.

AD메모리부(130)는, 화소 어레이부(110)의 각 화소 배열에 대응하는 2차원 배열로 단위 메모리(131)를 배치하여 구성되며, 수직 신호선을 통해 읽어내 아날로그 화소 신호를 차례차례 축적하고, AD변환을 포함한 각종의 처리(예를 들면 CDS에 의한 고체 패턴 노이즈 제거나 이득 조정등)를 실시하는 것이다. 게다가, 각 단위 메모리(131)는 DRAM에 의해 구성되어 있다.

그리고, 이 AD메모리부(130)의 각 단위 메모리(131)에는, AD변환 회로(132)가 설치되어 있고, 이 AD변환 회로(132)에 의해서 각 화소로부터 읽어내진 아날로그 화소 신호를 디지털 화소 신호로 변환한다.

게다가, 도 1에 도시한 구성에서는, 화소 어레이부(110)의 각 화소(111)와 AD메모리부(130)의 각 단위 메모리(131)가 1대1로 대응되는 예를 도시하고 있지만, 복수(N≥2)의 화소와 1개의 단위 메모리가 N대1로 대응하는 구성이면 좋다. 이 경우에는, 1개의 단위 메모리에 의해서 복수(N치)의 화소의 처리를 차례차례 실시하게 된다. 여기서, 단위 메모리는 화소 어레이부(110)의 화소열의 수에 대응하는 열수와, 적어도 2행으로 배열되어 있으면, 상술한 종래 기술의 촬상 장치보다 전화면 만큼의 화소로부터의 신호를 동시에 AD변환하여, 전화면 만큼의 화소로부터의 신호의 AD변환에 걸리는 시간을 단축할 수 있다.

예를 들면, 도 2와 같이, 화소 어레이부의 행수의 반의 행수를 가지는 AD메모리부를 설치하는 경우는, 전화소수의 반수씩의 화소로부터의 신호를 동시에 AD변환하여, 전체 화면 만큼의 화소로부터의 신호의 AD변환에 걸리는 시간을 단축할 수 있다.

또한, 해상도를 내려 고속 촬상을 행하기 위한 가속 읽기를 실시하는 경우는, 1 프레임 분의 신호의 AD변환에 걸리는 시간을 큰 폭으로 단축할 수 있고, 새로운 고속 촬상이 가능해진다. 도 2의 고체 촬상 장치에 있어서, 예를 들면 상하 2행의 화소로부터의 신호를 가산해 읽어내면 AD메모리부에 있어서, 1 프레임 분의 화소로부터의 신호를 한 번 AD변환할 수 있다. 또한, 가산하는 행수를 늘렸을 경우나, 도 2에 도시한 이외의 예를 들면 AD메모리부의 행수를 화소 어레이부의 행수의 반미만으로 2행 이상 마련했을 경우에서도, 같은 동작이 가능하다.

또한, 본예에서는, AD메모리부(130)의 각 단위 메모리 배열이 그대로 1 화상 프레임에 대응하고 있어, 이 프레임 단위로 AD변환을 실시하므로, 본 예의 AD변환 방식을 프레임 메모리레벨 AD라고 부르는 것으로 한다.

메모리Ⅴ선택 회로(140)는, AD메모리부(130)의 각 단위 메모리(131)의 주사와 구동을 실시하며, 각 단위 메모리(131)에 의해 처리된 디지털 화소 신호를 출력하는 회로이다.

H선택 회로(150)는, AD메모리부(130)를 행방향으로 차례차례 선택하고, 이 AD메모리부(130)에 의해서 처리된 디지털 화소 신호를 출력선(151)으로 출력하는 것이다. 게다가, 메모리Ⅴ선택 회로(140)과 H선택 회로(150)로 메모리 주사 회로를 구성하고 있다.

출력부(160)는, 출력선(151)으로부터의 디지털 화소 신호를 받아 최종적인 신호 처리를 실시해, 디지털 화상 신호로서 침 외부로 출력하는 것이다.

본 예의 프레임 메모리레벨 AD에서는, 화소 어레이부(110)의 화소 신호를 단시간에 AD메모리부(130)로 전송하고, 그 후, 전체 화소의 신호를 동시에 AD변환할 수 있다. 따라서, 종래의 화소 레벨 AD와 달리, 화소가 AD변환 회로를 위해서 커지거나 개구율이 저하되는 일이 없고, 또, 열레벨 AD, 칩레벨 AD와 달리, AD변환을 1 프레임으로 1회 실시하면 좋기 때문에, 고속으로 처리할 수 있다. 또한, 개 개의 AD변환 처리를 실시할 수 있으므로, AD변환 회로의 대역을 떨어뜨려, 노이즈를 감소시킬 수 있다.

도 3은, 본 예의 AD메모리부(130)에 있어서의 단위 메모리 (131)의 회로예를 나타내는 회로도이며, 도 4는, 본 예의 AD메모리부(130)에 있어서의 구동예를 나타내는 타이밍 차트이다.

우선, 도 3에 근거해 단위 메모리(131)의 구성을 설명한다.

본 예의 단위 메모리(131)는, 수직 신호선(133)을 통해 각 화소로부터 판독된 리셋트 레벨 전압과 신호 레벨 전압의 차분을 추출하고, 각 화소마다 생기는 고정 패턴 노이즈를 제거하기 위한 CDS(상관 이중 샘플링)회로(170)와 이 CDS 회로(170)에 의해서 생성된 차분 신호를 램프(ramp)파와 비교하고, 디지털 신호치를 출력하는 AD변환 회로(180)(즉, 도 1에 도시된 AD변환 회로(132))로 구성된다. 게다가, 여기에서는 리셋트 레벨 전압이 0레벨 신호에 상당하는 전압이 되어, 그에 대한 부(negative)의 흔들리는 신호 레벨 전압을 순서대로 출력하는 형태의 화소 회로를 이용하고 있는 것으로 한다.

그리고, 도 3에 도시한 바와같이, CDS 회로(170)는, 스윗치(SWl, SW2)(171, 172)와 콘덴서(Cl, C2)(173, 174)와 차동증폭기(175)를 가진다.

또, AD변환 회로(180)는, 도시한 예에서는 10bit의 데이터폭을 가지는 경우의 구성예이며, 각 비트마다 변환용의 트랜지스터(T rO~Tr9)(181)와 샘플링용의 콘덴서(182)와 출력용의 트랜지스터(183)를 가진다.

이하, 본 예의 AD메모리부(130)에 있어서의 동작을 도 4를 이용해 설명한다. 게다가 램프전압(ramp voltage)은 아날로그 전압 신호이므로, 도 4의 파형도에서는 다른 신호와는 다른 크기로 나타내고 있다.

(1) 화소 어레이부(110)로부터 AD메모리부(메모리 블록)(130)으로의 판독기간［Tl］

여기에서는 화소 어레이부(110)에서 1행씩 신호를 읽어내고, 각 화소에 대응하는 AD메모리부(130)의 단위 메모리(131)에 기입 동작이 된다.

1행 분의 동작은, 이하와 같이 된다.

(1－1) 우선, 수직 신호선(133)에 화소(111)로부터 리셋트 레벨을 읽어내고 있는 기간에, 스윗치(171, 172)를 ON한다.

여기서 콘덴서(173)의 스윗치(171)측의 전위는 리셋트 레벨이 되지만, 그 반대측에서는, 차동증폭기(175)의 ＋입력 단자에 램프 신호의 공급선(ramp 배선)(191)에 의해서 공급되는 램프 전압이 인가되고 있기 때문에, 스윗치(172)의 ON에 의해, 차동증폭기(175)의 1 입력 단자와 출력 단자가 램프전압에 클램프 되게 된다.

(1－2) 다음에, 스윗치(172)를 OFF 하고 나서, 수직 신호선 (133)에 화소의 신호 레벨을 읽어낸다. 이때 차동증폭기(175)의 1 입력 단자는, 콘덴서(173)를 통해 리셋트 레벨과 신호 레벨의 차이에 비례한 부의 방향의 전위 변동이 생겨, 화소의 고정 패턴 격차가 제거된 신호 전압이 입력되게 된다.

이 결과, 차동증폭기(175)의 출력은 하이(High) 레벨이 되어, 트랜지스터(181)가 ON 한다.

(1－3) 다음에, 스윗치(171)를 OFF 하면, 수직 신호선(133)과 분리되며, 이 상태가 유지된다.

이 기간중은, 램프신호는 하이레벨이다. 또한, 트랜지스터 (181)의 구동용 클락 배선(ck 배선)(192), 및 트랜지스터(183)의 구동용 클락 배선(word 배선)(193)은, 모두 낮은 레벨이다.

이 동작을 각 행에 대해 반복하고, 1 프레임의 신호를 AD메모리부에 입력한다.

(2) AD변환 기간［T2］

다음에, 램프전압을 하이로부터 낮은 레벨로 천이시키면서, 트랜지스터(181)의 구동용 클락(ck0］~ck9］)을 10 bit로 카운트업하도록 구동한다. 램프 전압이 (1)에서 유지되고 있는 차동증폭기(175)의 1입력 단자전압보다 낮아졌을 때에, 차동증폭기(175)의 출력이 반전하고, 그 때의 ck［0]~ck9］의 값(하이／낮은레벨)이 각각의 콘덴서(182)에 보관 유지된다, 즉 10 bit의 AD변환 결과가 저장된다.

게다가, 램프전압, 및 ck0］~ck[9］는, 각각 AD메모리부의 전대역에서 공통이 되어 있으므로, 1 프레임 분의 신호가 동시에 AD변환된다. 또한, 콘덴서(182)에 하이／낮은레벨이 기입되므로, 이것은 원리적으로 DRAM이다.

(3) 메모리 억세스 기간［T3］

다음에, AD메모리부로부터 읽어내고 싶은 화소의 신호를, 트랜지스터(183)의 워드배선(word line)(193)을 구동하여, 데이터 출력선인 비트 배선(194)으로부터 읽어낸다. 게다가 판독방법, 및 판독회로구성은, 모두 통상의 DRAM와 같은 것이어 서 좋다. 또, 1행씩 차례로 읽어내도 좋고, 1 부분만을 읽어내도록 해도 좋다. 혹은 완전한 랜덤 억세스도 가능하다.

또한, 다음의 프레임의 정보를 얻기 위해서는, 상기 (1)의 읽기 동작과 같은 동작을 실시한다. 이것은 1행씩의 동작이므로, AD메모리부로의 판독기간에서도, 역시 판독순서가 돌아오지 않는 행은 메모리 억세스는 가능하다. 이하 이러한 동작을 반복한다.

그런데, 종래의 프레임 메모리를 가지지 않는 CMOS 이미지 센서에서는, 1행을 열신호처리부에 동시에 읽어내더라도, 그 후에, 각 열의 열신호처리 회로를 차례로 선택해 신호를 수평 신호선으로 유도하고, 1 개씩 출력하는 기간이 수배~수십배 필요하고, 그 후에 겨우 다음의 행으로 옮길 수 있다.

이것에 대해, 본 예의 방식으로는, 1행씩 읽어내는 것만으로 AD메모리부(130)로의 읽기가 완료되므로, 그 읽기에 필요로 하는 시간은, 몇분의 1~수십분의 1의 단시간에 끝난다. 이것은, 각 행이 판독시간의 차이가 짧아지므로, 전화면의 시간차이가 수배~수십배 작아진다. 이 시간차이가 있으면, 움직이고 있는 피사체를 촬영했을 때에 시간차이 때문에 피사체가 뒤틀리지만, 본 예의 방식에 의하면, 이 왜곡이 수배~수십배 작아지는 효과가 있다. 물론, 화소로부터 판독하는 곳은 종래의 CMOS 이미지 센서와 같아서, 종래의 CMOS 이미지 센서로 노광 시간을 동시화하고 왜곡을 없애는 공지의 방법을 본 예에 적용할 수도 있다.

또, 본 예의 방식으로는, 1 프레임 분의 신호가 동시에 AD변환되므로, AD변환도 단시간에 끝난다.

게다가 AD메모리부(130)로부터의 판독은, 프레임 메모리로의 억세스가 되므로, 행마다 순서대로 할 필요는 없고, 판독 순서가 완전하게 자유롭다. 물론 통상의 DRAM과 같이, 워드 선과 비트 선을 이용해 밖으로부터 다른 신호를 기입하는 것도 가능하다.

또한, 각 화소의 신호를 읽어내기 전의 적당한 시간에 화소를 리셋트하여 전자 셔터가 작용되는 것은 종래의 CMOS 이미지 센서와 같다.

게다가, 상술의 예에서는, 화소 회로로서, 리셋트 레벨 전압(신호 0에 상당하는 전압)과 그에 대한 부의 흔들리는 신호 레벨 전압을 순서대로 출력하는 형태의 것을 가정했지만, 이 형태가 아닌 화소 회로에 적용하는 것도, 물론 가능하다.

또한, AD메모리부의 구성으로서는, 상기 외에도 여러가지의 변형이 가능하다. 예를 들면, 상술한 것처럼 복수 화소에 대응하여 1개의 AD변환 회로를 할당하는 것도 가능하다.

또한, AD변환 회로는, 쵸퍼(chopper)형 비교기(comparator)를 이용하기도 하며, Δ∑형을 채용할 수도 있다. 또한, 메모리에는 DRAM형이 아니고, SRAM형등을 이용하는 것도 가능하다.

또한, 본 발명의 고체 촬상 장치는 상술한 구성 이외의 구성을 포함하고 있어도 좋으며, 예를 들면 도 5와 같이 촬상부(301)가 광학계(300)나, 신호 처리 칩(302)과 조립된 카메라 모듈 타입의 고체 촬상 장치(303)가 되어도 괜찮다.

한편, 화소 어레이부나 AD메모리부의 2차원 배열의 행과 열의 구별은 실질적으로 없고, 화소나 단위 메모리가 거의 직행하는 2 방향으로 배열되고 있으면, 고 체 촬상 장치를 보는 방향에 따라, 화소행은 화소열이 되기도 하며, 단위 메모리행은 단위 메모리열이되기도 하며, 또 그 반대도 마찬가지이다.

이상 설명한 것처럼 본 발명의 고체 촬상 장치에, 2 차원 배열의 화소 어레이부에 대응한 AD메모리부의 각 단위 메모리마다 AD변환 회로를 설치하고, 각 화소로부터 읽어낸 신호를 AD메모리부에서 AD변환한 후에, 2 차원 배열의 AD변환 회로로 AD변환을 분산하고, 상술한 열레벨 AD변환이나 칩 레벨 AD변환에 비해 고속의 AD변환을 실시할 수 있으며 또한, AD변환 회로의 대역을 떨어뜨릴 수 있어 노이즈가 적은 신호를 얻는 것이 가능하다.

또한, 화소내에 AD변환 회로를 설치하지 않으므로, 화소 회로의 구성을 간소화할 수 있어, 화소의 개구율율을 크게 할 수 있으며, 높은 감도의 화소 어레이부를 구성할 수 있고, 화소 어레이부로부터 AD메모리부로 단시간에 화소 신호를 읽어들일 수 있으므로, 1개의 화면내에서의 처리의 시간차이를 작게 할 수 있고, 움직임이 있는 피사체를 찍어도 왜곡이 적고, 양호한 화질의 화상을 얻을 수 있다.

게다가 AD메모리부로부터의 읽기는, 프레임 메모리에 대한 억세스가 되므로, 행마다 순서대로 될 필요는 없고, 읽기 순서가 완전하게 자유롭다. 게다가 통상의 DRAM과 같이, 워드선과 비트선을 이용해 외부로부터의 다른 신호를 기입하는 것도 가능하다.

Claims

복수의 화소를 2 차원 배열로 설치한 화소 어레이부와,

상기 화소 어레이부의 화소 배열에 대응하여 복수의 단위 메모리를 2 차원 배열로 설치하고, 각 단위 메모리에 AD변환 회로를 설치한 AD메모리부와,

상기 화소 어레이부를 주사하여 각 화소의 아날로그 신호를 상기 AD메모리부에 읽어내는 화소 어레이 주사 회로와,

상기 AD메모리부를 주사하여 각 단위 메모리의 디지털 신호를 출력하는 메모리 주사 회로를 구비하는 것을 특징으로 하는 고체 촬상 장치.
제 1항에 있어서,

상기 AD메모리부로부터 출력되는 디지털 신호를 신호 처리하여 장치외부로 출력하는 출력부를 가지는 것을 특징으로 하는 고체 촬상 장치.
제 1항에 있어서,

상기 화소 어레이부의 각 화소와 상기 AD메모리부의 각 단위 메모리가 1대1로 대응하고 있는 것을 특징으로 하는 고체 촬상 장치.
제 1항에 있어서,

상기 화소 어레이부의 각 화소와 상기 AD메모리부의 각 단위 메모리가 N대 1(N≥2)로 대응하고 있는 것을 특징으로 하는 고체 촬상 장치.
제 1항에 있어서,

상기 화소 어레이 주사 회로에 의해서 화소 어레이부로부터 AD메모리부로 신호를 읽어내고, 다음에 AD메모리부에 있어서 AD변환을 실시하고, 다음에 메모리 주사 회로에 의해서 AD메모리부로부터 신호의 출력을 실시하는 것을 특징으로 하는 고체 촬상 장치.
제 1항에 있어서,

상기 AD메모리부에 있어서의 AD변환은 전체 단위 메모리로 동시에 실시하는 것을 특징으로 하는 고체 촬상 장치.
제 1항에 있어서,

상기 화소 어레이부로부터 AD메모리부로의 신호의 읽기는 화소행 단위로 실시하며, 상기 AD메모리부에 있어서의 AD변환은 전체 단위 메모리로 동시에 실시하는 것을 특징으로 하는 고체 촬상 장치.
제 1항에 있어서,

상기 단위 메모리가 DRAM으로 구성되는 것을 특징으로 하는 고체 촬상 장치.
복수의 화소를 2차원 배열로 설치한 화소 어레이부와,

상기 화소 어레이부로부터 읽어내진 신호를 축적해 AD변환하는 AD메모리부를 가지며,

상기 AD메모리부는 적어도 2 차원 배열된 복수의 단위 메모리를 포함하며,

상기 복수의 단위 메모리는 상기 화소 어레이부의 적어도 2행 분의 화소로부터의 신호를 동시에 AD변환하는 것을 특징으로 하는 고체 촬상 장치.
제 9항에 있어서,

상기 복수의 단위 메모리부는 상기 화소 어레이부로부터 가산 판독된 신호를 동시에 AD변환하는 것을 특징으로 하는 고체 촬상 장치.
제 9항에 있어서,

상기 단위 메모리는 상기 화소 어레이부로부터의 신호에 대해서 노이즈 제거 처리 및 AD변환을 실시하는 것을 특징으로 하는 고체 촬상 장치.