[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007506635A - 犠牲層上のヘテロエピタキシによるｉｉｉ族窒化物の自立基板の実現方法 - Google Patents

犠牲層上のヘテロエピタキシによるｉｉｉ族窒化物の自立基板の実現方法 Download PDF

Info

Publication number
JP2007506635A
JP2007506635A JP2006527446A JP2006527446A JP2007506635A JP 2007506635 A JP2007506635 A JP 2007506635A JP 2006527446 A JP2006527446 A JP 2006527446A JP 2006527446 A JP2006527446 A JP 2006527446A JP 2007506635 A JP2007506635 A JP 2007506635A
Authority
JP
Japan
Prior art keywords
layer
substrate
silicon
group iii
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006527446A
Other languages
English (en)
Other versions
JP4783288B2 (ja
Inventor
フェルタン，エリック，パスカル
ブグリワ，ザイア
ナタフ，ジル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Publication of JP2007506635A publication Critical patent/JP2007506635A/ja
Application granted granted Critical
Publication of JP4783288B2 publication Critical patent/JP4783288B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、ＩＩＩ族窒化物の自立基板の作製に関するものである。本発明は、より詳細には、エピタキシによって初期基板からＩＩＩ族窒化物、とくに窒化ガリウム（ＧａＮ）の自立基板を実現する方法であって、ＩＩＩ族窒化物のエピタキシ工程の際に自然に蒸発させるための犠牲層として、単結晶珪素ベースの中間層の蒸着を含むことを特徴とする方法を対象とする。この方法はとくに、平坦で直径が２”を超えるＩＩＩ族窒化物自立基板を得ることを可能にする。
【選択図】図３

Description

本発明はＩＩＩ族窒化物、とくに窒化ガリウムの自立基板の作製に関するものである。
ＩＩＩ族窒化物は１０年以上前から光電子装置の製造に用いられているが、ＩＩＩ族窒化物（ＧａＮ、ＡｌＮ、ＩｎＮ、など）の自立基板の市販品は現在のところ全く存在しない。
自立基板（英語では“ｆｒｅｅ ｓｔａｎｄｉｎｇ”）は、光電子および電子構成部品の製造に使用するための支えを必要としない厚みの基板である。
ヘテロエピタキシは、依然としてＩＩＩ族窒化物系の構成部品の製造の唯一の解決法である。ガリウム窒化物のエピタキシに工業的に用いられている基板は、サファイア（Ａｌ2Ｏ3）と炭化珪素（ＳｉＣ）である。これらの基板とＩＩＩ族窒化物の間には、格子定数と熱膨張率に差があるのでエピタキシャル層に数多くの欠陥が形成され、これらの材料で実現した電子部品の性能が低下する。基板がサファイアの場合、基板とＩＩＩ族窒化物のエピタキシャル層の間に、例えば、別個の成長条件で蒸着したＧａＮまたはＡｌＮで形成した核形成層を挟むことから成る技術が開発されている。この表面処理は欠陥の密度を制限することを可能にしている。
各種の技術が現在開発中で、それらは自立基板を得るためにＩＩＩ族窒化物のエピタキシャル層の初期基板の分離に解決を提供しようとするものである。かかるＧａＮ自立基板は、典型的には厚みが３００μｍである。
これらの技術の中で、研磨のほかには、化学的方法による分離がとくに挙げられる。例えば、欧州特許第１０４１６１０号明細書は、Ｓｉ、ＮｄＧａＯ3またはＧａＡｓタイプの特定の基板に適合した、かかる技術を開示している。同様に、米国特許出願公開第２００３／００１４４７２号明細書は、ＬｉＡＬＯ2製基板の特別な場合の化学的エッチングを実施する技術を記載している。しかしながら、この技術は化学的に不活性であるサファイアの基板には応用できない。くわえて、化学的エッチングが可能な基板（珪素、ＧａＡｓ、スピネル、など）の使用は、ＩＩＩ族窒化物の厚い層の蒸着に従来用いられているエピタキシ技術には必ずしも適合しない。例えば、珪素基板を使用すると、窒化ガリウム層内に熱引張応力が発生することになる。それはひび割れ形成の原因となる。さらに、珪素は通常のエピタキシ温度に対する熱安定性がない。
化学的エッチングの中間過程を介在させる方法も記載されたが、このエッチングは介在層または犠牲層の除去を目的としている。これについて挙げることができる文献は米国特許第５９１９３０５号明細書であり、部分的あるいは全体的にエッチングされるための犠牲層は、酸化珪素、窒化珪素、炭化珪素または珪素とすることができ、またその主たる目的は、エピタキシ反応装置内で直接高密度の欠陥を引き起こす熱膨張の不一致の問題を処理することである。別の技術が開発され、欧州特許第１２４５７０２号明細書に記載されているが、この方法は、化学的エッチングによって除去される金属層を基板と窒化ガリウムのエピタキシャル層の間に蒸着することによって、自立窒化ガリウム基板を供給することを目的としている。この方法に適合した金属の中で、アルミニウム、金、銀、銅、プラチナ、鉄、ニッケル、チタン、ジルコニウム、ハフニウム、およびそれらの合金を挙げることができる。
電磁放射アブレーションは、窒化ガリウム基板製造研究において現在開発中の別のタイプの技術である。例えば、とくに米国特許第６５５９０７５号明細書に記載のレーザーアブレーション（ＬＬＯ）は、パルスＵＶレーザービームの使用に基づき、ビームはサファイアを通過するが、ＧａＮ層において吸収され、界面に近いＧａＮの局部的熱分解を引き起こす。この技術を使用している他の文献、例えば、米国特許出願公開第２００２／０１８２８８９号明細書あるいは米国特許第６０７１７９５号明細書を挙げることができる。
最後に、国際公開第０３／０６２５０７号パンフレットは、半導体材料の単結晶層のエピタキシ過程に先立って、基板の上に（「分子」接着によって）核形成層を貼り付ける技術によって半導体材料製の自立基板を作製する方法に関するものである。この核形成層は、この界面において機械的応力を引き起こし、エピタキシ後の温度低下の影響で自然に分離可能な界面の役割を果たす。
先に見たごとく、提案された解決法は構想が単純ではない。なぜなら、これらの技術は、とりわけ基板上にエピタキシャル成長させたＩＩＩ族窒化物層の損傷を免れない。したがって、それらは実施が不便であるだけでなく、製造コストが高くつくことが多い。最後に、きわめて頻繁に、自立層が基板から離れたときに、無視できない湾曲を呈することがある。その結果、上記の方法から得られた自立基板は、これらの基板に後から実施される可能性のあるプロセス（エピタキシ、および／または例えばリソグラフ過程を伴うような電子部品の実現）の均一性を保証できるほど十分に平坦ではない。
したがって、広い面積にわたって平坦なＩＩＩ族窒化物基板を製造する代替技術を有することが現実に必要である。目的は、とくに欠陥密度が著しく低い材料が得られる窒化ガリウムのホモエピタキシになる。
欧州特許第１０４１６１０号明細書 米国特許第５９１９３０５号明細書 欧州特許第１２４５７０２号明細書 米国特許第６５５９０７５号明細書 国際公開第０３／０６２５０７号パンフレット
本発明の目的は、簡単、迅速、安価なＩＩＩ族窒化物自立基板実現法であって、良質で、平坦なＩＩＩ族窒化物層を広い面積にわたって供給する方法を提案することである。
したがって、本発明は、エピタキシによってＩＩＩ族窒化物を蒸着して、初期基板からＩＩＩ族窒化物、とくにＧａＮの自立基板を実現する方法であって、ＩＩＩ族窒化物のエピタキシ後の工程の際に、自然に蒸発させるための犠牲層として、珪素ベースの中間層を、前記基板の上に用いることから成ることを特徴とする方法を対象とする。
本発明による方法は、ＩＩＩ族窒化物としての窒化ガリウムにとくに適している。本発明によれば、ＡｌＮ、ＡｌxＧａ1-xＮ、ＩｎxＧａ1-xＮ、あるいはもっと一般的にＡｌxＧａyＩｎ1-x-yＮ（ここでは０≦ｘ＋ｙ≦１）基板で実現することもできる。
初期のバルク基板は、化学的および物理的特性がＩＩＩ族窒化物のエピタキシに適合し、ＩＩＩ族窒化物の単結晶層の蒸着を可能にするものならどんな材料でもよい。言い換えれば、犠牲層が蒸着される基板は、ＩＩＩ族窒化物のエピタキシに使用される標準成長条件で好適には安定でなければならない（分解が早すぎてはならない）。初期基板として、とくにサファイア（Ａｌ2Ｏ3）または炭化珪素（ＳｉＣ）を挙げることができる。サファイアの大きな熱安定性と化学的安定性、ならびにその物理的パラメータ（格子定数と熱膨張率）は、窒化ガリウムのエピタキシにとって大きな利点なので、好適にはサファイアが初期基板に用いられる。
初期基板自体もさまざまな材料で構成することができる。
熱的および化学的に安定なその他の基板も、本発明による方法の実施に用いることが可能であり、それらの中で、ＭｇＡｌ2Ｏ4、ＡｌＮ、ＧａＮ、石英、またはそれらの組み合わせを挙げることができるが、それらに限定されない。
犠牲層と呼ばれる珪素ベースの中間層は、有利にはドーピングした、あるいはしていない珪素である。「珪素ベース」の層とは、ほとんどが珪素から成る層すべてを意味する。蒸発性が高い珪素ベースのその他の半導体もこのために使用することができる。アルミニウム、インジウム、ガリウム、リン、あるいは硼素を不純物として含有する珪素も挙げることができる。さらにＳｉ1-xＧｅxも挙げることができ、ここで好適にはゲルマニウムモル濃度はｘ＝１０％未満である。
珪素ベースの犠牲層の厚みは、１００ｎｍと１０μｍの間に含まれていればよい。
ＩＩＩ族窒化物のエピタキシ過程における犠牲中間層の自然蒸発は、基板とＩＩＩ族窒化物のエピタキシャル層の分離だけにあてられる追加工程を必要としないという大きな利点がある。言い換えれば、分離は完全に、あるいはその大半がその場で、すなわちＩＩＩ族窒化物のエピタキシャル成長のための反応装置内で実施される。他方で、以下に説明するように、本発明による方法に属するもう一つの利点は、転位の元になる応力が低下するだけでなく、順応し展延する性格の珪素ベースの中間層が存在するために、このようにして得られたＩＩＩ族窒化物基板の湾曲も減ることである。
蒸着したＩＩＩ族窒化物は、ドーピングしてもしなくてもよい。ドーピング剤としては、マグネシウム、亜鉛、ベリリウム、カルシウム、炭素、硼素、クロム、珪素と鉄をとくに挙げることができる。
本発明の推奨実施態様において、基板に蒸着した＜１１１＞方向に沿って配向した単結晶珪素の層を選択する。しかしながら、本発明の枠内で珪素のその他の配向を用いることもできる。例えば、単結晶珪素の層は、＜１１０＞および＜１００＞方向にそって配向されたものであってもよい。このタイプの蒸着に適した成長条件は、一般的に気相エピタキシ（ＶＰＥ）で実現される。エピタキシではなく珪素層の接着のような、かかる蒸着の製造変型も用いることができる。例えば、接着技術の記載は、論文“Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｗａｆｅｒ ｂｏｎｄｉｎｇ”，Ｓｃｉｅｎｃｅｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ，Ｑ．Ｙ．Ｔｏｎｇ，Ｕ．Ｇｏｓｅｌｅ，Ｗｉｌｅｙ Ｉｎｔｅｒｓｃｉｅｎｃｅ Ｐｕｂｌｉｃａｔｉｏｎｓに見いだすことができる。このことは＜１１０＞または＜１００＞によって配向したＳｉ層の取得にも当てはまる。犠牲層の厚みは、最終ＩＩＩ族窒化物層の至適エピタキシを可能にするために、有利には１００ｎｍと１０μｍの間に含まれる。
本発明の変型によれば、珪素ベースの中間層は、特定の幾何にそって（すなわち、秩序だって）連続または不連続とするか、あるいは特定の組織なしに不連続（すなわち、無秩序に不連続）とすることができる。犠牲層が連続でないとき、基板／犠牲層全体の上のＩＩＩ族窒化物の蒸着は、犠牲層から行ってもよいし、犠牲層に覆われていないバルク基板区域から、あるいは覆われていない基板と犠牲層の表面全体から行ってもよい。
高品質結晶の珪素ベースの層の使用は、高品質のＩＩＩ族窒化物の成長に好適である。
先に述べたごとく、サファイアまたはその他いっさいの同様な基板の上に蒸着した珪素ベースの犠牲層は、ＩＩＩ族窒化物のエピタキシのための基板として使用できる。核形成層の蒸着過程は、ＩＩＩ族窒化物の厚い層のエピタキシ過程を実施する前に実現できる。この核形成層の性質は、次のように選ぶことができる。
・犠牲層の一時的保護層の役割を果たす（窒化物の通常の成長条件はこの層を腐食するおそれがある。これは例えば、犠牲層が珪素である場合に周知である）、
・単結晶ＩＩＩ族窒化物の核生成場所になる。核形成層の格子定数は、後で自立基板を構成するＩＩＩ族窒化物層のその後の蒸着に適合しなければならない。
言い換えれば、単結晶ＩＩＩ族窒化物のその後の蒸着を保証し、転位の形成を最小にするように、格子定数がＩＩＩ族窒化物のそれに近い核形成層を好適には使用する。したがって、核形成層として、ＡｌＮ、ＳｉＣ、低温ＧａＮ、ＡｌＧａＮ、ＡｌxＧａyＩｎ1-x-yＮ（ここでは０≦ｘ＋ｙ≦１）、Ａｌ2Ｏ3、ＡｌＡｓ、ＧａＡｓ、あるいはこれらの異なる層の組み合わせから成るものから選択することができる。
核形成層の成長は、速度が０．０１μｍ／ｈと３μｍ／ｈの間に含まれる有機金属気相エピタキシ（ＭＯＶＰＥ）によって好適には実施される。エピタキシ温度は、この第一の過程で珪素層を損傷しないために、有利には１２００℃未満である。分子線エピタキシ（ＭＢＥ）と呼ばれる技術も使用できる。
本発明の推奨実施態様によれば、ＩＩＩ族窒化物の厚い層の蒸着は二段階で行われる。すなわち、核形成層の直後の低速開始過程が、至適結晶性を条件付けるように実現され、第二の高速蒸着過程が、その後ＩＩＩ族窒化物自立基板層になる材料の増厚を可能にする。
初期層は、好適には０．１μｍ／ｈと５μｍ／ｈの間に含まれる速度で、ＥＰＶＯＭによって有利には蒸着される。ＥＪＭ技術を使ってもよい。
核形成層と場合によっては初期ＩＩＩ族窒化物層の厚みは、それぞれ０．０１μｍと０．５μｍの間、および０．１μｍと１０μｍの間に含まれることができる。
ＩＩＩ族窒化物初期層の上の第二過程でエピタキシャル成長したＩＩＩ族窒化物層は、この層が壊れずにサファイア基板から分離できる十分な最終厚みが得られるまで、気相エピタキシ（ＶＰＥ）によって実現される。実際には、この増厚過程は高速（一般的に１０μｍ／ｈと２００μｍ／ｈの間）で実現され、これを安価に行うために、水素化物気相エピタキシ（ＨＶＰＥ）と呼ばれる技術を非常に有利に用いることができる。
典型的には、ＧａＮ自立基板の作製の場合、ＩＩＩ族窒化物層が最低５０μｍ、自立基板が「操作可能な」ほど十分であると従来判断されている厚みに達するまで、エピタキシは継続される。本発明の枠内において、ＧａＮ自立基板は、直径２”の自立基板の場合、３００μｍから１ｍｍの間で変動する厚みを典型的には有する。実際、最小厚みは、基板を通常の使用条件下で操作できる十分固い厚みである。
ＩＩＩ族窒化物層の成長の際に、成長条件（温度、反応装置内の全圧、雰囲気、成長速度、など）は、最終的に層が完全にまたは大半が開放されるために、あるいはいわば初期基板から剥離されるために、基板の上に蒸着された珪素ベースの中間層の段階的蒸発を可能にしなければならない。したがって、珪素ベースの半導体の蒸発は、ＩＩＩ族窒化物層の増厚成長展開が終わるまで阻害しないために、十分低速でなければならない。この理由のために、基板とＩＩＩ族窒化物層の間に必要な中間層の厚みは、ＩＩＩ族窒化物層の増厚に用いられた成長条件に依存する。ここで注意しなければならないのは、珪素ベースの中間層の蒸発は、ＩＩＩ族窒化物層の低速蒸着開始過程の際に、すなわちＥＰＶＯＭまたはＥＪＭ過程の際に発生し始め、ＨＶＰＥ増厚過程の際に継続するであろう。この蒸発は反応装置の温度および／または圧力が高いほど早くなるおそれがある。
個別に、あるいは有利には組み合わせて、ＩＩＩ族窒化物の厚い層の成長と分離にもっとも適した成長パラメータは次の通りである。
・圧力は１０2Ｐａと１０5Ｐａの間に含まれる、
・温度は８００℃と１２００℃の間に含まれる、
・成長速度は１０μｍ／ｈと２００μｍ／ｈの間に含まれる。
先に述べたごとく、この方法には二つの利点がある。第一の利点は、蒸発現象が大きな面積にわたって完全に同一に生じることである。第二の利点は、珪素ベースの中間層が蒸発するにつれて、得られた材料が、高温増厚化の際に基板の段階的剥離のためにほとんど歪みを受けないことである。そのため、ほぼ平坦で湾曲が最小のＩＩＩ族窒化物最終層が得られることになる。
より詳細には、本発明は、次の連続する過程から成る単結晶自立ＩＩＩ族窒化物基板の製造法に関するものである。
（ｉ）珪素ベースの犠牲層を基板上に蒸着または接着、
（ｉｉ）核形成層を蒸着、
（ｉｉｉ）珪素ベースの犠牲層の自然蒸発に適合する操作条件で、二層（珪素ベースの中間層／核形成層）の上にＩＩＩ族窒化物の厚い層をエピタキシによって蒸着。
本発明のその他の特徴、目的および利点は、付属の図面を参照して、上記の連続する過程（ｉ）から（ｉｉｉ）を実施して、犠牲層が珪素である窒化ガリウムの自立基板を得る場合における、本発明の特定の実施態様の以下の詳細な説明を読むことによって明らかになるだろう。
・図１は、蒸着過程または接着（ｉ）に続く珪素ベースの犠牲層２を備えた初期基板１を示している、
・図２ａは、上に核形成層３が蒸着される、基板１全体を覆う珪素ベースの犠牲層２を備えた基板１を示している、
・図２ｂは、基板１を完全には覆わない珪素ベースの犠牲層２と、不連続層２の上だけにエピタキシャル成長させた核形成層３とを連続して備えた基板１を示している、
・図２ｃは、基板１を完全には覆わない珪素ベースの犠牲層２と、犠牲層２に覆われていない区域からバルク基板１の上だけにエピタキシャル成長させた核形成層３とを連続して備えた基板１を示している、
・図２ｄは、基板１を完全には覆わない珪素ベースの犠牲層２と、犠牲層２並びに基板１の覆われていない部分の上にエピタキシャル成長させた核形成層３とを連続して備えた基板１を示している、
・図３は、過程（ｉｉ）に続く過程（ｉｉｉ）の際の、珪素ベースの犠牲層２と核形成層３とＩＩＩ族窒化物層４を連続して備えた基板１を示している、
・図４は、珪素層２が蒸発中である、図３に示したのと同じ層を備えた基板１を示している、
・図５は、犠牲層２がほとんど完全に蒸発して、工程の終わりの基板を示している。この図は方法の結果を示しており、すなわち一方の平坦で面積の大きい自立厚層（場合によっては後面上に犠牲層の残滓がある）と、他方の残滓に覆われている可能性があるが再使用可能な初期基板１を示している。
・図６は、実施例１に記載されている、上からＥＰＶＯＭによってＧａＮ層を成長させた際の、珪素バルク基板の表面の蒸発現象を示している。
なお、図面は現寸比通りではない。
以下に、本発明の推奨実施態様を説明する。とくに層１、２、３と４をもう一度さらに詳しく説明する。
バルク基板１は単結晶犠牲層の蒸着を可能にしなければならない。それは、犠牲層２が基板１の上にエピタキシャル成長させた場合には、バルク基板１は好適には単結晶でなければならないことを意味する。したがって、例えば次の単結晶バルク基板を提案できる：Ａｌ2Ｏ3、ＳｉＣ、ＡｌＮ、ＧａＮ。
バルク基板１は、有利にはサファイア（Ａｌ2Ｏ3）または炭化珪素（ＳｉＣ）であるが、なぜならそれらは、ＩＩＩ族窒化物に近い熱膨張係数を有し、化学的に安定だからである。
バルク基板１の至適厚みは標準基板の厚みであり、それは直径２”の基板について１５０μｍと１０００μｍの間に含まれる。好適には、３００μｍと５００μｍの間に含まれていてもよい。
バルク基板１の結晶配向は、好適にはわずかに（数度）ずれているかずれていないＣ（０００１）またはＲ（１０−１２）である。配向Ａ（１１−２０）およびＭ（１−１００）を挙げることもできる。
犠牲層の役割を果たす中間層２は、珪素層であることが好適である。犠牲層２が珪素であるとき、サファイア上のエピタキシ（０００１）によって、表面が（０００１）にそって配向されたＩＩＩ族窒化物のエピタキシに適した、六角形の原子配列を有する珪素結晶（１１１）が得られる。
犠牲層２はできる限り高い構造品質の単結晶であることが望ましい。その結晶構造は好適にはバルク材料のそれに近づかなければならない。
結晶学的方向（０００１）にそって配向されたＩＩＩ族窒化物の基板の成長を促進するように、エピタキシ面が、例えば＜１１１＞方向にそって配向された結晶のように、六角形の対称を示す犠牲層２を用いることが望ましい。第二の選択として、＜１１１＞方向にそって配向された犠牲層２を用いた後に、＜１００＞または＜１１０＞方向にそって配向された層を用いることができる。なぜなら、基板の役割を果たす層に六角形の対称がないにも関わらず、かかる犠牲層の上に六角形構造でＩＩＩ族窒化物をエピタキシャル成長させることがとりわけ可能になるからである。
本発明の推奨変型実施態様は、エピタキシャル成長ではなく基板１に接着した＜１１１＞方向にそって配向された犠牲層２を用いることから成る。この場合、基板１は、好適には単結晶である犠牲層２とは反対に、単結晶である必要はない。例えば、次の単結晶または多結晶バルク基板１を提案することができる：ＡｌＮ、ＧａＮ、Ａｌ2Ｏ3、ＳｉＣ、石英。
犠牲中間層２の厚みは、好適には０．１μｍと５μｍの間に含まれる。至適厚みは、後のＩＩＩ族窒化物の基板４のエピタキシに使用した成長条件に依存する。成長温度が高いほど、成長中の層４と基板１の速すぎる分離を回避するために犠牲層の厚みを大きくしなければならない。同様に、高い成長圧力では犠牲層２の厚みを増すことが有利であろう。
自立基板になるＩＩＩ族窒化物の厚い層４のよりよい蒸着を可能にするために、犠牲層２の上に蒸着された核形成層３を用いることが望ましい。
核形成層３には窒化アルミニウム（ＡｌＮ）層を用いることが望ましい。核形成層３の厚みは好適には１０ｎｍと５０ｎｍの間に含まれる。
核形成層の成長は、好適には０．１μｍ／ｈと３μｍ／ｈの間に含まれる速度でＥＰＶＯＭによって行われる。エピタキシャル成長させた結晶の質を保ち、珪素層２の速すぎる蒸発をさけるため、エピタキシ温度は有利には９００℃と１１００℃の間に含まれ、圧力は５×１０4Ｐａ未満である。
本発明の枠内で、核形成層３を蒸着するために分子ジェットエピタキシ（ＥＪＭ）を用いることも可能である。この方法でＥＰＶＯＭによって実現される過程はＥＪＭでも実現できる。その場合、成長条件は非常に異なっている（典型的にきわめて低い圧力Ｐ＝１０-4から１０-7ときわめて低い温度Ｔ＝７００℃）。
犠牲層２が（組織的であるか否かを問わず）連続でないとき、本発明の変型は核形成層３を蒸着することから成る。
・犠牲層２の上にだけ。この場合、核形成層は連続ではなく、平坦なＩＩＩ族窒化物層がＨＶＰＥによる最後の増厚過程で得られる、
・基板１の犠牲層に覆われていない部分の上だけ。このとき、犠牲層２と核形成層３の間に結晶学的関係はない。この場合、基板と核形成層の間のエピタキシャル関係を利用して、犠牲層２の蒸発の際のＩＩＩ族窒化物層の初期基板１からの分離を問題とすることなしに、核形成層３の結晶の質を高めることができる。
・犠牲層２と基板１の裸の部分の全表面の上。
自立基板になるＩＩＩ族窒化物の厚い層４のエピタキシのために、基板の役割を果たす層の結晶品質をできる限り向上させることが好ましい。したがって、ＩＩＩ族窒化物層の厚い層４のエピタキシに先立って、低速でＥＰＶＯＭまたはＥＪＭによってＩＩＩ族窒化物層を蒸着させることが望ましい。くわえて、核形成層内に存在する欠陥密度を減らすことを目指す当業者には周知の成長技術を用いることが望ましい。例えば、“Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ ｏｆ ＧａＮ”，Ｂ．Ｂｅａｕｍｏｎｔ，Ｐ．Ｖｅｎｎｅｇｕｅｓ，Ｐ．Ｇｉｂａｒｔ，ｐｈｙｓ．ｓｔａｔ．ｓｏｌ．（ｂ）２２７，Ｎｏ．１，１−４３（２００１）に記載のＥＬＯ技術（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）、“Ｇｒｏｗｔｈ ｏｆ ｈｉｇｈ−ｑｕａｌｉｔｙ ＧａＮ ｂｙ ｌｏｗ−ｐｒｅｓｓｕｒｅ ｍｅｔａｌ−ｏｒｇａｎｉｃ ｖａｐｏｕｒ ｐｈａｓｅ ｅｐｉｔａｘｙ（ＬＰ−ＭＯＶＰＥ）ｆｒｏｍ ３Ｄ ｉｓｌａｎｄｓ ａｎｄ ｌａｔｅｒａｌ ｏｖｅｒｇｒｏｗｔｈ”，Ｈ．Ｌａｈｒｅｃｈｅ，Ｐ．Ｖｅｎｎｅｇｕｅｓ，Ｂ．Ｂｅａｕｍｏｎｔ ａｎｄ Ｐ．Ｇｉｂａｒｔ，Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ２０５，２４５（１９９９）に記載のマスクなしのＥＬＯ技術、あるいはさらにＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊ．Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄ．Ｒｅｓ．７，８（２００２）に記載の「自発的微小ＥＬＯ」と呼ばれるＧａＮの島を形成する技術を、同じ役割を果たす島の形でＧａＮの模様を自発的に形成するので、誘電マスクの彫版過程をなくすことを可能にするものとしてあげることができる。
これらの技術は、広がった欠陥密度を劇的に減らす能力があることで知られており、そのために高い品質の窒化ガリウム材料を提供する。しかしながら、この過程は必須ではない（とりわけ、追加の技術的過程を必要とし、その故に高価になる可能性があるから）。
ＩＩＩ族窒化物基板製法の最後の過程に使用され、ＩＩＩ族窒化物の厚い層４の蒸着と犠牲層の蒸発による初期基板からのその分離に関する推奨条件を説明する。
ＩＩＩ族窒化物の厚い層４を製造しようとするとき、最適な成長技術は水素化物気相エピタキシ（ＨＶＰＥ）であるが、なぜならそれは結晶品質を喪失することなしに１００μｍ／ｈ（ＥＰＶＯＭで推奨できる平均３μｍ／ｈをはるかに超える）成長速度を可能にするからである。結晶品質に関して、（ＥＬＯタイプの過程なしに）サファイア上にＭＯＶＰＥによってエピタキシャル成長させたＧａＮの初期層から、ＨＶＰＥによるＧａＮのエピタキシでは、転位密度を示す層が、転位の交差と消滅のために累乗ｈ-2/3の法則に従って蒸着された厚みｈとともに減少する（論文参照：Ｓ．Ｋ．Ｍａｔｈｉｓ，Ｊｎｌ．Ｃｒｙｓｔ．Ｇ．２３１，３７１（２００１））。典型的には、厚みが３００μｍの層は平均転位密度が１０7ｃｍ-2で、厚みが１０００μｍの層は４×１０6ｃｍ-2である。ＥＬＯ過程は、場合によっては転位密度をさらに（少なくとも１０分の１に）減らすことができる。
犠牲層２の部分的または全体的な蒸発は、後から基板になるＩＩＩ族窒化物の厚い層４のエピタキシの際に生じる。ＶＰＥによるＩＩＩ族窒化物の至適成長条件は、珪素の自然蒸発に適合している。
ＩＩＩ族窒化物の成長を阻害しないために、またＩＩＩ族窒化物層を壊さないために基板からの成長層の分離が速すぎないように、犠牲層２の蒸発が速すぎないことが望ましい。
とくに、９００℃と１１００℃の間に含まれる温度と１０2Ｐａと１０5Ｐａの間に含まれる圧力が、ＩＩＩ族窒化物層４の至適成長と珪素犠牲層２の至適蒸発速度を可能にする。
珪素ベースの犠牲層２がＩＩＩ族窒化物のエピタキシ過程の後に完全に蒸発せず、ＩＩＩ族窒化物基板の上に犠牲層の残滓が残る場合、ＩＩＩ族窒化物基板からこの珪素を完全に除去するために、珪素ベースの犠牲層２をエッチングする追加の過程が有益なことがある。化学的エッチングは従来技術の周知の技術によって行うことができる。それは得られた材料がエピタキシ炉から出されたときに低温で実現することが望ましい。化学的解決法は中間層のタイプによる。珪素の場合、一般的にＨＮＯ3とＨＦの混合物またはＫＯＨが用いられる。
本発明の方法で得られた自立ＧａＮ層は、レーザーダイオード、発光ダイオード、光検出器、トランジスタなどの電子または光電子部品の製造に大きな利益がある。これはとくに、エピタキシと冷却の間に通常発生する材料内の応力を大幅に減らすことを可能にし、続いて得られたＩＩＩ族窒化物基板の湾曲を、典型的には５ｍを超える曲率半径に達するように、最小にすることを可能にするこの方法の特異性のおかげである。とくに曲率半径は１０ｍに近づく、あるいは超えることも可能である。
本発明による方法のもう一つの利点は、初期基板が、毎回の使用の後に再研磨する必要がないので、ＧａＮ層の分離の後に数回再利用できることである。
本発明は、さらに本発明の方法によって得ることができるＩＩＩ族窒化物自立基板において、直径が２”を超え、曲率半径が５ｍを超える基板も対象とする。
有利な側面において、本発明の方法によって得ることができるＩＩＩ族窒化物自立基板は、２”以上の直径を有し、１０ｍ以上の曲率半径を有する。
本発明の実施例
実施例１：サファイアＣ上のＭＯＣＶＤ／ＨＶＰＥによる方法
窒化ガリウム自立基板は本発明の方法によって実現される。初期基板は、厚みが４３０μｍ、直径２”の（０００１）にそって配向されたサファイア（Ａｌ2Ｏ3）基板上に、ＣＶＤによってエピタキシャル成長させた（１１１）方向にそって配向した２μｍの珪素層から成る。珪素層のＸ線回折による走査半値幅ω／２θでの幅は４００ａｒｃｓｅｃ程度である。
窒化ガリウムの成長の第一の過程はＥＰＶＯＭによって行われる。成長条件は下記の通りである。
・温度 Ｔ＝１０９０℃
・圧力 Ｐ＝１０4Ｐａ
・ＡｌＮ核形成層の成長速度 ＶAlN＝０．２μｍ／ｈ
・ＧａＮ初期層の成長速度 ＶGaN＝１．５−３μｍ／ｈ
・ＧａＮのＶ／ＩＩＩ比＝５０００
・成長反応装置のガス組成 Ｈ2：Ｎ2＝１：１
ＡｌＮ核形成層は、５分間Ｈ2：Ｎ2フローの下で珪素層を焼なまし／脱酸素した後に高温で蒸着する。ＡｌＮ層の厚みは３０ｎｍである。
ＧａＮの第一の層は、低い成長速度で（１．５μｍ／ｈ）核形成層の上に蒸着される。この層の厚みは約１μｍである。ＧａＮ層のＸ線回折による走査半高さω／２θでの幅は１０００ａｒｃｓｅｃ程度である。結晶品質は蒸着された厚みとともに向上する（転位は交差し、消滅する）、しかし珪素はすでに蒸発し、および／または成長層内で拡散しはじめる（Ｔ〜１０４０℃であればおそらく拡散は少ない）。図６は、Ｓｉ（１１１）のバルク基板上にＥＰＶＯＭによってＧａＮ／ＡｌＮを蒸着した実際の場合の、珪素の蒸発を示している。基板とＧａＮ層の間の孔は、エピタキシの間の珪素の蒸発によるものである。この場合、蒸発が速いとＧａＮの成長が阻害される。かかる孔は基板の縁からだけではなく、基板の表面全体に現れる。
したがって、ＨＶＰＥによるより速い速度での最終増厚過程の前に珪素全体を消費しないために、ＥＰＶＯＭであまりに厚い層をエピタキシャル成長させないほうがよい。
窒化ガリウムの増厚は、下記の成長条件を用いてＨＶＰＥによって実現される。
・温度 Ｔ＝１０００℃
・圧力 Ｐ＝２×１０4Ｐａ
・成長速度 ＶGaN＝１００μｍ／ｈ
・ガス組成 Ｈ2：Ｎ2：ＮＨ3：ＨＣｌ
ＨＶＰＥによる蒸着厚みは５００μｍである。厚みが増すほど、交差し消滅する転位の段階的除去プロセスを必ず経て、蒸着材料の結晶品質が向上する。測定された典型的転位密度は５×１０6ｃｍ-2であり、これはＨＶＰＥによる５００μｍの増厚による所期値に対応する。したがって、この転位密度は、自立ＧａＮ基板のその他の製造技術（例えば、レーザー研磨による分離）で得られるものと同等である。
ＧａＮの厚い層とサファイア基板の分離は、表面全体（２”）上でＨＶＰＥ成長の後に確認された。自立窒化物層の後面に微量の珪素だけが残存している。これらの残滓は化学的エッチングによって除去できる。
得られたＧａＮ基板のＸ線回折による走査半高さω／２θでの幅は１００ａｒｃｓｅｃ未満である。光ルミネセンスによって観察された励起子スペクトル（Ｄ0Ｘ、Ａ、Ｃ）の半高さ幅は１ｍｅＶ未満である。
実施例２：サファイアＣ上のＥＪＭ／ＨＶＰＥによる方法
窒化ガリウム自立基板は本発明の方法によって実現される。初期基板は、厚みが４３０μｍ、直径２”の（０００１）にそって配向されたサファイア（Ａｌ2Ｏ3）基板上に、ＣＶＤによってエピタキシャル成長させた（１１１）方向にそって配向した５μｍの珪素層から成る。
窒化ガリウムの成長の第一の過程はＥＪＭによって行われる。成長条件は下記の通りである。
・温度 Ｔ＝８００℃
・圧力 Ｐ＝１０-5Ｔｏｒｒ
・ＡｌＮ核形成層の成長速度 ＶAlN＝０．２μｍ／ｈ
・ＧａＮ初期層の成長速度 ＶGaN＝１μｍ／ｈ
・ＧａＮのＶ／ＩＩＩ比＝１０
ＡｌＮ核形成層は高温（８５０℃）で真空下で珪素層を焼なまし／脱酸素した後に高温で蒸着する。ＡｌＮ層の厚みは３０ｎｍである。
ＧａＮの第一の層は低い成長速度で（１μｍ／ｈ）核形成層の上に蒸着される。この層の厚みは約５００ｎｍである。結晶品質は蒸着された厚みとともに向上する（転位は交差し、消滅する）。
ＧａＮの増厚は下記の成長条件を用いてＨＶＰＥによって実現される。
・温度 Ｔ＝９５０−１０００℃
・圧力 Ｐ＝１０4Ｐａ
・成長速度 ＶGaN＝１００μｍ／ｈ
・ガス組成 Ｈ2：Ｎ2：ＮＨ3：ＨＣｌ
ＨＶＰＥによる蒸着厚みは１０００μｍである。厚みが増すほど、交差し消滅する転位の段階的除去プロセスを必ず経て、蒸着材料の結晶品質が向上する。
ＧａＮの厚い層とサファイア基板の分離は、表面全体（２”）上でＨＶＰＥ成長の後に確認された。自立窒化物層の後面に微量の珪素だけが残存している。これらの残滓は化学的エッチングによって除去できる。
実施例３：ＳｉＣ基板上の方法
窒化ガリウム自立基板は本発明の方法によって実現される。初期基板は、厚みが２８０μｍ、直径２”の（０００１）にそって配向された６Ｈ−ＳｉＣ型の炭化珪素基板上に、ＣＶＤによってエピタキシャル成長させた（１１１）方向に沿って配向した０．５μｍの珪素層から成る。
窒化ガリウムの成長の第一の過程はＥＰＶＯＭによって行われる。成長条件は下記の通りである。
・温度 Ｔ＝１０９０℃
・圧力 Ｐ＝２×１０4Ｐａ
・ＡｌＮ核形成層の成長速度 ＶAlN＝０．１μｍ／ｈ
・ＧａＮ初期層の成長速度 ＶGaN＝１．５μｍ／ｈ
・ＧａＮのＶ／ＩＩＩ比＝２０００
・成長反応装置のガス組成 Ｈ2：Ｎ2＝１：０
ＡｌＮ核形成層は１０分間Ｈ2フローの下で珪素層を焼なまし／脱酸素した後に高温で蒸着する。ＡｌＮ層の厚みは５０ｎｍである。
ＧａＮの第一の層は低い成長速度で（１．５μｍ／ｈ）核形成層の上に蒸着される。この層の厚みは約１μｍである。
ＧａＮの増厚は下記の成長条件を用いてＨＶＰＥによって実現される。
・温度 Ｔ＝９５０−１０００℃
・圧力 Ｐ＝１０4Ｐａ
・成長速度 ＶGaN＝１５０μｍ／ｈ
・ガス組成 Ｈ2：Ｎ2：ＮＨ3：ＨＣｌ
ＨＶＰＥによる蒸着厚みは１０００μｍである。ＧａＮの厚い層とサファイア基板の分離は、表面全体（２”）上でＨＶＰＥ成長の後に確認された。自立窒化物層の後面に微量の珪素だけが残存している。これらの残滓は化学的エッチングによって除去できる。
実施例４：サファイア−プランＲ基板上の方法
窒化ガリウム自立基板は本発明の方法によって実現される。初期基板は、厚みが４３０μｍ、直径２”の（１０−１２）にそって配向されたサファイア基板（Ａｌ2Ｏ3）上に、ＣＶＤによってエピタキシャル成長させた（１００）方向にそって配向した２μｍの珪素層から成る。
窒化ガリウムの成長の第一の過程は、ＡｌＮの中間層の上にＥＰＶＯＭによって行われる。成長条件は下記の通りである。
・温度 Ｔ＝１０９０℃
・圧力 Ｐ＝１０4Ｐａ
・ＡｌＮ核形成層の成長速度 ＶAlN＝０．２μｍ／ｈ
・ＧａＮ初期層の成長速度 ＶGaN＝１．５μｍ／ｈ
・ＧａＮのＶ／ＩＩＩ比＝３０００
・成長反応装置のガス組成 Ｈ2：Ｎ2＝１：１
ＡｌＮ核形成層は５分間Ｎ2フローの下で珪素層を焼なまし／脱酸素した後に高温で蒸着する。ＡｌＮ層の厚みは１００ｎｍである。
ＧａＮの第一の層は低い成長速度で（１．５μｍ／ｈ）核形成層の上に蒸着される。この層の厚みは約２００ｎｍである。結晶構造は成長パラメータに応じて六角形のことも立方体のこともある。この実施例では、六角形の窒化ガリウムの成長が有利である。
ＧａＮの増厚は下記の成長条件を用いてＨＶＰＥによって実現される。
・温度 Ｔ＝９８０℃
・圧力 Ｐ＝１０4Ｐａ
・成長速度 ＶGaN＝１００μｍ／ｈ
・ガス組成 Ｈ2：Ｎ2：ＮＨ3：ＨＣｌ
ＨＶＰＥによる蒸着厚みは５００μｍである。ＧａＮの厚い層とサファイア基板の分離は、表面全体（２”）上でＨＶＰＥ成長の後に確認された。自立窒化物層の後面に微量の珪素だけが残存している。これらの残滓は化学的エッチングによって除去できる。
実施例５：ＡｌＮ層からのＥＬＯ（帯）使用
窒化ガリウム自立基板は本発明の方法によって実現される。初期基板は次の積み重ねから成る：厚みが４３０μｍ、直径２”の（０００１）にそって配向されたサファイア基板（Ａｌ2Ｏ3）、その基板上の２μｍのＧａＮ層、そのＧａＮ層上に蒸着された５０ｎｍのＡｌＮ層、さらにそのＡｌＮ層上にＣＶＤによってエピタキシャル成長させた（１１１）方向にそって配向した１μｍの珪素層。ＡｌＮ層は、一緒に反応して崩壊するおそれのある（ＧａＮ内の珪素の拡散）珪素層とＧａＮ層の間の保護障壁の役割を果たす。
マスクの役割を果たすことになる２００ｎｍのＳｉＯ2層は、珪素層の上に蒸着される。数ミクロンに分離された幅数ミクロンの帯（典型的には５μｍ／５μｍ）で形成された模様は、標準光リソグラフ過程と３分間のＢＯＥによる化学的エッチングによってＳｉＯ2層内に現れる。つぎに、１０分間８０℃でＫＯＨによって珪素層を化学的にエッチングして、ＡｌＮ層まで（光リソグラフによって決められたものと同じ模様を）マスクがかかっていない珪素層に刻印する。
窒化ガリウムの第一の再成長過程は、ＡｌＮ層から珪素層の開口部までＥＰＶＯＭによって行われる。ＥＬＯと呼ばれる周知の成長技術を用いてＨＶＰＥによる成長の前に連続した、好適には平坦な層を得るためにＧａＮ蒸着を実施した。蒸着したＧａＮの厚みは２μｍである。成長条件は下記の通りである。
・温度 Ｔ＝１１２０℃
・圧力 Ｐ＝１×１０3Ｐａ
・ＧａＮ初期層の成長速度 ＶGaN＝２μｍ／ｈ
・ＧａＮのＶ／ＩＩＩ比＝５０００
・成長反応装置のガス組成 Ｈ2：Ｎ2＝１：１
このＥＬＯ再成長過程は、第一の過程で蒸着したＧａＮ層内の転位密度を減らすことを可能にする。
ＧａＮの増厚は下記の成長条件を用いてＨＶＰＥによって実現される。
・温度 Ｔ＝９５０−１０００℃
・圧力 Ｐ＝１０4Ｐａ
・成長速度 ＶGaN＝１００μｍ／ｈ
・ガス組成 Ｈ2：Ｎ2：ＮＨ3：ＨＣｌ
ＨＶＰＥによる蒸着厚みは５００μｍである。ＧａＮの厚い層とサファイア基板の分離は、表面全体（２”）上でＨＶＰＥ成長の後に確認された。自立窒化物層の後面に微量の珪素だけが残存している。これらの残滓は化学的エッチングによって除去できる。
測定転位密度は、ＥＬＯ技術を使用したおかげで５×１０6ｃｍ-2未満である。
実施例６：ＧａＮ層からのＥＬＯ（孔）使用
窒化ガリウム自立基板は本発明の方法によって実現される。初期基板は次の積み重ねから成る：厚みが４３０μｍ、直径２”の（０００１）にそって配向されたサファイア基板（Ａｌ2Ｏ3）、その基板上の２μｍのＧａＮ層、そのＧａＮ層上に蒸着された５０ｎｍのＡｌＮ層、さらにそのＡｌＮ層上にＣＶＤによってエピタキシャル成長させた（１１１）方向にそって配向した１μｍの珪素層。
マスクの役割を果たすことになる２０ｎｍのＳｉＮ層は珪素層の上に蒸着される。数ミクロンに分離された直径数ミクロンの孔（典型的には５μｍ／１５μｍ）で形成された模様は、標準光リソグラフ過程と、例えばＣｌ2またはＯ2ガスを用いるプラズマエッチング（ＲＩＥ）によってＳｉＮ層内に現れる。つぎに、１０分間８０℃でＫＯＨによって珪素層を化学的にエッチングして、ＡｌＮ層まで光リソグラフによって決められたものと同じ模様を珪素層に刻印する。最後に、ＡｌＮ層はＲＩＥ（プラズマＣｌ2）によってＧａＮ層まで刻印される。
窒化ガリウムの第一の再成長過程は、ＧａＮ層から珪素層の開口部まで、ＥＰＶＯＭによって行われる。ＥＬＯと呼ばれる周知の成長技術を用いて、ＨＶＰＥによる成長の前に、連続した、好適には平坦な層を得るためにＧａＮ蒸着を実施した。蒸着したＧａＮの厚みは２μｍである。成長条件は下記の通りである。
・温度 Ｔ＝１０９０℃
・圧力 Ｐ＝１０4Ｐａ
・ＧａＮ初期層の成長速度 ＶGaN＝３μｍ／ｈ
・ＧａＮのＶ／ＩＩＩ比＝５０００
・成長反応装置のガス組成 Ｈ2：Ｎ2＝１：１
ＧａＮの増厚は、下記の成長条件を用いてＨＶＰＥによって実現される。
・温度 Ｔ＝９５０−１０００℃
・圧力 Ｐ＝１０4Ｐａ
・成長速度 ＶGaN＝１５０μｍ／ｈ
・ガス組成 Ｈ2：Ｎ2：ＮＨ3：ＨＣｌ
ＨＶＰＥによる蒸着厚みは５００μｍである。ＧａＮの厚い層とサファイア基板の分離は、ＨＶＰＥ成長の後に確認された。自立窒化物層の後面に微量の珪素だけが残存している。これらの残滓は化学的エッチングによって除去できる。
実施例７：サファイアからのＥＬＯ使用
窒化ガリウム自立基板は本発明の方法によって実現される。初期基板は、厚みが４３０μｍ、直径２”の（０００１）にそって配向されたサファイア基板（Ａｌ2Ｏ3）上に、ＣＶＤによってエピタキシャル成長させた１μｍの珪素層から成る。
マスクの役割を果たすことになる２００ｎｍのＳｉＯ2層は、珪素層の上に蒸着される。数ミクロンに分離された幅数ミクロンの帯（典型的には５μｍ／５μｍ）で形成された模様は、標準光リソグラフ過程と３分間のＢＯＥによる化学的エッチングによってＳｉＯ2層内に現れる。つぎに、１０分間８０℃でＫＯＨによって珪素層を化学的にエッチングして、サファイア基板まで光リソグラフによって決められたものと同じ模様を珪素層に刻印する。
窒化ガリウムの第一の成長過程は、全表面に均質な蒸着を得るために低温で（６００℃）、サファイア基板から珪素層の開口部まで、ＥＰＶＯＭによって行われる。このＧａＮ層の厚みは約３０ｎｍである。つづいて、蒸着された多結晶ＧａＮ蒸着をＳｉＯ2のマスクの上に移し、ＳｉＯ2のマスクと基板に対して完全に配向された珪素との開口部に蒸着したＧａＮ上でそれを再結晶させるために１０分間標準成長温度（１０９０℃）で焼きなましを実施した。
厚み２μｍのＧａＮ蒸着が再結晶過程にかけられる。成長条件は下記の通りである。
・温度 Ｔ＝１１００℃
・圧力 Ｐ＝２×１０4Ｐａ
・ＧａＮ初期層の成長速度 ＶGaN＝３μｍ／ｈ
・ＧａＮのＶ／ＩＩＩ比＝２０００
・成長反応装置のガス組成 Ｈ2：Ｎ2＝１：１
ＧａＮの増厚は下記の成長条件を用いてＨＶＰＥによって実現される。
・温度 Ｔ＝９５０−１０００℃
・圧力 Ｐ＝１０4Ｐａ
・成長速度 ＶGaN＝１００μｍ／ｈ
・ガス組成 Ｈ2：Ｎ2：ＨＣｌ
ＨＶＰＥによる蒸着厚みは３００と１０００μｍの間である。ＧａＮの厚い層とサファイア基板の分離はＨＶＰＥ成長の後に確認された。自立窒化物層の後面に微量の珪素だけが残存している。これらの残滓は化学的エッチングによって除去できる。
実施例８：ＥＬＯ（帯）使用と平坦サファイア基板Ｒ
窒化ガリウム自立基板は本発明の方法によって実現される。初期基板は次の積層から成る：厚みが４３０μｍ、直径２”のＲ（１０−１２）方向にそって配向されたサファイア基板（Ａｌ2Ｏ3）、その基板上の２μｍのＡ（１１−２０）方向にそって配向されたＧａＮ層、そのＧａＮ層上に蒸着された５０ｎｍのＡｌＮ層、さらにそのＡｌＮ層上に蒸着された１μｍの珪素層。ＡｌＮ層は、一緒に反応して崩壊するおそれのある（ＧａＮ内の珪素の拡散）珪素層とＧａＮ層の間の保護障壁の役割を果たす。
マスクの役割を果たすことになる２００ｎｍのＳｉＯ2層は、珪素層の上に蒸着される。数ミクロンに分離された幅数ミクロンの帯（典型的には５μｍ／５μｍ）で形成された模様は、標準光リソグラフ過程と３分間のＢＯＥによる化学的エッチングによってＳｉＯ2層内に現れる。つぎに、１０分間８０℃でＫＯＨによって珪素層を化学的にエッチングして、ＡｌＮ層まで（光リソグラフによって決められたものと同じ模様を）マスクがかかっていない珪素層に刻印する。
窒化ガリウムの第一の再成長過程は、ＡｌＮ層から珪素層の開口部までＥＰＶＯＭによって行われる。ＥＬＯ成長を用いてＨＶＰＥによる成長の前に連続層を得るためにＧａＮ蒸着を実施した。蒸着したＧａＮの厚みは２μｍである。成長条件は下記の通りである。
・温度 Ｔ＝１１２０℃
・圧力 Ｐ＝２×１０3Ｐａ
・ＧａＮ初期層の成長速度 ＶGaN＝２μｍ／ｈ
・ＧａＮのＶ／ＩＩＩ比＝５０００
・成長反応装置のガス組成 Ｈ2：Ｎ2＝１：１
このＥＬＯ再成長過程は、転位密度と広がった欠陥をＧａＮ層内で減らすことを可能にする。
ＧａＮの増厚は下記の成長条件を用いてＨＶＰＥによって実現される。
・温度 Ｔ＝９５０−１０００℃
・圧力 Ｐ＝１０4Ｐａ
・成長速度 ＶGaN＝１００μｍ／ｈ
・ガス組成 Ｈ2：Ｎ2：ＨＣｌ
ＨＶＰＥによる蒸着厚みは８００μｍである。平坦なＧａＮの厚い層Ａと平坦なサファイア基板Ｒの分離は、ＨＶＰＥ成長の後に確認された。自立窒化物層の後面に微量の珪素だけが残存している。これらの残滓は化学的エッチングによって除去できる。
蒸着過程または接着（ｉ）に続く珪素ベースの犠牲層２を備えた初期基板１を示している図。 上に核形成層３が蒸着される、基板１全体を覆う珪素ベースの犠牲層２を備えた基板１を示している図。 基板１を完全には覆わない珪素ベースの犠牲層２と、不連続層２の上だけにエピタキシャル成長させた核形成層３とを連続して備えた基板１を示している図。 基板１を完全には覆わない珪素ベースの犠牲層２と、犠牲層２に覆われていない区域からバルク基板１の上だけにエピタキシャル成長させた核形成層３とを連続して備えた基板１を示している図。 基板１を完全には覆わない珪素ベースの犠牲層２と、犠牲層２並びに基板１の覆われていない部分の上にエピタキシャル成長させた核形成層３とを連続して備えた基板１を示している図。 過程（ｉｉ）に続く過程（ｉｉｉ）の際の、珪素ベースの犠牲層２と核形成層３とＩＩＩ族窒化物層４を連続して備えた基板１を示している図。 珪素層２が蒸発中である、図３に示したのと同じ層を備えた基板１を示している図。 犠牲層がほとんど完全に蒸発して、工程の終わりの基板１を示している図。 実施例１に記載されている、上からＥＰＶＯＭによってＧａＮ層を成長させた際の、珪素バルク基板の表面の蒸発現象を示している図。
符号の説明
１ バルク基板
２ 犠牲層
３ 核形成層
４ ＩＩＩ族窒化物の厚い層

Claims (27)

  1. エピタキシによってＩＩＩ族窒化物を蒸着して、初期基板からＩＩＩ族窒化物の自立基板を実現する方法であって、ＩＩＩ族窒化物のその後のエピタキシ工程の際に自然に蒸発させるための犠牲層として、前記基板の上に珪素ベースの中間層を用いることを含むことを特徴とする方法。
  2. ＩＩＩ族窒化物が、ＡｌＮ、ＡｌxＧａ1-xＮ、ＩｎxＧａ1-xＮとＡｌxＧａyＩｎ1-x-yＮ（ここでは０≦ｘ＋ｙ≦１）の中から選ばれることを特徴とする、請求項１に記載の方法。
  3. ＩＩＩ族窒化物が窒化ガリウムであることを特徴とする、請求項２に記載の方法。
  4. 珪素ベースの中間層が、珪素、またはアルミニウム、インジウム、ガリウム、リン、硼素から選択された不純物を含有する珪素、またはＳｉＧｅであることを特徴とする、請求項１から３のいずれか一つに記載の方法。
  5. 珪素ベースの中間層が基板の上への蒸着または接着によって得られることを特徴とする、請求項１から４のいずれか一つに記載の方法。
  6. 珪素ベースの中間層が、＜１１１＞、＜１１０＞または＜１００＞方向にそって配向した珪素の単結晶層であることを特徴とする、請求項１から５のいずれか一つに記載の方法。
  7. 珪素の単結晶層が＜１１１＞方向にそってエピタキシャル成長されることを特徴とする、請求項６に記載の方法。
  8. 珪素ベースの中間層が、連続、秩序のある不連続、または無秩序な不連続の形状を呈することを特徴とする、請求項１から７のいずれか一つに記載の方法。
  9. 珪素ベースの中間層が１００ｎｍと１０μｍの間に含まれる厚みを有することを特徴とする、請求項１から８のいずれか一つに記載の方法。
  10. 厚みが５０μｍを超えるＩＩＩ族窒化物層を蒸着することを特徴とする、請求項１から９のいずれか一つに記載の方法。
  11. 基板が、サファイア、ＳｉＣ、石英、ＭｇＡｌ2Ｏ4、ＡｌＮ、ＧａＮ、またはそれらの組み合わせの中から選択されることを特徴とする、請求項１から１０のいずれか一つに記載の方法。
  12. 基板がサファイアであることを特徴とする、請求項１から１１のいずれか一つに記載の方法。
  13. 基板が、面Ｃ（０００１）、または面Ｒ（１０−１２）、または面Ｍ（１−１００）にそったサファイアであることを特徴とする、請求項１から１２のいずれか一つに記載の方法。
  14. 核形成層が、ＡｌＮ、ＳｉＣ、低温ＧａＮ、ＡｌＧａＮ、ＡｌxＧａyＩｎ1-x-yＮ（ここでは０≦ｘ＋ｙ≦１）、Ａｌ2Ｏ3、ＡｌＡｓ、ＧａＡｓ、あるいはこれらの異なる層の組み合わせの中から選択され、ＩＩＩ族窒化物のエピタキシャル成長に先立って珪素ベースの犠牲層の上に蒸着されることを特徴とする、請求項１から１３のいずれか一つに記載の方法。
  15. バルクＩＩＩ族窒化物の成長に先立って、初期ＩＩＩ族窒化物層が核形成層の上に蒸着されることを特徴とする、請求項１４に記載の方法。
  16. 請求項１４に定義された核形成層の厚みと請求項１５に定義された初期層の厚みが、それぞれ、０．０１μｍと０．５μｍの間および０．１μｍと１０μｍの間に含まれることを特徴とする、請求項１５に記載の方法。
  17. 請求項１４に定義された核形成層の厚みの成長速度が０．０１と３μｍ／ｈの間に含まれることを特徴とする、請求項１６に記載の方法。
  18. 請求項１から１７のいずれか一つに記載の方法であって、下記の連続する過程から成ることを特徴とする方法。
    （ｉ）珪素ベースの犠牲層を基板上に蒸着または接着、
    （ｉｉ）核形成層を蒸着、
    （ｉｉｉ）珪素ベースの犠牲層の自然蒸発に適合する操作条件で、二層（珪素ベースの中間層／核形成層）の上にＩＩＩ族窒化物の厚い層をエピタキシによって蒸着。
  19. 請求項１から１８のいずれか一つに記載の方法であって、ＩＩＩ族窒化物の厚い層の成長条件が、別個に、また有利には組み合わせて、下記のパラメータによって定義されることを特徴とする方法。
    ・圧力は１０2Ｐａと１０5Ｐａの間に含まれる、
    ・温度は８００℃と１２００℃の間に含まれる、
    ・成長速度は１０μｍ／ｈと２００μｍ／ｈの間に含まれる。
  20. 核形成層が、犠牲層が連続でない場合に、犠牲層の上だけに、あるいは犠牲層に覆われていない基板の部分の上だけに、あるいは犠牲層と基板の裸の部分の全表面に蒸着できることを特徴とする、請求項１から１９のいずれか一つに記載の方法。
  21. 珪素ベースの中間層を化学的にエッチングすることによって、ＩＩＩ族窒化物層の成長過程の後に残っている珪素ベースの中間層の残滓を除去する追加過程を含むことを特徴とする、請求項１から２０のいずれか一つに記載の方法。
  22. ＩＩＩ族窒化物層成長の一部または全体が、気相エピタキシ、ＥＰＶＯＭまたはＨＶＰＥによって実現され、ＥＰＶＯＭはＥＪＭに代えることができることを特徴とする、請求項１から２１のいずれか一つに記載の方法。
  23. ＩＩＩ族窒化物層の蒸着が二段階で行われ、最初はＥＰＶＯＭまたはＥＪＭ技術によって低い成長速度で、つぎにＨＶＰＥ技術によって層の増圧が行われることを特徴とする、請求項１から２２のいずれか一つに記載の方法。
  24. 最初に請求項２３に定義されたごとく蒸着されたＩＩＩ族窒化物層が、０．１μｍ／ｈと５μｍ／ｈの間に含まれる速度で蒸着されることを特徴とする、請求項２３に記載の方法。
  25. ＩＩＩ族窒化物層が、マグネシウム、亜鉛、ベリリウム、カルシウム、炭素、硼素、クロム、珪素と鉄から成る群から選択することのできるドーピング物質によってドーピングできることを特徴とする、請求項１から２４のいずれか一つに記載の方法。
  26. 請求項１から２５のいずれか一つに記載の方法によって得られるＩＩＩ族窒化物自立基板であって、直径が２”以上であり、５ｍを超える曲率半径を有することを特徴とする自立基板。
  27. 請求項２６に記載のＩＩＩ族窒化物自立基板であって、直径が２”以上であり、１０ｍ以上の曲率半径を有することを特徴とする自立基板。

JP2006527446A 2003-09-26 2004-09-24 犠牲層上のヘテロエピタキシによるｉｉｉ族窒化物の自立基板の実現方法 Expired - Fee Related JP4783288B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0311296 2003-09-26
FR0311296A FR2860248B1 (fr) 2003-09-26 2003-09-26 Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
PCT/FR2004/002416 WO2005031045A2 (fr) 2003-09-26 2004-09-24 Procede de realisation de substrats autosupportes de nitrures d’elements iii par hetero epitaxie sur une couche sacrificielle

Publications (2)

Publication Number Publication Date
JP2007506635A true JP2007506635A (ja) 2007-03-22
JP4783288B2 JP4783288B2 (ja) 2011-09-28

Family

ID=34307188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006527446A Expired - Fee Related JP4783288B2 (ja) 2003-09-26 2004-09-24 犠牲層上のヘテロエピタキシによるｉｉｉ族窒化物の自立基板の実現方法

Country Status (11)

Country Link
US (1) US7282381B2 (ja)
EP (1) EP1699951B1 (ja)
JP (1) JP4783288B2 (ja)
KR (1) KR101154747B1 (ja)
CN (1) CN100387760C (ja)
AT (1) ATE414189T1 (ja)
AU (1) AU2004276541B2 (ja)
CA (1) CA2540245C (ja)
DE (1) DE602004017781D1 (ja)
FR (1) FR2860248B1 (ja)
WO (1) WO2005031045A2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009143796A (ja) * 2007-12-12 2009-07-02 Siltron Inc 自己分離を用いた窒化ガリウム単結晶基板の製造方法
CN103074676A (zh) * 2012-09-13 2013-05-01 中国电子科技集团公司第四十六研究所 一种实现具有自剥离功能半导体材料生长的边缘保护方法
JP2013173652A (ja) * 2012-02-27 2013-09-05 Tokuyama Corp 自立基板の製造方法
KR101381056B1 (ko) 2012-11-29 2014-04-14 주식회사 시지트로닉스 Ⅲ-질화계 에피층이 성장된 반도체 기판 및 그 방법
JP2014533651A (ja) * 2011-11-21 2014-12-15 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 半導体基板および形成方法
JP2015516359A (ja) * 2012-03-30 2015-06-11 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 独立半導体ウェハの形成方法
JP2017524268A (ja) * 2014-07-14 2017-08-24 ソウル ナショナル ユニバーシティ アール アンド ディービー ファウンデーション 半導体積層構造、これを用いた窒化物半導体層の分離方法及び装置
JP2022536292A (ja) * 2019-06-06 2022-08-15 エイエムエス－オスラム インターナショナル ゲーエムベーハー ビーム変換素子を備えた半導体部品およびビーム変換素子を製造するための方法
JP7620571B2 (ja) 2019-12-23 2025-01-23 日本碍子株式会社 ＡｌＮ積層板
JP7620570B2 (ja) 2019-12-23 2025-01-23 日本碍子株式会社 ＡｌＮ単結晶板

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7348076B2 (en) 2004-04-08 2008-03-25 Saint-Gobain Ceramics & Plastics, Inc. Single crystals and methods for fabricating same
JP2007134388A (ja) * 2005-11-08 2007-05-31 Sharp Corp 窒化物系半導体素子とその製造方法
WO2007057892A2 (en) * 2005-11-17 2007-05-24 Mosaic Crystals Ltd. Gan crystal sheet
WO2008048303A2 (en) 2005-12-12 2008-04-24 Kyma Technologies, Inc. Group iii nitride articles and methods for making same
TWI519686B (zh) * 2005-12-15 2016-02-01 聖戈班晶體探測器公司 低差排密度氮化鎵（ＧａＮ）之生長方法
CN1988109B (zh) * 2005-12-21 2012-03-21 弗赖贝格化合物原料有限公司 生产自支撑iii-n层和自支撑iii-n基底的方法
JP2007217227A (ja) * 2006-02-16 2007-08-30 Sumitomo Electric Ind Ltd ＧａＮ結晶の製造方法、ＧａＮ結晶基板および半導体デバイス
US7723216B2 (en) 2006-05-09 2010-05-25 The Regents Of The University Of California In-situ defect reduction techniques for nonpolar and semipolar (Al, Ga, In)N
DE102006029831A1 (de) * 2006-06-27 2008-01-03 Acandis Gmbh & Co. Kg Verfahren zur Herstellung strukturierter Schichten aus Titan und Nickel
KR101225470B1 (ko) * 2006-09-22 2013-01-24 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 Ｃ－플레인 사파이어 장치
CN101600819B (zh) * 2006-12-08 2012-08-15 卢米洛格股份有限公司 通过在防止基材边缘的生长的基材上的外延生长制造氮化物单晶的方法
JP5125098B2 (ja) * 2006-12-26 2013-01-23 信越半導体株式会社 窒化物半導体自立基板の製造方法
WO2008091910A2 (en) * 2007-01-22 2008-07-31 Group4 Labs, Llc Composite wafers having bulk-quality semiconductor layers
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
US20090130415A1 (en) * 2007-11-21 2009-05-21 Saint-Gobain Ceramics & Plastics, Inc. R-Plane Sapphire Method and Apparatus
JP5324110B2 (ja) * 2008-01-16 2013-10-23 国立大学法人東京農工大学 積層体およびその製造方法
KR101423718B1 (ko) * 2008-02-26 2014-08-04 서울바이오시스 주식회사 낮은 결함 밀도를 가지는 단결정 실리콘 카바이드 기판 및그 제조 방법
FR2931293B1 (fr) 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
US9171909B2 (en) 2008-08-04 2015-10-27 Goldeneye, Inc. Flexible semiconductor devices based on flexible freestanding epitaxial elements
US8633493B2 (en) * 2008-08-04 2014-01-21 Goldeneye, Inc. Large area thin freestanding nitride layers and their use as circuit layers
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2151852B1 (en) 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
EP2151861A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
EP2159836B1 (en) * 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
KR101101780B1 (ko) * 2008-09-08 2012-01-05 서울대학교산학협력단 질화물 박막 구조 및 그 형성 방법
EP2376680A1 (en) * 2008-12-24 2011-10-19 Saint-Gobain Cristaux & Détecteurs Manufacturing of low defect density free-standing gallium nitride substrates and devices fabricated thereof
JP4871973B2 (ja) * 2009-04-28 2012-02-08 株式会社沖データ 半導体薄膜素子の製造方法並びに半導体ウエハ、及び、半導体薄膜素子
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
US8158200B2 (en) * 2009-08-18 2012-04-17 University Of North Texas Methods of forming graphene/(multilayer) boron nitride for electronic device applications
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
US8921210B2 (en) 2011-06-28 2014-12-30 Saint-Gobain Cristaux Et Detecteurs Semiconductor substrate and method of forming
US8866149B2 (en) * 2012-02-17 2014-10-21 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates
CN102650074B (zh) * 2012-04-09 2015-09-16 中国电子科技集团公司第五十五研究所 制备大尺寸宽禁带单晶薄膜的结构和方法
IN2015DN01983A (ja) * 2012-08-23 2015-08-14 Sixpoint Materials Inc
KR102071034B1 (ko) 2013-02-28 2020-01-29 서울바이오시스 주식회사 질화물 기판 제조 방법
FR3007193B1 (fr) 2013-06-18 2016-12-09 Saint-Gobain Lumilog Materiau semi-conducteur incluant des zones d'orientations cristallines differentes et procede de realisation associe
CN103388178B (zh) * 2013-08-07 2016-12-28 厦门市三安光电科技有限公司 Iii族氮化物外延结构及其生长方法
TWI570911B (zh) * 2014-05-19 2017-02-11 新世紀光電股份有限公司 半導體結構
JP2016062956A (ja) * 2014-09-16 2016-04-25 アイシン精機株式会社 基板及びその製造方法、半導体素子及びその製造方法、並びにレーザ加工装置
FR3029942B1 (fr) * 2014-12-11 2020-12-25 Saint Gobain Lumilog Procede de fabrication de plaquettes de nitrure d'element 13 a angle de troncature non nul
WO2016109616A1 (en) * 2014-12-30 2016-07-07 Sensor Electronic Technology, Inc. Strain-control heterostructure growth
WO2016197077A1 (en) 2015-06-05 2016-12-08 Sensor Electronic Technology, Inc. Heterostructure with stress controlling layer
US10950747B2 (en) * 2015-07-01 2021-03-16 Sensor Electronic Technology, Inc. Heterostructure for an optoelectronic device
FR3048547B1 (fr) 2016-03-04 2018-11-09 Saint-Gobain Lumilog Procede de fabrication d'un substrat semi-conducteur
US11047650B2 (en) 2017-09-29 2021-06-29 Saint-Gobain Ceramics & Plastics, Inc. Transparent composite having a laminated structure
US11302800B2 (en) 2018-02-23 2022-04-12 The Texas A&M University System Fabrication of electronic devices using sacrificial seed layers
JP6553765B1 (ja) * 2018-03-20 2019-07-31 株式会社サイオクス 結晶基板の製造方法および結晶基板
FR3091020B1 (fr) 2018-12-21 2023-02-10 Saint Gobain Lumilog SUBSTRAT SEMI-CONDUCTEUR CO-DOPE n
FR3091008B1 (fr) 2018-12-21 2023-03-31 Saint Gobain Lumilog Substrat semi-conducteur avec couche intermédiaire dopée n
FR3102776A1 (fr) 2019-11-05 2021-05-07 Saint-Gobain Lumilog Plaquette de nitrure d’élément 13 de variation d’angle de troncature réduite
FR3112238A1 (fr) 2020-07-06 2022-01-07 Saint-Gobain Lumilog Substrat semi-conducteur avec couche d’interface nitruree
CN112820632B (zh) * 2021-01-14 2024-01-09 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法
CN113161226A (zh) * 2021-03-10 2021-07-23 无锡吴越半导体有限公司 一种基于等离子体cvd的氮化镓单结晶基板制造方法
CN115347037A (zh) * 2022-08-26 2022-11-15 江苏第三代半导体研究院有限公司 半导体外延结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022212A (ja) * 1998-06-30 2000-01-21 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板及びその製造方法
JP2003178984A (ja) * 2001-03-27 2003-06-27 Nec Corp Ｉｉｉ族窒化物半導体基板およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996041906A1 (en) * 1995-06-13 1996-12-27 Advanced Technology Materials, Inc. Bulk single crystal gallium nitride and method of making same
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
KR20010021494A (ko) * 1997-07-03 2001-03-15 추후제출 에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한열적 부정합 보정
WO1999023693A1 (fr) * 1997-10-30 1999-05-14 Sumitomo Electric Industries, Ltd. SUBSTRAT MONOCRISTALLIN DE GaN ET PROCEDE DE PRODUCTION ASSOCIE
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6372041B1 (en) * 1999-01-08 2002-04-16 Gan Semiconductor Inc. Method and apparatus for single crystal gallium nitride (GaN) bulk synthesis
JP3545962B2 (ja) 1999-03-23 2004-07-21 三菱電線工業株式会社 ＧａＮ系化合物半導体結晶の成長方法及び半導体結晶基材
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US6498113B1 (en) * 2001-06-04 2002-12-24 Cbl Technologies, Inc. Free standing substrates by laser-induced decoherency and regrowth
US6648966B2 (en) * 2001-08-01 2003-11-18 Crystal Photonics, Incorporated Wafer produced thereby, and associated methods and devices using the wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022212A (ja) * 1998-06-30 2000-01-21 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板及びその製造方法
JP2003178984A (ja) * 2001-03-27 2003-06-27 Nec Corp Ｉｉｉ族窒化物半導体基板およびその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009143796A (ja) * 2007-12-12 2009-07-02 Siltron Inc 自己分離を用いた窒化ガリウム単結晶基板の製造方法
JP2014533651A (ja) * 2011-11-21 2014-12-15 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 半導体基板および形成方法
JP2013173652A (ja) * 2012-02-27 2013-09-05 Tokuyama Corp 自立基板の製造方法
WO2013128892A1 (ja) * 2012-02-27 2013-09-06 国立大学法人山口大学 自立基板の製造方法
JP2015516359A (ja) * 2012-03-30 2015-06-11 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 独立半導体ウェハの形成方法
CN103074676A (zh) * 2012-09-13 2013-05-01 中国电子科技集团公司第四十六研究所 一种实现具有自剥离功能半导体材料生长的边缘保护方法
KR101381056B1 (ko) 2012-11-29 2014-04-14 주식회사 시지트로닉스 Ⅲ-질화계 에피층이 성장된 반도체 기판 및 그 방법
JP2017524268A (ja) * 2014-07-14 2017-08-24 ソウル ナショナル ユニバーシティ アール アンド ディービー ファウンデーション 半導体積層構造、これを用いた窒化物半導体層の分離方法及び装置
US10916681B2 (en) 2014-07-14 2021-02-09 Samsung Electronics Co., Ltd. Semiconductor stacking structure, and method and apparatus for separating nitride semiconductor layer using same
US11476388B2 (en) 2014-07-14 2022-10-18 Samsung Electronics Co., Ltd. Semiconductor stacking structure, and method and apparatus for separating nitride semiconductor layer using same
JP2022536292A (ja) * 2019-06-06 2022-08-15 エイエムエス－オスラム インターナショナル ゲーエムベーハー ビーム変換素子を備えた半導体部品およびビーム変換素子を製造するための方法
JP7311639B2 (ja) 2019-06-06 2023-07-19 エイエムエス－オスラム インターナショナル ゲーエムベーハー ビーム変換素子を備えた半導体部品およびビーム変換素子を製造するための方法
JP7620571B2 (ja) 2019-12-23 2025-01-23 日本碍子株式会社 ＡｌＮ積層板
JP7620570B2 (ja) 2019-12-23 2025-01-23 日本碍子株式会社 ＡｌＮ単結晶板

Also Published As

Publication number Publication date
FR2860248A1 (fr) 2005-04-01
EP1699951A2 (fr) 2006-09-13
US20070072396A1 (en) 2007-03-29
CA2540245A1 (fr) 2005-04-07
AU2004276541A1 (en) 2005-04-07
KR101154747B1 (ko) 2012-06-08
AU2004276541B2 (en) 2009-05-28
JP4783288B2 (ja) 2011-09-28
DE602004017781D1 (de) 2008-12-24
US7282381B2 (en) 2007-10-16
CA2540245C (fr) 2012-02-14
ATE414189T1 (de) 2008-11-15
WO2005031045A3 (fr) 2005-05-26
CN100387760C (zh) 2008-05-14
CN1882720A (zh) 2006-12-20
EP1699951B1 (fr) 2008-11-12
FR2860248B1 (fr) 2006-02-17
WO2005031045A2 (fr) 2005-04-07
KR20060079249A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
JP4783288B2 (ja) 犠牲層上のヘテロエピタキシによるｉｉｉ族窒化物の自立基板の実現方法
JP3631724B2 (ja) Ｉｉｉ族窒化物半導体基板およびその製造方法
US6498113B1 (en) Free standing substrates by laser-induced decoherency and regrowth
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
JP4117156B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JP5317398B2 (ja) 格子パラメータを変化させる元素を含有する窒化ガリウムデバイス基板
JP5328931B2 (ja) 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス
JP4581490B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
US8216869B2 (en) Group III nitride semiconductor and a manufacturing method thereof
JP2002343728A (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
TW200933740A (en) Method for manufacturing gallium nitride single crystalline substrate using self-split
JP5056299B2 (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体下地基板の製造方法
JP2002249400A (ja) 化合物半導体単結晶の製造方法およびその利用
JP2008074671A (ja) 自立窒化物基板の製造方法
JP2002050585A (ja) 半導体の結晶成長方法
JP2023532799A (ja) 窒化された界面層を有する半導体基板
JP2001200366A (ja) ヒドリド気相エピタクシー成長法による無クラックガリウムナイトライド厚膜の製造方法
US20050211988A1 (en) Method for production of a layer of silicon carbide or a nitride of a group III element on a suitable substrate
JP2009120425A (ja) ＧａＮ半導体基板の製造方法およびＧａＮ半導体基板
JP2002231640A (ja) 窒化ガリウム基板及びその製造方法
Lee et al. Growth of self-standing GaN substrates
WO2010116596A1 (ja) Ｉｉｉ族窒化物半導体自立基板の製造方法及びｉｉｉ族窒化物半導体層成長用基板

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20070227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4783288

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees