[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007161536A - ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶基板、半導体デバイスおよびその製造方法 - Google Patents

ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶基板、半導体デバイスおよびその製造方法 Download PDF

Info

Publication number
JP2007161536A
JP2007161536A JP2005360621A JP2005360621A JP2007161536A JP 2007161536 A JP2007161536 A JP 2007161536A JP 2005360621 A JP2005360621 A JP 2005360621A JP 2005360621 A JP2005360621 A JP 2005360621A JP 2007161536 A JP2007161536 A JP 2007161536A
Authority
JP
Japan
Prior art keywords
substrate
crystal
dislocation density
semiconductor device
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005360621A
Other languages
English (en)
Inventor
Shinsuke Fujiwara
伸介 藤原
Tomoyoshi Kamimura
智喜 上村
Takuji Okahisa
拓司 岡久
Koji Uematsu
康二 上松
Manabu Okui
学 奥井
Shiko Nishioka
志行 西岡
Makoto Hashimoto
信 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005360621A priority Critical patent/JP2007161536A/ja
Priority to CA002633118A priority patent/CA2633118A1/en
Priority to EP06811820A priority patent/EP1970946A4/en
Priority to KR1020087015068A priority patent/KR20080083285A/ko
Priority to CN201010163633A priority patent/CN101847575A/zh
Priority to CN2006800474800A priority patent/CN101331591B/zh
Priority to US12/096,986 priority patent/US7943964B2/en
Priority to RU2008128490/28A priority patent/RU2401481C2/ru
Priority to PCT/JP2006/320549 priority patent/WO2007069388A1/ja
Priority to TW095144181A priority patent/TW200729301A/zh
Publication of JP2007161536A publication Critical patent/JP2007161536A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

【課題】半導体デバイスの基板として大型で好適な転位密度を有するＡｌxＧａyＩｎ1-x-yＮ結晶基板、そのＡｌxＧａyＩｎ1-x-yＮ結晶基板を含む半導体デバイスおよびその製造方法を提案する。
【解決手段】主面の面積が１０ｃｍ2以上であり、外周１２ｖから５ｍｍ以下の距離にある領域を除く領域における総転位密度が１×１０2ｃｍ-2以上１×１０6ｃｍ-2以下であるＡｌxＧａyＩｎ1-x-yＮ結晶基板１２。
【選択図】図１

Description

本発明は、発光素子、電子素子、半導体センサなどの各種半導体デバイスの基板として好ましく用いられる転位密度を有するＡｌxＧａyＩｎ1-x-yＮ結晶基板（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１、以下同じ）、ＡｌxＧａyＩｎ1-x-yＮ結晶基板を含む半導体デバイスおよびその製造方法に関する。
ＡｌxＧａyＩｎ1-x-yＮ結晶基板などのＩＩＩ族窒化物結晶基板は、発光素子、電子素子、半導体センサなどの各種半導体デバイスの基板として非常に有用なものである。ここで、各種半導体デバイスの特性を向上させるために、転位密度が低く結晶性のよいＡｌxＧａyＩｎ1-x-yＮ結晶基板が必要とされている。また、ＡｌxＧａyＩｎ1-x-yＮ結晶基板の利用効率の観点から、基板の主面の面積は１０ｃｍ-2以上、好ましくは２０ｃｍ-2以上であることが必要とされている。
このため、大型で転位密度の低いＡｌxＧａyＩｎ1-x-yＮ結晶基板を作製するために、種々の方法が提案されている（たとえば、非特許文献１および特許文献１を参照）。
非特許文献１には、たとえば、ＧａＮ結晶の成長において、結晶の成長厚さが大きくなるほどＧａＮ結晶の転位密度が低減することが開示されている。しかし、かかる成長厚さの増大に伴う転位密度の低減方法では、厚さ３ｍｍのＧａＮ結晶を成長させても転位密度を１×１０6ｃｍ-2以下にするのは困難であり、転位低減の効果が小さい。しかも、かかる転位密度の低減方法においては、基板面内の転位密度のバラツキによりＧａＮ結晶の転位密度にもバラツキが生じるため、ＧａＮ結晶に転位密度の高い領域が残存することが考えられる。
また、特許文献１には、ＧａＮ結晶の成長において、結晶成長面上に微小な傾斜面を持ったピットを多数形成し、このピット内に転位を集中させてピット外の領域の転位を低減する方法が開示されている。しかし、かかる転位密度の低減方法では、ＩＩＩ族窒化物結晶中に転位密度の高いピット領域が多数残存する。
このため、従来は、半導体デバイスに用いるのに好適な大型で転位密度の低いＡｌxＧａyＩｎ1-x-yＮ結晶基板が得られていなかった。
特開２００１−１０２３０７号公報 X. Xu，他５名，"Growth and characterization of low defect GaN by hydride vapor phase epitaxy"，J. Crystal Growth，246，(2002)，p223-229
上記問題点を解決し、大型で転位密度の低いＡｌxＧａyＩｎ1-x-yＮ結晶基板を得るためのＡｌxＧａyＩｎ1-x-yＮ結晶の成長方法として、我々は、ＡｌxＧａyＩｎ1-x-yＮ結晶成長の際に、ＡｌxＧａyＩｎ1-x-yＮ結晶に残留する転位の少なくとも一部をＡｌxＧａyＩｎ1-x-yＮ結晶の結晶成長面に対して実質的に平行な方向に伝搬させて、ＡｌxＧａyＩｎ1-x-yＮ結晶の外周に排出させることを特徴とする結晶成長方法（たとえば、特願２００５−３１６９５６号を参照。）を提案し、主面が１０ｃｍ2以上の大型結晶であっても、転位密度の高い領域を残存させることなく、転位密度が１×１０6ｃｍ-2以下、条件によっては１×１０2ｃｍ-2以下のＡｌxＧａyＩｎ1-x-yＮ結晶の成長を可能とした。
従来は、ＡｌxＧａyＩｎ1-x-yＮ結晶基板の転位密度が低いほどこの基板を含む半導体デバイスの特性が向上するものと信じられてきた。しかし、上記のようにして得られた低転位密度のＡｌxＧａyＩｎ1-x-yＮ結晶基板上に１層以上の半導体層を形成して得られた半導体デバイスの特性、たとえば耐圧（逆方向の電流が急激に増加する破壊現象が発生する電圧をいう、以下同じ）を測定したところ、基板の転位密度が低くなりすぎても半導体デバイスの耐圧が低くなることを見出した。
そこで、本発明者らは、上記結晶成長方法により得られた転位密度が４５ｃｍ-2〜３．２×１０6ｃｍ-2の範囲内にあるＡｌxＧａyＩｎ1-x-yＮ結晶各基板について、その基板を含む半導体デバイスを作製し、その半導体デバイスの耐圧を測定することにより、半導体デバイスに用いるのに好適なＡｌxＧａyＩｎ1-x-yＮ結晶基板の転位密度の範囲を見出すことにより、本発明を完成させた。
すなわち、本発明は、半導体デバイスの基板として、大型で好適な転位密度を有するＡｌxＧａyＩｎ1-x-yＮ結晶基板、そのＡｌxＧａyＩｎ1-x-yＮ結晶基板を含む半導体デバイスおよびその製造方法を提案することを目的とする。
本発明は、主面の面積が１０ｃｍ2以上であり、外周から５ｍｍ以下の距離にある領域を除く領域における総転位密度が１×１０2ｃｍ-2以上１×１０6ｃｍ-2以下であるＡｌxＧａyＩｎ1-x-yＮ結晶基板である。
本発明にかかるＡｌxＧａyＩｎ1-x-yＮ結晶基板において、総転位密度を２×１０2ｃｍ-2以上１×１０5ｃｍ-2以下とすることができる。また、外周から５ｍｍ以下の距離にある領域を除く領域におけるらせん転位密度を１×１０4ｃｍ-2以下とすることができる。また、ｎ型の導電性を有し、比抵抗が１Ω・ｃｍ以下とすることができる。また、本発明にかかるＡｌxＧａyＩｎ1-x-yＮ結晶基板は、ＨＶＰＥ法により結晶成長を行なうことができる。
また、本発明は、上記のＡｌxＧａyＩｎ1-x-yＮ結晶基板とそのＡｌxＧａyＩｎ1-x-yＮ結晶基板上に形成されている少なくとも１層の半導体層とを含む半導体デバイスである。
また、本発明は、上記のＡｌxＧａyＩｎ1-x-yＮ結晶基板を基板として選択し、この基板上に少なくとも１層の半導体層を成長させる工程を含む半導体デバイスの製造方法である。
本発明によれば、半導体デバイスの基板として大型で好適な転位密度を有するＡｌxＧａyＩｎ1-x-yＮ結晶基板、そのＡｌxＧａyＩｎ1-x-yＮ結晶基板を含む半導体デバイスおよびその製造方法を提供することができる。
（実施形態１）
図１を参照して、本発明にかかるＡｌxＧａyＩｎ1-x-yＮ結晶基板１２の一実施形態は、主面の面積が１０ｃｍ2以上の大型基板であり、外周１２ｖから５ｍｍ以下の距離にある領域（以下、外周部領域１２ｗという）を除く領域における総転位密度が１×１０2ｃｍ-2以上１×１０6ｃｍ-2以下である。
本実施形態のＡｌxＧａyＩｎ1-x-yＮ結晶基板は、その主面の面積が１０ｃｍ2以上であることより、広範囲の半導体デバイスへの適用が可能となり、基板の利用効率が高い。
また、本実施形態のＡｌxＧａyＩｎ1-x-yＮ結晶基板は、外周部領域を除く領域の総転位密度が１×１０2ｃｍ-2以上１×１０6ｃｍ-2以下であることから、この基板上に少なくとも１層の半導体層を成長させて得られる半導体デバイスの特性が向上する。ここで、総転位密度の評価において、外周部領域１２ｗを除外をしたのは、外周部領域は転位が残存しやすい領域であり、転位密度が高い外周部領域以外の領域に半導体デバイスを作製すればその影響は無視出来るからである。もちろん外周部領域も低転位であれば、その方が好ましいことは言うまでもないことである。
基板に現われ得る転位には、らせん転位、刃状転位、ならびにらせん転位および刃状転位が混合した混合転位が挙げられる。また、基板に現われた転位は、基板をエッチングすることにより生じるピットとして確認することができる。エッチング液には、特に制限はないが、液温が３００〜５００℃程度のＫＯＨとＮａＯＨとの混合融液（以下、ＫＯＨ−ＮａＯＨ混合融液という）、または、液温が２００〜３００℃程度のリン酸と硫酸との混合液（以下、リン酸−硫酸混合液という）が好ましく用いられる。単位面積当たりのピット数を数えることにより転位密度を算出することができる。
基板をエッチングすると、転位部位がピットとして現われ、ピットの大きさにより転位の種類を判別することができる。大きなピット（以下、大ピットという）はらせん転位に由来し、小さなピット（以下、小ピットという）は刃状転位に由来する。また、中間的な大きさのピット（以下、中ピットという）は混合転位に由来する。各ピットの大きさの絶対値は、基板のエッチング条件により変動するが、大ピット、中ピットおよび小ピットの相対的な大きさの比は、エッチング条件に依存せずほぼ一定であり、（大ピット直径）：（中ピット直径）：（小ピット直径）が、ほぼ１０：２：１となる。
本願において、転位とは上記らせん転位、刃状転位および混合転位のいずれかの転位を意味し、総転位とは上記らせん転位、刃状転位および混合転位を含めた全転位を意味する。したがって、総転位密度は、単位面積当たりの総転位の密度であり、単位面積当たりの大ピット、中ピットおよび小ピットの総数を数えることにより算出される。また、らせんピット密度は、単位面積当たりのらせん転位の密度であり、単位面積当たりの大ピット数を数えることにより算出される。
従来は、基板の総転位密度が低いほどその基板を含む半導体デバイスの特性が向上すると考えられていたが、基板の総転位密度が１×１０2ｃｍ-2未満の超低転位になると却って半導体デバイスの特性が低下する。かかる理由については現在のところ明確には解明されていないが、以下のように推論される。すなわち、転位は、不純物または基板の組成ずれに起因する析出物のゲッター（吸い込み口ともいう、以下同じ）としての機能を有するものであり、かかる転位が極端に少なくなると上記析出物の発生を抑制することができず、基板の結晶性が低下するためと考えられる。
また、基板の総転位密度が１×１０6ｃｍ-2を超えると、結晶の転位が増大し結晶性が低下するため、半導体デバイスの特性が低下する。したがって、半導体デバイスの特性を向上させる基板の総転位密度は、１×１０2ｃｍ-2以上１×１０6ｃｍ-2以下である。また、上記観点から、基板の総転位密度は２×１０2ｃｍ-2以上１×１０5ｃｍ-2以下であることが好ましい。
また、本実施形態のＡｌxＧａyＩｎ1-x-yＮ結晶基板の総転位中らせん転位については、その基板を含む半導体デバイスの特性を向上させる観点から、外周部領域を除く領域におけるらせん転位密度が１×１０4ｃｍ-2以下であることが好ましい。すなわち、総転位密度が１×１０2ｃｍ-2以上１×１０6ｃｍ-2以下であれば、らせん転位密度が低いほど好ましく、０ｃｍ-2であってもよい。
また、本実施形態のＡｌxＧａyＩｎ1-x-yＮ結晶基板の総転位密度を１×１０2ｃｍ-2未満に低減することによる半導体デバイスの特性の低減は、その基板の導電性が高いほど大きくなる。具体的には、ＡｌxＧａyＩｎ1-x-yＮ結晶基板が、ｎ型の導電性を有し、その比抵抗が１Ω・ｃｍ以下である場合には、総転位密度が１×１０2ｃｍ-2以上１×１０6ｃｍ-2以下とすることによる半導体デバイスの特性の向上効果が大きく現われる。
また、本実施形態のＡｌxＧａyＩｎ1-x-yＮ結晶基板は、厚い結晶が容易に得られ基板の収率を高める観点から、ＨＶＰＥ法により結晶成長させることが好ましい。
本実施形態に示すような主面の面積が１０ｃｍ2以上の大型で外周部領域を除く領域における総転位密度が１×１０2ｃｍ-2以上１×１０6ｃｍ-2以下であるＡｌxＧａyＩｎ1-x-yＮ結晶基板は、たとえば以下のようにして作製することができる。
まず、以下のようにしてＡｌxＧａyＩｎ1-x-yＮ結晶を成長させる。たとえば、図１（ａ）を参照して、下地基板１０として、その主面１０ｍがＡｌxＧａyＩｎ1-x-yＮ結晶１１の結晶成長面１１ａ，１１ｂ，１１ｃ，１１ｓに対して０．５°以上１０°以下の傾斜角θを有する傾斜基板を準備し、この傾斜基板の主面１０ｍ上にＡｌxＧａyＩｎ1-x-yＮ結晶を成長させる工程を有することにより、ＡｌxＧａyＩｎ1-x-yＮ結晶１１の成長の際に、下地基板１０の主面１０ｍの転位を受け継いでＡｌxＧａyＩｎ1-x-yＮ結晶１１に残留する転位の少なくとも一部をＡｌxＧａyＩｎ1-x-yＮ結晶１１の結晶成長面１１ａ，１１ｂ，１１ｃ，１１ｓに対して実質的に平行な方向に伝搬（図１に、転位線１１ｄとして転位の伝搬の軌跡を示す。）させて、ＡｌxＧａyＩｎ1-x-yＮ結晶１１の外周１１ｖに排出させることにより、総転位密度を１×１０2ｃｍ-2以上１×１０6ｃｍ-2以下に調製するものである。なお、図１（ａ）において、結晶成長面１１ａ，１１ｂ，１１ｃは結晶成長中の結晶成長面を示し、結晶成長面１１ｓは結晶成長後の結晶成長面を示す。
すなわち、本発明は、図１（ａ）を参照して、その主面１０ｍがＡｌxＧａyＩｎ1-x-yＮ結晶１１の結晶成長面１１ａ，１１ｂ，１１ｃ，１１ｓに対して０．５°以上１０°以下の傾斜角θを有する傾斜基板上にＡｌxＧａyＩｎ1-x-yＮ結晶１１を成長させると、その成長の際にその結晶成長中の結晶成長面１１ａ，１１ｂ上にその結晶成長面１１ａ，１１ｂに対して実質的に垂直なマクロステップ面１１ｔが形成され、結晶の成長とともにマクロステップ面１１ｔは結晶の外周１１ｖにまで移動して消滅する。結晶中の転位は、結晶成長面１１ａ，１１ｂに実質的に平行でマクロステップ面１１ｔに実質的に垂直な方向に伝搬し、マクロステップ面１１ｔの結晶の外周１１ｖまでの移動に伴って、結晶外に排出されることを見出し、この現象をＡｌxＧａyＩｎ1-x-yＮ結晶１１の成長方法に適用することによって、結晶中に総転位密度の高い領域を残存させることなく、総転位密度が１×１０2ｃｍ-2以上１×１０6ｃｍ-2以下であるＡｌxＧａyＩｎ1-x-yＮ結晶１１を成長させることを可能とするものである。
ここで、傾斜角θが０．５°未満であると転位をマクロステップ面の形成が起こりにくくマクロステップ面に実質的に垂直な方向の転位の伝搬が困難となり、傾斜角θが１０°を超えると安定な結晶成長面の形成が起こりにくく結晶成長面に実質的に平行な転位の伝搬が困難となる。かかる観点から、傾斜角θは２°より大きく８°より小さいことが好ましい。
なお、結晶成長の際に、上記のように結晶成長面は結晶の成長とともに、結晶成長面１１ａ，結晶成長面１１ｂ，結晶成長面１１ｃ，結晶成長面１１ｓと、徐々にマクロステップ面１１ｔを消滅させながら、その法線方向に平行移動していくため、転位線１１ｄ（転位の伝搬の軌跡を示す線をいう、以下同じ）の方向は、任意に特定した結晶成長面に対して一定の転位伝搬角φを有する。かかる転位伝搬角φは、転位の伝搬速度と結晶の成長速度によって定まり、結晶の成長速度に対する転位の伝搬速度が大きくなるほど転位伝搬角は小さくなる。かかるＡｌxＧａyＩｎ1-x-yＮ結晶１１の成長方法においては、転位の伝搬速度はマクロステップ面の移動速度とほぼ等しく、かかるステップ面の移動速度は、結晶成長条件によって、結晶の成長速度（すなわち、結晶成長面の移動速度）に比べて５倍以上さらには１０倍以上となるため、上記転位伝搬角は１１°以下さらには５．５°以下となる。
したがって、本願において、「結晶成長面に対して実質的に平行な方向」とは「結晶成長面に対する傾斜角が０°〜１１°の範囲にある方向」にあることをいい、「マクロステップ面に対して実質的に垂直な方向」とは「マクロステップ面に対する傾斜角が７９°〜９０°の範囲にある方向」をいう。
上記の傾斜基板（下地基板１０）としては、成長させるＡｌxＧａyＩｎ1-x-yＮ結晶１１との格子整合性の観点からＡｌpＧａqＩｎ1-p-qＮ基板（０≦ｐ、０≦ｑ、ｐ＋ｑ≦１、以下同じ）を用いるのが好ましい。ここで、ｘとｐ、ｙとｑは、同一の数値であっても異なる数値であってもよいが、格子整合する組み合わせが好ましいことは言うまでもない。ここで、ｘとｐ、ｙとｑが同一の数値であれば格子整合するのは当然のことであるが、ｘとｐ、ｙとｑの少なくともいずれかが異なる数値であっても格子整合する組み合わせも存在するため、そのような組み合わせを用いてもよい。また、成長させるＡｌxＧａyＩｎ1-x-yＮ結晶１１の結晶成長面は（０００１）面であることが、大きな成長速度で結晶性のよい結晶が得られる観点から、好ましい。
上記のようにして得られたＡｌxＧａyＩｎ1-x-yＮ結晶１１を平板状に裁断して、その主面を研磨することにより、１枚以上のＡｌxＧａyＩｎ1-x-yＮ結晶基板１２が得られる。
（実施形態２）
図４を参照して、本発明にかかる半導体デバイス４０の一実施形態は、実施形態１のＡｌxＧａyＩｎ1-x-yＮ結晶基板１２とそのＡｌxＧａyＩｎ1-x-yＮ結晶基板上に形成されている少なくとも１層の半導体層４１とを含む。半導体デバイスに実施形態１のＡｌxＧａyＩｎ1-x-yＮ結晶基板が含まれていることにより、特性のよい半導体デバイスが得られる。
かかる半導体デバイスとしては、特に制限はないが、発光ダイオード、レーザダイオードなどの発光素子、整流器、バイポーラトランジスタ、電界効果トランジスタ、ＨＥＭＴ（High Electron Mobility Transistor；高電子移動度トランジスタ）などの電子素子、温度センサ、圧力センサ、放射線センサ、可視−紫外光検出器などの半導体センサ、ＳＡＷ（Surface Acoustic Wave；表面弾性波）デバイス、振動子、共振子、発振器、ＭＥＭＳ（Micro Electro Mechanical System）部品、電圧アクチュエータなどが挙げられる。
本実施形態の半導体デバイスの製造方法は、実施形態１のＡｌxＧａyＩｎ1-x-yＮ結晶基板を基板として選択し、この基板上に少なくとも１層の半導体層を成長させる工程を含む。実施形態１のＡｌxＧａyＩｎ1-x-yＮ結晶基板を基板として選択することにより、特性のよい半導体デバイスが得られる。
（実施例１）
ＨＶＰＥ法により、ＡｌxＧａyＩｎ1-x-yＮ結晶基板であるＧａＮ結晶基板を作製した。図２を参照して、本実施例において用いられるＨＶＰＥ装置２００は、反応室２０１内に下地基板１０を保持するための基板ホルダ２０２が配置され、反応室２０１に導入するＧａ塩化物ガス２３を合成するためのＧａ塩化物合成室２０３、Ｇａ塩化物合成室２０３にＨＣｌガス２１を導入するためのＨＣｌガス導入管２０５、反応室２０１にＮ原料ガス２６および必要に応じてドーピングガス２９を導入するためのＮ原料ガス導入管２０６および反応後のガスを排気するための排気管２０７が配設されている。また、Ｇａ塩化物合成室２０３にはＧａ２２が収納されているＧａボート２０４が配置されている。また、Ｇａ塩化物合成室２０３および反応室２０１の周囲には、それぞれＧａボート２０４および下地基板１０を加熱するためのヒータ２０８，２０９，２１０が配設されている。
上記ＨＶＰＥ装置２００においては、以下のようにして反応室２０１に導入するＧａ塩化物ガス２３を合成する。すなわち、Ｇａ塩化物合成室２０３内に配置されているＧａボート２０４をヒータ２０９により８００℃に加熱し、ＨＣｌガス導入管２０５によりＧａ塩化物合成室２０３内にＨＣｌガス２１を導入して、ＨＣｌガス２１とＧａボート２０４内のＧａ２２とを反応させてＧａＣｌガス（Ｇａ塩化物ガス２３）を合成する。ここで、ＨＣｌガス２１は、Ｈ2ガスなどのキャリアガスとともにＧａ塩化物合成室２０３に導入される。
上記のＧａＣｌガス（Ｇａ塩化物ガス２３）、ＮＨ3ガス（Ｎ原料ガス２６）およびＳｉＨ4ガス（ドーピングガス２９）をキャリアガスであるＨ2ガスとともに反応室２０１内に導入し、反応室２０１内の基板ホルダ２０２上に配置され基板温度１２００℃に加熱されたＧａＮ基板（下地基板１０）上で、ＧａＣｌガス（Ｇａ塩化物ガス２３）とＮＨ3ガス（Ｎ原料ガス２６）とを反応させてＧａＮ結晶を１００時間成長させて、図１（ａ）に示すように、下地基板１０の頂点１０ｐからの厚さＴが５ｍｍのＳｉがドーピングされたＧａＮ結晶（ＡｌxＧａyＩｎ1-x-yＮ結晶１１）を得た。
このＧａＮ結晶の成長の際に、ＧａＮ基板の主面へのＧａＣｌガス（Ｇａ塩化物ガス２３）およびＮＨ3ガス（Ｎ原料ガス２６）の供給量の均一性を高めるために、ＧａＮ基板（下地基板１０）を水平面に対して１０°傾くように基板ホルダ２０２上に配置し、回転数６０回／ｍｉｎで回転させた。また、ＧａＣｌガス（Ｇａ塩化物ガス２３）の分圧は５．０６５ｋＰａ（０．０５ａｔｍ）、ＮＨ3ガス（Ｎ原料ガス２６）の分圧は１０．１３ｋＰａ（０．１ａｔｍ）、ＳｉＨ4ガス（ドーピングガス２９）の分圧は５．０６５Ｐａ（０．００００５ａｔｍ）とした。
ここで、下地基板１０としては、図３に示すように、結晶成長をさせる主面１０ｍが頂点１０ｐと３つの部分面１０１ｍ，１０２ｍ，１０３ｍを有する三角錐形状に加工された直径が５．０８ｃｍ（すなわち、半径が２．５４ｃｍ）で傾斜高さＨの異なる５つのＧａＮ基板を用いた。傾斜高さＨが１ｍｍのＧａＮ基板を下地基板Ｉ、傾斜高さが３ｍｍのＧａＮ基板を下地基板ＩＩ、傾斜高さが５ｍｍのＧａＮ基板を下地基板ＩＩＩ、傾斜高さが１０ｍｍのＧａＮ基板を下地基板ＩＶとよぶ。これらのＧａＮ基板の総転位密度は、液温３５０℃のＫＯＨ−ＮａＯＨ混合融液によるエッチングで形成されるピット数から算出したところ、５×１０6ｃｍ-2であった。なお、図３（ａ）、（ｂ）および（ｃ）における矢印は、それぞれ＜１０−１０＞方向、＜０００１＞方向および＜０００１＞方向を示す。また、図３（ｂ）および（ｃ）から明らかなように、下地基板１０において、各部分面１０１ｍ，１０２ｍ，１０３ｍと（０００１）面とのなす傾斜角θ、傾斜高さＨおよび半径Ｒの間には、ｔａｎθ＝Ｈ／Ｒの関係が成立している。
次に、図１（ｂ）に示すように、ＧａＮ基板（下地基板１０）上に成長させたＧａＮ結晶（ＡｌxＧａyＩｎ1-x-yＮ結晶１１）を、（０００１）面に平行な面にスライスして、主面を研磨することにより、厚さが０．５ｍｍのＧａＮ結晶基板（ＡｌxＧａyＩｎ1-x-yＮ結晶基板１２）を５枚得た。下地基板Ｉ上に成長させたＧａＮ結晶から得られた５枚のＧａＮ結晶基板を、下地基板Ｉに近い方から、基板Ｉ−ａ（ＡｌxＧａyＩｎ1-x-yＮ結晶基板１２ａ）、基板Ｉ−ｂ（ＡｌxＧａyＩｎ1-x-yＮ結晶基板１２ｂ）、基板Ｉ−ｃ（ＡｌxＧａyＩｎ1-x-yＮ結晶基板１２ｃ）、基板Ｉ−ｄ（ＡｌxＧａyＩｎ1-x-yＮ結晶基板１２ｄ）、基板Ｉ−ｅ（ＡｌxＧａyＩｎ1-x-yＮ結晶基板１２ｅ）とよぶ。同様に、下地基板ＩＩ上に成長させたＧａＮ結晶から得られた５枚のＧａＮ結晶基板を、下地基板ＩＩに近い方から、基板ＩＩ−ａ、基板ＩＩ−ｂ、基板ＩＩ−ｃ、基板ＩＩ−ｄ、基板ＩＩ−ｅとよぶ。また、下地基板ＩＩＩ上に成長させたＧａＮ結晶から得られた５枚のＧａＮ結晶基板を、下地基板ＩＩＩに近い方から、基板ＩＩＩ−ａ、基板ＩＩＩ−ｂ、基板ＩＩＩ−ｃ、基板ＩＩＩ−ｄ、基板ＩＩＩ−ｅとよぶ。また、下地基板ＩＶ上に成長させたＧａＮ結晶から得られた５枚のＧａＮ結晶基板を、下地基板ＩＶに近い方から、基板ＩＶ−ａ、基板ＩＶ−ｂ、基板ＩＶ−ｃ、基板ＩＶ−ｄ、基板ＩＶ−ｅとよぶ。これらのＧａＮ結晶基板の比抵抗は、渦電流方式による導電性測定より、０．０３〜０．０８Ω・ｃｍであった。
上記で得られた各ＧａＮ結晶基板を、液温３５０℃のＫＯＨ−ＮａＯＨ混合融液によりエッチングして、各種転位に由来するピットを形成した。単位面積当たりのピットの総数を数えることにより、総転位密度を算出した。総転位密度の算出においては、総転位密度の大小に応じて、算出領域内に１００〜５００個のピットが観察されるように、算出領域面積を調節した。ただし、最大の算出領域面積は１ｃｍ2とした。また、総転位密度の算出に際しては、各基板における外周部領域以外の領域において、複数の算出領域を設け、複数の算出領域から算出される総転位密度の平均値として、表１にまとめた。また、単位面積当たりの大ピット数を数えることにより算出した以外は、総転位密度の算出と同様にらせん転位密度を算出した。基板面の外周部領域を除く領域内における総転位密度およびらせん転位密度の分布は存在するが、最も密度が高くなる部分でもその平均値の２倍以下であった。
Figure 2007161536
表１から明らかなように、結晶成長に用いた下地基板１０の傾斜高さＨが高いほど、また、下地基板１０から遠い位置にある基板ほど、基板の総転位密度およびらせん転位密度が低減する傾向がある。すなわち、下地基板１０の傾斜高さＨおよび／または成長させるＡｌxＧａyＩｎ1-x-yＮ結晶の厚さによって、結晶中の総転位密度およびらせん転位密度を調整することができる。
（実施例２）
実施例１でエッチングされた各基板を再研磨することにより、直径５．０８ｃｍ×厚さ４００μｍのＧａＮ結晶基板（比抵抗は０．０３〜０．０８Ω・ｃｍ）を形成した。図４を参照して、次に、ＭＯＣＶＤ法により、各基板（ＡｌxＧａyＩｎ1-x-yＮ結晶基板１２）上に半導体層として厚さが１５μｍでキャリア密度が１×１０16ｃｍ-3のｎ型ＧａＮ層（半導体層４１）を成長させた。次に、真空蒸着法により、ｎ型ＧａＮ層（半導体層４１）上にＡｕ層で構成される直径４５０μｍのショットキー電極４２を２ｍｍのピッチで形成し、各基板（ＡｌxＧａyＩｎ1-x-yＮ結晶基板１２）のｎ型ＧａＮ層が形成されていない面全体に、Ｔｉ層およびＡｌ層の積層体で構成されるオーミック電極４３を形成して、半導体デバイス４０を得た。
得られた各半導体デバイス４０のショットキー電極４２とオーミック電極４３との間に逆方向の電圧を印加し、半導体デバイス４０の耐圧（逆方向の電流が急激に増加する破壊現象が発生する電圧）を測定した。各半導体デバイスについて、１９点で耐圧を測定しその平均値をその半導体デバイスの耐圧とした。結果を表１にまとめた。また、表１において、半導体デバイス中の基板の総転位密度と半導体デバイスの耐圧との関係を図５にまとめた。
表１および図５から明らかなように、半導体デバイス中の基板の総転位密度が１×１０2ｃｍ-2以上１×１０6ｃｍ-2以下の範囲内において、その半導体デバイスは４００Ｖ以上の高い耐圧を示した。すなわち、基板の総転位密度が、１×１０2ｃｍ-2より低くなっても、１×１０6ｃｍ-2より高くなっても、半導体デバイスの耐圧は急激に低下した。また、半導体デバイス中の基板の総転位密度が２×１０2ｃｍ-2以上１×１０5ｃｍ-2以下の範囲内において、その半導体デバイスの耐圧は８００〜９００Ｖと極めて高い水準で安定していた。すなわち、基板の総転位密度が２×１０2ｃｍ-2以上１×１０5ｃｍ-2以下の範囲内においては、総転位密度の値にかかわらず、均一で高い耐圧を有する半導体デバイスが得られた。
また、図５において、半導体デバイス中の基板の総転位密度が１×１０2ｃｍ-2以上１×１０6ｃｍ-2以下の範囲内であっても、半導体デバイスの耐圧が低いものとして、基板として基板Ｉ−ｃ、基板Ｉ−ｄおよび基板Ｉ−ｅを用いて作製された各半導体デバイスが挙げられる。かかる半導体デバイスにおける基板のらせん転位密度は１×１０4ｃｍ-2を超えるものであった。すなわち、半導体デバイスの耐圧を高める観点から、基板のらせん転位密度は１×１０4ｃｍ-2以下であることが好ましい。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
本発明にかかるＡｌxＧａyＩｎ1-x-yＮ結晶基板およびその製造方法の一実施形態を示す模式断面図である。ここで、（ａ）はＡｌxＧａyＩｎ1-x-yＮ結晶の成長過程を示し、（ｂ）はＡｌxＧａyＩｎ1-x-yＮ結晶基板の製造過程を示す。 本発明において、ＡｌxＧａyＩｎ1-x-yＮ結晶の成長に用いられるＨＶＰＥ装置を示す模式図である。 本発明において、ＡｌxＧａyＩｎ1-x-yＮ結晶の成長に用いられる下地基板を示す模式図である。ここで、（ａ）は平面図を示し、（ｂ）は側面図を示示し、（ｃ）は（ａ）のＩＩＩｃ−ＩＩＩｃにおける断面図を示す。 本発明にかかる半導体デバイスの一実施形態を示す断面模式図である。 半導体デバイス中の基板の総転位密度と半導体デバイスの耐圧との関係を示す図である。
符号の説明
１０ 下地基板、１０ｍ 主面、１０ｐ 頂点、１０ｓ （０００１）面、１１ ＡｌxＧａyＩｎ1-x-yＮ結晶、１１ａ，１１ｂ，１１ｃ，１１ｓ 結晶成長面、１１ｄ 転位線、１１ｒ 結晶成長開始面、１１ｔ マクロステップ面、１１ｖ，１２ｖ 外周、１２，１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ ＡｌxＧａyＩｎ1-x-yＮ結晶基板、１２ｗ 外周部領域、２１ ＨＣｌガス、２２ Ｇａ、２３ Ｇａ塩化物ガス、２６ Ｎ原料ガス、２９ ドーピングガス、４０ 半導体デバイス、４１ 半導体層、４２ ショットキー電極、４３ オーミック電極、１０１ｍ，１０２ｍ，１０３ｍ 部分面、２００ ＨＶＰＥ装置、２０１ 反応室、２０２ 基板ホルダ、２０３ Ｇａ塩化物合成室、２０４ Ｇａボート、２０５ ＨＣｌガス導入管、２０６ Ｎ原料ガス導入管、２０７ 排気管、２０８，２０９，２１０ ヒータ、Ｒ 半径、Ｔ 厚さ、θ 傾斜角、φ 転位伝搬角。

Claims (7)

  1. 主面の面積が１０ｃｍ2以上であり、外周から５ｍｍ以下の距離にある領域を除く領域における総転位密度が１×１０2ｃｍ-2以上１×１０6ｃｍ-2以下であるＡｌxＧａyＩｎ1-x-yＮ結晶基板（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）。
  2. 前記総転位密度が２×１０2ｃｍ-2以上１×１０5ｃｍ-2以下である請求項１に記載のＡｌxＧａyＩｎ1-x-yＮ結晶基板。
  3. 外周から５ｍｍ以下の距離にある領域を除く領域におけるらせん転位密度が１×１０4ｃｍ-2以下である請求項１または請求項２に記載のＡｌxＧａyＩｎ1-x-yＮ結晶基板。
  4. ｎ型の導電性を有し、比抵抗が１Ω・ｃｍ以下である請求項１から請求項３までのいずれかに記載のＡｌxＧａyＩｎ1-x-yＮ結晶基板。
  5. ＨＶＰＥ法により結晶成長が行なわれた請求項１から請求項４のいずれかに記載のＡｌxＧａyＩｎ1-x-yＮ結晶基板。
  6. 請求項１から請求項５のいずれかのＡｌxＧａyＩｎ1-x-yＮ結晶基板と前記ＡｌxＧａyＩｎ1-x-yＮ結晶基板上に形成されている少なくとも１層の半導体層とを含む半導体デバイス。
  7. 請求項１から請求項５のいずれかのＡｌxＧａyＩｎ1-x-yＮ結晶基板を基板として選択し、前記基板上に少なくとも１層の半導体層を成長させる工程を含む半導体デバイスの製造方法。
JP2005360621A 2005-12-14 2005-12-14 ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶基板、半導体デバイスおよびその製造方法 Pending JP2007161536A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2005360621A JP2007161536A (ja) 2005-12-14 2005-12-14 ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶基板、半導体デバイスおよびその製造方法
CA002633118A CA2633118A1 (en) 2005-12-14 2006-10-16 Alxgayin1-x-yn crystal substrate, semiconductor device, and method of manufacturing the same
EP06811820A EP1970946A4 (en) 2005-12-14 2006-10-16 AlxGayIn1-x-yN CRYSTALLINE SUBSTRATE, SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
KR1020087015068A KR20080083285A (ko) 2005-12-14 2006-10-16 ＡｌｘＧａｙＩｎ１－ｘ－ｙＮ 결정 기판, 반도체 디바이스및 그 제조 방법
CN201010163633A CN101847575A (zh) 2005-12-14 2006-10-16 制造半导体器件的方法
CN2006800474800A CN101331591B (zh) 2005-12-14 2006-10-16 AlxGayIn1-x-yN晶体基板、半导体器件及其制造方法
US12/096,986 US7943964B2 (en) 2005-12-14 2006-10-16 AlxGayIn1−x−yN crystal substrate, semiconductor device, and method of manufacturing the same
RU2008128490/28A RU2401481C2 (ru) 2005-12-14 2006-10-16 КРИСТАЛЛИЧЕСКАЯ ПОДЛОЖКА ИЗ AlxGayIn1-x-yN, ПОЛУПРОВОДНИКОВЫЙ ПРИБОР И СПОСОБ ЕГО ИЗГОТОВЛЕНИЯ
PCT/JP2006/320549 WO2007069388A1 (ja) 2005-12-14 2006-10-16 ＡｌxＧａyＩｎ1-x-yＮ結晶基板、半導体デバイスおよびその製造方法
TW095144181A TW200729301A (en) 2005-12-14 2006-11-29 AlxGayIn1-x-yN crystal substrate, semiconductor device, and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005360621A JP2007161536A (ja) 2005-12-14 2005-12-14 ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶基板、半導体デバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2007161536A true JP2007161536A (ja) 2007-06-28

Family

ID=38162703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005360621A Pending JP2007161536A (ja) 2005-12-14 2005-12-14 ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶基板、半導体デバイスおよびその製造方法

Country Status (9)

Country Link
US (1) US7943964B2 (ja)
EP (1) EP1970946A4 (ja)
JP (1) JP2007161536A (ja)
KR (1) KR20080083285A (ja)
CN (2) CN101847575A (ja)
CA (1) CA2633118A1 (ja)
RU (1) RU2401481C2 (ja)
TW (1) TW200729301A (ja)
WO (1) WO2007069388A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009051686A (ja) * 2007-08-24 2009-03-12 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法
JP2009062229A (ja) * 2007-09-06 2009-03-26 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその成長方法
JP2009073704A (ja) * 2007-09-21 2009-04-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法
EP2067884A1 (en) 2007-11-30 2009-06-10 Sumitomo Electric Industries, Ltd. III Nitride crystal substrate, and light-emitting device and method of its manufacture
JP2009224704A (ja) * 2008-03-18 2009-10-01 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、エピタキシャルウエハ、及び窒化物系半導体発光素子を作製する方法
JP2010024090A (ja) * 2008-07-18 2010-02-04 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法
CN101874286B (zh) * 2007-11-27 2012-07-25 纳米晶公司 通过纳米或微米颗粒膜生长的超低位错密度的第三族-氮化物半导体衬底及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441140A (zh) * 2008-08-05 2013-12-11 住友电气工业株式会社 肖特基势垒二极管
JP4730422B2 (ja) 2008-10-24 2011-07-20 住友電気工業株式会社 Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法、及びｉｉｉ族窒化物半導体エピタキシャルウエハ
CN103367573B (zh) * 2013-05-23 2016-07-06 台州市一能科技有限公司 光电子半导体器件
WO2019094742A1 (en) * 2017-11-10 2019-05-16 Crystal Is, Inc. Large, uv-transparent aluminum nitride single crystals and methods of forming them
JP6998798B2 (ja) * 2018-03-02 2022-01-18 株式会社サイオクス ＧａＮ積層体およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668395A (en) * 1994-11-22 1997-09-16 Northwestern University Composition for InSB and GaAs thin film on silicon substrate for use in photodetectors
JP2000188285A (ja) * 1998-10-13 2000-07-04 Sony Corp エッチング方法および結晶性評価方法並びに半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57120343A (en) 1981-01-19 1982-07-27 Oki Electric Ind Co Ltd Manufacture of substrate for semiconductor element
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
JP4145437B2 (ja) 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
RU2187172C1 (ru) 2001-01-09 2002-08-10 Фонд поддержки науки и образования Способ получения эпитаксиального слоя полупроводника iii-нитрида на чужеродной подложке
US6806508B2 (en) * 2001-04-20 2004-10-19 General Electic Company Homoepitaxial gallium nitride based photodetector and method of producing
JP3801125B2 (ja) 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP3864870B2 (ja) 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
US7309534B2 (en) * 2003-05-29 2007-12-18 Matsushita Electric Industrial Co., Ltd. Group III nitride crystals usable as group III nitride substrate, method of manufacturing the same, and semiconductor device including the same
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
JP5162895B2 (ja) * 2006-01-12 2013-03-13 住友電気工業株式会社 窒化アルミニウム結晶の製造方法、窒化アルミニウム結晶、窒化アルミニウム結晶基板および半導体デバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668395A (en) * 1994-11-22 1997-09-16 Northwestern University Composition for InSB and GaAs thin film on silicon substrate for use in photodetectors
JP2000188285A (ja) * 1998-10-13 2000-07-04 Sony Corp エッチング方法および結晶性評価方法並びに半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009051686A (ja) * 2007-08-24 2009-03-12 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法
JP2009062229A (ja) * 2007-09-06 2009-03-26 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその成長方法
JP2009073704A (ja) * 2007-09-21 2009-04-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法
CN101874286B (zh) * 2007-11-27 2012-07-25 纳米晶公司 通过纳米或微米颗粒膜生长的超低位错密度的第三族-氮化物半导体衬底及其制备方法
EP2067884A1 (en) 2007-11-30 2009-06-10 Sumitomo Electric Industries, Ltd. III Nitride crystal substrate, and light-emitting device and method of its manufacture
JP2009132575A (ja) * 2007-11-30 2009-06-18 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶基板ならびに発光デバイスおよびその製造方法
JP4525743B2 (ja) * 2007-11-30 2010-08-18 住友電気工業株式会社 発光デバイス用ｉｉｉ族窒化物結晶基板ならびに発光デバイスおよびその製造方法
US8546166B2 (en) 2007-11-30 2013-10-01 Sumitomo Electric Industries, Ltd. III nitride crystal substrate, and light-emitting device and method of its manufacture
US8963166B2 (en) 2007-11-30 2015-02-24 Sumitomo Electric Industries, Ltd. III nitride crystal substrate and light-emitting device
JP2009224704A (ja) * 2008-03-18 2009-10-01 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、エピタキシャルウエハ、及び窒化物系半導体発光素子を作製する方法
JP2010024090A (ja) * 2008-07-18 2010-02-04 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法

Also Published As

Publication number Publication date
RU2008128490A (ru) 2010-01-20
US20090194847A1 (en) 2009-08-06
US7943964B2 (en) 2011-05-17
CA2633118A1 (en) 2007-06-21
CN101331591A (zh) 2008-12-24
EP1970946A1 (en) 2008-09-17
WO2007069388A1 (ja) 2007-06-21
TW200729301A (en) 2007-08-01
CN101847575A (zh) 2010-09-29
EP1970946A4 (en) 2011-09-07
RU2401481C2 (ru) 2010-10-10
KR20080083285A (ko) 2008-09-17
CN101331591B (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
RU2401481C2 (ru) КРИСТАЛЛИЧЕСКАЯ ПОДЛОЖКА ИЗ AlxGayIn1-x-yN, ПОЛУПРОВОДНИКОВЫЙ ПРИБОР И СПОСОБ ЕГО ИЗГОТОВЛЕНИЯ
US7390359B2 (en) Nitride semiconductor wafer
TWI429797B (zh) 第 iii 族氮化物半導體結晶基板及半導體元件
TW417315B (en) GaN single crystal substrate and its manufacture method of the same
JP5218047B2 (ja) 窒化ガリウム結晶を作製する方法および窒化ガリウムウエハ
US20080217745A1 (en) Nitride Semiconductor Wafer
WO2006115148A1 (ja) 炭化ケイ素単結晶ウェハ及びその製造方法
JP6212203B2 (ja) 窒化物半導体単結晶基板の製造方法
TW200936829A (en) Iii-group nitride single-crystal ingot, iii-group nitride single-crystal substrate, method for manufacturing iii-group nitride single-crystal ingot, and method for manufacturing iii-group nitride single-crystal substrate
JP2008133151A (ja) 結晶成長方法、結晶基板、および半導体デバイス
JP2005350315A (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
US20110110840A1 (en) Method for producing group iii-nitride crystal and group iii-nitride crystal
JP6120742B2 (ja) 単結晶インゴットの製造方法、単結晶基板の製造方法、および半導体装置の製造方法
TWI413162B (zh) 半導體裝置及其製造方法
JP5162895B2 (ja) 窒化アルミニウム結晶の製造方法、窒化アルミニウム結晶、窒化アルミニウム結晶基板および半導体デバイス
JP6906205B2 (ja) 半導体積層物の製造方法および窒化物結晶基板の製造方法
JP5120285B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
JP2016023123A (ja) 窒化ガリウム基板
JP5045955B2 (ja) Ｉｉｉ族窒化物半導体自立基板
JP2007119325A (ja) Ｉｉｉ族窒化物結晶およびその成長方法
JP2021147264A (ja) 窒化物結晶基板の製造方法、積層構造体の製造方法、窒化物結晶基板および積層構造体
JP5152293B2 (ja) モザイク性の小さな炭化珪素単結晶ウエハの製造方法
Fujiwara et al. Al x Ga y In 1− x− y N crystal substrate, semiconductor device, and method of manufacturing the same
JP6983570B2 (ja) 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置
Bessolov et al. Semipolar Wide-Band III–N-Layers on a Silicon Substrate: Orientation Controlling Epitaxy and the Properties of Structures

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110201