JP2007011371A

JP2007011371A - 有機発光ダイオード表示装置

Info

Publication number: JP2007011371A
Application number: JP2006180188A
Authority: JP
Inventors: Shik Park Kwon; クォンシク・パク; Young Yoon Soo; スヨン・ユン; Min Doo Chun; ミンドゥ・チョン
Original assignee: LG Philips LCD Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2005-06-30
Filing date: 2006-06-29
Publication date: 2007-01-18
Anticipated expiration: 2026-06-29
Also published as: KR101169053B1; KR20070002476A; CN1892771A; CN100476939C; JP5016862B2; US20070001937A1; US7714817B2

Abstract

【課題】本発明は、有機発光ダイオードパネルのライン数を減らすことによって、開口率を増加させ、輝度を向上させることができる有機発光ダイオード表示装置を提供する。
【解決手段】第１及び第２データラインと、高電位の電源電圧が供給される電源電圧供給ラインと、第１のデータライン、第２のデータライン及び電源電圧供給ラインと交差するゲートラインと、ゲートラインにスキャン信号を供給するゲート駆動回路と、データラインにデータ電圧をそれぞれ供給するデータ駆動回路と、電源供給ラインに共通に接続された第１及び第２有機発光ダイオードと、ゲートラインからのスキャン信号に応じ第１データラインからのデータ電圧により第１有機発光ダイオードを駆動する第１有機発光ダイオード駆動回路と、ゲートラインからのスキャン信号に応じ第２データラインからのデータ電圧により第２有機発光ダイオードを駆動する第２有機発光ダイオード駆動回路を有す。
【選択図】図２

Description

本発明は、有機発光ダイオード表示装置に関し、特に、有機発光ダイオードパネルのライン数を減らすことによって、開口率を増加させ、輝度を向上させることができる有機発光ダイオード表示装置に関する。

近年、陰極線管(ＣａｔｈｏｄｅＲａｙＴｕｂｅ)の短所である重量及び体積を減少できる各種の平板表示装置が登場している。このような平板表示装置としては、液晶表示装置(ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ)、電界放出表示装置(ＦｉｅｌｄＥｍｉｓｓｉｏｎＤｉｓｐｌａｙ)、プラズマディスプレイパネル(ＰｌａｓｍａＤｉｓｐｌａｙＰａｎｅｌ)及び発光ダイオード(ＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ：以下、ＬＥＤという)表示装置などがある。
それらのうち、ＬＥＤ表示装置は、電子と正孔との再結合により蛍光体を発光させるＬＥＤを利用し、このようなＬＥＤは、蛍光体として無機化合物を使用する無機ＬＥＤ(ＩｎｏｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ)表示装置と、有機化合物を使用する有機ＬＥＤ(ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ：以下、ＯＬＥＤという)表示装置とに区分される。このようなＯＬＥＤ表示装置は、低電圧駆動、自己発光、薄膜型、広い視野角、速い応答速度及び高いコントラストなどの多くの長所を有し、次世代の表示装置として期待されている。

発光素子としてのＯＬＥＤは、通常、負極(Ｃａｈｔｏｄ)と正極(Ａｎｏｄｅ)との間に積層された電子注入層、電子輸送層、発光層、正孔輸送層及び正孔注入層から構成される。このようなＯＬＥＤでは、正極と負極との間に所定の電圧を印加する場合、負極から発生した電子が電子注入層及び電子輸送層を通じて発光層側に移動し、正極から発生した正孔が正孔注入層及び正孔輸送層を通じて発光層側に移動する。これにより、発光層では、電子輸送層及び正孔輸送層から供給された電子と正孔との再結合により光を放出する。
このようなＯＬＥＤを利用するアクティブマトリックスタイプのＯＬＥＤ表示装置は、図１に示したように、ｎ本のゲートラインＧ１乃至Ｇｎ(ｎは、正の整数である)とｍ本のデータラインＤ１乃至Ｄｍ(ｍは、正の整数である)との交差で定義された領域に、ｎ×ｍマトリックス形態で配列されたｎ×ｍ個の画素Ｐ［ｉ、ｊ］を含むＯＬＥＤパネル１３と、ＯＬＥＤパネル１３のゲートラインＧ１乃至Ｇｎを駆動するゲート駆動回路１２と、ＯＬＥＤパネル１３のデータラインＤ１乃至Ｄｍを駆動するデータ駆動回路１１と、データラインＤ１乃至Ｄｍと並んで配列され、高電位の電源電圧ＶＤＤを各画素Ｐ［ｉ、ｊ］に供給するｍ本の電源電圧供給ラインＳ１乃至Ｓｍと、を備える。但し、Ｐ［ｉ、ｊ］は、ｉ行、ｊ列に位置した画素、ｉは、ｎより小さいか、または同じ正の整数、ｊは、ｍより小さいか、または同じ正の整数を意味する。

ゲート駆動回路１２は、ゲートラインＧ１乃至Ｇｎにスキャン信号を供給し、ゲートラインＧ１乃至Ｇｎを順次駆動する。データ駆動回路１１は、外部から入力されたデジタルデータ電圧をアナログデータ電圧に変換する。そして、データ駆動回路１１は、アナログデータ電圧をスキャン信号が供給される度にデータラインＤ１乃至Ｄｍに供給する。画素Ｐ［ｉ，ｊ］のそれぞれは、第ｉのゲートラインＧｉにスキャン信号が供給される時、第ｊのデータラインＤｊからのデータ電圧が供給され、そのデータ電圧に相応する光を発生させる。
このために、各画素Ｐ［ｉ，ｊ］は、第ｊの電源電圧供給ラインＳｊに正極が接続されたＯＬＥＤと、ＯＬＥＤを駆動するためにＯＬＥＤの負極に接続されると共に、第ｉのゲートラインＧｉ及び第ｊのデータラインＤｊと接続し、低電位の電源電圧ＶＳＳが供給されるＯＬＥＤ駆動回路１５と、を備える。

このようなＯＬＥＤ駆動回路１５は、第ｉのゲートラインＧｉからのスキャン信号に応じて、第ｊのデータラインＤｊからのデータ電圧を第１のノードＮ１に供給する第１のトランジスタＴ１と、第１のノードＮ１の電圧に応じて、ＯＬＥＤに流れる電流量を制御する第２のトランジスタＴ２と、第１のノードＮ１上の電圧が充電されるストレージキャパシタＣｓと、を備える。
第１のトランジスタＴ１は、ゲートラインＧｉを通じてスキャン信号が供給されると、ターンオンされ、データラインＤｊから供給されたデータ電圧を第１のノードＮ１に供給する。第１のノードＮ１に供給されたデータ電圧は、ストレージキャパシタＣｓに充電されると共に、第２のトランジスタＴ２のゲート電極に供給される。このように供給されるデータ電圧により第２のトランジスタＴ２がターンオンされると、ＯＬＥＤを通じて電流が流れる。このとき、ＯＬＥＤを通じて流れる電流は、第ｊの電源電圧供給ラインＳｊから供給される高電位の電源電圧ＶＤＤにより発生し、電流量は、第２のトランジスタＴ２に印加されるデータ電圧の大きさに比例する。そして、第１のトランジスタＴ１がターンオフされても、第２のトランジスタＴ２は、データ電圧が充電されたストレージキャパシタＣｓによる第１のノード上の電圧によりターンオン状態を維持し、次のフレームのデータ電圧が供給されるまでＯＬＥＤを経て流れる電流量を制御する。

ところが、前記のようなＯＬＥＤ表示装置は、次のような問題点がある。図１に示されているように、有機発光ダイオードパネルには、各画素に高電位の電源電圧ＶＤＤを供給するための電源電圧供給ラインＳｊが形成される。例えば、８００×６００の解像度を有するＳＶＧＡの場合には、８００本の電源電圧供給ラインＳｊが、１０２４×７６８の解像度を有するＸＧＡの場合には、１０２４本の電源電圧供給ラインＳｊが形成される。このような多数のラインは、有機発光ダイオードパネルの開口率を減少させ、輝度を低下させる。

従って、本発明の目的は、ライン数を減すことができるＯＬＥＤパネルと、これを利用したＯＬＥＤ表示装置を提供することにある。

前記目的を達成するために、本発明の実施の形態によるＯＬＥＤ表示装置は、第１及び第２のデータラインと、高電位の電源電圧が供給される電源電圧供給ラインと、前記第１のデータライン、前記第２のデータライン、及び前記電源電圧供給ラインと交差するゲートラインと、前記ゲートラインにスキャン信号を供給するゲート駆動回路と、前記データラインにデータ電圧をそれぞれ供給するデータ駆動回路と、前記電源供給ラインに共通して接続された第１及び第２の有機発光ダイオードと、前記ゲートラインからのスキャン信号に応じて、前記第１のデータラインからのデータ電圧により前記第１の有機発光ダイオードを駆動する第１の有機発光ダイオード駆動回路と、前記ゲートラインからのスキャン信号に応じて、前記第２のデータラインからのデータ電圧により前記第２の有機発光ダイオードを駆動する第２の有機発光ダイオード駆動回路と、を備える。

本発明の他の実施の形態によるＯＬＥＤ表示装置は、ｍ(ｍは、正の整数である)本のデータラインと、前記データラインと交差するｎ(ｎは、正の整数である)本のゲートラインと、高電位の電源電圧が供給され、前記データライン間で前記データラインと平行に配置されるｋ(ｋは、ｍ／２より小さい正の整数である)本の電源電圧供給ラインと、前記ゲートラインと対を成す多数のリセットラインと、前記電源供給ラインに共通して接続される第１及び第２の有機発光ダイオードと、前記第１の有機発光ダイオード、前記ゲートラインからのスキャン信号に応じて、奇数番目の前記データラインからのデータ電圧により前記第１の有機発光ダイオードを駆動し、リセットラインからのリセット信号に応じて初期化される第１の有機発光ダイオード駆動回路を含む第１の画素と、前記第２の有機発光ダイオード、前記ゲートラインからのスキャン信号に応じて、偶数番目の前記データラインからのデータ電圧により前記第２の有機発光ダイオードを駆動し、前記リセットラインからのリセット信号に応じて初期化される第２の有機発光ダイオード駆動回路を含む第２の画素と、前記ゲートラインに前記スキャン信号を順次供給するゲート駆動回路と、前記データラインに前記データ電圧をそれぞれ供給するデータ駆動回路と、前記リセットラインに前記リセット信号を供給するリセット駆動回路と、を備える。

本発明のさらに別の実施の形態によるＯＬＥＤ表示装置は、ｍ(ｍは、正の整数である)本のデータラインと、前記データラインと交差するｎ(ｎは、正の整数である)本のゲートラインと、高電位の電源電圧が供給され、それぞれに前記データライン間で前記データラインと平行に配置される電源電圧供給ラインと、それぞれに前記ゲートラインと対を成すリセットラインと、同一の一本の電源供給ラインに共通して接続される第１の有機発光ダイオード、第２の有機発光ダイオード、第３の有機発光ダイオード、及び第４の有機発光ダイオードと、前記第１の有機発光ダイオード、奇数番目のゲートラインからのスキャン信号に応じて、奇数番目のデータラインからのデータ電圧により前記第１の有機発光ダイオードを駆動し、前記リセットラインからのリセット信号に応じて初期化される第１の有機発光ダイオード駆動回路を含む第１の画素と、前記第２の有機発光ダイオード、前記奇数番目のゲートラインからのスキャン信号に応じて、偶数番目のデータラインからのデータ電圧により前記第２の有機発光ダイオードを駆動し、前記リセットラインからのリセット信号に応じて初期化される第２の有機発光ダイオード駆動回路を含む第２の画素と、前記第３の有機発光ダイオード、偶数番目のゲートラインからのスキャン信号に応じて、前記奇数番目のデータラインからのデータ電圧により前記第３の有機発光ダイオードを駆動し、前記リセットラインからのリセット信号に応じて初期化される第３の有機発光ダイオード駆動回路を含む第３の画素と、前記第４の有機発光ダイオード、前記偶数番目のゲートラインからのスキャン信号に応じて、前記偶数番目のデータラインからのデータ電圧により前記第４の有機発光ダイオードを駆動し、前記リセットラインからのリセット信号に応じて初期化される第４の有機発光ダイオード駆動回路を含む第４の画素と、前記ゲートラインに前記スキャン信号を順次供給するゲート駆動回路と、前記データラインに前記データ電圧をそれぞれ供給するデータ駆動回路と、前記リセットラインに前記リセット信号を供給するリセット駆動回路と、を備える。

本発明は、ＯＬＥＤパネルにおいて、隣接した画素に信号ラインを共有させることによって、ＯＬＥＤパネルのライン数を減少させ、開口率と輝度を向上させることができる。なお、ＯＬＥＤを周期的にリセットさせ、ＯＬＥＤ駆動の信頼性を向上させることができる。

前記目的以外の本発明の他の目的及び特徴は、添付の図面を参照した実施の形態の説明により明白になるだろう。以下、図２乃至図１２を参照して、本発明の望ましい実施の形態について説明する。

実施の形態１．
本発明の第１の実施の形態によるＯＬＥＤ表示装置は、図２に示されているように、ｎ本のゲートラインＧ１乃至Ｇｎ、ｍ本のデータラインＤ１乃至Ｄｍ及びｍ／２本の電源電圧供給ラインＳ１乃至Ｓｍ／２により領域が定義され、ｎ×ｍマトリックス形態で配列されたｎ×ｍ個の画素(Ｐ［ｉ、ｊ］：但し、Ｐ［ｉ、ｊ］は、ｉ行、ｊ列に位置した画素、ｉは、ｎより小さいか、または同じ正の整数、ｊは、ｍより小さいか、または同じ正の整数である)を含むＯＬＥＤパネル１０３と、ＯＬＥＤパネル１０３のゲートラインＧ１乃至Ｇｎを駆動するゲート駆動回路１０２及びＯＬＥＤパネル１０３のデータラインＤ１乃至Ｄｍを駆動するデータ駆動回路１０１と、を備える。

ゲート駆動回路１０２は、ゲートラインＧ１乃至Ｇｎにスキャン信号を供給し、ゲートラインＧ１乃至Ｇｎを順次駆動する。
データ駆動回路１０１は、外部から入力されたデジタルデータ信号をアナログデータ信号に変換する。そして、データ駆動回路１０１は、アナログデータ信号をスキャン信号が供給される度にデータラインＤ１乃至Ｄｍに供給する。
ＯＬＥＤパネル１０３において、奇数番目のデータラインＤ１、Ｄ３、・・・、Ｄｍ−１と偶数番目のデータラインＤ２、Ｄ４、‥‥Ｄｍとの間に電源電圧供給ラインＳ１乃至Ｓｍ／２が一本ずつ配置される。即ち、隣合うデータライン間に電源電圧供給ラインが配置される。

画素Ｐ［ｉ、ｊ］は、隣合う二本のゲートライン、即ち、一本のデータラインと一本の電源電圧供給ラインとの間により定義される画素領域に形成される。このような画素Ｐ［ｉ、ｊ］のそれぞれは、ｉ番目のゲートラインＧｉにスキャン信号が供給される時、ｊ番目のデータラインからのデータ信号を供給され、そのデータ信号に相応する光を発生する。
画素Ｐ［ｉ、ｊ］のそれぞれは、電源電圧供給ラインＳ１乃至Ｓｍ／２に正極が接続されたＯＬＥＤと、ＯＬＥＤを駆動するために、ＯＬＥＤの負極に接続されると共に、ゲートラインＧｉ及びデータラインＤｊと接続され、低電位の電源電圧ＶＳＳが供給されるＯＬＥＤ駆動回路１０５と、を備える。

奇数列の画素を”Ｐ［ｉ、２ｋ−１］(ｋは、ｍ以下の正の整数である)”とし、偶数列の画素を”Ｐ［ｉ、２ｋ］”とすると、奇数列の画素Ｐ［ｉ、２ｋ−１］、及びそれと隣合う偶数列の画素Ｐ［ｉ、２ｋ］のそれぞれに形成されたＯＬＥＤは、同一の電源電圧供給ラインＳ１乃至Ｓｍ／２から高電位の電源電圧ＶＤＤを供給される。
ＯＬＥＤ駆動回路１０５は、ゲートラインＧ１乃至Ｇｎからのスキャン信号に応じて、データラインＤ１乃至Ｄｍからのデータ電圧を第１のノードＮ１に供給する第１のトランジスタＴ１と、第１のノードＮ１の電圧に応じて、ＯＬＥＤに流れる電流量を制御する第２のトランジスタＴ２と、第１のノードＮ１の電圧と低電位の電源電圧ＶＳＳの差電圧を充電するストレージキャパシタＣｓと、を備える。このような第１及び第２のトランジスタＴ１及びＴ２は、非晶質シリコンまたはポリシリコンを半導体層として利用することができる。

第１のトランジスタＴ１は、ゲートラインＧ１乃至Ｇｎからのスキャン信号に応じて、ターンオンされ、データラインＤ１乃至Ｄｍから供給されたデータ電圧を第１のノードＮ１に供給する。第１のノードＮ１に供給されたデータ電圧は、ストレージキャパシタＣｓに充電されると共に第２のトランジスタＴ２のゲート電極に供給される。第１のノードＮ１に供給されるデータ電圧により第２のトランジスタＴ２がターンオンされると、データ電圧に相応する電流がＯＬＥＤを通じて流れる。この時、ＯＬＥＤを通して流れる電流は、第ｋの電源電圧供給ラインＳｋから供給される高電位の電源電圧ＶＤＤにより発生し、電流量は、第２のトランジスタＴ２に印加されるデータ電圧の大きさに比例する。そして、第１のトランジスタＴ１がターンオフされても、第２のトランジスタＴ２は、データ電圧が充電されたストレージキャパシタＣｓによりターンオン状態を維持し、次のフレームのデータ電圧が供給されるまで、ＯＬＥＤを経て流れる電流量を制御する。

このように、本発明の第１の実施の形態によるＯＬＥＤ表示装置では、ＯＬＥＤパネル１０３の隣接した二つの画素が、高電位の電源電圧を供給される電源供給ラインを共有することで、電源供給ラインの数が１／２に減少する。

実施の形態２．
図３は、本発明の第２の実施の形態によるＯＬＥＤ表示装置を示すものである。本発明の第２の実施の形態によるＯＬＥＤ表示装置は、図３に示されているように、ｎ本のゲートラインＧ１乃至Ｇｎ、ｍ本のデータラインＤ１乃至Ｄｍ及びｍ／２本の電源電圧供給ラインＳ１乃至Ｓｍ／２により領域が定義され、ｎ×ｍマトリックス形態で配列されたｎ×ｍ個の画素Ｐ［ｉ、ｊ］及び各画素Ｐ［ｉ、ｊ］にリセット信号を供給するためのｎ本のリセットラインＲ１乃至Ｒｎを含むＯＬＥＤパネル２０３と、ＯＬＥＤパネル２０３のゲートラインＧ１乃至Ｇｎを駆動するゲート駆動回路２０２と、ＯＬＥＤパネル２０３のデータラインＤ１乃至Ｄｍを駆動するデータ駆動回路２０１及びリセット駆動回路２０６と、を備える。

ゲート駆動回路２０２は、ゲートラインＧ１乃至Ｇｎにスキャン信号を供給し、ゲートラインＧ１乃至Ｇｎを順次駆動する。
データ駆動回路２０１は、外部から入力されたデジタルデータ信号をアナログデータ信号に変換する。そして、データ駆動回路２０１は、アナログデータ信号をスキャン信号が供給される度にデータラインＤ１乃至Ｄｍに供給する。
リセット駆動回路２０６は、スキャン信号に続いてリセット信号を発生し、そのリセット信号をリセットラインＲ１乃至Ｒｎに順次供給する。

ＯＬＥＤパネル２０３において、データラインＤ１乃至Ｄｍ及び電源供給ラインＳ１乃至Ｓｍ／２は、前述の実施の形態と同様に、奇数データラインＤ１、Ｄ３、・・・、Ｄｍ−１と偶数データラインＤ２、Ｄ４、・・・、Ｄｍとの間に電源供給ラインＳ１乃至Ｓｍ／２が一本ずつ配置される。
ゲートラインＧ１乃至Ｇｎ及びリセットラインＲ１乃至Ｒｎは、データラインＤ１乃至Ｄｍ及び電源電圧供給ラインＳ１乃至Ｓｍ／２と交差する。このようなゲートラインＧ１乃至ＧｎとリセットラインＲ１乃至Ｒｎは、相互配置され、一本のゲートラインと一本のリセットラインとが一対を成し、一対のゲートラインとリセットラインが垂直に隣合う画素間に配置される。
前述の第１の実施の形態と同様に、奇数列の画素Ｐ［ｉ、２ｋ−１］、及びそれと隣合う偶数列の画素Ｐ［ｉ、２ｋ］のそれぞれに形成されたＯＬＥＤは、同一の電源電圧供給ラインＳ１乃至Ｓｍ／２から高電位の電源電圧ＶＤＤを供給される。

ＯＬＥＤ駆動回路２０５は、ゲートラインＧ１乃至Ｇｎからのスキャン信号に応じて、データラインＤ１乃至Ｄｍからのデータ電圧を第１のノードＮ１に供給する第１のトランジスタＴ１と、第１のノードＮ１上の電圧に応じて、ＯＬＥＤに流れる電流量を制御する第２のトランジスタＴ２と、リセットラインＲ１乃至Ｒｎからのリセット信号に応じて、第１のノードＮ１を放電させる第３のトランジスタＴ３と、を備える。
第１のトランジスタＴ１のゲート電極は、ゲートラインＧ１乃至Ｇｎに接続され、ソース電極は、一本のデータラインＤ１乃至Ｄｍに接続される。そして、第１のトランジスタＴ１のドレーン電極は、第１のノードＮ１に接続される。
第２のトランジスタＴ２のゲート電極は、第１のノードＮ１に接続され、ソース電極は、ＯＬＥＤの負極に接続される。そして、第２のトランジスタＴ２のドレーン電極は、低電位の電源電圧源ＶＳＳに接続される。
第３のトランジスタＴ３のゲート電極は、リセットラインＲ１乃至Ｒｎに接続され、ソース電極は、第１のノードＮ１に接続される。そして、第３のトランジスタＴ３のドレーン電極は、低電位の電源電圧源ＶＳＳに接続される。
このようなトランジスタＴ１乃至Ｔ３は、Ｎ型のＭＯＳトランジスタで具現化される。

スキャン信号に応じて、第１のトランジスタＴ１がターンオンされると、データラインＤ１乃至Ｄｍからのデータ電圧が第１のノードＮ１に供給される。第１のノードＮ１に供給されたデータ電圧は、第２のトランジスタＴ２のゲート電極に供給される。このように供給されるデータ電圧により第２のトランジスタＴ２がターンオンされると、ＯＬＥＤを通して電流が流れる。この時、ＯＬＥＤを通して流れる電流は、高電位の電源電圧ＶＤＤにより発生し、その電流量は、第２のトランジスタＴ２のゲート電極に印加されるデータ電圧の大きさに比例する。そして、第１のトランジスタＴ１がターンオフされても、第１のノードＮ１上にフローティング(Ｆｌｏａｔｉｎｇ)されたデータ電圧により第２のトランジスタＴ２は、ターンオン状態を維持し、リセット信号により第３のトランジスタＴ３がターンオンされ、第１のノードＮ１が放電するまで第２のトランジスタは、ターンオン状態を維持する。このようなＯＬＥＤ駆動回路２０５は、ＯＬＥＤ駆動素子(第２のトランジスタ)の制御ノード(第１のノード)を一定週期ごとに放電させ、ＯＬＥＤ駆動素子のゲートバイアスストレスによる劣化を減少させ、ＯＬＥＤ駆動素子の劣化による特性変化を防止することで、ＯＬＥＤ駆動回路２０５の動作の信頼性を確保する。

図４は、スキャン信号及びリセット信号を供給するためのゲート駆動回路２０２及びリセット駆動回路２０６を概略的に示すものである。
図４を参照すると、ゲート駆動回路２０２は、従属的に接続されたｎ個のステージから構成されるシフトレジスタを含む。このようなシフトレジスタにおいて、第１のステージには、第１のスタート信号Ｖｓｔ１が入力され、第２乃至第ｎのステージには、スタート信号として前段の出力信号が入力される。また、各ステージは、同一の回路構成を有し、クロック信号に応じて、スタート信号Ｖｓｔ１または前段の出力信号をシフトさせることで、１水平期間のパルス幅を有するスキャン信号を発生する。このように発生するスキャン信号は、ゲートラインＧ１乃至Ｇｎに順次供給される。

リセット駆動回路２０６は、ｎ個のステージから構成されるシフトレジスタを含み、各ステージは、ゲート駆動回路２０２のシフトレジスタステージと同一の回路構成を有する。このリセット駆動回路２０６に供給されるクロック信号は、ゲート駆動回路２０２に供給されるクロック信号と同様の周期及び持続時間を有する。
一方、第ｉのリセットラインＲｉに供給されるリセット信号は、第ｉのゲートラインＧｉに供給されるスキャン信号よりも遅れて供給される。スキャン信号よりも遅れるリセット信号を供給するためには、第１のスタート信号Ｖｓｔ１と第２のスタート信号Ｖｓｔ２との時間差を置けば良く、リセット信号が供給されるタイミングは、第ｉのゲートラインＧｉに供給されるスキャン信号よりも１／２フレーム期間程度遅れるのが適当である。また、このようなリセット信号は、毎フレーム期間単位で供給されることもでき、数フレーム期間単位で１回ずつ供給されることもできる。

図５は、図４のリセット駆動回路２０６と異なるリセット駆動回路２０７を示すものである。
図５のリセット駆動回路２０７は、一つのステージで二つのリセットラインＲｉ、Ｒ＋１にリセット信号を供給することを特徴とする。これのために、図５のリセット駆動回路２０７に供給されるクロック信号は、図４のリセット駆動回路２０６に供給されるクロック信号に比べて、２倍の週期及び持続時間を有する。その外に、一つのステージで三つ以上のリセットラインに同時にリセット信号を供給する方法も可能である。
上述したように、本発明の第２の実施の形態によるＯＬＥＤ表示装置では、ＯＬＥＤパネル２０３の隣接した二つの画素が、高電位の電源電圧を供給される電源供給ラインを共有することで、電源供給ラインの数が１／２に減少すると共に、リセット信号によりＯＬＥＤ駆動素子の制御ノードを放電させることで、ＯＬＥＤ駆動素子の劣化による特性変化を防止し、ＯＬＥＤ駆動回路の動作の信頼性が向上できる。

実施の形態３．
図６は、本発明の第３の実施の形態によるＯＬＥＤ表示装置を示すものである。
本発明の第３の実施の形態によるＯＬＥＤ表示装置は、図６に示されているように、ｎ本のゲートラインＧ１乃至Ｇｎ、ｍ本のデータラインＤ１乃至Ｄｍ及びｍ／２本の電源電圧供給ラインＳ１乃至Ｓｍ／２及びｎ／２本のリセットラインＲ１乃至Ｒｎ／２により領域が定義され、ｎ×ｍマトリックス形態で配列されたｎ×ｍ個の画素Ｐ［ｉ、ｊ］を含むＯＬＥＤパネル３０３と、ＯＬＥＤパネル３０３のゲートラインＧ１乃至Ｇｎを駆動するゲート駆動回路３０２と、ＯＬＥＤパネル３０３のデータラインＤ１乃至Ｄｍを駆動するデータ駆動回路３０１及びリセット駆動回路３０６と、を備える。ここで、Ｐ［ｉ、ｊ］は、ｉ行、ｊ列に位置した画素、ｉは、ｎよりも小さいか、または同じ正の整数、ｊは、ｍよりも小さいか、または同じ正の整数を意味する。

ゲート駆動回路３０２は、ゲートラインＧ１乃至Ｇｎにスキャン信号を供給し、ゲートラインＧ１乃至Ｇｎを順次駆動する。
リセット駆動回路３０６は、スキャン信号に続いてリセット信号を発生し、そのリセット信号をリセットラインＲ１乃至Ｒｎ／２に順次供給する。ここで、リセット信号は、ゲート駆動回路３０２に供給されるクロック周波数の１／ｃ周波数(但し、ｃは、正の整数である)により発生し、ｃ個のリセットラインに同時または順次供給される。
データ駆動回路３０１は、外部から入力されたデジタルデータ信号をアナログデータ信号に変換する。そして、データ駆動回路３０１は、アナログデータ信号をスキャン信号が供給される度にデータラインＤ１乃至Ｄｍに供給する。

ゲートラインＧ１乃至Ｇｎ及びリセットラインＲ１乃至Ｒｎ／２は、データラインＤ１乃至Ｄｍ及び電源供給ラインＳ１乃至Ｓｍ／２と交差する。奇数データラインＤ１、Ｄ３、・・・、Ｄｍ−１と、それと隣合う偶数データラインＤ２、Ｄ４、・・・、Ｄｍとの間には、一本の電源電圧供給ラインＳ１乃至Ｓｍ／２が配置される。奇数ゲートラインＧ１、Ｇ３、・・・、Ｇｎ−１と、それと隣合う偶数ゲートラインＧ２、Ｇ４、‥‥、Ｇｎとの間には、一本のリセットラインＲ１乃至Ｒｎ／２が配置される。
奇数列の画素Ｐ［ｉ、２ｋ−１］及びそれと隣合う偶数列の画素Ｐ［ｉ、２ｋ］のそれぞれに形成されたＯＬＥＤは、同一の電源電圧供給ラインＳ１乃至Ｓｍ／２から高電位の電源電圧ＶＤＤを供給される。
このような画素Ｐ［ｉ、ｊ］のそれぞれは、第ｉのゲートラインＧｉにスキャン信号が供給される時、第ｊのデータラインＤｊからのデータ信号を供給され、そのデータ信号に相応する光を発生する。

ＯＬＥＤ駆動回路３０５は、ゲートラインＧ１乃至Ｇｎからのスキャン信号に応じて、データラインＤ１乃至Ｄｍからのデータ電圧を第１のノードＮ１に供給する第１のトランジスタＴ１と、第１のノードＮ１上の電圧に応じて、ＯＬＥＤに流れる電流量を制御する第２のトランジスタＴ２と、リセットラインＲ１乃至Ｒｎ／２からのリセット信号に応じて、第１のノードＮ１を放電させる第３のトランジスタＴ３と、を備える。

４ｉ＋１行に配置され、４ｊ＋１列に配置される画素Ｐ[４ｉ＋１、４ｊ＋１]において、第１のトランジスタＴ１のゲート電極は、第４ｉ＋１のゲートラインＧ１、Ｇ５、・・・、Ｇｎ−３に接続され、ソース電極は、第４ｊ＋１のデータラインＤ１、Ｄ５、・・・、Ｄｍ−３に接続される。そして、第１のトランジスタＴ１のドレーン電極は、第１のノードＮ１に接続される。この画素Ｐ[４ｉ＋１、４ｊ＋１]において、第２のトランジスタＴ２のゲート電極は、第１のノードＮ１に接続され、ソース電極は、ＯＬＥＤの負極に接続される。そして、第２のトランジスタＴ２のドレーン電極は、低電位の電源電圧源ＶＳＳに接続される。この画素Ｐ[４ｉ＋１、４ｊ＋１]において、第３のトランジスタＴ３のゲート電極は、奇数リセットラインＲ１、Ｒ３、・・・、Ｒｎ／２−１に接続され、ソース電極は、第１のノードＮ１に接続される。そして、第３のトランジスタＴ３のドレーン電極は、低電位の電源電圧源ＶＳＳに接続される。この画素Ｐ[４ｉ＋１、４ｊ＋１]において、ＯＬＥＤの正極は、奇数電源電圧供給ラインＳ１、Ｓ３、・・・、Ｓｍ／２−１に接続される。

４ｉ＋１行に配置され、４ｊ＋２列に配置される画素Ｐ[４ｉ＋１、４ｊ＋２]において、第１のトランジスタＴ１のゲート電極は、第４ｉ＋１のゲートラインＧ１、Ｇ５、・・・、Ｇｎ−３に接続され、ソース電極は、第４ｊ＋２のデータラインＤ２、Ｄ６、・・・、Ｄｍ−２に接続される。そして、第１のトランジスタＴ１のドレーン電極は、第１のノードＮ１に接続される。この画素Ｐ[４ｉ＋１、４ｊ＋２]において、第２のトランジスタＴ２のゲート電極は、第１のノードＮ１に接続され、ソース電極は、ＯＬＥＤの負極に接続される。そして、第２のトランジスタＴ２のドレーン電極は、低電位の電源電圧源ＶＳＳに接続される。この画素Ｐ[４ｉ＋１、４ｊ＋２]において、第３のトランジスタＴ３のゲート電極は、奇数リセットラインＲ１、Ｒ３、・・・、Ｒｎ／２−１に接続され、ソース電極は、第１のノードＮ１に接続される。そして、第３のトランジスタＴ３のドレーン電極は、低電位の電源電圧源ＶＳＳに接続される。この画素Ｐ[４ｉ＋１、４ｊ＋２]において、ＯＬＥＤの正極は、奇数電源電圧供給ラインＳ１、Ｓ３、・・・、Ｓｍ／２−１)に接続される。

４ｉ＋１行に配置され、４ｊ＋３列に配置される画素Ｐ[４ｉ＋１、４ｊ＋３]において、第１のトランジスタＴ１のゲート電極は、第４ｉ＋１のゲートラインＧ１、Ｇ５、・・・、Ｇｎ−３に接続され、ソース電極は、第４ｊ＋３のデータラインＤ３、Ｄ７、・・・、Ｄｍ−１に接続される。そして、第１のトランジスタＴ１のドレーン電極は、第１のノードＮ１に接続される。この画素Ｐ[４ｉ＋１、４ｊ＋３]において、第２のトランジスタＴ２のゲート電極は、第１のノードＮ１に接続され、ソース電極は、ＯＬＥＤの負極に接続される。そして、第２のトランジスタＴ２のドレーン電極は、低電位の電源電圧源ＶＳＳに接続される。この画素Ｐ[４ｉ＋１、４ｊ＋３]において、第３のトランジスタＴ３のゲート電極は、奇数リセットラインＲ１、Ｒ３、・・・、Ｒｎ／２−１に接続され、ソース電極は、第１のノードＮ１に接続される。そして、第３のトランジスタＴ３のドレーン電極は、低電位の電源電圧源ＶＳＳに接続される。この画素Ｐ[４ｉ＋１、４ｊ＋３]において、ＯＬＥＤの正極は、偶数電源電圧供給ラインＳ２、Ｓ４、・・・、Ｓｍ／２に接続される。

４ｉ＋１行に配置され、４ｊ＋４列に配置される画素Ｐ[４ｉ＋１、４ｊ＋４]において、第１のトランジスタＴ１のゲート電極は、第４ｉ＋１のゲートラインＧ１、Ｇ５、・・・、Ｇｎ−３に接続され、ソース電極は、第４ｊ＋４のデータラインＤ４、Ｄ８、・・・、Ｄｍに接続される。そして、第１のトランジスタＴ１のドレーン電極は、第１のノードＮ１に接続される。この画素Ｐ[４ｉ＋１、４ｊ＋４]において、第２のトランジスタＴ２のゲート電極は、第１のノードＮ１に接続され、ソース電極は、ＯＬＥＤの負極に接続される。そして、第２のトランジスタＴ２のドレーン電極は、低電位の電源電圧源ＶＳＳに接続される。この画素Ｐ[４ｉ＋１、４ｊ＋４]において、第３のトランジスタＴ３のゲート電極は、奇数リセットラインＲ１、Ｒ３、・・・、Ｒｎ／２−１に接続され、ソース電極は、第１のノードＮ１に接続される。そして、第３のトランジスタＴ３のドレーン電極は、低電位の電源電圧源ＶＳＳに接続される。この画素Ｐ[４ｉ＋１、４ｊ＋４]において、ＯＬＥＤの正極は、偶数電源電圧供給ラインＳ２、Ｓ４、・・・、Ｓｍ／２に接続される。

４ｉ＋２行に配置され、４ｊ＋１列に配置される画素Ｐ[４ｉ＋２、４ｊ＋１]において、第１のトランジスタＴ１のゲート電極は、第４ｉ＋２のゲートラインＧ２、Ｇ６、・・・、Ｇｎ−２に接続され、ソース電極は、第４ｊ＋１のデータラインＤ１、Ｄ５、・・・、Ｄｍ−３に接続される。そして、第１のトランジスタＴ１のドレーン電極は、第１のノードＮ１に接続される。この画素Ｐ[４ｉ＋２、４ｊ＋１]において、第２のトランジスタＴ２のゲート電極は、第１のノードＮ１に接続され、ソース電極は、ＯＬＥＤの負極に接続される。そして、第２のトランジスタＴ２のドレーン電極は、低電位の電源電圧源ＶＳＳに接続される。この画素Ｐ[４ｉ＋２、４ｊ＋１]において、第３のトランジスタＴ３のゲート電極は、奇数リセットラインＲ１、Ｒ３、・・・、Ｒｎ／２−１に接続され、ソース電極は、第１のノードＮ１に接続される。そして、第３のトランジスタＴ３のドレーン電極は、低電位の電源電圧源ＶＳＳに接続される。この画素Ｐ[４ｉ＋２、４ｊ＋１]において、ＯＬＥＤの正極は、奇数電源電圧供給ラインＳ１、Ｓ３、・・・、Ｓｍ／２−１に接続される。

４ｉ＋３行に配置され、４ｊ＋１列に配置される画素Ｐ[４ｉ＋３、４ｊ＋１]において、第１のトランジスタＴ１のゲート電極は、第４ｉ＋３のゲートラインＧ３、Ｇ７、・・・、Ｇｎ−１に接続され、ソース電極は、第４ｊ＋１のデータラインＤ１、Ｄ５、・・・、Ｄｍ−３に接続される。そして、第１のトランジスタＴ１のドレーン電極は、第１のノードＮ１に接続される。この画素Ｐ[４ｉ＋３、４ｊ＋１]において、第２のトランジスタＴ２のゲート電極は、第１のノードＮ１に接続され、ソース電極は、ＯＬＥＤの負極に接続される。そして、第２のトランジスタＴ２のドレーン電極は、低電位の電源電圧源ＶＳＳに接続される。この画素Ｐ[４ｉ＋３、４ｊ＋１]において、第３のトランジスタＴ３のゲート電極は、偶数リセットラインＲ２、Ｒ４、・・・、Ｒｎ／２に接続され、ソース電極は、第１のノードＮ１に接続される。そして、第３のトランジスタＴ３のドレーン電極は、低電位の電源電圧源ＶＳＳに接続される。この画素Ｐ[４ｉ＋３、４ｊ＋１]において、ＯＬＥＤの正極は、奇数電源電圧供給ラインＳ１、Ｓ３、・・・、Ｓｍ／２−１に接続される。

４ｉ＋４行に配置され、４ｊ＋１列に配置される画素Ｐ[４ｉ＋４、４ｊ＋１]において、第１のトランジスタＴ１のゲート電極は、第４ｉ＋４のゲートラインＧ４、Ｇ８、・・・、Ｇｎに接続され、ソース電極は、第４ｊ＋１のデータラインＤ１、Ｄ５、・・・、Ｄｍ−３に接続される。そして、第１のトランジスタＴ１のドレーン電極は、第１のノードＮ１に接続される。この画素Ｐ[４ｉ＋４、４ｊ＋１]において、第２のトランジスタＴ２のゲート電極は、第１のノードＮ１に接続され、ソース電極は、ＯＬＥＤの負極に接続される。そして、第２のトランジスタＴ２のドレーン電極は、低電位の電源電圧源ＶＳＳに接続される。この画素Ｐ[４ｉ＋３、４ｊ＋１]において、第３のトランジスタＴ３のゲート電極は、偶数リセットラインＲ２、Ｒ４、・・・Ｒｎ／２に接続され、ソース電極は、第１のノードＮ１に接続される。そして、第３のトランジスタＴ３のドレーン電極は、低電位の電源電圧源ＶＳＳに接続される。この画素Ｐ[４ｉ＋４、４ｊ＋１]において、ＯＬＥＤの正極は、奇数電源電圧供給ラインＳ１、Ｓ３、・・・、Ｓｍ／２−１)に接続される。

各画素において、第１乃至第３のトランジスタＴ１乃至Ｔ３は、非晶質シリコンまたはポリシリコンで形成されることができ、Ｎ型のＭＯＳトランジスタで具現化される。
結果として、図６のように水平に隣合う二つの画素は、同一の電源電圧供給ラインＳ１乃至Ｓｍ／２を共有し、垂直に隣合う画素は、同一のリセットラインＲ１乃至Ｒｎ／２を共有する。

それぞれのＯＬＥＤ駆動回路３０５において、スキャン信号に応じて、第１のトランジスタＴ１がターンオンされると、第ｊのデータラインＤｊから供給されたデータ電圧を第１のノードＮ１に供給する。第１のノードＮ１に供給されたデータ電圧は、第２のトランジスタのゲート電極に供給される。このように供給されるデータ電圧により第２のトランジスタＴ２がターンオンされると、ＯＬＥＤを通じて電流が流れる。この時、ＯＬＥＤを通じて流れる電流は、高電位の電源電圧ＶＤＤにより発生し、その電流量は、第２のトランジスタＴ２のゲート電極に印加されるデータ電圧の大きさに比例する。そして、第１のトランジスタＴ１がターンオフされても、第１のノードＮ１上にフローティング(Ｆｌｏａｔｉｎｇ)されたデータ電圧により第２のトランジスタＴ２は、ターンオン状態を維持し、リセット信号により第３のトランジスタＴ３がターンオンされ、第１のノードＮ１が放電するまで、第２のトランジスタはターンオン状態を維持する。このようなＯＬＥＤ駆動回路３０５は、ＯＬＥＤ駆動素子(第２のトランジスタ)の制御ノード(第１のノード)を一定週期ごとに放電させ、ＯＬＥＤ駆動素子のゲートバイアスストレスによる劣化を減少させ、ＯＬＥＤ駆動素子の劣化による特性変化を防止することで、ＯＬＥＤ駆動回路３０５の動作の信頼性を確保する。

図７は、ゲート駆動回路３０２及びリセット駆動回路３０６を概略的に示すものである。図７を参照すると、ゲート駆動回路３０２は、従属的に接続されたｎ個のステージから構成されるシフトレジスタを含む。このようなシフトレジスタにおいて、第１のステージには、第１のスタート信号Ｖｓｔ１が入力され、第２乃至第ｎのステージには、スタート信号として前段の出力信号が入力される。また、各ステージは、同一の回路構成を有し、クロック信号ＣＬＫｓに応じて、第１のスタート信号Ｖｓｔ１または前段の出力信号をシフトさせることで、１水平期間のパルス幅を有するスキャン信号を発生する。このように発生するスキャン信号は、ゲートラインＧ１乃至Ｇｎに順次供給される。

リセット駆動回路３０６は、ｎ／２個のステージから構成されるシフトレジスタを含み、各ステージは、ゲート駆動回路３０２のシフトレジスタステージと同一の回路構成を有し、リセット駆動回路３０６に供給されるクロック信号ＣＬＫｓは、ゲート駆動回路３０２に供給されるクロック信号ＣＬＫｓに比べて、２倍の週期及び持続時間を有する。このリセット駆動回路３０６の各ステージで発生するリセット信号のそれぞれは、２行の画素を同時にリセットさせる。

一方、同一の行から発生するスキャン信号とリセット信号との間の時間差を見ると、リセット信号は、スキャン信号よりも約１／２フレーム期間以上遅れる。スキャン信号に比べて、リセット信号をさらに遅く発生させるために、第１のスタート信号Ｖｓｔ１と第２のスタート信号Ｖｓｔ２との時間差を置く。よって、リセット駆動回路３０６に供給されるスタートパルスＶｓｔ２は、ゲート駆動回路３０５に供給されるスタートパルスＶｓｔ１に比べて、約１／２フレーム期間後に発生する。

このようなリセット信号は、毎フレーム期間単位で１回以上リセットラインＲ１乃至Ｒｎ／２に順次供給されることもでき、数フレーム期間単位でリセットラインＲ１乃至Ｒｎ／２に供給されることもできる。また、リセットラインＲ１乃至Ｒｎ／２が共通して接続されると、リセット信号は、すべてのリセットラインＲ１乃至Ｒｎ／２にリセット信号が同時に供給されることもできる。

図８は、他の例によるリセット駆動回路３０７を示すものである。図８を参照すると、リセット駆動回路３０７は、従属的に接続されたｎ／４個のステージを含み、それぞれのステージで発生したリセット信号は、隣合う二本のリセットラインＲ１乃至Ｒｎ／２に同時に供給される。このようなステージの動作タイミングを指示するためのクロック信号ＣＬＫｓは、前述した図７のリセット駆動回路３０６に供給されるクロック信号ＣＬＫｓに比べて、２倍の週期及び持続時間を有する。その他に、１個のステージで三つ以上のリセットラインに同時にリセット信号を供給する方法も可能である。

上述したように、本発明の第３の実施の形態によるＯＬＥＤ表示装置では、ＯＬＥＤパネル３０３において、横に隣接した二つの画素が、高電位の電源電圧を供給される電源供給ラインを共有することで、電源供給ラインの数が１／２に減少し、垂直に隣合う二つの画素が、リセット信号を供給されるリセットラインを共有することで、リセットラインの数が１／２に減少する。また、リセット信号によりＯＬＥＤ駆動素子の制御ノードを放電させることで、ＯＬＥＤ駆動素子の劣化による特性変化を防止し、ＯＬＥＤ駆動回路の動作の信頼性が向上できる。

一方、第１乃至第３の実施の形態では、各画素Ｐ［ｉ、ｊ］のＯＬＥＤ駆動回路１０５、２０５、３０５が、ＯＬＥＤの負極に接続されていると説明したが、これは選択的な事項であり、図９及び図１０に示されているように、ＯＬＥＤ駆動回路が、ＯＬＥＤの正極に接続される構造も可能である。図９は、第２の実施の形態に対して、図１０は、第３の実施の形態に対して、画素Ｐ［ｉ、ｊ］の構成を例として示している。図９及び図１０において、”４０３，５０３”はＯＬＥＤパネルを、”４０１、５０１”はデータ駆動回路を、”４０２、５０２”はゲート駆動回路を、”４０６、５０６”はリセット駆動回路を、”４０５、５０５”はＯＬＥＤ駆動回路をそれぞれ示す。

また、第１の実施の形態によるゲート駆動回路は、図１１に示されているように、ＯＬＥＤパネル(画像表示領域)の下部又は側部基板内に形成されることができ、第２及び第３の実施の形態によるゲート駆動回路及びリセット駆動回路は、図１２に示されているように、ＯＬＥＤパネルの下部又は側部基板内に形成されることができる。このように、ＯＬＥＤパネル内に形成される駆動回路の各トランジスタは、非晶質シリコンまたはポリシリコンを用いたトランジスタから構成されることができる。

上述したように、本発明は、ＯＬＥＤパネルにおいて、隣接した画素に信号ラインを共有させることによって、ＯＬＥＤパネルのライン数を減少させ、開口率と輝度を向上させることができる。なお、ＯＬＥＤを周期的にリセットさせ、ＯＬＥＤ駆動の信頼性を向上させることができる。

従来の有機発光ダイオード表示装置を示す図である。本発明の第１の実施の形態による有機発光ダイオード表示装置を示す図である。本発明の第２の実施の形態による有機発光ダイオード表示装置を示す図である。図３に示されているゲート駆動回路とリセット駆動回路を示す図である。図３に示されているゲート駆動回路とリセット駆動回路の他の例を簡単に示す図である。本発明の第３の実施の形態による有機発光ダイオード表示装置を示す図である。図６に示されているゲート駆動回路とリセット駆動回路を示す図である。図６に示されているゲート駆動回路とリセット駆動回路の他の例を簡単に示す図である。本発明の別の変形例による有機発光ダイオード駆動回路を有する有機発光ダイオード表示装置を示す図である。本発明のさらに別の変形例による有機発光ダイオード駆動回路を有する有機発光ダイオード表示装置を示す図である。図２に示されている有機発光ダイオード表示装置において、駆動回路が内蔵された構成例を示す図である。図３及び図６に示されている有機発光ダイオード表示装置において、駆動回路が内蔵された構成例を示す図である。

符号の説明

１０１，２０１，３０１，４０１，５０１データ駆動回路、１０２、２０２，３０２，４０２，５０２ゲート駆動回路、２０６，２０７，３０６，３０７，４０６，５０６リセット駆動回路、１０５，２０５，３０５、４０５，５０５ＯＬＥＤ駆動回路、１０３，２０３，３０３，４０３，５０３ＯＬＥＤパネル、Ｄ１，Ｄ２，・・・，Ｄｍデータライン、Ｇ１，Ｇ２，・・・，Ｇｎゲートライン、Ｓ１，Ｓ２，・・・，Ｓｍ電源電圧供給ライン、Ｒ１，Ｒ２，・・・，Ｒｎリセットライン。

Claims

第１及び第２のデータラインと、高電位の電源電圧が供給される電源電圧供給ラインと、前記第１のデータライン、前記第２のデータライン、及び前記電源電圧供給ラインと交差するゲートラインと、前記ゲートラインにスキャン信号を供給するゲート駆動回路と、前記データラインにデータ電圧をそれぞれ供給するデータ駆動回路と、前記電源供給ラインに共通して接続された第１及び第２の有機発光ダイオードと、前記ゲートラインからのスキャン信号に応じて、前記第１のデータラインからのデータ電圧により前記第１の有機発光ダイオードを駆動する第１の有機発光ダイオード駆動回路と、前記ゲートラインからのスキャン信号に応じて、前記第２のデータラインからのデータ電圧により前記第２の有機発光ダイオードを駆動する第２の有機発光ダイオード駆動回路と、を備えることを特徴とする有機発光ダイオード表示装置。
前記第１の有機発光ダイオード駆動回路は、前記ゲートラインからのスキャン信号に応じて、前記第１のデータラインからのデータ電圧を第１のノードに供給する第１のトランジスタと、前記第１のノード上の電圧により前記第１の有機発光ダイオードに流れる電流量を制御する第２のトランジスタと、前記第１のノード上の電圧が充電される第１のストレージキャパシタと、を備えることを特徴とする請求項１に記載の有機発光ダイオード表示装置。
前記第２の有機発光ダイオード駆動回路は、前記ゲートラインからのスキャン信号に応じて、前記第２のデータラインからのデータ電圧を第２のノードに供給する第３のトランジスタと、前記第２のノード上の電圧により前記第２の有機発光ダイオードに流れる電流量を制御する第４のトランジスタと、前記第２のノード上の電圧が充電される第２のストレージキャパシタと、を備えることを特徴とする請求項２に記載の有機発光ダイオード表示装置。
前記ゲート駆動回路は、前記データライン、前記電源電圧供給ライン、前記ゲートライン、前記有機発光ダイオード、及び前記有機発光ダイオードの駆動回路が形成された基板上に形成されることを特徴とする請求項３に記載の有機発光ダイオード表示装置。
ｍ(ｍは、正の整数である)本のデータラインと、前記データラインと交差するｎ(ｎは、正の整数である)本のゲートラインと、高電位の電源電圧が供給され、前記データライン間で前記データラインと平行に配置されるｋ(ｋは、ｍ／２より小さい正の整数である)本の電源電圧供給ラインと、それぞれに前記ゲートラインと対を成すリセットラインと、前記電源供給ラインに共通して接続される第１及び第２の有機発光ダイオードと、前記第１の有機発光ダイオード、前記ゲートラインからのスキャン信号に応じて、奇数番目の前記データラインからのデータ電圧により前記第１の有機発光ダイオードを駆動し、リセットラインからのリセット信号に応じて初期化される第１の有機発光ダイオード駆動回路を含む第１の画素と、前記第２の有機発光ダイオード、前記ゲートラインからのスキャン信号に応じて、偶数番目の前記データラインからのデータ電圧により前記第２の有機発光ダイオードを駆動し、前記リセットラインからのリセット信号に応じて初期化される第２の有機発光ダイオード駆動回路を含む第２の画素と、前記ゲートラインに前記スキャン信号を順次供給するゲート駆動回路と、前記データラインに前記データ電圧をそれぞれ供給するデータ駆動回路と、前記リセットラインに前記リセット信号を供給するリセット駆動回路と、を備えることを特徴とする有機発光ダイオード表示装置。
前記第１の有機発光ダイオード駆動回路は、前記ゲートラインからのスキャン信号に応じて、前記奇数番目のデータラインからのデータ電圧を第１のノードに供給する第１のトランジスタと、前記第１のノード上の電圧により前記第１の有機発光ダイオードに流れる電流量を制御する第２のトランジスタと、前記リセットラインからのリセット信号に応じて、前記第１のノードを放電させる第３のトランジスタと、を備えることを特徴とする請求項５に記載の有機発光ダイオード表示装置。
前記第２の有機発光ダイオード駆動回路は、前記ゲートラインからのスキャン信号に応じて、前記偶数番目のデータラインからのデータ電圧を第２のノードに供給する第４のトランジスタと、前記第２のノード上の電圧により前記第２の有機発光ダイオードに流れる電流量を制御する第４のトランジスタと、前記リセットラインからのリセット信号に応じて、前記第２のノードを放電させる第６のトランジスタと、を備えることを特徴とする請求項６に記載の有機発光ダイオード表示装置。
前記リセット信号は、前記スキャン信号よりも遅く発生することを特徴とする請求項７に記載の有機発光ダイオード表示装置。
前記リセット信号は、前記スキャン信号よりも１／２フレーム期間以上遅く発生することを特徴とする請求項８に記載の有機発光ダイオード表示装置。
前記ゲート駆動回路は、予め設定されたクロック周波数によって発生するクロック信号に応じて、前記スキャン信号を順次発生するシフトレジスタを備え、前記リセット信号は、(１／ｃ×前記クロック周波数)(但し、ｃは、正の整数である)の周波数により発生し、ｃ本の前記リセットラインに同時に供給されることを特徴とする請求項８に記載の有機発光ダイオード表示装置。
前記リセット駆動回路は、前記リセットラインに前記リセット信号を順次供給することを特徴とする請求項５に記載の有機発光ダイオード表示装置。
前記ゲート駆動回路及び前記リセット駆動回路は、前記データライン、前記ゲートライン、前記電源電圧供給ライン、前記リセットライン、前記有機発光ダイオード、前記有機発光ダイオード駆動回路が形成された基板上に形成されることを特徴とする請求項５に記載の有機発光ダイオード表示装置。
ｍ(ｍは、正の整数である)本のデータラインと、前記データラインと交差するｎ(ｎは、正の整数である)本のゲートラインと、高電位の電源電圧が供給され、それぞれに前記データライン間で前記データラインと平行に配置される電源電圧供給ラインと、それぞれに前記ゲートラインと対を成すリセットラインと、同一の一本の電源供給ラインに共通して接続される第１の有機発光ダイオード、第２の有機発光ダイオード、第３の有機発光ダイオード、及び第４の有機発光ダイオードと、前記第１の有機発光ダイオード、奇数番目のゲートラインからのスキャン信号に応じて、奇数番目のデータラインからのデータ電圧により前記第１の有機発光ダイオードを駆動し、前記リセットラインからのリセット信号に応じて初期化される第１の有機発光ダイオード駆動回路を含む第１の画素と、前記第２の有機発光ダイオード、前記奇数番目のゲートラインからのスキャン信号に応じて、偶数番目のデータラインからのデータ電圧により前記第２の有機発光ダイオードを駆動し、前記リセットラインからのリセット信号に応じて初期化される第２の有機発光ダイオード駆動回路を含む第２の画素と、前記第３の有機発光ダイオード、偶数番目のゲートラインからのスキャン信号に応じて、前記奇数番目のデータラインからのデータ電圧により前記第３の有機発光ダイオードを駆動し、前記リセットラインからのリセット信号に応じて初期化される第３の有機発光ダイオード駆動回路を含む第３の画素と、前記第４の有機発光ダイオード、前記偶数番目のゲートラインからのスキャン信号に応じて、前記偶数番目のデータラインからのデータ電圧により前記第４の有機発光ダイオードを駆動し、前記リセットラインからのリセット信号に応じて初期化される第４の有機発光ダイオード駆動回路を含む第４の画素と、前記ゲートラインに前記スキャン信号を順次供給するゲート駆動回路と、前記データラインに前記データ電圧をそれぞれ供給するデータ駆動回路と、前記リセットラインに前記リセット信号を供給するリセット駆動回路と、を備えることを特徴とする有機発光ダイオード表示装置。
前記第１乃至第４の画素は、同一の一本の前記リセットラインを経て供給される前記リセット信号により同時に初期化されることを特徴とする請求項１３に記載の有機発光ダイオード表示装置。
前記第１の有機発光ダイオード駆動回路は、前記奇数番目のゲートラインからのスキャン信号に応じて、前記奇数番目のデータラインからのデータ電圧を第１のノードに供給する第１のトランジスタと、前記第１のノード上の電圧により前記第１の有機発光ダイオードに流れる電流量を制御する第２のトランジスタ及び前記リセットラインからのリセット信号に応じて、前記第１のノードを放電させる第３のトランジスタと、を備えることを特徴とする請求項１３に記載の有機発光ダイオード表示装置。
前記第２の有機発光ダイオード駆動回路は、前記奇数番目のゲートラインからのスキャン信号に応じて、前記偶数番目のデータラインからのデータ電圧を第２のノードに供給する第４のトランジスタと、前記第２のノード上の電圧により前記第２の有機発光ダイオードに流れる電流量を制御する第５のトランジスタと、前記リセットラインからのリセット信号に応じて、前記第２のノードを放電させる第６のトランジスタと、を備えることを特徴とする請求項１５に記載の有機発光ダイオード表示装置。
前記第３の有機発光ダイオード駆動回路は、前記偶数番目のゲートラインからのスキャン信号に応じて、前記奇数番目のデータラインからのデータ電圧を第３のノードに供給する第７のトランジスタと、前記第３のノード上の電圧により前記第３の有機発光ダイオードに流れる電流量を制御する第８のトランジスタと、前記リセットラインからのリセット信号に応じて、前記第３のノードを放電させる第９のトランジスタと、を備えることを特徴とする請求項１６に記載の有機発光ダイオード表示装置。
前記第４の有機発光ダイオード駆動回路は、前記偶数番目のゲートラインからのスキャン信号に応じて、前記偶数番目のデータラインからのデータ電圧を第４のノードに供給する第１０のトランジスタと、前記第４のノード上の電圧により前記第４の有機発光ダイオードに流れる電流量を制御する第１１のトランジスタと、前記リセットラインからのリセット信号に応じて、前記第４のノードを放電させる第１２のトランジスタと、を備えることを特徴とする請求項１７に記載の有機発光ダイオード表示装置。
前記リセット信号は、前記スキャン信号よりも遅く発生することを特徴とする請求項１３に記載の有機発光ダイオード表示装置。
前記リセット信号は、前記スキャン信号よりも１／２フレーム期間以上遅く発生することを特徴とする請求項１９に記載の有機発光ダイオード表示装置。
前記ゲート駆動回路は、クロック周波数によって発生するクロック信号に応じて、前記スキャン信号を順次発生するシフトレジスタを備え、前記リセット信号は、(１／ｃ×前記クロック周波数)(但し、ｃは、正の整数である)の周波数により発生し、ｃ本の前記リセットラインに同時に供給されることを特徴とする請求項１３に記載の有機発光ダイオード表示装置。
前記リセット駆動回路は、前記リセットラインに前記リセット信号を順次供給することを特徴とする請求項１３に記載の有機発光ダイオード表示装置。
前記ゲート駆動回路及び前記リセット駆動回路は、前記データライン、前記ゲートライン、前記電源電圧供給ライン、前記リセットライン、前記有機発光ダイオード、前記有機発光ダイオード駆動回路が形成された基板上に形成されることを特徴とする請求項１３に記載の有機発光ダイオード表示装置。