[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101493223B1 - 유기발광 표시장치 - Google Patents

유기발광 표시장치 Download PDF

Info

Publication number
KR101493223B1
KR101493223B1 KR20080092296A KR20080092296A KR101493223B1 KR 101493223 B1 KR101493223 B1 KR 101493223B1 KR 20080092296 A KR20080092296 A KR 20080092296A KR 20080092296 A KR20080092296 A KR 20080092296A KR 101493223 B1 KR101493223 B1 KR 101493223B1
Authority
KR
South Korea
Prior art keywords
thin film
power supply
film transistor
light emitting
supply line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR20080092296A
Other languages
English (en)
Other versions
KR20100033227A (ko
Inventor
서인교
홍순광
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR20080092296A priority Critical patent/KR101493223B1/ko
Publication of KR20100033227A publication Critical patent/KR20100033227A/ko
Application granted granted Critical
Publication of KR101493223B1 publication Critical patent/KR101493223B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기발광 표시장치에 관한 것으로, 적어도 2개의 고전위 전원 라인과, 상기 고전위 전원 라인과 접속된 제 1 내지 제 3 박막 트랜지스터와, 상기 제 1 박막 트랜지스터와 접속된 적색 유기발광 다이오드와, 상기 제 2 박막 트랜지스터와 접속된 녹색 유기 발광 다이오드와, 상기 제 3 박막 트랜지스터와 접속된 청색 유기발광 다이오드와, 상기 적색, 녹색, 청색 유기발광 다이오드 중 적어도 2개의 유기발광 다이오드 각각과 접속된 박막 트랜지스터와 상기 고전위 전원 라인 사이에 위치한 저항을 포함하는 것을 특징으로 한다.
유기발광 표시장치, 고전위 전원 라인

Description

유기발광 표시장치{ORGANIC LIGHT EMITTING DISPLAY}
본 발명은 유기발광 표시장치에 관한 것으로, 특히 각 서브 화소별로 고전위 전원 라인을 공통으로 사용함으로써, 비용 절감 및 개구율을 향상시킬 수 있는 유기발광 표시장치에 관한 것이다.
최근 다양한 정보를 화면으로 구현해 주는 다양한 표시 장치들 중 e-Paper와 같이 박막화가 가능한 유기 전계발광(Electro-Luminescence) 표시장치가 주목받고 있다. 유기 전계발광 표시장치는 전극 사이의 얇은 유기 발광층을 이용한 자발광 소자로 유기 EL 또는 OLED(Organic Light Emitting Diode) 표시장치라고 부르며 이하에서는 OLED 표시장치를 사용한다. OLED 표시장치는 액정 표시장치와 비교하여 저소비전력, 박형, 자발광 등의 장점을 갖지만, 수명이 짧다는 단점을 갖는다.
OLED 표시장치는 한 화소를 구성하는 3색(R, G, B) 서브 화소 각각을 독립적으로 구동하여 동영상을 표시하기에 적합한 액티브 매트릭스 타입을 중심으로 발전되고 있다. 액티브 매트릭스 OLED(이하, AMOLED) 표시장치의 각 서브 화소는 양극 및 음극 사이의 유기 발광층으로 구성된 OLED와, OLED를 독립적으로 구동하는 서브 화소 구동부를 구비한다. 서브 화소 구동부는 적어도 2개의 박막 트랜지스터와 스 토리지 커패시터를 포함하여 데이터 신호에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 밝기를 제어한다. OLED는 양극과 음극 사이에 유기물로 적층된 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층을 포함한다. 양극과 음극 사이에 순방향 전압이 인가되면 음극으로부터의 전자가 전자 주입층 및 전자 수송층을 통해 발광층으로 이동하고, 양극으로부터의 정공이 정공 주입층 및 정공 수송층을 통해 발광층으로 이동한다. 발광층은 전자 수송층으로부터의 전자와 정공 수송층으로부터의 정공의 재결합에 의한 엑시톤(Exiton) 형성 후 여기 상태(Exited State)에서 기저 상태(Ground State)로 변화될 때 빛을 방출하고, 빛의 밝기는 양극과 음극 사이에 흐르는 전류량에 의해 조절된다.
AMOLED 표시장치는 서브화소 구동부 어레이와 OLED 어레이가 형성된 기판에 패키징판이 합착된 인캡슐레이션(Encapsulation) 구조로 그 기판을 통해 빛을 방출한다. 패키징 판에는 수분 및 가스를 흡착하는 게터가 형성되어 유기 발광층의 열화를 방지한다.
이러한, AMOLED 표시장치는 도 1과 같이, 동일 전압을 인가하더라도 유기물 특성에 따라 적색(R), 녹색(G), 청색(B) 유기발광 다이오드의 효율이 각각 다르기 때문에 적색(R), 녹색(G), 청색(B) 서브 화소별로 발광하는 휘도가 달라지게 되는 문제점이 발생하게 된다. 따라서, 균일한 휘도를 얻기 위해 적색(R), 녹색(G), 청색(B) 서브 화소별로 각각 다른 고전위(VDD) 전압을 공급해 주어야 하며, 이에 따라 고전위 전압을 생성하기 위한 전원 발생기 및 고전위 전원 라인이 서브 화소별로 각각 필요하게 되므로 비용 증가 및 개구율 감소, 고전위 전원 라인간 전압 레 벨 차이로 인한 정적전류(static current)가 존재하여 Power IC 효율이 감소하게 되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 것으로, 본 발명은 각 서브 화소별로 고전위 전원 라인을 공통으로 사용함으로써, 비용 절감 및 개구율을 향상시킬 수 있는 유기발광 표시장치를 제공하는데 목적이 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 한 특징에 따른 유기발광 표시장치는 적어도 2개의 고전위 전원 라인과, 상기 고전위 전원 라인과 접속된 제 1 내지 제 3 박막 트랜지스터와, 상기 제 1 박막 트랜지스터와 접속된 적색 유기발광 다이오드와, 상기 제 2 박막 트랜지스터와 접속된 녹색 유기 발광 다이오드와, 상기 제 3 박막 트랜지스터와 접속된 청색 유기발광 다이오드와, 상기 적색, 녹색, 청색 유기발광 다이오드 중 적어도 2개의 유기발광 다이오드 각각과 접속된 박막 트랜지스터와 상기 고전위 전원 라인 사이에 위치한 저항을 포함하는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 유기발광 표시장치는 적어도 2개의 고전위 전원 라인과, 상기 고전위 전원 라인과 접속된 제 1 내지 제 3 박막 트랜지스터와, 상기 박막 트랜지스터 각각과 접속된 적색, 녹색, 청색 유기발광 다이오드를 포함하며, 상기 각 박막 트랜지스터의 채널 폭 및 채널 길이 중 적어도 어느 하나는 서로 다른 것을 특징으로 한다.
본 발명에 따른 유기발광 표시장치는 다음과 같은 효과가 있다.
공통 고전위 전원 라인을 통해 각 서브 화소별로 전압 차이에 따른 저항값을 설계하여 동일 전압에서 동일 휘도를 나타낼 수 있다. 또한, 고전위 전원 라인을 공통으로 사용함으로써 서브 화소의 개구율 향상 및 비용을 감소시킬 수 있으며, 각 서브 화소 각각의 고전위 전원 라인간 전압 레벨 차이로 인한 정적 전류(Static current)가 존재하여 Power IC 효율이 감소하게 되는 문제점을 해결할 수 있다.
도 2a는 본 발명의 제 1 실시예에 따른 유기발광 표시장치에 대한 등가 회로도이고, 도 2b는 제 1 실시예에 따른 적색(R), 녹색(G), 청색(B) 서브 화소와 저항의 관계를 설명하기 위한 간략도이고, 도 2c는 본 발명에 따른 고전위 전원 라인을 간략히 나타낸 간략도이다.
도 2a 내지 도 2c을 참조하면, 한 화소를 구성하는 적색(R), 녹색(G), 청색(B) 서브 화소 각각을 독립적으로 구동하기 위한 액티브 매트릭스 OLED(이하, AMOLED) 표시장치는 각 서브 화소별로 양극 및 음극 사이의 유기 발광층으로 구성된 유기발광 다이오드(OLED)와, 유기발광 다이오드를 독립적으로 구동하는 서브 화소 구동부를 구비한다. 서브 화소 구동부는 적어도 2개의 박막 트랜지스터와 스토리지 캐패시터를 포함하여 데이터 신호에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 밝기를 제어한다.
구체적으로, 유기발광 표시장치는 전원 공급부(200)로부터 액정 패널(100)로 전원을 인가하기 위한 공통 고전위 전원 라인(120)과, 공통 고전위 전원 라인(120)으로부터 분기된 제1분기 전원 라인(120a) 및 제2분기 전원 라인(120b)과, 게이트 라인(GL)과 수직하게 교차하는 데이터 라인(DL)과, 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위칭 박막 트랜지스터(T1)와, 스위칭 박막 트랜지스터(T1)와 유기발광 다이오드(E)와 접속된 구동 박막 트랜지스터(T2)와, 구동 박막 트랜지스터(T2)의 게이트 전극과 각 서브 화소의 제1 및 제2분기 전원 라인(120a, 120b) 사이에 접속된 스토리지 캐패시터(C)를 구비한다.
스위칭 박막 트랜지스터(T1)는 게이트 라인(GL)의 스캔 신호에 응답하여 데이터 라인(DL)의 데이터 신호를 구동 박막 트랜지스터(T2)의 게이트 전극 및 스토리지 캐패시터(C)에 공급한다. 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)로부터 데이터 신호에 응답하여 적색(R), 녹색(G), 청색(B) 서브 화소 중 해당 서브 화소와 대응하는 제1 및 제2분기 전원 라인(120a, 120b)으로부터 유기발광 다이오드(E)로 공급되는 전류를 조절하여 유기발광 다이오드(E)의 밝기를 제어한다.
스토리지 캐패시터(C)는 스위칭 박막 트랜지스터(T1)로부터의 데이터 신호를 충전하고, 충전된 전압을 구동 박막 트랜지스터(T2)에 공급하여 스위칭 박막 트랜지스터(T1)가 오프(OFF)되더라도 구동 박막 트랜지스터(T2)가 일정한 전류를 공급할 수 있다.
유기 발광층은 양극과 음극 사이에 유기물로 적층된 정공 주입층(Hole Injection Layer : HIL), 정공 수송층(Hole Transporting Layer : HTL), 발광층(Emission Layer : EML), 전자 수송층(Electron Transporting Layer : ETL), 전자 주입층(Electron Injection Layer : EIL)을 포함한다. 양극과 음극 사이에 순 방향 전압이 인가되면 음극으로부터의 전자가 전자 주입층 및 전자 수송층을 통해 발광층으로 이동하고, 양극으로부터의 정공이 정공 주입층 및 정공 수송층을 통해 발광층으로 이동한다. 발광층은 전자 수송층으로부터의 전자와 정공 수송층으로부터의 정공의 재결합에 의한 엑시톤(Exiton) 형성 후 여기 상태(Exited State)에서 기저 상태(Ground State)로 변화될 때 빛을 방출하고, 빛의 밝기는 양극과 음극 사이에 흐르는 전류량에 의해 조절된다.
제 1 고전위 전압은 공통 고전위 전원 라인(120)과 청색 고전위 전원 라인(120b)을 통해 청색(B) 서브 화소의 구동 박막 트랜지스터(T2)에 인가된다. 제 1 고전위 전압은 제1분기 고전위 전원 라인(120a)과 적색(R) 서브 화소의 구동 박막 트랜지스터(T2)의 소스 전극 사이에 위치한 제 1 저항(R1)을 통해 공통 고전위 전원 라인(120)의 제 1 고전위 전압보다 낮은 제 2 고전위 전압으로 변환되어 적색(R) 서브 화소의 구동 박막 트랜지스터(T2)에 인가된다. 또한, 제 1 고전위 전압은 제1분기 전원 라인(120a)과 녹색(G) 서브 화소의 구동 박막 트랜지스터(T2)의 소스 전극 사이에 위치한 제 2 저항(R2)을 통해 제 2 고전위 전압보다 낮은 제 3 고전위 전압으로 변환되어 녹색(G) 서브 화소의 구동 박막 트랜지스터(T2)에 인가된다. 따라서, 가장 높은 고전위 전압을 사용하는 청색(B) 서브 화소는 공통 고전위 전원 라인(120)과 바로 연결되며, 적색(R), 녹색(G)의 서브 화소에서는 종래의 청색(B) 서브 화소에 인가된 고전위 전압과, 적색(R), 녹색(G) 서브 화소에 인가된 고전위 전압의 차이를 고려하여 저항값을 설계한다. 예를 들어, 도 1에서 동일 휘도 100(nit)을 기준으로 하였을 경우, 녹색(G) 서브 화소는 6.2V, 적색(R) 서브 화소는 6.5V, 청색(B) 서브 화소는 7.3V이므로, 적색(R), 녹색(G) 서브 화소는 청색(B) 서브 화소와의 차이를 고려하여 저항값을 설계한다.
도 1에서 적색(R) 서브 화소와 녹색(G) 서브 화소는 제1분기 전원 라인(120a)을 공유하며, 제1분기 전원 라인(120a)을 사이에 두고 서로 대칭되도록 형성되고, 녹색(G) 서브 화소와 청색(B) 서브 화소의 데이터 라인(DL)을 사이에 두고 서로 마주보도록 대칭되어 형성된다. 또한, 도 2에서와 같이 청색(B) 화소와 적색(R)화소가 하나의 분기라인을 공유하고 녹색(G)화소와 청색(B) 화소가 하나의 분기라인을 공유하도록 할 수 있다.
이와 같이, 공통 고전위 전원 라인을 통해 각 서브 화소별로 전압 차이에 따른 저항값을 설계하여 동일 전압에서 동일 휘도를 나타낼 수 있다. 또한, 고전위 전원 라인을 공통으로 사용함으로써 서브 화소의 개구율 향상 및 비용을 감소시킬 수 있으며, 각 서브 화소 각각의 고전위 전원 라인간 전압 레벨 차이로 인한 정적 전류(Static current)가 존재하여 Power IC 효율이 감소하게 되는 문제점을 해결할 수 있다.
도 3a는 본 발명의 제 2 실시예에 따른 유기발광 표시장치에 대한 등가 회로도이고, 도 3b는 제 2 실시예에 따른 적색(R), 녹색(G), 청색(B) 서브 화소와 저항의 관계를 설명하기 위한 간략도이다.
도 3a 및 도 3b에 도시된 유기발광 표시장치는 도 2a 내지 도 2c와 대비하여 중복된 구성 요소들에 대한 설명은 생략하기로 한다.
도 3a 및 도 3b를 참조하면, 제 1 고전위 전압은 공통 고전위 전원 라인(130)과 청색(B) 분기 전원 라인(130c)을 통해 청색(B) 서브 화소의 구동 박막 트랜지스터(T2)에 인가된다. 또한, 제 1 고전위 전압은 공통 고전위 전원 라인(130C)과 적색(R) 분기 전원 라인(130a) 사이에서 적색(R) 분기 전원 라인(130a)의 입력단에 위치한 제 1 저항(R1)을 통해 공통 고전위 전원 라인(130)의 제 1 고전위 전압보다 낮은 제 2 고전위 전압으로 변환되어 적색(R) 서브 화소의 구동 박막 트랜지스터(T2)에 인가되고, 공통 고전위 전원 라인(130)과 녹색(G) 분기 전원 라인(130b) 사이에서 녹색(G) 분기 전원 라인(130a)의 입력단에 위치한 제 2 저항(R2)을 통해 제 2 고전위 전압보다 낮은 제 3 고전위 전압으로 변환되어 녹색(G) 서브 화소의 구동 박막 트랜지스터(T2)에 인가된다.
따라서, 가장 높은 고전위 전압을 사용하는 청색(B) 서브 화소는 청색(B) 분기 전원 라인(130c)을 통해 공통 고전위 전원 라인(130)이 바로 연결되며, 적색(R), 녹색(G)의 서브 화소에는 종래의 청색(B) 서브 화소에 인가된 고전위 전압과, 적색(R), 녹색(G) 서브 화소에 인가된 고전위 전압의 차이를 고려하여 저항값을 설계한다. 예를 들어, 도 1에서 동일 휘도 100(nit)을 기준으로 하였을 경우, 녹색(G) 서브 화소는 6.2V, 적색(R) 서브 화소는 6.5V, 청색(B) 서브 화소는 7.3V이며 적색(R), 녹색(G) 서브 화소는 청색(B) 서브 화소와의 전압 차이를 고려하여 저항값을 설계한다.
적색(R) 분기 전원 라인(130a)은 녹색(G) 서브 화소의 데이터 라인(DL)과 서로 인접하게 마주보도록 형성되며, 녹색(G) 분기 전원 라인(130b)는 청색(B) 서브 화소의 데이터 라인(DL)과 서로 인접하게 마주보도록 형성된다.
이와 같이, 공통 고전위 전원 라인을 통해 각 서브 화소별로 전압 차이에 따른 저항값을 설계하여 동일 전압에서 동일 휘도를 나타낼 수 있다. 또한, 고전위 전원 라인을 공통으로 사용함으로써 서브 화소의 개구율 향상 및 비용을 감소시킬 수 있으며, 각 서브 화소 각각의 고전위 전원 라인간 전압 레벨 차이로 인한 정적 전류(Static current)가 존재하여 Power IC 효율이 감소하게 되는 문제점을 해결할 수 있다.
도 4a는 본 발명의 구동 박막 트랜지스터의 게이트 전극과 채널 길이의 관계를 설명하기 위한 단면도이고, 도 4b는 본 발명의 제 3 실시예에 따른 유기발광 표시장치의 적색(R), 녹색(G), 청색(B) 서브 화소 각각의 구동 박막 트랜지스터를 나타낸 평면도이다.
도 4a와 같이, 구동 박막 트랜지스터(T2)의 채널 길이(L)는 게이트 전극(104) 하부에 위치한 반도체층(108)에 불순물이 도핑되지 않은 영역으로 정의되며, 이는 구동 박막 트랜지스터의 게이트 전극의 폭에 따라 결정된다.
도 4b를 참조하면, 각 적색(R), 녹색(G), 청색(B) 서브 화소별로 구동 박막 트랜지스터(T2)의 게이트 전극(104)의 폭에 따라 채널 길이(L)를 조절하며, 폴리 실리콘으로 이루어진 반도체층(108) 상부 또는 하부층에서 소스 및 드레인 전극(110a, 110b)이 형성되고, 소스 및 드레인 전극(110a, 110b)과 반도체층(108) 사이에 개재된 (게이트) 절연막(112)을 통해 소스 및 드레인 전극(110a, 110b)과 반도체층(108)이 접속된다. 이와 같이 구동 박막 트랜지스터(T2)의 채널 길이(L)에 따라 수학식 1, 2와 같이 구동 박막 트랜지스터(T2)의 전류 및 저항을 조절할 수 있다.
Figure 112008066122852-pat00001
Figure 112008066122852-pat00002
수학식 1 및 수학식 2에서 I는 구동 박막 트랜지스터의 전류, R은 구동 박막 트랜지스터가 턴온되었을 때의 자체 저항, μ는 구동 박막 트랜지스터의 이동도에 대한 상수, Cox는 캐패시터 정전 용량, Length는 채널 길이, Width는 채널 폭, Vgs는 게이트-소스 전압, Vth는 문턱 전압, Vds는 드레인-소스 전압을 나타낸다.
수학식 1에서와 같이 구동 박막 트랜지스터(T2)의 채널 길이(L)를 조절하면 구동 박막 트랜지스터(T2)의 전류 세기가 달라 지게 되고, 전류 세기에 비례하는 휘도 또한 달라 지게 된다. 예를 들어, 적색(R), 녹색(G), 청색(B) 서브 화소의 채널 폭(W)은 동일하고, 적색(R) 서브 화소의 채널 길이(L1)는 7㎛이상 9㎛미만, 녹색(G) 서브 화소의 채널 길이(L2)는 9㎛이상 11㎛미만, 청색(B) 서브 화소의 채널 길이(L3)는 5㎛이상 7㎛미만일 경우, 채널 길이(L)가 가장 긴 녹색(G) 서브 화소의 전류 세기가 가장 작고, 그 다음으로 적색(R), 청색(B) 서브 화소 순으로 전류 세기가 커지게 되므로 녹색(G) 서브 화소보다 낮은 휘도를 갖는 적색(R), 청색(B) 서브 화소는 전류 세기에 비례하여 휘도가 보상되어 적색(R), 녹색(G), 청 색(B) 서브 화소는 동일 휘도를 나타낼 수 있게 된다. 여기서, 채널 길이(L)뿐만 아니라 채널 폭(W)을 조절하거나, 채널 길이(L) 및 채널 폭(W) 둘다 조절하여 전류 세기를 달리할 수도 있다. 도시하지 않았지만, 채널 폭(W)을 조절할 경우 채널 폭(W)은 전류 세기에 반비례하므로 녹색(G), 적색(R), 청색(B) 서브 화소 순으로 채널 폭(W)을 짧게 형성하여 각 서브 화소가 동일 휘도를 나타내도록 조절한다.
마찬가지로, 수학식 2와 같이 구동 박막 트랜지스터(T2)가 턴온되었을 때 자체 저항은 구동 박막 트랜지스터(T2)의 채널 길이(L)에 비례한다. 따라서, 청색(B) 서브 화소의 공통 고전위 전압을 기준으로 하였을 경우, 상술한 바와 같이 적색(R), 녹색(G), 청색(B) 서브 화소의 채널 폭(W)은 동일하고, 채널 길이(L)를 청색(B), 적색(R), 녹색(G) 서브 화소 순으로 길게 하였을 경우, 자체 저항은 채널 길이(L)에 비례하므로 자체 저항값이 청색(B), 적색(R), 녹색(G) 서브 화소 순으로 커지게 된다. 따라서, 휘도가 가장 낮은 청색(B) 서브 화소와 적색(R), 녹색(G) 서브 화소는 동일 휘도를 나타낼 수 있게 된다.
이와 같이, 공통 고전위 전원 라인을 통해 각 서브 화소별로 구동 박막 트랜지스터의 채널 길이 또는 채널 폭을 조절하여 적색(R), 녹색(G), 청색(B) 서브 화소는 동일 휘도를 나타낼 수 있다. 또한, 고전위 전원 라인을 공통으로 사용함으로써 서브 화소의 개구율 향상 및 비용을 감소시킬 수 있으며, 각 서브 화소 각각의 고전위 전원 라인간 전압 레벨 차이로 인한 정적 전류(Static current)가 존재하여 Power IC 효율이 감소하게 되는 문제점을 해결할 수 있다.
제 1 내지 제 3 실시예에 따른 유기발광 표시장치는 스위칭 트랜지스터가 하 나일 경우를 예를 들어 설명하였지만, 다수의 스위칭 트랜지스터를 구비한 유기발광 표시장치에서도 적용 가능하다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 종래의 유기발광 표시장치의 전압-휘도에 따른 그래프이다.
도 2a는 본 발명의 제 1 실시예에 따른 유기발광 표시장치에 대한 등가 회로도이다.
도 2b는 제 1 실시예에 따른 적색(R), 녹색(G), 청색(B) 서브 화소와 저항의 관계를 설명하기 위한 간략도이다.
도 2c는 본 발명에 따른 고전위 전원 라인을 간략히 나타낸 간략도이다.
도 3a는 본 발명의 제 2 실시예에 따른 유기발광 표시장치에 대한 등가 회로도이다.
도 3b는 제 2 실시예에 따른 적색(R), 녹색(G), 청색(B) 서브 화소와 저항의 관계를 설명하기 위한 간략도이다.
도 4a는 본 발명의 구동 박막 트랜지스터의 게이트 전극과 채널 길이의 관계를 설명하기 위한 단면도이다.
도 4b는 본 발명의 제 3 실시예에 따른 유기발광 표시장치의 적색(R), 녹색(G), 청색(B) 서브 화소 각각의 구동 박막 트랜지스터를 나타낸 평면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
120, 130 : 공통 고전위 전원 라인 120a : 적색/녹색 고전위 전원 라인
120b, 130c : 청색 고전위 전원 라인 130a : 적색 고전위 전원 라인
130b : 녹색 고전위 전원 라인 200 : 전원 공급부

Claims (7)

  1. 제1고전위 전압이 인가되는 고전위 전원라인과
    상기 고전위 전원라인으로 부터 분기되는 둘 이상의 분기 전원 라인과,
    상기 고전위 전원 라인과 접속된 제 1 내지 제 3 박막 트랜지스터와,
    상기 제 1 박막 트랜지스터와 접속된 적색 유기발광 다이오드와,
    상기 제 2 박막 트랜지스터와 접속된 녹색 유기 발광 다이오드와,
    상기 제 3 박막 트랜지스터와 접속된 청색 유기발광 다이오드와,
    상기 제1고전위 전압을 각각 상기 제1고전위 전압보다 낮은 제2고전위 전압 및 상기 제2고전위 전압보다 낮은 제3고전위 전압으로 변환하여 상기 제1 내지 제3박막 트랜지스터 중 어느 두 개의 박막트랜지스터에 각각 공급하는 제1 및 제2저항을 포함하는 것을 특징으로 하는 유기발광 표시장치.
  2. 제 1 항에 있어서,
    상기 제1저항은
    녹색 서브 화소에 포함되고 상기 제2박막트랜지스터와 상기 분기전원라인 사이에 배치되고,
    상기 제2저항은
    적색 서브 화소에 포함되고 상기 제1박막트랜지스터와 상기 분기전원라인 사이에 배치되며,
    상기 제3박막 트랜지스터는 상기 분기전원라인과 직접 연결되는 것을 특징으로 하는 유기발광 표시장치.
  3. 삭제
  4. 제 1 항에 있어서,
    입력단에 상기 제1저항이 배치되고 상기 제 1 박막 트랜지스터에 접속되는 적색 분기 전원 라인과,
    입력단에 상기 제2저항이 배치되고 상기 제 2 박막 트랜지스터에 접속되는 녹색 분기 전원 라인과,
    제 3 박막 트랜지스터에 접속되는 청색 분기 전원 라인을 구비하는 것을 특징으로 하는 유기발광 표시장치.
  5. 삭제
  6. 삭제
  7. 삭제
KR20080092296A 2008-09-19 2008-09-19 유기발광 표시장치 Active KR101493223B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080092296A KR101493223B1 (ko) 2008-09-19 2008-09-19 유기발광 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080092296A KR101493223B1 (ko) 2008-09-19 2008-09-19 유기발광 표시장치

Publications (2)

Publication Number Publication Date
KR20100033227A KR20100033227A (ko) 2010-03-29
KR101493223B1 true KR101493223B1 (ko) 2015-02-17

Family

ID=42182220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080092296A Active KR101493223B1 (ko) 2008-09-19 2008-09-19 유기발광 표시장치

Country Status (1)

Country Link
KR (1) KR101493223B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915699B (zh) * 2011-08-04 2015-11-25 昆山维信诺显示技术有限公司 有源oled照明装置
KR102045346B1 (ko) * 2013-06-20 2019-11-15 엘지디스플레이 주식회사 표시패널 및 이를 포함하는 유기전계 발광표시장치
CN112864218A (zh) * 2021-04-16 2021-05-28 京东方科技集团股份有限公司 发光基板和发光装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050122687A (ko) * 2004-06-25 2005-12-29 삼성에스디아이 주식회사 유기 발광 표시장치
KR20070002476A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 유기발광다이오드 표시장치
KR20080041526A (ko) * 2006-11-07 2008-05-13 엘지디스플레이 주식회사 전계발광표시장치
KR20080075386A (ko) * 2007-02-12 2008-08-18 엘지디스플레이 주식회사 유기발광표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050122687A (ko) * 2004-06-25 2005-12-29 삼성에스디아이 주식회사 유기 발광 표시장치
KR20070002476A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 유기발광다이오드 표시장치
KR20080041526A (ko) * 2006-11-07 2008-05-13 엘지디스플레이 주식회사 전계발광표시장치
KR20080075386A (ko) * 2007-02-12 2008-08-18 엘지디스플레이 주식회사 유기발광표시장치

Also Published As

Publication number Publication date
KR20100033227A (ko) 2010-03-29

Similar Documents

Publication Publication Date Title
US11908409B2 (en) Display apparatus
KR100536235B1 (ko) 화상 표시 장치 및 그 구동 방법
KR100926591B1 (ko) 유기 전계 발광 표시 장치
EP2450869B1 (en) Active matrix substrate and organic el display device
US20190108789A1 (en) Display device
KR20050090666A (ko) 발광 표시 장치
JP6228735B2 (ja) 表示装置
KR20090106162A (ko) 유기 발광 표시장치 및 그 구동방법
JP2000259098A (ja) アクティブ型ｅｌ表示装置
KR20090046053A (ko) 유기전계발광표시장치 및 이의 구동방법
KR100822205B1 (ko) 화소 회로 및 그를 포함하는 유기 발광 표시 장치
JP6116186B2 (ja) 表示装置
KR100599788B1 (ko) 발광 표시 패널 및 발광 표시 장치
KR101493223B1 (ko) 유기발광 표시장치
JP6186127B2 (ja) 表示装置
KR100489166B1 (ko) 유기전계발광소자를 이용한 디스플레이 장치
KR100581805B1 (ko) 발광 표시 장치
KR100581804B1 (ko) 화소 회로와 그 구동 방법 및 이를 채용한 유기 발광 표시장치
US20170124946A1 (en) Display device
KR20100029811A (ko) 유기 발광 표시장치 및 그 구동방법
US20090267874A1 (en) Active matrix type display apparatus

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080919

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130903

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080919

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140712

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150128

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150209

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150210

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20180115

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190114

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20200116

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210118

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220120

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230116

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20240115

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20250115

Start annual number: 11

End annual number: 11