[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007005658A - 化合物半導体ウェーハおよびその製造方法 - Google Patents

化合物半導体ウェーハおよびその製造方法 Download PDF

Info

Publication number
JP2007005658A
JP2007005658A JP2005185705A JP2005185705A JP2007005658A JP 2007005658 A JP2007005658 A JP 2007005658A JP 2005185705 A JP2005185705 A JP 2005185705A JP 2005185705 A JP2005185705 A JP 2005185705A JP 2007005658 A JP2007005658 A JP 2007005658A
Authority
JP
Japan
Prior art keywords
gaas
epitaxial layer
single crystal
layer
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005185705A
Other languages
English (en)
Inventor
Fumitaka Kume
史高 久米
Masayuki Shinohara
政幸 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2005185705A priority Critical patent/JP2007005658A/ja
Publication of JP2007005658A publication Critical patent/JP2007005658A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract


【課題】 加工の際に割れにくい化合物半導体ウェーハの製造方法を提供する。
【解決手段】 GaAs単結晶基板10の第一主表面上に下層エピタキシャル層20を気相成長する下層エピタキシャル層成長工程と、下層エピタキシャル層20上にGaAs1−a(0<a≦1)エピタキシャル層30を気相成長するGaAs1−aエピタキシャル層成長工程と、該GaAs1−aエピタキシャル層30又はGaAs単結晶基板10の周辺部に形成されるクラウン82,84を除去するクラウン除去工程と、GaAs1−aエピタキシャル層の気相成長の際に、GaAs単結晶基板10の第二主表面に形成される破砕層60をウェットエッチングにより除去することにより、内部のGaAs単結晶10を露出させるウェットエッチング工程と、をこの順に行う。
【選択図】 図3

Description

本発明は、割れにくい化合物半導体ウェーハおよびその製造方法に関する。
特開2004−47960号公報
GaAs単結晶基板の第一主表面上に、発光層部と電流拡散層とを形成した発光素子が従来知られている。例えば特許文献1には、GaAs単結晶基板上に、AlGaInPからなる発光層部とGaPからなる電流拡散層(以下、単にGaP電流拡散層という)とを形成した発光素子が開示されている。このGaP電流拡散層は、発光層部側が有機金属気相成長法(Metal Organic Vapor Phase Epitaxy法、以下単にMOVPE法という)により比較的薄く形成された後、ハイドライド気相成長法(Hydride
Vapor Phase Epitaxy 法、以下単にHVPE法という)により比較的厚く形成され、例えば、全体として200μm程度の厚さにまでGaPエピタキシャル層が成長されることがある。
GaAs単結晶基板の第一主表面上に電流拡散層の形成された化合物半導体ウェーハは、該化合物半導体ウェーハが所望の厚さとなるように、その第一主表面と第二主表面とに厚さ調整加工を施した後、発光層部に発光駆動電圧を印加するための第一電極を電流拡散層の上に形成し、GaAs単結晶基板の第二主表面に第一電極とは極性の異なる第二電極を形成し、さらにチップ加工と素子加工とを施して発光素子とする。
前記厚さ調整加工では、前記化合物半導体ウェーハの主表面を構成するGaPエピタキシャル層をポリッシュ加工し、さらに、前記化合物半導体ウェーハの第二主表面を構成するGaAs単結晶基板をラッピング加工する。しかし、GaAs単結晶基板は脆くなっているため、このポリッシュ加工とラッピング加工の際に、割れが発生することがある。
本発明の課題は、加工の際に割れにくい化合物半導体ウェーハおよびその製造方法を提供することにある。
課題を解決するための手段及び発明の効果
本発明の化合物半導体ウェーハは、GaAs単結晶基板と、該GaAs単結晶基板の第一主表面側に形成されたGaAs1−a(0<a≦1)エピタキシャル層とを有する化合物半導体ウェーハにおいて、GaAs1−aエピタキシャル層の気相成長の際にGaAs単結晶基板の第二主表面に形成される破砕層をウェットエッチングにより除去することにより、内部のGaAs単結晶を露出させてなることを特徴とする。
また、本発明の化合物半導体ウェーハの製造方法は、GaAs単結晶基板と、該GaAs単結晶基板の第一主表面側に形成されたGaAs1−a(0<a≦1)エピタキシャル層とを有する化合物半導体ウェーハの製造方法において、GaAs1−aエピタキシャル層の気相成長の際にGaAs単結晶基板の第二主表面に形成される破砕層を、ウェットエッチングにて除去することにより、内部のGaAs単結晶を露出させることを特徴とする。
ここで、破砕層とは、単結晶の表面が破砕されて形成された層のことをいう。破砕層は、例えば、単結晶基板をラッピング加工した表面に形成される。また、GaP単結晶やGaAs単結晶を熱処理する際に、PやAsが遊離しても破砕層が形成される。GaAs単結晶基板上に厚いGaAs1−aエピタキシャル層(0<a≦1:以下、単にGaAsPと記載することがある)をHVPE法で気相成長させる際、GaAs単結晶基板は例えば700℃〜900℃に加熱される。GaAs単結晶基板の主表面側はGaAs1−aエピタキシャル層に被覆され、また新しいGaAs1−aエピタキシャル層が次々に形成されるため、破砕層は実質的に形成されない。
しかしながら、GaAs単結晶基板の第二主表面は水素等の反応雰囲気に晒され続け、Asの遊離が気相成長中に継続するため、破砕層の形成が著しい。特に、GaAs単結晶基板の表面側にGaAs1−aエピタキシャル層を厚さ50μm以上に成長する場合には、この破砕層が顕在化しやすい。そして、GaAs単結晶基板の第二主表面に破砕層が形成される際、この破砕層と、Asの遊離がまだ発生していないGaAs単結晶層との間に空隙が形成される。
一方、GaAs単結晶基板上に厚いGaAs1−aエピタキシャル層をHVPE法で気相成長させる際、GaAs単結晶基板とGaAs1−aエピタキシャル層には、昇温、長時間熱処理、降温という熱履歴を受けてストレスが蓄積される。GaAs1−aエピタキシャル層は、その層内にミスフィットを形成することによりストレスを解消する。また、GaAs単結晶基板は、破砕層が形成されて弱くなっている第二主表面側にマイクロクラックを形成してストレスを解消する。
GaAs単結晶基板の第二主表面にマイクロクラックの形成された化合物半導体ウェーハは、気相成長工程の後で行われる加工工程で割れやすい。このマイクロクラックは、ウェットエッチング処理を施すことにより除去することができる。ところが、GaAs単結晶基板の第二主表面には破砕層と空隙が形成されており、マイクロクラックを除去するための数μmのエッチングでは破砕層の一部がエッチングされるに留まり、肝心のマイクロクラックを除去することができない。そこで、本発明では、上記の破砕層をウェットエッチングで除去し、内部のGaAs単結晶を第二主表面に露出させる。GaAs単結晶が一旦第二主表面に露出すると、マイクロクラックは速やかにエッチング除去される。
次に、GaAs1−aエピタキシャル層を気相成長する際には、化合物半導体ウェーハの周辺部にファセットを伴うクラウンが形成される。クラウンは、第一主表面、側面、第二主表面と面方位が大きく変化する単結晶端面上に厚いエピタキシャル層を気相成長する際に必然的に形成される。本明細書では第一主表面側に形成されるクラウンを表クラウンと呼び、第二主表面側に形成されるクラウンを裏クラウンと呼ぶ。化合物半導体ウェーハの第二主表面周辺部には、裏クラウンの形成位置よりも内側まで、GaAs1−aエピタキシャル層が薄く回りこんで形成される。
クラウンはその周囲部分よりも突出して形成されており、化合物半導体ウェーハに前述の厚さ調整加工を施す際に、幅の狭いクラウンに応力が集中して割れの原因になりやすい。そこで、本発明の化合物半導体ウェーハにおいては、GaAs1−aエピタキシャル層の気相成長の際に該GaAs1−aエピタキシャル層あるいはGaAs単結晶基板の周辺部に形成されるクラウンが除去されていることが望ましい。クラウンが厚さ調整加工の前に除去されていると、クラウンに応力が集中しないので、割れを低減することができる。
上記のクラウンは、GaAs単結晶基板とGaAs1−aエピタキシャル層の周辺部に縮径加工を施すことにより除去できる。周辺部の縮径加工は、例えば、回転している化合物半導体ウェーハの周辺部に砥石を接触させてラッピングすることにより実施できる。なお、化合物半導体ウェーハの周辺部のみをエッチング液に選択的に接触させ、上記のクラウンをウェットエッチングで除去することも可能である。
破砕層のウェットエッチングあるいは化合物半導体ウェーハの周辺部のウェットエッチングは、例えば、王水を用いて行なうことができる。王水は、硝酸と塩酸の混合液であり、硝酸(61%)容量:塩酸(36%)容量の値は1:1〜1:3の範囲で調製され、典型的には、硝酸容量:塩酸容量=1:3の割合で調製される。王水は、GaAsとGaAs1−aとのいずれに対しても、比較的速やかにウェットエッチングすることができる。従って、GaAs単結晶基板の第二主表面のみならず、GaAs1−aエピタキシャル層の該第二主表面への回りこみ部分も好適にエッチング除去できる。
他方、王水は、GaAsとGaAs1−aのどちらも比較的速やかにウェットエッチングしてしまうので、GaAs単結晶基板の第二主表面に形成された破砕層をより選択的にウェットエッチングしたい場合は、硫酸−過酸化水素水混合液を用いることも可能である。硫酸−過酸化水素水混合液は、王水よりもエッチング速度が小さいものの、GaAsの破砕層をより選択的にエッチングすることができる利点がある。硫酸−過酸化水素水混合液は、硫酸(96%)容量:過酸化水素水(30%)容量:水容量の値は2:1:1〜5:1:1の範囲で調製され、典型的には、硫酸容量:過酸化水素水容量:水容量=3:1:1の割合で調製される。
ただし、硫酸−過酸化水素水混合液はGaAs1−aに対するエッチング速度が王水よりもかなり小さく、GaAs1−aエピタキシャル層のGaAs単結晶基板第二主表面への回りこみを予め除去しておかないと、その下に形成されている破砕層をエッチングすることができない。そこで、王水でGaAs1−aエピタキシャル層の回りこみと破砕層の一部を予めエッチング除去した後、硫酸−過酸化水素水混合液で破砕層の残りをエッチング除去することが有効である。この場合の破砕層のウェットエッチングは、王水エッチング、硫酸−過酸化水素水混合液エッチングの順に行なわれる。
GaAs1−aエピタキシャル層の、GaAs単結晶基板の第二主表面への回りこみ部はウェットエッチングで除去することができるが、GaAs単結晶基板の周辺部に形成されたクラウンはウェットエッチングで完全に除去することが難しい。そこで、GaAs1−aエピタキシャル層の気相成長の際に、前記GaAs単結晶基板の第二主表面周辺部に形成される裏クラウンを、ウェットエッチングの前に予め除去することが望ましい。裏クラウンの除去は、例えば、該裏クラウンに砥石を接触させてラッピングすることにより行なうことができる。
すなわち、本発明の化合物半導体ウェーハの製造方法は、GaAs単結晶基板上に下層エピタキシャル層を気相成長する下層エピタキシャル層成長工程と、下層エピタキシャル層上にGaAs1−a(0<a≦1)エピタキシャル層を気相成長するGaAs1−aエピタキシャル層成長工程と、GaAs単結晶基板の第二主表面周辺部に形成される裏クラウンを除去する裏クラウン除去工程と、GaAs1−aエピタキシャル層の気相成長の際にGaAs単結晶基板の第二主表面に形成される破砕層をウェットエッチングで除去しGaAs単結晶を露出させるウェットエッチング工程と、をこの順に行なうことを特徴とする。
図1に、本発明を実施するための最良の形態の1例を示す。本発明の化合物半導体ウェーハ1は、GaAs単結晶基板10の第一主表面上(図面上側)に、下層エピタキシャル層20と、GaAs1−a(0<a≦1)エピタキシャル層30とがこの順に形成されたものである。GaAs1−aエピタキシャル層30の気相成長の際にGaAs単結晶基板10の第二主表面に形成される破砕層はウェットエッチングにより除去され、内部のGaAs単結晶のウェットエッチング面50が露出している。また、化合物半導体ウェーハ1の側面40は、GaAs1−aエピタキシャル層30又はGaAs単結晶基板10の周辺部に形成されたクラウンが砥石研削により除去され、さらに、破砕層除去時にウェットエッチングされたものである。
下層エピタキシャル層20は、GaAs単結晶基板10とGaAs1−aエピタキシャル層30との間に形成される層であり、化合物半導体ウェーハ1が発光素子用の場合、バッファ層や発光領域などにより構成される。図2はその一具体例であり、GaAs単結晶基板10上に、n型バッファ層21、n型AlGaInPクラッド層22、ノンドープAlGaInP活性層23、p型AlGaInPクラッド層24及びp型GaP層25が下層エピタキシャル層20として形成され、さらにその上にp型GaP層がGaAs1−aエピタキシャル層30として形成される。
図3に、本発明の化合物半導体ウェーハ1の製造方法の一例を示す。まず、GaAs単結晶基板10を準備し(工程(a))、該GaAs単結晶基板10上に下層エピタキシャル層20を、例えばMOVPE法で気相成長する(下層エピタキシャル層成長工程:工程(b))。次に、下層エピタキシャル層20上に、厚いGaAs1−aエピタキシャル層30(厚さは例えば50μm以上500μm以下)を、例えばHVPE法により気相成長する(GaAs1−aエピタキシャル層成長工程:工程(c))。その際、GaAs1−aエピタキシャル層30は、GaAs単結晶基板10の側面および第二主表面周辺部にも成長する。そして、GaAs1−aエピタキシャル層30とGaAs単結晶基板10の周辺部には、表クラウン82と裏クラウン84とが突出して形成される。
また気相成長の際には、GaAs単結晶基板10の第二主表面からAsが遊離するとともに破砕層60が形成され、破砕層60とGaAs単結晶基板10との間に空隙70が形成される。GaAs単結晶基板第二主表面の破砕層は、その上にGaAs1−aエピタキシャル層30を厚さ50μm以上に成長する場合に、特に顕在化しやすい。
周りから突出した表クラウン82と裏クラウン84には応力が集中しやすいため、厚さ調整加工時に割れの原因になりやすい。また後工程(e)のウェットエッチングの際に、GaAsに対するエッチング速度がGaPに対するエッチング速度よりも大きいエッチング液(例えば王水又は硫酸−過酸化水素水混合液)を用いて破砕層60をエッチングすると、図5に示すように、裏クラウン84の突出が一層顕著になる。そこで、GaAs単結晶基板10とGaAs1−aエピタキシャル層30との周辺部に縮径加工を施し(縮径加工工程:工程(d))、表裏のクラウン(特に裏クラウン)を除去する。
そして最後に、GaAs1−aエピタキシャル層30の気相成長の際にGaAs単結晶基板10の第二主表面に形成される破砕層60をウェットエッチングにより除去する(ウェットエッチング工程:工程(e))。このとき、内部のGaAs単結晶50が露出し、ここに形成されているマイクロクラックもウェットエッチングされて除かれ、本発明の化合物半導体ウェーハ1を得ることができる。破砕層60のウェットエッチングは王水エッチングのみにより行なうか、又は王水エッチングに続いて、さらに硫酸−過酸化水素水混合液エッチングする形で行なうことが望ましい。
本発明の化合物半導体ウェーハ1は、マイクロクラックのエッチングを妨害する破砕層60をウェットエッチングで予め除去しており、また、応力の集中しやすいクラウンも除去される。その結果、図4のごとく、合物半導体ウェーハ1の第一主表面と第二主表面とを所望の厚さに加工する際に(厚さ調整加工)、割れの発生を抑制することができる。また、この化合物半導体ウェーハ1を以降のデバイス製造工程等に供する際に、ハンドリング等によりウェーハ1に加わる荷重への、機械的な耐性を強化することができる。
図2に示す構成において、厚さ280μmのGaAs単結晶基板10上に、下層エピタキシャル層20と厚さ約200μmのp型GaPエピタキシャル層30とを形成した。次いで、最外部から1mmの幅でウェーハ外周部全体を研削により縮径加工して表裏のクラウンを除去した。さらに、その後、GaAs単結晶基板10とp型GaPエピタキシャル層30の表面を合わせて約60μmのエッチング代となるように王水でエッチングし、破砕層60を完全に除去するとともに基板内部のGaAs単結晶を露出させた。そして、p型GaPエピタキシャル層30側から15kgの荷重を掛けたが、ウェーハは割れなかった。
比較例1
エッチングを施さないこと以外は実施例1と同じ方法で準備した化合物半導体ウェーハについて荷重を掛けたところ、約5kgの負荷で割れた。
本発明の化合物半導体ウェーハを示した図。 本発明の化合物半導体ウェーハの一実施例示した図。 本発明の化合物半導体ウェーハの製造方法を示した工程図。 厚さ調整加工の説明図。 破砕層のエッチングにより、裏クラウンの突出が一層顕著になる様子を示す模式図。
符号の説明
1 化合物半導体ウェーハ
10 GaAs単結晶基板
20 下層エピタキシャル層
21 GaAsバッファ層
22 n型AlGaInP層
23 i型AlGaInP層
24 p型AlGaInP層
25 p型GaP層
30 GaAs1−aエピタキシャル層(GaPエピタキシャル層)
82 表クラウン
84 裏クラウン

Claims (9)

  1. GaAs単結晶基板と、該GaAs単結晶基板の第一主表面側に形成されたGaAs1−a(0<a≦1)エピタキシャル層とを有する化合物半導体ウェーハにおいて、前記GaAs1−aエピタキシャル層の気相成長の際に前記GaAs単結晶基板の第二主表面に形成される破砕層をウェットエッチングにより除去することにより、内部のGaAs単結晶を露出させてなることを特徴とする化合物半導体ウェーハ。
  2. 前記GaAs1−aエピタキシャル層の気相成長の際に、前記GaAs1−aエピタキシャル層又は前記GaAs単結晶基板の周辺部に形成されるクラウンが除去されてなることを特徴とする請求項1記載の化合物半導体ウェーハ。
  3. 前記GaAs単結晶基板と前記GaAs1−aエピタキシャル層との周辺部に縮径加工が施されたことを特徴とする請求項1又は請求項2に記載の化合物半導体ウェーハ。
  4. 前記GaAs1−aエピタキシャル層の厚さが50μm以上であることを特徴とする請求項1ないし請求項3のいずれか1項に記載の化合物半導体ウェーハ。
  5. GaAs単結晶基板と、該GaAs単結晶基板の第一主表面側に形成されたGaAs1−a(0<a≦1)エピタキシャル層とを有する化合物半導体ウェーハの製造方法において、前記GaAs1−aエピタキシャル層の気相成長の際に前記GaAs単結晶基板の第二主表面に形成される破砕層を、ウェットエッチングにて除去することにより、内部のGaAs単結晶を露出させることを特徴とする化合物半導体ウェーハの製造方法。
  6. 前記破砕層のウェットエッチングを、王水を用いて行なうことを特徴とする請求項5記載の化合物半導体ウェーハの製造方法。
  7. 前記破砕層のウェットエッチングを、王水エッチング、硫酸−過酸化水素水混合液エッチングの順に行なうことを特徴とする請求項5記載の化合物半導体ウェーハの製造方法。
  8. 前記GaAs1−aエピタキシャル層の気相成長の際に、該GaAs1−aエピタキシャル層又は前記GaAs単結晶基板の周辺部に形成されるクラウンを、前記ウェットエッチングの前に除去することを特徴とする請求項5ないし請求項7のいずれか1項に記載の化合物半導体ウェーハの製造方法。
  9. GaAs単結晶基板の第一主表面上に下層エピタキシャル層を気相成長する下層エピタキシャル層成長工程と、前記下層エピタキシャル層上にGaAs1−a(0<a≦1)エピタキシャル層を気相成長するGaAs1−aエピタキシャル層成長工程と、該GaAs1−aエピタキシャル層又は前記GaAs単結晶基板の周辺部に形成されるクラウンを除去するクラウン除去工程と、前記GaAs1−aエピタキシャル層の気相成長の際に、前記GaAs単結晶基板の第二主表面に形成される破砕層をウェットエッチングにより除去することにより、内部のGaAs単結晶を露出させるウェットエッチング工程と、をこの順に行うことを特徴とする化合物半導体ウェーハの製造方法。
JP2005185705A 2005-06-24 2005-06-24 化合物半導体ウェーハおよびその製造方法 Pending JP2007005658A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005185705A JP2007005658A (ja) 2005-06-24 2005-06-24 化合物半導体ウェーハおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005185705A JP2007005658A (ja) 2005-06-24 2005-06-24 化合物半導体ウェーハおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2007005658A true JP2007005658A (ja) 2007-01-11

Family

ID=37690948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005185705A Pending JP2007005658A (ja) 2005-06-24 2005-06-24 化合物半導体ウェーハおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2007005658A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192663A (ja) * 2007-02-01 2008-08-21 Sumitomo Electric Ind Ltd 半導体素子の製造方法
JP2008270484A (ja) * 2007-04-19 2008-11-06 Shin Etsu Handotai Co Ltd 化合物半導体エピタキシャルウェーハの製造方法
JP2011082307A (ja) * 2009-10-06 2011-04-21 Stanley Electric Co Ltd 半導体発光装置の製造方法
WO2012086212A1 (ja) 2010-12-21 2012-06-28 エー・イー・テック株式会社 窒化ガリウム(GaN)自立基板の製造方法及び製造装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192663A (ja) * 2007-02-01 2008-08-21 Sumitomo Electric Ind Ltd 半導体素子の製造方法
US8258061B2 (en) 2007-02-01 2012-09-04 Sumitomo Electric Industries, Ltd. Manufacturing method of electronic element
JP2008270484A (ja) * 2007-04-19 2008-11-06 Shin Etsu Handotai Co Ltd 化合物半導体エピタキシャルウェーハの製造方法
JP2011082307A (ja) * 2009-10-06 2011-04-21 Stanley Electric Co Ltd 半導体発光装置の製造方法
WO2012086212A1 (ja) 2010-12-21 2012-06-28 エー・イー・テック株式会社 窒化ガリウム(GaN)自立基板の製造方法及び製造装置

Similar Documents

Publication Publication Date Title
JP4678039B2 (ja) SiC基板
JP4232605B2 (ja) 窒化物半導体基板の製造方法と窒化物半導体基板
JP6237848B2 (ja) エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板
JP4148105B2 (ja) SiC基板の製造方法
JP2011084469A (ja) GaN単結晶基板の製造方法及びインゴット
WO2011132654A1 (ja) 複合基板の製造方法
JP2009091175A (ja) GaNエピタキシャル基板、半導体デバイス、GaNエピタキシャル基板及び半導体デバイスの製造方法
CN109065449B (zh) 外延结构的减薄方法
JP5428216B2 (ja) シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法
JP5065625B2 (ja) GaN単結晶基板の製造方法
Aida et al. Reduction of bowing in GaN-on-sapphire and GaN-on-silicon substrates by stress implantation by internally focused laser processing
JP2010021537A (ja) 基板構造体及びこの基板構造体を除去する方法
JPH03295235A (ja) エピタキシャルウェーハの製造方法
JP2007088193A (ja) サファイア基板およびその製造方法
JP5446945B2 (ja) 窒化物半導体単結晶及び窒化物半導体基板の製造方法
JP2006347776A (ja) サファイア基板およびその製造方法
CN110060959B (zh) 贴合晶片的制造方法
WO2010035409A1 (ja) シリコンエピタキシャルウェーハの製造方法
JP4729896B2 (ja) 半導体薄膜の表面処理方法
JP2007005658A (ja) 化合物半導体ウェーハおよびその製造方法
JP2005112713A (ja) 窒化ガリウム系単結晶基板の製造方法
US20140284660A1 (en) Method for manufacturing semiconductor wafer, and semiconductor wafer
JP2010171330A (ja) エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
JP5125194B2 (ja) 貼り合わせウエーハの製造方法
JP2007137736A (ja) サファイア基板の製造方法