[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007096321A - 化学機械的研磨を利用した自己整列コンタクトパッドの形成方法 - Google Patents

化学機械的研磨を利用した自己整列コンタクトパッドの形成方法 Download PDF

Info

Publication number
JP2007096321A
JP2007096321A JP2006263157A JP2006263157A JP2007096321A JP 2007096321 A JP2007096321 A JP 2007096321A JP 2006263157 A JP2006263157 A JP 2006263157A JP 2006263157 A JP2006263157 A JP 2006263157A JP 2007096321 A JP2007096321 A JP 2007096321A
Authority
JP
Japan
Prior art keywords
layer
etching mask
forming
etching
capping layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006263157A
Other languages
English (en)
Inventor
Ho-Young Kim
鎬永 金
Changki Hong
洪　昌基
Fugen In
普彦 尹
Shunso Boku
俊相 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007096321A publication Critical patent/JP2007096321A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】化学機械的研磨を利用した自己整列コンタクトパッド形成方法を提供する。
【解決手段】半導体基板上に導電ライン及び絶縁キャッピング層のスタック、スペーサ、及びキャッピング層の上面を露出する絶縁層の構造を形成し、キャッピング層を選択的に部分エッチングしてダマシン溝を形成し、溝を充填する第１エッチングマスクを形成した後、第１エッチングマスク及び絶縁層部分を複数個横切って露出する開口領域を有する第２エッチングマスクを形成し、第２及び第１エッチングマスクに露出された絶縁層部分を選択的にエッチングして複数個の開口孔を共に形成し、第２エッチングマスクを除去した後、開口孔を充填する導電層を形成し、キャッピング層を研磨終了点として利用して導電層をＣＭＰするが、残留する第１エッチングマスクが研磨中に共に除去されるようにして自己整列コンタクトパッドでノード分離する。
【選択図】図１０

Description

本発明は、半導体素子製造に係り、特に、化学機械的研磨(ＣＭＰ：Chemical Mechanical Polishing)を利用した自己整列コンタクト(ＳＡＣ：Self-Aligned Contact)パッドの形成方法に関する。
半導体素子の集積度が増加し、デザインルールが急激に減少するにつれて、トランジスタとビットラインのような配線またはトランジスタとキャパシタとを連結する連結構造に使われる連結コンタクトパッドを形成する時、十分な工程マージンを確保することが主要な技術と見なされている。そのため、ゲートラインのような配線に自己整列される自己整列コンタクト(ＳＡＣ)パッドを形成する工程が注目されている。
ＳＡＣパッド工程は、コンタクトパッドのための開口孔を絶縁層を貫通して形成する時、配線のキャッピング層及びスペーサがこのような開口孔を形成するエッチングを阻止するようにして、開口孔が配線に自己整列されるように誘導する過程である。これにより、開口孔のサイズより広い開口領域を有するフォトレジストマスクをエッチングマスクとして利用できて、フォトリソグラフィ工程の工程マージンをさらに確保することができるという長所を有する。
しかしながら、半導体素子のデザインルールが非常に急速に小さくなることから、フォトレジストマスクを形成する過程においてフォトリソグラフィ工程の工程マージンをさらに確保する改善された方法が要求されている。
また、開口孔を充填する導電層を形成し、導電層を個々のＳＡＣパッドでノード分離する時、ＣＭＰ過程を利用することによって、ＳＡＣパッドが形成された結果構造がさらに平坦な表面を有するように誘導することが可能であるというメリットがある。これにより、後続の工程がさらに平坦な基底面上で行われるので、後続フォトリソグラフィ工程の工程マージンがさらに確保されうる。
このようなＳＡＣパッド工程において、ＣＭＰを利用してノード分離を行う過程は、素子のデザインルールの限界を克服する方法として有用であるが、さらに正確なＣＭＰ研磨過程の制御のために、ＣＭＰ過程の研磨終了点の検出が重要に考慮されている。
ＳＡＣパッド過程の開口孔を選択的にエッチング形成する過程において、エッチング阻止作用を行う配線のキャッピング層または／及びスペーサが余計に消失されうるが、このような消失によってＣＭＰ研磨終了点の検出が難しくなっている。
例えば、開口孔のエッチング時、エッチングマスクとして使われるフォトレジストマスクに覆われた領域のキャッピング層の厚さと、フォトレジストマスクによって覆われずに余計にエッチングされた領域のキャッピング層の残留厚さとが異なりうる。これにより、ＳＡＣノードのための導電層下部のキャッピング層の厚さが領域によって変わり、キャッピング層をＣＭＰ研磨の終了点として利用する場合に下部キャッピング層の表面高さが変わった状態であるので、正確な終了点の検出が難しくなり、ノード分離の信頼性を確保することが困難である。
このように、ＣＭＰ終了点を検出し難くなって、ＣＭＰ後の結果物にＳＡＣパッドが形成される領域と形成されない領域との間に局部的な段差が生じ、このような局部的な段差の発生は、後続工程のフォトリソグラフィ工程マージンを制約する要因として作用しうる。
また、ＣＭＰ終了点が正確に検出されない場合、ＳＡＣパッドのノード分離の信頼性を確保するために、多くの追加ＣＭＰを行う方法が考慮されうる。このような過度な追加ＣＭＰの導入は、下部キャッピング層及びスペーサの過度な損失をもたらす。
これにより、配線を保護するキャッピング層または／及びスペーサの厚さが小さくなるショルダーマージン(shoulder margin)不足現象が発生して、キャッピング層及びスペーサで保護されて絶縁されなければならない配線、例えばゲートラインと、ＳＡＣパッドに電気的に連結される第２配線、例えば、ビットラインとの間に電気的短絡が発生しうる。
したがって、かかる電気的短絡現状の発生を防止し、かつ、局部的な段差の発生を防止するためには、ＳＡＣパッド過程におけるノード分離をＣＭＰを利用して行うときに、優先的にＣＭＰ終了点を安定的で正確に検出する方法の改善が要求されている。
本発明が達成しようとする技術的課題は、ＳＡＣパッドのための開口孔を形成する時に使われるフォトリソグラフィ過程の工程マージンをさらに確保し、ＳＡＣパッドのノード分離に使われるＣＭＰ過程の研磨終了点をさらに安定して検出できる半導体素子のＳＡＣパッドの形成方法を提示するところにある。
前記の技術的課題を達成するための本発明の一観点は、半導体基板上に導電ライン及び絶縁キャッピング層のスタック、前記スタックの側壁を覆うスペーサ、及びスタックの間のギャップを充填するが、前記キャッピング層の上面を露出する絶縁層の構造を形成する段階、前記キャッピング層を選択的に部分エッチングしてダマシン溝を形成する段階、前記絶縁層の上面を露出するように前記ダマシン溝を充填する第１エッチングマスクを前記キャッピング層と異なる物質で形成する段階、前記第１エッチングマスク及びその間の前記絶縁層部分を複数個横切って露出する開口領域を有する第２エッチングマスクを形成する段階、前記第２エッチングマスク及び前記第１エッチングマスクがエッチング阻止し、前記開口領域により露出された前記絶縁層部分を選択的にエッチングして、前記開口領域内に複数個の開口孔を共に形成する段階、前記第２エッチングマスクを除去する段階、前記開口孔を充填する導電層を残留する前記第１エッチングマスクを覆うように形成する段階、及び前記キャッピング層を研磨終了点として利用して前記導電層をＣＭＰするが、残留する前記第１エッチングマスクを前記研磨中に共に除去することで、前記開口孔を充填するＳＡＣパッドでノード分離する段階を含むＳＡＣパッドの形成方法を提示する。
前記の技術的課題を達成するための本発明の他の一観点は、半導体基板上にビットラインのための層を形成する段階、前記ビットラインのための層上に絶縁キャッピング層を形成する段階、前記絶縁キャッピング層及び前記ビットラインのための層を選択的にエッチングして、ビットライン及びキャッピング層のスタックを形成する段階、前記スタックの側壁を覆うスペーサを形成する段階、前記スタックの間のギャップを充填する絶縁層を形成する段階、前記絶縁層を前記キャッピング層を研磨終了点として利用してＣＭＰする段階、前記露出されたキャッピング層を部分エッチングしてダマシン溝を形成する段階、前記ダマシン溝を充填する第１エッチングマスクのための層を前記キャッピング層と異なる物質で形成する段階、前記第１エッチングマスクのための層を前記絶縁層の上面が露出されるようにＣＭＰして、前記ダマシン溝に充填される第１エッチングマスクを形成する段階、前記第１エッチングマスク及び露出された前記絶縁層部分を複数個横切って露出する開口領域を有する第２エッチングマスクを形成する段階、前記第２エッチングマスク及び前記第１エッチングマスクがエッチング阻止し、前記開口領域により露出された前記絶縁層部分を選択的にエッチングして、前記開口領域内に複数個の開口孔を共に形成する段階、前記第２エッチングマスクを除去する段階、前記開口孔を充填する導電層を残留する前記第１エッチングマスクを覆うように形成する段階、及び前記キャッピング層を研磨終了点として利用して前記導電層をＣＭＰするが、残留する前記第１エッチングマスクを前記研磨中に共に除去することで、前記開口孔を充填するＳＡＣパッドでノード分離する段階を含むＳＡＣパッドの形成方法を提示する。
このとき、 前記ビットラインのための層を形成する段階前に、前記半導体基板上にゲート誘電層を伴ってゲートラインのための層を形成する段階、前記ゲートラインのための層上に絶縁ゲートキャッピング層を形成する段階、前記ゲートキャッピング層及び前記ゲートラインのための層を選択的にエッチングして、ゲートライン及びゲートキャッピング層のゲートスタックを形成する段階、前記ゲートスタックの側壁を覆うゲートスペーサを形成する段階、前記ゲートスタックの間のギャップを充填する第１下部絶縁層を形成する段階、前記第１絶縁層を前記ゲートキャッピング層を研磨終了点として利用してＣＭＰする段階、前記露出されたゲートキャッピング層を部分エッチングして第２ダマシン溝を形成する段階、前記第２ダマシン溝を充填する第３エッチングマスクのための層を前記ゲートキャッピング層と異なる物質で形成する段階、前記第３エッチングマスクのための層を前記第１下部絶縁層の上面が露出されるようにＣＭＰして、前記第２ダマシン溝に充填される第３エッチングマスクを形成する段階、前記第３エッチングマスク及び露出された前記第１下部絶縁層部分を複数個横切って露出する開口領域を有する第４エッチングマスクを形成する段階、前記第４エッチングマスク及び前記第３エッチングマスクがエッチング阻止し、前記開口領域により露出された前記第１下部絶縁層部分を選択的にエッチングして、前記開口領域内に複数個の第２開口孔を共に形成する段階、前記第４エッチングマスクを除去する段階、前記第２開口孔を充填する第２導電層を残留する前記第３エッチングマスクを覆うように形成する段階、前記ゲートキャッピング層を研磨終了点として利用して前記第２導電層をＣＭＰするが、残留する前記第３エッチングマスクが前記研磨中に共に除去されるようにして、前記第２開口孔を充填する第２ＳＡＣパッドでノード分離する段階、及び前記第２ＳＡＣパッドを覆う第２下部絶縁層を前記絶縁層下部に形成する段階をさらに含み、前記開口孔は、前記第２下部絶縁層を貫通して一部の前記第２ＳＡＣパッドの上面を露出するように延びるように形成されうる。
前記キャッピング層は、前記絶縁層に対してエッチング選択比を有する絶縁物質を含んで形成されうる。
前記キャッピング層は、シリコン窒化物を含んで形成されうる。
前記スペーサは、前記キャッピング層と同じ絶縁物質を含んで形成されうる。
前記ダマシン溝を形成する段階は、前記絶縁層に対して前記キャッピング層を選択的にエッチングする湿式エッチングまたは乾式エッチング段階を含みうる。
前記ダマシン溝を形成するエッチングにより、前記スペーサの上部も共にエッチングされて前記ダマシン溝の幅をさらに拡張することができる。
前記キャッピング層の部分エッチング後に前記溝内に露出される前記絶縁層の側壁を追加エッチングして、前記ダマシン溝をさらに拡張することができる。
前記第１エッチングマスクは、前記絶縁層に対してエッチング選択比を有する層を含んで形成されうる。
前記第１エッチングマスクは、前記キャッピング層に対してＣＭＰ選択比を有する層を含んで形成されうる。
前記第１エッチングマスクは、前記導電層に対して等しいかまたは高いＣＭＰ速度を有する層を含んで形成されうる。
前記第１エッチングマスクは、ポリシリコン層を含んで形成されうる。
前記第１エッチングマスクは、タングステン層、アルミニウム層、ルテニウム層、及び反射防止コーティング層を含む一群から選択されるいずれかの層を含んで形成されうる。
前記第１エッチングマスクは、前記導電層と同じ物質を含んで形成されうる。
前記第１エッチングマスクを形成する段階は、前記ダマシン溝を充填するが、前記絶縁層上に延びるマスク層を形成する段階、及び前記マスク層を前記絶縁層の上面が露出されるようにＣＭＰする段階を含みうる。
前記第２エッチングマスクは、前記開口領域の幅が少なくとも２本以上の前記導電ライン及び前記導電ラインの間の前記絶縁層の幅より広いフォトレジストパターンで形成されうる。
本発明によれば、ＳＡＣパッドのための開口孔を形成する時、使われるフォトリソグラフィ過程の工程マージンをさらに確保し、ＳＡＣパッドのノード分離に使われるＣＭＰ過程の研磨終了点をさらに安定に検出できる。
本発明によれば、ダマシンＣＭＰ過程を利用してキャッピング層上にエッチングマスクを導入して、ＳＡＣパッドのための開口孔をエッチング形成する過程においてキャッピング層の損失を防止することができる。また、キャッピング層をＳＡＣ ＣＭＰの研磨終了点として利用することによって、ＳＡＣ ＣＭＰの時に研磨終了点の正確な検出が可能である。
これにより、ＳＡＣパッドノード分離のためのＣＭＰをさらに精密に制御することができる。そして、さらに信頼性のあるＳＡＣパッドのノード分離を具現することができる。また、ＣＭＰ後の局部的な段差発生を防止し、ＳＡＣ ＣＭＰ後にＣＭＰ結果のモニターリングが可能なので、ＣＭＰ量の予測が可能である。
以下、添付した図面を参照しながら、本発明の実施の形態を詳細に説明する。しかし、本発明の実施の形態は、多様な他の形態に変形でき、本発明の範囲が後述する実施の形態によって限定されると解釈されてはならない。本発明の実施の形態は、当業者に本発明をさらに完全に説明するために提供されるものである。
本発明の実施の形態では、自己整列コンタクト(ＳＡＣ)パッドを形成する時、ノード分離のために化学機械的研磨(ＣＭＰ)を利用し、ＣＭＰ終了点検出のための研磨終了層として配線の上側を保護するために導入されるキャッピング層を利用する技術を提示する。
この時、領域別にキャッピング層が異なる厚さを有さず、対等な厚さまたは／及び対等な上面高さを有するように誘導するために、キャッピング層がＳＡＣパッドのための開口孔をエッチングする時に損失されないように誘導する別途のエッチングマスクを導入する。エッチングマスクは、キャッピング層または／及び下部の配線に整列されたパターンに形成されて、開口孔が配線に自己整列されるように誘導する役割も果たす。
一方、このようなエッチングマスクは、ＳＡＣパッドのノード分離過程に導入されるＣＭＰ過程において、ＳＡＣパッドのための導電層の研磨時に共に研磨される物質から形成されることが望ましい。したがって、エッチングマスク下部のキャッピング層は、ＣＭＰ過程中に研磨終了点を検出する研磨終了層から形成されることが望ましい。
このように、本発明の実施の形態では、ＳＡＣパッドのために開口孔を形成する時のエッチングマスクとＳＡＣ ＣＭＰ終了層とを異なる膜質で使用することによって、ＳＡＣエッチング工程の変動に対して独立的なＣＭＰ工程を具現することができる。
ＣＭＰ過程中に研磨終了層として利用されるキャッピング層は、ＣＭＰ過程が行われる前のエッチング過程において損失されず、その厚さまたは／及び表面高さが互いに対等に維持されうるので、このようなキャッピング層においてＣＭＰは精密に研磨終了しうる。例えば、ＣＭＰ過程中にキャッピング層をなす物質の検出によって、すなわち、キャッピング層と導電層(またはエッチングマスク）の異種膜質間の信号差による研磨終了点の検出が可能になる。また、ＣＭＰ後に厚さ測定だけで研磨量及びチップ内に残留するキャッピング層の厚さを予測できることから、ＳＡＣ ＣＭＰ後のモニタリングが可能である。
エッチングマスクは、ＣＭＰ過程中に導電層と共に望ましく研磨除去されるので、ＣＭＰ後の結果物に局部的な段差の発生を防止できる。これにより、ＳＡＣパッドの形成後、結果物の表面をさらに平坦に誘導し、後続工程におけるフォトリソグラフィ工程マージンをさらに確保することができる。
図１〜図１０は、本発明の第１実施の形態によるＳＡＣパッドの形成方法を説明するために概略的に示す斜視図である。
図１を参照すれば、半導体基板１００上に配線としてゲートライン３００を形成する。具体的に、半導体基板１００に活性領域を設定する素子分離領域１５０を形成する。素子分離領域１５０は、浅いトレンチ素子分離(ＳＴＩ：Shallow trench Isolation)構造から形成されうる。
その後、半導体基板１００上にゲート誘電層２００を、例えばシリコン酸化物層を含んで形成した後、ゲート誘電層２００上にゲートライン３００のための導電層を形成する。このとき、ゲートライン３００の伝導性を改善するために、導電層は、導電性ポリシリコンの第１導電層３１０及び金属シリサイドの第２導電層３３０の複合層構造でありうる。
また、ゲートライン３００のための導電層３１０、３３０を形成する前にトランジスタのチャンネル長をさらに確保するために、リセスチャンネル構造のためのリセストレンチ１０３を活性領域の半導体基板１００に形成できる。リセスチャンネル構造の場合、リセストレンチ１０３内にゲート誘電層２００が延び、ゲートライン３００のための導電層３１０、３３０がこのようなリセストレンチ１０３を充填するように形成されうる。
導電層３１０、３３０上にゲートライン３００の上部を覆って保護し、絶縁させるキャッピング層３５０のための絶縁層を形成する。このようなキャッピング層３５０は、ゲートライン３００の厚さによってその厚さが変わり、また、後続のＳＡＣパッド工程におけるＣＭＰ研磨終了層として役割を考慮してその厚さが設定される。例えば、約１５００Å〜２０００Åの厚さに形成されうる。
キャッピング層３５０は、ゲートライン３００を保護し、絶縁させる役割を考慮して多様な絶縁物質を含んで形成されうる。ところが、後続のＳＡＣパッドのノード分離のためのＣＭＰ過程における研磨終了層としての役割を考慮して、ＳＡＣパッドを構成する導電物質と研磨選択比を有する絶縁物質から形成されることが望ましい。すなわち、キャッピング層３５０は、ＳＡＣパッドを構成する導電物質に比べて研磨速度が十分に低くて、研磨終了層として作用しうる絶縁物質から形成されることが望ましい。また、キャッピング層３５０は、ゲートライン３００の間のギャップを充填する絶縁層とエッチング選択比を有する絶縁物質から形成されることが望ましい。このような絶縁物質としてシリコン窒化物を考慮することができる。
導電層３１０、３３０及びキャッピング層３５０を蒸着した後、選択的エッチング過程を通じてゲートライン３００及びゲートライン３００に整列されたキャッピング層３５０をパターニングする。
その後、ゲートライン３００及びキャッピング層３５０の側壁を覆って保護するスペーサ３７０をスペーサ過程を通じて形成する。このとき、スペーサ３７０は、後続のＳＡＣパッド形成過程の開口孔を形成するエッチング過程を阻止して、ゲートライン３００の側面を保護する役割を行う。したがって、スペーサ３７０は、開口孔が形成される絶縁層、例えば、シリコン酸化物層とエッチング選択比を有する絶縁物質、例えば、シリコン窒化物を含んで形成されうる。
図２を参照すれば、ゲートライン３００の間のギャップを充填する絶縁層４００を形成する。具体的に、ゲートライン３００のキャッピング層３５０上にゲートライン３００の間のギャップを充填する絶縁層４００、例えば、シリコン酸化物層を蒸着する。その後、絶縁層４００を望ましく第１ＣＭＰによって平坦化する。このとき、第１ＣＭＰは、下部のキャッピング層３５０を研磨終了層として利用して行われる。これにより、キャッピング層３５０の上面が絶縁層４００の研磨された表面の間に露出される。
図３を参照すれば、絶縁層４００とキャッピング層３５０とのエッチング選択比を利用して、第１ＣＭＰによって露出されたキャッピング層３５０の表面に選択的エッチングを行う。このような選択的エッチングは、キャッピング層３５０の上側の一部を選択的に除去するように行われる。このようなエッチングは、キャッピング層３５０を望ましくなすシリコン窒化物に対するエッチング速度が相対的に優れ、絶縁層４００を望ましくなすシリコン酸化物に対するエッチング速度が相対的に低い湿式エッチングまたは乾式エッチングにより行われる。
このようなキャッピング層３５０の部分的な選択的エッチングによってエッチングされたキャッピング層３５１の上部に絶縁層４００から側壁がなされてゲートライン３００に沿って長く延びたダマシン溝５０１が形成される。溝５０１の深さは、後続過程においてダマシン溝５０１を充填して形成されるエッチングマスクの厚さを考慮して所定の厚さに設定される。エッチングマスクの厚さは、結局後続のＳＡＣパッドのための開口孔を形成するエッチング過程において要求される厚さに依存するので、該溝５０１の深さ、すなわち、キャッピング層３５０の選択的エッチング量は、このようなエッチングマスクの厚さによって設定されうる。
一方、このようなキャッピング層３５０の選択的エッチング過程において、キャッピング層３５０をなす絶縁物質と同じ絶縁物質で望ましく形成されたスペーサ３７０の上部も共にエッチングされうる。また、このようなキャッピング層３５０の部分エッチング後にダマシン溝５０１をなす絶縁層４００の側壁を一部エッチングしてダマシン溝５０１の幅を広げる過程、すなわち、絶縁層４００のエッチング過程を追加的に行っても良い。このような追加のエッチング過程によって、ダマシン溝５０１が拡張され、かつ、溝５０１の入口プロファイルの傾斜がさらに緩やかに改善されうる。
そして、このような追加的なエッチング過程によってダマシン溝５０１の幅の調節が可能なので、このようなダマシン溝５０１を充填するように形成されるエッチングマスクの幅を調節することができる。エッチングマスクの幅を下部のキャッピング層３５１または／及びスペーサ３７０の幅以上に形成して、後続エッチング過程における下部のキャッピング層３５１または／及びスペーサ３７０の損失をさらに効果的に防止することができる。
図４を参照すれば、ダマシン溝５０１を充填する絶縁物質のエッチングマスク層５００を絶縁層４００上に形成する。エッチングマスク層５００は、後続ＳＡＣパッドノード分離に利用されるＣＭＰ過程においてＳＡＣパッドのための導電層と共にＣＭＰの可能な物質から形成されることが望ましい。また、ＳＡＣパッドのための開口孔をエッチングする過程においてエッチングマスクとして利用されるように、絶縁層４００とエッチング選択比を有する物質から形成されることが望ましい。
例えば、絶縁層４００を望ましくなすシリコン酸化物と非常に高いエッチング選択比を具現できるシリコン窒化物と等しいか高いエッチング選択比を具現できるポリシリコンを含んでエッチングマスク層５００を形成することができる。または、シリコン酸化物層と非常に高いエッチング選択比を具現できるタングステン層、アルミニウム層、ルテニウム層のような金属層でエッチングマスク層５００を形成しても良い。または、エッチングマスク層５００は、反射防止コーティング(ＡＲＣ：Anti-Reflective Coating)物質を含んで形成されることもある。
このようなエッチングマスク層５００をなす物質は、シリコン酸化物とエッチング選択比を具現し、かつ、ＳＡＣパッドをなす導電層、例えば、導電性ポリシリコンまたはタングステンなどの物質と対等なＣＭＰ研磨速度を示すことができる。これにより、ＳＡＣパッドノード分離に導入されるＣＭＰ過程で共に除去されうる。
図５を参照すれば、エッチングマスク層５００を平坦化、例えば、第２ＣＭＰによりダマシン溝５０１を充填するが、エッチングされたキャッピング層３５１の上部を覆うエッチングマスク５１０を形成する。このとき、第２ＣＭＰは、下部の絶縁層４００の上面が露出されるように行われる。このような第２ＣＭＰは、絶縁層４００を望ましくなすシリコン酸化物に比べて、エッチングマスク層５００をなす物質に対して研磨速度が相対的に高い、すなわち、高い研磨選択比を具現できる研磨スラリーを利用して行われる。エッチングマスク５１０は、このような平坦化によってエッチングされたキャッピング層３５１に隣接したスペーサ３７０の上側を覆うように延びた形態にパターニングされうる。
図６を参照すれば、エッチングマスク５１０により露出された絶縁層４００の一部を選択的にエッチングするための第２エッチングマスクとしてのフォトレジストパターン６００を形成する。フォトレジストパターン６００は、ゲートライン３００の間のギャップ部分を充填する絶縁層４００の一部を選択的にエッチングするための開口領域６０１を有するパターンから形成される。
このとき、フォトレジストパターン６００を形成するためのフォトリソグラフィ工程マージンをさらに確保するために、開口領域６０１は、複数個のゲートライン３００を横切る領域に設定されうる。これにより、開口領域６０１は、複数個のエッチングマスク５１０及びその間の絶縁層４００の一部を横切って露出する領域に設定されうる。
このように開口領域６０１がゲートライン３００の間のギャップより実質的に広い領域に設定されるので、フォトリソグラフィ工程マージンをさらに確保することが可能であり、フォトリソグラフィ工程の解像度限界より小さなサイズにＳＡＣパッドのための開口孔を形成することができる。
フォトレジストパターン６００の開口領域６０１が、このように複数個のゲートライン３００を横切る領域に設定されるので、ＳＡＣパッドのための開口孔を形成するエッチング過程における実質的なエッチングマスクは、フォトレジストパターン６００の第２エッチングマスクと、開口領域６０１に露出されるエッチングマスク５１０の第１エッチングマスクとの組み合わせである。
図７を参照すれば、第１エッチングマスク５１０及び第２エッチングマスク６００によって露出された絶縁層４００の一部を選択的にエッチング除去して、ゲートライン３００の間のギャップ部分に下部の半導体基板１００の一部を露出する開口孔６４０を形成する。
このとき、第２エッチングマスク６００であるフォトレジストパターンの開口領域６０１が複数の第１エッチングマスク５１０の間の絶縁層４００の一部を露出しているので、開口孔６４０は、ゲートライン３００の間ごとに配置され、複数個が同時に形成される。これにより、第１エッチングマスク５１０が実質的にゲートライン３００に整列されるように形成されたので、開口孔６４０は、実質的にゲートライン３００に自己整列されて形成される。開口孔６４０の対向する両側壁は、ゲートライン３００のスペーサ３７０から構成され、他の対向する両側壁は、絶縁層４００の側壁から構成される。
図８は、フォトレジストパターンの第２エッチングマスク６００を除去した結果を示す。選択的エッチング過程において開口領域６０１によって露出された第１エッチングマスク５１１は、下部のキャッピング層３５１がこのようなエッチング過程で露出されて損失されないように、エッチングを阻止する役割を行うが、かかるエッチング過程中に一部厚さが消失されうる。したがって、開口領域６０１に露出された第１エッチングマスク５１１の残留厚さは、フォトレジストパターンの第２エッチングマスク６００によって覆われた領域の第１エッチングマスク５１０に比べて、差５０３の差の分だけ厚さが薄くなる。
図９を参照すれば、開口孔６４０を充填するＳＡＣコンタクトパッドのための導電層７００を、残留する第１エッチングマスク５１０、５１１を覆い、第２エッチングマスク６００の除去によって露出される絶縁層４００上を覆うように蒸着される。このような導電層７００は、導電性ポリシリコン層を含むことができる。または、タングステン層のような金属層を含んで導電層７００を蒸着することができる。
図１０を参照すれば、導電層７００を第３ＣＭＰ過程のような平坦化過程を利用して研磨または平坦化する。このとき、第３ＣＭＰの研磨終了は、キャッピング層３５１を研磨終了点として行う。したがって、第３ＣＭＰ過程は、キャッピング層３５１に対しては研磨速度が相対的に低く、導電層７００に対しては研磨速度が相対的に大きく研磨スラリーを利用して行われることが望ましい。
実質的に第３ＣＭＰ過程は、導電層７００の研磨除去と共に、導電層７００下部の第１エッチングマスク５１０、５１１を除去するように行われる。第１エッチングマスク５１０、５１１は、ＳＡＣパッドのための導電層７００と実質的に研磨速度が等しいかまたは相対的に高い物質から形成されたので、このような導電層７００を研磨する第３ＣＭＰ過程中に共に除去されうる。第１エッチングマスク５１０、５１１の厚さ差はあるが、キャッピング層３５１は、研磨終了層として作用し、研磨を阻止する役割を行うので、第１エッチングマスク５１０、５１１がいずれも除去されるまで研磨を行う。
したがって、研磨終了点の検出は、異種膜質間の検出信号差を利用して正確に行われる。例えば、キャッピング層３５１を望ましくなすシリコン窒化物に対する信号が検出され、第１エッチングマスク５１０、５１１を望ましくなすポリシリコンなどに対する信号の検出が中断される地点を研磨終了点として検出することができる。
このような第３ＣＭＰ過程中に絶縁層４００の一部も共に研磨除去される。これにより、開口孔６４０を充填してゲートライン３００に自己整列される複数個のＳＡＣパッド７１０が同時に複数の位置に望ましく形成される。このとき、このように研磨の終了点が正確に検出されるので、キャッピング層３５１上で第３ＣＭＰ研磨の終了を正確に行うことができる。第３ＣＭＰは、第１エッチングマスク５１０、５１１下部のキャッピング層３５１で研磨終了するので、ＳＡＣパッド７１０のノード分離はさらに正確に行われる。したがって、ノード分離に対する信頼性を非常に向上することができる。
また、キャッピング層３５１が研磨終了層として研磨を阻止する役割を行うので、第３ＣＭＰが行われた後に結果的なキャッピング層３５１の表面高さは、互いに対等になる。したがって、第３ＣＭＰによってキャッピング層３５１、ＳＡＣパッド７１０、及び残留絶縁層４００の表面高さは実質的に同一になって、結果物の表面が平坦になりうる。したがって、ＣＭＰ後の局部的な段差発生を防止することができる。
そして、第３ＣＭＰがキャッピング層３５１に対して研磨選択比を有して行われるので、キャッピング層３５１の損失を効果的に防止することができる。また、キャッピング層３５１と対等な絶縁物質から望ましく形成されるスペーサ３７０の損失も防止することができる。したがって、ゲートライン３００上に十分な厚さにキャッピング層３５１または／及びスペーサ３７０が残留するので、ゲートライン３００とその上側に導入されるビットラインとの間に電気的短絡の発生を効果的に防止することができる。
一方、第３ＣＭＰは、キャッピング層３５１で研磨終了するので、ＣＭＰ後に残留するキャッピング層３５１の厚さ測定のみでＣＭＰによる研磨量を予測することができる。また、第３ＣＭＰの進行程度によってキャッピング層３５１の残留厚さを予測することができる。すなわち、ＳＡＣパッドのための第３ＣＭＰ後にＣＭＰ特性のモニターリングが可能である。
このような本願発明による効果は、第１エッチングマスク５１０を導入していないＳＡＣ形成過程を比較例としてさらに明瞭に説明される。
図１１は、本発明の実施の形態によるＳＡＣパッドの形成方法の効果を説明するための比較例を概略的に示す断面図であり、図１２は、前記比較例において発生するＣＭＰ後の局部的な段差発生を示す測定グラフである。
図１１を参照すれば、比較例は、図１〜図１０を引用して説明した本発明の第１実施の形態とは違って、第１エッチングマスク５１０を導入せず、単にキャッピング層３５をＳＡＣパッド５１のためのＣＭＰ過程の研磨終了点として用いる場合である。
具体的に、比較例によるＳＡＣパッドの形成方法は、半導体基板１０に素子分離領域１５を形成し、ゲート誘電層２０を伴う第１及び第２導電層３１、３３を有するゲートライン３０、キャッピング層３５のスタックを形成する過程を含む。
そして、スタックの側壁にスペーサ３７を形成し、ゲートライン３０の間のギャップを充填する絶縁層４０を形成した後、図６を参照して説明したように、オープニング空間(図６の６０１)を有するフォトレジストパターン６００を第２エッチングマスク６００として利用して開口孔を形成することができる。このとき、第１実施の形態とは違って、キャッピング層３５が他の第１エッチングマスク３５として利用されて開口孔がゲートライン３０の間のギャップに形成される。しかしながら、このような開口孔を形成するエッチング過程において第１エッチングマスクとして使われるキャッピング層３５'部分は、当然に損失される。
したがって、図１１に提示したように、第１エッチングマスクとして実際利用されたキャッピング層３５'の部分と、使われずに覆われて損失されないキャッピング層３５との間には高さ差が発生する。このような状況において、開口孔を充填する導電層５０を形成し、ＣＭＰしてＳＡＣパッド５１でノード分離する場合、相対的に低い高さを有する、損失されて厚さが減ったキャッピング層３５'の上面が露出されるまでＣＭＰを行わねばならない。
ところが、ＣＭＰの終了点としてキャッピング層３５が利用されることで、ＣＭＰは、１次的に厚さが損失されていないキャッピング層３５上でＣＭＰ終了点が検出されて終了するようになる。すると、研磨された導電層５３は、厚さが減ったキャッピング層３５'上に残留してノード分離されていない状態となる。したがって、ノード分離のためには、追加ＣＭＰを追加的に行わなければならない。
ところが、キャッピング層３５'の厚さが減る程度は、開口孔を形成するエッチング過程に依存して変動されるので、追加ＣＭＰにおいて研磨される研磨量を設定するのが非常に難しくなる。また、これを考慮して非常に多くのＣＭＰ量を具現するように追加ＣＭＰを制御すれば、キャッピング層３５'の厚さもＣＭＰ過程で追加的に消失されて、残留厚さが非常に小さくなる。この場合、非常に減少したキャッピング層３５'の残留厚さによって、ゲートライン３０と後続のビットラインなどの導電層との間に電気的短絡が発生しうる。すなわち、ショルダーマージンが非常に不足になる。
一方、このようなＳＡＣ ＣＭＰ過程中にエッチング終了点を検出するのが非常に難しいだけでなく、ＳＡＣ ＣＭＰ後の結果物に対するモニターリング方法が実質的に存在しないという問題がある。すなわち、ＣＭＰ後の結果物からＣＭＰ量を予測できる測定対象を見つけることが困難である。
一方、エッチングされないキャッピング層３５とエッチングされたキャッピング層３５'との高さ差は、ＣＭＰ後の結果物に局部的な段差を発生させうる。このような比較例によるＳＡＣパッドを形成した結果物の表面に対するＣＭＰ後の段差の測定結果は、図１２に示されている。
図１２を参照すれば、ウェーハの中心部でスキャンした表面の段差とウェーハの上側部でスキャンした表面の段差とは、実質的に同一に現れており、ＳＡＣパッド５１が形成される領域６１と、ＳＡＣパッド５１が形成されず、単にゲートライン３０が延びる領域６３との間では、約２００Å以上の段差を示している。このような局部的な段差の発生は、結局、キャッピング層３５'の厚さ減少によるＣＭＰ量の局部的な差に起因すると理解されうる。
このような比較例による結果に比べて、本発明の第１実施の形態によるＳＡＣパッドの形成方法は、追加ＣＭＰの導入を排除することが可能であり、これにより、追加ＣＭＰによるキャッピング層３５'の損失を防止することができる。また、追加ＣＭＰ時間の変動による問題を根源的に解消することが可能であり、また、ＳＡＣパッドのノード分離をさらに信頼性のあるように具現できる。そして、ＣＭＰ後の局部的な段差発生を防止することが可能であり、ＳＡＣ ＣＭＰ後のモニターリングが可能であるので、ＣＭＰ量を予測することができる。また、ＳＡＣ ＣＭＰ過程時に研磨終了点の正確な検出が可能である。
一方、本発明の第１実施の形態では、ゲートライン３００の間のギャップに位置するＳＡＣパッド７１０を形成する過程を例として挙げて説明したが、本発明は、ビットラインの間のギャップに位置して、ビットラインに自己整列され、ビットライン上に導入されるキャパシタのストレージ電極に電気的に連結されるストレージコンタクトパッドとしてのＳＡＣパッドの形成にも適用可能である。
図１３〜図１８は、本発明の第２実施の形態によるＳＡＣパッドの形成方法を説明するために概略的に示す断面図である。図１３〜図１８を参照して説明する本発明の第２実施の形態において、第１実施の形態と同じ参照符号は同じ部材を意味する。
図１３を参照すれば、半導体基板１００上に図１〜図１０を参照して説明したよういに第１ＳＡＣパッド７１０を形成した後、第１ＳＡＣパッド７１０を覆って絶縁する第２絶縁層４７０を第１絶縁層４００上に形成する。第２絶縁層４７０は、シリコン酸化物層を含んで形成されうる。
その後、第２絶縁層４７０上に示していないが、第１ＳＡＣパッド７１０の一部に電気的に連結されるビットライン８１０を形成する。このために、ビットライン８１０の形成前に第２絶縁層４７０を貫通して、一部第１ＳＡＣパッド７１０を露出する貫通ホールを形成し、これを充填するようにビットライン８１０のための導電層、例えば、タングステン層を形成することができる。
ビットライン８１０のための導電層上にビットラインのための第２キャッピング層８５０を、図１を参照して説明したゲートラインのための第１キャッピング層３５０のように形成する。このような第２キャッピング層８５０は、第１キャッピング層３５０と同様にビットライン８１０の厚さによってその厚さが変わり、また、後続の第２ＳＡＣパッド工程におけるＣＭＰ研磨終了層として役割を考慮してその厚さが設定されうる。
したがって、第２キャッピング層８５０は、後続の第２ＳＡＣパッドのノード分離のためのＣＭＰ過程における研磨終了層としての役割を考慮して、第２ＳＡＣパッドを構成する導電物質と研磨選択比を有する絶縁物質から形成されることが望ましい。また、第２キャッピング層８５０は、ビットライン８１０の間のギャップを充填する絶縁層とエッチング選択比を有する絶縁物質から形成されることが望ましい。このような絶縁物質としてシリコン窒化物を考慮できる。
その後、第２キャッピング層８５０及び導電層を選択的エッチングによりパターニングして、第２キャッピング層８５０を上側に有するビットライン８１０を形成する。次に、ビットライン８１０の側壁にゲートラインのための第１スペーサ(図１の３７０)と同様に第２スペーサ８７０を望ましくシリコン窒化物を含んで形成する。
その後、ビットライン８１０の間のギャップを充填する第３絶縁層４７０を、図２を参照して説明した第１絶縁層４００のように形成する。次に、第３絶縁層４７０も望ましく第１ＣＭＰのように第４ＣＭＰして研磨して平坦化する。
図１４を参照すれば、第３絶縁層４７０と第２キャッピング層８５０とのエッチング選択比を利用して、第４ＣＭＰによって露出された第２キャッピング層８５０の表面に、図３を参照して説明したように、選択的エッチングを行って、ビットライン８１０に沿って長く延び、底に第２キャッピング層８５１のエッチングされた面を露出するダマシン第２溝８５５を形成する。このようなダマシン第２溝８５５の形成過程は、図３を参照して説明したダマシン第１溝５０１を形成する過程と同様に行われる。
図１５を参照すれば、ダマシン第２溝５０１を充填する絶縁物質の第３エッチングマスク５５０を、図４及び図５を参照して説明した第１エッチングマスク５１０を形成する過程と同様に形成する。
図１６を参照すれば、複数の第３エッチングマスク５５０の一部を露出する開口領域を有する第４エッチングマスク６５０としての第２フォトレジストパターンを、図６を参照して説明した第２エッチングマスクとしての第１フォトレジストパターン６００と同様に形成する。
その後、図７を参照して説明したように、第３エッチングマスク５５０及び第４エッチングマスク６５０により露出された第３絶縁層４７０の一部を選択的にエッチング除去し、その下部に表れる第２絶縁層４５０のの一部を選択的にエッチング除去して、ビットライン８１０の間のギャップ部分で整列された下部の第１ＳＡＣパッド７１０の上面を露出する第２開口孔６４５を、図７及び図８を参照して説明した第１開口孔６４０のように形成する。
このとき、図８を参照して説明した減少した厚さの第１エッチングマスク５１１のように、減少した厚さの第３エッチングマスク５５１が発生する。
図１７を参照すれば、第２開口孔６４５を充填する第２ＳＡＣコンタクトパッドのための導電層７５０を、残留する第３エッチングマスク５５０、５５１を覆い、第３絶縁層４７０の上部を覆うように蒸着する。このような導電層７５０は、タングステン層のような金属層などを含んで形成されうる。
図１８を参照すれば、導電層７５０を、図１０を参照して説明した第１ＳＡＣパッド７１０のための第３ＣＭＰのようにＣＭＰして、互いにノード分離された複数の第２ＳＡＣパッド７５１を同時に形成する。このような第２ＳＡＣパッド７５１は、その上側にキャパシタのストレージ電極が電気的に連結されて、ストレージ電極と下部の半導体基板１００に形成されたトランジスタとを電気的に連結するストレージコンタクトとして利用されうる。
かかる第２実施の形態は、ビットライン８１０に自己整列される第２ＳＡＣパッド７５１を形成する過程であって、第１実施の形態で説明したゲートライン３００に自己整列される第１ＳＡＣパッド７１０と実質的に対等な概念の工程段階を採用して形成されうる。したがって、第１実施の形態で説明したところと同様の効果を具現することができる。
以上、本発明を望ましい実施の形態を挙げて詳細に説明したが、本発明は、前記実施の形態に限定されず、本発明の技術的思想の範囲内で当業者によってその変形または改良が可能である。
本発明は、半導体素子関連の技術分野に好適に用いられる。
本発明の第１実施の形態によるＳＡＣパッドの形成方法を説明するために概略的に示す斜視図である。 本発明の第１実施の形態によるＳＡＣパッドの形成方法を説明するために概略的に示す斜視図である。 本発明の第１実施の形態によるＳＡＣパッドの形成方法を説明するために概略的に示す斜視図である。 本発明の第１実施の形態によるＳＡＣパッドの形成方法を説明するために概略的に示す斜視図である。 本発明の第１実施の形態によるＳＡＣパッドの形成方法を説明するために概略的に示す斜視図である。 本発明の第１実施の形態によるＳＡＣパッドの形成方法を説明するために概略的に示す斜視図である。 本発明の第１実施の形態によるＳＡＣパッドの形成方法を説明するために概略的に示す斜視図である。 本発明の第１実施の形態によるＳＡＣパッドの形成方法を説明するために概略的に示す斜視図である。 本発明の第１実施の形態によるＳＡＣパッドの形成方法を説明するために概略的に示す斜視図である。 本発明の第１実施の形態によるＳＡＣパッドの形成方法を説明するために概略的に示す斜視図である。 本発明の実施の形態によるＳＡＣパッドの形成方法の効果を説明するための比較例を約的に示す断面図である。 本発明の実施の形態によるＳＡＣパッドの形成方法の効果を説明するための比較例において発生するＣＭＰ後ｍ局部的な段差を示す測定グラフである。 本発明の第２実施の形態によるＳＡＣパッドの形成方法を説明するために概略的に示す断面図である。 本発明の第２実施の形態によるＳＡＣパッドの形成方法を説明するために概略的に示す断面図である。 本発明の第２実施の形態によるＳＡＣパッドの形成方法を説明するために概略的に示す断面図である。 本発明の第２実施の形態によるＳＡＣパッドの形成方法を説明するために概略的に示す断面図である。 本発明の第２実施の形態によるＳＡＣパッドの形成方法を説明するために概略的に示す断面図である。 本発明の第２実施の形態によるＳＡＣパッドの形成方法を説明するために概略的に示す断面図である。
符号の説明
１００ 基板
１０３ リセストレンチ
１５０ 素子分離領域
２００ ゲート誘電層
３００ ゲートライン
３１０ 第１導電層
３３０ 第２導電層
３５０、３５１ キャッピング層
３７０ スペーサ
４００ 絶縁層
５００ エッチングマスク層
５０１ ダマシン溝
５１０、５１１ 第１エッチングマスク
６００ フォトレジストパターン
６０１ 開口領域
６４０ 開口孔
７１０ 自己整列コンタクトパッド

Claims (26)

  1. 半導体基板上に導電ライン及び絶縁キャッピング層のスタック、前記スタックの側壁を覆うスペーサ、及びスタックの間のギャップを充填するが、前記キャッピング層の上面を露出する絶縁層の構造を形成する段階と、
    前記キャッピング層を部分エッチングしてダマシン溝を形成する段階と、
    前記絶縁層の上面を露出するように前記ダマシン溝を充填する第１エッチングマスクを前記キャッピング層と異なる物質で形成する段階と、
    前記第１エッチングマスク及びその間の前記絶縁層部分を複数個横切って露出する開口領域を有する第２エッチングマスクを形成する段階と、
    前記第２エッチングマスク及び前記第１エッチングマスクがエッチング阻止し、前記開口領域により露出された前記絶縁層部分を選択的にエッチングして、前記開口領域内に複数個の開口孔を共に形成する段階と、
    前記第２エッチングマスクを除去する段階と、
    前記開口孔を充填する導電層を、残留する前記第１エッチングマスクを覆うように形成する段階と、
    前記キャッピング層を研磨終了点として利用して前記導電層を化学機械的研磨(ＣＭＰ)するが、残留する前記第１エッチングマスクを前記研磨中に共に除去することで、前記開口孔を充填する自己整列コンタクト(ＳＡＣ)パッドでノード分離する段階と、を含むことを特徴とする自己整列コンタクトパッドの形成方法。
  2. 前記導電ラインは、ゲートラインから形成されることを特徴とする請求項１に記載の自己整列コンタクトパッドの形成方法。
  3. 前記導電ラインは、ビットラインから形成されることを特徴とする請求項１に記載の自己整列コンタクトパッドの形成方法。
  4. 前記キャッピング層は、前記絶縁層に対してエッチング選択比を有する絶縁物質を含んで形成されることを特徴とする請求項１に記載の自己整列コンタクトパッドの形成方法。
  5. 前記キャッピング層は、シリコン窒化物を含んで形成されることを特徴とする請求項１に記載の自己整列コンタクトパッドの形成方法。
  6. 前記スペーサは、前記キャッピング層と同じ絶縁物質を含んで形成されることを特徴とする請求項１に記載の自己整列コンタクトパッドの形成方法。
  7. 前記ダマシン溝を形成する段階は、
    前記絶縁層に対して前記キャッピング層を選択的にエッチングする湿式エッチングまたは乾式エッチング段階を含むことを特徴とする請求項１に記載の自己整列コンタクトパッドの形成方法。
  8. 前記ダマシン溝を形成するエッチングにより前記スペーサの上部も共にエッチングされて、前記ダマシン溝の幅を拡張することを特徴とする請求項１に記載の自己整列コンタクトパッドの形成方法。
  9. 前記キャッピング層の部分エッチング後に、前記溝内に露出される前記絶縁層の側壁を追加エッチングして、前記ダマシン溝をさらに拡張する段階をさらに含むことを特徴とする請求項１に記載の自己整列コンタクトパッドの形成方法。
  10. 前記第１エッチングマスクは、前記絶縁層に対してエッチング選択比を有する層を含んで形成されることを特徴とする請求項１に記載の自己整列コンタクトパッドの形成方法。
  11. 前記第１エッチングマスクは、前記キャッピング層に対してＣＭＰ選択比を有する層を含んで形成されることを特徴とする請求項１に記載の自己整列コンタクトパッドの形成方法。
  12. 前記第１エッチングマスクは、前記導電層に対して等しいかまたは大きいＣＭＰ速度を有する層を含んで形成されることを特徴とする請求項１に記載の自己整列コンタクトパッドの形成方法。
  13. 前記第１エッチングマスクは、ポリシリコン層を含んで形成されることを特徴とする請求項１に記載の自己整列コンタクトパッドの形成方法。
  14. 前記第１エッチングマスクは、タングステン層、アルミニウム層、ルテニウム層、及び反射防止コーティング層を含む一群から選択されるいずれかの層を含んで形成されることを特徴とする請求項１に記載の自己整列コンタクトパッドの形成方法。
  15. 前記第１エッチングマスクは、前記導電層と同じ物質を含んで形成されることを特徴とする請求項１に記載の自己整列コンタクトパッドの形成方法。
  16. 前記第１エッチングマスクを形成する段階は、
    前記ダマシン溝を充填するが、前記絶縁層上に延びるマスク層を形成する段階と、
    前記マスク層を前記絶縁層の上面が露出されるようにＣＭＰする段階と、を含むことを特徴とする請求項１に記載の自己整列コンタクトパッドの形成方法。
  17. 前記第２エッチングマスクは、前記開口領域の幅が少なくとも２本以上の前記導電ライン及び前記導電ライン間の前記絶縁層の幅より広いフォトレジストパターンから形成されることを特徴とする請求項１に記載の自己整列コンタクトパッドの形成方法。
  18. 半導体基板上にゲート誘電層を伴ってゲートラインのための層を形成する段階と、
    前記ゲートラインのための層上に絶縁キャッピング層を形成する段階と、
    前記絶縁キャッピング層及び前記ゲートラインのための層を選択的にエッチングして、ゲートライン及びキャッピング層のスタックを形成する段階と、
    前記スタックの側壁を覆うスペーサを形成する段階と、
    前記スタックの間のギャップを充填する絶縁層を形成する段階と、
    前記絶縁層を前記キャッピング層を研磨終了点として利用してＣＭＰする段階と、
    前記露出されたキャッピング層を部分エッチングしてダマシン溝を形成する段階と、
    前記ダマシン溝を充填する第１エッチングマスクのための層を前記キャッピング層と異なる物質で形成する段階と、
    前記第１エッチングマスクのための層を前記絶縁層の上面が露出されるようにＣＭＰして、前記ダマシン溝に充填される第１エッチングマスクを形成する段階と、
    前記第１エッチングマスク及び露出された前記絶縁層部分を複数個横切って露出する開口領域を有する第２エッチングマスクを形成する段階と、
    前記第２エッチングマスク及び前記第１エッチングマスクがエッチング阻止し、前記開口領域により露出された前記絶縁層部分を選択的にエッチングして、前記開口領域内に複数個の開口孔を共に形成する段階と、
    前記第２エッチングマスクを除去する段階と、
    前記開口孔を充填する導電層を、残留する前記第１エッチングマスクを覆うように形成する段階と、
    前記キャッピング層を研磨終了点として利用して前記導電層をＣＭＰするが、残留する前記第１エッチングマスクを前記研磨中に共に除去することで、前記開口孔を充填するＳＡＣパッドでノード分離する段階と、を含むことを特徴とする自己整列コンタクトパッドの形成方法。
  19. 前記ゲートラインのための層を形成する段階前に
    前記半導体基板を一部エッチングして前記ゲートラインの下部を埋没することで、下部の前記半導体基板にリセスチャンネルを形成するためのリセストレンチを形成する段階をさらに含むことを特徴とする請求項１８に記載の自己整列コンタクトパッドの形成方法。
  20. 前記キャッピング層は、前記第１エッチングマスクに対してＣＭＰ選択比を有する絶縁物質を含んで形成されることを特徴とする請求項１８に記載の自己整列コンタクトパッドの形成方法。
  21. 前記第１エッチングマスクは、前記絶縁層に対してエッチング選択比を有する層を含んで形成されることを特徴とする請求項１８に記載の自己整列コンタクトパッドの形成方法。
  22. 前記第１エッチングマスクは、前記キャッピング層に対してＣＭＰ選択比を有する層を含んで形成されることを特徴とする請求項１８に記載の自己整列コンタクトパッドの形成方法。
  23. 前記第１エッチングマスクは、前記導電層と同じ物質を含んで形成されることを特徴とする請求項１８に記載の自己整列コンタクトパッドの形成方法。
  24. 前記第２エッチングマスクは、前記開口領域の幅が少なくとも２本以上の前記ゲートライン及び前記ゲートライン間の前記絶縁層部分の幅より広いフォトレジストパターンから形成されることを特徴とする請求項１８に記載の自己整列コンタクトパッドの形成方法。
  25. 半導体基板上にビットラインのための層を形成する段階と、
    前記ビットラインのための層上に絶縁キャッピング層を形成する段階と、
    前記絶縁キャッピング層及び前記ビットラインのための層を選択的にエッチングして、ビットライン及びキャッピング層のスタックを形成する段階と、
    前記スタックの側壁を覆うスペーサを形成する段階と、
    前記スタックの間のギャップを充填する絶縁層を形成する段階と、
    前記絶縁層を前記キャッピング層を研磨終了点として利用してＣＭＰする段階と、
    前記露出されたキャッピング層を部分エッチングしてダマシン溝を形成する段階と、
    前記ダマシン溝を充填する第１エッチングマスクのための層を前記キャッピング層と異なる物質で形成する段階と、
    前記第１エッチングマスクのための層を前記絶縁層の上面が露出されるようにＣＭＰして、前記ダマシン溝に充填される第１エッチングマスクを形成する段階と、
    前記第１エッチングマスク及び露出された前記絶縁層部分を複数個横切って露出する開口領域を有する第２エッチングマスクを形成する段階と、
    前記第２エッチングマスク及び前記第１エッチングマスクがエッチング阻止し、前記開口領域により露出された前記絶縁層部分を選択的にエッチングして、前記開口領域内に複数個の開口孔を共に形成する段階と、
    前記第２エッチングマスクを除去する段階と、
    前記開口孔を充填する導電層を、残留する前記第１エッチングマスクを覆うように形成する段階と、
    前記キャッピング層を研磨終了点として利用して前記導電層をＣＭＰするが、残留する前記第１エッチングマスクを前記研磨中に共に除去することで、前記開口孔を充填するＳＡＣパッドでノード分離する段階と、を含むことを特徴とする自己整列コンタクトパッドの形成方法。
  26. 前記ビットラインのための層を形成する段階前に、
    前記半導体基板上にゲート誘電層を伴ってゲートラインのための層を形成する段階と、
    前記ゲートラインのための層上に絶縁ゲートキャッピング層を形成する段階と、
    前記ゲートキャッピング層及び前記ゲートラインのための層を選択的にエッチングして、ゲートライン及びゲートキャッピング層のゲートスタックを形成する段階と、
    前記ゲートスタックの側壁を覆うゲートスペーサを形成する段階と、
    前記ゲートスタックの間のギャップを充填する第１下部絶縁層を形成する段階と、
    前記第１絶縁層を前記ゲートキャッピング層を研磨終了点として利用してＣＭＰする段階と、
    前記露出されたゲートキャッピング層を部分エッチングして第２ダマシン溝を形成する段階と、
    前記第２ダマシン溝を充填する第３エッチングマスクのための層を前記ゲートキャッピング層と異なる物質で形成する段階と、
    前記第３エッチングマスクのための層を前記第１下部絶縁層の上面が露出されるようにＣＭＰして、前記第２ダマシン溝に充填される第３エッチングマスクを形成する段階と、
    前記第３エッチングマスク及び露出された前記第１下部絶縁層部分を複数個横切って露出する開口領域を有する第４エッチングマスクを形成する段階と、
    前記第４エッチングマスク及び前記第３エッチングマスクがエッチング阻止し、前記開口領域により露出された前記第１下部絶縁層部分を選択的にエッチングして、前記開口領域内に複数個の第２開口孔を共に形成する段階と、
    前記第４エッチングマスクを除去する段階と、
    前記第２開口孔を充填する第２導電層を、残留する前記第３エッチングマスクを覆うように形成する段階と、
    前記ゲートキャッピング層を研磨終了点として利用して前記第２導電層をＣＭＰするが、残留する前記第３エッチングマスクが前記研磨中に共に除去されるようにして、前記第２開口孔を充填する第２ＳＡＣパッドでノード分離する段階と、
    前記第２の自己整列コンタクトパッドを覆う第２下部絶縁層を前記絶縁層下部に形成する段階と、をさらに含み、
    前記開口孔は、前記第２下部絶縁層を貫通して一部の前記第２の自己整列コンタクトパッドの上面を露出するように延びて形成することを特徴とする請求項２５に記載の自己整列コンタクトパッドの形成方法。
JP2006263157A 2005-09-28 2006-09-27 化学機械的研磨を利用した自己整列コンタクトパッドの形成方法 Pending JP2007096321A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050090761A KR100699865B1 (ko) 2005-09-28 2005-09-28 화학기계적 연마를 이용한 자기 정렬 콘택 패드 형성 방법

Publications (1)

Publication Number Publication Date
JP2007096321A true JP2007096321A (ja) 2007-04-12

Family

ID=37894645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006263157A Pending JP2007096321A (ja) 2005-09-28 2006-09-27 化学機械的研磨を利用した自己整列コンタクトパッドの形成方法

Country Status (4)

Country Link
US (2) US7670942B2 (ja)
JP (1) JP2007096321A (ja)
KR (1) KR100699865B1 (ja)
CN (1) CN1941310B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318068A (ja) * 2006-05-24 2007-12-06 Hynix Semiconductor Inc 半導体素子のコンタクト形成方法
JP2015041624A (ja) * 2013-08-20 2015-03-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7927990B2 (en) * 2007-06-29 2011-04-19 Sandisk Corporation Forming complimentary metal features using conformal insulator layer
US8158967B2 (en) * 2009-11-23 2012-04-17 Micron Technology, Inc. Integrated memory arrays
TWI411063B (zh) * 2009-12-11 2013-10-01 Winbond Electronics Corp 記憶體的製造方法
US8486834B2 (en) * 2011-05-24 2013-07-16 Nanya Technology Corporation Method for manufacturing memory device
US8367556B1 (en) 2011-12-01 2013-02-05 International Business Machines Corporation Use of an organic planarizing mask for cutting a plurality of gate lines
KR102111791B1 (ko) * 2011-12-22 2020-05-15 인텔 코포레이션 반도체 구조
KR101883327B1 (ko) * 2012-03-28 2018-07-30 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US9768070B1 (en) 2016-05-20 2017-09-19 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device
KR102435522B1 (ko) 2018-03-27 2022-08-23 삼성전자주식회사 집적회로 장치 및 그 제조 방법
KR20200061192A (ko) * 2018-11-23 2020-06-02 삼성전자주식회사 웨이퍼 평탄화 방법 및 이에 의한 이미지 센서
US10818498B1 (en) 2019-05-09 2020-10-27 Globalfoundries Inc. Shaped gate caps in spacer-lined openings
US11508617B2 (en) * 2019-10-24 2022-11-22 Applied Materials, Inc. Method of forming interconnect for semiconductor device
US11257677B2 (en) 2020-01-24 2022-02-22 Applied Materials, Inc. Methods and devices for subtractive self-alignment

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53108776A (en) * 1977-03-04 1978-09-21 Nec Corp Semiconductor device
KR100299257B1 (ko) * 1998-07-13 2001-11-30 윤종용 반도체장치의자기정렬콘택형성방법
KR100281692B1 (ko) * 1998-10-17 2001-03-02 윤종용 반도체 장치의 자기정렬 콘택 패드 및 그 형성 방법
KR100338781B1 (ko) * 2000-09-20 2002-06-01 윤종용 반도체 메모리 소자 및 그의 제조방법
KR20020046778A (ko) 2000-12-15 2002-06-21 박종섭 반도체 소자의 콘택홀 형성방법
JP2003023117A (ja) 2001-07-10 2003-01-24 Hitachi Ltd 半導体集積回路装置の製造方法
US6531384B1 (en) * 2001-09-14 2003-03-11 Motorola, Inc. Method of forming a bond pad and structure thereof
KR100546133B1 (ko) * 2002-07-19 2006-01-24 주식회사 하이닉스반도체 반도체소자의 형성방법
KR20040082149A (ko) * 2003-03-18 2004-09-24 삼성전자주식회사 반도체 장치의 콘택 패드 형성방법
KR101062835B1 (ko) 2003-07-14 2011-09-07 주식회사 하이닉스반도체 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318068A (ja) * 2006-05-24 2007-12-06 Hynix Semiconductor Inc 半導体素子のコンタクト形成方法
JP2015041624A (ja) * 2013-08-20 2015-03-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法

Also Published As

Publication number Publication date
CN1941310A (zh) 2007-04-04
CN1941310B (zh) 2010-06-23
US20070072407A1 (en) 2007-03-29
US7670942B2 (en) 2010-03-02
US20100124817A1 (en) 2010-05-20
KR100699865B1 (ko) 2007-03-28
US7781281B2 (en) 2010-08-24

Similar Documents

Publication Publication Date Title
JP2007096321A (ja) 化学機械的研磨を利用した自己整列コンタクトパッドの形成方法
KR101076881B1 (ko) 반도체 소자의 배선 및 형성 방법
JP4455899B2 (ja) 半導体装置の製造方法
KR102476141B1 (ko) 스페이서를 포함하는 반도체 소자 및 그 제조 방법
US20080064206A1 (en) Method of manufacturing a semiconductor memory device
KR100714893B1 (ko) 식각저지막을 갖는 반도체소자의 제조방법 및 관련된 소자
US7049225B2 (en) Method for manufacturing vias between conductive patterns utilizing etching mask patterns formed on the conductive patterns
US7205232B2 (en) Method of forming a self-aligned contact structure using a sacrificial mask layer
KR100594279B1 (ko) 반도체메모리소자의 자기정렬컨택 형성방법 및 이를이용한 반도체메모리소자의 제조방법
JP2004304141A (ja) 自己整合コンタクト用側壁スペーサ構造物及びこれの製造方法
US6927126B2 (en) Method of manufacturing semiconductor device with interconnections and interconnection contacts and a device formed thereby
JP2007150083A5 (ja)
US20060097390A1 (en) Semiconductor devices having a trench in a side portion of a conducting line pattern and methods of forming the same
KR100289661B1 (ko) 반도체 소자의 제조방법
TWI834203B (zh) 包括含碳接觸柵的半導體裝置
KR101149053B1 (ko) 반도체 소자의 스토리지노드 콘택 형성방법
JP2008277434A (ja) 半導体装置及びその製造方法
KR101116286B1 (ko) 매립 게이트를 갖는 반도체 장치 제조 방법
JP2006114550A (ja) 半導体装置およびその製造方法
KR100844939B1 (ko) 미세 선폭의 게이트 라인을 구비한 반도체 소자의 제조방법
KR100239901B1 (ko) 반도체장치의 콘택 형성방법
KR20070109018A (ko) 반도체 장치의 제조 방법
KR20200017100A (ko) 저항 구조물을 구비하는 반도체 소자
KR20040082149A (ko) 반도체 장치의 콘택 패드 형성방법
KR20070066794A (ko) 반도체 소자의 콘택 형성 방법