JP2006528790A - プラズマディスプレイパネルの駆動装置およびその方法 - Google Patents

Abstract

【課題】本発明は輝点誤放電およびミスライティングを防ぐと共に、製造の費用の節減を可能にしたプラズマディスプレイパネルの駆動装置に関する。
【解決手段】本発明のプラズマディスプレイパネルの駆動装置は、初期化期間のうち、走査電極に上昇ランプ波形を供給すると共に、前記初期化期間に続く強化期間のうち、走査電極に正極性の強化パルスを供給するためのセットアップ供給部と、初期化期間のうち、走査電極に下降ランプ波形を供給すると共に、強化期間のうち、走査電極に負極性の強化パルスを供給するための負極性電圧供給部とを備える。
【選択図】図９

Description

本発明はプラズマディスプレイパネルの駆動装置およびその方法に関し、特に輝点誤放電およびミスライティングを防ぐことと共に、製造の費用の節減を可能にしたプラズマディスプレイパネルの駆動装置およびその方法に関する。

プラズマディスプレイパネル（Plasma Display Panel : 以下、「ＰＤＰ」）はHe+Xe、Ne+Xe、He+Xe+Ne等の不活性混合ガスが放電する際に発生する紫外線が蛍光体を発光させることによって画像を表示する。このようなＰＤＰは薄膜化および大型化することが容易であると共に、最近、技術開発によって画質が向上されつつある。

図１を参照すると、３電極交流面放電型ＰＤＰの放電セルは上部基板１０上に形成された走査電極３０Ｙおよび維持電極３０Ｚと、下部基板１８上に形成されたアドレス電極２０Ｘを備える。

走査電極３０Ｙと維持電極３０Ｚとの各々は透明電極１２Ｙ、１２Ｚと、透明電極１２Ｙ、１２Ｚの線幅より小さな線幅を有し、透明電極の一側の縁に形成される金属バス電極１３Ｙ、１３Ｚとを含む。透明電極１２Ｙ、１２Ｚは通常インジウム・チン・オキサイド（Indium-Tin-Oxide : ITO）で上部基板１０上に形成される。金属バス電極１３Ｙ、１３Ｚは通常クロム（Ｃｒ）等の金属で透明電極１２Ｙ、１２Ｚ上に形成され、抵抗の高い透明電極１２Ｙ、１２Ｚによる電圧降下を減少させる役割をする。

走査電極３０Ｙと維持電極30Ｚとが並べて形成された上部基板１０には上部誘電体層１４と保護膜１６とが積層される。上部誘電体層１４にはプラズマ放電の際に発生された壁電荷が蓄積される。保護膜１６はプラズマ放電の際に発生されたスパッタリングによる上部誘電体層１４の損傷を防ぐと共に、２次電子の放出効率を増加させる。保護膜１６には通常酸化マグネシウム（ＭｇＯ）が用いられる。

アドレス電極２０Ｘが形成された下部基板１８上には下部誘電体層２２および隔壁２４が形成され、下部誘電体層２２と隔壁２４との表面には蛍光体層２６が塗布される。アドレス電極２０Ｘは走査電極３０Ｙおよび維持電極３０Ｚと交差される方向に形成される。隔壁２４はアドレス電極２０Ｘと並べて形成され、放電によって生成された紫外線および可視光が隣接した放電セルに漏れることを防ぐ。蛍光体層２６はプラズマ放電の際に発生された紫外線により励起され、赤色、緑色または青色のうち、何れか一つの可視光線を発生させる。上/下部基板１０、１８と隔壁２４との間に設けられた放電空間には不活性混合ガスが注入される。

ＰＤＰは画像の階調を具現するため、一フレームを発光回数の違う複数のサブフィルドに分けて時分割駆動する。各サブフィルドは全画面を初期化させるための初期化期間と、走査ラインを選択し、選択された走査ラインからセルを選択するためのアドレス期間と、放電回数に応じて階調を具現するサステイン期間に分類される。ここで、初期化期間は上昇ランプ波形が供給されるセットアップ期間と下降ランプ波形が供給されるセットダウン期間に分類される。

例えば、２５６階調で画像を示そうとする場合、図２のように１/６０秒に該当するフレーム期間（１６．６７ｍｓ）は８つのサブフィルドＳＦ１ないしＳＦ８に分類される。８つのサブフィルドＳＦ１ないしＳＦ８の各々は前述のように、初期化期間、アドレス期間とサステイン期間に分類される。各サブフィルドの初期化期間とアドレス期間は各サブフィルドごとに同一である反面、サステイン期間は各サブフィルドで２^ｎ（ｎ＝０、１、２、３、４、５、６、７）の比率に増加される。

図３は二つのサブフィルドに供給されるＰＤＰの駆動波形を示す。

図３において、Ｙは走査電極を示し、Ｚは維持電極を示す。そして、Ｘはアドレス電極を示す。

図３を参照すると、ＰＤＰは全画面を初期化させるための初期化期間、セルを選択するためのアドレス期間および選択されたセルの放電を維持させるためのサステイン期間に分けて駆動される。

初期化期間において、セットアップ期間には全走査電極Ｙに上昇ラップ波形Ｒａｍｐ−uｐが同時に印加される。この上昇ランプ波形Ｒａｍｐ−uｐ により全画面のセル内には微かな放電が発生されることによって、セル内に壁電荷が生成される。このような上昇ランプ波形Ｒａｍｐ−uｐはサステイン電圧Ｖｓからセットアップ電圧Ｖｓeｔuｐとサステイン電圧Ｖｓの合計の電圧まで上昇する。

上昇ランプ波形Ｒａｍｐ−uｐが供給された後、セットダウン期間には上昇ランプ波形Ｒａｍｐ−uｐのピーク電圧より低い正極性電圧Ｖｓから落ちる下降ランプ波形Ｒａｍｐ−ｄｏｗｎが走査電極Ｙに同時に印加される。下降ランプ波形Ｒａｍｐ−ｄｏｗｎはセル内に微かな消去放電を起こすことによって、セットアップ放電により生成された壁電荷および空間電荷のうち、不要電荷を消去させ、全画面のセル内にアドレス放電に必要である壁電荷を均一に残留させるようになる。実際的に、セットダウン期間のうち、所望の壁電荷の残留ができるように、下降ランプ波形Ｒａｍｐ−ｄｏｗｎはサステイン電圧Ｖｓから負極性の電圧−Ｖｙまで下降する。

アドレス期間には負極性スキャンパルスｓｃａｎが走査電極Ｙに順次印加されると同時に、アドレス電極Ｘに正極性のデータパルスｄａｔａが印加される。このスキャンパルスｓｃａｎとデータパルスｄａｔａの電圧差と初期化期間に生成された壁電圧とが加われることによって、データパルスｄａｔａが印加されるセル内にはアドレス放電が発生される。アドレス放電によって選択されたセル内には壁電荷が生成される。

一方、セットダウン期間とアドレス期間のうち、維持電極Ｚにはサステイン電圧レベルＶｓの正極性直流電圧が供給される。

サステイン期間には走査電極Ｙと維持電極Ｚに交互にサステインパルスｓuｓが印加される。そうなると、アドレス放電により選択されたセルはセル内の壁電圧とサステインパルスｓuｓとが加われることによって、毎サステインパルスｓuｓが印加される度に走査電極Ｙと維持電極Ｚの間に面放電の形態でサステイン放電が発生される。終わりに、サステイン放電が完了された後にはパルス幅の小さな消去ランプ波形ｅｒａｓｅが維持電極Ｚに供給されることによって、セル内の壁電荷を消去させる。

このような従来のＰＤＰのセットアップ期間には、走査電極Ｙには正極性の電圧が供給され、維持電極Ｚには負極性の電圧（または基底電圧）が供給される。従って、セットアップ期間に図４のように走査電極Ｙには負極性の壁電荷が形成され、維持電極Ｚには正極性の壁電荷が形成される。セットダウン期間には上昇ランプ波形Ｒａｍｐ−uｐのピーク電圧より低い正極性の電圧から落ちる下降ランプ波形Ｒａｍｐ−ｄｏｗｎが印加され、これに従って、過度で不均衡に形成された不要壁電荷が消去されることによって、セル内の壁電荷は一定量に減少される。

続いて、アドレス期間に走査電極Ｙには負極性の電圧が印加され、維持電極Ｚには正極性の電圧が印加される。この際、セットダウン期間に形成された壁電荷の電圧値（負極性）と走査電極Ｙに印加される負極性の電圧値とが合わされることによって、アドレス放電が発生される。

このように駆動される従来のＰＤＰは、初期化期間に所望の壁電荷が形成されることから安定的なアドレス放電が発生される。しかし、従来にはパネルの特性によって初期化期間に所望の壁電荷が形成されなくなり、これに従って、輝点誤放電またはミスライティング現象が発生される。

詳細に説明すると、初期化期間に正常的に壁電荷が形成される際、図４のように走査電極Ｙに負極性の壁電荷が形成され、維持電極Ｚに正極性の壁電荷が形成される。しかし、パネル特性等の問題によって、一部の放電セルでは図５のようにセットダウン期間のうち、走査電極Ｙに正極性の壁電荷が形成される。換言すると、セットダウン期間のうち、下降ランプ波形Ｒａｍｐ−ｄｏｗｎが負極性の電圧−Ｖｙまで下降され、この際、一部の放電セルに形成された走査電極Ｙに正極性の壁電荷が形成される。このように走査電極Ｙに正極性の壁電荷が形成されると、輝点誤放電またはミスライティング現象が発生されることによりＰＤＰの画質が低下されてしまう。

従って、本発明の目的は輝点誤放電およびミスライティングを防ぐと共に、製造の費用の節減を可能にしたプラズマディスプレイパネルの駆動装置およびその方法を提供することである。

前記目的を達成するために、本発明のプラズマディスプレイパネルの駆動装置は、初期化期間のうち、走査電極に上昇ランプ波形を供給すると共に、初期化期間に続く強化期間のうち、走査電極に正極性の強化パルスを供給するためのセットアップ供給部と、初期化期間のうち、走査電極に下降ランプ波形を供給すると共に、強化期間のうち、走査電極に負極性の強化パルスを供給するための負極性電圧供給部とを備える。

前記負極性電圧供給部は一つのスイッチング素子のみを備える。

前記負極性電圧供給部はドライブ集積回路の一側とスキャン電圧源の間に設けられるスイッチング素子と、スイッチング素子のゲート端子に接続され、スイッチング素子のチャンネル幅を制限するための可変抵抗とを備える。

前記負極性の強化パルスは下降ランプ波形の電圧値より高い電圧まで下降される。

前記スイッチング素子は前記負極性の強化パルスが供給される期間からアドレス期間までターンオン状態を維持する。

本発明のプラズマディスプレイパネルの駆動方法のサブフィルドは、全放電セルに壁電荷を形成させるための初期化期間と、全放電セルに所望の壁電荷を形成させるために走査電極に正極性の強化パルスを供給する第１強化期間と、正極性の強化パルスが供給された後、負極性の強化パルスを供給するための第２強化期間と、放電セルを選択するためにアドレス放電を起こすアドレス期間と、アドレス放電が発生された放電セルで階調値に応じる所定の回数のサステイン放電を起こすサステイン期間とを含む。

前記初期化期間はセットアップ期間とセットダウン期間に分類され、セットアップ期間のうち、サステイン電圧からサステイン電圧とセットアップ電圧の合計の電圧まで勾配を有して上昇する上昇ランプ波形が供給されることと、セットダウン期間のうち、サステイン電圧から負極性の電圧まで勾配を有して下降する下降ランプ波形が供給される。

前記負極性の強化パルスは負極性の電圧より高い電圧まで勾配を有して下降する。

前述のように、本発明によるプラズマディスプレイパネルの駆動装置およびその方法によると、リセット期間の以後に正極性の強化パルスを供給することによって壁電荷の逆転現象を防ぐことが可能になる。同時に、正極性の強化パルスの以後に負極性の強化パルスを供給することによって、走査電極駆動部に含まれるスイッチの数を減少させることが可能になり、これに従って製造の費用の節減も可能になる。

前記目的の外、本発明の他の目的および特徴は添付図面を参照した実施形態についての説明を通じて明らかに表れる。

以下、図６ないし図９を参照し、本発明の好ましい実施形態について説明する。

図６は本発明の第１実施形態によるプラズマディスプレイパネルの駆動方法を示す波形図である。

図６を参照すると、本発明の第１実施形態によるＰＤＰは、全画面を初期化させるための初期化期間、壁電荷の反転を防ぐための強化期間、セルを選択するためのアドレス期間および選択されたセルの放電を維持させるためのサステイン期間に分けて駆動される。

初期化期間において、セットアップ期間には全走査電極Ｙに上昇ランプ波形Ｒａｍｐ−uｐが同時に印加される。この上昇ランプ波形Ｒａｍｐ−uｐにより全画面のセル内には微かな放電が発生されることによってセル内に壁電荷が生成される。このような上昇ランプ波形Ｒａｍｐ−uｐはサステイン電圧Ｖｓからセットアップ電圧Ｖｓeｔuｐとサステイン電圧Ｖｓの合計の電圧まで上昇する。

上昇ランプ波形Ｒａｍｐ−uｐが供給された後、セットダウン期間には上昇ランプ波形Ｒａｍｐ−uｐのピーク電圧より低い正極性電圧Ｖｓから落ちる下降ランプ波形Ｒａｍｐ−ｄｏｗｎが走査電極Ｙに同時に印加される。下降ランプ波形Ｒａｍｐ−ｄｏｗｎはセル内に微かな消去放電を起こすことによって、セットアップ放電により生成された壁電荷および空間電荷のうち、不要な電荷を消去させ、全画面のセル内にアドレス放電に必要である壁電荷を均一に残留させる。実際的に、セットダウン期間のうち、所望の壁電荷の残留を可能にするため、下降ランプ波形Ｒａｍｐ−ｄｏｗｎはサステイン電圧Ｖｓから負極性の電圧−Ｖｙまで下降される。

強化期間には基底電位ＧＮＤからセットアップ電圧Ｖｓeｔuｐまで上昇する正極性の強化パルスＲａｍｐ−ｐが供給される。このような強化パルスＲａｍｐ−ｐは放電セルからの所望の壁電荷の形成を可能にするために微かな放電を起こす。詳細に説明すると、セットダウン期間のうち、大概の放電セルに含まれている走査電極Ｙには負極性の壁電荷が形成され、維持電極Ｚには正極性の壁電荷が形成される。しかし、一部の放電セルに含まれている走査電極Ｙには、図５のように正極性の壁電荷が形成される。強化期間のうちには正極性の強化パルスＲａｍｐ−ｐを供給し、全走査電極Ｙに負極性の壁電荷を形成させる。換言すると、セットダウン期間のうち、正極性の壁電荷が形成された走査電極Ｙも強化期間を経ることにつれて負極性の壁電荷を形成させるようになる。

アドレス期間には負極性スキャンパルスｓｃａｎが走査電極Ｙに順次印加されると同時に、アドレス電極Ｘに正極性のデータパルスｄａｔａが印加される。このスキャンパルスｓｃａｎとデータパルスｄａｔａの電圧差と初期化期間に生成された壁電圧とが加われることによって、データパルスｄａｔａが印加されるセル内にはアドレス放電が発生される。アドレス放電によって選択されたセル内には壁電荷が生成される。一方、本発明においては、強化期間のうち、全放電セルに形成された走査電極Ｙに負極性の壁電荷が形成されたため、安定したアドレス放電を起こすことができる。従って、ミスライティングおよび/または輝点誤放電現象を防ぐことができる。

一方、セットダウン期間およびアドレス期間のうち、維持電極Ｚにはサステイン電圧レベルＶｓの正極性直流電圧が供給される。そして、強化期間のうち、維持電極Ｚには基底電圧ＧＮＤが供給される。強化期間のうち、維持電極Ｚに基底電圧ＧＮＤが供給されることによって、安定した強化放電を起こすことができる。

サステイン期間には走査電極Ｙと維持電極Ｚに交代にサステインパルスｓuｓが印加される。そうなると、アドレス放電により選択されたセルはセル内の壁電圧とサステインパルスｓuｓとが加われることによって、毎サステインパルスｓuｓが印加される度に走査電極Ｙと維持電極Ｚとの間に面放電の形態にサステイン放電が発生される。終わりに、サステイン放電が完了された後にはパルス幅の小さな消去ランプ波形ｅｒａｓｅが維持電極Ｚに供給されることによって、セル内の壁電荷を消去させるようになる。

図７は本発明の第１実施形態による走査電極駆動部を概略的に示す図面である。

図７を参照すると、本発明の第１実施形態による走査電極駆動部は、エネルギー回収回路４１と、エネルギー回収回路４１とドライバ集積回路（Integrated Circuit : 以下「ＩＣ」）４２の間に接続される第４スイッチＱ４と、第４スイッチＱ４とドライブIＣ４２の間に接続される負極性電圧供給部４３およびスキャン基準電圧供給部４４と、第４スイッチＱ４と負極性電圧供給部４３およびスキャン基準電圧供給部４４の間に接続されるセットアップ供給部４５を備える。

ドライブIＣ４２はプッシュプル形態に接続され、エネルギー回収回路４１、負極性電圧供給部４３、セットアップ供給部４５およびスキャン基準電圧供給部４４から電圧信号が入力される第１０および第１１スイッチＱ１０、Ｑ１１に構成される。第１０および第１１スイッチＱ１０、Ｑ１１の間の出力ラインは走査電極ラインＹのうち、何れか一つに接続される。

エネルギー回収回路４１は走査電極ラインＹから回収されるエネルギーを充電するための外部キャパシタＣeｘＹと、外部キャパシタＣeｘＹに並列接続されたスイッチＱ１４、Ｑ１５と、第１ノードｎ１と第２ノードｎ２の間に接続されたインダクタＬｙと、サステイン電圧供給源Ｖｓと第２ノードｎ２の間に接続された第１スイッチＱ１と、第２ノードｎ２と基底電圧端子ＧＮＤの間に接続された第２スイッチＱ２に構成される。

このエネルギー回収回路４１の動作を説明すると次の通りである。外部キャパシタＣeｘＹにはＶｓ/２電圧が充電されていると仮定する。第１４スイッチＱ１４がターンオンされると、外部キャパシタＣeｘＹに充電された電圧は第１４スイッチＱ１４、第１ダイオードＤ１、インダクタＬｙおよび第４スイッチＱ４を経由してドライブIＣ４２に供給され、ドライブIＣ４２の未図示の内部ダイオードを通じて走査電極ラインＹに供給される。この際、インダクタＬｙは放電セルに等価的に形成される静電容量Ｃと直列ＬＣ共振回路を構成するようになるため、走査電極ラインＹには大略Ｖｓの電圧が供給される。

以後、第１スイッチＱ１がターンオンされる。このように第１スイッチＱ１がターンオンされるとサステイン電圧Ｖｓが第１スイッチＱ１とドライブIＣ４２を経由して走査電極ラインＹに供給される。所定の時間の後に第１スイッチＱ１はターンオフされ、第１５スイッチＱ１５はターンオンされる。この際、放電セルの静電容量Ｃに充電されたエネルギーはドライブIＣ４２、第４スイッチＱ４、第２ダイオードＤ２および第１５スイッチＱ１５を経由して外部キャパシタＣeｘＹに供給される。即ち、外部キャパシタＣeｘＹにＰＤＰからエネルギーが回収される。続いて、第１５スイッチＱ１５がターンオフされ、第２スイッチＱ２がターンオンされると、走査電極ラインＹ上の電圧は基底電圧ＧＮＤを維持する。このようにエネルギー回収回路４１はＰＤＰからエネルギーを回収した後、回収されたエネルギーをまたＰＤＰに供給することによって、セットアップ期間とサステイン期間の放電の際に過度の消費電力を低減させるようになる。

セットアップ供給部４５はセットアップ電圧源Ｖｓeｔuｐと第３ノードｎ３の間に接続された第４ダイオードＤ４および第３スイッチＱ３を備える。第４ダイオードＤ４は第３ノードｎ３からセットアップ電圧源Ｖｓeｔuｐの方に流れる逆方向の電流を遮る。このようなセットアップ供給部４５はエネルギー回収回路４１から供給されるＶｓの電圧とＶｓeｔuｐ電圧とを合計するための未図示のキャパシタを更に備える。同時に、第３スイッチＱ３の前段には第１可変抵抗Ｒ１が接続される。第１可変抵抗Ｒ１は第３スイッチＱ３のチャンネル幅が徐々に開かれるように制限することによって、所定の勾配を有する上昇ランプ波形Ｒａｍｐ−uｐが供給されることを可能にする。

セットアップ期間のうち、エネルギー回収回路４１から走査電極ラインＹにＶｓの電圧が供給される。この際、走査電極ラインＹはＶｓの電圧に急激に上昇する。以後、第３スイッチＱ３が未図示のタイミングコントローラからの制御信号ｓeｔuｐに応じて切換されることによって、所定の勾配を有する上昇ランプ波形Ｒａｍｐ−uｐが第３ノードｎ３（即ち、走査電極ラインＹ）に供給される。実際に、セットアップ期間のうち、未図示のキャパシタに合されたＶｓ＋Ｖｓeｔuｐの電圧値を有する上昇ランプ波形Ｒａｍｐ−uｐが第３ノードｎ３に供給される。

そして、セットアップ供給部４５は強化期間のうち、強化パルスＲａｍｐ−ｐ（上昇ランプ波形と同一な勾配を有する）を第３ノードｎ３を経由し、ドライブIＣ４２に供給する。ここで、強化パルスＲａｍｐ−ｐはＶｓeｔuｐの電圧まで上昇する。第３ノードｎ３に供給された強化パルスＲａｍｐ−ｐはドライブIＣ４２を経由し、走査電極Ｙに供給される。この際、放電セルには強化放電が発生され、これに従って走査電極Ｙには負極性の壁電荷が形成される。

スキャン基準電圧供給部４４はスキャン基準電圧源Ｖｓｃと第４ノードｎ４の間に接続される第８スイッチＱ８に構成される。第８スイッチＱ８はアドレス期間のうち、第４ノードｎ４にスキャン基準電圧Ｖｓｃを供給する。
負極性電圧供給部４３は第３ノードｎ３とスキャン電圧源−Ｖｙの間に並列に接続された第５スイッチＱ５および第６スイッチＱ６を備える。第５スイッチＱ５はセットダウン期間のうち、下降ランプ波形Ｒａｍｐ−ｄｏｗｎを第３ノードｎ３に供給する。このために、第５スイッチＱ５のゲート端子には第２可変抵抗Ｒ２が接続される。第２可変抵抗Ｒ２は第５スイッチＱ５のチャンネル幅が徐々に開かれるように制限することによって、所定の勾配を有する下降ランプ波形Ｒａｍｐ−ｄｏｗｎが供給されることを可能にする。第６スイッチＱ６はアドレス期間のうち、第３ノードｎ３にスキャンパルスｓｃａｎを供給する。

ここで、負極性電圧供給部４３に含まれている第５スイッチＱ５および第６スイッチＱ６は第３ノードｎ３に同一な電圧、即ち、スキャン電圧−Ｖｙの電圧を供給する。ここで、第５スイッチＱ５はセットダウン期間に用いられ、第６スイッチＱ６はアドレス期間に用いられるため、本発明の第１実施形態には負極性電圧供給部４３に二つのスイッチＱ５、Ｑ６が含まれるようになり、これに従って製造の費用が上昇する問題点が発生される。

このような問題点を克服するために、図８および図９のような本発明の第２実施形態による駆動方法および走査電極駆動部が提案される。図８および図９を説明する際、図６および図７と同一な機能をする波形（または構成）は同一な符号を割当することと共に、詳細な説明は省略する。

図８は本発明の第２実施形態によるプラズマディスプレイパネルの駆動方法を示す波形図である。

図８を参照すると、本発明の第２実施形態によるＰＤＰは、全画面を初期化させるための初期化期間、壁電荷の反転を防ぐための強化期間、セルを選択するためのアドレス期間および選択されたセルの放電を維持させるためのサステイン期間に分けて駆動される。

初期化期間のうち、セットアップ期間には全走査電極Ｙに上昇ランプ波形Ｒａｍｐ−uｐが供給される。この上昇ランプ波形Ｒａｍｐ−uｐによりセル内で微かな放電が発生されることによって、セル内に壁電荷が生成される。このような上昇ランプ波形Ｒａｍｐ−uｐはサステイン電圧Ｖｓからセットアップ電圧Ｖｓeｔuｐとサステイン電圧Ｖｓの合計の電圧まで上昇する。

セットダウン期間には全走査電極Ｙに下降ランプ波形Ｒａｍｐ−ｄｏｗｎが供給される。この下降ランプ波形Ｒａｍｐ−ｄｏｗｎによりセル内で微かな放電が発生されることによって、セル内に壁電荷を均一に残留させるようになる。このような下降ランプ波形Ｒａｍｐ−ｄｏｗｎはサステイン電圧Ｖｓから負極性のスキャン電圧−Ｖｙの電圧まで下降される。

強化期間には基底電位ＧＮＤからセットアップ電圧Ｖｓeｔuｐまで上昇する正極性の強化パルスＲａｍｐ−ｐが供給される。このような強化パルスＲａｍｐ−ｐは放電セルから所望の壁電荷の形成を可能にするように微かな放電を起こす。以後、強化期間には基底電位ＧＮＤから−Ｖｙ＋△電圧まで下降する負極性の強化パルスＲａｍｐ−dが供給される。このような負極性の強化パルスＲａｍｐ−dは正極性の強化パルスＲａｍｐ−ｐによって生成された壁電荷が消去されないように、スキャン電圧源−Ｖｙの電圧値より高い電圧値まで下降される。ここで、負極性の強化パルスＲａｍｐ−dが供給されることによって、アドレス期間の以前に走査電極ラインＹの電圧値をスキャン電圧源−Ｖｙの電圧値と類似な電圧値まで下降させることが可能になる。

アドレス期間には負極性のスキャンパルスｓｃａｎが走査電極Ｙに順次印加されると同時に、アドレス電極Ｘに正極性のデータパルスｄａｔａが印加されることによって放電セルを選択する。

一方、セットダウン期間およびアドレス期間のうち、維持電極Ｚにはサステイン電圧レベルＶｓの正極性直流電圧が供給される。そして、強化期間のうち、維持電極Ｚには基底電圧源ＧＮＤが供給される。

サステイン期間には走査電極Ｙと維持電極Ｚに交代にサステインパルスｓuｓを供給することによって、アドレス期間に選択された放電セルからサステイン放電を起こす。終わりに、サステイン放電が完了された後にはパルス幅の小さな消去ランプ波形ｅｒａｓｅが維持電極Ｚに供給されることによってセル内の壁電荷を消去させるようになる。

図９は本発明の第２実施形態による走査電極駆動部を示す図面である。

図９を参照すると、本発明の第２実施形態による走査電極駆動部は、エネルギー回収回路４１、エネルギー回収回路４１とドライブIＣ４２の間に接続される第４スイッチＱ４と、第４スイッチＱ４とドライブIＣ４２の間に接続される負極性電圧供給部５０およびスキャン基準電圧供給部４４と、第４スイッチＱ４と負極性電圧供給部５０およびスキャン基準電圧供給部４４の間に接続されるセットアップ供給部４５を備える。

ドライブIＣ４２はプッシュプル形態に接続され、自分に供給される電圧を選択的に走査電極Ｙに供給する。換言すると、ドライブIＣ４２は第１０スイッチＱ１０および第１１スイッチＱ１１に供給される電圧のうち、何れか一つを選択的に走査電極Ｙに供給する。このために、ドライブIＣ４２と並列に第９スイッチＱ９が設けられる。第９スイッチＱ９は選択的にドライブIＣ４２の両側段を電気的に分離させる。

エネルギー回収回路４１はサステイン期間のうち、ドライブIＣ４２にサステイン電圧値を有するサステインパルスｓuｓを供給する。同時に、エネルギー回収回路４１はセットアップ期間のうち、第３ノードｎ３にＶｓの電圧を供給する。

セットアップ供給部４５はセットアップ期間のうち、所定の勾配および電圧値Ｖｓ＋Ｖｓeｔuｐを有する上昇ランプ波形Ｒａｍｐ−uｐをドライブIＣ４２に供給する。同時に、セットアップ供給部４５は強化期間のうち、上昇ランプ波形Ｒａｍｐ−uｐと同一な勾配を有する正極性強化パルスＲａｍｐ−ｐをドライブIＣ４２に供給する。ここで、強化パルスＲａｍｐ−ｐはＶｓeｔuｐの電圧値まで上昇される。

スキャン基準電圧供給部４４はスキャン基準電圧源Ｖｓｃと第４ノードｎ4の間に接続される第８スイッチＱ８に構成される。第８スイッチＱ８はアドレス期間のうち、第４ノードｎ4（即ち、第１０スイッチＱ１０）にスキャン基準電圧Ｖｓｃを供給する。ここで、アドレス期間のうち、第９スイッチＱ９はターンオフ状態を維持する。

負極性電圧供給部５０は第３ノードｎ３とスキャン電圧源−Ｖｙの間に一つのスイッチ、即ち、第６スイッチＱ６を備える。第６スイッチＱ６のゲート端子には第６スイッチＱ６のチャンネル幅を制限して第３ノードｎ３に供給されるスキャン電圧−Ｖｙが所定の勾配を有して下降されることを可能にする第２可変抵抗Ｒ２が接続される。セットダウン期間のうち、第６スイッチＱ６がターンオンされ、第３ノードｎ３に下降ランプ波形Ｒａｍｐ−ｄｏｗｎを供給させる。第３ノードｎ３に供給された下降ランプ波形Ｒａｍｐ−ｄｏｗｎはドライブIＣ４２によって走査電極Ｙに供給される。

同時に、負極性電圧供給部５０は強化期間のうち、負極性の強化パルスＲａｍｐ−dを第３ノードｎ３に供給する。詳細に説明すると、走査電極Ｙに正極性の強化パルスＲａｍｐ−ｐが供給された後、第６スイッチＱ６がターンオンされる。第６スイッチＱ６がターンオンされると第３ノードｎ３は基底電圧ＧＮＤから所定の勾配を有して徐々に下降されるようになる。この際、ドライブIＣ４２は第３ノードｎ３に印加される電圧を走査電極Ｙに供給する。（即ち、走査電極Ｙに負極性の強化パルスＲａｍｐ−ｄが供給される）ここで、ドライブIＣ４２の第１１スイッチＱ１１は第３ノードｎ３の電圧値が−Ｖｙに下降されるようになる前にオフされる。従って、走査電極Ｙに供給される負極性の強化パルスＲａｍｐ−ｄは−Ｖｙの電圧まで下降されない。

一方、第６スイッチＱ６は負極性の強化パルスＲａｍｐ−dが供給された後、アドレス期間のうち、ターンオン状態を維持する。従って、第３ノードｎ３の電圧値はスキャン電圧−Ｖｙの電圧値を有する。アドレス期間のうち、ドライブIＣ４２は第３ノードｎ３または第４ノードｎ４に印加される電圧のうち、何れか一つの電圧を走査電極Ｙに供給する。換言すると、走査電極Ｙにスキャンパルスが供給される際、第３ノードｎ３に印加される電圧を走査電極Ｙに供給し、外の場合には第４ノードｎ４に印加される電圧を走査電極Ｙに供給する。

即ち、本発明の第２実施形態においては、アドレス期間の以前にドライブIＣ４２の一側段に供給される電圧値をスキャン電圧−Ｖｙと類似な電圧まで下降させることによって、負極性電圧駆動部５０に一つのスイッチＱ６のみが含まれるようになる。従って、本発明の第２実施形態においては製造の費用の節減が可能になる。

以上、説明した内容を通じて、当業者であれば本発明の技術思想を逸脱しない範囲内で種々なる変更および修正が可能であることが分かる。従って、本発明の技術的範囲は、明細書の詳細な説明に記載した内容に限定されるものではなく、特許請求の範囲により定めなければならない。

従来の３電極交流面放電型プラズマディスプレイパネルの放電セル構造を示す斜視図である。 従来のプラズマディスプレイパネルの一フレームに含まれているサブフィルドを示す図面である。 図２に示したサブフィルドのうち、電極に印加される駆動波形を示す波形図である。 図２に示した初期化期間のうち、電極に形成される壁電荷を示す図面である。 図２に示した初期化期間のうち、一部の放電セルに形成される壁電荷を示す図面である。 本発明の第１実施形態によるプラズマディスプレイパネルの駆動方法を示す波形図である。 本発明の第１実施形態による走査電極駆動部を示す回路図である。 本発明の第２実施形態によるプラズマディスプレイパネルの駆動方法を示す波形図である。 本発明の第２実施形態による走査電極駆動部を示す回路図である。

Claims (8)

1. 初期化期間のうち、走査電極に上昇ランプ波形を供給すると共に、前記初期化期間に続く強化期間のうち、前記走査電極に正極性の強化パルスを供給するためのセットアップ供給部と、
   前記初期化期間のうち、前記走査電極に下降ランプ波形を供給すると共に、前記強化期間のうち、前記走査電極に負極性の強化パルスを供給するための負極性電圧供給部とを備えることを特徴とするプラズマディスプレイパネルの駆動装置。
2. 前記負極性電圧供給部は一つのスイッチング素子のみを備えることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動装置。
3. 前記負極性電圧供給部はドライブ集積回路の一側とスキャン電圧源の間に設けられるスイッチング素子と、
   前記スイッチング素子のゲート端子に接続され、前記スイッチング素子のチャンネル幅を制限するための可変抵抗とを備えることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動装置。
4. 前記負極性の強化パルスは前記下降ランプ波形の電圧値より高い電圧まで下降されることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動装置。
5. 前記スイッチング素子は前記負極性の強化パルスが供給される期間からアドレス期間までターンオン状態を維持することを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動装置。
6. 一フレームが複数のサブフィルドを含むプラズマディスプレイパネルの駆動方法において、
   前記フレームに含まれた少なくとも一つ以上のサブフィルドは、全放電セルに壁電荷を形成させるための初期化期間と、
   前記全放電セルに所望の壁電荷を形成させるために走査電極に正極性の強化パルスを供給する第１強化期間と、
   前記正極性の強化パルスが供給された後、負極性の強化パルスを供給するための第２強化期間と、
   前記放電セルを選択するためにアドレス放電を起こすアドレス期間と、
   前記アドレス放電が発生された放電セルで階調値に応じる所定の回数のサステイン放電を起こすサステイン期間とを含むことを特徴とするプラズマディスプレイパネルの駆動方法。
7. 前記初期化期間はセットアップ期間とセットダウン期間に分類され、
   前記セットアップ期間のうち、サステイン電圧からサステイン電圧とセットアップ電圧の合計の電圧まで勾配を有して上昇する上昇ランプ波形が供給されることと、
   前記セットダウン期間のうち、前記サステイン電圧から負極性の電圧まで勾配を有して下降する下降ランプ波形が供給されることとを特徴とする請求項６に記載のプラズマディスプレイパネルの駆動方法。
8. 前記負極性の強化パルスは前記負極性の電圧より高い電圧まで勾配を有して下降することを特徴とする請求項７に記載のプラズマディスプレイパネルの駆動方法。
   

Images