JP2006339180A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006339180A JP2006339180A JP2005158343A JP2005158343A JP2006339180A JP 2006339180 A JP2006339180 A JP 2006339180A JP 2005158343 A JP2005158343 A JP 2005158343A JP 2005158343 A JP2005158343 A JP 2005158343A JP 2006339180 A JP2006339180 A JP 2006339180A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor device
- tape
- wire
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】半導体チップを形成するチップ形成部17を縦横に配置したウエハ15を準備する。ウエハ15の電極4を有する面の各チップ形成部17に、縦横にランド8を配列したテープ6を貼り付ける。ワイヤボンディングを行って、ワイヤ9の一端をチップ形成部17の電極4に接続し他端をバンプ電極形成位置に接続する。ワイヤ9が長い場合はワイヤ9の途中を前記ランド8に接続する。ウエハ15の全域にランド8及びワイヤ9を覆う絶縁性の樹脂層20を形成する。樹脂層20に選択的に孔を設け、所定のランド8を露出させ、孔底のランド8に接続されるバンプ電極5を形成する。ウエハ15に支持用テープ41を貼り付けた後、支持用テープの途中深さに到達する溝43を縦横に形成して樹脂層20及びウエハ15を切断する。テープ41を除去して複数の半導体装置を製造する。
【選択図】図20
Description
本発明も再配線技術に係わるものである。
本発明の他の目的は、製造コストの低減が達成できるCSP型の半導体装置の製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
所定の回路素子が形成され前記回路素子の複数の電極が第1の面に形成された半導体チップと、
第1の面に複数の導電性のランドを配置し、前記第1の面の反対面となる第2の面を前記半導体チップの前記電極から外れた第1の面に接着剤を介して貼り付けたテープと、
前記半導体チップの所定の電極に一端を接続し、他端を所定の前記ランドに接続してなる導電性のワイヤと、
前記半導体チップの第1の面側に設けられ、前記電極、前記ランド及び前記ワイヤを覆う絶縁性樹脂からなる封止体と、
前記封止体に設けられ、底に所定の前記ランドが露出する孔と、
前記孔部分に突出形成され、前記孔底の前記ランドに電気的に接続される外部電極端子とを有することを特徴とする。
このような半導体装置は、以下の工程を有する製造方法で製造される。
(a)所定の回路素子が形成され前記回路素子の複数の電極が第1の面に形成されたチップ形成部をマトリクス状に配置した半導体基板からなるウエハを準備する工程、
(b)第1の面に複数の導電性のランドを配置した絶縁性のテープを、前記ウエハの各チップ形成部の前記電極から外れた位置に、前記第1の面の反対面となる第2の面を介して接着剤で貼り付ける工程、
(c)前記各チップ形成部の前記電極と前記ランドを導電性のワイヤで接続する工程、
(d)前記ウエハの第1の面に前記電極、ランド及び前記ワイヤを覆うように絶縁性樹脂からなる樹脂層を形成する工程、
(e)前記所定のランドを露出させるように前記樹脂層に孔を設ける工程、
(f)前記孔部分に前記孔の底のランドに接続される突出した外部電極端子を形成する工程、
(g)前記ウエハ及び前記樹脂層をチップ形成部の境界に沿って縦横に切断してチップ形成部を個片化する工程によって製造される。
なお、樹脂層24の形成は、トランスファモールディング装置によって形成することもできる。
(1)半導体装置1は、その製造において、半導体チップ2の電極4にワイヤ9の一端9aを接続した後、半導体チップ表面に貼り付けたテープ6(マトリクステープ6)の最外周や2列目に位置するランド8にワイヤ9の途中部分を中継的に接続し(中継接続9c)、ついで所定位置のランド8に他端9bを接続している。また、ワイヤ9の他端9bが接続されたランド8上の樹脂層24部分には孔10が設けられ、この孔10部分に突起電極である外部電極端子5を形成する構造になっている。このため、ランド付きテープ(マトリクステープ6)及びワイヤ配線による再配線構造によって外部電極端子5の配置位置を自由に選択できる効果がある。即ち、マトリクステープ6のランド8へのワイヤ9の引き回しの変更と、その変更に合わせたその後の外部電極端子5の形成によって外部電極端子5の配置位置を自由に選択できる。
本実施例2の半導体装置の製造方法においても、実施例1と同様な効果を得ることができる。
Claims (20)
- 所定の回路素子が形成され前記回路素子の複数の電極が第1の面に形成された半導体チップと、
第1の面に複数の導電性のランドを配置し、前記第1の面の反対面となる第2の面を前記半導体チップの前記電極から外れた第1の面に接着剤を介して貼り付けたテープと、
前記半導体チップの所定の電極に一端を接続し、他端を所定の前記ランドに接続してなる導電性のワイヤと、
前記半導体チップの第1の面側に設けられ、前記電極、前記ランド及び前記ワイヤを覆う絶縁性樹脂からなる封止体と、
前記封止体に設けられ、底に所定の前記ランドが露出する孔と、
前記孔部分に突出形成され、前記孔底の前記ランドに電気的に接続される外部電極端子とを有することを特徴とする半導体装置。 - 前記ワイヤはその途中部分が所定の前記ランドに接続されていることを特徴とする請求項1に記載の半導体装置。
- 前記一部のワイヤは高いループを描いて張り巡らされ、前記高いループ部分の下方には交差して低いループを描いて張り巡らされるワイヤが位置していることを特徴とする請求項1に記載の半導体装置。
- 前記ワイヤの前記他端が接続される前記ランドに重ねて前記外部電極端子が形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記テープにはマトリクス状に前記ランドが配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体チップの電極は前記半導体チップの周縁に沿って配置され、前記半導体チップの中央側に前記テープが貼り付けられていることを特徴とする請求項1に記載の半導体装置。
- 前記孔は隣接する複数の前記ランド上に亘って設けられ、前記孔底の複数の前記ランドが前記外部電極端子に接続されていることを特徴とする請求項1に記載の半導体装置。
- 前記半導体チップの周縁は前記封止体の周縁と一致していることを特徴とする請求項1に記載の半導体装置。
- (a)所定の回路素子が形成され前記回路素子の複数の電極が第1の面に形成されたチップ形成部をマトリクス状に配置した半導体基板からなるウエハを準備する工程、
(b)第1の面に複数の導電性のランドを配置した絶縁性のテープを、前記ウエハの各チップ形成部の前記電極から外れた位置に、前記第1の面の反対面となる第2の面を介して接着剤で貼り付ける工程、
(c)前記各チップ形成部の前記電極と前記ランドを導電性のワイヤで接続する工程、
(d)前記ウエハの第1の面に前記電極、ランド及び前記ワイヤを覆うように絶縁性樹脂からなる樹脂層を形成する工程、
(e)前記所定のランドを露出させるように前記樹脂層に孔を設ける工程、
(f)前記孔部分に前記孔の底のランドに接続される突出した外部電極端子を形成する工程、
(g)前記ウエハ及び前記樹脂層をチップ形成部の境界に沿って縦横に切断してチップ形成部を個片化する工程を有することを特徴とする半導体装置の製造方法。 - 前記工程(b)では、前記ランドをマトリクス状に配置した前記テープを前記各チップ形成部に貼り付けることを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記工程(c)では、前記ワイヤの途中部分を所定の前記ランドに接続することを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記工程(c)では、前記ワイヤを低いループを描くように張り巡らせたり、高いループを描くように張り巡らせたりし、前記高いループ部分は前記低いループ部分に対して接触することなく交差するように形成することを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記工程(d)では、前記樹脂層をエポキシ樹脂で形成し、
前記工程(e)では、前記樹脂層を選択的なエッチングによって前記孔を形成することを特徴とする請求項9に記載の半導体装置の製造方法。 - 前記工程(g)では、前記ウエハの第2の面に支持用テープを貼り付けた後、前記ウエハの第1の面側からダイシングブレードで前記樹脂層及び前記ウエハを切断し、切断による切断溝の底を前記支持用テープの接着表面乃至途中深さに至る深さとし、ついで前記支持用テープを剥離することを特徴とする請求項9に記載の半導体装置の製造方法。
- (a)所定の回路素子が形成され前記回路素子の複数の電極が第1の面に形成されたチップ形成部をマトリクス状に配置した半導体基板からなるウエハを準備する工程、
(b)第1の面に複数の導電性のランドを配置した絶縁性のテープを、前記ウエハの各チップ形成部の前記電極から外れた位置に、前記第1の面の反対面となる第2の面を介して接着剤で貼り付ける工程、
(c)前記各チップ形成部の前記電極と前記ランドを導電性のワイヤで接続する工程、
(d)前記ワイヤが接続された所定の前記ランド上に突出した外部電極端子を形成する工程、
(e)前記ウエハの第1の面全体に前記電極、ランド及び前記ワイヤを覆い、かつ前記外部電極端子が露出するように絶縁性樹脂からなる樹脂層を形成する工程、
(f)前記ウエハ及び前記樹脂層をチップ形成部の境界に沿って縦横に切断してチップ形成部を個片化する工程を有することを特徴とする半導体装置の製造方法。 - 前記工程(b)では、前記ランドをマトリクス状に配置した前記テープを前記各チップ形成部に貼り付けることを特徴とする請求項15に記載の半導体装置の製造方法。
- 前記工程(c)では、前記ワイヤの途中部分を所定の前記ランドに接続することを特徴とする請求項15に記載の半導体装置の製造方法。
- 前記工程(c)では、前記ワイヤを低いループを描くように張り巡らせたり、高いループを描くように張り巡らせたりし、前記高いループ部分は前記低いループ部分に対して接触することなく交差するように形成することを特徴とする請求項15に記載の半導体装置の製造方法。
- 前記工程(e)では、トランスファモールディング装置によって前記樹脂層を形成するものであり、
前記トランスファモールディング装置の成形金型を構成する下型は、前記ウエハの第2の面に接触するパーティング面を有し、
前記トランスファモールディング装置の成形金型を構成する上型は、前記バンプ電極に対面して半球状窪みを有するキャビティを有し、
前記ウエハを挟んで前記下型と前記上型を型締めする際、前記ウエハの第1の面側と前記上型との間に弾力性のあるシートを介在させて型締めを行い、その後トランスファモールディングすることを特徴とする請求項15に記載の半導体装置の製造方法。 - 前記工程(f)では、前記ウエハの第2の面に支持用テープを貼り付けた後、前記ウエハの第1の面側からダイシングブレードで前記樹脂層及び前記ウエハを切断し、切断による切断溝の底を前記支持用テープの接着表面乃至途中深さに至る深さとし、ついで前記支持用テープを剥離することを特徴とする請求項15に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158343A JP2006339180A (ja) | 2005-05-31 | 2005-05-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158343A JP2006339180A (ja) | 2005-05-31 | 2005-05-31 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006339180A true JP2006339180A (ja) | 2006-12-14 |
Family
ID=37559524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005158343A Pending JP2006339180A (ja) | 2005-05-31 | 2005-05-31 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006339180A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0837253A (ja) * | 1994-07-22 | 1996-02-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法並びに実装方法 |
-
2005
- 2005-05-31 JP JP2005158343A patent/JP2006339180A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0837253A (ja) * | 1994-07-22 | 1996-02-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法並びに実装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6498392B2 (en) | Semiconductor devices having different package sizes made by using common parts | |
US20090127682A1 (en) | Chip package structure and method of fabricating the same | |
JP2010147070A (ja) | 半導体装置 | |
JP2002118201A (ja) | 半導体装置およびその製造方法 | |
JP2012238725A (ja) | 半導体装置とその製造方法、およびそれを用いた半導体モジュール | |
CN107644860A (zh) | 集成扇出型封装 | |
TWI247371B (en) | Semiconductor package and method for manufacturing the same | |
TW201505145A (zh) | 半導體裝置及其製造方法 | |
JP2002110718A (ja) | 半導体装置の製造方法 | |
JP5619381B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH07321244A (ja) | 電子部品および電子部品の製造方法 | |
US9024439B2 (en) | Substrates having bumps with holes, semiconductor chips having bumps with holes, semiconductor packages formed using the same, and methods of fabricating the same | |
WO2014203739A1 (ja) | 半導体装置及びその製造方法 | |
JP2009188260A (ja) | 半導体装置および実装基板 | |
CN112670252A (zh) | 具有分离的衬底区段的封装体 | |
JP2010010269A (ja) | 半導体装置、半導体装置製造用中間体およびそれらの製造方法 | |
JP2000114206A (ja) | 半導体パッケージの製造方法 | |
JP4497304B2 (ja) | 半導体装置及びその製造方法 | |
KR20150120177A (ko) | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
JP2006339180A (ja) | 半導体装置及びその製造方法 | |
JP2006294832A (ja) | 半導体装置の製造方法 | |
JP5025443B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2011243800A (ja) | 半導体装置の製造方法 | |
JP2000252314A (ja) | 半導体パッケージとその製造方法 | |
TW202236446A (zh) | 半導體裝置之製造方法及半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061219 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100616 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101013 |