[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006339180A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006339180A
JP2006339180A JP2005158343A JP2005158343A JP2006339180A JP 2006339180 A JP2006339180 A JP 2006339180A JP 2005158343 A JP2005158343 A JP 2005158343A JP 2005158343 A JP2005158343 A JP 2005158343A JP 2006339180 A JP2006339180 A JP 2006339180A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor device
tape
wire
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005158343A
Other languages
English (en)
Inventor
Kiyomi Naganuma
清美 長沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Akita Electronics Systems Co Ltd
Original Assignee
Akita Electronics Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Akita Electronics Systems Co Ltd filed Critical Akita Electronics Systems Co Ltd
Priority to JP2005158343A priority Critical patent/JP2006339180A/ja
Publication of JP2006339180A publication Critical patent/JP2006339180A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体チップの電極位置のバンプ電極再配線構造変更が容易な方法の提供。
【解決手段】半導体チップを形成するチップ形成部17を縦横に配置したウエハ15を準備する。ウエハ15の電極4を有する面の各チップ形成部17に、縦横にランド8を配列したテープ6を貼り付ける。ワイヤボンディングを行って、ワイヤ9の一端をチップ形成部17の電極4に接続し他端をバンプ電極形成位置に接続する。ワイヤ9が長い場合はワイヤ9の途中を前記ランド8に接続する。ウエハ15の全域にランド8及びワイヤ9を覆う絶縁性の樹脂層20を形成する。樹脂層20に選択的に孔を設け、所定のランド8を露出させ、孔底のランド8に接続されるバンプ電極5を形成する。ウエハ15に支持用テープ41を貼り付けた後、支持用テープの途中深さに到達する溝43を縦横に形成して樹脂層20及びウエハ15を切断する。テープ41を除去して複数の半導体装置を製造する。
【選択図】図20

Description

本発明は半導体装置及びその製造方法に係わり、特に、半導体チップの一面に設けた電極位置で規定されていた外部電極端子位置を、バンプ電極を有する再配線構造によって外部電極端子を所定の位置に変更できる技術に適用して有効な技術に関する。
半導体装置(半導体デバイス)は、より一層小型化が要請されている。この小型化を図るため、半導体チップを覆う封止体(パッケージ)の外形寸法を半導体チップの外形寸法に一致させる、いわゆるCSP(chip size Package)が開発されている(例えば、特許文献1)。
特許文献1には、リアルタイプのLGAタイプの半導体装置を製造する方法が開示されている。この方法では、半導体ウエーハの各良品半導体チップ上にインターポーザを固定した後、インターポーザのインナーバンプと良品半導体チップの電極パッドを熱厚着で接合し、半導体ウエーハを半導体チップ毎に切断して複数の半導体装置を製造する。インターポーザは、半導体チップの外形寸法(平面サイズ)と同等かあるいはより小さくなるベースフィルムを有している。ベースフィルムの一方の主面上にはインナーバンプを有する配線層を有している。また、ベースフィルムはスルーホールが設けられ、このスルーホール部分にはベースフィルムの他方の主面上に突出するバンプ状のランドが設けられている。ベースフィルムの一方の主面上に接着剤を塗布し、この接着剤でインターポーザを半導体ウエーハに接続する。
特開2002−110856号公報
半導体チップの一面に設けた電極を外部電極端子とする半導体装置では、外部電極端子の配列は特定されてしまう。半導体装置を組み込む製品においては、半導体チップの電極配置とは異なる電極配置を外部電極端子として使用したい場合もある。このようなことから、外部電極端子を有する再配線構造を半導体チップの一面側に形成することによって、所望の外部電極端子配置を有する半導体装置を製造する技術が提案されている。この技術の一例として、特許文献1に記載された技術が知られている。
本発明も再配線技術に係わるものである。
本発明の目的は、再配線による外部電極端子の配置変更が容易な半導体装置の製造方法を提供することにある。
本発明の他の目的は、製造コストの低減が達成できるCSP型の半導体装置の製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)半導体装置は、
所定の回路素子が形成され前記回路素子の複数の電極が第1の面に形成された半導体チップと、
第1の面に複数の導電性のランドを配置し、前記第1の面の反対面となる第2の面を前記半導体チップの前記電極から外れた第1の面に接着剤を介して貼り付けたテープと、
前記半導体チップの所定の電極に一端を接続し、他端を所定の前記ランドに接続してなる導電性のワイヤと、
前記半導体チップの第1の面側に設けられ、前記電極、前記ランド及び前記ワイヤを覆う絶縁性樹脂からなる封止体と、
前記封止体に設けられ、底に所定の前記ランドが露出する孔と、
前記孔部分に突出形成され、前記孔底の前記ランドに電気的に接続される外部電極端子とを有することを特徴とする。
また、前記ワイヤはその途中部分が所定の前記ランドに接続されている。前記一部のワイヤは高いループを描いて張り巡らされ、前記高いループ部分の下方には交差して低いループを描いて張り巡らされるワイヤが位置している。前記ワイヤの前記他端が接続される前記ランドに重ねて前記外部電極端子が形成されている。前記テープにはマトリクス状に前記ランドが配置されている。前記半導体チップの電極は前記半導体チップの周縁に沿って配置され、前記半導体チップの中央側に前記テープが貼り付けられている。前記半導体チップの周縁は前記封止体の周縁と一致している。
このような半導体装置は、以下の工程を有する製造方法で製造される。
半導体装置は、
(a)所定の回路素子が形成され前記回路素子の複数の電極が第1の面に形成されたチップ形成部をマトリクス状に配置した半導体基板からなるウエハを準備する工程、
(b)第1の面に複数の導電性のランドを配置した絶縁性のテープを、前記ウエハの各チップ形成部の前記電極から外れた位置に、前記第1の面の反対面となる第2の面を介して接着剤で貼り付ける工程、
(c)前記各チップ形成部の前記電極と前記ランドを導電性のワイヤで接続する工程、
(d)前記ウエハの第1の面に前記電極、ランド及び前記ワイヤを覆うように絶縁性樹脂からなる樹脂層を形成する工程、
(e)前記所定のランドを露出させるように前記樹脂層に孔を設ける工程、
(f)前記孔部分に前記孔の底のランドに接続される突出した外部電極端子を形成する工程、
(g)前記ウエハ及び前記樹脂層をチップ形成部の境界に沿って縦横に切断してチップ形成部を個片化する工程によって製造される。
また、前記工程(b)では、前記ランドをマトリクス状に配置した前記テープを前記各チップ形成部に貼り付ける。前記工程(c)では、前記ワイヤの途中部分を所定の前記ランドに接続する。前記工程(c)では、前記ワイヤを低いループを描くように張り巡らせたり、高いループを描くように張り巡らせたりし、前記高いループ部分は前記低いループ部分に対して接触することなく交差するように形成する。前記工程(d)では、前記樹脂層をエポキシ樹脂で形成し、前記工程(e)では、前記樹脂層を選択的なエッチングによって前記孔を形成する。前記工程(g)では、前記ウエハの第2の面に支持用テープを貼り付けた後、前記ウエハの第1の面側からダイシングブレードで前記樹脂層及び前記ウエハを切断し、切断による切断溝の底を前記支持用テープの接着表面乃至途中深さに至る深さとし、ついで前記支持用テープを剥離する。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記(1)の手段によれば、(a)半導体装置は、その製造において、半導体チップの電極にワイヤの一端を接続した後、半導体チップ表面に貼り付けたテープの最外周や2列目に位置するランドにワイヤの途中部分を中継的に接続し、ついで所定位置のランドに他端を接続している。また、ワイヤの他端が接続されたランド上の樹脂層部分には孔が設けられ、この孔部分に突起電極である外部電極端子を形成する構造になっている。このため、ランド付きテープ及びワイヤ配線による再配線構造によって外部電極端子の配置位置を自由に選択できる効果がある。
(b)ランドはテープにマトリクス状に複数配置されていること、ワイヤはその途中部分が所定のランドに接続されること、低いループのワイヤ上を交差するように高いループのワイヤを張ること等によって、テープ上にワイヤを自由に配線できるため、再配線が容易になり、所望位置に外部電極端子を形成することができる。
(c)再配線のために使用するテープは、一面にマトリクス状にランド(導体層)を有するマトリクステープ構造であり、基板の両面に配線層を有するインターポーザ等に比較してコストが安い。この結果、マトリクステープ使用の半導体装置の製造コストの低減が達成される。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図1乃至図21は本発明の実施例1の半導体装置及びその製造方法に係わる図である。図1乃至図8は半導体装置の構造に係わる図であり、図9乃至図21は半導体装置の製造方法に係わる図である。
本実施例1の半導体装置1は、図1に示すように四角形の半導体チップ2を有している。この半導体チップ2の第1の面2aには、図2に示すように半導体チップ2と一致する四角形の封止体3が重なる構造となっている。半導体チップ2は、厚さ100μm(厚さ100μm〜〜200μm程度でもよい)のシリコン基板からなり、図示しないが所定の回路素子が形成され、第1の面2aには回路素子に繋がる電極4(図5及び図8参照)が設けられている。図2では、半導体チップ2の第1の面2aは下面となり、その反対面となる第2の面2bは上面となっている。
封止体3は、例えば、エポキシ樹脂等の絶縁性樹脂によって形成されている。また、図2及び図3に示すように、封止体3の第1の面3a(図2では下面)側には複数の外部電極端子5が設けられている。これら外部電極端子5は突起電極で構成されている。外部電極端子5は、例えば、半田ボールによって形成されるバンプ電極となっている。外部電極端子5は、半導体チップ2の中央寄りに3列6行配置される構造になっている。
図4に示すように、半導体チップ2の第1の面2aには、絶縁性樹脂からなるテープ6が接着剤7によって貼り付けられている。テープ6は、例えば、厚さ100μmのポリイミド樹脂で形成され、露出する第1の面6aにはマトリクス状に四角形のランド8が設けられている。ランド8はテープ6の第1の面6aに設けた35μmの厚さの銅箔を格子状にエッチングすることによって形成される。また、ランド8の表面には図示しないが数μmの厚さのAuめっき膜が形成されている。このAuめっき膜は、後述するワイヤの接続性を高めるため、また、半田ボールの接続によって外部電極端子5を形成するために設けられる。ランド8は、例えば、一辺が0.05mmとなる正方形となり、0.1mmピッチで配置されている。
図8には、封止体3を取り除いた半導体チップ2の平面が示されている。この図8おいて、横軸をX軸、縦軸をY軸とした場合、四角形の半導体チップ2のY軸に沿う2辺に沿って電極4がそれぞれ1列配置されている。また、ランド8は、特に限定はされないが、図8では、X軸に沿って11列、Y軸に沿って11行配列されている。
各電極4と所定のランド8は導電性のワイヤ9で電気的に接続されている。ワイヤ9は直径20〜30μmのものが選択使用される。本実施例1では、ワイヤ9は直径25μmのAu線が使用される。ワイヤ9の一端9aが電極4に接続され、他端9bが所定のランド8に接続されている。また、必要に応じて、ワイヤ9の途中部分が所定のランド8に中継接続9cされている。本実施例1では、ランド8に半田ボールを接続して形成される外部電極端子5は、図8に点線円で示すように、4行目、6行目、8行目でかつ奇数列目のランド8上に形成される。
4行目、6行目、8行目でかつ奇数列目のランド8上の封止体3には、図4及び図5に示すように孔10が設けられている。この孔10の底にはランド8が露出している。また、孔10部分には、半田ボールで形成されたバンプ電極が充填されている。このバンプ電極はランド8に接続され、かつ孔10から封止体3の表面(第1の面3a)側に盛り上がるように突出して外部電極端子5を形成している。外部電極端子5を形成する半田ボールは、端子ピッチが0.5mmの場合は、直径0.30mmが使用される。半田ボールはPbSnまたはSnAgで形成される。封止体3の厚さは半田ボールの1/2以下とし、例えば、0.1mmとなっている。また、孔10は直径0.25mmとなっている。
図8において、ワイヤ9に重なるように示す白丸部分が、電極4及びランド8とワイヤ9との接続位置を示す。また、必ずしも特定されるわけではないが、図8においては、ワイヤ9の接続終端である他端9bが外部電極端子5の形成位置に位置している。
一方、図8に示すように、一部のワイヤ9は交差している。図5は図8のB−B線、換言するならば、図1のB−B線に沿う断面である。また、図6及び図7は図5の左端部分及び右端部分を示す拡大断面図である。図6には、ワイヤ9の交差部分が断面で示されている。図5及び図6に示すように、黒丸で示す一方のワイヤ9は低いループ9fを描いて張り巡らされ、他方のワイヤ9は高いループ9gを描いて張り巡らされている。従って、高いループ9gの下方には交差して低いループ9fを描いて張り巡らされるワイヤ9が位置している。
交差部分以外のワイヤ9は低いループ9fあるいはそれ以下の低さで張り巡らされている。例えば、低いループ9fの高さは50μm、高いループ9gの高さは100μmであり、高いループ9gと低いループ9fのワイヤ間には25μmの間隔(隙間)がある。従って、この隙間に絶縁性樹脂が充填されるため、ワイヤ間の電気的絶縁性は充分維持され、ショート不良が発生しないようになっている。なお、図8においてワイヤ9による配線状態は一部のみを示す。
つぎに、本実施例1の半導体装置1の製造方法について、図9乃至図21を参照しながら説明する。本実施例1の半導体装置は、図9のフローチャートで示すように、ウエハ準備(S01)、テープ貼り付け(S02)、ワイヤボンディング(S03)、樹脂層形成(S04)、エッチング(ボール実装位置:S05)、ボール実装(S06)、個片化(S07)の各工程を経て製造される。
半導体装置1の製造においては、図10(a)に示すようにウエハ(半導体ウエハ)15が準備される(S01)。ウエハ15は厚さ100μmのシリコン基板からなり、1縁に直線的に延在する方向識別用のオリエンテーション・フラット16を有する円板となっている。そして、このオリエンテーション・フラット16を基準に、縦横に四角形のチップ形成部17がマトリクス状に整列配置されている。ウエハ15は、最終的には、ダイシングブレードによって縦横に切断されて半導体装置1となる。切断はチップ形成部17の縁に沿って行われる。この切断によってウエハ15の各チップ形成部17は、半導体装置1の半導体チップ2となる。
オリエンテーション・フラット16は、例えば、図8の電極4の配列方向であるY方向に沿って延在している。チップ形成部17の構造は、既に図1、図5及び図8を用いて説明した構造である。図12は単一のチップ形成部17を拡大して示すウエハ15の第1の面15aを示す図である。二点鎖線による四角形部分がチップ形成部17である。第1の面15aにおいて、各チップ形成部17には対面する一対の辺(図12では左右の辺)の内側に、辺に沿って回路素子に繋がる電極4が一列に配置されている。電極列と電極列との間は広い空間となり、テープ貼り付け面18を構成している。
つぎに、図10(a)に示すように、ウエハ15の第1の面15aの各チップ形成部17にテープ6を貼り付ける(S02)。テープ6はチップ形成部17の中央寄りであるテープ貼り付け面18に貼り付けられる。図10(a)では、ノズル20の下面側に設けた複数の分岐ノズル21でそれぞれテープ6を真空吸着保持して、ウエハ15の所定位置に運び、テープ6の下面の接着剤7によって各テープ6を各チップ形成部17上に貼り付ける。ノズル20は図示しない三次元的に移動制御される本体から延在するアーム22に支持されている。従って、本体の移動制御により、図示しない供給テーブル上のテープ6を真空吸着保持してウエハ15上に移送することができる。また、アーム22は伸縮自在に制御される。
ウエハ15において、不良のチップ形成部17が存在する場合には、1本のノズルで1個ずつテープ6を移送して、良品であるチップ形成部17上のみにテープ6を貼り付けるようにしてもよい。この方法で、以降の外部電極端子5の搭載も不良のチップ形成部に行わないようにすれば、不良品の製造が抑えられ、無駄がなくなる。
図13はチップ形成部17上にテープ6を貼り付けた平面図であり、図14はその拡大断面図である。図14において、2本の二点鎖線間が単一のチップ形成部17である。以降の図においても、2本の二点鎖線で単一のチップ形成部17の領域を示す。
テープ6を接着する接着剤7は、例えば、テープ6の第2の面に設けた粘着層を使用する。この場合、供給テーブル上からテープ6を取り外す際は、下方から突き上げ針で上面にテープ6を貼り付けたメインテープを突き上げてテープ6を浮かせて接着力を弱め、この状態で分岐ノズル21で真空吸着して分岐ノズル21の下面に保持する。また、接着の他の方法としては、ディスペンサによって各チップ形成部17のテープ貼り付け面18に接着剤7を塗布し、その後テープ6を接着剤7上に貼り付け、接着剤7を硬化処理してテープ6をテープ貼り付け面18に貼り付ける方法がある。
テープ6は、図13及び図14に示すように、電極4の配置位置から外れた中央寄りに貼り付けられる。テープ6は四角形となり、その第1の面6aにマトリクス状に四角形のランド8が配列されている。ランド8は既に説明したように厚さ35μmの導体層で形成され、11行11列の状態にマトリクス状に配置されている。ランド8がマトリクス状に配置されていることから、このテープ6をマトリクステープ6とも呼称する。マトリクステープ6の第1の面6aの反対面となる第2の面が、図14に示すように、接着剤7によってチップ形成部17の第1の面15aに貼り付けられる。
つぎに、図10(b)に示すように、各チップ形成部17において、電極4とランド8をワイヤ9によって電気的に接続する(ワイヤボンディング:S03)。図10(b)は接続されるワイヤ9を模式的に示すものである。図15及び図16は、ワイヤの接続状態を示すチップ形成部17の拡大図である。図15は図8に対応し、図16は上下が逆であるが一部は図5に対応するものである。図15及び図8において、ワイヤ9に重なるように示す白丸部分が、電極4及びランド8とワイヤ9との接続位置を示す。
ワイヤボンディングは、例えば、ワイヤ9として25μm直径の金線を用い、接続時超音波振動を行う熱厚着法によってワイヤボンディングを行う。図示しないキャピラリと呼称される筒状のボンディング工具でワイヤ9を保持し、ワイヤ9の先端(一端)を球状化した後、電極4にワイヤ9の先端(一端9a)を接続し、その後中継接続9cを必要に応じて1乃至複数回行った後、最終ボンディングを外部電極端子5を設けるランド8に行ってワイヤ9の他端9bをランド8に接続する。最終ボンディング後、ワイヤ9をクランプして引っ張ることによってワイヤ9は切断されるため、ワイヤ9の他端9bが最終ボンディングを行ったランド8に接続されることになる。図17には孔10の底に位置する最終ボンディング位置となるランド8が示されている。そして、これら四角形のランド8上に小さい円で示される部分が、ワイヤ9の切断端面であり、他端9bである。
ワイヤボンディングにおいては、図16に示すように、マトリクステープ6の左右の辺にそれぞれ近接した電極4にワイヤ9の一端9aを接続した後、電極4の上面よりも高い位置にあるランド8にワイヤ9の中継接続9cを行う。これは、マトリクステープ6上を引き回すワイヤ9が弛みあるいは倒れて他のランドや他のワイヤに接触するのを抑止するためである。この場合、ワイヤの張り(ループ)を長くさせないために、最初の中継接続9cは、マトリクステープ6の最外周列のランド8または2列目のランド8に行う。中継接続9cを行ったワイヤ9は、その後最終ボンディング位置に引き回されるが、最終ボンディング位置までの距離が長い場合はワイヤのループが長くなり、弛んでショート不良が発生するおそれがあることから、1乃至複数の中継接続9cを行う。
ワイヤ9の張り方向は、図15に示すように、直線的であっても方向を変えてもよい。方向を変えた場合、他のワイヤ9と交差する場合もある。この場合、図16に示すように、交差箇所では、一方のワイヤ9は低いループ9fとし、他方のワイヤ9を高いループ9gとして交差させることによってワイヤ間のショート不良発生を防止することができる。図16において、黒丸で示す一方のワイヤ9は低いループ9fを描いて張り巡らされ、他方のワイヤ9は高いループ9gを描いて張り巡らされている。例えば、低いループ9fの高さは50μm、高いループ9gの高さは100μmであり、高いループ9gと低いループ9fのワイヤ間には25μmの間隔(隙間)がある。従って、この隙間に絶縁性樹脂が充填されるため、ワイヤ間の電気的絶縁性は充分維持され、ショート不良が発生しないようになる。交差部分以外のワイヤ9は低いループ9fあるいはそれ以下の低さで張り巡らされている。
本実施例1では、ワイヤの最終ボンディング位置となるランド8に外部電極端子5を形成したが、ワイヤが中継接続された位置等にランド8を配置する構造であってもよい。
つぎに、図10(c)に示すように、ウエハ15のマトリクステープ6を貼り付けた第1の面15a側全域に絶縁性樹脂からなる樹脂層24を形成する(S04)。図では、ウエハ15を第1の面15aを上面にした状態で封止治具25上に収容する。封止治具25は上面が平坦面となる基部26と、この基部26の上面周縁に突出する周壁27とを有する構造となり、ウエハ15を収容することができる。図10(c)では、封止治具25の左端部分を示す図であり、ウエハ15の周縁は封止治具25の周壁27に接触するようにして収容されている。封止治具25は、ウエハ15の周面と周壁27との間に隙間が存在する構造でもよい。しかし、周壁27は、ウエハ15のマトリクステープ6を貼り付けた第1の面15a側に所定量の樹脂を収容しても樹脂が流出しない程度の深さが必要である。本実施例1では樹脂は0.2mmの深さ封止治具25内に供給される。ウエハ15の厚さが100μmであることから、周壁27は、例えば、0.5mm程度必要である。封止治具25内に収容したウエハ15上に、例えば、硬化状態で厚さ0.2mmとなる量の絶縁性樹脂を注入する。樹脂としては、例えば、エポキシ樹脂が注入される。樹脂注入後、樹脂を硬化処理して樹脂層24を形成する。樹脂層24によってウエハ15の第1の面15aの電極4、第1の面15a側のマトリクステープ6、ランド8及びワイヤ9は完全に被覆される。樹脂層24の形成後、ウエハ15は封止治具25から取り出される。
なお、樹脂層24の形成は、トランスファモールディング装置によって形成することもできる。
つぎに、図11(a)に示すように、常用のリソグラフィ技術及びエッチング技術によって、樹脂層24のボール(半田ボール)実装位置に孔10を形成する(S05)。図11(a)においては、一部の孔10を示す。図17はチップ形成部17の拡大平面図、図18はチップ形成部17の拡大断面図、図19は孔10部分の拡大断面図である。これらの図から分かるように、チップ形成部17の外部電極端子5を形成するランド8上に孔10が設けられている。孔10の底にはワイヤ9の他端9bが位置している。エポキシ樹脂からなる樹脂層24を発煙硝酸等のエッチング液で選択的に除去して直径0.250mmの孔10を形成する。
つぎに、図11(b)に示すように、樹脂層24の孔部分にボール(半田ボール)を実装して外部電極端子5を形成する(S06)。図11(b)では、ボール保持具30の下面に配列形成した吸着孔に半田ボール35を真空吸着保持し、ウエハ15の第1の面15a側の樹脂層24に設けられた孔10上に供給する。
ボール保持具30は、図示しない三次元的に移動制御される本体から延在するアーム31に支持されている。従って、本体の移動制御により、図示しない供給治具上に配列した半田ボール35をボール保持具30の下面の各吸着孔に真空吸着保持し、順次樹脂層24に設けられた孔10上に供給する。図11(b)に示すボール保持具30は、一度に4個のチップ形成部17の孔10に半田ボール35を供給する構造になっているが、さらに多くのチップ形成部17に半田ボール35を供給する構造であってもよい。また、ボール保持具30は、単一のチップ形成部17の孔10にのみ半田ボール35を供給する構造であってもよい。
不良のチップ形成部17が存在するウエハ15の場合は、テープ貼り付け工程(S02)と連動して、不良のチップ形成部17には半田ボール35を供給しないようにする。この場合、単一のチップ形成部17の孔10にのみ半田ボール35を供給するボール保持具30を使用して半田ボール35の供給を行う。これにより、不良品の製造が抑えられ、無駄がなくなる。
半田ボール35の供給の後、半田ボール35をリフロー(一次加熱)することによってバンプ電極が形成され、各孔10部分には外部電極端子5が形成される(S06)。リフローによって溶融した半田は孔10内に充填され、図20及び図21に示すように、孔10の底のランド8に電気的に接触するとともに、孔10の外側に半球状に盛り上がった突起電極(バンプ電極)となる。外部電極端子5を形成する半田ボールは、端子ピッチが0.5mmの場合は、直径0.45mmが使用される。端子ピッチが変わる場合は、端子ピッチに対応した直径の半田ボールを使用して外部電極端子を形成する。半田ボールはPbSnまたはSnAgで使用されるが、これに限定されるものではない。
つぎに、ウエハ15を樹脂層24共々縦横に切断して、各チップ形成部17を小型化して複数の半導体装置1を形成する(S07)。図11(c)に示すように、円形枠40の下面に貼り付けたダイシング用のテープ41の上面にウエハ15の第1の面15aの反対面となる第2の面15bを貼り付ける。その後、ダイシングブレード42によってウエハ15を樹脂層24共々縦横に切断して、チップ形成部17を個片化する。この切断によってウエハ15は半導体チップ2となり、樹脂層24は封止体3となる。
図20は、ダイシングブレード42によって切断されたチップ形成部17を示す拡大断面図である。図20にはダイシングブレード42によって切断した切断溝43を示してある。切断溝43は樹脂層24及びウエハ15を切断し、テープ41の途中深さまで設けられている。ウエハ15を完全に切断するため、ダイシングブレード42の先端はテープ41の表面乃至途中深さまで到達させる必要がある。テープ41はウエハ15を貼り付ける面が粘着面となるポリイミド樹脂からなる粘着テープとなっている。テープ41は、ウエハ15及び樹脂層24を支持するテープとなることから、例えば、厚さ50μmのテープが使用される。個片となった各部は、そのままテープ41に保持されている。そこで、テープ41を各個片から相対的に剥離することによって、図1乃至図4に示す半導体装置1を複数製造することができる。
本実施例1の半導体装置の製造技術によれば、以下の効果を有する。
(1)半導体装置1は、その製造において、半導体チップ2の電極4にワイヤ9の一端9aを接続した後、半導体チップ表面に貼り付けたテープ6(マトリクステープ6)の最外周や2列目に位置するランド8にワイヤ9の途中部分を中継的に接続し(中継接続9c)、ついで所定位置のランド8に他端9bを接続している。また、ワイヤ9の他端9bが接続されたランド8上の樹脂層24部分には孔10が設けられ、この孔10部分に突起電極である外部電極端子5を形成する構造になっている。このため、ランド付きテープ(マトリクステープ6)及びワイヤ配線による再配線構造によって外部電極端子5の配置位置を自由に選択できる効果がある。即ち、マトリクステープ6のランド8へのワイヤ9の引き回しの変更と、その変更に合わせたその後の外部電極端子5の形成によって外部電極端子5の配置位置を自由に選択できる。
(2)ランド8はマトリクステープ6にマトリクス状に複数配置されていること、ワイヤ9はその途中部分が所定のランド8に接続されること、低いループ9fのワイヤ9上を交差するように高いループ9gのワイヤ9を張ること等によって、マトリクステープ6上にワイヤ9を自由に配線できるため、再配線が容易になり、所望位置に外部電極端子5を形成することができる。
(3)再配線のために使用するマトリクステープ6は、一面にマトリクス状にランド8(導体層)を有するマトリクステープ構造であり、基板の両面に配線層を有するインターポーザ等に比較してコストが安い。この結果、マトリクステープ使用の半導体装置の製造コストの低減が達成される。
(4)マトリクステープ6はその一面にマトリクス状にランド8を有する構造であることから、ワイヤの張り方向を自由に選択できる。従って、この汎用性の高いマトリクステープ6を使用することによって、半導体装置1における外部電極端子5の再配線が自由に行える実益がある。
(5)上記(4)により、半導体装置1における外部電極端子5の再配線が自由に行えるため、少量化カスタム品の製造において効果が大きい。
(6)本実施例1の半導体装置の製造方法ではウエハ単位で各工程での処理が可能になることから、確立された従来の設備をそのまま使用することができる場合が多く、半導体装置1の製造コスト低減が達成できる。
(7)本実施例1によれば、設計変更や新規デバイスに対して、ワイヤボンディングの配線情報の制御だけで、任意の再配線が可能となる。
図22乃至図24は本発明の実施例2の半導体装置の製造方法に係わる図である。本実施例2の半導体装置の製造方法は、図22のフローチャートで示すように、ウエハ準備(S11)、テープ貼り付け(S12)、ワイヤボンディング(S13)と実施例1の場合と同様な工程となるが、その後は、実施例1と異なり、エッチング(ボール実装位置)工程が不要となるとともに、樹脂層形成工程とボール実装工程が逆となり、ボール実装(S14)、樹脂層形成(S15)と続き、最後に個片化(S16)となる。
本実施例2では、ワイヤボンディング(S13)後、ワイヤ9が接続された所定のランド8上にボール実装を行って外部電極端子5を形成する(S14)。図23は本実施例2の半導体装置の製造方法において、ワイヤボンディングされたランド上に外部電極端子を形成した状態を示すチップ形成部の拡大断面図である。即ち、ワイヤボンディング(S13)が終了し、ボール実装(S14)が行われたウエハ15におけるチップ形成部17の拡大断面図である。本実施例2も実施例1と同様な半導体装置1の構造となるため、外部電極端子5は、実施例1の場合と同様に4行目、6行目、8行目でかつ奇数列目のランド8上に形成される。図23には、ワイヤ9の終端である他端9bが接続されたランド8上にのみ接触するように外部電極端子5が接続されている。
つぎに、本実施例2では、ウエハ15の第1の面15a全体に電極4、ランド8及びワイヤ9を覆い、かつ外部電極端子5の先端の半分程度が露出するように絶縁性樹脂からなる樹脂層24を形成する(S15)。実施例2の場合、樹脂層24を封止治具25上に収容し、絶縁性樹脂を所定量、外部電極端子5が存在しない領域から所定量供給して形成してもよいが、ここではトランスファモールディング装置を使用して樹脂層24を形成する例について説明する。
図24(a)はトランスファモールディング装置の成形金型50を構成する下型51と、上型52に、ボール実装が終了したウエハ15を型締めした状態を示す断面図である。下型51は、ウエハ15の第2の面に接触する平坦なパーティング面を有している。上型52は、バンプ電極からなる外部電極端子5に対面して半球状窪み53を有する窪んだキャビティ54を有している。キャビティ54の一方の端(図では左端)には、図示はしないが、ゲートが設けられ、そのゲートには溶融した樹脂を案内するランナが連なっている。また、キャビティ54の周縁部分にはキャビティ54内の空気を逃がすエアーベントが配置されている。
本実施例2では、上型52の下面と被モールド物であるウエハ15(樹脂層24)の第1の面15a側との間に弾力性のあるシート55を介在させて型締めを行う。これは、半球状窪み53内に入った外部電極端子5の表面を弾力的にシート55で覆って外部電極端子5の表面に樹脂が付着しないようにするためである。半球状窪み53は外部電極端子5の実装位置のばらつきを考慮して少し大きめに形成してある。大きめに半球状窪み53を形成しても、シート55の厚さを選択することによって、外部電極端子5の実装に供する表面部分を確実に樹脂で覆うことができる。
図24(b)は、下型51と上型52の型締め(クランプ)し、かつ絶縁性樹脂をゲートからキャビティ54内に圧入させ、かつ樹脂を硬化処理(キュアー)して樹脂層24を形成した状態を示す断面図である。キャビティ54の深さを一定にしておくことによって、一定の厚さの樹脂層24を形成することができる。
つぎに、本実施例2も実施例1と同様に、ウエハ15及び樹脂層24をチップ形成部17の境界に沿って縦横に切断してチップ形成部17を個片化する。これにより、複数の半導体装置を製造することができる。
本実施例2の半導体装置の製造方法においても、実施例1と同様な効果を得ることができる。
図25は本発明の実施例3の半導体装置の製造方法に係わる図である。本実施例3の半導体装置の製造方法では、図21に示すように、1個のランド8上に1個の外部電極端子5を形成するが、本実施例3では、図25に示すように、複数個のランド8に亘って直径の大きな外部電極端子5を形成するものである。本実施例3の半導体装置の製造方法の採用によって外部電極端子5を大きくできるため、半導体装置1の実装時の機械的強度を高めることができる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明の実施例1である半導体装置の平面図である。 本実施例1の半導体装置の側面図である。 本実施例1の半導体装置の底面図である。 図1のA−A線に沿う拡大断面図である。 図1のB−B線に沿う拡大断面図である。 図5の左端部分を示す拡大断面図である。 図5の右端部分を示す拡大断面図である。 本実施例1の半導体装置の封止体を取り除いた状態の平面図である。 本実施例1の半導体装置の製造方法を示すフローチャートである。 本実施例1の半導体装置の製造方法において、テープ貼り付け工程から樹脂層形成工程までを示す工程断面図である。 本実施例1の半導体装置の製造方法において、エッチング工程から個片化工程までを示す工程断面図である。 本実施例1の半導体装置の製造方法において、ウエハの単一のチップ形成部の平面図である。 マトリクステープを貼り付けた前記チップ形成部の平面図である。 図13の横断断面図である。 前記マトリクステープのランドとチップ形成部の電極をワイヤで接続した状態を示すチップ形成部の平面図である。 図15の横断断面図である。 前記チップ形成部、ワイヤ等を覆う樹脂層を選択的にエッチング除去して所定のランドを露出させた状態のチップ形成部の平面図である。 図17の横断断面図である。 前記エッチング部分を示す拡大断面図である。 露出した前記ランドにボール電極を形成し、かつウエハをダイシングしてダイシング溝を形成したチップ形成部の断面図である。 前記ランドに接続されるボール電極を示す拡大断面図である。 本実施例2の半導体装置の製造方法を示すフローチャートである。 本実施例2の半導体装置の製造方法において、ワイヤボンディングされたランド上に外部電極端子を形成した状態を示すチップ形成部の拡大断面図である。 本実施例2の半導体装置の製造方法における樹脂層形成状態を示す一部の拡大断面図である。 本実施例3の半導体装置の製造方法において、ボール電極を形成した部分を示す模式的断面図である。
符号の説明
1…半導体装置、2…半導体チップ、2a…第1の面、2b…第2の面、3…封止体、3a…第1の面、4…電極、5…外部電極端子、6…テープ、6a…第1の面、7…接着剤、8…ランド、9…ワイヤ、9a…一端、9b…他端、9c…中継接続、9f…低いループ、9g…高いループ、10…孔、15…ウエハ、15a…第1の面、16…オリエンテーション・フラット、17…チップ形成部、18…テープ貼り付け面、20…ノズル、21…分岐ノズル、22…アーム、24…樹脂層、25…封止治具、26…基部、27…周壁、30…ボール保持具、31…アーム、35…半田ボール、40…円形枠、41…テープ、42…ダイシングブレード、43…切断溝、50…成形金型、51…下型、52…上型、53…半球状窪み、54…キャビティ、55…シート。

Claims (20)

  1. 所定の回路素子が形成され前記回路素子の複数の電極が第1の面に形成された半導体チップと、
    第1の面に複数の導電性のランドを配置し、前記第1の面の反対面となる第2の面を前記半導体チップの前記電極から外れた第1の面に接着剤を介して貼り付けたテープと、
    前記半導体チップの所定の電極に一端を接続し、他端を所定の前記ランドに接続してなる導電性のワイヤと、
    前記半導体チップの第1の面側に設けられ、前記電極、前記ランド及び前記ワイヤを覆う絶縁性樹脂からなる封止体と、
    前記封止体に設けられ、底に所定の前記ランドが露出する孔と、
    前記孔部分に突出形成され、前記孔底の前記ランドに電気的に接続される外部電極端子とを有することを特徴とする半導体装置。
  2. 前記ワイヤはその途中部分が所定の前記ランドに接続されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記一部のワイヤは高いループを描いて張り巡らされ、前記高いループ部分の下方には交差して低いループを描いて張り巡らされるワイヤが位置していることを特徴とする請求項1に記載の半導体装置。
  4. 前記ワイヤの前記他端が接続される前記ランドに重ねて前記外部電極端子が形成されていることを特徴とする請求項1に記載の半導体装置。
  5. 前記テープにはマトリクス状に前記ランドが配置されていることを特徴とする請求項1に記載の半導体装置。
  6. 前記半導体チップの電極は前記半導体チップの周縁に沿って配置され、前記半導体チップの中央側に前記テープが貼り付けられていることを特徴とする請求項1に記載の半導体装置。
  7. 前記孔は隣接する複数の前記ランド上に亘って設けられ、前記孔底の複数の前記ランドが前記外部電極端子に接続されていることを特徴とする請求項1に記載の半導体装置。
  8. 前記半導体チップの周縁は前記封止体の周縁と一致していることを特徴とする請求項1に記載の半導体装置。
  9. (a)所定の回路素子が形成され前記回路素子の複数の電極が第1の面に形成されたチップ形成部をマトリクス状に配置した半導体基板からなるウエハを準備する工程、
    (b)第1の面に複数の導電性のランドを配置した絶縁性のテープを、前記ウエハの各チップ形成部の前記電極から外れた位置に、前記第1の面の反対面となる第2の面を介して接着剤で貼り付ける工程、
    (c)前記各チップ形成部の前記電極と前記ランドを導電性のワイヤで接続する工程、
    (d)前記ウエハの第1の面に前記電極、ランド及び前記ワイヤを覆うように絶縁性樹脂からなる樹脂層を形成する工程、
    (e)前記所定のランドを露出させるように前記樹脂層に孔を設ける工程、
    (f)前記孔部分に前記孔の底のランドに接続される突出した外部電極端子を形成する工程、
    (g)前記ウエハ及び前記樹脂層をチップ形成部の境界に沿って縦横に切断してチップ形成部を個片化する工程を有することを特徴とする半導体装置の製造方法。
  10. 前記工程(b)では、前記ランドをマトリクス状に配置した前記テープを前記各チップ形成部に貼り付けることを特徴とする請求項9に記載の半導体装置の製造方法。
  11. 前記工程(c)では、前記ワイヤの途中部分を所定の前記ランドに接続することを特徴とする請求項9に記載の半導体装置の製造方法。
  12. 前記工程(c)では、前記ワイヤを低いループを描くように張り巡らせたり、高いループを描くように張り巡らせたりし、前記高いループ部分は前記低いループ部分に対して接触することなく交差するように形成することを特徴とする請求項9に記載の半導体装置の製造方法。
  13. 前記工程(d)では、前記樹脂層をエポキシ樹脂で形成し、
    前記工程(e)では、前記樹脂層を選択的なエッチングによって前記孔を形成することを特徴とする請求項9に記載の半導体装置の製造方法。
  14. 前記工程(g)では、前記ウエハの第2の面に支持用テープを貼り付けた後、前記ウエハの第1の面側からダイシングブレードで前記樹脂層及び前記ウエハを切断し、切断による切断溝の底を前記支持用テープの接着表面乃至途中深さに至る深さとし、ついで前記支持用テープを剥離することを特徴とする請求項9に記載の半導体装置の製造方法。
  15. (a)所定の回路素子が形成され前記回路素子の複数の電極が第1の面に形成されたチップ形成部をマトリクス状に配置した半導体基板からなるウエハを準備する工程、
    (b)第1の面に複数の導電性のランドを配置した絶縁性のテープを、前記ウエハの各チップ形成部の前記電極から外れた位置に、前記第1の面の反対面となる第2の面を介して接着剤で貼り付ける工程、
    (c)前記各チップ形成部の前記電極と前記ランドを導電性のワイヤで接続する工程、
    (d)前記ワイヤが接続された所定の前記ランド上に突出した外部電極端子を形成する工程、
    (e)前記ウエハの第1の面全体に前記電極、ランド及び前記ワイヤを覆い、かつ前記外部電極端子が露出するように絶縁性樹脂からなる樹脂層を形成する工程、
    (f)前記ウエハ及び前記樹脂層をチップ形成部の境界に沿って縦横に切断してチップ形成部を個片化する工程を有することを特徴とする半導体装置の製造方法。
  16. 前記工程(b)では、前記ランドをマトリクス状に配置した前記テープを前記各チップ形成部に貼り付けることを特徴とする請求項15に記載の半導体装置の製造方法。
  17. 前記工程(c)では、前記ワイヤの途中部分を所定の前記ランドに接続することを特徴とする請求項15に記載の半導体装置の製造方法。
  18. 前記工程(c)では、前記ワイヤを低いループを描くように張り巡らせたり、高いループを描くように張り巡らせたりし、前記高いループ部分は前記低いループ部分に対して接触することなく交差するように形成することを特徴とする請求項15に記載の半導体装置の製造方法。
  19. 前記工程(e)では、トランスファモールディング装置によって前記樹脂層を形成するものであり、
    前記トランスファモールディング装置の成形金型を構成する下型は、前記ウエハの第2の面に接触するパーティング面を有し、
    前記トランスファモールディング装置の成形金型を構成する上型は、前記バンプ電極に対面して半球状窪みを有するキャビティを有し、
    前記ウエハを挟んで前記下型と前記上型を型締めする際、前記ウエハの第1の面側と前記上型との間に弾力性のあるシートを介在させて型締めを行い、その後トランスファモールディングすることを特徴とする請求項15に記載の半導体装置の製造方法。
  20. 前記工程(f)では、前記ウエハの第2の面に支持用テープを貼り付けた後、前記ウエハの第1の面側からダイシングブレードで前記樹脂層及び前記ウエハを切断し、切断による切断溝の底を前記支持用テープの接着表面乃至途中深さに至る深さとし、ついで前記支持用テープを剥離することを特徴とする請求項15に記載の半導体装置の製造方法。
JP2005158343A 2005-05-31 2005-05-31 半導体装置及びその製造方法 Pending JP2006339180A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005158343A JP2006339180A (ja) 2005-05-31 2005-05-31 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005158343A JP2006339180A (ja) 2005-05-31 2005-05-31 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006339180A true JP2006339180A (ja) 2006-12-14

Family

ID=37559524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005158343A Pending JP2006339180A (ja) 2005-05-31 2005-05-31 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006339180A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837253A (ja) * 1994-07-22 1996-02-06 Mitsubishi Electric Corp 半導体装置およびその製造方法並びに実装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837253A (ja) * 1994-07-22 1996-02-06 Mitsubishi Electric Corp 半導体装置およびその製造方法並びに実装方法

Similar Documents

Publication Publication Date Title
US6498392B2 (en) Semiconductor devices having different package sizes made by using common parts
US20090127682A1 (en) Chip package structure and method of fabricating the same
JP2010147070A (ja) 半導体装置
JP2002118201A (ja) 半導体装置およびその製造方法
JP2012238725A (ja) 半導体装置とその製造方法、およびそれを用いた半導体モジュール
CN107644860A (zh) 集成扇出型封装
TWI247371B (en) Semiconductor package and method for manufacturing the same
TW201505145A (zh) 半導體裝置及其製造方法
JP2002110718A (ja) 半導体装置の製造方法
JP5619381B2 (ja) 半導体装置及び半導体装置の製造方法
JPH07321244A (ja) 電子部品および電子部品の製造方法
US9024439B2 (en) Substrates having bumps with holes, semiconductor chips having bumps with holes, semiconductor packages formed using the same, and methods of fabricating the same
WO2014203739A1 (ja) 半導体装置及びその製造方法
JP2009188260A (ja) 半導体装置および実装基板
CN112670252A (zh) 具有分离的衬底区段的封装体
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP2000114206A (ja) 半導体パッケージの製造方法
JP4497304B2 (ja) 半導体装置及びその製造方法
KR20150120177A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP2006339180A (ja) 半導体装置及びその製造方法
JP2006294832A (ja) 半導体装置の製造方法
JP5025443B2 (ja) 半導体装置の製造方法および半導体装置
JP2011243800A (ja) 半導体装置の製造方法
JP2000252314A (ja) 半導体パッケージとその製造方法
TW202236446A (zh) 半導體裝置之製造方法及半導體裝置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101013