[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006267544A - Electrooptical device and electronic equipment - Google Patents

Electrooptical device and electronic equipment Download PDF

Info

Publication number
JP2006267544A
JP2006267544A JP2005085567A JP2005085567A JP2006267544A JP 2006267544 A JP2006267544 A JP 2006267544A JP 2005085567 A JP2005085567 A JP 2005085567A JP 2005085567 A JP2005085567 A JP 2005085567A JP 2006267544 A JP2006267544 A JP 2006267544A
Authority
JP
Japan
Prior art keywords
pixel electrode
scanning
scanning line
liquid crystal
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005085567A
Other languages
Japanese (ja)
Inventor
Kenichi Tajiri
憲一 田尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Sanyo Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Epson Imaging Devices Corp filed Critical Sanyo Epson Imaging Devices Corp
Priority to JP2005085567A priority Critical patent/JP2006267544A/en
Publication of JP2006267544A publication Critical patent/JP2006267544A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a double matrix type electrooptical device from having a display defect in striped pattern by contriving the shape of scanning lines. <P>SOLUTION: A liquid crystal display device is a double matrix type where pixel electrodes of two lines are driven by one scanning line, and constituted having a channel-shaped plane shape wherein the respective scanning lines overlap with pixel electrodes of two lines in plane at intervals of pixel electrodes corresponding to one line so that the voltage polarities of pixel electrodes are switched in line units of the pixel electrodes on the assumption that, especially, a one-line reverse driving system is applied. Further, the respective scanning lines are arranged engaging one another alternately in the direction of sequential scanning of the scanning lines by a Y driver IC. In this constitution, a potential of one pixel electrode line and a potential of another adjacent pixel electrode line cancel each other, so variation in effective value of liquid crystal is suppressed to prevent a display defect in stripped pattern. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、各種情報の表示に用いて好適な電気光学装置及び電子機器に関する。   The present invention relates to an electro-optical device and an electronic apparatus suitable for use in displaying various types of information.

従来より、液晶装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ装置、及びフィールドエミッション表示装置などの各種の電気光学装置が知られている。そのような電気光学装置の一例として、データ線等を有する基板と、走査線を有する対向基板の間に液晶を封入してなる多重マトリクス方式の液晶装置が知られている。   Conventionally, various electro-optical devices such as a liquid crystal device, an organic electroluminescence display device, a plasma display device, and a field emission display device are known. As an example of such an electro-optical device, a multi-matrix liquid crystal device in which liquid crystal is sealed between a substrate having data lines and a counter substrate having scanning lines is known.

この方式は、1つの走査線に対応するデータ線(信号線)の数を2倍(2重マトリクス)、3倍(3重マトリクス)、・・・、N(N重マトリクス:Nは2以上の自然数)倍というように多重化して、各画素への駆動電圧の印加期間をN倍にする技術である。これにより、各画素を表示する期間をN倍にすることができるため、画面の明るさやコントラスト比を向上させることができるという利点を有している。また、多重マトリクス方式を採用した場合、単純マトリクス方式を採用した場合と比べてデューティ比を下げることができるため、駆動電圧の低減、駆動周波数の低減が図れ、低消費電力化を実現することができるという利点も有している。   In this method, the number of data lines (signal lines) corresponding to one scanning line is doubled (double matrix), tripled (triple matrix),..., N (N-duplex matrix: N is 2 or more) This is a technique that multiplexes the number of times of the drive voltage to each pixel by N times. Thereby, since the period for displaying each pixel can be increased N times, there is an advantage that the brightness and contrast ratio of the screen can be improved. Also, when the multiplex matrix method is adopted, the duty ratio can be lowered as compared with the case where the simple matrix method is adopted, so that the drive voltage can be reduced and the drive frequency can be reduced, thereby realizing low power consumption. It also has the advantage of being able to.

このような多重マトリクス方式の一例として、2重マトリクス方式を適用した液晶装置の一例が特許文献1に記載されている。特許文献1に係る液晶装置では、各走査電極(走査線)の幅をY方向(縦方向)に配列された画素電極の2つ分の長さに設定していると共に、各走査電極を画像表示領域の両側からその内側に向けて交互に櫛歯状に配線するようにしている。これにより、画像表示領域の両側に位置する額縁領域には第2引き回し配線を夫々半分ずつだけ設ければよくなるので、X方向の両側における額縁領域をバランスよく狭めることが出来るとしている。   As an example of such a multiple matrix system, an example of a liquid crystal device to which a double matrix system is applied is described in Patent Document 1. In the liquid crystal device according to Patent Document 1, the width of each scanning electrode (scanning line) is set to the length of two pixel electrodes arranged in the Y direction (vertical direction), and each scanning electrode is imaged. Wiring is alternately arranged from both sides of the display area toward the inside thereof. As a result, the frame regions located on both sides of the image display region need only be provided with half of the second routing wiring, so that the frame regions on both sides in the X direction can be narrowed in a balanced manner.

特開2000−221534号公報JP 2000-221534 A

上記した2重マトリクス方式の液晶装置において、縦方向(データ線の延在方向)に相隣接する画素電極の間には寄生容量が形成される。すなわち、縦方向に相隣接する画素電極同士はその間に存在する寄生容量によって容量結合される。このため、かかる液晶装置において、走査電極毎、即ち1ライン毎に電圧極性を反転させる方式(一般に、「1ライン反転駆動方式」と称される)を適用すると、その寄生容量の影響により、縞模様状の表示不良が生じてしまうという問題がある。   In the above-described double matrix liquid crystal device, a parasitic capacitance is formed between pixel electrodes adjacent to each other in the vertical direction (data line extending direction). That is, the pixel electrodes adjacent to each other in the vertical direction are capacitively coupled by the parasitic capacitance existing therebetween. For this reason, in such a liquid crystal device, when a method of inverting the voltage polarity for each scanning electrode, that is, for each line (generally referred to as “one-line inversion driving method”), stripes are caused by the influence of the parasitic capacitance. There is a problem that a pattern-like display defect occurs.

このような表示不良が発生する原因について簡単に説明する。   The cause of such display failure will be briefly described.

上記の2重マトリクス方式の液晶装置では、走査電極の幅は縦方向に配列された画素電極の2つ分の長さに設定されている。このため、かかる液晶装置に1ライン反転駆動方式を適用すると、2行分に対応する画素電極毎に、その電圧極性は反転することになる。即ち、任意の1つの走査電極に対向配置された2行分の画素電極は正又は負極性に対応する電位になっていると共に、それに応じて、その任意の1つの走査電極の上側及び下側に隣接する他の走査電極に対向配置された2行分の画素電極は負又は正極性に対応する電位になっている。   In the above double matrix type liquid crystal device, the width of the scanning electrode is set to the length of two pixel electrodes arranged in the vertical direction. For this reason, when the one-line inversion driving method is applied to such a liquid crystal device, the voltage polarity is inverted for each pixel electrode corresponding to two rows. That is, the pixel electrodes for two rows arranged opposite to any one scan electrode have a potential corresponding to positive or negative polarity, and accordingly, the upper and lower sides of any one scan electrode. The pixel electrodes for two rows arranged opposite to the other scanning electrodes adjacent to the electrode have a potential corresponding to negative or positive polarity.

また、上述のように、縦方向に隣接する画素電極の間には寄生容量が存在するため、各画素電極には、縦方向に隣り合う画素電極からの電位が寄生容量を介して廻り込むことになる。ここで、任意の1つの画素電極行の電位と、それに縦方向に隣り合う他の画素電極行の電位とが同一の大きさで且つ極性が反転している場合、その両者の電位は相殺され、当該任意の1つの画素電極行は寄生容量の影響を受けることはない。このため、その任意の1つの画素電極行に対応する液晶の実効値は変動することはない。しかし、そうでない場合、当該任意の1つの画素電極行には、縦方向に隣り合う他の画素電極行からの同極性の電位が寄生容量を介して印加されるため電荷が余分に上乗せされる。このため、その任意の1つの画素電極行に対応する液晶の実効値は変動することになる。   Further, as described above, since parasitic capacitance exists between pixel electrodes adjacent in the vertical direction, the potential from the pixel electrode adjacent in the vertical direction goes around each pixel electrode via the parasitic capacitance. become. Here, when the potential of any one pixel electrode row and the potentials of other pixel electrode rows adjacent in the vertical direction have the same magnitude and the polarity is inverted, the potentials of the two are canceled out. The arbitrary one pixel electrode row is not affected by the parasitic capacitance. For this reason, the effective value of the liquid crystal corresponding to the arbitrary one pixel electrode row does not fluctuate. However, if this is not the case, the potential of the same polarity from another pixel electrode row adjacent in the vertical direction is applied to the arbitrary one pixel electrode row through the parasitic capacitance, so that an extra charge is added. . For this reason, the effective value of the liquid crystal corresponding to the arbitrary one pixel electrode row fluctuates.

その結果、寄生容量の影響を受けない任意の1つの画素電極行と、寄生容量の影響を受けて電荷が余分に上乗せされた任意の1つの画素電極行とが交互に生成される。そして、このような現象が全ての画素電極行に亘って生じるため、それらの不均衡に起因して縞模様状の表示不良が発生してしまうことになる。   As a result, any one pixel electrode row that is not affected by the parasitic capacitance and any one pixel electrode row on which an extra charge is added due to the influence of the parasitic capacitance are alternately generated. Since such a phenomenon occurs over all pixel electrode rows, striped display defects occur due to such imbalance.

本発明は、以上の点に鑑みてなされたものであり、走査線の形状を工夫することにより、縞模様状の表示不良が生じるのを防止することが可能な2重マトリクス方式の電気光学装置及び電子機器を提供することを課題とする。   The present invention has been made in view of the above points, and a double matrix type electro-optical device capable of preventing the occurrence of a striped display defect by devising the shape of a scanning line. Another object is to provide an electronic device.

本発明の1つの観点では、電気光学装置は、行及び列方向に配置された複数の画素電極と、前記列方向に配置された複数の画素電極に対応するように両側に設けられた複数のデータ線と、前記複数のデータ線と交差する複数の走査線と、前記複数のデータ線と前記複数の走査線の交点に対応して設けられ、前記画素電極に接続された複数のスイッチング素子と、前記複数の走査線を順次走査する走査線駆動回路と、を備え、前記走査線の各々は、前記画素電極の行毎に対応して設けられてなるとともに、前記走査線を1行飛ばして2行毎に接続されてなり、且つ前記走査線駆動回路が前記走査線を順次走査する方向に交互に噛み合うように配置されている。   In one aspect of the present invention, an electro-optical device includes a plurality of pixel electrodes arranged in the row and column directions and a plurality of pixel electrodes provided on both sides so as to correspond to the plurality of pixel electrodes arranged in the column direction. A plurality of scanning lines intersecting with the plurality of data lines, a plurality of switching elements provided corresponding to intersections of the plurality of data lines and the plurality of scanning lines, and connected to the pixel electrode; A scanning line driving circuit that sequentially scans the plurality of scanning lines, and each of the scanning lines is provided corresponding to each row of the pixel electrodes, and skips one scanning line. Connected every two rows, and the scanning line driving circuits are arranged so as to alternately mesh in the direction of sequentially scanning the scanning lines.

上記の電気光学装置は、行及び列方向に配置された複数の画素電極と、列方向に配置された複数の画素電極に対応するように両側に設けられた複数のデータ線と、複数のデータ線と交差する複数の走査線と、複数のデータ線と複数の走査線の交点に対応して設けられ、画素電極に接続された、TFD素子又はTFT素子などの複数のスイッチング素子と、複数の走査線を順次走査する走査線駆動回路と、を備えて構成される。好適な例では、前記走査線駆動回路は、前記複数の走査線のうちの1つを順次排他的に選択し、当該選択された走査線に対して、当該選択された走査線の直前に選択された走査線と極性を反転させた電位に対応する走査信号を供給することができる(1ライン反転駆動方式)。なお、スイッチング素子としてTFT素子を適用した場合、複数の走査線は複数のゲート線に対応し、複数のデータ線はソース線に対応する。   The electro-optical device includes a plurality of pixel electrodes arranged in the row and column directions, a plurality of data lines provided on both sides so as to correspond to the plurality of pixel electrodes arranged in the column direction, and a plurality of data A plurality of scanning elements intersecting the line, a plurality of switching elements such as TFD elements or TFT elements provided corresponding to the intersections of the plurality of data lines and the plurality of scanning lines, and connected to the pixel electrode; And a scanning line driving circuit that sequentially scans the scanning lines. In a preferred example, the scanning line driving circuit sequentially and exclusively selects one of the plurality of scanning lines, and selects the selected scanning line immediately before the selected scanning line. A scanning signal corresponding to the inverted potential of the scanning line and the polarity can be supplied (one-line inversion driving method). Note that when a TFT element is applied as the switching element, the plurality of scanning lines correspond to the plurality of gate lines, and the plurality of data lines correspond to the source lines.

特に、この電気光学装置では、前記走査線の各々は、画素電極の行毎に対応して設けられてなるとともに、走査線を1行飛ばして2行毎に接続されてなり、且つ走査線駆動回路が走査線を順次走査する方向に交互に噛み合うように配置されている。好適な例では、前記走査線の各々は、前記データ線の延在方向と略直交する方向に延在してなり、前記データ線の延在方向に交互に噛み合うように配置されている。   In particular, in this electro-optical device, each of the scanning lines is provided corresponding to each row of pixel electrodes, and the scanning lines are skipped by one row and connected every two rows, and scanning line driving is performed. The circuits are arranged so as to alternately mesh in the direction in which the scanning lines are sequentially scanned. In a preferred example, each of the scanning lines extends in a direction substantially orthogonal to the extending direction of the data line, and is arranged so as to alternately mesh with the extending direction of the data line.

このため、1ライン反転駆動方式に基づき走査線を順次走査することにより、2行分に対応する画素電極を同時に駆動することができ、且つ、画素電極の電圧極性を、画素電極の行単位毎に反転させることができる。ここで、正又は負極性に対応する電位が印加された任意の1つの画素電極に着目した場合、それに応じて当該任意の1つの画素電極の上側及び下側に隣接する他の画素電極には負又は正極性に対応する電位が印加される。また、当該任意の1つの画素電極と、それに隣接する当該他の画素電極との間には夫々寄生容量が形成されている。   For this reason, by sequentially scanning the scanning lines based on the one-line inversion driving method, the pixel electrodes corresponding to two rows can be driven simultaneously, and the voltage polarity of the pixel electrodes can be changed for each row of pixel electrodes. Can be reversed. Here, when attention is paid to any one pixel electrode to which a potential corresponding to positive or negative polarity is applied, the other pixel electrodes adjacent to the upper side and the lower side of the arbitrary one pixel electrode are accordingly changed. A potential corresponding to negative or positive polarity is applied. Further, a parasitic capacitance is formed between the arbitrary one pixel electrode and the other pixel electrode adjacent thereto.

このため、正又は負極性に対応する電位が印加された当該1つの画素電極側には、その上側及び下側に隣接する他の画素電極の負又は正極性に対応する電位が寄生容量を通じて廻り込むと共に、その逆に、負又は正極性に対応する電位が印加された当該他の画素電極側には、それぞれ当該1つの画素電極の正又は負極性に対応する電位が寄生容量を通じて廻り込む。ここで、それらの電位は同一の大きさで且つ極性が逆であるため、それらの電位は相殺し合う。これにより、当該1つの画素電極は寄生容量の影響を受けなくなるので、当該1つの画素電極に対応する液晶の実効値が変動するのを抑制することができる。そして、このような作用は画素電極の全体に亘って生じる。これにより、縞模様状の表示不良が生じるのを防止することができる。   For this reason, the potential corresponding to the negative or positive polarity of the other pixel electrode adjacent to the upper and lower sides of the one pixel electrode side to which the potential corresponding to the positive or negative polarity is applied passes through the parasitic capacitance. On the other hand, on the other pixel electrode side to which the potential corresponding to the negative or positive polarity is applied, the potential corresponding to the positive or negative polarity of the one pixel electrode circulates through the parasitic capacitance. Here, since these potentials have the same magnitude and opposite polarity, the potentials cancel each other. As a result, the one pixel electrode is not affected by the parasitic capacitance, so that the effective value of the liquid crystal corresponding to the one pixel electrode can be suppressed from fluctuating. Such an action occurs over the entire pixel electrode. Thereby, it is possible to prevent a striped display defect from occurring.

好適な例では、前記複数の走査線はコの字状に形成することができる。また、好適な例では、前記走査線の各々は第1部分、第2部分及び第3部分を有し、前記第1部分及び前記第3部分は、前記画素電極の1行分に対応する間隔をおいて、1行分に対応する前記複数の画素電極と各々対向してなり、前記第2部分は前記第1部分の一端側と前記第3部分の一端側とを繋いでいる。   In a preferred example, the plurality of scanning lines can be formed in a U-shape. In a preferred example, each of the scanning lines has a first portion, a second portion, and a third portion, and the first portion and the third portion are spaced corresponding to one row of the pixel electrodes. The second portion connects one end side of the first portion and one end side of the third portion. The pixel electrodes corresponding to one row are opposed to each other.

上記の電気光学装置の一つの態様では、複数の走査線を順次走査する走査線駆動回路及び当該走査線駆動回路に接続された配線を有する素子基板と、対向基板とを備え、前記素子基板と前記対向基板の間には、複数の金属粒子を分散配置してなる枠状のシール部材が設けられており、前記第2部分は前記枠状のシール部材に対応する位置に配置されており且つ前記複数の金属粒子を介して前記配線と上下導通している。これにより、走査線駆動回路と走査線とが、枠状のシール部材内に混入された複数の金属粒子、及び配線(引き回し配線)を介して電気的に接続される。即ち、走査駆動回路は、走査線に走査信号を供給することが可能となる。   One aspect of the electro-optical device includes a scanning line driving circuit that sequentially scans a plurality of scanning lines, an element substrate having wiring connected to the scanning line driving circuit, and a counter substrate, and the element substrate; A frame-shaped seal member formed by dispersing and arranging a plurality of metal particles is provided between the counter substrates, and the second portion is disposed at a position corresponding to the frame-shaped seal member; The wiring is vertically connected to the wiring via the plurality of metal particles. Accordingly, the scanning line driving circuit and the scanning line are electrically connected via the plurality of metal particles mixed in the frame-shaped sealing member and the wiring (leading wiring). That is, the scan driving circuit can supply a scan signal to the scan line.

好適な例では、Nを自然数としたときに、前記画素電極の両側に設けられた一組のデータ線のうち、前記画素電極の左側に位置するデータ線は、前記複数のスイッチング素子を介して、(4N−3)行及び(4N−2)行に対応する前記複数の画素電極に電気的に接続されていると共に、前記画素電極の右側に位置するデータ線は、前記複数のスイッチング素子を介して、(4N−1)行及び4n行に対応する前記複数の画素電極に電気的に接続されている。   In a preferred example, when N is a natural number, a data line located on the left side of the pixel electrode among a set of data lines provided on both sides of the pixel electrode is connected via the plurality of switching elements. , (4N-3) rows and (4N-2) rows are electrically connected to the plurality of pixel electrodes, and a data line located on the right side of the pixel electrodes includes the plurality of switching elements. And electrically connected to the plurality of pixel electrodes corresponding to the (4N-1) and 4n rows.

また、上記の電気光学装置を表示部として備える電子機器を構成することができる。   In addition, an electronic apparatus including the electro-optical device as a display unit can be configured.

以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の実施形態は、本発明を電気光学装置の一例としての液晶表示装置に適用したものである。本実施形態は、2重マトリクス方式の液晶表示装置において、走査線の形状を工夫することにより、縞模様状の表示不良が生じるのを防止する。   The best mode for carrying out the present invention will be described below with reference to the drawings. In the following embodiments, the present invention is applied to a liquid crystal display device as an example of an electro-optical device. In the present embodiment, in a double matrix type liquid crystal display device, a stripe-shaped display defect is prevented from occurring by devising the shape of the scanning line.

[液晶表示装置の構成]
まず、本発明の第1実施形態に係る液晶表示装置の構成について説明する。図1は、本発明の液晶表示装置100の概略構成を模式的に示す平面図である。図1では、主として、液晶表示装置100の電極及び配線の構成を平面図として示している。ここに、本発明の液晶表示装置100は、TFD素子を用いたアクティブマトリクス駆動方式の液晶表示装置であると共に、いわゆる2重マトリクス方式の液晶表示装置である。また、この液晶表示装置100は、バックライトなどの照明装置を用いた透過型の液晶表示装置でもある。
[Configuration of liquid crystal display device]
First, the configuration of the liquid crystal display device according to the first embodiment of the present invention will be described. FIG. 1 is a plan view schematically showing a schematic configuration of a liquid crystal display device 100 of the present invention. In FIG. 1, the configuration of electrodes and wirings of the liquid crystal display device 100 is mainly shown as a plan view. Here, the liquid crystal display device 100 of the present invention is an active matrix driving type liquid crystal display device using a TFD element and a so-called double matrix type liquid crystal display device. The liquid crystal display device 100 is also a transmissive liquid crystal display device using an illumination device such as a backlight.

まず、図2を参照して、液晶表示装置100の断面構成について説明する。そして、その後、素子基板91の電極及び配線の構成等について説明する。図2は、図1の液晶表示装置100において、1つの横列をなす画素電極群を通る切断線A−A’に沿った概略断面図である。   First, a cross-sectional configuration of the liquid crystal display device 100 will be described with reference to FIG. Thereafter, the configuration of the electrodes and wirings of the element substrate 91 will be described. FIG. 2 is a schematic cross-sectional view taken along a cutting line A-A ′ passing through one row of pixel electrode groups in the liquid crystal display device 100 of FIG. 1.

図2において、液晶表示装置100は、素子基板91と、その素子基板91に対向して配置されるカラーフィルタ基板92とが枠状のシール部材3を介して貼り合わされ、その内部に液晶が封入されて液晶層4が形成されてなる。この枠状のシール部材3には、複数の金属粒子などの導通部材7が混入されている。また、この液晶表示装置100において、素子基板91とカラーフィルタ基板92の間には図示しないスペーサが配置されており、このスペーサにより両基板が一定の間隔に規定されている。   In FIG. 2, the liquid crystal display device 100 includes an element substrate 91 and a color filter substrate 92 disposed so as to face the element substrate 91 bonded via a frame-shaped seal member 3, and liquid crystal is enclosed therein. Thus, the liquid crystal layer 4 is formed. The frame-shaped seal member 3 is mixed with a conductive member 7 such as a plurality of metal particles. In the liquid crystal display device 100, a spacer (not shown) is disposed between the element substrate 91 and the color filter substrate 92, and the two substrates are defined at a constant interval by the spacer.

下側基板1の内面上には、サブ画素領域SG毎に、透明導電材料、例えばITO(Indium Tin Oxide)などからなる画素電極10が形成されている。また、下側基板1の内面上において、各画素電極10の隅の位置には、二端子素子としてのTFD(Thin Film Diode)素子21が形成されている。さらに、下側基板1の内面上において、各画素電極10の両側には、それぞれクロムなどからなるデータ線32a、32bが形成されている。図2の断面構成では、各画素電極10は、対応する各TFD素子21を介して、データ線32aに電気的に接続されている。なお、図2とは異なる断面では、各画素電極10は、対応する各TFD素子21を介して、データ線32aではなくデータ線32bに電気的に接続されている。こうして、この素子基板91は、図1に示すように、Y方向に列をなす画素電極群毎に、その両側に1組のデータ線32a及び32bが設けられており、いわゆる2重マトリクス構造をなしている。また、下側基板1の内面上の左右周縁部には、クロムなどからなる引き回し配線31が形成されている。この引き回し配線31の一端側はシール部材3内に延在しており、そのシール部材3の内部に混入された導通部材7と電気的に接続されている。下側基板1、データ線32a及び32b、TFD素子21、並びに、画素電極10等の内面上には配向膜17が形成されている。   On the inner surface of the lower substrate 1, pixel electrodes 10 made of a transparent conductive material such as ITO (Indium Tin Oxide) are formed for each sub-pixel region SG. A TFD (Thin Film Diode) element 21 as a two-terminal element is formed at the corner position of each pixel electrode 10 on the inner surface of the lower substrate 1. Furthermore, on the inner surface of the lower substrate 1, data lines 32a and 32b made of chromium or the like are formed on both sides of each pixel electrode 10, respectively. In the cross-sectional configuration of FIG. 2, each pixel electrode 10 is electrically connected to the data line 32 a via the corresponding TFD element 21. In the cross section different from FIG. 2, each pixel electrode 10 is electrically connected to the data line 32 b instead of the data line 32 a via the corresponding TFD element 21. Thus, as shown in FIG. 1, the element substrate 91 is provided with a pair of data lines 32a and 32b on both sides for each pixel electrode group forming a column in the Y direction. There is no. In addition, routing wirings 31 made of chromium or the like are formed on the left and right peripheral edge portions on the inner surface of the lower substrate 1. One end side of the routing wiring 31 extends into the seal member 3 and is electrically connected to the conduction member 7 mixed in the seal member 3. An alignment film 17 is formed on the inner surface of the lower substrate 1, the data lines 32 a and 32 b, the TFD element 21, the pixel electrode 10, and the like.

一方、上側基板2の内面上には、サブ画素領域SG毎にR(赤)、G(緑)、B(青)の三色のいずれかからなる着色層6R、6G、及び6Bが形成されている。そして、着色層6R、6G、及び6Bは、対応する各画素電極10に対向している。着色層6R、6G及び6Bによりカラーフィルタが構成される。画素領域Gは、R、G、Bのサブ画素から構成されるカラー1画素分の領域を示している。なお、以下の説明において、色を問わずに着色層を特定する場合は単に「着色層6」と記し、色を区別して着色層を特定する場合は「着色層6R」などと記す。   On the other hand, on the inner surface of the upper substrate 2, colored layers 6R, 6G, and 6B made of any of the three colors R (red), G (green), and B (blue) are formed for each sub-pixel region SG. ing. The colored layers 6R, 6G, and 6B are opposed to the corresponding pixel electrodes 10. A color filter is constituted by the colored layers 6R, 6G, and 6B. A pixel region G indicates a region for one color pixel composed of R, G, and B sub-pixels. In the following description, when a colored layer is specified regardless of color, it is simply referred to as “colored layer 6”, and when a colored layer is specified by distinguishing colors, it is described as “colored layer 6R”.

また、各着色層6の間に対応する上側基板2の内面上には、隣接するサブ画素領域SGを隔て、一方のサブ画素領域SGから他方のサブ画素領域SGへの光の混入を防止するため黒色遮光層BMが形成されている。この黒色遮光層BMは、黒色の樹脂材料、例えば黒色の顔料を樹脂中に分散させたもの等を用いることが好ましい。なお、本発明では、これに代えて、R、G、Bの着色層が相互に重ね合わされて形成された重ね遮光層(図示略)を用いてもよい。   In addition, on the inner surface of the upper substrate 2 corresponding to each colored layer 6, adjacent subpixel regions SG are separated to prevent light from being mixed from one subpixel region SG to the other subpixel region SG. Therefore, the black light shielding layer BM is formed. The black light shielding layer BM is preferably made of a black resin material, for example, a black pigment dispersed in a resin. In the present invention, instead of this, an overlapping light shielding layer (not shown) formed by overlapping R, G, and B colored layers may be used.

着色層6及び黒色遮光層BMの内面上には、アクリル樹脂等からなるオーバーコート層19が形成されている。このオーバーコート層19は、液晶表示装置100の製造工程中に使用される薬剤等による腐食や汚染から、着色層6等を保護する機能を有している。オーバーコート層19の内面上には走査線8が形成されている。なお、走査線8等の内面上には、図示しない配向膜が形成されている。   An overcoat layer 19 made of an acrylic resin or the like is formed on the inner surfaces of the colored layer 6 and the black light shielding layer BM. The overcoat layer 19 has a function of protecting the colored layer 6 and the like from corrosion and contamination due to chemicals and the like used during the manufacturing process of the liquid crystal display device 100. A scanning line 8 is formed on the inner surface of the overcoat layer 19. An alignment film (not shown) is formed on the inner surface of the scanning line 8 or the like.

下側基板1の外面上には、偏光板11が配置されている一方、上側基板2の外面上には、偏光板12が配置されている。また、偏光板11の下側には、照明装置としてのバックライト15が配置されている。バックライト15は、例えば、LED(Light Emitting Diode)等といった点状光源や、冷陰極蛍光管等といった線状光源と導光板を組み合わせたものなどが好適である。   A polarizing plate 11 is disposed on the outer surface of the lower substrate 1, while a polarizing plate 12 is disposed on the outer surface of the upper substrate 2. Further, a backlight 15 as a lighting device is disposed below the polarizing plate 11. The backlight 15 is preferably a point light source such as an LED (Light Emitting Diode) or a combination of a linear light source such as a cold cathode fluorescent tube and a light guide plate.

さて、本実施形態の液晶表示装置100において透過型表示がなされる場合、バックライト15から出射した照明光は、図2に示す経路Tに沿って進行し、画素電極10及び着色層6等を通過して観察者に至る。この場合、その照明光は、着色層6を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。   Now, when transmissive display is performed in the liquid crystal display device 100 of the present embodiment, the illumination light emitted from the backlight 15 travels along the path T shown in FIG. 2, and passes through the pixel electrode 10 and the colored layer 6 and the like. Pass through to the observer. In this case, the illumination light has a predetermined hue and brightness by passing through the colored layer 6. Thus, a desired color display image is visually recognized by the observer.

(電極及び配線構成等)
次に、図3乃至図7等を参照して、素子基板91の電極及び配線の構成などについて説明する。図3は、素子基板91を正面方向(即ち、図2における上方)から観察したときの素子基板91の電極及び配線などの構成を平面図として示す。また、図3において、電極や配線以外のその他の要素は説明の便宜上図示を省略している。
(Electrode and wiring configuration etc.)
Next, with reference to FIGS. 3 to 7 and the like, the configuration of the electrodes and wirings of the element substrate 91 will be described. FIG. 3 is a plan view showing the configuration of electrodes and wirings of the element substrate 91 when the element substrate 91 is observed from the front direction (that is, the upper side in FIG. 2). In FIG. 3, other elements other than the electrodes and wiring are not shown for convenience of explanation.

図1において、1つの画素電極10と、それに対向する走査電極8との交差する領域が、表示の最小単位であるサブ画素領域SGを構成する。そして、このサブ画素領域SGが紙面縦方向及び紙面横方向に複数個、マトリクス状に並べられた領域が有効表示領域V(2点鎖線により囲まれる領域)である。この有効表示領域Vに、文字、数字、図形等の画像が表示される。なお、図1及び図3において、液晶表示装置100の外周と、有効表示領域Vとによって区画された領域は、画像表示に寄与しない額縁領域38である。   In FIG. 1, a region where one pixel electrode 10 and a scanning electrode 8 facing the pixel electrode 10 intersect constitute a sub-pixel region SG which is a minimum unit of display. An area in which a plurality of sub-pixel areas SG are arranged in a matrix in the vertical direction and the horizontal direction in the drawing is an effective display area V (area surrounded by a two-dot chain line). In the effective display area V, images such as letters, numbers, and figures are displayed. 1 and 3, a region defined by the outer periphery of the liquid crystal display device 100 and the effective display region V is a frame region 38 that does not contribute to image display.

素子基板91は、複数のTFD素子21、複数の画素電極10、複数の引き回し配線31、複数のデータ線32a及び32b、複数のYドライバIC33、XドライバIC34、並びに複数の外部接続用端子35などを備えている。   The element substrate 91 includes a plurality of TFD elements 21, a plurality of pixel electrodes 10, a plurality of routing wires 31, a plurality of data lines 32a and 32b, a plurality of Y driver ICs 33, an X driver IC 34, a plurality of external connection terminals 35, and the like. It has.

素子基板91の張り出し領域36上には、YドライバIC33及びXドライバIC34が例えばACF(Anisotropic Conductive Film:異方性導電膜)を介して、それぞれ実装されている。なお、図3において、素子基板91の張り出し領域36側の辺91aから反対側の辺91cへ向かう方向をY方向とし、辺91dから反対側の辺91bへ向かう方向をX方向とする。   On the projecting region 36 of the element substrate 91, a Y driver IC 33 and an X driver IC 34 are mounted via, for example, an ACF (Anisotropic Conductive Film). In FIG. 3, the direction from the side 91a on the projecting region 36 side of the element substrate 91 to the opposite side 91c is defined as the Y direction, and the direction from the side 91d toward the opposite side 91b is defined as the X direction.

張り出し領域36上には、複数の外部接続用端子35が形成されている。YドライバIC33及びXドライバIC34の各入力端子(図示略)は、導電性を有するバンプを介して、その複数の外部用接続端子35にそれぞれ接続されている。外部接続用端子35は、ACFや半田などを介して、図示しない配線基板、例えばフレキシブルプリント基板に接続されている。これにより、例えば携帯電話や情報端末などの電子機器から液晶表示装置100へ信号や電力が供給される。   A plurality of external connection terminals 35 are formed on the overhang region 36. Each input terminal (not shown) of the Y driver IC 33 and the X driver IC 34 is connected to the plurality of external connection terminals 35 through conductive bumps. The external connection terminal 35 is connected to a wiring board (not shown) such as a flexible printed board via ACF or solder. Thereby, for example, signals and power are supplied to the liquid crystal display device 100 from an electronic device such as a mobile phone or an information terminal.

各YドライバIC33の出力端子(図示略)は、導電性を有するバンプを介して、複数の引き回し配線31に接続されている。一方、各XドライバIC34の出力端子(図示略)は、導電性を有するバンプを介して、複数のデータ線32a及び32bに接続されている。なお、各YドライバIC33及びXドライバIC34の機能等については後述する。   An output terminal (not shown) of each Y driver IC 33 is connected to a plurality of lead wirings 31 through conductive bumps. On the other hand, an output terminal (not shown) of each X driver IC 34 is connected to a plurality of data lines 32a and 32b via conductive bumps. The functions of each Y driver IC 33 and X driver IC 34 will be described later.

各引き回し配線31は、本線部分31aと、その本線部分31aに対して略直角に折れ曲がる折れ曲がり部分31bとにより構成されている。各本線部分31aは、額縁領域38内を張り出し領域36からY方向に延在するように形成されている。また、各本線部分31aは、一定の間隔を隔てて形成されている。各折れ曲がり部分31bは、額縁領域38内において、X方向に且つ左右に位置するシール部材3内まで延在している。そして、各折れ曲がり部分31bの終端部は、シール部材3内で導通部材7に電気的に接続されている。   Each routing wiring 31 includes a main line portion 31a and a bent portion 31b that bends substantially at right angles to the main line portion 31a. Each main line portion 31 a is formed so as to extend in the Y direction from the overhanging region 36 in the frame region 38. Further, the main line portions 31a are formed at regular intervals. Each bent portion 31 b extends in the frame region 38 to the seal member 3 positioned in the X direction and on the left and right. The end portions of the respective bent portions 31 b are electrically connected to the conducting member 7 in the seal member 3.

各データ線32a及び32bは、直線状の配線であり、張り出し領域36から有効表示領域VにかけてY方向に延在するように形成されている。また、各データ線32aは、Y方向に列をなす画素電極群の紙面左側に配置されていると共に、各データ線32bは、当該Y方向に列をなす画素電極群の紙面右側に配置されている。   Each of the data lines 32a and 32b is a straight wiring and is formed so as to extend in the Y direction from the overhanging area 36 to the effective display area V. Each data line 32a is arranged on the left side of the pixel electrode group forming a column in the Y direction, and each data line 32b is arranged on the right side of the pixel electrode group forming a column in the Y direction. Yes.

各TFD素子21は、各画素電極10の左下隅の位置又は右下隅の位置に配置されている。そして、各TFD素子21は、対応する画素電極10とデータ線32a又は32bとに電気的に接続されている。   Each TFD element 21 is disposed at the lower left corner position or the lower right corner position of each pixel electrode 10. Each TFD element 21 is electrically connected to the corresponding pixel electrode 10 and the data line 32a or 32b.

次に、各YドライバIC33及びXドライバIC34の機能等について説明する。   Next, functions and the like of each Y driver IC 33 and X driver IC 34 will be described.

各YドライバIC33は、いわゆる1ライン反転駆動方式により、各引き回し配線31等を介して各走査線8を順次排他的に走査する。また、各YドライバIC33は、各走査線8に走査電位VAを印加し、XドライバIC34は各データ線32a及び32bに対して信号電位VBを印加する。電位VA及びVBについて、図5を参照して説明する。まず、各走査線8には、図5(a)に示すような走査電位VAが印加される。ライン選択期間T毎に、各走査線8は順次排他的に選択され、ある共通電位VGNDに対して±Vselなる電位差、即ち電圧を持ついずれかの電位が印加される。なお、この電圧、±Vselを選択電圧と呼ぶ。そして、ライン選択期間T後には、各走査線8に対して、共通電位VGNDに対して±Vhldなる電圧を持ついずれかの電位が印加される。ここで、選択時の電位がVGND+VselのときにはVGND+Vhldの電位が印加され、選択時の電位がVGND−VselのときにはVGND−Vhldの電位が印加される。なお、この電圧Vhldを保持電圧(又は非選択電圧)と呼ぶ。また、全ての走査線8が一巡して選択され終わる期間をフィールド期間といい、次のフィールド期間では、先のフィールド期間とは逆特性の選択電圧を用いて順次排他的に、走査線8を選択していく。   Each Y driver IC 33 sequentially and exclusively scans each scanning line 8 via each routing wiring 31 and the like by a so-called one-line inversion driving method. Each Y driver IC 33 applies a scanning potential VA to each scanning line 8, and the X driver IC 34 applies a signal potential VB to each data line 32a and 32b. The potentials VA and VB will be described with reference to FIG. First, a scanning potential VA as shown in FIG. 5A is applied to each scanning line 8. For each line selection period T, each scanning line 8 is sequentially selected exclusively, and any potential having a potential difference of ± Vsel with respect to a certain common potential VGND, that is, a voltage is applied. This voltage, ± Vsel, is called a selection voltage. Then, after the line selection period T, any potential having a voltage of ± Vhld with respect to the common potential VGND is applied to each scanning line 8. Here, when the potential at the time of selection is VGND + Vsel, the potential of VGND + Vhld is applied, and when the potential at the time of selection is VGND−Vsel, the potential of VGND−Vhld is applied. This voltage Vhld is called a holding voltage (or non-selection voltage). In addition, a period in which all the scanning lines 8 are selected in a round is called a field period. In the next field period, the scanning lines 8 are sequentially and exclusively used by using a selection voltage having a characteristic opposite to that of the previous field period. Select.

XドライバICは、データ線32a及び32bに対して、図5(b)に示すように、共通電位VGNDに対して±Vsigなる電圧を持ついずれかの電位を印加する。ここで、ある選択期間に選択された走査線8に印加する電位がVGND+Vselの場合に、VGND−Vsigをオン電位Von、VGND+Vsigをオフ電位Voffとして用いる。また、ある選択期間に選択された走査線8に印加する電位がVGND−Vselの場合に、VGND+Vsigをオン電位Von、VGND−Vsigをオフ電位Voffとして用いる。   As shown in FIG. 5B, the X driver IC applies any potential having a voltage of ± Vsig with respect to the common potential VGND, as shown in FIG. 5B, to the data lines 32a and 32b. Here, when the potential applied to the scanning line 8 selected in a certain selection period is VGND + Vsel, VGND−Vsig is used as the on potential Von, and VGND + Vsig is used as the off potential Voff. Further, when the potential applied to the scanning line 8 selected in a certain selection period is VGND−Vsel, VGND + Vsig is used as the on potential Von, and VGND−Vsig is used as the off potential Voff.

即ち、信号電位VBの各ライン選択期間T内の波形は、当該データ線32a及び32bに係る列における各画素の階調に応じて設定されるが、まず、信号電位VBは、各ライン選択期間T毎にオン区間とオフ区間に分割され、オン区間においてはオン電位Vonに、オフ区間においてはオフ電位Voffに設定される。即ち、信号電位VBは、階調値に応じてパルス幅変調される。そして、画素電極10に与えるべき階調が高くなるほど(ノーマリーホワイトモードでは暗くなるほど)、オン区間の占める割合が大きく設定される。   That is, the waveform of the signal potential VB in each line selection period T is set according to the gradation of each pixel in the column related to the data lines 32a and 32b. First, the signal potential VB is set in each line selection period. Each T is divided into an ON section and an OFF section, and is set to the ON potential Von in the ON section and to the OFF potential Voff in the OFF section. That is, the signal potential VB is pulse width modulated in accordance with the gradation value. The higher the gradation to be given to the pixel electrode 10 (the darker in the normally white mode), the larger the proportion occupied by the ON section.

次に、走査線8並びにデータ線32a及び32bの電極間電圧VABを図5(c)の実線で示す。図示のように、電極間電圧VABの絶対値は、画素電極10の選択期間において高くなることがわかる。また、液晶層4に印加される液晶層電圧VLCは、図5(c)のハッチングで示すようになる。液晶層電圧VLCが変化する際には、液晶層4が形成する容量を充放電しなければならないため、液晶層電圧VLCは電極間電圧VABに対して過渡応答的に変化する。なお、図5(c)において電圧VNLは電極間電圧VABと液晶層電圧VLCとの差、即ちTFD素子21の端子電圧である。   Next, the interelectrode voltage VAB of the scanning line 8 and the data lines 32a and 32b is indicated by a solid line in FIG. As shown, the absolute value of the interelectrode voltage VAB increases during the selection period of the pixel electrode 10. Further, the liquid crystal layer voltage VLC applied to the liquid crystal layer 4 is indicated by hatching in FIG. When the liquid crystal layer voltage VLC changes, the capacitance formed by the liquid crystal layer 4 must be charged and discharged, so that the liquid crystal layer voltage VLC changes in a transient response to the interelectrode voltage VAB. In FIG. 5C, the voltage VNL is the difference between the interelectrode voltage VAB and the liquid crystal layer voltage VLC, that is, the terminal voltage of the TFD element 21.

本実施形態における信号電位VBの一例を図6(a)に示す。図6(a)において、ライン選択期間Tはオン区間とオフ区間により構成される。また、走査電位VAは図6(a)に示すようであるから、電極間電圧VAB及び液晶層電圧VLCは図6(b)に示すようになる。   An example of the signal potential VB in the present embodiment is shown in FIG. In FIG. 6A, the line selection period T is composed of an on section and an off section. Further, since the scanning potential VA is as shown in FIG. 6A, the interelectrode voltage VAB and the liquid crystal layer voltage VLC are as shown in FIG. 6B.

図7に、液晶表示装置100における階調表示における駆動波形を示す。上述のように、液晶表示装置100では液晶層4に印加する駆動電圧をパルス幅変調することにより階調表示が行われる。図7の上段に白表示、グレー表示、黒表示の場合の1ライン分(1T)の駆動波形例を示す。なお、本例はノーマリーホワイトの液晶表示装置100であるとする。   FIG. 7 shows driving waveforms in the gradation display in the liquid crystal display device 100. As described above, in the liquid crystal display device 100, gradation display is performed by pulse width modulation of the drive voltage applied to the liquid crystal layer 4. An example of drive waveforms for one line (1T) in the case of white display, gray display, and black display is shown in the upper part of FIG. In this example, it is assumed that the liquid crystal display device 100 is normally white.

走査線駆動波形61は走査線8に印加されるパルス波形であり、上記の走査電位VAを規定する。また、データ線駆動波形62はデータ線32a及び32bに印加されるパルス波形であり、上記信号電位VBを規定する。上記のように、液晶層4に対しては、走査線8とデータ線32a又は32bとの電位差、つまり電極間電位が印加される。即ち、液晶層4には、走査線駆動波形61とデータ線駆動波形62の合計の電圧、即ち図7の下段に示す合成電圧波形に示す電極間電圧が印加される。また、図7の下段では、実際の液晶層4の電圧レベル(液晶層電圧レベル)の変化を液晶層電圧波形63として示している。液晶層4は、電圧を印加してから液晶分子の配向が変化するまでに遅延があるため、その分の過渡応答が生じて図7の下段に示す液晶層電圧波形63が液晶層4に印加されることになる。液晶層電圧レベルに応じて、液晶表示装置100の階調が変化する。本実施形態の液晶表示装置100はノーマリーホワイトであるので、液晶層電圧レベルが低い場合が白表示、高い場合が黒表示、その中間がグレー表示(中間調表示)となる。図7の上段の波形から理解されるように、グレー表示(中間調表示)時の中間調レベルはデータ線駆動波形62のパルス幅により制御される。   The scanning line drive waveform 61 is a pulse waveform applied to the scanning line 8 and defines the scanning potential VA. The data line drive waveform 62 is a pulse waveform applied to the data lines 32a and 32b, and defines the signal potential VB. As described above, a potential difference between the scanning line 8 and the data line 32a or 32b, that is, an interelectrode potential is applied to the liquid crystal layer 4. That is, the total voltage of the scanning line driving waveform 61 and the data line driving waveform 62, that is, the interelectrode voltage shown in the combined voltage waveform shown in the lower part of FIG. 7 is applied to the liquid crystal layer 4. In the lower part of FIG. 7, a change in the actual voltage level (liquid crystal layer voltage level) of the liquid crystal layer 4 is shown as a liquid crystal layer voltage waveform 63. Since the liquid crystal layer 4 has a delay from the voltage application to the change in the orientation of the liquid crystal molecules, a corresponding transient response occurs, and the liquid crystal layer voltage waveform 63 shown in the lower part of FIG. 7 is applied to the liquid crystal layer 4. Will be. The gradation of the liquid crystal display device 100 changes according to the liquid crystal layer voltage level. Since the liquid crystal display device 100 of the present embodiment is normally white, white display is performed when the liquid crystal layer voltage level is low, black display is displayed when the voltage level is high, and gray display (halftone display) is intermediate. As can be understood from the upper waveform in FIG. 7, the halftone level in gray display (halftone display) is controlled by the pulse width of the data line drive waveform 62.

次に、図4を参照して、カラーフィルタ基板92の電極の構成について説明する。   Next, the configuration of the electrodes of the color filter substrate 92 will be described with reference to FIG.

図4に示すように、各走査線8は、第1部分8a、第2部分8b及び第3部分8cにて構成され、コの字状の平面形状をなしている。   As shown in FIG. 4, each scanning line 8 includes a first portion 8a, a second portion 8b, and a third portion 8c, and has a U-shaped planar shape.

第1部分8a及び第3部分8cは、同一形状をなし、データ線32a及び32bの延在方向と略直交する方向(X方向)に延在するように形成されている。第1部分8aのY方向における長さ(幅)、及び、第3部分8cのY方向における長さ(幅)は、少なくとも画素電極10のY方向における長さ以上の長さに設定されている。また、第1部分8aと第3部分8cとは、1行分に対応する複数の画素電極10を隔てて対向配置されている。第2部分8bは、データ線32a及び32bの延在方向(Y方向)に延在するように形成されており、第1部分8aの一端側と第3部分8cの一端側とを繋いでいる。また、第2部分8bは、紙面左側又は紙面右側に位置するシール部材3内に配置されており、シール部材3内の導通部材7を介して電気的に接続されている。   The first portion 8a and the third portion 8c have the same shape and are formed to extend in a direction (X direction) substantially orthogonal to the extending direction of the data lines 32a and 32b. The length (width) in the Y direction of the first portion 8a and the length (width) in the Y direction of the third portion 8c are set to be at least the length of the pixel electrode 10 in the Y direction. . The first portion 8a and the third portion 8c are arranged to face each other with a plurality of pixel electrodes 10 corresponding to one row. The second portion 8b is formed so as to extend in the extending direction (Y direction) of the data lines 32a and 32b, and connects one end side of the first portion 8a and one end side of the third portion 8c. . Further, the second portion 8 b is disposed in the seal member 3 located on the left side or the right side of the paper surface, and is electrically connected via the conducting member 7 in the seal member 3.

また、各走査線8は、YドライバIC33が走査線8を順次走査する方向に、且つ、データ線32a及び32bの延在方向に交互に噛み合うように配置されている。   Each scanning line 8 is arranged so that the Y driver IC 33 alternately meshes in the direction in which the scanning line 8 is sequentially scanned and in the extending direction of the data lines 32a and 32b.

図1及び図4において、ある任意の噛み合う一組の走査線8のうち、紙面右側に開口を有する一方の走査線8に着目した場合、一方の走査線8の第1部分8aと、当該一方の第3部分8cとの間には、紙面左側に開口を有する他方の走査線8の第1部分8aが配置されていると共に、当該一方の走査線8の第3部分8cの下側には当該他方の走査線8の第3部分8cが配置されている。つまり、本発明の液晶表示装置100は、櫛歯状に互いに噛み合うように配置された一組の走査線8を複数有している。   1 and 4, when attention is paid to one scanning line 8 having an opening on the right side of the drawing surface among a certain set of scanning lines 8, the first portion 8 a of one scanning line 8 and the one The first portion 8a of the other scanning line 8 having an opening on the left side of the paper is disposed between the third portion 8c and the third portion 8c of the one scanning line 8 below the third portion 8c. A third portion 8c of the other scanning line 8 is arranged. That is, the liquid crystal display device 100 of the present invention has a plurality of sets of scanning lines 8 arranged so as to mesh with each other in a comb-teeth shape.

以上に述べた、カラーフィルタ基板92と素子基板91とをシール部材3を介して貼り合わせた状態が図1に示されている。図示のように、カラーフィルタ基板92の各走査線8は、素子基板91の各データ線32a及び32bに対して直交している。そして、各走査線8は、第1部分8aと第3部分8cとの間の開口に位置する1行分に対応する画素電極10を隔てて、2行分に対応する画素電極10と平面的に重なっている。   FIG. 1 shows a state where the color filter substrate 92 and the element substrate 91 described above are bonded together via the seal member 3. As shown in the figure, each scanning line 8 of the color filter substrate 92 is orthogonal to each data line 32 a and 32 b of the element substrate 91. Each scanning line 8 is planar with the pixel electrode 10 corresponding to two rows, with the pixel electrode 10 corresponding to one row located in the opening between the first portion 8a and the third portion 8c being separated. It overlaps with.

また、カラーフィルタ基板92の各走査線8の第2部分8bと、素子基板91の各引き回し配線31とは、図示のように左辺側と右辺側との間で交互に重なり合っており、その各走査線8の第2部分8bと各引き回し配線31とは、シール部材3内の導通部材7を介して上下導通している。つまり、カラーフィルタ基板92の各走査線81と、素子基板91の各引き回し配線31との導通は、図示のように左辺側と右辺側との間で交互に実現されている。こうして、カラーフィルタ基板92の各走査線8は、素子基板91の各引き回し配線31を介して、紙面左右に夫々位置する各YドライバIC33に電気的に接続されている。   Further, the second portions 8b of the scanning lines 8 of the color filter substrate 92 and the routing wirings 31 of the element substrate 91 are alternately overlapped between the left side and the right side as shown in FIG. The second portion 8 b of the scanning line 8 and each routing wiring 31 are vertically connected via the conductive member 7 in the seal member 3. That is, conduction between each scanning line 81 of the color filter substrate 92 and each routing wiring 31 of the element substrate 91 is alternately realized between the left side and the right side as shown in the figure. In this way, each scanning line 8 on the color filter substrate 92 is electrically connected to each Y driver IC 33 located on the left and right sides of the drawing via each lead wiring 31 of the element substrate 91.

(走査線の配線構造)
次に、図8等を参照して、本発明の特徴をなす走査線の配線構造について説明する。図8は、図1における液晶表示装置100を模式的に且つ部分的に拡大して示す平面図である。図8において、X方向は行方向に対応していると共に、Y方向は列方向に対応している。また、図8では、説明に必要な最小限の要素のみ示す。なお、以下において、上記で説明した液晶表示装置100の要素は同一の符号を付し、その説明は省略又は簡略化する。
(Scanning line wiring structure)
Next, with reference to FIG. 8 and the like, the wiring structure of the scanning line which characterizes the present invention will be described. FIG. 8 is a plan view schematically and partially enlarged showing the liquid crystal display device 100 in FIG. In FIG. 8, the X direction corresponds to the row direction, and the Y direction corresponds to the column direction. FIG. 8 shows only the minimum elements necessary for explanation. In the following description, elements of the liquid crystal display device 100 described above are denoted by the same reference numerals, and description thereof is omitted or simplified.

画素電極10は、下側基板1上においてマトリクス状に配置されている。そして、Y方向に相隣接する画素電極10の間には寄生容量C1が形成されている。つまり、Y方向に相隣接する画素電極同士は、その間に存在する寄生容量C1によって容量結合されている。   The pixel electrodes 10 are arranged in a matrix on the lower substrate 1. A parasitic capacitance C1 is formed between the pixel electrodes 10 adjacent to each other in the Y direction. That is, the pixel electrodes adjacent to each other in the Y direction are capacitively coupled by the parasitic capacitance C1 existing therebetween.

各データ線32aは、下側基板1上において、Y方向に列をなす画素電極群(以下、「Y方向画素電極群」とも呼ぶ)の紙面左側に配置されており且つY方向に延在するように形成されている。一方、各データ線32bは、下側基板1上において、Y方向画素電極群の紙面右側に配置されており且つY方向に延在するように形成されている。換言すれば、任意の1つのY方向画素電極群の両側には、一組のデータ線32a及び32bが形成されている。   Each data line 32a is arranged on the left side of the pixel electrode group (hereinafter also referred to as “Y-direction pixel electrode group”) arranged in the Y direction on the lower substrate 1 and extends in the Y direction. It is formed as follows. On the other hand, each data line 32b is disposed on the lower substrate 1 on the right side of the Y-direction pixel electrode group and extends in the Y direction. In other words, a set of data lines 32a and 32b is formed on both sides of any one Y-direction pixel electrode group.

各TFD素子21は、2行分に対応する画素電極10の単位毎に、各画素電極10の左下隅の位置又は右下隅の位置に配置されており、対応する各画素電極10と各データ線32a又は32bとに電気的に接続されている。即ち、各画素電極10の左下隅の位置に配置される各TFD素子21は、当該各画素電極10の左側に位置するデータ線32aと電気的に接続されていると共に、各画素電極10の右下隅の位置に配置される各TFD素子21は、当該各画素電極10の右側に位置するデータ線32bと電気的に接続されている。   Each TFD element 21 is arranged at the position of the lower left corner or the lower right corner of each pixel electrode 10 for each unit of the pixel electrodes 10 corresponding to two rows, and each corresponding pixel electrode 10 and each data line. It is electrically connected to 32a or 32b. In other words, each TFD element 21 disposed at the lower left corner of each pixel electrode 10 is electrically connected to the data line 32 a located on the left side of each pixel electrode 10 and is connected to the right side of each pixel electrode 10. Each TFD element 21 arranged at the position of the lower corner is electrically connected to a data line 32b located on the right side of each pixel electrode 10.

このような構成により、図1及び図8において、紙面上側に位置する画素電極10のアドレスを1行目とし、紙面下側に位置する画素電極10のアドレスをN(N:自然数、以下同様)行目とした場合、画素電極10の両側に設けられた一組のデータ線32a及び32bのうち、画素電極10の左側に位置するデータ線32aは、各TFD素子21を介して、(4N−3)行及び(4N−2)行に対応する各画素電極10に電気的に接続されていると共に、当該画素電極10の右側に位置するデータ線32bは、各TFD素子21を介して、(4N−1)行及び4n行に対応する各画素電極10に電気的に接続されている。   With such a configuration, in FIGS. 1 and 8, the address of the pixel electrode 10 located on the upper side of the paper is the first line, and the address of the pixel electrode 10 located on the lower side of the paper is N (N: natural number, the same applies hereinafter). In the case of the row, of the set of data lines 32 a and 32 b provided on both sides of the pixel electrode 10, the data line 32 a located on the left side of the pixel electrode 10 passes through each TFD element 21 (4N− 3) The data lines 32b that are electrically connected to the pixel electrodes 10 corresponding to the row and the (4N-2) row and located on the right side of the pixel electrode 10 pass through the TFD elements 21 ( 4N-1) are electrically connected to the pixel electrodes 10 corresponding to the rows and 4n rows.

一方、上側基板2上には、本発明の特徴をなす複数の走査線8(二点鎖線に対応する部分)等が形成されている。   On the other hand, on the upper substrate 2, a plurality of scanning lines 8 (part corresponding to a two-dot chain line) that characterize the present invention are formed.

各走査線8は、画素電極10の行毎に対応して設けられていると共に、走査線8を1行飛ばして2行毎に接続されてなり、且つYドライバIC33が走査線8を順次走査する方向に交互に噛み合うように配置されている。換言すれば、各走査線8は、1行分に対応する画素電極10を隔てて、2行分に対応する画素電極10と平面的に重なっている。各走査線8はコの字状の平面形状をなしており、第1部分8a、第2部分8b及び第3部分8cを有している。第1部分8a及び第3部分8cは、X方向に延在してなり、画素電極10の1行分に対応する間隔をおいて、1行分に対応する画素電極10と各々対向している。なお、第2部分8bの構成等については上述した通りである。   Each scanning line 8 is provided corresponding to each row of the pixel electrode 10, and the scanning line 8 is skipped by one row and connected every two rows, and the Y driver IC 33 sequentially scans the scanning line 8. Are arranged so as to alternately mesh with each other. In other words, each scanning line 8 is planarly overlapped with the pixel electrode 10 corresponding to two rows, with the pixel electrode 10 corresponding to one row being separated. Each scanning line 8 has a U-shaped planar shape, and includes a first portion 8a, a second portion 8b, and a third portion 8c. The first portion 8a and the third portion 8c extend in the X direction, and are opposed to the pixel electrodes 10 corresponding to one row at intervals corresponding to one row of the pixel electrodes 10, respectively. . The configuration of the second portion 8b is as described above.

また、各走査線8は、YドライバIC33が走査線8を順次走査する方向に且つデータ線32a及び32bの延在方向に交互に噛み合うように配置されている。図8において、ある任意の噛み合う一組の走査線8のうち、紙面右側に開口を有する一方の走査線8に着目した場合、一方の走査線8の第1部分8aと、当該一方の第3部分8cとの間には、紙面左側に開口を有する他方の走査線8の第1部分8aが配置されていると共に、当該一方の走査線8の第3部分8cの下側には当該他方の走査線8の第3部分8cが配置されている。つまり、本発明の液晶表示装置100は、櫛歯状に互いに噛み合うように配置された一組の走査線8を複数有している。   Each scanning line 8 is arranged so as to alternately mesh in the direction in which the Y driver IC 33 sequentially scans the scanning line 8 and in the extending direction of the data lines 32a and 32b. In FIG. 8, when paying attention to one scanning line 8 having an opening on the right side of the paper surface among a set of arbitrary meshing scanning lines 8, the first portion 8a of the one scanning line 8 and the third third line. Between the portion 8c, the first portion 8a of the other scanning line 8 having an opening on the left side of the paper is disposed, and the other portion of the one scanning line 8 is below the third portion 8c. A third portion 8c of the scanning line 8 is disposed. That is, the liquid crystal display device 100 of the present invention has a plurality of sets of scanning lines 8 arranged so as to mesh with each other in a comb-teeth shape.

次に、本発明の実施形態に係る液晶表示装置100の特有の作用効果について説明する。   Next, a specific operation and effect of the liquid crystal display device 100 according to the embodiment of the present invention will be described.

一般的に、各走査線のY方向の長さ(幅)が2画素分の長さに設定された2重マトリクス方式の液晶表示装置に対して、1ライン反転駆動方式を適用すると縞模様状の表示不良が生じてしまう。この発生原因は上述した通りである。即ち、これは、2行分の画素電極単位毎に、画素電極の電圧極性が反転するため、寄生容量の影響を受けない画素電極行と、寄生容量の影響を受ける画素電極行とが交互に生成され液晶の実効値が変動することにより生じるものである。   Generally, when a one-line inversion driving method is applied to a double matrix type liquid crystal display device in which the length (width) of each scanning line in the Y direction is set to a length corresponding to two pixels, a striped pattern is formed. Display defects will occur. The cause of this occurrence is as described above. In other words, since the voltage polarity of the pixel electrode is inverted every two pixel pixel units, the pixel electrode row not affected by the parasitic capacitance and the pixel electrode row affected by the parasitic capacitance are alternately arranged. This is caused by fluctuations in the effective value of the generated liquid crystal.

そこで、このような表示不良が生じるのを防止するためには、全ての画素電極行が寄生容量の影響を受けないような構成にすればよい。理論上は、任意の1つの画素電極行を基準としたときに、当該任意の1つの画素電極行の電圧極性が正又は負極性である場合、それに応じて、当該任意の1つの画素電極行の上側及び下側に隣接する他の画素電極行の電圧極性が負又は正極性である構成にすればよい。例えば、このような構成例としては、1つの走査線が1行分の画素電極に対向する構成を有する1重マトリクス方式の液晶表示装置であって、1ライン反転駆動方式を適用してなるものが挙げられる。このような構成にすれば、液晶の駆動時、当該任意の1つの画素電極行の電位と、隣接する他の画素電極行の電位とは同一の大きさで且つ極性が反転することになるため両者の電位は相殺し合うことになる。その結果、液晶の実効値が変動するのを抑制でき、縞模様状の表示不良が発生するのを防止することができる。   Therefore, in order to prevent such a display defect from occurring, all the pixel electrode rows may be configured not to be affected by the parasitic capacitance. Theoretically, when any one of the pixel electrode rows is based on the voltage polarity of the any one of the pixel electrode rows being positive or negative, the any one of the pixel electrode rows is correspondingly changed. The voltage polarity of other pixel electrode rows adjacent to the upper and lower sides of the pixel may be negative or positive. For example, as an example of such a configuration, a single-matrix liquid crystal display device having a configuration in which one scanning line is opposed to one row of pixel electrodes, to which a one-line inversion driving method is applied. Is mentioned. With such a configuration, when the liquid crystal is driven, the potential of the arbitrary one pixel electrode row and the potential of the other adjacent pixel electrode row have the same magnitude and the polarity is inverted. Both potentials cancel each other. As a result, it is possible to suppress fluctuations in the effective value of the liquid crystal, and it is possible to prevent occurrence of striped display defects.

このような観点を考慮して、2重マトリクス方式を適用する本発明では、1ライン反転駆動方式を適用するのを前提とし、画素電極の行単位毎に、画素電極10の電圧極性が切り替わるように走査線8の形状を工夫して、縞模様状の表示不良が生じるのを防止するようにしている。   In consideration of such a viewpoint, in the present invention in which the double matrix method is applied, it is assumed that the one-line inversion driving method is applied, and the voltage polarity of the pixel electrode 10 is switched for each row unit of the pixel electrode. Further, the shape of the scanning line 8 is devised to prevent a striped display defect from occurring.

即ち、本発明では、各走査線8を、画素電極10の行毎に対応して設けていると共に、走査線8を1行飛ばして2行毎に接続し、且つYドライバIC33が走査線8を順次走査する方向に交互に噛み合うように配置している。換言すれば、各走査線8は、1行分に対応する画素電極10を隔てて、2行分に対応する画素電極10と平面的に重なるように形成されている。そして、各走査線8は、YドライバIC33が走査線8を順次走査する方向に、且つ、データ線32a及び32bの延在方向に交互に噛み合うように配置されている。   That is, in the present invention, each scanning line 8 is provided corresponding to each row of the pixel electrode 10, the scanning line 8 is skipped by one row, and the scanning line 8 is connected every two rows. Are arranged so as to alternately mesh with each other in the scanning direction. In other words, each scanning line 8 is formed so as to planarly overlap the pixel electrode 10 corresponding to two rows, with the pixel electrode 10 corresponding to one row interposed therebetween. The scanning lines 8 are arranged so that the Y driver IC 33 alternately meshes in the direction in which the scanning lines 8 are sequentially scanned and in the extending direction of the data lines 32a and 32b.

より具体的には、上記したように、各走査線8は、コの字状の平面形状を有し、第1部分8a、第2部分8b及び第3部分8cにより構成されている。第1部分8a及び第3部分8cは、データ線32a及び32bの延在方向と略直交する方向に延在するように形成されており、また、その各々は、1行分に対応する複数の画素電極10を隔てて対向するように配置されている。このため、第1部分8a及び第3部分8cは、対応する1行分に対応する画素電極と平面的に重なり合っている。第2部分8bは、第1部分8aの一端側と、第3部分8cの一端側とを繋いでおり、且つ、シール部材3内の導通部材7を介して引き回し配線31及び各YドライバIC33と電気的に接続されている。   More specifically, as described above, each scanning line 8 has a U-shaped planar shape, and includes a first portion 8a, a second portion 8b, and a third portion 8c. The first portion 8a and the third portion 8c are formed so as to extend in a direction substantially orthogonal to the extending direction of the data lines 32a and 32b, and each of the first portion 8a and the third portion 8c includes a plurality of lines corresponding to one row. It arrange | positions so that the pixel electrode 10 may be opposed. For this reason, the first portion 8a and the third portion 8c overlap the pixel electrodes corresponding to the corresponding one row in a planar manner. The second portion 8b connects one end side of the first portion 8a and one end side of the third portion 8c, and leads the routing wiring 31 and each Y driver IC 33 via the conductive member 7 in the seal member 3. Electrically connected.

また、図1、図4及び図8において、ある任意の噛み合う一組の走査線8のうち、紙面右側に開口を有する一方の走査線8に着目した場合、一方の走査線8の第1部分8aと、当該一方の第3部分8cとの間には、紙面左側に開口を有する他方の走査線8の第1部分8aが配置されていると共に、当該一方の走査線8の第3部分8cの下側には当該他方の走査線8の第3部分8cが配置されている。つまり、本発明は、櫛歯状に互いに噛み合うように配置された一組の走査線8を複数有している。以上のような構成を有する本発明の液晶表示装置100では、1ライン反転駆動方式に基づき、各走査線8が順次排他的に走査される。   1, 4, and 8, when attention is paid to one scanning line 8 having an opening on the right side of the paper surface among a set of scanning lines 8 that mesh with each other, the first portion of one scanning line 8 Between the first portion 8c and the third portion 8c, the first portion 8a of the other scanning line 8 having an opening on the left side of the sheet is disposed, and the third portion 8c of the first scanning line 8 is disposed. A third portion 8c of the other scanning line 8 is arranged below the other side. That is, the present invention has a plurality of sets of scanning lines 8 arranged so as to mesh with each other in a comb-teeth shape. In the liquid crystal display device 100 of the present invention having the above-described configuration, the scanning lines 8 are sequentially and exclusively scanned based on the one-line inversion driving method.

いま、図8に示す液晶表示装置100では、1ライン反転駆動方式に基づき、Y1及びY3に対応する走査線8には正極性に対応する電位が、Y2及びY4に対応する走査線8には負極性に対応する電位が夫々印加されている。このため、それらの各走査線8に平面的に重なり合う画素電極10には、それらの各走査線8と同極性の電位が印加されることになる。   Now, in the liquid crystal display device 100 shown in FIG. 8, based on the one-line inversion driving method, the scanning line 8 corresponding to Y1 and Y3 has a potential corresponding to positive polarity, and the scanning line 8 corresponding to Y2 and Y4 has Potentials corresponding to the negative polarity are respectively applied. For this reason, a potential having the same polarity as each of the scanning lines 8 is applied to the pixel electrode 10 that overlaps the scanning lines 8 in a plane.

ここで、Y1に係る走査線8と平面的に重なる画素電極10と、Y2に係る走査線8と平面的に重なる画素電極10とに着目したとき、Y1に係る走査線8の第1部分8aに平面的に重なる画素電極10(便宜上、「画素電極10a」と呼ぶ)と、Y2に係る走査線8の第1部分8aに平面的に重なる画素電極10(便宜上、「画素電極10b」と呼ぶ)との間、画素電極10bとY1に係る走査線8の第3部分8cに平面的に重なる画素電極10(便宜上、「画素電極10c」と呼ぶ)との間、画素電極10cとY2に係る走査線8の第3部分8cに平面的に重なる画素電極10(便宜上、「画素電極10d」と呼ぶ)との間はそれぞれ寄生容量C1が存在している。   Here, when focusing on the pixel electrode 10 that overlaps the scanning line 8 related to Y1 and the pixel electrode 10 that overlaps the scanning line 8 related to Y2, the first portion 8a of the scanning line 8 related to Y1. And the pixel electrode 10 that overlaps the first portion 8a of the scanning line 8 related to Y2 (referred to as “pixel electrode 10b” for convenience). ) Between the pixel electrode 10b and the third portion 8c of the scanning line 8 related to Y1 (referred to as “pixel electrode 10c” for the sake of convenience) between the pixel electrode 10b and Y2 Parasitic capacitances C1 exist between the pixel electrodes 10 (referred to as “pixel electrodes 10d” for convenience) that overlap the third portion 8c of the scanning line 8 in a planar manner.

このため、画素電極10a側には、画素電極10bの負極性に対応する電位が寄生容量C1を通じて廻り込むと共に、その逆に、画素電極10b側には、画素電極10aの正極性に対応する電位が寄生容量C1を通じて廻り込むことになる。ここで、それらの電位は同一の大きさで且つ極性が逆であるため、それらの電位は相殺し合う。また、上記同様の作用により、画素電極10b側には、画素電極10cの正極性に対応する電位が寄生容量C1を通じて廻り込むと共に、その逆に、画素電極10c側には、画素電極10bの負極性に対応する電位が寄生容量C1を通じて廻り込む。上記同様の理由により、それらの電位は相殺し合う。さらに、上記同様の作用により、画素電極10c側には、画素電極10dの負極性に対応する電位が寄生容量C1を通じて廻り込むと共に、その逆に、画素電極10d側には、画素電極10cの正極性に対応する電位が寄生容量C1を通じて廻り込む。上記同様の理由により、それらの電位は相殺し合う。このような作用は、Y3に係る走査線8と平面的に重なり合う画素電極10と、Y4に係る走査線8と平面的に重なり合う画素電極10についても生じる。   For this reason, a potential corresponding to the negative polarity of the pixel electrode 10b circulates through the parasitic capacitance C1 on the pixel electrode 10a side, and conversely, a potential corresponding to the positive polarity of the pixel electrode 10a on the pixel electrode 10b side. Will circulate through the parasitic capacitance C1. Here, since these potentials have the same magnitude and opposite polarity, the potentials cancel each other. In addition, due to the same action as described above, a potential corresponding to the positive polarity of the pixel electrode 10c circulates through the parasitic capacitance C1 on the pixel electrode 10b side, and conversely, the negative electrode of the pixel electrode 10b on the pixel electrode 10c side. The potential corresponding to the sex goes around through the parasitic capacitance C1. For the same reason as described above, their potentials cancel each other. Further, due to the same action as described above, a potential corresponding to the negative polarity of the pixel electrode 10d is circulated through the parasitic capacitance C1 on the pixel electrode 10c side, and conversely, on the pixel electrode 10d side, the positive electrode of the pixel electrode 10c is provided. The potential corresponding to the sex goes around through the parasitic capacitance C1. For the same reason as described above, their potentials cancel each other. Such an effect also occurs in the pixel electrode 10 that overlaps the scanning line 8 related to Y3 in a plane and the pixel electrode 10 that overlaps planarly to the scanning line 8 related to Y4.

以上に述べた作用により、各画素電極10は寄生容量C1の影響を受けないので、液晶の実効値が変動するのを抑制することができる。よって、縞模様状(横縞状)の表示不良が生じるのを防止することができる。   Due to the above-described action, each pixel electrode 10 is not affected by the parasitic capacitance C1, and thus the fluctuation of the effective value of the liquid crystal can be suppressed. Therefore, it is possible to prevent a display defect in a striped pattern (horizontal stripe) from occurring.

[変形例]
上記の実施形態では、特に、各走査線8を、画素電極10の行毎に対応して設けていると共に、走査線8を1行飛ばして2行毎に接続し、且つYドライバIC33が走査線8を順次走査する方向に交互に噛み合うように配置していた。また、別の表現をすれば、各走査線8は、1行分に対応する画素電極10を隔てて、2行分に対応する画素電極10と平面的に重なるように形成されており、且つ、各走査線8は、YドライバIC33が走査線8を順次走査する方向に、且つ、データ線32a及び32bの延在方向に交互に噛み合うように配置されていた。
[Modification]
In the above-described embodiment, in particular, each scanning line 8 is provided corresponding to each row of the pixel electrode 10, the scanning line 8 is skipped by one row, connected every two rows, and the Y driver IC 33 scans. The lines 8 are arranged so as to alternately mesh with each other in the scanning direction. In other words, each scanning line 8 is formed so as to planarly overlap the pixel electrode 10 corresponding to two rows, with the pixel electrode 10 corresponding to one row interposed therebetween, and Each scanning line 8 is arranged so that the Y driver IC 33 alternately meshes in the direction in which the scanning line 8 is sequentially scanned and in the extending direction of the data lines 32a and 32b.

しかし、本発明の構成は必ずしも上記のような構成だけに限られない。ここで、図9を参照して、本発明を適用することが可能な他の形態に係る液晶表示装置200ついて簡単に説明する。図9は、当該液晶表示装置200の構成を模式的に示す部分平面図である。なお、以下において、上記の液晶表示装置100と同一の要素については同一の符号を付し、その説明は省略又は簡略化する。   However, the configuration of the present invention is not necessarily limited to the above configuration. Here, a liquid crystal display device 200 according to another embodiment to which the present invention can be applied will be briefly described with reference to FIG. FIG. 9 is a partial plan view schematically showing the configuration of the liquid crystal display device 200. In the following, the same elements as those of the liquid crystal display device 100 are denoted by the same reference numerals, and the description thereof is omitted or simplified.

液晶表示装置200において、Y2に対応する走査線8とY4に対応する走査線8とに着目した場合、この液晶表示装置200では、負極性に対応する電位が印加される、Y2に対応する走査線8の第3部分8cと、同じく負極性に対応する電位が印加される、Y4に対応する走査線8の第1部分8aとはY方向に相隣接するように配置されている。即ち、この液晶表示装置200では、一般に、負極性に対応する電位が印加される、任意の1つの偶数アドレス番号に対応する走査線8の第3部分8cと、同じく負極性に対応する電位か印加される、次の偶数アドレス番号に対応する走査線8の第1部分8aとがY方向に相隣接するように配置される。この点が、上記の液晶表示装置100の構成と異なっており、その他の構成等は上記の液晶表示装置100の構成等と同様である。   When attention is paid to the scanning line 8 corresponding to Y2 and the scanning line 8 corresponding to Y4 in the liquid crystal display device 200, the liquid crystal display device 200 scans corresponding to Y2 to which a potential corresponding to negative polarity is applied. The third portion 8c of the line 8 and the first portion 8a of the scanning line 8 corresponding to Y4 to which a potential corresponding to negative polarity is applied are arranged adjacent to each other in the Y direction. That is, in the liquid crystal display device 200, generally, the potential corresponding to the negative polarity is applied, and the third portion 8c of the scanning line 8 corresponding to any one even address number is also the potential corresponding to the negative polarity. The applied first portion 8a of the scanning line 8 corresponding to the next even address number is arranged so as to be adjacent to each other in the Y direction. This is different from the configuration of the liquid crystal display device 100 described above, and other configurations are the same as the configuration of the liquid crystal display device 100 described above.

このため、任意の1つの偶数アドレス番号に対応する走査線8の第3部分8cと対向する画素電極10、及び、次の偶数アドレス番号に対応する走査線8の第1部分8aと対向する画素電極10には、それぞれ負極性に対応する電位が寄生容量C1を介して廻り込むことになり、その部分では本発明の効果を得ることができない。なお、その部分以外では、上記の液晶表示装置100と同様の作用効果を得ることができる。これにより、この液晶表示装置200では、上記の液晶表示装置100に比べて、若干表示品質が劣るものの、本発明は、このような形態を有する液晶表示装置200に対しても適用することができる。   Therefore, the pixel electrode 10 facing the third portion 8c of the scanning line 8 corresponding to any one even address number and the pixel facing the first portion 8a of the scanning line 8 corresponding to the next even address number. The potential corresponding to the negative polarity goes around the electrode 10 via the parasitic capacitance C1, and the effect of the present invention cannot be obtained at that portion. In addition, the same operation effect as said liquid crystal display device 100 can be acquired except the part. As a result, the liquid crystal display device 200 is slightly inferior in display quality to the liquid crystal display device 100 described above, but the present invention can also be applied to the liquid crystal display device 200 having such a configuration. .

なお、本発明では、この形態に代えて、正極性に対応する電位が印加される、任意の1つの奇数アドレス番号に対応する走査線8の第3部分8cと、同じく正極性に対応する電位か印加される、次の奇数アドレス番号に対応する走査線8の第1部分8aとを、Y方向に相隣接するように配置しても構わない。   In the present invention, instead of this form, the potential corresponding to the positive polarity is applied, the third portion 8c of the scanning line 8 corresponding to any one odd address number, and the potential corresponding to the positive polarity. The first portion 8a of the scanning line 8 corresponding to the next odd address number to be applied may be arranged adjacent to each other in the Y direction.

また、上記の実施形態及び変形例では、スイッチング素子としてTFD素子21を用いた液晶表示装置100又は200に本発明を適用することにしたが、これに限らず、スイッチング素子としてTFT(薄膜トランジスタ)素子を用いた液晶表示装置にも本発明を適用することは可能である。   In the above-described embodiments and modifications, the present invention is applied to the liquid crystal display device 100 or 200 using the TFD element 21 as a switching element. However, the present invention is not limited to this, and a TFT (thin film transistor) element is used as the switching element. The present invention can also be applied to a liquid crystal display device using.

ここで、図10を参照して、TFT素子を有する液晶表示装置300に本発明を適用した例について説明する。図10は、当該液晶表示装置300の構成を模式的に示す部分平面図である。なお、以下では、上記の実施形態と異なる点について説明すると共に、上記の液晶表示装置100と同一の要素については同一の符号を付し、その説明は省略又は簡略化する。   Here, an example in which the present invention is applied to a liquid crystal display device 300 having TFT elements will be described with reference to FIG. FIG. 10 is a partial plan view schematically showing the configuration of the liquid crystal display device 300. Hereinafter, differences from the above embodiment will be described, and the same elements as those of the liquid crystal display device 100 will be denoted by the same reference numerals, and description thereof will be omitted or simplified.

この液晶表示装置300では、カラーフィルタ基板92側には、走査線8ではなく対向電極(図示略)が形成される一方、素子基板91側には、TFD素子21ではなくTFT素子450、及び、複数のデータ線32a及び32bに加え複数のゲート線80が夫々形成される。また、この液晶表示装置200における駆動方式は、上記の液晶表示装置100の駆動方式と同様である。   In the liquid crystal display device 300, a counter electrode (not shown) is formed on the color filter substrate 92 side instead of the scanning line 8, while a TFT element 450 instead of the TFD element 21 is formed on the element substrate 91 side. A plurality of gate lines 80 are formed in addition to the plurality of data lines 32a and 32b. The driving method in the liquid crystal display device 200 is the same as the driving method of the liquid crystal display device 100 described above.

TFT素子450は、素子基板91において、上記したTFD素子21と同一の位置に設けられている。ここで、図11を参照して、TFT素子450の構成について説明する。図11において、TFT素子450では、図示しないゲート線80から分岐したゲート電極401の上に、それを覆うようにゲート絶縁膜403が設けられている。ゲート絶縁膜403の上には、ゲート電極402に重なるようにa−Si層405が設けられている。a−Si層405の上には、2つに分断されたn−a−Si層406a、406bが設けられている。さらに、n−a−Si層406aの上には図示しないソース線、即ちデータ線32a又は32bから分岐したソース電極408が設けられ、n−a−Si層406bの上にはドレイン電極409が設けられている。ドレイン電極409の上には、画素電極10が部分的に重なるように設けられている。 The TFT element 450 is provided on the element substrate 91 at the same position as the TFD element 21 described above. Here, the configuration of the TFT element 450 will be described with reference to FIG. In FIG. 11, in the TFT element 450, a gate insulating film 403 is provided on the gate electrode 401 branched from the gate line 80 (not shown) so as to cover it. An a-Si layer 405 is provided on the gate insulating film 403 so as to overlap the gate electrode 402. On the a-Si layer 405, n + -a-Si layers 406a and 406b divided into two are provided. Further, n + -a-Si layer source line (not shown) on top of 406a, that is, the source electrode 408 is provided which is branched from the data line 32a or 32 b, n + drain on the -a-Si layer 406b electrode 409 Is provided. On the drain electrode 409, the pixel electrode 10 is provided so as to partially overlap.

各ゲート線80は、画素電極10の行毎に対応して設けられていると共に、ゲート線80を1行飛ばして2行毎に接続されており、且つYドライバIC33がゲート線80を順次走査する方向に交互に噛み合うように配置されている。   Each gate line 80 is provided corresponding to each row of the pixel electrode 10, and the gate line 80 is skipped by one row and connected every two rows, and the Y driver IC 33 sequentially scans the gate lines 80. Are arranged so as to alternately mesh with each other.

具体的には、各ゲート線80は、第1部分80a、第2部分80b及び第3部分80cを有しており、TFT素子450及びYドライバIC33に電気的に接続されている。第1部分80a及び第3部分80cは、X方向に延在するように且つ複数のデータ線32a及び32bと交差するように設けられており、第2部分80bは、第1部分80aと第3部分80cとを繋いでいる。   Specifically, each gate line 80 includes a first portion 80a, a second portion 80b, and a third portion 80c, and is electrically connected to the TFT element 450 and the Y driver IC 33. The first portion 80a and the third portion 80c are provided so as to extend in the X direction and intersect the plurality of data lines 32a and 32b, and the second portion 80b includes the first portion 80a and the third portion 80b. The portion 80c is connected.

また、紙面上側に位置する画素電極10のアドレスを1行目とし、紙面下側に位置する画素電極10のアドレスをN(N:自然数)行目とした場合、Y1、Y3、Y5などの奇数アドレスに対応する各ゲート線80の第1部分80aは(4N−3)行の画素電極10と接続されたTFT素子450に、また、当該各ゲート線80の第3部分80cは(4N−1)行の画素電極10と接続されたTFT素子450に夫々接続されている。一方、Y2、Y4、Y6などの偶数アドレスに対応する各ゲート線80の第1部分80aは(4N−2)行の画素電極10と接続されたTFT素子450に、また、当該各ゲート線80の第3部分80cは(4N)行の画素電極10と接続されたTFT素子450に夫々接続されている。   Further, when the address of the pixel electrode 10 located on the upper side of the paper is the first line and the address of the pixel electrode 10 located on the lower side of the paper is the N (N: natural number) line, odd numbers such as Y1, Y3, Y5, etc. The first portion 80a of each gate line 80 corresponding to the address is connected to the TFT element 450 connected to the pixel electrodes 10 in the (4N-3) rows, and the third portion 80c of each gate line 80 is (4N-1). ) Are connected to the TFT elements 450 connected to the pixel electrodes 10 in the row. On the other hand, the first portion 80a of each gate line 80 corresponding to an even address such as Y2, Y4, Y6 is connected to the TFT element 450 connected to the pixel electrodes 10 in the (4N-2) rows, and to each gate line 80. The third portions 80c are connected to the TFT elements 450 connected to the pixel electrodes 10 in the (4N) rows.

データ線32aは、各TFT素子450を介して、(4N−3)行及び(4N−2)行に対応する各画素電極10に電気的に接続されていると共に、データ線32bは、各TFT素子450を介して、(4N−1)行及び4n行に対応する各画素電極10に電気的に接続されている。   The data line 32a is electrically connected to each pixel electrode 10 corresponding to the (4N-3) row and the (4N-2) row via each TFT element 450, and the data line 32b is connected to each TFT. It is electrically connected to each pixel electrode 10 corresponding to the (4N−1) row and the 4n row through the element 450.

以上のような構成を有する液晶表示装置200では、上記した液晶表示装置100と同様の作用効果を得ることができる。   In the liquid crystal display device 200 having the above-described configuration, the same operational effects as those of the liquid crystal display device 100 described above can be obtained.

即ち、ここで、Y1に係るゲート線80にTFT素子450を介して接続された画素電極10と、Y2に係るゲート線80にTFT素子450を介して接続された画素電極10とに着目したとき、Y1に係るゲート線80の第1部分80aにTFT素子450を介して接続された画素電極10(便宜上、「画素電極10a」と呼ぶ)と、Y2に係るゲート線80の第1部分80aにTFT素子450を介して接続された画素電極10(便宜上、「画素電極10b」と呼ぶ)との間、画素電極10bとY1に係るゲート線80の第3部分80cにTFT素子450を介して接続された画素電極10(便宜上、「画素電極10c」と呼ぶ)との間、画素電極10cとY2に係るゲート線80の第3部分80cにTFT素子450を介して接続された画素電極10(便宜上、「画素電極10d」と呼ぶ)との間はそれぞれ寄生容量C1が存在している。   That is, here, when attention is paid to the pixel electrode 10 connected to the gate line 80 related to Y1 via the TFT element 450 and the pixel electrode 10 connected to the gate line 80 related to Y2 via the TFT element 450. , The pixel electrode 10 (referred to as “pixel electrode 10a” for convenience) connected to the first portion 80a of the gate line 80 related to Y1 via the TFT element 450, and the first portion 80a of the gate line 80 related to Y2. Between the pixel electrode 10 (referred to as “pixel electrode 10b” for convenience) connected via the TFT element 450, the pixel electrode 10b and the third portion 80c of the gate line 80 related to Y1 are connected via the TFT element 450. The pixel electrode 10 (referred to as “pixel electrode 10c” for convenience) is connected to the pixel electrode 10c and the third portion 80c of the gate line 80 related to Y2 via the TFT element 450. Pixel electrodes 10 (for convenience, referred to as "pixel electrode 10d") each parasitic capacitance C1 between the exist.

このため、画素電極10a側には、画素電極10bの負極性に対応する電位が寄生容量C1を通じて廻り込むと共に、その逆に、画素電極10b側には、画素電極10aの正極性に対応する電位が寄生容量C1を通じて廻り込むことになる。ここで、それらの電位は同一の大きさで且つ極性が逆であるため、それらの電位は相殺し合う。また、上記同様の作用により、画素電極10b側には、画素電極10cの正極性に対応する電位が寄生容量C1を通じて廻り込むと共に、その逆に、画素電極10c側には、画素電極10bの負極性に対応する電位が寄生容量C1を通じて廻り込む。上記同様の理由により、それらの電位は相殺し合う。さらに、上記同様の作用により、画素電極10c側には、画素電極10dの負極性に対応する電位が寄生容量C1を通じて廻り込むと共に、その逆に、画素電極10d側には、画素電極10cの正極性に対応する電位が寄生容量C1を通じて廻り込む。上記同様の理由により、それらの電位は相殺し合う。このような作用は、Y3に係るゲート線80にTFT素子450を介して接続された画素電極10と、Y4に係るゲート線80にTFT素子450を介して接続された画素電極10についても生じる。   For this reason, a potential corresponding to the negative polarity of the pixel electrode 10b circulates through the parasitic capacitance C1 on the pixel electrode 10a side, and conversely, a potential corresponding to the positive polarity of the pixel electrode 10a on the pixel electrode 10b side. Will circulate through the parasitic capacitance C1. Here, since these potentials have the same magnitude and opposite polarity, the potentials cancel each other. In addition, due to the same action as described above, a potential corresponding to the positive polarity of the pixel electrode 10c circulates through the parasitic capacitance C1 on the pixel electrode 10b side, and conversely, the negative electrode of the pixel electrode 10b on the pixel electrode 10c side. The potential corresponding to the sex goes around through the parasitic capacitance C1. For the same reason as described above, their potentials cancel each other. Further, due to the same action as described above, a potential corresponding to the negative polarity of the pixel electrode 10d is circulated through the parasitic capacitance C1 on the pixel electrode 10c side, and conversely, on the pixel electrode 10d side, the positive electrode of the pixel electrode 10c is provided. The potential corresponding to the sex goes around through the parasitic capacitance C1. For the same reason as described above, their potentials cancel each other. Such an effect also occurs in the pixel electrode 10 connected to the gate line 80 related to Y3 via the TFT element 450 and the pixel electrode 10 connected to the gate line 80 related to Y4 via the TFT element 450.

以上に述べた作用により、各画素電極10は寄生容量C1の影響を受けないので、液晶の実効値が変動するのを抑制することができる。よって、縞模様状(横縞状)の表示不良が生じるのを防止することができる。   Due to the above-described action, each pixel electrode 10 is not affected by the parasitic capacitance C1, and thus the fluctuation of the effective value of the liquid crystal can be suppressed. Therefore, it is possible to prevent a display defect in a striped pattern (horizontal stripe) from occurring.

また、上記の実施形態及び変形例では、透過型の液晶表示装置に本発明を適用することとしたが、これに限らず、反射型若しくは半透過反射型の液晶表示装置に本発明を適用することも可能である。   In the above-described embodiments and modifications, the present invention is applied to a transmissive liquid crystal display device. However, the present invention is not limited to this, and the present invention is applied to a reflective or transflective liquid crystal display device. It is also possible.

[電子機器]
次に、本発明による液晶表示装置100、200又は300を電子機器の表示装置として用いる場合の実施形態について説明する。
[Electronics]
Next, an embodiment in which the liquid crystal display device 100, 200 or 300 according to the present invention is used as a display device of an electronic device will be described.

図12は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶表示装置100、200又は300と、これを制御する制御手段410とを有する。ここでは、液晶表示装置100、200又は300を、パネル構造体403と、半導体ICなどで構成される駆動回路402とに概念的に分けて描いてある。また、制御手段410は、表示情報出力源411と、表示情報処理回路412と、電源回路413と、タイミングジェネレータ414と、を有する。   FIG. 12 is a schematic configuration diagram showing the overall configuration of the present embodiment. The electronic apparatus shown here includes the liquid crystal display device 100, 200, or 300, and a control unit 410 that controls the liquid crystal display device. Here, the liquid crystal display device 100, 200 or 300 is conceptually divided into a panel structure 403 and a drive circuit 402 formed of a semiconductor IC or the like. Further, the control means 410 includes a display information output source 411, a display information processing circuit 412, a power supply circuit 413, and a timing generator 414.

表示情報出力源411は、ROM(Read Only Memory)やRAM(Random Access Memory)などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ414によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路412に供給するように構成されている。   The display information output source 411 includes a memory such as a ROM (Read Only Memory) or a RAM (Random Access Memory), a storage unit such as a magnetic recording disk or an optical recording disk, and a tuning circuit that tunes and outputs a digital image signal. The display information is supplied to the display information processing circuit 412 in the form of an image signal of a predetermined format based on various clock signals generated by the timing generator 414.

表示情報処理回路412は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKとともに駆動回路402へ供給する。駆動回路402は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路413は、上述の各構成要素にそれぞれ所定の電圧を供給する。   The display information processing circuit 412 includes various well-known circuits such as a serial-parallel conversion circuit, an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and executes processing of input display information to obtain image information. Are supplied to the drive circuit 402 together with the clock signal CLK. The driving circuit 402 includes a scanning line driving circuit, a data line driving circuit, and an inspection circuit. The power supply circuit 413 supplies a predetermined voltage to each of the above-described components.

次に、本発明に係る液晶表示装置100、200又は300を適用可能な電子機器の具体例について図13を参照して説明する。   Next, specific examples of electronic devices to which the liquid crystal display device 100, 200, or 300 according to the present invention can be applied will be described with reference to FIG.

まず、本発明に係る液晶表示装置100、200又は300を、可搬型のパーソナルコンピュータ(いわゆるノート型パソコン)の表示部に適用した例について説明する。図13(a)は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ710は、キーボード711を備えた本体部712と、本発明に係る液晶表示パネルを適用した表示部713とを備えている。   First, an example in which the liquid crystal display device 100, 200, or 300 according to the present invention is applied to a display unit of a portable personal computer (so-called notebook personal computer) will be described. FIG. 13A is a perspective view showing the configuration of this personal computer. As shown in the figure, the personal computer 710 includes a main body 712 having a keyboard 711 and a display 713 to which the liquid crystal display panel according to the present invention is applied.

続いて、本発明に係る液晶表示装置100、200又は300を、携帯電話機の表示部に適用した例について説明する。図13(b)は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機720は、複数の操作ボタン721のほか、受話口722、送話口723とともに、本発明に係る液晶表示装置100、200又は300を適用した表示部724を備える。   Next, an example in which the liquid crystal display device 100, 200 or 300 according to the present invention is applied to a display unit of a mobile phone will be described. FIG. 13B is a perspective view showing the configuration of this mobile phone. As shown in the figure, the mobile phone 720 includes a plurality of operation buttons 721, a display unit 724 to which the liquid crystal display device 100, 200, or 300 according to the present invention is applied, together with the earpiece 722 and the mouthpiece 723. .

なお、本発明に係る液晶表示装置100、200又は300を適用可能な電子機器としては、図13(a)に示したパーソナルコンピュータや図13(b)に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラなどが挙げられる。   Note that examples of electronic devices to which the liquid crystal display device 100, 200, or 300 according to the present invention can be applied include liquid crystal in addition to the personal computer shown in FIG. 13A and the cellular phone shown in FIG. TV, viewfinder type / monitor direct-view type video tape recorder, car navigation device, pager, electronic notebook, calculator, word processor, workstation, videophone, POS terminal, digital still camera, and the like.

本発明の実施形態に係る液晶表示装置の電極及び配線の構成を示す平面図。The top view which shows the structure of the electrode of the liquid crystal display device which concerns on embodiment of this invention, and wiring. 図1の切断線A−A’に沿った液晶表示装置の断面図。FIG. 2 is a cross-sectional view of the liquid crystal display device taken along a cutting line A-A ′ in FIG. 1. 本実施形態に係る素子基板の電極及び配線の構成等を示す平面図The top view which shows the structure of the electrode of the element substrate which concerns on this embodiment, wiring, etc. 本実施形態のカラーフィルタ基板の電極の構成等を示す平面図。The top view which shows the structure of the electrode of the color filter substrate of this embodiment, etc. 走査電位VA、信号電位VB及び電極間電圧VABの波形図を示す。Waveform diagrams of the scanning potential VA, the signal potential VB, and the interelectrode voltage VAB are shown. 信号電位VB及び電極間電圧VABの波形図を示す。The waveform diagram of the signal potential VB and the interelectrode voltage VAB is shown. 異なる階調レベルの駆動波形例を示す波形図。The wave form diagram which shows the drive waveform example of a different gradation level. 本実施形態の素子基板等の一部を拡大して示す平面図。The top view which expands and shows some element substrates etc. of this embodiment. 変形例に係る素子基板等の一部を拡大して示す平面図。The top view which expands and shows a part of element substrates etc. which concern on a modification. TFT素子を用いた素子基板等の一部を拡大して示す平面図。The top view which expands and shows some element substrates etc. which used the TFT element. TFT素子の構成を模式的に示す断面図。Sectional drawing which shows the structure of a TFT element typically. 本発明の液晶表示装置を適用した電子機器の回路ブロック図。1 is a circuit block diagram of an electronic apparatus to which a liquid crystal display device of the present invention is applied. 本発明の液晶表示装置を適用した電子機器の例。6 shows examples of electronic devices to which the liquid crystal display device of the present invention is applied.

符号の説明Explanation of symbols

1 下側基板、 2 上側基板、 3 シール部材、 6 着色層、 8 走査線、 10 画素電極、 17 配向膜、 19 オーバーコート層、 21 TFD素子、 32a、32b データ線、 31 引き回し配線、 80 ゲート線、 91 素子基板、 92 カラーフィルタ基板、 100、200又は300 液晶表示装置、 450 TFT素子   DESCRIPTION OF SYMBOLS 1 Lower substrate, 2 Upper substrate, 3 Sealing member, 6 Colored layer, 8 Scan line, 10 Pixel electrode, 17 Alignment film, 19 Overcoat layer, 21 TFD element, 32a, 32b Data line, 31 Lead-out wiring, 80 Gate Wire, 91 element substrate, 92 color filter substrate, 100, 200 or 300 liquid crystal display device, 450 TFT element

Claims (8)

行及び列方向に配置された複数の画素電極と、
前記列方向に配置された複数の画素電極に対応するように両側に設けられた複数のデータ線と、
前記複数のデータ線と交差する複数の走査線と、
前記複数のデータ線と前記複数の走査線の交点に対応して設けられ、前記画素電極に接続された複数のスイッチング素子と、
前記複数の走査線を順次走査する走査線駆動回路と、を備え、
前記走査線の各々は、前記画素電極の行毎に対応して設けられてなるとともに、前記走査線を1行飛ばして2行毎に接続されてなり、且つ前記走査線駆動回路が前記走査線を順次走査する方向に交互に噛み合うように配置されていることを特徴とする電気光学装置。
A plurality of pixel electrodes arranged in the row and column directions;
A plurality of data lines provided on both sides so as to correspond to the plurality of pixel electrodes arranged in the column direction;
A plurality of scan lines intersecting the plurality of data lines;
A plurality of switching elements provided corresponding to the intersections of the plurality of data lines and the plurality of scanning lines and connected to the pixel electrode;
A scanning line driving circuit that sequentially scans the plurality of scanning lines,
Each of the scanning lines is provided corresponding to each row of the pixel electrodes, and the scanning line is skipped by one row and connected every two rows, and the scanning line driving circuit is connected to the scanning line. Are arranged so as to alternately mesh with each other in the direction of sequentially scanning.
前記複数の走査線はコの字状に形成されていることを特徴とする請求項1に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the plurality of scanning lines are formed in a U-shape. 前記走査線の各々は第1部分、第2部分及び第3部分を有し、
前記第1部分及び前記第3部分は、前記画素電極の1行分に対応する間隔をおいて、1行分に対応する前記複数の画素電極と各々対向してなり、
前記第2部分は前記第1部分の一端側と前記第3部分の一端側とを繋いでいることを特徴とする請求項1又は2に記載の電気光学装置。
Each of the scan lines has a first portion, a second portion, and a third portion;
The first portion and the third portion are respectively opposed to the plurality of pixel electrodes corresponding to one row with an interval corresponding to one row of the pixel electrodes,
The electro-optical device according to claim 1, wherein the second portion connects one end side of the first portion and one end side of the third portion.
複数の走査線を順次走査する走査線駆動回路及び当該走査線駆動回路に接続された配線を有する素子基板と、対向基板とを備え、
前記素子基板と前記対向基板の間には、複数の金属粒子を分散配置してなる枠状のシール部材が設けられており、
前記第2部分は前記枠状のシール部材に対応する位置に配置されており且つ前記複数の金属粒子を介して前記配線と上下導通していることを特徴とする請求項3に記載の電気光学装置。
A scanning line driving circuit that sequentially scans a plurality of scanning lines, an element substrate having wiring connected to the scanning line driving circuit, and a counter substrate,
Between the element substrate and the counter substrate, a frame-shaped sealing member formed by dispersing and arranging a plurality of metal particles is provided,
4. The electro-optic according to claim 3, wherein the second portion is disposed at a position corresponding to the frame-shaped sealing member and is vertically connected to the wiring via the plurality of metal particles. apparatus.
前記走査線の各々は、前記データ線の延在方向と略直交する方向に延在してなり、前記データ線の延在方向に交互に噛み合うように配置されていることを特徴とする請求項1に記載の電気光学装置。   2. The scanning lines according to claim 1, wherein each of the scanning lines extends in a direction substantially orthogonal to the extending direction of the data line, and is arranged so as to alternately mesh with the extending direction of the data line. 2. The electro-optical device according to 1. 前記走査線駆動回路は、前記複数の走査線のうちの1つを順次排他的に選択し、当該選択された走査線に対して、当該選択された走査線の直前に選択された走査線と極性を反転させた電位に対応する走査信号を供給することを特徴とする請求項1に記載の電気光学装置。   The scanning line driving circuit sequentially and exclusively selects one of the plurality of scanning lines, and with respect to the selected scanning line, a scanning line selected immediately before the selected scanning line The electro-optical device according to claim 1, wherein a scanning signal corresponding to a potential whose polarity is inverted is supplied. Nを自然数としたときに、
前記画素電極の両側に設けられた一組のデータ線のうち、前記画素電極の左側に位置するデータ線は、前記複数のスイッチング素子を介して、(4N−3)行及び(4N−2)行に対応する前記複数の画素電極に電気的に接続されていると共に、前記画素電極の右側に位置するデータ線は、前記複数のスイッチング素子を介して、(4N−1)行及び4n行に対応する前記複数の画素電極に電気的に接続されていることを特徴とする請求項1に記載の電気光学装置。
When N is a natural number,
Of the set of data lines provided on both sides of the pixel electrode, the data line located on the left side of the pixel electrode is connected to the (4N-3) rows and (4N-2) via the plurality of switching elements. A data line electrically connected to the plurality of pixel electrodes corresponding to the row and positioned on the right side of the pixel electrode is connected to the (4N-1) row and the 4n row via the plurality of switching elements. The electro-optical device according to claim 1, wherein the electro-optical device is electrically connected to the corresponding plurality of pixel electrodes.
請求項1乃至7のいずれか一項に記載の電気光学装置を表示部として備えることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1 as a display unit.
JP2005085567A 2005-03-24 2005-03-24 Electrooptical device and electronic equipment Withdrawn JP2006267544A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005085567A JP2006267544A (en) 2005-03-24 2005-03-24 Electrooptical device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005085567A JP2006267544A (en) 2005-03-24 2005-03-24 Electrooptical device and electronic equipment

Publications (1)

Publication Number Publication Date
JP2006267544A true JP2006267544A (en) 2006-10-05

Family

ID=37203601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005085567A Withdrawn JP2006267544A (en) 2005-03-24 2005-03-24 Electrooptical device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2006267544A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009050920A1 (en) * 2007-10-18 2009-04-23 Sharp Kabushiki Kaisha Driver monolithic type display
KR20150092802A (en) * 2014-02-05 2015-08-17 삼성디스플레이 주식회사 Liquid display device and driving method for the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009050920A1 (en) * 2007-10-18 2009-04-23 Sharp Kabushiki Kaisha Driver monolithic type display
US8305315B2 (en) 2007-10-18 2012-11-06 Sharp Kabushiki Kaisha Monolithic driver-type display device
KR20150092802A (en) * 2014-02-05 2015-08-17 삼성디스플레이 주식회사 Liquid display device and driving method for the same
US9799282B2 (en) 2014-02-05 2017-10-24 Samsung Display Co. Ltd. Liquid crystal display device and method for driving the same
KR102147055B1 (en) 2014-02-05 2020-08-24 삼성디스플레이 주식회사 Liquid display device and driving method for the same

Similar Documents

Publication Publication Date Title
JP5314155B2 (en) Liquid crystal display
JP5024110B2 (en) Electro-optical device and electronic apparatus
JP4717672B2 (en) Liquid crystal device and electronic device
US7561239B2 (en) Liquid crystal device and electronic apparatus
JP4724749B2 (en) Display device
JP5445239B2 (en) Electro-optical device and electronic apparatus
US8466862B2 (en) Liquid crystal display device
JP5299224B2 (en) Electro-optical device and electronic apparatus
JP2014106428A (en) Display device and electronic device
US7301517B2 (en) Liquid-crystal display apparatus capable of reducing line crawling
JP4957190B2 (en) Electro-optical device and electronic apparatus
JP2006189477A (en) Color liquid crystal display device
JP5589018B2 (en) Liquid crystal display
JP4453434B2 (en) Liquid crystal device and electronic device
JP2006017897A (en) Electro-optical apparatus and electronic appliance
JP2006267544A (en) Electrooptical device and electronic equipment
JP2005284056A (en) Liquid crystal display and electronic equipment
JP2007094025A (en) Electrooptic device and electronic equipment
JP2007086506A (en) Electrooptical device and electronic equipment
US20230314880A1 (en) Liquid crystal display device
JP2008180951A (en) Liquid crystal device and electronic apparatus
JP2013235280A (en) Electro-optic device and electronic apparatus
JP2007310281A (en) Liquid crystal display device
JP2006189671A (en) Liquid crystal apparatus and electronic device
JP2010243627A (en) Electrooptical device and electronic equipment

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080603