[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005284056A - Liquid crystal display and electronic equipment - Google Patents

Liquid crystal display and electronic equipment Download PDF

Info

Publication number
JP2005284056A
JP2005284056A JP2004099217A JP2004099217A JP2005284056A JP 2005284056 A JP2005284056 A JP 2005284056A JP 2004099217 A JP2004099217 A JP 2004099217A JP 2004099217 A JP2004099217 A JP 2004099217A JP 2005284056 A JP2005284056 A JP 2005284056A
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel electrode
gradation
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004099217A
Other languages
Japanese (ja)
Inventor
Masahiro Horiguchi
正寛 堀口
Kazuhiro Tanaka
千浩 田中
Tadashi Tsuyuki
正 露木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004099217A priority Critical patent/JP2005284056A/en
Publication of JP2005284056A publication Critical patent/JP2005284056A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce lateral crosstalks, by driving a dummy pixel electrode provided at both sides of an effective display region at a gradation different from the effective display region. <P>SOLUTION: In a liquid crystal display using a TFD element, a plurality of the dummy pixel electrodes 80 are provided so as to make a vertical row on both sides of the effective display region V, respectively. Since each dummy pixel electrode 80 is covered with a black light shielding layer BM, an observer cannot see it, even if each dummy pixel electrode 80 is driven to display an image. When gray or the like is made the background color for displaying white or black rectangle, the dummy pixel electrode 80 is driven at gradation different from the gradation of the effective display region V by a first gradation control method. Thereby a gradation level can be prevented from concentrating on the same line to reduce the lateral crosstalks. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、各種情報の表示に用いて好適な液晶表示装置および電子機器に関する。   The present invention relates to a liquid crystal display device and an electronic apparatus suitable for use in displaying various types of information.

二端子素子型アクティブ・マトリクス、あるいはTFD(Thin Film Diode)と呼ばれる液晶パネルにおいては、相互に対向する2枚の基板のうち一方の基板に走査線が、他方の基板に信号線(データ線)及び画素電極が形成され、両基板間に液晶が封入されている。そして、他方の基板には、電流−電圧特性が非線形な素子が設けられ、その素子は画素電極及び信号線に夫々接続されている。   In a liquid crystal panel called a two-terminal element type active matrix or TFD (Thin Film Diode), a scanning line is provided on one of two substrates facing each other, and a signal line (data line) is provided on the other substrate. In addition, a pixel electrode is formed, and liquid crystal is sealed between both substrates. The other substrate is provided with an element having a nonlinear current-voltage characteristic, and the element is connected to the pixel electrode and the signal line, respectively.

しかしながら、そのようなTFD液晶パネルにおいては、構造上、表示画面の1ライン(走査線)の表示中に、その1ラインに含まれる画素のレベルが特定の階調に集中すると、一斉に信号電極線の電位が変化する。この電位変化は走査線を通じて各画素へ伝搬し、横方向のクロストーク(以下、「横クロストーク」と呼ぶ。)を生じさせる。ここで、横クロストークとは、上記のように、画素レベルが特定の階調に集中したラインと、そうでないラインとにおいて、同一階調を表示しているにも拘わらず、表示画像上では表示レベルが異なってしまうことをいう。   However, in such a TFD liquid crystal panel, when the level of the pixels included in one line is concentrated on a specific gradation during the display of one line (scanning line) on the display screen, the signal electrode is simultaneously formed. The potential of the line changes. This potential change propagates to each pixel through the scanning line, and causes horizontal crosstalk (hereinafter referred to as “lateral crosstalk”). Here, as described above, horizontal crosstalk means that on the display image, although the same gradation is displayed in the line where the pixel level is concentrated on a specific gradation and the line where the pixel level is not, This means that the display level is different.

なお、この種の液晶表示装置として、例えば、充放電駆動方式を用いた場合でも、直前のデータのクロストークを解消しつつ、かつコントラストを向上させる液晶表示装置が提案されている(例えば、特許文献1を参照)。   As this type of liquid crystal display device, for example, even when a charge / discharge driving method is used, a liquid crystal display device that improves contrast while eliminating crosstalk of the immediately preceding data has been proposed (for example, patents). Reference 1).

特開平11−133377号公報Japanese Patent Laid-Open No. 11-133377

本発明は、以上の点に鑑みてなされたものであり、横クロストークを低減することを課題とする。   The present invention has been made in view of the above points, and an object thereof is to reduce lateral crosstalk.

本発明の1つの観点では、液晶表示装置は、複数の信号線、複数の画素電極、及び、前記信号線の各々と前記画素電極の各々とに接続された複数のスイッチング素子とを有する第1基板と、複数の走査線を有し前記第1基板に対向配置された第2基板と、前記第1基板と前記第2基板の間に挟持された液晶層と、前記走査線及び前記信号線に信号を供給して前記液晶を駆動する駆動回路と、を備え、前記複数の画素電極は、表示画素電極と、前記表示画素電極が設けられてなる表示領域の前記走査線の延長方向の淵に設けられてなり、遮光された前記ダミー画素電極とを含み、前記駆動回路は、前記ダミー画素電極を、前記表示画素電極と異なる階調値で駆動する階調制御手段を備える。   In one aspect of the present invention, a liquid crystal display device includes a plurality of signal lines, a plurality of pixel electrodes, and a plurality of switching elements connected to each of the signal lines and the pixel electrodes. A substrate, a second substrate having a plurality of scanning lines and facing the first substrate, a liquid crystal layer sandwiched between the first substrate and the second substrate, the scanning lines and the signal lines A driving circuit for driving the liquid crystal by supplying a signal to the plurality of pixel electrodes, wherein the plurality of pixel electrodes are arranged in the direction of extension of the scanning lines in the display region in which the display pixel electrodes and the display pixel electrodes are provided. And the light-shielded dummy pixel electrode is provided, and the drive circuit includes gradation control means for driving the dummy pixel electrode with a gradation value different from that of the display pixel electrode.

上記の液晶表示装置は、いわゆるTFD、TFT(Thin Film Transistor)などのスイッチング素子を有するアクティブ・マトリクス駆動方式の液晶表示装置である。この液晶表示装置において、複数の画素電極は、表示画素電極が設けられてなる表示領域の走査線の延長方向の淵に位置し黒色遮光層などにより遮光されたダミー画素電極を含んでいる。好適な例では、前記ダミー画素は、前記表示領域の前記走査線の延長方向の両側の淵に設けることができる。このため、駆動回路が各ダミー画素電極を駆動することにより画像が表示されても、その画像は黒色遮光層などにより覆われており観察者には見えない。また、複数の画素電極は、ダミー画素の他に表示画素電極を含んでいる。このため、駆動回路が表示画素電極を駆動することにより、その表示画素電極が設けられた領域、即ち有効表示領域にて画像を表示することができる。   The liquid crystal display device is an active matrix drive type liquid crystal display device having a switching element such as a so-called TFD or TFT (Thin Film Transistor). In this liquid crystal display device, the plurality of pixel electrodes include dummy pixel electrodes which are located at the end of the scanning line extending direction of the display area where the display pixel electrodes are provided and are shielded by a black light shielding layer or the like. In a preferred example, the dummy pixels may be provided on both sides of the display region in the extension direction of the scanning line. For this reason, even if an image is displayed by driving each dummy pixel electrode by the drive circuit, the image is covered with a black light shielding layer or the like and is not visible to the observer. The plurality of pixel electrodes include display pixel electrodes in addition to dummy pixels. Therefore, when the drive circuit drives the display pixel electrode, an image can be displayed in the area where the display pixel electrode is provided, that is, the effective display area.

特に、この液晶表示装置において、駆動回路は、ダミー画素電極を、表示画素電極と異なる階調値で駆動する階調制御手段を備えている。これにより、表示画素電極の階調レベルが1つの階調値に集中しないように階調制御を行うことができ、横クロストークを低減できる。   In particular, in this liquid crystal display device, the drive circuit includes gradation control means for driving the dummy pixel electrode with a gradation value different from that of the display pixel electrode. Thereby, gradation control can be performed so that the gradation level of the display pixel electrode does not concentrate on one gradation value, and lateral crosstalk can be reduced.

上記の液晶表示装置の一態様では、前記階調制御手段は、前記複数の走査線の各々について、当該走査線に対応するダミー画素電極を、当該走査線に対応する表示画素電極と異なる階調値で駆動する。これにより、各ライン中の表示画素電極の階調レベルが1つの階調値に集中しないように階調制御を行うことができ、横クロストークを低減できる。   In one aspect of the above-described liquid crystal display device, the gradation control unit may, for each of the plurality of scanning lines, provide a dummy pixel electrode corresponding to the scanning line with a gradation different from that of the display pixel electrode corresponding to the scanning line. Drive by value. Thereby, gradation control can be performed so that the gradation levels of the display pixel electrodes in each line are not concentrated on one gradation value, and lateral crosstalk can be reduced.

上記の液晶表示装置の他の態様では、前記階調制御手段は、前記複数の走査線の各々について、当該走査線に対応する複数の表示画素電極を駆動する階調値の出現確率に基づいて、前記ダミー画素電極を駆動する階調値を決定する。   In another aspect of the above-described liquid crystal display device, the gradation control unit may determine, for each of the plurality of scanning lines, an appearance probability of a gradation value that drives a plurality of display pixel electrodes corresponding to the scanning line. The gradation value for driving the dummy pixel electrode is determined.

この態様によれば、階調制御手段は、駆動時の表示画素電極の階調値の出現確率に基づいて、ダミー画素電極を駆動する階調値を決定することができる。そして、駆動回路は、その決定した階調値でダミー画素電極を駆動することができる。これにより、各ライン中の表示画素電極の階調レベルが1つの階調値に集中しないように階調制御を行うことができ、横クロストークを低減できる。   According to this aspect, the gradation control means can determine the gradation value for driving the dummy pixel electrode based on the appearance probability of the gradation value of the display pixel electrode during driving. Then, the drive circuit can drive the dummy pixel electrode with the determined gradation value. Thereby, gradation control can be performed so that the gradation levels of the display pixel electrodes in each line are not concentrated on one gradation value, and lateral crosstalk can be reduced.

上記の液晶表示装置の他の態様では、前記階調制御手段は、前記出現確率が所定値より低い階調値を、前記ダミー画素電極を駆動する階調値に決定する。   In another aspect of the above-described liquid crystal display device, the gradation control unit determines a gradation value having an appearance probability lower than a predetermined value as a gradation value for driving the dummy pixel electrode.

この態様によれば、階調制御手段は、出現確率が所定値より低い階調値を、ダミー画素電極を駆動する階調値に決定することができる。そして、駆動回路は、その決定した階調値でダミー画素電極を駆動することができる。これにより、各ライン中の表示画素電極の階調レベルが1つの階調値に集中しないように階調制御を行うことができ、横クロストークを低減できる。   According to this aspect, the gradation control means can determine the gradation value whose appearance probability is lower than the predetermined value as the gradation value for driving the dummy pixel electrode. Then, the drive circuit can drive the dummy pixel electrode with the determined gradation value. Thereby, gradation control can be performed so that the gradation levels of the display pixel electrodes in each line are not concentrated on one gradation value, and lateral crosstalk can be reduced.

上記の液晶表示装置の他の態様では、前記駆動回路は、前記ダミー画素電極に接続されている信号線に、前記表示画素電極に接続されている信号線よりも大きな電圧を印加する。   In another aspect of the liquid crystal display device, the driving circuit applies a voltage higher than the signal line connected to the display pixel electrode to the signal line connected to the dummy pixel electrode.

この態様によれば、駆動回路は、ライン選択期間に、ダミー画素電極に接続されている信号線に、表示画素電極に接続されている信号線よりも大きな電圧を印加することができる。これにより、ライン選択期間に、横クロストークの発生原因となる、信号線と走査線の合成電圧波形に生じるスパイク波形をできるだけ小さくすることができる。よって、ダミー画素電極の設定数が少ない液晶表示装置であっても、効果的に横クロストークを低減できる。   According to this aspect, the drive circuit can apply a voltage higher than the signal line connected to the display pixel electrode to the signal line connected to the dummy pixel electrode during the line selection period. As a result, the spike waveform generated in the combined voltage waveform of the signal line and the scanning line, which causes horizontal crosstalk during the line selection period, can be made as small as possible. Therefore, even in a liquid crystal display device with a small number of dummy pixel electrodes, lateral crosstalk can be effectively reduced.

本発明の他の観点では、液晶表示装置は、複数の信号線、複数の画素電極、及び、前記信号線の各々と前記画素電極の各々とに接続された複数の二端子素子とを有する第1基板と、複数の走査線を有し前記第1基板に対向配置された第2基板と、前記第1基板と前記第2基板の間に挟持された液晶層と、前記走査線及び前記信号線に信号を供給して前記液晶を駆動する駆動回路と、を備え、前記複数の画素電極は、表示画素電極と、前記表示画素電極が設けられてなる表示領域の前記走査線の延長方向の淵に設けられてなり、遮光された前記ダミー画素電極とを含み、前記駆動回路は、前記ダミー画素電極を、前記表示画素電極と異なる階調値で駆動する階調制御手段を備える。   In another aspect of the present invention, a liquid crystal display device includes a plurality of signal lines, a plurality of pixel electrodes, and a plurality of two-terminal elements connected to each of the signal lines and the pixel electrodes. One substrate, a second substrate having a plurality of scanning lines and disposed opposite to the first substrate, a liquid crystal layer sandwiched between the first substrate and the second substrate, the scanning lines and the signal A driving circuit that supplies a signal to a line to drive the liquid crystal, and the plurality of pixel electrodes are arranged in the direction in which the scanning lines extend in the display area in which the display pixel electrodes and the display pixel electrodes are provided. The driving circuit includes gradation control means for driving the dummy pixel electrode with a gradation value different from that of the display pixel electrode.

上記の液晶表示装置は、いわゆるTFDなどの二端子素子を有するアクティブ・マトリクス駆動方式の液晶表示装置である。この液晶表示装置において、複数の画素電極は、表示画素電極が設けられてなる表示領域の走査線の延長方向の淵に位置し黒色遮光層などにより遮光されたダミー画素電極を含んでいる。このため、駆動回路が各ダミー画素電極を駆動することにより画像が表示されても、その画像は黒色遮光層などにより覆われており観察者には見えない。また、複数の画素電極は、ダミー画素の他に表示画素電極を含んでいる。このため、駆動回路が表示画素電極を駆動することにより、その表示画素電極が設けられた領域、即ち有効表示領域にて画像を表示することができる。   The above liquid crystal display device is an active matrix drive type liquid crystal display device having a two-terminal element such as a so-called TFD. In this liquid crystal display device, the plurality of pixel electrodes include dummy pixel electrodes which are located at the end of the scanning line extending direction of the display area where the display pixel electrodes are provided and are shielded by a black light shielding layer or the like. For this reason, even if an image is displayed by driving each dummy pixel electrode by the drive circuit, the image is covered with a black light shielding layer or the like and is not visible to the observer. The plurality of pixel electrodes include display pixel electrodes in addition to dummy pixels. Therefore, when the drive circuit drives the display pixel electrode, an image can be displayed in the area where the display pixel electrode is provided, that is, the effective display area.

特に、この液晶表示装置において、駆動回路は、ダミー画素電極を、表示画素電極と異なる階調値で駆動する階調制御手段を備えている。これにより、表示画素電極の階調レベルが1つの階調値に集中しないように階調制御を行うことができ、横クロストークを低減できる。   In particular, in this liquid crystal display device, the drive circuit includes gradation control means for driving the dummy pixel electrode with a gradation value different from that of the display pixel electrode. Thereby, gradation control can be performed so that the gradation level of the display pixel electrode does not concentrate on one gradation value, and lateral crosstalk can be reduced.

また、上記の液晶表示装置を備える電子機器を構成することができる。   In addition, an electronic device including the above-described liquid crystal display device can be configured.

以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の実施形態は、本発明を液晶表示装置に適用したものである。本実施形態では、有効表示領域の両側に、画像表示に寄与しない画素電極(以下、「ダミー画素電極」と呼ぶ)を設けて、そのダミー画素電極を有効表示領域とは異なる階調で駆動する。または、ライン選択期間に、ダミー画素電極に接続されたデータ線に、有効表示領域内の画素電極に接続されたデータ線よりも高い電圧を印加して、そのダミー画素電極を駆動する。これにより、横クロストークを低減する。   The best mode for carrying out the present invention will be described below with reference to the drawings. In the following embodiments, the present invention is applied to a liquid crystal display device. In this embodiment, pixel electrodes that do not contribute to image display (hereinafter referred to as “dummy pixel electrodes”) are provided on both sides of the effective display area, and the dummy pixel electrodes are driven at a gradation different from that of the effective display area. . Alternatively, during the line selection period, a voltage higher than that of the data line connected to the pixel electrode in the effective display area is applied to the data line connected to the dummy pixel electrode to drive the dummy pixel electrode. Thereby, lateral crosstalk is reduced.

[液晶表示装置100の構成]
まず、本発明の実施形態に係る液晶表示装置の構成について説明する。図1は、本発明の液晶表示装置100の概略構成を模式的に示す平面図である。図1では、主として、液晶表示装置100の電極及び配線の構成を平面図として示している。ここに、本発明の液晶表示装置100は、TFD素子を用いたアクティブ・マトリクス駆動方式であって、半透過反射型の液晶表示装置である。図2は、図1の液晶表示装置100における切断線A−A’に沿った概略断面図を示す。
[Configuration of Liquid Crystal Display Device 100]
First, the configuration of the liquid crystal display device according to the embodiment of the present invention will be described. FIG. 1 is a plan view schematically showing a schematic configuration of a liquid crystal display device 100 of the present invention. In FIG. 1, the configuration of electrodes and wirings of the liquid crystal display device 100 is mainly shown as a plan view. Here, the liquid crystal display device 100 of the present invention is an active matrix driving method using a TFD element, and is a transflective liquid crystal display device. FIG. 2 is a schematic cross-sectional view along the cutting line AA ′ in the liquid crystal display device 100 of FIG.

まず、図2を参照して、切断線A−A’に沿った液晶表示装置100の断面構成について説明し、その後、液晶表示装置100の電極及び配線の構成について説明する。   First, the cross-sectional configuration of the liquid crystal display device 100 taken along the cutting line A-A ′ will be described with reference to FIG. 2, and then the configuration of electrodes and wirings of the liquid crystal display device 100 will be described.

図2において、液晶表示装置100は、素子基板92と、その素子基板92に対向して配置されるカラーフィルタ基板91とが枠状のシール部材3を介して貼り合わされ、内部に液晶が封入されて液晶層4が形成されてなる。この枠状のシール部材3には、複数の金粒子などの導通部材7が混入されている。   In FIG. 2, the liquid crystal display device 100 includes an element substrate 92 and a color filter substrate 91 disposed so as to face the element substrate 92 with a frame-shaped seal member 3 interposed therebetween, and liquid crystal is sealed inside. Thus, the liquid crystal layer 4 is formed. A conductive member 7 such as a plurality of gold particles is mixed in the frame-shaped seal member 3.

下側基板2の内面上には、表面上に細かい凹凸が形成された散乱層9が形成されている。散乱層9の内面上は、サブ画素SG毎に、所定の厚みを有する反射層5が形成されている。各反射層5には、矩形状の開口部20(以下、「透明領域」とも呼ぶ。)が形成されている。各反射層5は、アルミニウム、アルミニウム合金、銀合金等の薄膜により形成することができる。開口部20は、カラーフィルタ基板91の内面上に縦横にマトリクス状に配列されたサブ画素SG毎に、当該サブ画素SGの全面積を基準として所定割合の面積を有するように形成されている。   On the inner surface of the lower substrate 2, a scattering layer 9 having fine irregularities formed on the surface is formed. On the inner surface of the scattering layer 9, a reflective layer 5 having a predetermined thickness is formed for each subpixel SG. Each reflective layer 5 has a rectangular opening 20 (hereinafter also referred to as “transparent region”). Each reflective layer 5 can be formed of a thin film such as aluminum, an aluminum alloy, or a silver alloy. The opening 20 is formed so as to have an area of a predetermined ratio with respect to the total area of the sub-pixel SG for each sub-pixel SG arranged in a matrix in the vertical and horizontal directions on the inner surface of the color filter substrate 91.

反射層5上であって且つ各サブ画素SGの間には、隣接するサブ画素SG間を隔て、一方のサブ画素から他方のサブ画素への光の混入を防止するため、黒色遮光層BMが形成されている。この黒色遮光層BMは、黒色の樹脂材料、例えば黒色の顔料を樹脂中に分散させたもの等を用いることが可能である。なお、本発明では、これに代えて、R、G、Bの着色層が相互に重ね合わされて形成された重ね遮光層(図示略)を用いてもよい。   On the reflective layer 5 and between the sub-pixels SG, a black light-shielding layer BM is provided between the adjacent sub-pixels SG to prevent light from entering from one sub-pixel to the other sub-pixel. Is formed. The black light shielding layer BM can be made of a black resin material, for example, a black pigment dispersed in a resin. In the present invention, instead of this, an overlapping light shielding layer (not shown) formed by overlapping R, G, and B colored layers may be used.

また、反射層5上及び開口部20上には、サブ画素SG毎にR、G、Bの三色のいずれかからなる着色層6R、6G、及び6Bが形成されている。着色層6R、6G及び6Bによりカラーフィルタが構成される。画素Gは、R、G、Bのサブ画素SGから構成されるカラー1画素分の領域を示している。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層6」と記し、色を区別して着色層を指す場合は「着色層6R」などと記す。また、図2に示すように、開口部20上に形成された着色層6の厚さは、反射層5上に形成された着色層6の厚さよりも厚く形成されている。これにより、着色層6は、反射型表示モードと透過型表示モードとにおいて夫々所望の色相及び明るさを呈するように設計されている。   On the reflective layer 5 and the opening 20, colored layers 6R, 6G, and 6B made of any of the three colors R, G, and B are formed for each subpixel SG. A color filter is constituted by the colored layers 6R, 6G, and 6B. A pixel G indicates a region for one color pixel composed of R, G, and B sub-pixels SG. In the following description, when referring to a colored layer regardless of color, it is simply referred to as “colored layer 6”, and when referring to a colored layer by distinguishing colors, it is referred to as “colored layer 6R” or the like. Further, as shown in FIG. 2, the thickness of the colored layer 6 formed on the opening 20 is formed to be thicker than the thickness of the colored layer 6 formed on the reflective layer 5. Thus, the colored layer 6 is designed to exhibit a desired hue and brightness in the reflective display mode and the transmissive display mode, respectively.

着色層6及び黒色遮光層BMの上には、透明樹脂等からなる保護層18が形成されている。この保護層18は、カラーフィルタ基板91及び液晶表示装置100の製造工程中に使用される薬剤等による腐食や汚染から、着色層6を保護する機能を有する。保護層18の表面上には、ストライプ状のITO(Indium-Tin Oxide)などの透明電極(走査電極)8が形成されている。この透明電極8の一端はシール部材3内に延在しており、そのシール部材3内の導通部材7と電気的に接続されている。   A protective layer 18 made of a transparent resin or the like is formed on the colored layer 6 and the black light shielding layer BM. The protective layer 18 has a function of protecting the colored layer 6 from corrosion and contamination caused by chemicals used during the manufacturing process of the color filter substrate 91 and the liquid crystal display device 100. On the surface of the protective layer 18, a transparent electrode (scanning electrode) 8 such as striped ITO (Indium-Tin Oxide) is formed. One end of the transparent electrode 8 extends into the seal member 3 and is electrically connected to the conducting member 7 in the seal member 3.

一方、上側基板1の内面上には、サブ画素毎に、TFD素子21及び画素電極10が形成されている。TFD素子21及び画素電極10の内面上には、透明樹脂等からなる保護層17が形成されている。上側基板1及び保護層17の内面上の左右周縁部には、走査線31が形成されている。走査線31の一端部はシール部材3内まで延在しており、その走査線31は、シール部材3内の導通部材7と電気的に接続されている。   On the other hand, the TFD element 21 and the pixel electrode 10 are formed on the inner surface of the upper substrate 1 for each subpixel. A protective layer 17 made of transparent resin or the like is formed on the inner surfaces of the TFD element 21 and the pixel electrode 10. Scan lines 31 are formed on the left and right peripheral edge portions on the inner surfaces of the upper substrate 1 and the protective layer 17. One end of the scanning line 31 extends into the seal member 3, and the scanning line 31 is electrically connected to the conduction member 7 in the seal member 3.

下側基板2の透明電極8の内面上、及び上側基板1の保護層17の内面上には、それぞれ図示しない配向膜が形成されている。それらの配向膜の間には、液晶層4の厚さを均一に保持するために粒子状のスペーサ(図示略)がランダムに配置されている。スペーサの材料としては、シリカや樹脂などを主成分とするものが好ましい。   An alignment film (not shown) is formed on the inner surface of the transparent electrode 8 of the lower substrate 2 and the inner surface of the protective layer 17 of the upper substrate 1. In order to keep the thickness of the liquid crystal layer 4 uniform between these alignment films, particulate spacers (not shown) are randomly arranged. As a material for the spacer, a material mainly composed of silica or resin is preferable.

下側基板2の外面上には、位相差板(1/4波長板)11及び偏光板12が配置されており、上側基板1の外面上には、位相差板(1/4波長板)13及び偏光板14が配置されている。また、偏光板12の下側には、バックライト15が配置されている。バックライト15は、例えば、LED(Light Emitting Diode)等といった点状光源や、冷陰極蛍光管等といった線状光源などが好適である。   A retardation plate (¼ wavelength plate) 11 and a polarizing plate 12 are arranged on the outer surface of the lower substrate 2, and a retardation plate (¼ wavelength plate) on the outer surface of the upper substrate 1. 13 and a polarizing plate 14 are arranged. A backlight 15 is disposed below the polarizing plate 12. The backlight 15 is preferably a point light source such as an LED (Light Emitting Diode) or a linear light source such as a cold cathode fluorescent tube.

下側基板2の透明電極8、即ち下側基板2の走査線と、上側基板1の走査線31とは、シール部材3内に混入された導通部材7を介して上下導通している。   The transparent electrode 8 of the lower substrate 2, that is, the scanning line of the lower substrate 2, and the scanning line 31 of the upper substrate 1 are vertically connected via the conductive member 7 mixed in the seal member 3.

さて、本実施形態の液晶表示装置100において反射型表示がなされる場合、液晶表示装置100に入射した外光は、図2に示す経路Rに沿って進行する。つまり、液晶表示装置100に入射した外光は、反射層5によって反射され観察者に至る。この場合、その外光は、着色層6が形成されている領域を通過して、その着色層6の下側にある反射層5により反射され、再度着色層6を通過することによって所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。   Now, when reflective display is performed in the liquid crystal display device 100 of the present embodiment, the external light incident on the liquid crystal display device 100 travels along the path R shown in FIG. That is, the external light incident on the liquid crystal display device 100 is reflected by the reflective layer 5 and reaches the observer. In this case, the external light passes through the region where the colored layer 6 is formed, is reflected by the reflective layer 5 below the colored layer 6, and passes through the colored layer 6 again to have a predetermined hue. And brightness. Thus, a desired color display image is visually recognized by the observer.

一方、透過型表示がなされる場合、バックライト15から出射した照明光は、図2に示す経路Tに沿って進行し、透過領域、即ち、開口部20上の着色層6を通過して観察者に至る。この場合、その照明光は、着色層6を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。   On the other hand, when transmissive display is performed, the illumination light emitted from the backlight 15 travels along the path T shown in FIG. 2 and passes through the transmissive region, that is, the colored layer 6 on the opening 20 for observation. To the person. In this case, the illumination light has a predetermined hue and brightness by passing through the colored layer 6. Thus, a desired color display image is visually recognized by the observer.

次に、図1、図3及び図4を参照して、本発明の素子基板92及びカラーフィルタ基板91の電極及び配線の構成について説明する。図3は、素子基板92を正面方向(即ち、図2における下方)から観察したときの素子基板92の電極及び配線などの構成を平面図として示す。図4は、カラーフィルタ基板91を正面方向(即ち、図2における上方)から観察したときのカラーフィルタ基板91の電極の構成を平面図として示す。なお、図3において電極や配線は観察方向の背面側に形成されるものであるが、説明の便宜上、実線で表すこととしている。また、図3及び図4において、電極や配線以外のその他の要素は説明の便宜上図示を省略している。   Next, with reference to FIG. 1, FIG. 3, and FIG. 4, the configuration of the electrodes and wirings of the element substrate 92 and the color filter substrate 91 of the present invention will be described. FIG. 3 is a plan view showing a configuration of electrodes, wirings, and the like of the element substrate 92 when the element substrate 92 is observed from the front direction (that is, the lower side in FIG. 2). FIG. 4 is a plan view showing the configuration of the electrodes of the color filter substrate 91 when the color filter substrate 91 is observed from the front direction (that is, the upper side in FIG. 2). In FIG. 3, the electrodes and wirings are formed on the back side in the observation direction, but are represented by solid lines for convenience of explanation. 3 and 4, other elements other than the electrodes and wiring are not shown for convenience of explanation.

図1において、素子基板92の画素電極10と、カラーフィルタ基板91の透明電極8との交差する領域が表示の最小単位であるサブ画素SGを構成する。そして、このサブ画素SGが紙面縦方向及び紙面横方向に複数個、マトリクス状に並べられた領域が有効表示領域V(2点鎖線により囲まれる領域)である。この有効表示領域Vに、文字、数字、図形等の画像が表示される。また、有効表示領域Vの両側には、図1及び図3に示すように、それぞれ縦方向に1行〜数行分に相当するダミー画素電極80が設けられている。なお、以下では、ダミー画素電極80が設けられた領域を「ダミー画素領域86」(破線により囲まれる領域)と称する。ダミー画素領域86は、図示しない黒色遮光層BMにより覆われているが、本実施形態では黒色遮光層BMを省略している。このため、各ダミー画素電極80を駆動して画像が表示されても、その画像は黒色遮光層BMにより覆われており観察者には見えない。さらに、図1及び図3において、液晶表示装置100の外周と、有効表示領域Vとによって区画された領域は、画像表示に寄与しない額縁領域38である。なお、画素電極のうち、ダミー画素電極以外の電極を、これと区別する意味で「表示画素電極」と呼ぶことがある。   In FIG. 1, a region where the pixel electrode 10 of the element substrate 92 and the transparent electrode 8 of the color filter substrate 91 intersect constitute a sub-pixel SG which is the minimum unit of display. An area in which a plurality of subpixels SG are arranged in a matrix in the vertical direction and the horizontal direction of the drawing is an effective display area V (area surrounded by a two-dot chain line). In the effective display area V, images such as letters, numbers, and figures are displayed. Further, on both sides of the effective display region V, dummy pixel electrodes 80 corresponding to one to several rows are provided in the vertical direction, as shown in FIGS. Hereinafter, a region where the dummy pixel electrode 80 is provided is referred to as a “dummy pixel region 86” (a region surrounded by a broken line). The dummy pixel region 86 is covered with a black light shielding layer BM (not shown), but the black light shielding layer BM is omitted in this embodiment. For this reason, even if each dummy pixel electrode 80 is driven to display an image, the image is covered with the black light shielding layer BM and is not visible to the observer. Further, in FIGS. 1 and 3, an area defined by the outer periphery of the liquid crystal display device 100 and the effective display area V is a frame area 38 that does not contribute to image display. Of the pixel electrodes, an electrode other than the dummy pixel electrode may be referred to as a “display pixel electrode” to distinguish it from this.

[電極及び配線構成]
先ず、図3を参照して、素子基板92の電極及び配線の構成などについて説明する。素子基板92は、TFD素子21、画素電極10、複数の走査線31、複数のデータ線32、YドライバIC33、XドライバIC110、及び複数の外部接続用端子35を備えている。
[Electrode and wiring configuration]
First, with reference to FIG. 3, the structure of the electrode and wiring of the element substrate 92 will be described. The element substrate 92 includes a TFD element 21, a pixel electrode 10, a plurality of scanning lines 31, a plurality of data lines 32, a Y driver IC 33, an X driver IC 110, and a plurality of external connection terminals 35.

素子基板92の張り出し領域36上には、YドライバIC33及びXドライバIC110が例えばACF(Anisotropic Conductive Film:異方性導電膜)を介して、それぞれ実装されている。なお、図3において、素子基板92の張り出し領域36側の辺92aから反対側の辺92cへ向かう方向をX方向とし、辺92dから辺92bへ向かう方向をY方向とする。   On the projecting region 36 of the element substrate 92, a Y driver IC 33 and an X driver IC 110 are mounted, for example, via an ACF (Anisotropic Conductive Film). In FIG. 3, the direction from the side 92a on the projecting region 36 side of the element substrate 92 to the side 92c on the opposite side is defined as the X direction, and the direction from the side 92d to the side 92b is defined as the Y direction.

張り出し領域36上には、複数の外部接続用端子35が形成されている。YドライバIC33及びXドライバIC110の各入力端子(図示略)は、導電性を有するバンプを介して、その複数の外部用接続端子35にそれぞれ接続されている。外部接続用端子35は、ACFや半田などを介して、図示しない配線基板、例えばフレキシブルプリント基板に接続されている。これにより、例えば携帯電話や情報端末などの電子機器から液晶表示装置100へ信号や電力が供給される。   A plurality of external connection terminals 35 are formed on the overhang region 36. Each input terminal (not shown) of the Y driver IC 33 and the X driver IC 110 is connected to the plurality of external connection terminals 35 through conductive bumps. The external connection terminal 35 is connected to a wiring board (not shown) such as a flexible printed board via ACF or solder. Thereby, for example, signals and power are supplied to the liquid crystal display device 100 from an electronic device such as a mobile phone or an information terminal.

XドライバIC110の出力端子(図示略)は、導電性を有するバンプを介して、複数のデータ線32に接続されている。一方、各YドライバIC33の出力端子(図示略)は、導電性を有するバンプを介して、複数の走査線31に接続されている。これにより、各YドライバIC33は複数の走査線31に走査信号を、XドライバIC110は複数のデータ線32にデータ信号をそれぞれ出力する。   Output terminals (not shown) of the X driver IC 110 are connected to the plurality of data lines 32 through conductive bumps. On the other hand, the output terminal (not shown) of each Y driver IC 33 is connected to the plurality of scanning lines 31 via conductive bumps. Thus, each Y driver IC 33 outputs a scanning signal to the plurality of scanning lines 31, and the X driver IC 110 outputs a data signal to the plurality of data lines 32.

複数のデータ線32は、紙面縦方向に延在する直線状の配線であり、張り出し領域36から有効表示領域VにかけてX方向に形成されている。各データ線32は一定の間隔を隔てて形成されている。また、各データ線32は、適宜の間隔をおいて複数のTFD素子21に接続されており、各TFD素子21は対応する各画素電極10に接続されている。   The plurality of data lines 32 are linear wirings extending in the vertical direction on the paper surface, and are formed in the X direction from the overhang area 36 to the effective display area V. Each data line 32 is formed at a constant interval. Each data line 32 is connected to a plurality of TFD elements 21 at appropriate intervals, and each TFD element 21 is connected to a corresponding pixel electrode 10.

複数の走査線31は、本線部分31aと、その本線部分31aに対して略直角に折れ曲がる折れ曲がり部分31bとにより構成されている。各本線部分31aは、額縁領域38内を張り出し領域36からX方向に形成されている。また、各本線部分31aは、各データ線32に対して略平行で、且つ、一定の間隔を隔てて形成されている。各折れ曲がり部分31bは、額縁領域38内において、左右に位置するシール部材3内までY方向に延在している。そして、その折れ曲がり部分31bの終端部は、シール部材3内で導通部材7に接続されている。   The plurality of scanning lines 31 includes a main line portion 31a and a bent portion 31b that bends at substantially right angles to the main line portion 31a. Each main line portion 31 a is formed in the X direction from the overhanging region 36 in the frame region 38. Each main line portion 31a is formed substantially parallel to each data line 32 and at a predetermined interval. Each bent portion 31b extends in the Y direction to the inside of the seal member 3 located on the left and right in the frame region 38. The end portion of the bent portion 31 b is connected to the conductive member 7 in the seal member 3.

次に、カラーフィルタ基板91の電極の構成について説明する。図4に示すように、カラーフィルタ基板91は、Y方向にストライプ状の透明電極(走査電極)8が形成されている。各透明電極8の左端部或いは右端部は、図1及び図4に示すように、シール部材3内まで延在しており、且つ、シール部材3内の導通部材7に接続されている。   Next, the configuration of the electrodes of the color filter substrate 91 will be described. As shown in FIG. 4, the color filter substrate 91 has stripe-shaped transparent electrodes (scanning electrodes) 8 formed in the Y direction. As shown in FIGS. 1 and 4, the left end portion or the right end portion of each transparent electrode 8 extends into the seal member 3 and is connected to the conduction member 7 in the seal member 3.

以上に述べた、カラーフィルタ基板91と素子基板92とをシール部材3を介して貼り合わせた状態が図1に示されている。図示のように、カラーフィルタ基板91の各透明電極8は、素子基板92の各データ線32に対して直交しており、且つ、横列をなす複数の画素電極10と平面的に重なり合っている。このように、透明電極8と画素電極10とが重なり合う領域がサブ画素SGを構成する。   FIG. 1 shows a state where the color filter substrate 91 and the element substrate 92 are bonded together via the seal member 3 as described above. As shown in the figure, each transparent electrode 8 of the color filter substrate 91 is orthogonal to each data line 32 of the element substrate 92 and overlaps the plurality of pixel electrodes 10 in a row in a plane. Thus, the region where the transparent electrode 8 and the pixel electrode 10 overlap constitutes the sub-pixel SG.

また、カラーフィルタ基板91の透明電極8(即ち、カラーフィルタ基板91側の走査線)と、素子基板92の走査線31とは、図示のように左辺側と右辺側との間で交互に重なり合っており、その透明電極8と走査線31とは、シール部材3内の導通部材7を介して上下導通している。つまり、透明電極8たるカラーフィルタ基板91の各走査線と、素子基板92の各走査線31との導通は、図示のように左辺側と右辺側との間で交互に実現されている。これにより、カラーフィルタ基板91の透明電極8は、素子基板92の走査線31を介して、紙面左右に夫々位置する各YドライバIC33に電気的に接続されている。   Further, the transparent electrode 8 (that is, the scanning line on the color filter substrate 91 side) of the color filter substrate 91 and the scanning line 31 of the element substrate 92 alternately overlap between the left side and the right side as shown in the figure. The transparent electrode 8 and the scanning line 31 are vertically connected via the conductive member 7 in the seal member 3. That is, conduction between each scanning line of the color filter substrate 91 as the transparent electrode 8 and each scanning line 31 of the element substrate 92 is alternately realized between the left side and the right side as shown in the figure. Thereby, the transparent electrode 8 of the color filter substrate 91 is electrically connected to the Y driver ICs 33 located on the left and right sides of the paper via the scanning lines 31 of the element substrate 92.

[駆動回路]
次に、液晶表示装置100の駆動回路について説明する。図5に、液晶表示装置100の駆動回路の構成を模式的に示す。図5において、液晶表示装置100の駆動回路は、走査信号駆動回路33aと、データ信号駆動回路110aと、タイミング信号生成回路51と、変換回路52と、を備える。タイミング信号生成回路51は、図示の各構成要素を駆動するための各種タイミング信号を出力する。なお、これらの回路は、XドライバIC110及びYドライバIC33に内蔵される。
[Drive circuit]
Next, a driving circuit of the liquid crystal display device 100 will be described. FIG. 5 schematically shows the configuration of the drive circuit of the liquid crystal display device 100. 5, the drive circuit of the liquid crystal display device 100 includes a scanning signal drive circuit 33a, a data signal drive circuit 110a, a timing signal generation circuit 51, and a conversion circuit 52. The timing signal generation circuit 51 outputs various timing signals for driving the illustrated components. These circuits are built in the X driver IC 110 and the Y driver IC 33.

液晶表示装置100は、上記したように、行方向に延在して設けられた複数の走査線31及び対応する複数の走査電極8と、列方向に延在して設けられた複数のデータ線32とを備えている。なお、以下では、説明の便宜上、1本の走査線31及び対応する1本の走査電極8を「走査線85」と称する。これらの走査線85とデータ線32の各交差部分においては、TFD素子21と液晶層4とが直列に接続され、これによって各交差部分に画素が形成されている。   As described above, the liquid crystal display device 100 includes a plurality of scanning lines 31 extending in the row direction and a plurality of corresponding scanning electrodes 8 and a plurality of data lines extending in the column direction. 32. Hereinafter, for convenience of explanation, one scanning line 31 and one corresponding scanning electrode 8 are referred to as “scanning line 85”. At each intersection of the scanning line 85 and the data line 32, the TFD element 21 and the liquid crystal layer 4 are connected in series, whereby a pixel is formed at each intersection.

走査信号駆動回路33aは、走査線85に走査電位VAを印加し、データ信号駆動回路110aはデータ線32に対して信号電位VBを印加する。電位VA及びVBについて、図6を参照して説明する。まず、走査線85には、図6(a)に示すような走査電位VAが印加される。ライン選択期間T毎に、各走査線85は順次選択され、ある共通電位VGNDに対して±Vselなる電位差、即ち電圧を持ついずれかの電位が印加される。なお、この電圧Vselを選択電圧と呼ぶ。そして、ライン選択期間後には、共通電位VGNDに対して±Vhldなる電圧を持ついずれかの電位が印加される。ここで、選択時の電位がVGND+VselのときにはVGND+Vhldの電位が印加され、選択時の電位がVGND−VselのときにはVGND−Vhldの電位が印加される。なお、この電圧Vhldを保持電圧と呼ぶ。また、全ての走査線85が一巡して選択され終わる期間をフィールド期間といい、次のフィールド期間では、先のフィールド期間とは逆特性の選択電圧を用いて順次、走査線85を選択していく。   The scanning signal driving circuit 33 a applies a scanning potential VA to the scanning line 85, and the data signal driving circuit 110 a applies a signal potential VB to the data line 32. The potentials VA and VB will be described with reference to FIG. First, a scanning potential VA as shown in FIG. 6A is applied to the scanning line 85. In each line selection period T, each scanning line 85 is sequentially selected, and a potential difference of ± Vsel with respect to a certain common potential VGND, that is, any potential having a voltage is applied. This voltage Vsel is called a selection voltage. Then, after the line selection period, any potential having a voltage of ± Vhld with respect to the common potential VGND is applied. Here, when the potential at the time of selection is VGND + Vsel, the potential of VGND + Vhld is applied, and when the potential at the time of selection is VGND−Vsel, the potential of VGND−Vhld is applied. This voltage Vhld is called a holding voltage. A period in which all the scanning lines 85 are selected in a round is called a field period. In the next field period, the scanning lines 85 are sequentially selected using a selection voltage having a characteristic opposite to that of the previous field period. Go.

一方、データ線32に対しては、図6(b)に示すように、共通電位VGNDに対して±Vsigなる電圧を持ついずれかの電位が印加される。ここで、ある選択期間に選択された走査線85に印加する電位がVGND+Vselの場合に、VGND−Vsigをオン電位Von、VGND+Vsigをオフ電位Voffとして用いる。また、ある選択期間に選択された走査線85に印加する電位がVGND−Vselの場合に、VGND+Vsigをオン電位Von、VGND−Vsigをオフ電位Voffとして用いる。   On the other hand, as shown in FIG. 6B, any potential having a voltage of ± Vsig with respect to the common potential VGND is applied to the data line 32. Here, when the potential applied to the scanning line 85 selected in a certain selection period is VGND + Vsel, VGND−Vsig is used as the on potential Von and VGND + Vsig is used as the off potential Voff. Further, when the potential applied to the scanning line 85 selected in a certain selection period is VGND−Vsel, VGND + Vsig is used as the on potential Von, and VGND−Vsig is used as the off potential Voff.

即ち、信号電位VBの各ライン選択期間T内の波形は、当該データ線32に係る列における各画素の階調に応じて設定されるが、まず、信号電位VBは、各ライン選択期間T毎にオン区間とオフ区間に分割され、オン区間においてはオン電位Vonに、オフ区間においてはオフ電位Voffに設定される。即ち、信号電位VBは、階調値に応じてパルス幅変調される。そして、画素に与えるべき階調が高くなるほど(ノーマリーホワイトモードでは暗くなるほど)、オン区間の占める割合が大きく設定される。   That is, the waveform of the signal potential VB in each line selection period T is set according to the gradation of each pixel in the column related to the data line 32. First, the signal potential VB is set for each line selection period T. Are divided into an ON section and an OFF section, and are set to the ON potential Von in the ON section and to the OFF potential Voff in the OFF section. That is, the signal potential VB is pulse width modulated according to the gradation value. Then, the higher the gradation to be given to the pixel (the darker the normally white mode), the larger the proportion occupied by the ON section.

次に、走査線85及びデータ線32の電極間電圧VABを図6(c)の実線で示す。図示のように、電極間電圧VABの絶対値は、当該画素の選択期間において高くなることがわかる。また、液晶層4に印加される液晶層電圧VLCは、図6(c)のハッチングで示すようになる。液層層電圧VLCが変化する際には、液晶層4が形成する容量を充放電しなければならないため、液晶層電圧VLCは電極間電圧VABに対して過渡応答的に変化する。なお、図6(c)において電圧VNLは電極間電圧VABと液層層電圧VLCとの差、即ち非線形二端子素子21の端子電圧である。   Next, the interelectrode voltage VAB of the scanning line 85 and the data line 32 is indicated by a solid line in FIG. As shown in the figure, it can be seen that the absolute value of the interelectrode voltage VAB increases during the selection period of the pixel. Further, the liquid crystal layer voltage VLC applied to the liquid crystal layer 4 is indicated by hatching in FIG. When the liquid layer voltage VLC changes, the capacity formed by the liquid crystal layer 4 must be charged and discharged, so the liquid crystal layer voltage VLC changes in a transient response to the interelectrode voltage VAB. In FIG. 6C, the voltage VNL is the difference between the interelectrode voltage VAB and the liquid layer voltage VLC, that is, the terminal voltage of the nonlinear two-terminal element 21.

本実施形態における信号電位VBの一例を図7(a)に示す。図7(a)において、ライン選択期間Tはオン区間とオフ区間により構成される。また、走査電位VAは図6(a)に示すようであるから、電極間電圧VAB及び液層層電圧VLCは図7(b)に示すようになる。   An example of the signal potential VB in the present embodiment is shown in FIG. In FIG. 7A, the line selection period T includes an on section and an off section. Further, since the scanning potential VA is as shown in FIG. 6A, the interelectrode voltage VAB and the liquid layer voltage VLC are as shown in FIG. 7B.

変換回路52は、外部から入力されたカラー画像信号R、G、Bをデータ信号DR、DG、DBに変換する。具体的には、変換回路52は、カラー画像信号R、G、Bが供給されると、これをラインバッファ(図示せず)に格納し、カラー画像信号R、G、Bをデータ信号DR、DG、DBに変換し、データ信号駆動回路110aに供給する。ここで、カラー画像信号R、G、Bの各色の階調値は、「0」〜「15」の範囲の値であり、これらが図8の表に従って、ライン選択期間T内の階調値に変換される。   The conversion circuit 52 converts the color image signals R, G, and B input from the outside into data signals DR, DG, and DB. Specifically, when the color image signals R, G, and B are supplied, the conversion circuit 52 stores the color image signals R, G, and B in a line buffer (not shown) and converts the color image signals R, G, and B into the data signals DR, The data is converted into DG and DB and supplied to the data signal driving circuit 110a. Here, the gradation values of the respective colors of the color image signals R, G, and B are values in the range of “0” to “15”, and these are the gradation values within the line selection period T according to the table of FIG. Is converted to

また、変換回路52は、データ信号駆動回路110aに対してクロック信号GCP(Gray Control Pulse)を供給する。クロック信号GCPの生成方法について説明する。変換回路52においては、各ライン選択期間Tを「256」分周する基本クロック信号が生成される。次に、この基本クロック信号を8ビット(最大255)のカウンタでカウントし、そのカウント結果が所定値になるとクロック信号GCPの1パルスが出力される。この「所定値」が図8に示す階調値(0、13、26、…255)に対応する。なお、クロック信号GCPの1パルスが出力されるカウンタ値は液晶表示装置100の階調特性に応じて直線性が保たれるように設定される。   The conversion circuit 52 supplies a clock signal GCP (Gray Control Pulse) to the data signal driving circuit 110a. A method for generating the clock signal GCP will be described. In the conversion circuit 52, a basic clock signal that divides each line selection period T by “256” is generated. Next, this basic clock signal is counted by an 8-bit (maximum 255) counter, and when the count result reaches a predetermined value, one pulse of the clock signal GCP is output. This “predetermined value” corresponds to the gradation values (0, 13, 26,... 255) shown in FIG. Note that the counter value at which one pulse of the clock signal GCP is output is set so as to maintain linearity according to the gradation characteristics of the liquid crystal display device 100.

図8において、階調値が「0」であればオン区間の幅も「0」であり、当該ライン選択期間の全区間がオフ区間となる。そして、階調値が高くなるほどオン区間の占める割合(基本クロック信号の数)が多くなる。そして、階調値15においてはオン区間は「255」に設定され、当該ライン選択期間の全区間がオン区間となる。   In FIG. 8, if the gradation value is “0”, the width of the ON section is also “0”, and the entire section of the line selection period is the OFF section. As the gradation value increases, the proportion of the ON period (number of basic clock signals) increases. In the gradation value 15, the on section is set to “255”, and the entire section of the line selection period is the on section.

次に、データ信号駆動回路110aの構成を、図9を参照して詳細に説明する。データ信号駆動回路110a内のシフトレジスタ112は「m/3」ビット(mはデータ線32の数)のシフトレジスタであり、画素クロックXSCLが供給される毎に、各ビットの内容を右側に隣接するビットにシフトしてゆく。なお、図10に示すように、画素クロックXSCLは、各画素のデータ信号DR、DG、DBが供給されるタイミングに同期して立ち下がる信号である。シフトレジスタ112の左端のビットにはパルス信号DXが供給される。このパルス信号DXは、変換回路52からライン選択期間Tのデータ信号DR、DG、DBの出力が開始されるときにおいて発生するワンショットのパルス信号である。従って、シフトレジスタ112の各ビットから出力される信号S1〜Smは、画素クロックXSCLの周期に等しい時間だけ順次排他的にHレベルになる信号となる。   Next, the configuration of the data signal driving circuit 110a will be described in detail with reference to FIG. The shift register 112 in the data signal driving circuit 110a is a shift register of “m / 3” bits (m is the number of data lines 32), and each time the pixel clock XSCL is supplied, the contents of each bit are adjacent to the right side. Shift to the bit you want. As shown in FIG. 10, the pixel clock XSCL is a signal that falls in synchronization with the timing at which the data signals DR, DG, and DB of each pixel are supplied. A pulse signal DX is supplied to the leftmost bit of the shift register 112. This pulse signal DX is a one-shot pulse signal that is generated when the output of the data signals DR, DG, and DB in the line selection period T from the conversion circuit 52 is started. Therefore, the signals S1 to Sm output from each bit of the shift register 112 are signals that are sequentially set to the H level exclusively for a time equal to the period of the pixel clock XSCL.

レジスタ114は、シフトレジスタ112の出力信号S1〜Smの各立ち上がりに同期して、3画素ずつデータ信号DR、DG、DBをラッチする。ラッチ回路116はラッチパルスLPの立ち上がりに同期してレジスタ114に記憶されたデータ信号を一斉にラッチする。波形変換部118は、ラッチされたデータ信号を図7(a)に示すような信号電位VBに変換し、m本のデータ線32に印加する。即ち、このラッチパルスLPの出力タイミングがライン選択期間Tの開始タイミングになる。   The register 114 latches the data signals DR, DG, and DB by three pixels in synchronization with the rising edges of the output signals S1 to Sm of the shift register 112. The latch circuit 116 simultaneously latches the data signals stored in the register 114 in synchronization with the rising edge of the latch pulse LP. The waveform converter 118 converts the latched data signal into a signal potential VB as shown in FIG. 7A and applies it to the m data lines 32. That is, the output timing of the latch pulse LP becomes the start timing of the line selection period T.

次に、波形変換部118の構成例を図11に示す。図11において、カウンタ124は全データ線32に対して共通に設けられたカウンタであり、ラッチパルスLPの立ち上がり時にカウント値が「0」にリセットされ、クロック信号GCPをカウントする。比較器126は、ラッチ回路116にラッチされた各画素のデータ信号DR、DG、DBとカウンタ124のカウント値とを比較し、カウント値がデータ信号の値未満であればHレベル、カウント値がデータ信号の値以上であればLレベルの比較信号CMPを出力する。そして、スイッチ122は、対応する比較信号CMPがHレベルであればオン電位Vonを選択し、Lレベルであればオフ電位Voffを選択し、選択した電位を信号電位VBとして出力する。   Next, a configuration example of the waveform converting unit 118 is shown in FIG. In FIG. 11, a counter 124 is a counter provided in common for all the data lines 32, and the count value is reset to “0” when the latch pulse LP rises, and the clock signal GCP is counted. The comparator 126 compares the data signals DR, DG, DB of each pixel latched by the latch circuit 116 with the count value of the counter 124. If the count value is less than the value of the data signal, the comparator 126 compares the data signal DR, DG, DB If the value is equal to or greater than the value of the data signal, an L level comparison signal CMP is output. The switch 122 selects the ON potential Von when the corresponding comparison signal CMP is at the H level, selects the OFF potential Voff when the corresponding comparison signal CMP is at the L level, and outputs the selected potential as the signal potential VB.

図12に、液晶表示装置100における階調表示における駆動波形を示す。上述のように、液晶表示装置100では液晶層4に印加する駆動電圧をパルス幅変調することにより階調表示が行われる。図12の上段に白表示、グレー表示、黒表示の場合の1ライン分(1T)の駆動波形例を示す。なお、本例はノーマリーホワイトの液晶表示装置100であるとする。   FIG. 12 shows a driving waveform in gradation display in the liquid crystal display device 100. As described above, in the liquid crystal display device 100, gradation display is performed by pulse width modulation of the drive voltage applied to the liquid crystal layer 4. An example of driving waveforms for one line (1T) in the case of white display, gray display, and black display is shown in the upper part of FIG. In this example, it is assumed that the liquid crystal display device 100 is normally white.

走査線駆動波形61は走査線85に印加されるパルス波形であり、上記の走査電位VAを規定する。また、データ線駆動波形62はデータ線32に印加されるパルス波形であり、上記信号電位VBを規定する。図5から理解されるように、液晶層4に対しては、走査線85とデータ線32の電位差、つまり電極間電位が印加される。即ち、液晶層4には、走査線駆動波形61とデータ線駆動波形62の合計の電圧、即ち図12の下段に示す合成電圧波形に示す電極間電圧が印加される。また、図12の下段では、実際の液晶層4の電圧レベル(液晶層電圧レベル)の変化を液晶層電圧波形63として示している。液晶層4は、電圧を印加してから液晶分子の配向が変化するまでに遅延があるため、その分の過渡応答が生じて図12下段に示す液晶層電圧波形63が液晶層4に印加されることになる。液晶層電圧レベルに応じて、液晶表示装置100の階調が変化する。本例の液晶表示装置100はノーマリーホワイトであるので、液晶層電圧レベルが低い場合が白表示、高い場合が黒表示、その中間がグレー表示(中間調表示)となる。   The scanning line driving waveform 61 is a pulse waveform applied to the scanning line 85 and defines the scanning potential VA. The data line drive waveform 62 is a pulse waveform applied to the data line 32 and defines the signal potential VB. As understood from FIG. 5, a potential difference between the scanning line 85 and the data line 32, that is, a potential between electrodes is applied to the liquid crystal layer 4. That is, the total voltage of the scanning line driving waveform 61 and the data line driving waveform 62, that is, the interelectrode voltage shown in the combined voltage waveform shown in the lower part of FIG. In the lower part of FIG. 12, a change in the actual voltage level of the liquid crystal layer 4 (liquid crystal layer voltage level) is shown as a liquid crystal layer voltage waveform 63. Since the liquid crystal layer 4 has a delay from the voltage application to the change in the orientation of the liquid crystal molecules, a transient response corresponding to the delay occurs, and the liquid crystal layer voltage waveform 63 shown in the lower part of FIG. 12 is applied to the liquid crystal layer 4. Will be. The gradation of the liquid crystal display device 100 changes according to the liquid crystal layer voltage level. Since the liquid crystal display device 100 of this example is normally white, when the liquid crystal layer voltage level is low, white display is performed, when the liquid crystal layer voltage level is high, black is displayed, and the middle is gray display (halftone display).

図12上段の波形から理解されるように、グレー表示(中間調表示)時の中間調レベルはデータ線駆動波形62のパルス幅により制御される。このデータ線駆動波形62は、前述のGCPにより決定される。従って、GCPを変化させることにより、データ線駆動波形62のパルス幅が変化し、その結果中間調レベルを変化させることができる。   As can be understood from the upper waveform in FIG. 12, the halftone level during gray display (halftone display) is controlled by the pulse width of the data line drive waveform 62. The data line driving waveform 62 is determined by the GCP described above. Therefore, by changing GCP, the pulse width of the data line drive waveform 62 changes, and as a result, the halftone level can be changed.

[横クロストークの発生原理]
次に、横クロストークについて図13及び図14を参照して説明する。図13は液晶表示装置100の1本の走査線85の等価回路を示す。走査線85とデータ線32の間の液晶層4は両電極間の容量Cとして作用する。つまり、電気的には、特定の1ラインについて、走査線85とデータ線32との間に1ラインの画素数分の容量Cが並列接続された状態となる。また、走査線85の引き回しの長さに起因する抵抗分Rがこれら容量Cの並列接続に対して直列に接続された状態となる。これにより、液晶層4に印加されるパルス波形には過渡応答が生じる。
[Principle of horizontal crosstalk]
Next, lateral crosstalk will be described with reference to FIGS. FIG. 13 shows an equivalent circuit of one scanning line 85 of the liquid crystal display device 100. The liquid crystal layer 4 between the scanning line 85 and the data line 32 acts as a capacitance C between both electrodes. That is, in terms of electrical characteristics, a capacity C corresponding to the number of pixels of one line is connected in parallel between the scanning line 85 and the data line 32 for one specific line. Further, the resistance R resulting from the length of the scanning line 85 is connected in series with the parallel connection of these capacitors C. Thereby, a transient response occurs in the pulse waveform applied to the liquid crystal layer 4.

図14は、液晶表示装置100の特定のラインX及びYにおける等価回路、並びに、それに印加される駆動波形及び合成電圧波形などを示す。図14において、液晶表示装置100は横クロストークが発生した状態を示している。液晶表示装置100に対しては、エリアA及びエリアCが同一のグレーレベルとなり、かつ、エリアBが白レベルとなるように走査線電圧及び信号線電圧を印加している。しかし、実際には横クロストークの発生により、同一の階調レベルであるはずのエリアAとエリアCでは表示画像上のグレーレベルが異なってしまっている。なお、このとき、エリアBが黒レベルとなるように走査線電圧及び信号線電圧を印加した場合においても、上記同様に横クロストークが発生する。   FIG. 14 shows an equivalent circuit in specific lines X and Y of the liquid crystal display device 100, and a drive waveform and a composite voltage waveform applied thereto. In FIG. 14, the liquid crystal display device 100 shows a state where lateral crosstalk has occurred. The scanning line voltage and the signal line voltage are applied to the liquid crystal display device 100 so that the areas A and C have the same gray level and the area B has a white level. However, in actuality, due to the occurrence of lateral crosstalk, the gray level on the display image differs between area A and area C, which should have the same gradation level. At this time, even when the scanning line voltage and the signal line voltage are applied so that the area B is at the black level, the horizontal crosstalk is generated as described above.

具体的には、ラインXの等価回路を図14上段に示している。エリアAは同一の階調レベルで表示がなされるので、ラインXの各画素は同一の階調レベルで表示がなされる。そのときの駆動波形Aには図示のように抵抗分Rと容量Cによりスパイク状の波形(以下、説明の便宜上「スパイク波形」と呼ぶことにする。)66が生じ、合成電圧波形Aにもそれに対応するスパイク波形68が生じる。この合成電圧波形により、ラインX上の表示画素のグレーレベルが決まる。   Specifically, an equivalent circuit of the line X is shown in the upper part of FIG. Since the area A is displayed at the same gradation level, each pixel of the line X is displayed at the same gradation level. In the drive waveform A at that time, a spike-like waveform (hereinafter referred to as a “spike waveform” for convenience of explanation) 66 is generated due to the resistance R and the capacitance C as shown in the figure, and the composite voltage waveform A is also generated. A corresponding spike waveform 68 is generated. This combined voltage waveform determines the gray level of the display pixels on the line X.

一方、ラインYについては、エリアBの領域では左下の駆動波形Bが印加され、エリアCの領域では右下の駆動波形Cが印加される。従って、ラインXの場合と比較すると、白表示を行うエリアBの領域においては印加電圧が小さく、その結果、駆動波形Cに生じるスパイク波形67のレベルは駆動波形Aのスパイク波形66と比較して小さくなる。従って、ラインYの合成電圧波形BCにおけるスパイク波形69は、ラインXの合成電圧波形Aにおけるスパイク波形68より大きくなる。その結果、エリアCにおいてはエリアAに比べて、液晶層4に印加される液晶層電圧レベルが高くなり、表示画素はより黒に近いグレーとなる。つまり、同じグレーレベルを表示しようとしたエリアCとエリアAの階調が異なってしまうことになる。以上が横クロストークの発生する原理である。   On the other hand, for the line Y, the lower left drive waveform B is applied in the area B area, and the lower right drive waveform C is applied in the area C area. Therefore, compared with the case of the line X, the applied voltage is small in the area B where white display is performed, and as a result, the level of the spike waveform 67 generated in the drive waveform C is compared with the spike waveform 66 of the drive waveform A. Get smaller. Therefore, the spike waveform 69 in the combined voltage waveform BC of the line Y is larger than the spike waveform 68 in the combined voltage waveform A of the line X. As a result, in area C, the liquid crystal layer voltage level applied to the liquid crystal layer 4 is higher than in area A, and the display pixel becomes gray closer to black. That is, the gradations of area C and area A that are intended to display the same gray level are different. The above is the principle of occurrence of lateral crosstalk.

[横クロストークの低減方法]
次に、図15乃至図17を参照して、本発明の第1及び第2の階調制御方法による横クロストークの低減方法について述べる。
[How to reduce lateral crosstalk]
Next, with reference to FIG. 15 to FIG. 17, a method of reducing lateral crosstalk by the first and second gradation control methods of the present invention will be described.

(第1の階調制御方法)
図15及び図16は、それぞれ第1の階調制御方法による横クロストークを低減する方法を説明する図及びグラフである。なお、図15に示される液晶表示装置100では、説明の便宜上、ダミー画素領域86を覆う黒色遮光層BMを省略している。図16に示される2種類のグラフは、夫々有効表示領域V内のあるライン中における、画素電極10の階調の出現確率を示すグラフである。グラフ87は、階調値「32」付近で緩やかにピークとなるグラフの一例を示している。一方、グラフ88は、階調値「13」付近で急峻なピークとなるグラフの一例を示している。また、図16では、横軸に「64」の階調値を示しているが、これはあくまで一例にすぎず、本発明は「128」、「256」などの階調値を適用することができる。
(First gradation control method)
FIG. 15 and FIG. 16 are diagrams and graphs for explaining a method of reducing lateral crosstalk by the first gradation control method, respectively. In the liquid crystal display device 100 shown in FIG. 15, the black light shielding layer BM that covers the dummy pixel region 86 is omitted for convenience of explanation. The two types of graphs shown in FIG. 16 are graphs showing the appearance probability of the gradation of the pixel electrode 10 in a certain line in the effective display region V, respectively. A graph 87 shows an example of a graph that gradually peaks around the gradation value “32”. On the other hand, the graph 88 shows an example of a graph having a steep peak near the gradation value “13”. In FIG. 16, the horizontal axis indicates the gradation value of “64”, but this is merely an example, and the present invention can apply gradation values of “128”, “256”, and the like. it can.

上述のように、横クロストークは、あるライン中の画素の階調が1つの階調に集中することにより、スパイク波形が大きくなるため発生する。よって、基本的には、あるライン中の画素の階調レベルが1つの階調に集中しないように階調制御を行うことにより、横クロストークを低減することができることになる。   As described above, the horizontal crosstalk is generated because the spike waveform becomes large due to the gradation of pixels in a certain line being concentrated on one gradation. Therefore, basically, the lateral crosstalk can be reduced by controlling the gradation so that the gradation level of the pixels in a certain line is not concentrated on one gradation.

第1の階調制御方法では、有効表示領域Vの両側に設けられた複数のダミー画素電極80を、その有効表示領域Vの階調と異なる階調で駆動するように階調制御を行う。これにより、あるライン中の画素の階調レベルが1つの階調に集中しないように階調制御がなされ、横クロストークが低減される。   In the first gradation control method, gradation control is performed so that the plurality of dummy pixel electrodes 80 provided on both sides of the effective display area V are driven at a gradation different from the gradation of the effective display area V. Thus, gradation control is performed so that the gradation levels of pixels in a certain line are not concentrated on one gradation, and lateral crosstalk is reduced.

第1の階調制御方法を述べると、図15に示す液晶表示装置100に対しては、エリアA及びエリアCが同一のグレーレベルとなり、かつ、エリアBが黒レベルとなるように走査線電圧及び信号線電圧を印加している。このため、ラインX上では、エリアAにおいて特定のグレーに対応する階調が集中している。そこで、第1の階調制御方法では、そのエリアAの両側に位置するダミー画素領域86内の複数の画素電極80、即ちエリアD−2に対応する複数のダミー画素電極80を、そのエリアAのグレーに対応する階調と異なる階調、例えば、図示のように黒に対応する階調で駆動する。これに対し、ラインY上では、エリアBにおいて黒に対応する階調が集中しているので、そのエリアCの両側に位置するダミー画素領域86内の複数のダミー画素電極80、即ちエリアD−1に対応する複数のダミー画素電極80を、そのエリアBの黒階調と異なる階調、例えば、図示のように規定のグレー階調で駆動する。   The first gradation control method will be described. For the liquid crystal display device 100 shown in FIG. 15, the scanning line voltage is set so that the areas A and C have the same gray level and the area B has the black level. And a signal line voltage is applied. For this reason, on the line X, the gradation corresponding to the specific gray is concentrated in the area A. Therefore, in the first gradation control method, a plurality of pixel electrodes 80 in the dummy pixel region 86 located on both sides of the area A, that is, a plurality of dummy pixel electrodes 80 corresponding to the area D-2 are arranged in the area A. It is driven with a gradation different from the gradation corresponding to the gray, for example, a gradation corresponding to black as shown in the figure. On the other hand, since the gradation corresponding to black is concentrated in the area B on the line Y, a plurality of dummy pixel electrodes 80 in the dummy pixel area 86 located on both sides of the area C, that is, the area D− The plurality of dummy pixel electrodes 80 corresponding to 1 are driven at a gradation different from the black gradation of the area B, for example, a prescribed gray gradation as shown in the figure.

ここで、図16に示すグラフを参照して、あるライン中の画素の階調レベルが1つの階調に集中した場合に、そのライン上のダミー画素電極80をどの階調で駆動するかについて述べる。   Here, referring to the graph shown in FIG. 16, when the gradation level of pixels in a certain line is concentrated on one gradation, the gradation at which the dummy pixel electrode 80 on that line is driven is determined. State.

グラフ87に示すように、有効表示領域V内のあるライン上の画素電極10の階調が階調値「32」付近で緩やかにピークとなる場合を例にとると、第1の階調制御方法では、そのライン上のダミー画素電極80を出現確率の少ない階調値で駆動することが好ましい。具体的には、図16のグラフに示されるように、ある出現確率のラインを閾値L1とした場合、第1の階調制御方法では、そのライン上のダミー画素電極80を、その閾値L1以下の階調値、即ち階調値「13」以下、又は階調値「51」以上の階調値で駆動する。なお、この閾値L1は必要に応じて適宜変更可能である。   As shown in the graph 87, the first gradation control is performed by taking as an example a case where the gradation of the pixel electrode 10 on a certain line in the effective display region V gradually peaks near the gradation value “32”. In the method, it is preferable to drive the dummy pixel electrode 80 on the line with a gradation value with a low appearance probability. Specifically, as shown in the graph of FIG. 16, when a line having a certain appearance probability is set as the threshold value L1, in the first gradation control method, the dummy pixel electrode 80 on the line is set to be equal to or lower than the threshold value L1. Are driven at a gradation value of, i.e., a gradation value “13” or less, or a gradation value “51” or more. Note that the threshold L1 can be changed as needed.

また、グラフ88に示すように、有効表示領域V内のあるライン上の画素電極10の階調が階調値13付近で急峻なピークとなる場合を例にとると、第1の階調制御方法では、そのライン上のダミー画素電極80を、基本的には、上記同様に閾値L1以下の階調値で駆動する。しかし、グラフ88は階調値「13」で急峻なピークとなるため、そのライン上のダミー画素電極80を閾値L1以下である「13」以下の階調値で駆動しても、有効表示領域V内の画素電極10の階調値とそれ程差がでない。そのような場合、第1の階調制御方法では、そのライン上のダミー画素電極80を出現確率の最も多いその階調値「13」から所定の階調値(例えば階調数「64」の1/2又は1/4など)だけずらした階調値で駆動する。   Further, as shown in the graph 88, when the gradation of the pixel electrode 10 on a certain line in the effective display area V has a steep peak near the gradation value 13, the first gradation control is performed. In the method, the dummy pixel electrode 80 on the line is basically driven with a gradation value equal to or lower than the threshold value L1 as described above. However, since the graph 88 has a sharp peak at the gradation value “13”, even if the dummy pixel electrode 80 on the line is driven at a gradation value equal to or less than “13” that is equal to or less than the threshold L1, the effective display area is displayed. It is not so different from the gradation value of the pixel electrode 10 in V. In such a case, in the first gradation control method, the dummy pixel electrode 80 on the line is changed from the gradation value “13” having the highest appearance probability to a predetermined gradation value (for example, the number of gradations “64”). Drive with gradation values shifted by 1/2 or 1/4).

これにより、液晶表示装置100の有効表示領域Vにおいて、同一ライン上で階調レベルが集中するのを防止することができ、横クロストークを低減できる。   Thereby, in the effective display area V of the liquid crystal display device 100, it is possible to prevent the gradation levels from being concentrated on the same line, and to reduce the horizontal crosstalk.

なお、上記において、液晶表示装置100に対してダミー画素電極80の設定数が多いほど、換言すれば、ダミー画素領域86の設定数が多いほど同一ライン上にて階調レベルが集中するのを防止でき、より一層、横クロストークを低減する効果が得られる。しかし、ダミー画素領域86の設定数が多くなると、その分だけ表示に寄与しない額縁領域38が広がってしまう。したがって、液晶表示装置100に対してのダミー画素領域86の設定数は、所望する横クロストークの低減効果との関係で決めるのが好ましい。   In the above description, as the number of dummy pixel electrodes 80 set for the liquid crystal display device 100 is larger, in other words, as the number of dummy pixel regions 86 is larger, the gradation level is concentrated on the same line. This can be prevented, and the effect of further reducing the lateral crosstalk can be obtained. However, if the number of set dummy pixel areas 86 is increased, the frame area 38 that does not contribute to the display is expanded correspondingly. Therefore, it is preferable to determine the number of dummy pixel regions 86 set for the liquid crystal display device 100 in relation to the desired effect of reducing the horizontal crosstalk.

(第2の階調制御方法)
図17は、第2の階調制御方法による横クロストークを低減する方法を説明するグラフである。図17(a)は、有効表示領域V内の走査電位VA及び信号電位VBの波形図を示す。図17(b)は、ダミー画素領域86内の走査電位VA及び信号電位VBの波形図を示す。
(Second gradation control method)
FIG. 17 is a graph for explaining a method of reducing lateral crosstalk by the second gradation control method. FIG. 17A shows waveform diagrams of the scanning potential VA and the signal potential VB in the effective display area V. FIG. FIG. 17B shows waveform diagrams of the scanning potential VA and the signal potential VB in the dummy pixel region 86.

第2の階調制御方法では、ライン選択期間Tに、図15に示すダミー画素領域86における各ダミー画素電極80に夫々接続された各データ線32aに対して、有効表示領域V内の各画素電極10に接続された各データ線32(図示略)に印加される信号線電圧よりも高い電圧を印加して、横クロストークを低減する。   In the second gradation control method, each pixel in the effective display region V is connected to each data line 32a connected to each dummy pixel electrode 80 in the dummy pixel region 86 shown in FIG. A voltage higher than the signal line voltage applied to each data line 32 (not shown) connected to the electrode 10 is applied to reduce lateral crosstalk.

具体的には、有効表示領域V内の各画素電極10に接続された各データ線32には、図17(a)に示すように、共通電位VGNDに対して±Vsigなる電圧を持ついずれかの電位が印加される。このため、第2の階調制御方法では、ダミー画素領域86内における各ダミー画素電極80に夫々接続された各データ線32aに、図17(b)に示すように、共通電位VGNDに対して±Vsig±V1なる電圧を持ついずれかの高い電位を印加する。これにより、合成電圧波形に生じるスパイク波形をできるだけ小さくすることができ(図示略)、ダミー画素電極80の設定数が少ない液晶表示装置に対しても効果的に横クロストークを低減できる。   Specifically, as shown in FIG. 17A, each data line 32 connected to each pixel electrode 10 in the effective display area V has any voltage having ± Vsig with respect to the common potential VGND. Is applied. Therefore, in the second gradation control method, each data line 32a connected to each dummy pixel electrode 80 in the dummy pixel region 86 is connected to the common potential VGND as shown in FIG. Apply any high potential with a voltage of ± Vsig ± V1. As a result, the spike waveform generated in the combined voltage waveform can be made as small as possible (not shown), and lateral crosstalk can be effectively reduced even for a liquid crystal display device with a small number of dummy pixel electrodes 80 set.

(変形例)
上記の実施形態では、有効表示領域Vの両側に、縦方向に1行〜数行分に相当するダミー画素電極80の領域、即ちダミー画素領域86をそれぞれ設けて、上記した第1又は第2の階調制御方法により、横クロストークを低減するようにした。しかし、これに限らず、液晶表示装置の各種仕様に応じて、図18(a)又は(b)に示すように、有効表示領域Vの左右のいずれか一方に、ダミー画素領域86を設けて、上記した第1又は第2の階調制御方法により、横クロストークを低減するようにしても構わない。
(Modification)
In the above-described embodiment, the dummy pixel electrode regions 80 corresponding to one to several rows in the vertical direction, that is, the dummy pixel regions 86 are provided on both sides of the effective display region V, respectively. The horizontal crosstalk is reduced by the gradation control method. However, the present invention is not limited to this, and dummy pixel regions 86 are provided on either the left or right side of the effective display region V as shown in FIGS. 18A and 18B in accordance with various specifications of the liquid crystal display device. The lateral crosstalk may be reduced by the first or second gradation control method described above.

また、上記の第1の階調制御方法と第2の階調制御方法の両方を同時に適用することもできる。   Further, both the first gradation control method and the second gradation control method described above can be applied simultaneously.

また、上記の実施形態では、半透過反射型の液晶表示装置100に本発明を適用したが、これに限らず、反射型又は透過型の液晶表示装置にも本発明を適用できる。また、上記実施形態では、ノーマリーホワイト型の液晶表示装置100に本発明を適用したが、これに限らず、ノーマリーブラック型の液晶表示装置にも本発明を適用できる。   In the above embodiment, the present invention is applied to the transflective liquid crystal display device 100. However, the present invention is not limited to this, and the present invention can also be applied to a reflective or transmissive liquid crystal display device. In the above embodiment, the present invention is applied to the normally white liquid crystal display device 100. However, the present invention is not limited to this, and the present invention can also be applied to a normally black liquid crystal display device.

[電子機器]
次に、本発明による液晶表示装置100を電子機器の表示装置として用いる場合の実施形態について説明する。
[Electronics]
Next, an embodiment in which the liquid crystal display device 100 according to the present invention is used as a display device of an electronic apparatus will be described.

図19は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶表示装置100と、これを制御する制御手段410とを有する。ここでは、液晶表示装置100を、パネル構造体403と、半導体ICなどで構成される駆動回路402とに概念的に分けて描いてある。また、制御手段410は、表示情報出力源411と、表示情報処理回路412と、電源回路413と、タイミングジェネレータ414と、を有する。   FIG. 19 is a schematic configuration diagram showing the overall configuration of the present embodiment. The electronic apparatus shown here includes the liquid crystal display device 100 and a control unit 410 that controls the liquid crystal display device 100. Here, the liquid crystal display device 100 is conceptually divided into a panel structure 403 and a drive circuit 402 composed of a semiconductor IC or the like. Further, the control means 410 includes a display information output source 411, a display information processing circuit 412, a power supply circuit 413, and a timing generator 414.

表示情報出力源411は、ROM(Read Only Memory)やRAM(Random Access Memory)などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ414によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路412に供給するように構成されている。   The display information output source 411 includes a memory such as a ROM (Read Only Memory) or a RAM (Random Access Memory), a storage unit such as a magnetic recording disk or an optical recording disk, and a tuning circuit that tunes and outputs a digital image signal. The display information is supplied to the display information processing circuit 412 in the form of an image signal of a predetermined format based on various clock signals generated by the timing generator 414.

表示情報処理回路412は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKとともに駆動回路402へ供給する。駆動回路402は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路413は、上述の各構成要素にそれぞれ所定の電圧を供給する。   The display information processing circuit 412 includes various well-known circuits such as a serial-parallel conversion circuit, an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and executes processing of input display information to obtain image information. Are supplied to the drive circuit 402 together with the clock signal CLK. The driving circuit 402 includes a scanning line driving circuit, a data line driving circuit, and an inspection circuit. The power supply circuit 413 supplies a predetermined voltage to each of the above-described components.

次に、本発明に係る液晶表示装置100を適用可能な電子機器の具体例について図20を参照して説明する。   Next, specific examples of electronic devices to which the liquid crystal display device 100 according to the present invention can be applied will be described with reference to FIG.

まず、本発明に係る液晶表示装置100を、可搬型のパーソナルコンピュータ(いわゆるノート型パソコン)の表示部に適用した例について説明する。図20(a)は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ710は、キーボード711を備えた本体部712と、本発明に係る液晶表示パネルを適用した表示部713とを備えている。   First, an example in which the liquid crystal display device 100 according to the present invention is applied to a display unit of a portable personal computer (so-called notebook personal computer) will be described. FIG. 20A is a perspective view showing the configuration of this personal computer. As shown in the figure, the personal computer 710 includes a main body 712 having a keyboard 711 and a display 713 to which the liquid crystal display panel according to the present invention is applied.

続いて、本発明に係る液晶表示装置100を、携帯電話機の表示部に適用した例について説明する。図20(b)は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機720は、複数の操作ボタン721のほか、受話口722、送話口723とともに、本発明に係る液晶表示装置100を適用した表示部724を備える。   Next, an example in which the liquid crystal display device 100 according to the present invention is applied to a display unit of a mobile phone will be described. FIG. 20B is a perspective view showing the configuration of this mobile phone. As shown in the figure, the cellular phone 720 includes a plurality of operation buttons 721, a reception port 722, a transmission port 723, and a display unit 724 to which the liquid crystal display device 100 according to the present invention is applied.

なお、本発明に係る液晶表示装置100を適用可能な電子機器としては、図20(a)に示したパーソナルコンピュータや図20(b)に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラなどが挙げられる。   Electronic devices to which the liquid crystal display device 100 according to the present invention can be applied include a liquid crystal television, a viewfinder, in addition to the personal computer shown in FIG. 20A and the mobile phone shown in FIG. Type / monitor direct-view type video tape recorder, car navigation device, pager, electronic notebook, calculator, word processor, workstation, videophone, POS terminal, digital still camera, etc.

また、本発明は、液晶表示装置のみでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置(Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等)などの各種の電気光学装置においても本発明を同様に適用することが可能である。   Further, the present invention is not limited to a liquid crystal display device, but an electroluminescence device, an organic electroluminescence device, a plasma display device, an electrophoretic display device, and a device using an electron-emitting device (Field Emission Display and Surface-Conduction Electron-Emitter Display). The present invention can be similarly applied to various electro-optical devices such as the above.

本実施形態に係る液晶表示装置の電極及び配線の構成を示す平面図。The top view which shows the structure of the electrode and wiring of the liquid crystal display device which concern on this embodiment. 液晶表示装置の断面構成を示す。The cross-sectional structure of a liquid crystal display device is shown. 素子基板の電極及び配線の構成等を示す平面図。The top view which shows the structure of the electrode of an element substrate, wiring, etc. FIG. カラーフィルタ基板の電極の構成を示す平面図。The top view which shows the structure of the electrode of a color filter board | substrate. 液晶表示装置の駆動回路例を示す。An example of a driving circuit of a liquid crystal display device is shown. 走査電位VA、信号電位VB及び電極間電圧VABの波形図を示す。Waveform diagrams of the scanning potential VA, the signal potential VB, and the interelectrode voltage VAB are shown. 信号電位VB及び電極間電圧VABの波形図を示す。The waveform diagram of the signal potential VB and the interelectrode voltage VAB is shown. 階調値とオン区間のパルス幅との関係を示す図表。The graph which shows the relationship between a gradation value and the pulse width of an ON area. データ信号駆動回路の回路図を示す。The circuit diagram of a data signal drive circuit is shown. 液晶表示装置の駆動時のタイミングチャートを示す。3 shows a timing chart during driving of a liquid crystal display device. 波形変換部の回路図を示す。The circuit diagram of a waveform conversion part is shown. 異なる階調レベルの駆動波形例を示す波形図。The wave form diagram which shows the drive waveform example of a different gradation level. 液晶表示装置の1ライン分の等価回路を示す。An equivalent circuit for one line of a liquid crystal display device is shown. 横クロストークの発生原理を説明する図。The figure explaining the generation | occurrence | production principle of horizontal crosstalk. 第1及び第2の階調制御方法による横クロストーク低減方法を説明する図。The figure explaining the horizontal crosstalk reduction method by the 1st and 2nd gradation control method. 第1の階調制御方法による横クロストークの低減方法を説明するグラフ。The graph explaining the reduction method of the horizontal crosstalk by the 1st gradation control method. 第2の階調制御方法による横クロストークの低減方法を説明する波形図。The wave form diagram explaining the reduction method of the horizontal crosstalk by the 2nd gradation control method. 変形例に係る横クロストーク低減方法を説明する図。The figure explaining the horizontal crosstalk reduction method which concerns on a modification. 本発明の液晶表示装置を適用した電子機器の回路ブロック図を示す。1 is a circuit block diagram of an electronic apparatus to which a liquid crystal display device of the present invention is applied. 本発明の液晶表示装置を適用した電子機器の例を示す。Examples of electronic devices to which the liquid crystal display device of the present invention is applied are shown.

符号の説明Explanation of symbols

1 上側基板、 2 下側基板、 3 シール部材、 6 着色層、 7 導通部材、 8 走査電極、 10 画素電極、 31 走査線、 32、32a データ線、 21 TFD素子、 80 ダミー画素電極、 86 ダミー画素領域、 91 カラーフィルタ基板、 92 素子基板、 V 有効表示領域、 100 液晶表示装置
DESCRIPTION OF SYMBOLS 1 Upper substrate, 2 Lower substrate, 3 Seal member, 6 Colored layer, 7 Conductive member, 8 Scan electrode, 10 Pixel electrode, 31 Scan line, 32, 32a Data line, 21 TFD element, 80 Dummy pixel electrode, 86 Dummy Pixel area, 91 color filter substrate, 92 element substrate, V effective display area, 100 liquid crystal display device

Claims (8)

複数の信号線、複数の画素電極、及び、前記信号線の各々と前記画素電極の各々とに接続された複数のスイッチング素子とを有する第1基板と、
複数の走査線を有し前記第1基板に対向配置された第2基板と、
前記第1基板と前記第2基板の間に挟持された液晶層と、
前記走査線及び前記信号線に信号を供給して前記液晶を駆動する駆動回路と、を備え、
前記複数の画素電極は、表示画素電極と、前記表示画素電極が設けられてなる表示領域の前記走査線の延長方向の淵に設けられてなり、遮光された前記ダミー画素電極とを含み、
前記駆動回路は、前記ダミー画素電極を、前記表示画素電極と異なる階調値で駆動する階調制御手段を備えることを特徴とする液晶表示装置。
A first substrate having a plurality of signal lines, a plurality of pixel electrodes, and a plurality of switching elements connected to each of the signal lines and each of the pixel electrodes;
A second substrate having a plurality of scanning lines and disposed opposite to the first substrate;
A liquid crystal layer sandwiched between the first substrate and the second substrate;
A driving circuit for supplying signals to the scanning lines and the signal lines to drive the liquid crystal,
The plurality of pixel electrodes include a display pixel electrode, and the dummy pixel electrode which is provided at a ridge in a direction in which the scanning line extends in a display area where the display pixel electrode is provided, and is shielded from light.
The liquid crystal display device, wherein the driving circuit includes gradation control means for driving the dummy pixel electrode with a gradation value different from that of the display pixel electrode.
前記階調制御手段は、前記複数の走査線の各々について、当該走査線に対応するダミー画素電極を、当該走査線に対応する表示画素電極と異なる階調値で駆動することを特徴とする請求項1に記載の液晶表示装置。   The gradation control unit drives, for each of the plurality of scanning lines, a dummy pixel electrode corresponding to the scanning line with a gradation value different from that of the display pixel electrode corresponding to the scanning line. Item 2. A liquid crystal display device according to item 1. 前記階調制御手段は、前記複数の走査線の各々について、当該走査線に対応する複数の表示画素電極を駆動する階調値の出現確率に基づいて、前記ダミー画素電極を駆動する階調値を決定することを特徴とする請求項2に記載の液晶表示装置。   For each of the plurality of scanning lines, the gradation control means is configured to drive the dummy pixel electrode based on the appearance probability of the gradation value that drives the plurality of display pixel electrodes corresponding to the scanning line. The liquid crystal display device according to claim 2, wherein the liquid crystal display device is determined. 前記階調制御手段は、前記出現確率が所定値より低い階調値を、前記ダミー画素電極を駆動する階調値に決定することを特徴とする請求項3に記載の液晶表示装置。   The liquid crystal display device according to claim 3, wherein the gradation control unit determines a gradation value whose appearance probability is lower than a predetermined value as a gradation value for driving the dummy pixel electrode. 前記駆動回路は、前記ダミー画素電極に接続されている信号線に、前記表示画素電極に接続されている信号線よりも大きな電圧を印加することを特徴とする請求項1に記載の液晶表示装置。   2. The liquid crystal display device according to claim 1, wherein the driving circuit applies a larger voltage to a signal line connected to the dummy pixel electrode than to a signal line connected to the display pixel electrode. . 前記ダミー画素は、前記表示領域の前記走査線の延長方向の両側の淵に設けられてなることを特徴とする請求項1ないし5のいずれか1項に記載の液晶表示装置。   6. The liquid crystal display device according to claim 1, wherein the dummy pixels are provided on both sides of the display region in the extending direction of the scanning lines. 7. 複数の信号線、複数の画素電極、及び、前記信号線の各々と前記画素電極の各々とに接続された複数の二端子素子とを有する第1基板と、
複数の走査線を有し前記第1基板に対向配置された第2基板と、
前記第1基板と前記第2基板の間に挟持された液晶層と、
前記走査線及び前記信号線に信号を供給して前記液晶を駆動する駆動回路と、を備え、
前記複数の画素電極は、表示画素電極と、前記表示画素電極が設けられてなる表示領域の前記走査線の延長方向の淵に設けられてなり、遮光された前記ダミー画素電極とを含み、
前記駆動回路は、前記ダミー画素電極を、前記表示画素電極と異なる階調値で駆動する階調制御手段を備えることを特徴とする液晶表示装置。
A first substrate having a plurality of signal lines, a plurality of pixel electrodes, and a plurality of two-terminal elements connected to each of the signal lines and each of the pixel electrodes;
A second substrate having a plurality of scanning lines and disposed opposite to the first substrate;
A liquid crystal layer sandwiched between the first substrate and the second substrate;
A driving circuit for supplying signals to the scanning lines and the signal lines to drive the liquid crystal,
The plurality of pixel electrodes include a display pixel electrode, and the dummy pixel electrode which is provided at a ridge in a direction in which the scanning line extends in a display area where the display pixel electrode is provided, and is shielded from light.
The liquid crystal display device, wherein the driving circuit includes gradation control means for driving the dummy pixel electrode with a gradation value different from that of the display pixel electrode.
請求項1乃至7のいずれか一項に記載の液晶表示装置を備えることを特徴とする電子機器。
An electronic apparatus comprising the liquid crystal display device according to claim 1.
JP2004099217A 2004-03-30 2004-03-30 Liquid crystal display and electronic equipment Withdrawn JP2005284056A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004099217A JP2005284056A (en) 2004-03-30 2004-03-30 Liquid crystal display and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004099217A JP2005284056A (en) 2004-03-30 2004-03-30 Liquid crystal display and electronic equipment

Publications (1)

Publication Number Publication Date
JP2005284056A true JP2005284056A (en) 2005-10-13

Family

ID=35182481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004099217A Withdrawn JP2005284056A (en) 2004-03-30 2004-03-30 Liquid crystal display and electronic equipment

Country Status (1)

Country Link
JP (1) JP2005284056A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007139984A (en) * 2005-11-16 2007-06-07 Bridgestone Corp Method of driving information display panel
KR101108313B1 (en) 2009-08-18 2012-01-25 엘지디스플레이 주식회사 Display device
CN102707526A (en) * 2012-06-13 2012-10-03 深圳市华星光电技术有限公司 Liquid crystal display panel
KR20190050887A (en) * 2017-11-03 2019-05-14 삼성디스플레이 주식회사 Display device
US11587505B2 (en) 2017-11-02 2023-02-21 Samsung Display Co., Ltd. Display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007139984A (en) * 2005-11-16 2007-06-07 Bridgestone Corp Method of driving information display panel
KR101108313B1 (en) 2009-08-18 2012-01-25 엘지디스플레이 주식회사 Display device
CN102707526A (en) * 2012-06-13 2012-10-03 深圳市华星光电技术有限公司 Liquid crystal display panel
WO2013185361A1 (en) * 2012-06-13 2013-12-19 深圳市华星光电技术有限公司 Liquid crystal display panel
US11587505B2 (en) 2017-11-02 2023-02-21 Samsung Display Co., Ltd. Display device
US11900871B2 (en) 2017-11-02 2024-02-13 Samsung Display Co., Ltd. Display device
KR20190050887A (en) * 2017-11-03 2019-05-14 삼성디스플레이 주식회사 Display device
KR102473211B1 (en) * 2017-11-03 2022-12-05 삼성디스플레이 주식회사 Display device

Similar Documents

Publication Publication Date Title
JP4717672B2 (en) Liquid crystal device and electronic device
US7561239B2 (en) Liquid crystal device and electronic apparatus
JP4539760B2 (en) Electronics
US7068338B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
US20100045685A1 (en) Liquid Crystal Display Device
KR100625559B1 (en) Electro-optical panel, electro-optical device and electronic apparatus
US20110317105A1 (en) Liquid crystal display device
JP2008139528A (en) Electro-optical device and electronic appliance
JP4453434B2 (en) Liquid crystal device and electronic device
JP2006017897A (en) Electro-optical apparatus and electronic appliance
JP2005284056A (en) Liquid crystal display and electronic equipment
US20080170016A1 (en) Liquid crystal device, method for driving the liquid crystal device and electronic equipment
US10768469B2 (en) Active matrix display device
JP2004258365A (en) Electrooptical device and electronic apparatus using it
JP2007094025A (en) Electrooptic device and electronic equipment
JP4052293B2 (en) Liquid crystal device and electronic device
JP4356403B2 (en) Electro-optical device and electronic apparatus including the same
JP4449366B2 (en) Electro-optical device and electronic apparatus
JP2005208129A (en) Liquid crystal apparatus and electronic device
JP2007086506A (en) Electrooptical device and electronic equipment
JP2006259501A (en) Liquid crystal device and electronic equipment
JP2006267544A (en) Electrooptical device and electronic equipment
JP2007094029A (en) Electrooptical apparatus and electronic device
JP2010181455A (en) Display device and electronic equipment
JP2009204899A (en) Electrooptical device, elecronic equipment and driving method of electrooptical device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605