[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2006114724A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006114724A
JP2006114724A JP2004301171A JP2004301171A JP2006114724A JP 2006114724 A JP2006114724 A JP 2006114724A JP 2004301171 A JP2004301171 A JP 2004301171A JP 2004301171 A JP2004301171 A JP 2004301171A JP 2006114724 A JP2006114724 A JP 2006114724A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
insulating film
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004301171A
Other languages
English (en)
Other versions
JP4646591B2 (ja
Inventor
Kenji Kobayashi
健司 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004301171A priority Critical patent/JP4646591B2/ja
Priority to US11/249,441 priority patent/US7498677B2/en
Publication of JP2006114724A publication Critical patent/JP2006114724A/ja
Priority to US12/368,693 priority patent/US7932187B2/en
Application granted granted Critical
Publication of JP4646591B2 publication Critical patent/JP4646591B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】絶縁膜−絶縁膜間の膜ずれや膜剥がれにより引き起こされる配線間ショート等の配線接続不良を防止するＣｕ配線及び低誘電率膜を用いた半導体装置及びその製造方法を提供する。
【解決手段】半導体基板上の第１の層間絶縁膜１０１に下層配線１０２を形成し、第１の層間絶縁膜１０１の上に絶縁性バリア膜１０３を堆積する。その後、下層配線間の絶縁性バリア膜１０３及び第１の層間絶縁膜１０１に溝１０８を形成し、絶縁性バリア膜１０３の上に溝１０８を埋めるように第２の層間絶縁膜１０５を堆積する。次に、第２の層間絶縁膜１０５及び絶縁性バリア膜１０３に下層配線１０２に達する接続孔１０７を形成し、接続孔１０７に達する配線溝１０８を形成する。次に、接続孔１０７及び配線溝１０８に上層配線１０９を形成する。
【選択図】図１

Description

本発明は、銅（Ｃｕ）配線及び低誘電率膜を用いた半導体装置及びその製造方法に関するものである。
近年、半導体集積回路の高集積化とチップサイズの縮小化に伴い、配線の微細化及び多層配線化が進められている。配線間隔が狭小化することにより、配線の抵抗及び配線間容量の増加によるＲＣ遅延が無視できない状況になってきている。このため、半導体集積回路の微細化を進める上で、配線間に生じる電気寄生容量を低減することが必要とされている。配線間の電気寄生容量を低減させるためには、配線材料の比抵抗又は層間絶縁膜の比誘電率を低減させることが必要である。
ゲート長０．１３μｍデバイスの配線については、配線材の比抵抗を低減させるために、アルミニウム（Ａｌ）配線からダマシン法を用いて形成するＣｕ配線へ変更されてきた。ダマシン法によるＣｕ配線を採用することによって、配線の比抵抗は従来の２／３程度まで低減された。しかしながら、Ｃｕ配線においては、シリコン酸化膜（ＳｉＯ2膜）をはじめとする絶縁膜中へのＣｕ原子の拡散が速いため、Ｃｕ原子がトランジスタ中へ侵入してトランジスタの破壊を引き起こしていた。また、Ｃｕ原子が配線間へ拡散して配線間に予期せぬ架橋構造が形成された場合には、配線間における絶縁耐圧が劣化する等の現象が発生するため、配線用のＣｕ膜の周囲にＣｕの拡散を防止するバリア膜を設ける必要があった。現在、配線用Ｃｕ膜の周辺を覆うために、Ｃｕ配線の下面及び側面には、一般に、窒化タングステン（ＷＮ）、窒化タンタル（ＴａＮ）または窒化チタン（ＴｉＮ）等からなる導電性バリア膜（以下、バリアメタル膜とする）が用いられていると共に、Ｃｕ配線の上面には、Ｃｕの拡散防止層となる窒化シリコン（ＳｉＮ）又は炭化シリコン（ＳｉＣ）等からなる絶縁性バリア膜が用いられている。なお、Ａｌ配線と比べてＣｕ配線をエッチング加工により形成することは困難であるため、ダマシン法によるＣｕ配線形成が行われている。すなわち、堆積した層間絶縁膜に配線パターンを持つ溝を形成した後、その溝の壁面をバリアメタル膜によって覆い、その後、電解メッキ法によって溝にＣｕ膜を埋め込み、その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨）法によってバリアメタル膜及びＣｕ膜を研磨して平坦化し、Ｃｕ配線を完成する。
また、比誘電率を低減させるために、ＳｉＯ2膜（比誘電率：４．２）からフッ素含有シリコン酸化膜（比誘電率：３．７）への変更がなされてきたが、９０ｎｍデバイス以降では、フッ素含有シリコン酸化膜よりも更に比誘電率の小さい絶縁膜（以下、低誘電率膜という）が必要であり、低誘電率膜として、炭素含有シリコン酸化膜（ＳｉＯ2膜中のシリコンの終端をアルキル基（例えば−ＣＨ3 基）で置換すると共に、ＳｉＯ2膜を低密度化及び多孔質化することにより比誘電率を低減させた膜）及び塗布系有機ポリマー等が使用されている。Ｃｕ配線及び低誘電率膜を使用した半導体装置及びその製造方法としては、例えば特許文献１に記載されているような方法がある。
以下、従来のＣｕ配線及び低誘電率膜を用いた半導体装置の製造方法について図面を用いて説明する。
図１０は、従来のＣｕ配線及び低誘電率膜を用いた半導体装置、具体的には、９０ｎｍデバイス以降の多層Ｃｕ配線として用いられているデュアルダマシン構造を持つ半導体装置の断面図である。
図１０に示すように、従来の半導体装置は、半導体基板（図示せず）上に形成された第１の層間絶縁膜２０１と、第１の層間絶縁膜２０１中に形成された下層配線溝に埋め込まれたバリアメタル膜２０２ａ及びＣｕ膜２０２ｂからなる下層配線２０２と、下層配線２０２を含む第１の層間絶縁膜２０１の上に堆積されたＣｕの拡散防止を目的とした絶縁性バリア膜２０３と、絶縁性バリア膜２０３の上に堆積された第２の層間絶縁膜２０４と、第２の層間絶縁膜２０４及び絶縁性バリア膜２０３に形成された下層配線２０２に達する接続孔と、第２の層間絶縁膜２０４の上部に形成された接続孔に達する上層配線溝と、接続孔及び上層配線溝に埋め込まれたバリアメタル膜２０８ａ及びＣｕ膜２０８ｂからなる上層配線２０８とを有している。ここで、上層配線２０８は、接続孔中にバリアメタル膜２０８ａ及びＣｕ膜２０８ｂからなるプラグ部分２０９を有し、プラグ部分２０９によって下層配線２０２と上層配線２０８とが電気的に接続されている。
図１１（ａ）〜（ｄ）及び図１２（ａ）〜（ｃ）は、従来のＣｕ配線及び低誘電率膜を用いた半導体装置の製造工程を示す断面図である。
従来のＣｕ配線及び低誘電率膜を用いた半導体装置は、デュアルダマシン（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）法、つまり、下層配線と接続する接続孔及び上層配線溝を形成した後、接続孔及び上層配線溝にＣｕ膜を埋め込み、その後、Ｃｕ膜を研磨して上層配線を形成する方法、によって製造される。
まず、図１１（ａ）に示すように、半導体基板（図示せず）上に形成された炭素含有シリコン酸化膜からなる第１の層間絶縁膜２０１の上に、フォトリソグラフィー法により、下層配線溝パターンを持つレジストパターン（図示せず）を形成する。その後、このレジストパターンをマスクとして第１の層間絶縁膜２０１に対してドライエッチングを行ない、下層配線溝を形成する。その後、下層配線溝を覆うように、第１の層間絶縁膜２０１の上にバリアメタル膜２０２ａとなるＴａ／ＴａＮ積層膜及びＣｕシード膜（図示せず）をスパッタ法により順次堆積する。その後、下層配線溝を完全に埋めるように、Ｃｕシード膜の上にＣｕ膜２０２ｂとなるＣｕを電解メッキ法により堆積する。その後、下層配線溝の外側のＴａ／ＴａＮ積層膜及びＣｕ（Ｃｕシード膜を含む。）をＣＭＰ法により除去してバリアメタル膜２０２ａ及びＣｕ膜２０２ｂからなる下層配線２０２を形成する。
次に、図１１（ｂ）に示すように、下層配線２０２を含む第１の層間絶縁膜２０１の上に、Ｃｕの拡散防止を目的とした絶縁性バリア膜２０３を堆積する。
次に、図１１（ｃ）に示すように、絶縁性バリア膜２０３の上に炭素含有シリコン酸化膜からなる第２の層間絶縁膜２０４を堆積する。続いて、第２の層間絶縁膜２０４の上に、キャップ膜２０５を堆積する。ここで、キャップ膜２０５は、後で説明するＣＭＰ法による研磨の際に除去される。
次に、図１１（ｄ）に示すように、キャップ膜２０５の上に、フォトリソグラフィー法により、下層配線２０２と上層配線２０８とを接続する接続孔パターンを持つレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして、キャップ膜２０５及び第２の層間絶縁膜２０４に対してドライエッチングを行ない、接続孔２０６を形成する。
次に、図１２（ａ）に示すように、接続孔２０６の形成と同様に、フォトリソグラフィー法及びドライエッチング法を用いて、接続孔２０６の形成領域を含む第２の層間絶縁膜２０４の上部に上層配線溝２０７を形成する。
次に、図１２（ｂ）に示すように、ドライエッチング法により、半導体基板全面に対してエッチバックを行ない、接続孔２０６が下層配線２０２に達するように絶縁性バリア膜２０３を部分的に除去する。
次に、図１２（ｃ）に示すように、接続孔２０６及び上層配線溝２０７を覆うように、スパッタ法により、キャップ膜２０５及び第２の層間絶縁膜２０４の上にバリアメタル膜２０８ａとなるＴａ／ＴａＮ積層膜及びＣｕシード膜（図示せず）を順次堆積する。その後、接続孔２０６及び上層配線溝２０７が完全に埋まるように、Ｃｕシード膜の上にＣｕ膜２０８ｂとなるＣｕを電解メッキ法により堆積する。その後、キャップ膜２０５及び上層配線溝２０７の外側のＴａ／ＴａＮ積層膜及びＣｕ（Ｃｕシード膜を含む）をＣＭＰ法により除去してバリアメタル膜２０８ａ及びＣｕ膜２０８ｂからなる上層配線２０８を形成する。ここで、上層配線２０８は、接続孔２０６に形成されたプラグ部分２０９を持つ。また、接続孔２０６及び上層配線溝２０７に充填されたＣｕ膜２０８ｂの下面及び側面に成膜されたバリアメタル膜２０８ａは、Ｃｕの拡散防止層として機能する。
以上に説明した図１１（ａ）〜（ｄ）及び図１２（ａ）〜（ｃ）に示すような製造工程を繰り返し実施することにより、従来の多層Ｃｕ配線及び低誘電率膜を有する半導体装置が得られる。
特開２００３−３０９１７４号公報
しかしながら、従来のＣｕ配線及び低誘電率膜を用いた半導体装置では、以下のような課題が発生する。
低誘電率膜は、一般に、ポーラス状の膜構造となっており、機械的強度が充分ではない。そのため、従来の低誘電率膜を用いた半導体装置では、低誘電率膜の下面に絶縁性バリア膜、上面にキャップ膜を設けて絶縁膜の加工制御性を上げる構造が用いられている。ここで、ダマシン法により形成された半導体装置は、これらの絶縁性バリア膜、層間絶縁膜及びキャップ膜が何層にも堆積されているものであって、絶縁膜−絶縁膜間の界面が多数存在している。そして、低誘電率膜は疎水性膜であり、絶縁性バリア膜は親水性膜であるため、低誘電率膜と絶縁性バリア膜との界面は密着性が弱いものとなっている。そのため、図１０に示すように、絶縁性バリア膜２０３と第１の層間絶縁膜２０１との界面及び絶縁性バリア膜２０３と第２の層間絶縁膜２０４との界面が平坦な形状である場合は、密着性の弱い膜同士が垂直方向に二次元的にただ重なっている構成となり、第２の層間絶縁膜２０４の研磨やその後の上層配線２０８を形成するための研磨により水平方向への力が働くことによって絶縁膜−絶縁膜間の膜ずれが起こりやすくなる。また、図１０に示すように、絶縁性バリア膜２０３と第１の層間絶縁膜２０１との界面及び絶縁性バリア膜２０３と第２の層間絶縁膜２０４との界面が平坦な形状である場合には、熱膨張率の高い層間絶縁膜の間に熱膨張率の低い平らな絶縁性バリア膜が挟まれている構成となり、低誘電率膜堆積後のアニールや絶縁性バリア膜エッチング後のアニールにより層間絶縁膜が膨張することによって絶縁膜−絶縁膜間の膜剥がれが起こりやすくなる。これにより、膜ずれや膜剥がれが生じた部分に金属膜が埋め込まれることによる配線間ショート等の配線接続不良が発生する。
本発明は、絶縁膜−絶縁膜間の膜ずれや膜剥がれにより引き起こされる配線間ショート等の配線接続不良を防止するＣｕ配線及び低誘電率膜を用いた半導体装置及びその製造方法を提供することを目的とする。
本発明における半導体装置は、下層配線と凹部とを有する第１の層間絶縁膜と、凹部以外の第１の層間絶縁膜の上に形成された絶縁性バリア膜と、凹部を埋めるように絶縁性バリア膜の上に堆積された上層配線を有する第２の層間絶縁膜とを有することを特徴としている。
本発明に係る半導体装置によれば、第１の層間絶縁膜と第２の層間絶縁膜間との三次元的な界面が存在することとなり、密着性が高まるので、ＣＭＰにより発生する水平方向のストレスによる膜ずれを抑制することができる。また、凹部の側面及び底面において、熱膨張率のほぼ等しい第１の層間絶縁膜と第２の層間絶縁膜が接触していることにより、第１の層間絶縁膜及び第２の層間絶縁膜と絶縁性バリア膜との熱膨張率の違いにより引き起こされる膜剥がれを抑制することができる。
また、本発明における半導体装置は、下層配線と凹部とを有する第１の層間絶縁膜と、凹部に対してひさしとなる部分を有する第１の層間絶縁膜の上に形成された絶縁性バリア膜と、凹部を埋めるように絶縁性バリア膜の上に形成された上層配線を有する第２の層間絶縁膜とを有することを特徴としている。
本発明に係る半導体装置によれば、第１の層間絶縁膜と第２の層間絶縁膜間との三次元的な界面をさらに増大させることができ、密着性が高まるので、ＣＭＰにより発生する水平方向のストレスによる膜ずれを効果的に抑制することができる。また、熱膨張率のほぼ等しい第１の層間絶縁膜と第２の層間絶縁膜が接触している構成となるため、層間絶縁膜と絶縁性バリア膜との熱膨張率の違いにより引き起こされる膜剥がれを抑制することができる。また、膜が剥がれようとする場合であっても、絶縁性バリア膜の下の部分、つまり、ひさしの下の部分に第２の層間絶縁膜が入り込んでいるため、第２の層間絶縁膜が絶縁性バリア膜に引っかかることにより、膜剥がれを防止することができる。
また、本発明における半導体装置は、凹部は凹部上面の幅が凹部底面の幅よりも広い形状であって絶縁性バリア膜の下の部分に広がっており、絶縁性バリア膜の下の部分の凹部に第２の層間絶縁膜が埋め込まれていることを特徴としている。
また、本発明における半導体装置は、絶縁性バリア膜は、凹部以外の第１の層間絶縁膜と接した状態で構成され、凹部上で不連続となる膜であることを特徴としている。
また、本発明における半導体装置は、配線間に形成された凹凸状の絶縁性バリア膜と、絶縁性バリア膜を挟んで対峙する第１の層間絶縁膜と第２の層間絶縁膜とを有することを特徴としている。
本発明に係る半導体装置によれば、絶縁性バリア膜と第１の層間絶縁膜、及び、絶縁性バリア膜と第２の層間絶縁膜が配線層に対して水平方向にだけでなく垂直方向にも界面を有することとなり、三次元的な界面が存在することとなって密着性が高まるので、ＣＭＰにより発生する水平方向のストレスによる膜ずれを抑制することができる。また、熱膨張率の高い第１の層間絶縁膜及び第２の層間絶縁膜がアニールにより膨張した場合であっても、強度の強い凹凸状の絶縁性バリア膜が第１の層間絶縁膜及び第２の層間絶縁膜を覆っているため、その変形を阻止することができ、膜剥がれを抑制することができる。
また、本発明における半導体装置の製造方法は、第１の層間絶縁膜内に下層配線を形成する工程（ａ）と、第１の層間絶縁膜の上に絶縁性バリア膜を堆積する工程（ｂ）と、下層配線間の絶縁性バリア膜及び第１の層間絶縁膜に凹部を形成する工程（ｃ）と、絶縁性バリア膜の上に凹部を埋めるように第２の層間絶縁膜を堆積する工程（ｄ）と、第２の層間絶縁膜に下層配線と電気的に接続する上層配線を形成する工程（ｅ）とを有することを特徴としている。
また、本発明における半導体装置の製造方法は、工程（ｃ）では、下層配線と凹部とが連結されないように凹部を形成することを特徴としている。
また、本発明における半導体装置の製造方法は、工程（ｃ）は、絶縁性バリア膜をエッチングする工程（ｃ１）と、第１の層間絶縁膜をエッチングする工程（ｃ２）とからなることを特徴としている。
また、本発明における半導体装置の製造方法は、工程（ｃ２）では、第１の層間絶縁膜の研磨速度が絶縁性バリア膜の研磨速度よりも速い等方性ドライエッチングを用いて、絶縁性バリア膜が凹部に対してひさしとなる部分を有するように、第１の層間絶縁を凹部上面の幅が凹部底面の幅よりも広い形状に選択的にエッチングすることを特徴としている。
また、本発明における半導体装置の製造方法は、工程（ｄ）では、絶縁性バリア膜の下の部分の凹部に第２の層間絶縁膜を埋め込むことを特徴としている。
また、本発明における半導体装置の製造方法は、第１の層間絶縁膜内に下層配線を形成する工程（ａ）と、下層配線間の第１の層間絶縁膜に凹部を形成する工程（ｆ）と、第１の層間絶縁膜の上に凹部を埋めるように絶縁性バリア膜及び第２の層間絶縁膜を堆積する工程（ｇ）と、第２の層間絶縁膜に下層配線と電気的に接続する上層配線を形成する工程（ｈ）とを有することを特徴としている。
層間絶縁膜間の接触面積を増大させる構造や、絶縁性バリア膜を凹凸形状とする構造を提供することによって、密着性の弱い絶縁膜−絶縁膜間の界面をＣＭＰにより発生する水平方向のストレスやアニールにより発生する層間絶縁膜の熱膨張に強い構造とすることができるため、絶縁膜−絶縁膜間の膜ずれ及び膜剥がれを抑制することができ、配線間ショート等の配線接続不良を防止することができる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について図面を用いて説明する。
図１は、第１の実施形態に係る半導体装置を示す断面図である。
図１に示すように、第１の実施形態に係る半導体装置は、半導体基板（図示せず）上に形成された第１の層間絶縁膜１０１と、第１の層間絶縁膜１０１中に形成された下層配線溝に埋め込まれたバリアメタル膜１０２ａ及びＣｕ膜１０２ｂからなる下層配線１０２とを有している。また、第１の実施形態に係る半導体装置は、下層配線１０２の上及び第１の層間絶縁膜１０１の上に堆積されたＣｕの拡散防止を目的とした絶縁性バリア膜１０３と、下層配線１０２の間の絶縁性バリア膜１０３及び第１の層間絶縁膜１０１に形成された凹部１０４と、絶縁性バリア膜１０３の上に凹部１０４を埋めるように堆積された第２の層間絶縁膜１０５とを有している。さらに、第１の実施形態に係る半導体装置は、第２の層間絶縁膜１０５及び絶縁性バリア膜１０３に形成された下層配線１０２に達する接続孔と、第２の層間絶縁膜１０５の上部に形成された接続孔に達する上層配線溝と、接続孔及び上層配線溝に埋め込まれたバリアメタル膜１０９ａ及びＣｕ膜１０９ｂからなる上層配線１０９とを有している。
ここで、上層配線１０９は、接続孔中にバリアメタル膜１０９ａ及びＣｕ膜１０９ｂからなるプラグ部分１１０を有し、プラグ部分１１０によって下層配線１０２と上層配線１０９とが電気的に接続されている。
第１の実施形態の特徴は、下層配線１０２の間の絶縁性バリア膜１０３及び第１の層間絶縁膜１０１に凹部１０４を有することで、凹部１０４の側面及び底面において、第１の層間絶縁膜１０１と第２の層間絶縁膜１０５とが接触している点である。これにより、第１の層間絶縁膜１０１と第２の層間絶縁膜１０５間との三次元的な界面が存在することとなり、密着性が高まるので、ＣＭＰにより発生する水平方向のストレスによる膜ずれを抑制することができる。つまり、第１の層間絶縁膜１０１と第２の層間絶縁膜１０５とが互いに配線層に対して垂直方向に突き出したストッパーとなるため、この突出した部分が水平方向へのずれを抑制する引っかかりとなり、水平方向のストレスに強い構造を提供し、膜ずれを抑制することができる。また、凹部１０４の側面及び底面において、熱膨張率のほぼ等しい第１の層間絶縁膜１０１と第２の層間絶縁膜１０５が接触していることにより、第１の層間絶縁膜１０１及び第２の層間絶縁膜１０５と絶縁性バリア膜１０３との熱膨張率の違いにより引き起こされる膜剥がれを抑制することができる。したがって、膜ずれや膜剥がれを抑制することができ、膜ずれや膜剥がれに起因する配線間ショート等の配線接続不良を防止することができる。
図２（ａ）〜（ｄ）及び図３（ａ）〜（ｄ）は、第１の実施形態に係る半導体装置の製造工程を示す断面図である。
まず、図２（ａ）に示すように、半導体基板（図示せず）上に形成された炭素含有シリコン酸化膜からなる第１の層間絶縁膜１０１の上に、例えば、ＳｉＯ2膜からなるキャップ膜（図示せず）を形成する。その後、フォトリソグラフィー法により、下層配線溝パターンを持つレジストパターン（図示せず）を形成する。その後、このレジストパターンをマスクとしてキャップ膜及び第１の層間絶縁膜１０１に対してドライエッチングを行ない、下層配線溝を形成する。その後、下層配線溝を覆うように、キャップ膜の上にバリアメタル膜１０２ａとなるＴａ／ＴａＮ積層膜及びＣｕシード膜（図示せず）をスパッタ法により順次堆積する。その後、下層配線溝を完全に埋めるように、Ｃｕシード膜の上にＣｕ膜１０２ｂとなるＣｕを電解メッキ法により堆積する。その後、下層配線溝の外側のＴａ／ＴａＮ積層膜及びＣｕ（Ｃｕシード膜を含む。）をＣＭＰ法により除去してバリアメタル膜１０２ａ及びＣｕ膜１０２ｂからなる下層配線１０２を形成する。
次に、図２（ｂ）に示すように、下層配線１０２を含む第１の層間絶縁膜１０１の上に、例えば、Ｃｕの拡散防止を目的としたＳｉＣ膜からなる絶縁性バリア膜１０３を厚さ５０ｎｍ堆積する。
次に、図２（ｃ）に示すように、下層配線１０２の間の第１の層間絶縁膜１０１上にフォトリソグラフィー法により、例えば、０．０９μｍ〜５μｍの幅を持ち、０．０９μｍ〜５μｍの間隔を持つレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして第１の層間絶縁膜１０１と絶縁性バリア膜１０３との選択比の高い等方性ドライエッチングを用いて、絶縁性バリア膜１０３のみを選択的にエッチングする。その後、絶縁性バリア膜１０３をハードマスクとして第１の層間絶縁膜１０１と絶縁性バリア膜１０３との選択比の高い等方性ドライエッチングを用いて、第１の層間絶縁膜のみを選択的にエッチングし、例えば、深さ２５０ｎｍの凹部１０４を形成する。
次に、図２（ｄ）に示すように、絶縁性バリア膜１０３の上に、凹部１０４を埋めるように、例えば、炭素含有シリコン酸化膜からなる第２の層間絶縁膜１０５を厚さ１０００ｎｍ程度堆積する。その後、凹部１０４により発生する段差を緩和する為に、ＣＭＰ法により、第２の層間絶縁膜１０５を４００ｎｍ程度研磨し平坦化する（図示せず）。その後、第２の層間絶縁膜１０５の上に、例えば、ＳｉＯ2膜からなるキャップ膜１０６を厚さ５０ｎｍ堆積する。ここで、キャップ膜１０６は後で説明するＣＭＰ法による研磨の際に除去される。
次に、図３（ａ）に示すように、下層配線１０２と上層配線１０９とを接続する接続孔パターンを持つレジストパターン（図示せず）をフォトリソグラフィー法により形成した後、このレジストパターンをマスクとして、キャップ膜１０６及び第２の層間絶縁膜１０５に対してドライエッチングを行なって接続孔１０７を形成する。
次に、図３（ｂ）に示すように、接続孔１０７の形成と同様に、フォトリソグラフィー法及びドライエッチング法を用いて、接続孔１０７の形成領域を含む第２の層間絶縁膜１０５の上部に上層配線溝１０８を形成する。
次に、図３（ｃ）に示すように、例えば、ＣＦ4とＮ2との混合ガスを用いたドライエッチングにより半導体基板全面に対してエッチバックを行ない、接続孔１０７が下層配線１０２に達するように絶縁性バリア膜１０３を部分的に除去する。
次に、図３（ｄ）に示すように、接続孔１０７及び上層配線溝１０８を覆うように、スパッタ法により、キャップ膜１０６及び第２の層間絶縁膜１０５の上に、バリアメタル膜１０９ａとなるＴａ／ＴａＮ積層膜及びＣｕシード膜（図示せず）を順次堆積する。その後、接続孔１０７及び上層配線溝１０８が完全に埋まるように、電解メッキ法により、Ｃｕシード膜の上にＣｕ膜１０９ｂとなるＣｕを堆積する。その後、キャップ膜１０６及び上層配線溝１０８の外側のＴａ／ＴａＮ積層膜及びＣｕ（Ｃｕシード膜を含む）をＣＭＰ法により除去して、バリアメタル膜１０９ａ及びＣｕ膜１０９ｂからなる上層配線１０９を形成する。ここで、上層配線１０９は、接続孔１０７に形成されたプラグ部分１１０を持つ。また、接続孔１０７及び上層配線溝１０８に充填されたＣｕ膜１０９ｂの下面及び側面に成膜されたバリアメタル膜１０９ａは、Ｃｕの拡散防止層として機能する。
以上に説明した図２（ａ）〜（ｄ）及び図３（ａ）〜（ｄ）に示すような製造工程を繰り返し実施することにより、多層Ｃｕ配線及び低誘電率膜を有する半導体装置が得られる。
なお、第１の実施形態において、凹部１０４を形成するためのレジストパターンの幅、レジストパターンの間隔及び凹部１０４の深さを表したが、これらは特に限定されるものではなく、各レイヤーによって変えてもよい。また、第１の実施形態において、下層配線１０２及び上層配線１０９の配線材料としてＣｕを用いたが、配線材料の種類は特に限定されるものではなく、例えばＣｕ、Ａｇ、Ａｌ又はこれらの合金等を用いてもよい。また、第１の実施形態において、バリアメタル膜１０２ａ及びバリアメタル膜１０９ａとしてＴａ／ＴａＮ積層膜を用いたが、バリアメタル膜の種類は特に限定されるものではなく、例えばＴａ膜、ＴａＮ膜、ＷＮ膜、ＴＩＮ膜又はこれらの積層膜等を用いてもよい。また、第１の実施形態において、絶縁性バリア膜１０３としてＳｉＣ膜を用いたが、絶縁性バリア膜１０３の種類は特に限定されるものではなく、例えばＳｉＮ膜又はＳｉＣＮ膜、ベンゾシクロブテン（ＢＣＢ）膜、コバルトタングステン（ＣｏＷＢ）膜等を用いてもよい。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について図面を用いて説明する。
図４は、第２の実施形態に係る半導体装置を示す断面図である。
図４に示すように、第２の実施形態に係る半導体装置は、半導体基板（図示せず）上に形成された第１の層間絶縁膜１０１と、第１の層間絶縁膜１０１中に形成された下層配線溝に埋め込まれたバリアメタル膜１０２ａ及びＣｕ膜１０２ｂからなる下層配線１０２とを有している。また、第２の実施形態に係る半導体装置は、下層配線１０２の上及び第１の層間絶縁膜１０１の上に堆積されたＣｕの拡散防止を目的とした絶縁性バリア膜１０３と、下層配線１０２の間の絶縁性バリア膜１０３及び絶縁膜１０１に形成された凹部１１１と、絶縁性バリア膜１０３の上に凹部１１１を埋めるように堆積された第２の層間絶縁膜１０５とを有している。さらに、第２の実施形態に係る半導体装置は、第２の層間絶縁膜１０５及び絶縁性バリア膜１０３に形成された下層配線１０２に達する接続孔と、第２の層間絶縁膜１０５の上部に形成された接続孔に達する上層配線溝と、接続孔及び上層配線溝に埋め込まれたバリアメタル膜１０９ａ及びＣｕ膜１０９ｂからなる上層配線１０９とを有している。ここで、上層配線１０９は、接続孔中にバリアメタル膜１０９ａ及びＣｕ膜１０９ｂからなるプラグ部分１１０を有し、プラグ部分１１０によって下層配線１０２と上層配線１０９とが電気的に接続されている。また、凹部１１１は、絶縁性バリア膜１０３がひさしとなるように、凹部上面の幅が凹部底面の幅よりも広い形状に形成されており、第２の層間絶縁膜１０５は絶縁性バリア膜１０３の下の部分、つまり、ひさしの下の部分にも埋め込まれている。
第２の実施形態の特徴は、下層配線１０２の間の絶縁性バリア膜１０３及び絶縁膜１０１に形成された凹部上面の幅が凹部底面の幅よりも広い形状の凹部１１１を有することで、第１の層間絶縁膜１０１と第２の層間絶縁膜１０５との接触面積が凹部１１１の傾斜のある側面で接触部分だけ増大し、第１の実施形態よりもさらに大きくなっている点である。これにより、第１の層間絶縁膜１０１と第２の層間絶縁膜間１０５との三次元的な界面を第１の実施形態よりもさらに増大させることができ、密着性が高まるので、ＣＭＰにより発生する水平方向のストレスによる膜ずれを効果的に抑制することができる。つまり、第１の層間絶縁膜１０１と第２の層間絶縁膜１０５とが互いに垂直方向に突き出したストッパーとなるため、水平方向のストレスに強い構造となり、膜ずれを抑制することができる。また、これにより、熱膨張率のほぼ等しい第１の層間絶縁膜１０１と第２の層間絶縁膜１０５が接触している構成となるため、層間絶縁膜と絶縁性バリア膜との熱膨張率の違いにより引き起こされる膜剥がれを抑制することができる。
また、第２の実施形態の特徴は、絶縁性バリア膜１０３の下の部分、つまり、ひさしの下の部分に第２の層間絶縁膜１０５が入り込んでいる点である。これにより、膜が剥がれようとする場合であっても、絶縁性バリア膜１０３の下の部分、つまり、ひさしの下の部分に第２の層間絶縁膜１０５が入り込んでいるため、第２の層間絶縁膜１０５が絶縁性バリア膜１０３に引っかかることにより、膜剥がれを防止することができる。したがって、膜ずれや膜剥がれを第１の実施形態よりもより効率的に抑制することができ、膜ずれや膜剥がれに起因する配線間ショート等の配線接続不良を防止することができる。
図５（ａ）〜（ｄ）及び図６（ａ）〜（ｄ）は、第２の実施形態に係る半導体装置の製造工程を示す断面図である。
まず、図５（ａ）に示すように、半導体基板（図示せず）上に形成された炭素含有シリコン酸化膜からなる第１の層間絶縁膜１０１の上に、例えば、ＳｉＯ2膜からなるキャップ膜（図示せず）を形成する。その後、フォトリソグラフィー法により、下層配線溝パターンを持つレジストパターン（図示せず）を形成する。その後、このレジストパターンをマスクとしてキャップ膜及び第１の層間絶縁膜１０１に対してドライエッチングを行ない、下層配線溝を形成する。その後、下層配線溝を覆うように、キャップ膜の上にバリアメタル膜１０２ａとなるＴａ／ＴａＮ積層膜及びＣｕシード膜（図示せず）をスパッタ法により順次堆積した後、下層配線溝を完全に埋めるように、Ｃｕシード膜の上にＣｕ膜１０２ｂとなるＣｕを電解メッキ法により堆積する。その後、下層配線溝の外側のＴａ／ＴａＮ積層膜及びＣｕ（Ｃｕシード膜を含む。）をＣＭＰ法により除去してバリアメタル膜１０２ａ及びＣｕ膜１０２ｂからなる下層配線１０２を形成する。
次に、図５（ｂ）に示すように、下層配線１０２を含む第１の層間絶縁膜１０１の上に、例えば、Ｃｕの拡散防止を目的としたＳｉＣ膜からなる絶縁性バリア膜１０３を厚さ５０ｎｍ堆積する。
次に、図５（ｃ）に示すように、下層配線１０２の間の第１の層間絶縁膜１０１上にフォトリソグラフィー法により、例えば、０．０９μｍ〜５μｍの幅を持ち、０．０９μｍ〜５μｍの間隔を持つレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして第１の層間絶縁膜１０１と絶縁性バリア膜１０３との選択比の高い等方性ドライエッチングを用いて、絶縁性バリア膜１０３のみを選択的にエッチングする。その後、絶縁性バリア膜１０３をハードマスクとして第１の層間絶縁膜１０１と絶縁性バリア膜１０３との選択比の高い薬液を使用した等方性ウェットエッチングを用いて、第１の層間絶縁膜のみを選択的にエッチングし、例えば、深さ２５０ｎｍの凹部１１１を形成する。ここで、凹部１１１は、絶縁性バリア膜１０３がひさしとなるように、凹部上面の幅が凹部底面の幅よりも広い形状に形成されており、例えば、絶縁性バリア膜１０３に形成された開口部が０．０９μｍで深さ方向に２５０ｎｍエッチングした場合、凹部上面の幅は５００ｎｍであり、凹部底面の幅は９０ｎｍである。
次に、図５（ｄ）に示すように、絶縁性バリア膜１０３の上に、凹部１１１を埋めるように、例えば、炭素含有シリコン酸化膜からなる第２の層間絶縁膜１０５を厚さ１０００ｎｍ程度堆積する。このとき、第２の層間絶縁膜１０５は絶縁性バリア膜１０３の下の部分、つまり、ひさしの下の部分にも埋め込まれる。その後、凹部１１１により発生する段差を緩和する為に、ＣＭＰ法により、第２の層間絶縁膜１０５を４００ｎｍ程度研磨し平坦化する（図示せず）。その後、第２の層間絶縁膜１０５の上に、例えば、ＳｉＯ2膜からなるキャップ膜１０６を厚さ５０ｎｍ堆積する。ここで、キャップ膜１０６は後で説明するＣＭＰ法による研磨の際に除去される。
次に、図６（ａ）に示すように、下層配線１０２と上層配線１０９とを接続する接続孔パターンを持つレジストパターン（図示せず）をフォトリソグラフィー法により形成した後、このレジストパターンをマスクとして、キャップ膜１０６及び第２の層間絶縁膜１０５に対してドライエッチングを行なって接続孔１０７を形成する。
次に、図６（ｂ）に示すように、接続孔１０７の形成と同様に、フォトリソグラフィー法及びドライエッチング法を用いて、接続孔１０７の形成領域を含む第２の層間絶縁膜１０５の上部に上層配線溝１０８を形成する。
次に、図６（ｃ）に示すように、例えば、ＣＦ4とＮ2との混合ガスを用いたドライエッチングにより半導体基板全面に対してエッチバックを行ない、接続孔１０７が下層配線１０２に達するように絶縁性バリア膜１０３を部分的に除去する。
次に、図６（ｄ）に示すように、接続孔１０７及び上層配線溝１０８を覆うように、スパッタ法により、キャップ膜１０６及び第２の層間絶縁膜１０５の上に、バリアメタル膜１０９ａとなるＴａ／ＴａＮ積層膜及びＣｕシード膜（図示せず）を順次堆積する。その後、接続孔１０７及び上層配線溝１０８が完全に埋まるように、電解メッキ法により、Ｃｕシード膜の上にＣｕ膜１０９ｂとなるＣｕを堆積する。その後、キャップ膜１０６及び上層配線溝１０８の外側のＴａ／ＴａＮ積層膜及びＣｕ（Ｃｕシード膜を含む）をＣＭＰ法により除去して、バリアメタル膜１０９ａ及びＣｕ膜１０９ｂからなる上層配線１０９を形成する。ここで、上層配線１０９は、接続孔１０７に形成されたプラグ部分１１０を持つ。また、接続孔１０７及び上層配線溝１０９に充填されたＣｕ膜１０９ｂの下面及び側面に成膜されたバリアメタル膜１０９ａは、Ｃｕの拡散防止層として機能する。
以上に説明した図５（ａ）〜（ｄ）及び図６（ａ）〜（ｄ）に示すような製造工程を繰り返し実施することにより、多層Ｃｕ配線及び低誘電率膜を有する半導体装置が得られる。
なお、第２の実施形態において、凹部１１１を形成するためのレジストパターンの幅、レジストパターンの間隔、凹部１１１の深さ、凹部上面及び凹部底面の幅を表したが、これらは特に限定されるものではなく、各レイヤーによって変えてもよい。また、第２の実施形態において、下層配線１０２及び上層配線１０９の配線材料としてＣｕを用いたが、配線材料の種類は特に限定されるものではなく、例えばＣｕ、Ａｇ、Ａｌ又はこれらの合金等を用いてもよい。また、第２の実施形態において、バリアメタル膜１０２ａ及びバリアメタル膜１０９ａとしてＴａ／ＴａＮ積層膜を用いたが、バリアメタル膜の種類は特に限定されるものではなく、例えばＴａ膜、ＴａＮ膜、ＷＮ膜、ＴＩＮ膜又はこれらの積層膜等を用いてもよい。また、第２の実施形態において、絶縁性バリア膜１０３としてＳｉＣ膜を用いたが、絶縁性バリア膜１０３の種類は特に限定されるものではなく、例えばＳｉＮ膜又はＢＣＢ膜、ＳｉＣＮ膜、ＣｏＷＢ膜等を用いてもよい。また、第２の実施形態において、第１の絶縁膜１０１をエッチングして凹部１１１を形成する方法として等方性ウェットエッチングを用いたが、同様に第１の層間絶縁膜１０１と絶縁性バリア膜１０３との選択比が高い等方性ドライエッチングを用いてもよい。
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置及びその製造方法について図面を用いて説明する。
図７は、第３の実施形態に係る半導体装置を示す断面図である。
図７に示すように、第３の実施形態に係る半導体装置は、半導体基板（図示せず）上に形成された第１の層間絶縁膜１０１と、第１の層間絶縁膜１０１中に形成された下層配線溝に埋め込まれたバリアメタル膜１０２ａ及びＣｕ膜１０２ｂからなる下層配線１０２とを有している。また、第３の実施形態に係る半導体装置は、下層配線１０２の間の絶縁膜１０１に形成された凹部１０４と、下層配線１０２の上及び第１の層間絶縁膜１０１の上に凹部１０４を覆うように堆積されたＣｕの拡散防止を目的とした絶縁性バリア膜１０３と、絶縁性バリア膜１０３の上に凹部１０４を埋めるように堆積された第２の層間絶縁膜１０５とを有している。さらに、第３の実施形態に係る半導体装置は、第２の層間絶縁膜１０５及び絶縁性バリア膜１０３に形成された下層配線１０２に達する接続孔と、第２の層間絶縁膜１０５の上部に形成された接続孔に達する上層配線溝と、接続孔及び上層配線溝に埋め込まれたバリアメタル膜１０９ａ及びＣｕ膜１０９ｂからなる上層配線１０９とを有している。ここで、上層配線１０９は、接続孔中にバリアメタル膜１０９ａ及びＣｕ膜１０９ｂからなるプラグ部分１１０を有し、プラグ部分１１０によって下層配線１０２と上層配線１０９とが電気的に接続されている。
第３の実施形態の特徴は、下層配線１０２の間の第１の層間絶縁膜１０１に凹部１０４を有することで、強度の強い凹凸状の絶縁性バリア膜１０３を挟んで第１の層間絶縁膜１０１と第２の層間絶縁膜１０５が対峙する構成となる点である。これにより、絶縁性バリア膜１０３と第１の層間絶縁膜１０１、及び、絶縁性バリア膜１０３と第２の層間絶縁膜１０５が配線層に対して水平方向にだけでなく垂直方向にも界面を有することとなり、三次元的な界面が存在することとなって密着性が高まるので、ＣＭＰにより発生する水平方向のストレスによる膜ずれを抑制することができる。つまり、強度の強い凹凸状の絶縁性バリア膜１０３が垂直方向に突き出したストッパーとなるため、水平方向のストレスに強い構造となり、膜ずれを抑制することができる。また、これにより、熱膨張率の高い第１の層間絶縁膜１０１及び第２の層間絶縁膜１０５がアニールにより膨張した場合であっても、強度の強い凹凸状の絶縁性バリア膜１０３が第１の層間絶縁膜１０１及び第２の層間絶縁膜１０５を覆っているため、その変形を阻止することができ、膜剥がれを抑制することができる。したがって、膜ずれや膜剥がれを抑制することができ、膜ずれや膜剥がれに起因する配線間ショート等の配線接続不良を防止することができる。
図８（ａ）〜（ｄ）及び図９（ａ）〜（ｄ）は、第３の実施形態に係る半導体装置の製造工程を示す断面図である。
まず、図８（ａ）に示すように、半導体基板（図示せず）上に形成された炭素含有シリコン酸化膜からなる第１の層間絶縁膜１０１の上に、例えば、ＳｉＯ2膜からなるキャップ膜（図示せず）を形成する。その後、フォトリソグラフィー法により、下層配線溝パターンを持つレジストパターン（図示せず）を形成する。その後、このレジストパターンをマスクとしてキャップ膜及び第１の層間絶縁膜１０１に対してドライエッチングを行ない、下層配線溝を形成する。その後、下層配線溝を覆うように、キャップ膜の上にバリアメタル膜１０２ａとなるＴａ／ＴａＮ積層膜及びＣｕシード膜（図示せず）をスパッタ法により順次堆積した後、下層配線溝を完全に埋めるように、Ｃｕシード膜の上にＣｕ膜１０２ｂとなるＣｕを電解メッキ法により堆積する。その後、下層配線溝の外側のＴａ／ＴａＮ積層膜及びＣｕ（Ｃｕシード膜を含む。）をＣＭＰ法により除去してバリアメタル膜１０２ａ及びＣｕ膜１０２ｂからなる下層配線１０２を形成する。
次に、図８（ｂ）に示すように、下層配線１０２間の第１の層間絶縁膜１０１上にフォトリソグラフィー法により、例えば、０．０９μｍ〜５μｍの幅を持ち、０．０９μｍ〜５μｍの間隔を持つレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして第１の層間絶縁膜１０１に対してドライエッチングを行ない、例えば、深さ２５０ｎｍの凹部１０４を形成する。
次に、図８（ｃ）に示すように、下層配線１０２を含む第１の層間絶縁膜１０１の上に、凹部１０４上を覆うように、例えば、ＳｉＣ膜からなるＣｕの拡散防止を目的とした絶縁性バリア膜１０３を厚さ５０ｎｍ程度堆積する。
次に、図８（ｄ）に示すように、絶縁性バリア膜１０３の上に、凹部１０４を埋めるように、第２の層間絶縁膜１０５を厚さ１０００ｎｍ程度堆積する。その後、凹部１０４により発生する段差を緩和する為に、ＣＭＰ法により、第２の層間絶縁膜１０５を４００ｎｍ程度研磨し平坦化する（図示せず）。その後、第２の層間絶縁膜１０５の上に、例えば、ＳｉＯ2膜からなるキャップ膜１０６を厚さ５０ｎｍ堆積する。ここで、キャップ膜１０６は後で説明するＣＭＰ法による研磨の際に除去される。
次に、図９（ａ）に示すように、下層配線１０２と上層配線１０９とを接続する接続孔パターンを持つレジストパターン（図示せず）をフォトリソグラフィー法により形成した後、このレジストパターンをマスクとして、キャップ膜１０６及び第２の層間絶縁膜１０５に対してドライエッチングを行なって接続孔１０７を形成する。
次に、図９（ｂ）に示すように、接続孔１０７の形成と同様に、フォトリソグラフィー法及びドライエッチング法を用いて、接続孔１０７の形成領域を含む第２の層間絶縁膜１０５の上部に上層配線溝１０８を形成する。
次に、図９（ｃ）に示すように、例えば、ＣＦ4 とＮ2 との混合ガスを用いたドライエッチングにより半導体基板全面に対してエッチバックを行ない、接続孔１０７が下層配線１０２に達するように絶縁性バリア膜１０３を部分的に除去する。
次に、図９（ｄ）に示すように、接続孔１０７及び上層配線溝１０８を覆うように、スパッタ法により、キャップ膜１０６及び第２の層間絶縁膜１０５の上に、バリアメタル膜１０９ａとなるＴａ／ＴａＮ積層膜及びＣｕシード膜（図示せず）を順次堆積する。その後、接続孔１０７及び上層配線溝１０８が完全に埋まるように、電解メッキ法により、Ｃｕシード膜の上にＣｕ膜１０９ｂとなるＣｕを堆積する。その後、キャップ膜１０６及び上層配線溝１０８の外側のＴａ／ＴａＮ積層膜及びＣｕ（Ｃｕシード膜を含む）をＣＭＰ法により除去して、バリアメタル膜１０９ａ及びＣｕ膜１０９ｂからなる上層配線１０９を形成する。ここで、上層配線１０９は、接続孔１０７に形成されたプラグ部分１１０を持つ。また、接続孔１０７及び上層配線溝１０８に充填されたＣｕ膜１０９ｂの下面及び側面に成膜されたバリアメタル膜１０９ａは、Ｃｕの拡散防止層として機能する。
以上に説明した図８（ａ）〜（ｄ）及び図９（ａ）〜（ｄ）に示すような製造工程を繰り返し実施することにより、多層Ｃｕ配線及び低誘電率膜を有する半導体装置が得られる。
なお、第３の実施形態において、凹部１０４を形成するためのレジストパターンの幅、レジストパターンの間隔及び凹部１０４の深さを表したが、これらは特に限定されるものではなく、各レイヤーによって変えてもよい。また、第３の実施形態において、下層配線１０２及び上層配線１０７の配線材料としてＣｕを用いたが、配線材料の種類は特に限定されるものではなく、例えばＣｕ、Ａｇ、Ａｌ又はこれらの合金等を用いてもよい。また、第３の実施形態において、バリアメタル膜１０２ａ及びバリアメタル膜１０９ａとしてＴａ／ＴａＮ積層膜を用いたが、バリアメタル膜の種類は特に限定されるものではなく、例えばＴａ膜、ＴａＮ膜、ＷＮ膜、ＴＩＮ膜又はこれらの積層膜等を用いてもよい。また、第３の実施形態において、絶縁性バリア膜１０３としてＳｉＣ膜を用いたが、絶縁性バリア膜１０３の種類は特に限定されるものではなく、例えばＳｉＮ膜又はＢＣＢ膜、ＳｉＣＮ膜、ＣｏＷＢ膜等を用いてもよい。
本発明の半導体装置及びその製造方法は、Ｃｕ配線及び低誘電率膜を用いた信頼性の高い半導体装置に適用する場合に特に有用である。
本発明の第１の実施形態に係る半導体装置を示す断面図 本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図 本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図 本発明の第２の実施形態に係る半導体装置を示す断面図 本発明の第２の実施形態に係る半導体装置の製造工程を示す断面図 本発明の第２の実施形態に係る半導体装置の製造工程を示す断面図 本発明の第３の実施形態に係る半導体装置を示す断面図 本発明の第３の実施形態に係る半導体装置の製造工程を示す断面図 本発明の第３の実施形態に係る半導体装置の製造工程を示す断面図 従来のＣｕ配線及び低誘電率膜を用いた半導体装置を示す断面図 従来のＣｕ配線及び低誘電率膜を用いた半導体装置の製造工程を示す断面図 従来のＣｕ配線及び低誘電率膜を用いた半導体装置の製造工程を示す断面図
符号の説明
１０１ 第１の層間絶縁膜
１０２ａ バリアメタル膜
１０２ｂ Ｃｕ膜
１０２ 下層配線
１０３ 絶縁性バリア膜
１０４ 凹部
１０５ 第２の層間絶縁膜
１０６ キャップ膜
１０７ 接続孔
１０８ 上層配線溝
１０９ａ バリアメタル膜
１０９ｂ Ｃｕ膜
１０９ 上層配線
１１０ プラグ部分
１１１ 凹部
２０１ 第１の層間絶縁膜
２０２ａ バリアメタル膜
２０２ｂ Ｃｕ膜
２０２ 下層配線
２０３ 絶縁性バリア膜
２０４ 第２の層間絶縁膜
２０５ キャップ膜
２０６ 接続孔
２０７ 上層配線溝
２０８ａ バリアメタル膜
２０８ｂ Ｃｕ膜
２０８ 上層配線
２０９ プラグ部分

Claims (18)

  1. 下層配線と凹部とを有する第１の層間絶縁膜と、
    前記凹部以外の前記第１の層間絶縁膜の上に形成された絶縁性バリア膜と、
    前記凹部を埋めるように前記絶縁性バリア膜の上に堆積された上層配線を有する第２の層間絶縁膜と
    を有することを特徴とする半導体装置。
  2. 下層配線と凹部とを有する第１の層間絶縁膜と、
    前記凹部に対してひさしとなる部分を有する前記第１の層間絶縁膜の上に形成された絶縁性バリア膜と、
    前記凹部を埋めるように前記絶縁性バリア膜の上に形成された上層配線を有する第２の層間絶縁膜と
    を有することを特徴とする半導体装置。
  3. 前記凹部は凹部上面の幅が凹部底面の幅よりも広い形状であって前記絶縁性バリア膜の下の部分に広がっており、前記絶縁性バリア膜の下の部分の前記凹部に前記第２の層間絶縁膜が埋め込まれていることを特徴とする請求項２に記載の半導体装置。
  4. 前記絶縁性バリア膜は、前記凹部以外の第１の層間絶縁膜と接した状態で構成され、前記凹部上で不連続となる膜であることを特徴とする請求項１又は２に記載の半導体装置。
  5. 前記上層配線は接続孔を通して前記下層配線と電気的に接続されていることを特徴とする請求項１又は２に記載の半導体装置。
  6. 配線間に形成された凹凸状の絶縁性バリア膜と、前記絶縁性バリア膜を挟んで対峙する第１の層間絶縁膜と第２の層間絶縁膜とを有することを特徴とする半導体装置。
  7. 前記配線は第１の層間絶縁膜に形成された下層電極と第２の層間絶縁膜に形成された上層電極とからなり、前記下層電極と前記上層配線とは接続孔を通して電気的に接続されていることを特徴とする請求項６に記載の半導体装置。
  8. 前記第１の層間絶縁膜及び前記第２の層間絶縁膜は、低誘電率膜であることを特徴とする請求項１〜７に記載の半導体装置。
  9. 前記下層配線及び前記上層配線は、バリアメタル膜及びＣｕ膜からなることを特徴とする請求項１〜７に記載の半導体装置。
  10. 第１の層間絶縁膜内に下層配線を形成する工程（ａ）と、
    前記第１の層間絶縁膜の上に絶縁性バリア膜を堆積する工程（ｂ）と、
    前記下層配線間の前記絶縁性バリア膜及び前記第１の層間絶縁膜に凹部を形成する工程（ｃ）と、
    前記絶縁性バリア膜の上に前記凹部を埋めるように第２の層間絶縁膜を堆積する工程（ｄ）と、
    前記第２の層間絶縁膜に前記下層配線と電気的に接続する上層配線を形成する工程（ｅ）と
    を有することを特徴とする半導体装置の製造方法。
  11. 前記工程（ｃ）では、前記下層配線と前記凹部とが連結されないように前記凹部を形成することを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記工程（ｃ）は、前記絶縁性バリア膜をエッチングする工程（ｃ１）と、前記第１の層間絶縁膜をエッチングする工程（ｃ２）とからなることを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
  13. 前記工程（ｃ２）では、前記第１の層間絶縁膜の研磨速度が前記絶縁性バリア膜の研磨速度よりも速い等方性ドライエッチングを用いて、前記絶縁性バリア膜が前記凹部に対してひさしとなる部分を有するように、前記第１の層間絶縁膜を凹部上面の幅が凹部底面の幅よりも広い形状に選択的にエッチングすることを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記工程（ｄ）では、前記絶縁性バリア膜の下の部分の前記凹部に前記第２の層間絶縁膜を埋め込むことを特徴とする請求項１２に記載の半導体装置の製造方法。
  15. 第１の層間絶縁膜内に下層配線を形成する工程（ａ）と、
    前記下層配線間の前記第１の層間絶縁膜に凹部を形成する工程（ｆ）と、
    前記第１の層間絶縁膜の上に前記凹部を埋めるように絶縁性バリア膜及び第２の層間絶縁膜を堆積する工程（ｇ）と、
    前記第２の層間絶縁膜に前記下層配線と電気的に接続する上層配線を形成する工程（ｈ）と
    を有することを特徴とする半導体装置の製造方法。
  16. 前記上層配線は接続孔を通して前記下層配線と電気的に接続されていることを特徴とする請求項１０〜１５に記載の半導体装置の製造方法。
  17. 前記第１の層間絶縁膜及び前記第２の層間絶縁膜は、低誘電率膜であることを特徴とする請求項１０〜１５に記載の半導体装置の製造方法。
  18. 前記下層配線及び前記上層配線は、バリアメタル膜及びＣｕ膜からなることを特徴とする請求項１０〜１５に記載の半導体装置の製造方法。
JP2004301171A 2004-10-15 2004-10-15 半導体装置及びその製造方法 Expired - Fee Related JP4646591B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004301171A JP4646591B2 (ja) 2004-10-15 2004-10-15 半導体装置及びその製造方法
US11/249,441 US7498677B2 (en) 2004-10-15 2005-10-14 Semiconductor device
US12/368,693 US7932187B2 (en) 2004-10-15 2009-02-10 Method for fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004301171A JP4646591B2 (ja) 2004-10-15 2004-10-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006114724A true JP2006114724A (ja) 2006-04-27
JP4646591B2 JP4646591B2 (ja) 2011-03-09

Family

ID=36179886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004301171A Expired - Fee Related JP4646591B2 (ja) 2004-10-15 2004-10-15 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7498677B2 (ja)
JP (1) JP4646591B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101728288B1 (ko) * 2011-12-30 2017-04-18 인텔 코포레이션 자기-폐쇄 비대칭 상호연결 구조
US9373586B2 (en) * 2012-11-14 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Copper etching integration scheme
US8772938B2 (en) 2012-12-04 2014-07-08 Intel Corporation Semiconductor interconnect structures
US9583429B2 (en) 2013-11-14 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming same
US9955590B2 (en) * 2015-10-21 2018-04-24 Advanced Semiconductor Engineering, Inc. Redistribution layer structure, semiconductor substrate structure, semiconductor package structure, chip structure, and method of manufacturing the same
DE102017103620B4 (de) * 2017-02-22 2022-01-05 Infineon Technologies Ag Halbleitervorrichtung, Mikrofon und Verfahren zum Bilden einer Halbleitervorrichtung
EP3671825A1 (en) 2018-12-20 2020-06-24 IMEC vzw Method for connecting a buried interconnect rail and a semiconductor fin in an integrated circuit chip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118300A (ja) * 1997-06-03 1999-01-12 Motorola Inc 集積回路構造体およびその形成方法
JP2003023073A (ja) * 2001-07-06 2003-01-24 Toshiba Corp 半導体装置およびその製造方法
JP2006059976A (ja) * 2004-08-19 2006-03-02 Nec Electronics Corp 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898221A (en) * 1996-09-27 1999-04-27 Sanyo Electric Company, Ltd. Semiconductor device having upper and lower wiring layers
JP3463979B2 (ja) * 1997-07-08 2003-11-05 富士通株式会社 半導体装置の製造方法
US6187672B1 (en) * 1998-09-22 2001-02-13 Conexant Systems, Inc. Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US6451687B1 (en) * 2000-11-24 2002-09-17 Chartered Semiconductor Manufacturing Ltd. Intermetal dielectric layer for integrated circuits
US6943414B2 (en) * 2001-03-15 2005-09-13 Newport Fab, Llc Method for fabricating a metal resistor in an IC chip and related structure
KR100385960B1 (ko) * 2001-06-16 2003-06-02 삼성전자주식회사 자기 정렬된 금속 콘택 플러그를 구비하는 반도체 소자 및그 제조 방법
JP2003309174A (ja) 2002-02-14 2003-10-31 Fujitsu Ltd 配線構造及びその形成方法
JP3615205B2 (ja) * 2002-07-01 2005-02-02 株式会社東芝 半導体装置及び半導体装置の製造方法
JP4489345B2 (ja) * 2002-12-13 2010-06-23 株式会社ルネサステクノロジ 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118300A (ja) * 1997-06-03 1999-01-12 Motorola Inc 集積回路構造体およびその形成方法
JP2003023073A (ja) * 2001-07-06 2003-01-24 Toshiba Corp 半導体装置およびその製造方法
JP2006059976A (ja) * 2004-08-19 2006-03-02 Nec Electronics Corp 半導体装置

Also Published As

Publication number Publication date
US20060081987A1 (en) 2006-04-20
US7498677B2 (en) 2009-03-03
US7932187B2 (en) 2011-04-26
JP4646591B2 (ja) 2011-03-09
US20090149019A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
US7553756B2 (en) Process for producing semiconductor integrated circuit device
KR100385227B1 (ko) 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법
KR100413828B1 (ko) 반도체 장치 및 그 형성방법
JP3887282B2 (ja) 金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法
US9165883B2 (en) Interconnection structure for an integrated circuit
KR100532455B1 (ko) Ｍｉｍ 커패시터 및 배선 구조를 포함하는 반도체 장치의제조 방법
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
JP4231055B2 (ja) 半導体装置及びその製造方法
US7932187B2 (en) Method for fabricating a semiconductor device
JP5117112B2 (ja) 半導体装置
JP2004228111A (ja) 半導体装置及びその製造方法
US20060043589A1 (en) Electronic device and method for fabricating the same
JP4110829B2 (ja) 半導体装置の製造方法
KR100590205B1 (ko) 반도체 장치의 배선 구조체 및 그 형성 방법
US7662711B2 (en) Method of forming dual damascene pattern
JP2001118923A (ja) 半導体装置及び半導体装置の製造方法
US20080265370A1 (en) Semiconductor device
JP2008103575A (ja) 半導体装置及び半導体装置の製造方法
KR100217909B1 (ko) 반도체 소자의 다중 금속층 형성 방법
JP5424551B2 (ja) 半導体装置
US20060226549A1 (en) Semiconductor device and fabricating method thereof
JP2005057063A (ja) 電子デバイス及びその製造方法
KR100784105B1 (ko) 반도체 소자의 제조 방법
KR100862826B1 (ko) 반도체 소자의 구리배선 형성방법
US20110108987A1 (en) Semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060306

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees