[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2003023073A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003023073A
JP2003023073A JP2001206925A JP2001206925A JP2003023073A JP 2003023073 A JP2003023073 A JP 2003023073A JP 2001206925 A JP2001206925 A JP 2001206925A JP 2001206925 A JP2001206925 A JP 2001206925A JP 2003023073 A JP2003023073 A JP 2003023073A
Authority
JP
Japan
Prior art keywords
insulating film
dielectric constant
wiring
metal wiring
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001206925A
Other languages
English (en)
Inventor
Yoshiaki Shimooka
義明 下岡
Hideshi Miyajima
秀史 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001206925A priority Critical patent/JP2003023073A/ja
Publication of JP2003023073A publication Critical patent/JP2003023073A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】低誘電率絶縁膜上に直接に拡散防止絶縁膜を成
膜した構造を実現しても、低誘電率絶縁膜中に取り込ま
れたエッチングガスや水分等がプロセス中の熱工程で脱
離した際に低誘電率絶縁膜の剥離を防止する。 【解決手段】素子が形成された半導体基板300 上に形成
された比誘電率k<3.0 の層間絶縁膜301 と、層間絶縁膜
の上面部に選択的に埋め込み形成された金属配線305
と、この金属配線305 が埋め込み形成された層間絶縁膜
301 上に積層され、金属配線305 のパターンが存在しな
い領域上の一部が開口されたk>3.5 の拡散防止絶縁膜30
6 とを具備する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に係り、特に低誘電率絶縁膜と拡散防止絶
縁膜とを組み合わせた多層配線構造を有する半導体装置
とその製造方法に関するもので、例えばCu配線を用いる
大規模集積回路(LSI : Large Scale Integrated circui
t) に適用されるものである。
【0002】
【従来の技術】LSI の動作速度を律速する要因には、ト
ランジスタの動作遅延と、それらに結線されている多層
金属配線の伝播遅延(RC遅延)がある。近年、素子の著
しい微細化によって、トランジスタの遅延よりもRC遅延
の影響が顕著にみえ始めている。今後、トランジスタが
スケーリング則に従って高速化されていくと、RC遅延の
影響はますます大きくなると考えられる。従って、多層
配線形成工程におけるRC遅延低減対策として、比抵抗ρ
の低い配線材料および比誘電率k の低い低誘電率(Low-
k) 絶縁膜の開発と適用が急務である。
【0003】配線材料に着目した場合には、従来使われ
てきたAl合金に比べて比抵抗が35%ほど低いCuが実デバ
イスに採用され始めている。Cuは、塩化物ガスの蒸気圧
が低く、従来から用いられてきた反応性イオンエッチン
グ(RIE : Reactive Ion Etching)法による配線形状への
加工が困難であるので、ダマシン(Damascene) 法を用い
て形成する。現在は、配線とビア部分を同時に形成でき
るデュアル・ダマシン(Dual Damascene)法が主流となっ
ている。
【0004】一方、低誘電率絶縁膜に関しては、k<3.0
を目指す絶縁膜の研究開発が活発に行われている。これ
ら低誘電率絶縁膜には、Poly-siloxane 、HSQ(hydrogen
-silsesquioxane)、Poly-methyl-siloxane、MSQ(methyl
-silsesquioxane)など様々な材料があるが、最近は、熱
や加工プロセスに対する膜の安定性からメチル基を含ん
だPoly-methyl-siloxaneやMSQ が広く用いられている。
これらを成膜する際、低誘電率絶縁膜の原料を有機溶媒
に混合して塗布する方法が、成膜時のダメージが低く簡
便であることから広く普及しつつある。さらに、次世代
のILD (層間絶縁膜)材料として、膜中にナノメートル
単位の空孔があるポーラス絶縁膜を用いてk<2.5 の低誘
電率化を目指す方向にある。
【0005】しかし、これら低誘電率絶縁膜は、一般に
分子密度が小さいので、エッチングガスや薬液・水分を
膜中に吸収し易いという欠点を有している。低誘電率絶
縁膜に一旦含浸された水分等は、熱工程による焼き出し
プロセスでは完全には除去することができず、水分等が
含浸されたまま多層工程を進めると、途中の熱工程での
脱離等により膜剥がれを起こすことがある。
【0006】特に、低誘電率絶縁膜をCu配線と組み合わ
せて多層工程を実施した場合、積層化した低誘電率絶縁
膜が剥離し易い構造となる。その理由は、Cuの拡散を抑
制する拡散防止層を形成する構造が原因となっている。
【0007】即ち、CuはSiおよび SiO2 中を極めて拡散
し易く、Cuがトランジスタ中に拡散した場合にはバンド
ギャップ中央に準位を形成して電気的特性の劣化を招
き、Cuが低誘電率絶縁膜中に拡散した場合には分極に影
響を与えて比誘電率の上昇を招く。この対策として、露
出したCu配線上に拡散防止層の役割を果たすSiN やSiO
N, SiC, SiCN, SiOC, ポリアリーレンといった絶縁膜を
形成する構造が必須である。
【0008】しかし、これらの拡散防止絶縁膜は、分子
密度が緻密であってCuの拡散を抑制するのと同時にガス
や水分も通し難いので、低誘電率絶縁膜中に取り込まれ
たエッチングガスや水分等がプロセス中の熱工程で脱離
した際には、拡散防止絶縁膜で止められてブリスターが
発生し、低誘電率絶縁膜が剥離に至る可能性が高い。
【0009】図9は、低誘電率絶縁膜が剥離を起こした
様子を示す観察像である。
【0010】従って、現在では、低誘電率絶縁膜上に直
接にSiN 等のCu拡散防止絶縁膜を成膜してデバイスを量
産化しようとする動きは極めて少なく、低誘電率絶縁膜
上に100nm 以下の薄い SiO2 を成膜してからSiN, SiON,
SiC, SiCN, SiOC, ポリアリーレン等の拡散防止絶縁膜
を形成する構造が一般的である。この理由としては、脱
離した水分等を SiO2 膜が吸収してくれることや、 SiO
2 膜を介することによりSiN等の拡散防止絶縁膜と低誘
電率絶縁膜の密着性が高くなることによるものと考えら
れる。
【0011】しかし、上記したように低誘電率絶縁膜上
に薄い SiO2 を成膜してから拡散防止絶縁膜を形成する
構造は、低誘電率絶縁膜上に直接に拡散防止絶縁膜を成
膜する構造と比較すると、構造が複雑になるばかりでな
く、k=4.2 の SiO2 膜分だけ実効的な線間・層間の比誘
電率が明らかに上昇する。
【0012】
【発明が解決しようとする課題】上記したように従来の
半導体装置は、低誘電率絶縁膜の上に直接に拡散防止絶
縁膜を成膜した構造を実現した場合、低誘電率絶縁膜中
に取り込まれたエッチングガスや水分等がプロセス中の
熱工程で脱離した際に低誘電率絶縁膜が剥離に至る可能
性が高いという問題があった。
【0013】本発明は上記の問題点を解決すべくなされ
たもので、低誘電率絶縁膜の上に直接に拡散防止絶縁膜
を成膜した構造を実現した場合でも、低誘電率絶縁膜中
に取り込まれたエッチングガスや水分等がプロセス中の
熱工程で脱離した際に低誘電率絶縁膜の剥離を防止し得
る半導体装置およびその製造方法を提供することを目的
とする。
【0014】
【課題を解決するための手段】本発明の第1の半導体装
置は、素子が形成された半導体基板と、前記半導体基板
上に形成された比誘電率k<3.0 の第1の層間絶縁膜と、
線間に前記第1の層間絶縁膜が表出するように形成され
た第1の金属配線と、前記第1の金属配線および第1の
層間絶縁膜上に積層され、前記第1の金属配線のパター
ンが存在しない領域上の少なくとも一部が開口された比
誘電率k>3.5 の第1の拡散防止絶縁膜とを具備すること
を特徴とする。
【0015】本発明の第2の半導体装置は、素子が形成
された半導体基板と、前記半導体基板上に形成された第
1の金属配線と、前記第1の金属配線を覆うように前記
半導体基板上に形成された比誘電率k<3.0 の第1の層間
絶縁膜と、前記第1の層間絶縁膜上に積層された比誘電
率k>3.5 の第1の拡散防止絶縁膜と、前記第1の拡散防
止絶縁膜上に選択的に形成された第2の金属配線とを具
備し、前記第1の拡散防止膜は前記第2の金属配線のパ
ターンが存在しない領域下の少なくとも一部が開口され
ていることを特徴とする。
【0016】本発明の第1の半導体装置の製造方法は、
素子が形成された半導体基板上に比誘電率k<3.0 の層間
絶縁膜を形成する工程と、前記層間絶縁膜に所望パター
ンの配線溝を形成する工程と、前記層間絶縁膜上に配線
金属層を成膜する工程と、前記配線溝以外の配線金属層
を除去することにより配線溝内部に金属配線を残す工程
と、前記金属配線を含む前記層間絶縁膜上に前記金属配
線の拡散を抑制するための比誘電率k>3.5 の拡散防止絶
縁膜を形成する工程と、前記層間絶縁膜の上面部で前記
金属配線のパターンが存在しない領域上の前記拡散防止
絶縁膜の少なくとも一部を開口する工程とを具備するこ
とを特徴とする。
【0017】本発明の第2の半導体装置の製造方法は、
素子が形成された半導体基板上に比誘電率k<3.0 の第1
の層間絶縁膜を形成する工程と、前記第1の層間絶縁膜
上に比誘電率k>3.5 の拡散防止絶縁膜を形成し、その上
に形成予定の金属配線のパターンが存在しない領域に対
応する拡散防止絶縁膜の少なくとも一部を開口する工程
と、前記拡散防止絶縁膜上に配線金属層を成膜する工程
と、前記配線金属層をパターニングし、前記開口部を避
けた所望のパターンを有する金属配線を形成する工程と
を具備することを特徴とする。
【0018】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
【0019】まず、本発明の半導体装置の配線構造につ
いて、図1および図2を参照して概要を説明する。
【0020】図1中に示すように、素子が形成された半
導体基板100 上に層間絶縁膜として低誘電率絶縁膜101
が形成され、この低誘電率絶縁膜101 に形成された配線
溝の内部にバリアメタル102 を介して金属配線103 が形
成され、上記低誘電率絶縁膜101 上に直接に拡散防止絶
縁膜104 を成膜したダマシン配線構造を持つ半導体装置
において、金属配線103 のパターンが存在しない領域の
面積が広いほど、その領域の周辺で低誘電率絶縁膜101
が剥離し易い。
【0021】具体的には、金属配線103 のパターンが0.
25mm2 (500μm角) 以上の面積で存在しない領域(低誘
電率絶縁膜101 の膜厚が0.5 mmとすると、低誘電率絶
縁膜101 が約 0.125mm3 以上の堆積量で存在する領域)
の周辺で低誘電率絶縁膜101が剥離し易いことが、本願
発明者らにより確認されている。
【0022】このような低誘電率絶縁膜101 の剥離は、
低誘電率絶縁膜101 に含浸されていたエッチングガスや
水分等が積層化過程で気化・放出されることに起因する
と考えられる。なお、RIE 法等による金属配線パターン
が、低誘電率絶縁膜上に形成されている場合や、低誘電
率絶縁膜が、その下層に形成された金属配線(図示せ
ず)を覆うように形成されている場合にも、上記と同様
の現象が発生する。
【0023】そこで、本発明の半導体装置は、金属配線
103 のパターンが存在しない領域に対応する拡散防止絶
縁膜104 の一部を除去(開口)し、低誘電率絶縁膜101
に取り込まれて残留していたエッチングガスや水分等が
プロセス中の熱工程で脱離した際に、拡散防止絶縁膜10
4 の開口部105 を抜けて逃がすようにする。
【0024】この構造において、拡散防止絶縁膜104 の
直下あるいは直上に金属配線103 が存在する場合は、こ
の金属配線103 上下に対応する領域の拡散防止絶縁膜10
4 を開口すると、金属の拡散を抑制することができなく
なる。
【0025】したがって、拡散防止絶縁膜104 の直下あ
るいは直上で例えば0.25mm2 (500μm角) 以上の面積で
金属配線103 が存在しない領域の少なくとも一部に対応
して拡散防止絶縁膜104 を開口する必要がある。
【0026】特に、金属配線103 の主材料がCuである場
合、低誘電率絶縁膜101 として比誘電率k<3.0 のシロキ
サン結合、C−C結合、C=C結合の少なくとも一種を
主骨格とする絶縁膜、およびポーラス絶縁膜のいずれか
を用い、拡散防止絶縁膜104として比誘電率k>3.5 のSi
N, SiON, SiC, SiCN, SiOC, ポリアリーレンのいずれか
を用いると、Cuの拡散抑制に効果的である。なお、ここ
でのシロキサン結合、C−C結合、C=C結合の少なく
とも一種を主骨格とする絶縁膜としては、より具体的に
は、Poly-siloxane 、HSQ(hydrogen-silsesquioxane)、
Poly-methyl-siloxane、MSQ(methyl-silsesquioxane)等
のシロキサン結合を主骨格とするケイ素化合物膜、Poly
-arylene ethel、poly-benzoxazole等のC−C結合を主
骨格とする樹脂膜、poly-benzocyclo butene等のC=C
結合を主骨格とする樹脂膜が挙げられる。
【0027】上記したようにCu配線世代の層間絶縁膜
(および同一層の配線間絶縁膜)に必須の材料である低
誘電率絶縁膜101 の上に直接に拡散防止絶縁膜104 を成
膜した構造によれば、実効的誘電率ができるだけ小さい
状態で積層化を容易に達成することができ、例えば図2
に示すような多層配線構造を実現することができる。
【0028】なお、図2中、200 は半導体基板、201 は
k<3.0 の低誘電率絶縁膜(第1の層間絶縁膜)、202 は
1層目の配線パターン溝の内面のバリアメタル層、203
は1層目のCu配線、204 はk>3.5 の第1の拡散防止絶縁
膜、205 はk<3.0 の低誘電率絶縁膜(第2の層間絶縁
膜)、206 は2層目の配線パターン溝の内面のバリアメ
タル層、207 は2層目のCu配線、208 はk>3.5 の第2の
拡散防止絶縁膜、209 は各拡散防止絶縁膜204 、208 の
開口部である。
【0029】このような多層配線構造によれば、低誘電
率絶縁膜201 、205 に取り込まれて残留していたエッチ
ングガスや水分等がプロセス中の熱工程で脱離した際
に、例えば図2中に矢印で示すように、拡散防止絶縁膜
204 、208 の開口部209 を抜けて逃げ、内部のガス圧力
が低下するので、低誘電率絶縁膜201 、205 の部分的な
剥がれを誘発せずに、積層化工程を進めることが可能と
なる。
【0030】<第1の実施形態>図3(a)乃至
(f)、図4(a)乃至(e)および図5(a)乃至
(d)は、本発明の第1の実施形態に係る半導体装置の
多層配線をダマシンプロセスを用いて製造する工程を示
している。
【0031】まず、図3(a)に示すように、トランジ
スタ等の素子(図示せず)が形成された半導体基板300
上に、1層目の(第1の)層間絶縁膜301 を形成する。
ここでは、前記トランジスタとのコンタクト・プラグ
(図示せず)が形成されたSiO2 等の絶縁膜上に、化学気
相成長(Chemical Vapor Deposition : CVD) 法やスパッ
タリング法あるいはスピン塗布法を用いて比誘電率k<3.
0の低誘電率絶縁膜を積層することで1層目の(第1
の)層間絶縁膜301 を形成する。上記k<3.0 の低誘電率
絶縁膜としては、Poly-siloxane 、HSQ 、Poly-methyl-
siloxane、MSQ 、Poly-arylene ethel、poly-benzoxazo
le、poly-benzocyclo butene、ポーラス絶縁膜等のいず
れかを用いることができる。
【0032】次に、フォトリソグラフィー工程、エッチ
ング工程とアッシャー工程、必要に応じて薬液処理工程
を組み合わせることにより、図3(b)に示すように、
第1の層間絶縁膜301 に所望の配線パターン溝302 を形
成する。
【0033】次に、図3(c)に示すように、スパッタ
リング法やCVD 法によってバリアメタルとシードCu層を
成膜し、続いて、メッキ法あるいはCVD 法を用いてCuの
埋め込みを行うことでバリアメタル層303 とCu層304 を
形成する。
【0034】次に、図3(d)に示すように、前記配線
パターン溝302 の内部以外のCuとバリアメタルを化学機
械研磨(Chemical Mechanical Polishing : CMP) 法を用
いて除去し、Cu配線305 を形成する。
【0035】次に、図3(e)に示すように、第1の層
間絶縁膜301 上およびCu配線305 上にk>3.5 の第1の拡
散防止絶縁膜306 を成膜する。この第1の拡散防止絶縁
膜306 としてはSiN, SiON, SiC, SiCN, SiOC, ポリアリ
ーレン等が挙げられる。
【0036】次に、前記第1の拡散防止絶縁膜306 の直
下の第1の層間絶縁膜301 の表面部に埋め込み形成され
たCu配線305 の配線パターンが存在しない領域に対応す
る第1の拡散防止絶縁膜306 の一部を除去する(開口す
る)必要がある。
【0037】この場合、0.25mm2 (500μm角) 以上の面
積で配線パターンが存在しない領域(低誘電率絶縁膜の
膜厚が0.5 mmとすると、約 0.125mm3 以上の堆積量で
低誘電率絶縁膜が存在する領域)の周辺で低誘電率絶縁
膜が剥離し易いことが、本願発明者らにより判明してい
る。
【0038】したがって、図3(f)に示すように形成
したレジストパターン307 をマスクとし、0.25mm2 (500
μm角) 以上の面積で配線パターンの存在しない領域に
対応する第1の拡散防止絶縁膜306 の面積的に一部分を
除去(開口)すれば、第1の層間絶縁膜301 に含浸され
ていたエッチングガスや水分等が上記除去部(開口部)
を通って逃げるので、第1の層間絶縁膜301 が部分的に
剥離することなく、積層化が可能になる。
【0039】この際、図4(a)に示すように、第1の
拡散防止絶縁膜306 上にレジストパターン307 を形成し
た時点で、RIE 法やウェット・エッチング法で第1の拡
散防止絶縁膜306 の一部を除去してからレジストパター
ン307 の剥離を行うことにより、図4(b)に示すよう
な構造を得る。ここでは、第1の拡散防止絶縁膜306の
開口部分の形状が、複数個のホール・パターンの集まり
となっている例を示したが、この形状に限らない。
【0040】次に、2層目のCu配線を形成する。まず、
図4(c)に示すように、CVD 法やスパッタリング法あ
るいはスピン塗布法を用いて全面にk<3.0 の低誘電率絶
縁膜からなる2層目の(第2の)層間絶縁膜309 を形成
する。上記k<3.0 の低誘電率絶縁膜としては、Poly-sil
oxane 、HSQ 、Poly-methyl-siloxane、MSQ 、Poly-ary
lene ethel、poly-benzoxazole、poly-benzocyclo bute
ne、ポーラス絶縁膜等のいずれかを用いることができ
る。
【0041】次に、フォトリソグラフィー工程、エッチ
ング工程とアッシャー工程、必要に応じて薬液処理工程
を組み合わせることにより、図4(d)に示すように、
第2の層間絶縁膜309 に所望のビア・ホール310 を形成
する。この際、下層のCu配線305 が露出しないように、
前記第1の拡散防止絶縁膜306 で加工を止める。
【0042】次に、フォトリソグラフィー工程、エッチ
ング工程とアッシャー工程、必要に応じて薬液処理工程
を組み合わせることにより、図4(e)に示すように、
第2の層間絶縁膜309 に所望の配線パターン溝311 を加
工してデュアル・ダマシン配線構造を形成する。
【0043】次に、形成しようとする2層目のCu配線と
下層のCu配線305 との接続をとるため、図5(a)に示
すように、ビア・ホール310 の底面の第1の拡散防止絶
縁膜306 を除去する。
【0044】次に、図5(b)に示すように、スパッタ
リング法やCVD 法によってバリアメタルとシードCu層を
成膜し、続いて、メッキ法あるいはCVD 法を用いてCuの
埋め込みを行うことでバリアメタル層312 とCu層313 を
形成する。
【0045】次に、図5(c)に示すように、前記配線
パターン溝311 の内部以外のCuとバリアメタルをCMP 法
を用いて除去し、2層目のCu配線314 を形成する。
【0046】次に、図5(d)に示すように、第2の層
間絶縁膜309 上およびCu配線314 上に第2の拡散防止絶
縁膜315 を成膜する。
【0047】さらに、3層目から上のCu配線を形成する
場合には、図4(c)乃至図5(d)に示した工程を繰
り返すことによって可能である。
【0048】図6は、図4中に示した第1の拡散防止絶
縁膜の一部分を除去(開口)した状態の一例を立体的に
イメージし易いように簡略的に示す鳥瞰図である。
【0049】ここでは、第1の拡散防止絶縁膜306 の開
口部分の形状が、複数個のホール・パターン505 の集ま
りとなっている例を示したが、この形状に限らない。
【0050】図7は、図4中に示した第1の拡散防止絶
縁膜の一部分を除去(開口)した状態の他の例を立体的
にイメージし易いように簡略的に示す鳥瞰図である。
【0051】ここでは、第1の拡散防止絶縁膜306 を除
去(開口)した形状が大きな一つの開口パターン605 と
なるように変更してもよい。いずれの場合も、前述した
ように拡散防止絶縁膜の直下の低誘電率絶縁膜の表面部
において0.25mm2 (500μm角) 以上の面積で配線パター
ンが存在しない領域に対応する拡散防止絶縁膜の一部の
面積を除去(開口)すればよく、除去する形状は上記各
例に限られるものではない。
【0052】なお、上記第1の実施形態では、k<3.0 の
低誘電率絶縁膜の上に直接にk>3.5の拡散防止絶縁膜を
成膜した多層配線構造を有し、低誘電率絶縁膜には主材
料がCuからなる金属配線をダマシン配線構造で形成した
例を説明したが、金属配線の材料はCuに限定されるもの
ではない。
【0053】<第2の実施形態>図8は、本発明の第2
の実施形態に係る半導体装置の多層配線をRIE 法を用い
て製造する工程を示している。
【0054】第2の実施形態に係る多層配線の製造工程
は、第1の実施形態に係る多層配線の製造工程と同様
に、0.25mm2 (500μm角) 以上の面積で配線パターンが
存在しない領域に対応する拡散防止絶縁膜の一部の面積
を除去(開口)するが、拡散防止絶縁膜の直上に形成さ
れた金属配線のパターンが存在しない領域に対応して拡
散防止絶縁膜の一部を開口する点が異なる。
【0055】即ち、まず、半導体基板400 上にトランジ
スタ等の素子(図示せず)、トランジスタ上の絶縁膜40
1 および前記トランジスタとのコンタクト・プラグ(図
示せず)を形成する。
【0056】次に、前記絶縁膜401 上にCu等の配線金
属層を成膜し、この配線金属層をパターニングして第1
の金属配線403 を形成する。
【0057】次に、CVD 法やスパッタリング法あるいは
スピン塗布法を用いてk<3.0 の低誘電率絶縁膜からなる
1層目の(第1の)層間絶縁膜402 を前記半導体基板40
0 上で第1の金属配線403 を覆うように形成する。上記
k<3.0 の低誘電率絶縁膜としては、Poly-siloxane 、HS
Q 、Poly-methyl-siloxane、MSQ 、Poly-arylene ethe
l、poly-benzoxazole、poly-benzocyclo butene、ポー
ラス絶縁膜等のいずれかを用いることができる。
【0058】次に、第1の層間絶縁膜402 上にk>3.5 の
第1の拡散防止絶縁膜405 を成膜する。この第1の拡散
防止絶縁膜405 としてはSiN, SiON, SiC, SiCN, SiOC,
ポリアリーレン等が挙げられる。
【0059】次に、RIE 法により、第1の拡散防止絶縁
膜405 および第1の層間絶縁膜402にビア・ホールを開
口する。この際、第1の拡散防止絶縁膜405 上に形成予
定の金属配線のパターンが0.25mm2 (500μm角) 以上の
面積で存在しない領域に対応する第1の拡散防止絶縁膜
405 の一部を開口し、開口部406 を形成する。
【0060】次に、第1の拡散防止絶縁膜405 上にCu
等の配線金属層を成膜するとともに前記ビア・ホール内
に配線金属を埋め込むことでビア・プラグ404 を形成す
る。次に、上記配線金属層をパターニングし、前記開口
部406 を避けた所望のパターンを有する金属配線408 を
形成する。
【0061】次に、金属配線408 を含む第1の拡散防止
絶縁膜405 上にk<3.0 の第2の層間絶縁膜407 を形成す
る。次に、第2の層間絶縁膜407 上にk>3.5 の第2の拡
散防止絶縁膜409 を成膜する。
【0062】このような製造工程により実現された構造
によれば、低誘電率絶縁膜に取り込まれて残留していた
エッチングガスや水分等がプロセス中の熱工程で脱離し
た際に、拡散防止絶縁膜405 の開口部406 を抜けて逃
げ、内部のガス圧力が低下するので、低誘電率絶縁膜40
2 の部分的な剥がれを誘発せずに、積層化工程を進める
ことが可能となる。
【0063】なお、上記第2の実施形態では、k<3.0 の
第1の低誘電率絶縁膜402 の上に直接にk>3.5 の拡散防
止絶縁膜405 を成膜し、その上にk<3.0 の第2の低誘電
率絶縁膜407 を堆積した多層配線構造を有し、各低誘電
率絶縁膜には主材料がCuからなる金属配線をRIE 法によ
り形成した例を説明したが、金属配線の材料はCuに限定
されるものではない。
【0064】
【発明の効果】上述したように本発明の半導体装置およ
びその製造方法によれば、低誘電率絶縁膜の上に直接に
拡散防止絶縁膜を成膜した構造を実現した場合でも、低
誘電率絶縁膜中に取り込まれたエッチングガスや水分等
がプロセス中の熱工程で脱離した際に低誘電率絶縁膜の
剥離を防止することができる。したがって、特にCu配線
世代の配線間および層間絶縁膜に必須の材料である低誘
電率絶縁膜と拡散防止絶縁膜を組み合わせた多層配線構
造において、実効的誘電率をできるだけ小さく、且つ、
積層化を容易に達成する上で効果的である。
【図面の簡単な説明】
【図1】本発明の半導体装置の配線構造の一例を示す断
面図。
【図2】本発明の半導体装置の多層配線構造の一例を示
す断面図。
【図3】本発明の半導体装置の製造方法の第1の実施形
態に係るダマシン配線による多層配線の製造工程の一部
を示す断面図。
【図4】図3の工程に続く工程を示す断面図。
【図5】図4の工程に続く工程を示す断面図。
【図6】図2の多層配線構造における第1層目の拡散防
止絶縁膜の開口形状の一例を説明するために簡略的に示
す鳥瞰図。
【図7】図2の多層配線構造における第1層目の拡散防
止絶縁膜の開口形状の他の例を説明するために簡略的に
示す鳥瞰図。
【図8】本発明の半導体装置の製造方法の第2の実施形
態に係るRIE 配線による多層配線の構造およびその製造
工程を示す断面図。
【図9】従来の半導体装置の製造に際して低誘電率絶縁
膜上に直接に拡散防止絶縁膜を成膜して積層工程を進め
た場合に低誘電率絶縁膜が剥離を起こした様子を示す観
察像。
【符号の説明】
300 …半導体基板、 301 …k<3.0 の低誘電率絶縁膜(第1の層間絶縁膜)、 302 …配線パターン溝、 303 …バリアメタル層、 304 …1層目のCu層、 305 …1層目のCu配線、 306 …k>3.5 の第1の拡散防止絶縁膜、 309 …k<3.0 の低誘電率絶縁膜(第2の層間絶縁膜)、 310 …ビア・ホール、 311 …配線パターン溝、 312 …バリアメタル層、 313 …2層目のCu層、 314 …2層目のCu配線、 315 …k>3.5 の第2の拡散防止絶縁膜。
フロントページの続き Fターム(参考) 5F033 HH11 JJ01 JJ11 KK11 MM01 MM02 MM12 MM13 NN06 NN07 PP06 PP15 PP26 QQ09 QQ13 QQ25 QQ37 QQ48 RR02 RR04 RR06 RR08 RR21 RR29 SS08 SS11 SS21 TT01 WW01 WW09 XX12 XX23

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 素子が形成された半導体基板と、 前記半導体基板上に形成された比誘電率k<3.0 の第1の
    層間絶縁膜と、 線間に前記第1の層間絶縁膜が表出するように形成され
    た第1の金属配線と、 前記第1の金属配線および第1の層間絶縁膜上に積層さ
    れ、前記第1の金属配線のパターンが存在しない領域上
    の少なくとも一部が開口された比誘電率k>3.5の第1の
    拡散防止絶縁膜とを具備することを特徴とする半導体装
    置。
  2. 【請求項2】 前記第1の拡散防止絶縁膜上に積層され
    た比誘電率k<3.0 の第2の層間絶縁膜と、 線間に前記第2の層間絶縁膜が表出するように形成され
    た第2の金属配線と、 前記第2の金属配線および第2の層間絶縁膜上に積層さ
    れた比誘電率k>3.5 の第2の拡散防止絶縁膜とをさらに
    具備することを特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 前記第1の金属配線のパターンが存在し
    ない領域は、0.25mm 2 以上の面積であることを特徴とす
    る請求項1または2記載の半導体装置。
  4. 【請求項4】 素子が形成された半導体基板と、 前記半導体基板上に形成された第1の金属配線と、 前記第1の金属配線を覆うように前記半導体基板上に形
    成された比誘電率k<3.0 の第1の層間絶縁膜と、 前記第1の層間絶縁膜上に積層された比誘電率k>3.5 の
    第1の拡散防止絶縁膜と、 前記第1の拡散防止絶縁膜上に選択的に形成された第2
    の金属配線とを具備し、 前記第1の拡散防止膜は前記第2の金属配線のパターン
    が存在しない領域下の少なくとも一部が開口されている
    ことを特徴とする半導体装置。
  5. 【請求項5】 前記第2の金属配線を覆うように前記第
    1の拡散防止絶縁膜上に積層された比誘電率k<3.0 の第
    2の層間絶縁膜と、 前記第2の層間絶縁膜上に積層された比誘電率k>3.5 の
    第2の拡散防止絶縁膜とをさらに具備することを特徴と
    する請求項4記載の半導体装置。
  6. 【請求項6】 前記第2の金属配線のパターンが存在し
    ない領域は、0.25mm 2 以上の面積であることを特徴とす
    る請求項4または5記載の半導体装置。
  7. 【請求項7】 前記金属配線の主材料がCuであり、 前記比誘電率k<3.0 の層間絶縁膜がシロキサン結合、C
    −C結合、C=C結合の少なくとも一種を主骨格とする
    絶縁膜、およびポーラス絶縁膜のいずれかであり、 前記比誘電率k>3.5 の拡散防止絶縁膜がSiN, SiON, Si
    C, SiCN, SiOC, ポリアリーレンのいずれかであること
    を特徴とする請求項1乃至6のいずれか1項に記載の半
    導体装置。
  8. 【請求項8】 前記開口された部分には、1個の孔また
    は複数個の孔が分散して存在していることを特徴とする
    請求項1乃至7のいずれか1項に記載の半導体装置。
  9. 【請求項9】 素子が形成された半導体基板上に比誘電
    率k<3.0 の層間絶縁膜を形成する工程と、 前記層間絶縁膜に所望パターンの配線溝を形成する工程
    と、 前記層間絶縁膜上に配線金属層を成膜する工程と、 前記配線溝以外の配線金属層を除去することにより配線
    溝内部に金属配線を残す工程と、 前記金属配線を含む前記層間絶縁膜上に前記金属配線の
    拡散を抑制するための比誘電率k>3.5 の拡散防止絶縁膜
    を形成する工程と、 前記層間絶縁膜の上面部で前記金属配線のパターンが存
    在しない領域上の前記拡散防止絶縁膜の少なくとも一部
    を開口する工程とを具備することを特徴とする半導体装
    置の製造方法。
  10. 【請求項10】 素子が形成された半導体基板上に比誘
    電率k<3.0 の第1の層間絶縁膜を形成する工程と、 前記第1の層間絶縁膜上に比誘電率k>3.5 の拡散防止絶
    縁膜を形成し、その上に形成予定の金属配線のパターン
    が存在しない領域に対応する拡散防止絶縁膜の少なくと
    も一部を開口する工程と、 前記拡散防止絶縁膜上に配線金属層を成膜する工程と、 前記配線金属層をパターニングし、前記開口部を避けた
    所望のパターンを有する金属配線を形成する工程とを具
    備することを特徴とする半導体装置の製造方法。
  11. 【請求項11】 前記金属配線のパターンが存在しない
    領域は、0.25mm2 以上の面積であることを特徴とする請
    求項9または10記載の半導体装置の製造方法。
  12. 【請求項12】 前記金属配線の主材料がCuであり、前
    記比誘電率k<3.0 の層間絶縁膜がシロキサン結合、C−
    C結合、C=C結合の少なくとも一種を主骨格とする絶
    縁膜、およびポーラス絶縁膜のいずれかであり、 前記比誘電率k>3.5 の拡散防止絶縁膜がSiN, SiON, Si
    C, SiCN, SiOC, ポリアリーレンのいずれかであること
    を特徴とする請求項9乃至11のいずれか1項に記載の
    半導体装置の製造方法。
JP2001206925A 2001-07-06 2001-07-06 半導体装置およびその製造方法 Pending JP2003023073A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001206925A JP2003023073A (ja) 2001-07-06 2001-07-06 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001206925A JP2003023073A (ja) 2001-07-06 2001-07-06 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003023073A true JP2003023073A (ja) 2003-01-24

Family

ID=19042985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001206925A Pending JP2003023073A (ja) 2001-07-06 2001-07-06 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003023073A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114724A (ja) * 2004-10-15 2006-04-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
CN112368821A (zh) * 2018-06-29 2021-02-12 索尼半导体解决方案公司 半导体装置和半导体装置的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114724A (ja) * 2004-10-15 2006-04-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4646591B2 (ja) * 2004-10-15 2011-03-09 パナソニック株式会社 半導体装置及びその製造方法
US7932187B2 (en) 2004-10-15 2011-04-26 Panasonic Corporation Method for fabricating a semiconductor device
CN112368821A (zh) * 2018-06-29 2021-02-12 索尼半导体解决方案公司 半导体装置和半导体装置的制造方法

Similar Documents

Publication Publication Date Title
KR100497580B1 (ko) 응력 조정 캡층을 포함한 상호 접속 구조
JP3615205B2 (ja) 半導体装置及び半導体装置の製造方法
US8119519B2 (en) Semiconductor device manufacturing method
JP2002009150A (ja) 半導体装置、その製造方法及び製造装置
JP2004079732A (ja) 半導体装置およびその製造方法
JP2004523910A (ja) 2つのスピン・オン誘電材料から構成されるハイブリッド型低誘電率相互接続構造
JP2001338978A (ja) 半導体装置及びその製造方法
JP2003017559A (ja) 半導体ウエハ装置およびその製造方法
JP2001102446A (ja) 半導体装置の製造方法
JP2004523891A (ja) 低誘電率技術における銅バイア用のクロム接着層
JP2003273216A (ja) 半導体装置およびその製造方法
JP2007059434A (ja) 半導体装置の製造方法
US7755202B2 (en) Semiconductor device and method of fabricating the same
JP3762732B2 (ja) 半導体装置の製造方法
JP2004128050A (ja) 半導体装置およびその製造方法
JP2003023073A (ja) 半導体装置およびその製造方法
JP2001176965A (ja) 半導体装置及びその製造方法
JP2003282704A (ja) デュアルダマシンによる半導体装置の製造方法
JP2006073569A (ja) 半導体装置とその製造方法
JP2009026866A (ja) 半導体装置及びその製造方法
JP2005136308A (ja) 半導体装置の製造方法
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법
KR20060076094A (ko) 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법
JP2006093402A (ja) 半導体装置の製造方法
JP2010040772A (ja) 半導体装置の製造方法