[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005322769A - 電子部品実装構造の製造方法 - Google Patents

電子部品実装構造の製造方法 Download PDF

Info

Publication number
JP2005322769A
JP2005322769A JP2004139543A JP2004139543A JP2005322769A JP 2005322769 A JP2005322769 A JP 2005322769A JP 2004139543 A JP2004139543 A JP 2004139543A JP 2004139543 A JP2004139543 A JP 2004139543A JP 2005322769 A JP2005322769 A JP 2005322769A
Authority
JP
Japan
Prior art keywords
electronic component
mounting structure
uncured resin
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004139543A
Other languages
English (en)
Other versions
JP4541753B2 (ja
Inventor
Atsushi Oi
淳 大井
Yasuyoshi Horikawa
泰愛 堀川
Akihito Takano
昭仁 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004139543A priority Critical patent/JP4541753B2/ja
Priority to KR1020050030237A priority patent/KR101109702B1/ko
Priority to TW094112389A priority patent/TWI384630B/zh
Priority to US11/114,168 priority patent/US7319049B2/en
Publication of JP2005322769A publication Critical patent/JP2005322769A/ja
Application granted granted Critical
Publication of JP4541753B2 publication Critical patent/JP4541753B2/ja
Priority to KR1020110062096A priority patent/KR101156657B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J47/00—Kitchen containers, stands or the like, not provided for in other groups of this subclass; Cutting-boards, e.g. for bread
    • A47J47/005—Cutting boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Food Science & Technology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 熱応力に起因する各種の不良発生が防止されると共に、電子部品へのダメージを低減できる、電子部品が絶縁層に埋設された構造を有する電子部品実装構造の製造方法を提供する。
【解決手段】 基板１０上に第１の未硬化樹脂層１４を形成する工程と、第１の未硬化樹脂層１４上に電子部品２０を配置する工程と、電子部品２０を被覆する第２の未硬化樹脂層１６を形成する工程と、熱処理することにより、第１及び第２の未硬化樹脂層１４，１６を硬化させて、電子部品２０が埋設された絶縁層１８を得る工程とを含む。
【選択図】 図３

Description

本発明は電子部品実装構造の製造方法に係り、より詳しくは、電子部品が絶縁層に埋設された構造を有する電子部品実装構造の製造方法に関する。
従来、電子部品が絶縁層に埋設された構造を有する電子部品実装構造がある。そのような電子部品実装構造の製造方法の一例としては、図１（ａ）の下図に示すように、まず、下側銅箔１００上に電子部品２００のバンプ２０２をフリップチップ接続した後、電子部品２００と下側銅箔１００との隙間にアンダーフィル１０２樹脂を充填する。
次いで、図１（ａ）の中図及び上図に示すように、導電性ポスト１０４が設けられた未硬化の樹脂フィルム１０６ａと上側銅箔１１０とを電子部品２００上に配置し、これらを電子部品２００側に押圧する。これにより、図１（ｂ）に示すように、電子部品２００を樹脂フィルム１０６ａの中に埋設させると同時に、樹脂フィルム１０６ａ上に上側銅箔１１０を接着する。このとき、導電性ポスト１０４が下側銅箔１００及び上側銅箔１１０にそれぞれ電気的に接続される。
次いで、未硬化の樹脂フィルム１０６ａを熱処理して硬化させることにより電子部品２００が埋設された層間絶縁層１０６を得る。続いて、図１（ｃ）に示すように、上側銅箔１１０及び下側銅箔１００をパターニングすることにより、層間絶縁層１０６の両面側に導電性ポスト１０４を介して相互接続される配線パターン１０８をそれぞれ形成する。その後に、必要に応じて配線パターン１０８に接続される所要のビルドアップ配線が積層される。
このような製造方法に類似した方法は、例えば特許文献１に記載されている。
特開２００２−２６１４４９号公報
しかしながら、電子部品２００の下側には層間絶縁層１０６とは材料が異なるアンダーフィル樹脂１０２が存在するので、熱サイクルによる信頼性試験を行うと、それらの熱膨張係数の違いに基づく熱応力の発生により、層間絶縁層１０６にクラックが発生したり、電子部品２００と配線パターン１０８とのコンタクト不良が発生したりする問題がある。また、電子部品をフェイスアップで実装する場合では、層間絶縁層と材料が異なるダイアタッチ材で電子部品の背面を基板に接着する必要があるので、同様な問題が発生しやすい。
また、未硬化の樹脂フィルムに電子部品を押圧して電子部品を樹脂フィルムに埋め込む方法があるが、この方法では、未硬化の樹脂フィルム１０６ａはある程度の柔軟性を有するものの、電子部品を比較的高い圧力で押し込む必要があるので、機械強度の弱い電子部品にクラックなどの不具合が発生する場合がある。
本発明は以上の課題を鑑みて創作されたものであり、電子部品が絶縁層に埋設された構造を有する電子部品実装構造の製造方法において、熱サイクルによる信頼性試験での各種の不良発生が防止されると共に、電子部品へのダメージを低減できる電子部品実装構造の製造方法を提供することを目的とする。
上記課題を解決するため、本発明は電子部品実装構造の製造方法に係り、基板上に第１の未硬化樹脂層を形成する工程と、前記第１の未硬化樹脂層上に電子部品を配置する工程と、前記電子部品を被覆する第２の未硬化樹脂層を形成する工程と、熱処理することにより、前記第１及び第２の未硬化樹脂層を硬化させて、前記電子部品が埋設された絶縁層を得る工程とを有することを特徴とする。
本発明の好適な態様では、まず、基板上に第１の未硬化樹脂層を仮付けした後に、第１の未硬化樹脂層を加熱した状態で電子部品を第１の未硬化樹脂層上に配置する。このとき、電子部品にダメージが生じない程度に電子部品が押圧されて第１の未硬化樹脂層上に電子部品が仮接着される。
その後に、未硬化の樹脂フィルムを電子部品上に配置し、真空雰囲気で加熱しながら電子部品側に押圧することにより、電子部品を被覆する第２の未硬化樹脂層１６を形成する。このとき、第２の未硬化樹脂層は加熱により流動化した状態で電子部品を被覆するので、電子部品にダメージが生じることが回避される。
次いで、第１及び第２の未硬化樹脂層を熱処理して硬化させることにより、電子部品が埋設された絶縁層を得る。これにより、電子部品は絶縁層によって基板に接着される。
しかも、第１及び第２の未硬化樹脂層として同一の絶縁材料を選択できるので、電子部品は同一材料の第１層間絶縁層１８の中に埋設される。従って、電子部品実装構造に対して熱サイクルによる信頼性試験を行う際に、熱膨張係数の違いに基づく熱応力の発生が抑止されるので、絶縁層にクラックが発生したり、電子部品と配線パターンとのコンタクト不良が発生したりする不具合が解消され、電子部品実装構造の信頼性を向上させることができる。つまり、第１実施形態の電子部品実装構造１を実際に使用する際に、熱応力によるクラックやコンタクト不良の発生が防止される。
また、上記した発明の一つの好適な態様では、基板は、第１の仮基板であり、第２の未硬化樹脂層を形成する工程の後であって、絶縁層を得る工程の前に、第１及び第２の未硬化樹脂層を貫通する導電性ポストが設けられ、かつ第２の未硬化樹脂層上に第２の仮基板が配置された構造を形成し、絶縁層を得る工程の後に、第１及び第２の仮基板を選択的に除去するようにしてもよい。
この態様では、まず、除去可能な金属基板などの第１の仮基板上に、上記した発明と同様に、第１の未硬化樹脂層を仮付けした後に、その上に電子部品を配置し、さらに電子部品を被覆する第２の未硬化樹脂層を形成する。
その後に、第１及び第２の未硬化樹脂層を貫通する導電性ポストを形成した後に、第２の未硬化樹脂層上に第２の仮基板を配置する。あるいは、導電性ポストが立設した第２の仮基板の導電性ポストを第１及び第２の未硬化樹脂層に差し込んでもよい。
続いて、第１及び第２の未硬化樹脂層を熱処理して硬化させて電子部品が埋設された絶縁層を得た後に、第１及び第２の仮基板を選択的に除去する。
この態様では、上記した発明と同様に、同一材料よりなる絶縁層の中に電子部品を埋設することができるので、電子部品実装構造の信頼性を向上させることができる。さらに、最終的に仮基板が除去されて、電子部品が埋設された絶縁層をコア基板として使用するので、電子部品実装構造の薄型化を図ることができる。
以上説明したように、本発明では、同一材料よりなる絶縁層の中に電子部品がダメージを受けることなく埋設されるので、電子部品実装構造の信頼性を向上させることができる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図２〜図５は本発明の第１実施形態の電子部品実装構造の製造方法を示す断面図である。
第１実施形態の電子部品実装構造の製造方法では、まず、図２（ａ）に示すような両面に第１配線パターン１２をそれぞれ備えたコア基板１０を用意する。コア基板１０はガラスエポキシ樹脂などの絶縁体よりなり、コア基板１０にはそれを貫通するスルーホール１０ａが設けられている。そのスルーホール１０ａ内には導電性ポスト１１が設けられており、コア基板１０の両面側の第１配線パターン１２は、導電性ポスト１１を介して相互接続されている。
その後に、図２（ｂ）に示すように、コア基板１０の上面側に未硬化（Ｂ−ステージ）の樹脂フィルムを真空雰囲気で貼着することにより、膜厚が例えば１０〜１００μｍの第１の未硬化樹脂層１４を形成する。第１の未硬化樹脂層１４の形成条件の一例としては、真空雰囲気の圧力：１３３Ｐａ、温度：１２０℃、押圧力：１ＭＰａ、処理時間：１５秒の条件が採用され、第１の未硬化樹脂層１４はコア基板１０上に仮付けされた状態となる。第１の未硬化樹脂層１４の材料としては、エポキシ樹脂、ポリイミド樹脂又はポリフェニレンエーテル樹脂などが使用される。
次いで、図２（ｃ）に示すような電子部品２０と電子部品実装装置４０を用意する。本実施形態では、電子部品２０として半導体チップを例に挙げている。電子部品２０の表面には接続パッド２１ａが設けられており、それ以外の部分はパシベーション膜２１ｂで被覆されている。電子部品２０としては、半導体チップの他に、コンデンサ部品などの受動部品）が使用され、その厚みは１００μｍ（好適には５０μｍ）以下である。
また、電子部品実装装置４０は、被実装体が載置されるステージ４２と電子部品を移載するための移載ヘッド４４とを備えている。ステージ４２は加熱機能を備えており、被実装体を加熱することができる。移載ヘッド４４は真空吸着によって電子部品をピックアップし、ｘ−ｙ−ｚ（水平／垂直）方向に移動可能となっており、電子部品を所定位置に位置合わした状態で配置することができる。さらに、移載ヘッド４４は、加熱機能と電子部品を下側に加圧する機能とを備えている。電子部品実装装置４０としては、フリップチップボンダやマウンターなどのボンディングツールを使用できる。
そして、同じく図２（ｃ）に示すように、ステージ４２上に第１の半硬化樹脂層１４が形成されたコア基板１０を載置し、電子部品２０の接続パッド２１ａが上側になるようにして（フェイスアップ）、移載ヘッド４４で電子部品２０をピックアップし、所定部に位置合わせした状態で電子部品２０を第１の未硬化樹脂層１４上に配置する。
このとき、ステージ４２及び移載ヘッド４４によって第１の未硬化樹脂層１４を加熱すると同時に、移載ヘッド４４により電子部品２０を第１の未硬化樹脂層１４側に低圧力で押圧する。移載ヘッド４４による電子部品２０の押圧は、電子部品２０にダメージが生じない程度の最低限の圧力（０．０１〜１．０ＭＰａ）に設定される。また、加熱温度は、１００〜１５０℃に設定され、第１の未硬化樹脂層１４は接着機能をもつ程度に流動化する。これにより、図３（ａ）に示すように、電子部品２０は、ダメージを受けることなく、第１の半硬化樹脂層１４上に仮接着される。なお、この段階では、第１の未硬化樹脂層１４は未硬化のままである。
次いで、図３（ｂ）に示すように、電子部品２０を覆うように半硬化の樹脂フィルムを配置し、真空雰囲気で、半硬化の樹脂フィルムを加熱しながら電子部品側に押圧することにより、電子部品２０を被覆する第２の未硬化樹脂層１６を形成する。この工程の処理条件の一例としては、真空雰囲気の圧力：１３３Ｐａ、温度：１２０℃、押圧力：１ＭＰａ、処理時間：６０秒である。第２の未硬化樹脂層１６の材料としては、第１の未硬化樹脂層１４と同一の樹脂材料が使用される。また、コア基板１０の反りの発生を防止するために、コア基板１０の下面側にも同様な第２の半硬化樹脂層１６が形成される。
このとき、第２の半硬化樹脂層１６は、熱処理されて流動化した状態で電子部品２０を被覆して形成されるので、第２の半硬化樹脂層１６を電子部品２０に押圧する際に電子部品２０にダメージを与えるおそれがない。
しかも、第２の半硬化樹脂層１６は、真空雰囲気で形成されるので、第１の半硬化樹脂層１４とその上に仮接着された電子部品２０との間に気泡が介在する場合であっても、その気泡が除去されて電子部品２０は第１の半硬化樹脂層１４上に信頼性よく接着される。つまり、電子部品２０はボイドが発生することなく第１及び第２の半硬化樹脂層１４，１６の間に埋設される。
次いで、図３（ｃ）に示すように、例えば、温度：１７５℃、処理時間：２時間の熱処理条件で、第１及び第２の半硬化樹脂層１４，１６を熱処理して完全に硬化させることにより、コア基板１０の両面側に第１層間絶縁層１８をそれぞれ得る。
このとき、コア基板１０上に仮付けされた第１の未硬化樹脂層１４がコア基板１０に完全に接着されると共に、第１層間絶縁層１８の中に電子部品２０が埋設された構造が得られる。つまり、電子部品２０は同一材料よりなる第１層間絶縁層１８の中に埋設された状態となる。また、第１の未硬化樹脂層１４は硬化することでコア基板１０と電子部品２０とを接着するための接着層として機能し、第１層間絶縁層１８と材料が異なるダイアタッチ材を使用する必要がない。
このため、電子部品２０の周りには異なった材料の絶縁層が存在しないことから、熱サイクルによる信頼性試験を行う際に、熱膨張係数の違いに基づく熱応力の発生が抑止されるので、第１層間絶縁層１８にクラックが発生するなどの不具合が解消される。
次いで、図４（ａ）に示すように、コア基板１０の上面側の第１層間絶縁層１８をレーザで加工することにより、電子部品２０の接続パッド２１ａ及び第１配線パターン１２に到達する深さの第１ビアホール１８ｘをそれぞれ形成する。あるいは、レーザの代わりに、フォトリソグラフィ及びエッチング（ＲＩＥ）を使用して第１ビアホール１８ｘを形成してもよい。さらに、コア基板１０の下面側の第１層間絶縁層１８にも第１配線パターン１８に到達する深さの第１ビアホール１８ｘが形成される。
続いて、図４（ｂ）に示すように、コア基板１０の上面側に、第１ビアホール１８ｘを介して電子部品２０の接続パッド２１ａ及び第１配線パターン１２に接続される第２配線パターン１２ａを形成する。さらに、コア基板１０の下面側にも第１ビアホール１８ｘを介して第１配線パターン１２に接続される第２配線パターン１２ａが形成される。
第２配線パターン１２ａは例えばセミアディティブ法によって形成される。詳しく説明すると、まず、第１層間絶縁層１８上及び第１ビアホール１８ｘの内面にスパッタ法や無電解めっきによりシード層（不図示）を形成する。その後に、第２配線パターン１２ａに対応する部分に開口部が設けられたレジスト膜（不図示）を形成する。次いで、シード層をめっき給電層に利用する電解めっきにより、レジスト膜の開口部に金属膜パターン（不図示）を形成する。さらに、レジスト膜を除去した後に、金属膜パターンをマスクにしてシード層をエッチングすることにより第２配線パターン１２ａを得る。なお、セミアディティブ法の他に、サブトラクティブ法やフルアディティブ法などを使用してもよい。
次いで、図４（ｃ）に示すように、上記した方法と同様な方法により、コア基板１０の両面側に、第２層間絶縁層１８ａに形成された第２ビアホール１８ｙを介して第２配線パターン１２ａに接続される第３配線パターン１２ｂをそれぞれ形成する。
なお、本実施形態では、コア基板１０の両面側にそれぞれ３層の配線パターン１２，１２ａ，１２ｂを形成する形態を例示するが、コア基板１０の両面側にｎ層（ｎは１以上の整数）の配線パターンがそれぞれ積層された形態としてもよい。
続いて、図５に示すように、コア基板１０の両面側の第３配線パターン１２ｂの所要部上に開口部２２ｘが設けられたソルダレジスト膜２２をそれぞれ形成する。さらに、コア基板１０の両面側のソルダレジスト膜２２の開口部２２ｘに露出する第３配線パターン１２ｂ上にＮｉ／Ａｕめっきを施すことにより接続部１９をそれぞれ形成する。
その後に、コア基板１０の上面側の第３配線パターン１２ｂの接続部１９に上側電子部品２０ｘのバンプ２３ｘがフリップチップ接続されて、第１実施形態の電子部品実装構造１が得られる。
そして、コア基板３０の下面側の第３配線パターン１２ｂの接続部１９が外部接続用パッドとなる。ＢＧＡ（Ball Grid Array）タイプとする場合は、コア基板１０の下面側の第３配線パターン１２ｂの接続部１９にはんだボールや金バンプなどの外部接続端子（不図示）が設けられ、その外部接続端子がマザーボード（配線基板）に接続される。また、ＬＧＡ(Land Grid Array)タイプとする場合は、外部接続端子は省略される。
以上説明したように、第１実施形態では、第１配線パターン１２を備えたコア基板１０上に第１の未硬化樹脂層１４を形成した後に、第１の未硬化樹脂層１４上に電子部品２０をフェイスアップで仮接着する。このとき、低い押圧力で第１の未硬化樹脂層１４上に電子部品２０が仮接着されるので、電子部品２０にダメージを与えるおそれがない。
その後に、未硬化の樹脂フィルムを電子部品２０上に配置し、真空雰囲気又は減圧雰囲気で加熱しながら電子部品２０側に押圧することにより、電子部品２０を被覆する第２の未硬化樹脂層１６を形成する。このとき、第２の未硬化樹脂層１６は加熱により流動化した状態で電子部品２０を被覆するので、電子部品２０にクラックが発生するなどの不具合が解消される。
しかも、第１及び第２の未硬化樹脂層１４，１６として同一の絶縁材料を選択できるので、電子部品２０は同一材料の第１層間絶縁層１８の中に埋設される。従って、電子部品実装構造に対して熱サイクルによる信頼性試験を行う際に、熱膨張係数の違いに基づく熱応力の発生が抑止されるので、第１層間絶縁層１８にクラックが発生したり、電子部品２０の接続パッド２１ａと第２配線パターン１２ａとの間でコンタクト不良が発生したりする不具合が解消され、電子部品実装構造の信頼性を向上させることができる。
つまり、第１実施形態の電子部品実装構造１を実際に使用する際に、熱応力によるクラックやコンタクト不良の発生が防止される。
（第２の実施の形態）
図６及び図７は本発明の第２実施形態の電子部品実装構造の製造方法を示す断面図である。第２実施形態が第１実施形態と異なる点は、第１実施形態においてバンプを備えた電子部品をフェイスダウンで実装することにある。
第２実施形態において、第１実施形態と同一工程についてはその詳しい説明を省略する。
第２実施形態の電子部品実装構造の製造方法は、図６（ａ）に示すように、まず、第１実施形態と同様に両面に第１配線パターン１２を備えたコア基板１０を用意する。但し、第２実施形態のコア基板１０では、上側に設けられた配線パターン１２には電子部品のバンプに対応する接続パッド１２ｘが設けられている。その後に、第１実施形態と同様な方法により、コア基板１０の上面に第１の半硬化樹脂層１４を仮付けする。
次いで、図６（ｂ）に示すように、銅や金よりなるバンプ２３を備えた電子部品２０ａを用意する。さらに、電子部品実装装置４０のステージ４２上にコア基板１０を載置し、電子部品２０ａのバンプ２３が下側になるようにして（フェイスダウン）、移載ヘッド４４で電子部品２０ａをピックアップし、電子部品２０ａのバンプ２３が第１配線パターン１２の接続パッド１２ｘに対応するように電子部品２０ａを第１の半硬化樹脂層１４上に配置する。さらに、移載ヘッド４４を下側に押圧することにより、電子部品２０ａのバンプ２３を第１の半硬化樹脂層１４内に埋め込む。これにより、電子部品２０ａのバンプ２３が第１配線パターン１２の接続パッド１２ｘに電気的に接続される。電子部品２０ａのバンプ２３の高さは例えば２０μｍ程度であり、第１の半硬化樹脂層１４の膜厚はバンプ２３の高さに対応する膜厚に設定される。
このとき、第１実施形態と同様に、第１の半硬化樹脂層１４は１００〜１５０℃で加熱されて流動化した状態となっているので、電子部品２０ａのバンプ２３は低い押圧力で第１の半硬化樹脂層１４に埋め込まれる。このため、電子部品２０ａにダメージが入るおそれがない。このようにして、電子部品２０ａのバンプ２３のみが第１の未硬化樹脂層１４に選択的に埋め込まれる。
次いで、図６（ｃ）に示すように、第１実施形態と同様な方法により、電子部品２０ａを被覆する第２の半硬化樹脂層１６を形成する。第２の半硬化樹脂層１６はコア基板１０の下面側にも形成される。第２の半硬化樹脂層１６は、第１実施形態で説明したように真空雰囲気で、かつ加熱されて流動化した状態で形成されるので、電子部品２０ａにダメージが入るおそれがなくなる。
続いて、図７（ａ）に示すように、第１実施形態と同様に、第１及び第２の半硬化樹脂層１４，１６を熱処理して完全に硬化させることにより、コア基板１０の両面側に第１層間絶縁層１８を得る。これにより、電子部品２０ａが第１層間絶縁層１８内に埋設されると共に、電子部品２０ａのバンプ２３が第１配線パターン１２の接続パッド１２ｘにフィリップチップ接続された構造が得られる。電子部品２０ａは、第１実施形態と同様に、同一材料からなる第１層間絶縁層１８によって囲まれて埋設される。従って、電子部品２０ａの周りには材料が異なる絶縁層が存在しないので、第１実施形態と同様に、熱サイクルによる信頼性試験を行う際に、第１層間絶縁層１８にクラックが発生したり、電子部品２０ａのバンプ２３と第１配線パターン１２との間でコンタクト不良が発生したりする不具合が解消され、電子部品実装構造の信頼性を向上させることができる。
その後に、図７（ｂ）に示すように、第１実施形態と同様なビルドアップ配線（第２、第３配線パターン１２ａ，１２ｂ）を形成し、最上の第３配線パターン１２ｂの接続部１９に上側電子部品２０ｘのバンプ２３ｘが接続される。これにより、第２実施形態の電子部品実装構造１ａが得られる。
第２実施形態では、電子部品２０ａのバンプ２３が配線パターン１２の接続パッド１２ｘにフリップチップ接続されるので、電子部品２０ａ上の層間絶縁層１８にビアホールを形成する必要はない。その他の工程は第１実施形態と同一であるのでその説明を省略する。
第２実施形態は、第１実施形態と同様な効果を奏する。
（第３の実施の形態）
図８〜図１０は本発明の第３実施形態の電子部品実装構造の製造方法を示す断面図である。第３実施形態は、仮基板上に、第１実施形態と同様な方法で電子部品が層間絶縁層に埋設された構造を形成した後に、仮基板を除去し、層間絶縁層をコア基板として使用する形態である。第３実施形態では、第１実施形態と同一工程についてはその詳しい説明を省略する。
第３実施形態の電子部品実装構造の製造方法は、図８（ａ）に示すように、まず、銅（Ｃｕ）、ニッケル（Ｎｉ）又はステンレス（ＳＵＳ）などよりなる第１の仮基板５０を用意する。第１の仮基板５０としては、金属箔などのフレキシブル基板を使用してもよいが、剛性を有する基板を使用することが好ましい。
その後に、図８（ｂ）に示すように、第１の仮基板５０上に第１実施形態と同様な方法により第１の未硬化樹脂層１４を仮付けする。次いで、図８（ｃ）に示すように、第２実施形態と同様な方法により、電子部品実装装置４０のステージ４２上に第１の仮基板５０を載置し、電子部品２０ａのバンプ２３が下側になるようにして（フェイスダウン）、移載ヘッド４４で電子部品２０ａをピックアップし、電子部品２０ａのバンプ２３を第１の未硬化樹脂層１４内に選択的に埋め込んで第１の仮基板５０に接触させる。
続いて、第１実施形態と同様な方法により、図８（ｄ）に示すように、電子部品２０ａを被覆する第２の未硬化樹脂層１６を形成する。次いで、図９（ａ）に示すように、第１及び第２の未硬化樹脂層１４，１６を貫通する導電性ポスト１７が設けられ、第２の未硬化樹脂層１６上に第２の仮基板５０ａが配置された構造を形成する。第２の仮基板５０ａは、第１の仮基板５０と同一材料のものが使用される。
そのような構造を形成する第１の方法としては、ＣｕやＡｕなどよりなる導電性ポスト１７が立設した第２の仮基板５０ａを用意する。導電性ポスト１７は、仮の基板５０ａとなる金属板にプレス加工又はエッチング加工が施されて形成される。
そして、第２の仮基板５０ａ上に立設する導電性ポスト１７を第１及び第２の未硬化樹脂層１４，１６内に差し込む。これにより、第１及び第２の未硬化樹脂層１４，１６を貫通する導電性ポスト１７が形成されると共に、第２の仮基板５０ａが第２の半硬化樹脂層１６上に配置される。
また、第２の方法としては、レーザやＲＩＥにより第１及び第２の未硬化樹脂層１４，１６に第１の仮基板５０へ到達する深さのビアホールを形成し、その中にＣｕやＡｇなどよりなる導電性ペースト（導電体）を充填して導電性ポスト１７を得た後に、第２の未硬化樹脂層１６上に第２の仮基板５０ａを配置してもよい。なお、第２の方法を採用する場合は、ビアホールを形成した後に、導電性ペーストを充填する代わりに、第１の仮基板５０をめっき給電層に利用する電解めっきによりビアホール内に導電体（銅など）を形成して導電性ポスト１７としてもよい。
その後に、図９（ｂ）に示すように、第１及び第２の未硬化樹脂層１４，１６を熱処理することにより完全に硬化させて第１層間絶縁層１８を得る。次いで、図９（ｃ）に示すように、第１層間絶縁層１８、導電性ポスト１７及び電子部品２０ａのバンプ２３が残るように第１及び第２の仮基板５０，５０ａを選択的に除去する。第１及び第２の仮基板５０，５０ａがＣｕやＮｉよりなる場合、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウェットエッチングが採用される。また、第１及び第２の仮基板５０，５０ａがステンレスなどの鉄基合金よりなる場合は、過酸化水素及び水素二フッ化アンモニウムを主成分とする化学研磨剤を使用する研磨によって選択的に除去することができる。
なお、第１及び第２の仮基板５０，５０ａとして、導電性ポスト１７及び電子部品２０ａのバンプ２３に対して選択的に除去できる材料を選択することが好ましい。
これにより、第１層間絶縁層１８の両面が露出すると共に、導電性ポスト１７の上端部及び下端部、さらに電子部品２０ａのバンプ２３の先端部が露出する。第３実施形態では，第１及び第２の仮基板５０，５０ａが除去されて、第１層間絶縁層１８がコア基板として機能する。
次いで、図９（ｄ）に示すように、図９（ｃ）の構造体を上下反転させ、第１層間絶縁層１８の上面に、電子部品２０のバンプ２３及び導電性ポスト１７の上端部に接続される第１配線パターン１２を形成する。さらに、第１層間絶縁層１８の下面に導電性ポスト１７の下端部に接続される第１配線パターン１２を形成する。
次いで、図１０（ａ）に示すように、第１実施形態と同様に、第１層間絶縁層１８の両面側に、第２層間絶縁層１８ａに設けられた第２ビアホール１８ｙを介して第１配線パターン１２に接続される第２配線パターン１２ａを第２層間絶縁層１８ａ上にそれぞれ形成する。続いて、図１０（ｂ）に示すように、第１層間絶縁層１８の両面側に、第２配線パターン１２ａ上に開口部２２ｘが設けられたソルダレジスト膜２２を形成した後に、その開口部２２ｘの第２配線パターン１２ａ上にＮｉ／Ａｕめっきを施して接続部１９を形成する。なお、電子部品２０ａのバンプ２３に電気的に接続される配線パターンがｎ層（ｎは１以上の整数）形成された形態としてもよい。
その後に、図１０（ｃ）に示すように、第１層間絶縁層１８の上側の第３配線パターン１２ｂの接続部１９に上側電子部品２０ｘのバンプ２３ｘをフリップチップ接続する。
以上により、第３実施形態の電子部品実装構造１ｂが得られる。
第３実施形態では、第１及び第２実施形態と同様な効果を奏すると共に、電子部品２０ａが埋設された第１層間絶縁層１８がコア基板として機能するので、第１及び第２実施形態よりも電子部品実装構造の全体の厚みを薄型化することができる。
（第４の実施の形態）
図１１〜図１３は本発明の第４実施形態の電子部品実装構造の製造方法を示す断面図である。第４実施形態は、第３実施形態においてバンプを備えていない電子部品をフェイスアップで実装する形態である。第４実施形態において第１〜第３実施形態と同一工程についてはその詳しい説明を省略する。
第４実施形態の電子部品の実装構造の製造方法では、図１１（ａ）に示すように、まず、第３実施形態と同様に、第１の仮基板５０上に第１の未硬化樹脂層１４を仮付けする。その後に、図１１（ｂ）に示すように、第１実施形態と同様な方法により、電子部品実装装置４０のステージ４２に第１の仮基板５０を載置し、電子部品２０の接続パッド２１ａが上側になるようにして（フェイスアップ）、移載ヘッド４４で電子部品２０をピックアップし、電子部品２０ａを第１の未硬化樹脂層１４上に仮接着する。
次いで、図１１（ｃ）に示すように、第１実施形態と同様な方法により、電子部品２０を被覆する第２の未硬化樹脂層１６を形成する。次いで、図１１（ｄ）に示すように、第３実施形態の図９（ａ）と同様に、第１及び第２の未硬化樹脂層１４，１６を貫通する導電性ポスト１７が設けられ、第２の半硬化樹脂層１６上に第２の仮基板５０ａが配置された構造を形成する。さらに、図１２（ａ）に示すように、第１及び第２の未硬化樹脂層１４，１６を熱処理して完全に硬化させることにより、電子部品２０が埋設された第１層間絶縁層１８を得る。
続いて、図１２（ａ）に示すように、第１及び第２の未硬化樹脂層１４，１６を熱処理することで完全に硬化させて、電子部品２０が埋設された第１層間樹脂層１８を得る。
次いで、図１２（ｂ）に示すように、第３実施形態と同様に、第１及び第２の仮基板５０，５０ｂを第１層間絶縁層１８及び導電性ポスト１７に対して選択的に除去する。
続いて、図１２（ｃ）に示すように、電子部品２０の接続パッド２１ａ上の第１層間絶縁層１８の部分に第１ビアホール１８ｘを形成する。次いで、図１２（ｄ）に示すように、第１層間絶縁層１８の上面に、第１ビアホール１８ｘを介して電子部品２０の接続パッド２１ａ及び導電性ポスト１７の上端部に接続される第１配線パターン１２を形成する。また、第１層間絶縁層１８の下面にも導電性ポスト１７の下端部に接続される第１配線パターン１２が形成される。
さらに、第１層間絶縁層１８の両面側に、第２層間絶縁層１８ａに設けられた第２ビアホール１８ｙを介して第１配線パターン１２に接続される第２配線パターン１２ａをそれぞれ形成する。続いて、図１３（ａ）に示すように、第１層間絶縁層１８の両面側に、第２配線パターン１２ａ上に開口部２２ｘが設けられたソルダレジスト膜２２を形成した後に、その開口部２２ｘの第２配線パターン１２ａ上にＮｉ／Ａｕめっきを施して接続部１９を形成する。
なお、電子部品２０の接続パッド２１に電気的に接続される配線パターンがｎ層（ｎは１以上の整数）形成された形態としてもよい。
その後に、図１３（ｂ）に示すように、第１層間絶縁層１８の上側の第３配線パターン１２ｂの接続部１９に上側電子部品２０ｘのバンプ２３ｘをフリップチップ接続する。
以上により、第３実施形態の電子部品実装構造１ｃが得られる。
第４実施形態では、第１及び第２実施形態と同様な効果を奏すると共に、第３実施形態と同様に電子部品実装構造を薄型化することができる。
図１（ａ）〜（ｃ）は従来技術に係る電子部品実装構造の製造方法を示す断面図である。 図２（ａ）〜（ｃ）は本発明の第１実施形態の電子部品実装構造の製造方法を示す断面図(その１)である。 図３（ａ）〜（ｃ）は本発明の第１実施形態の電子部品実装構造の製造方法を示す断面図（その２）である。 図４（ａ）〜（ｃ）は本発明の第１実施形態の電子部品実装構造の製造方法を示す断面図（その３）である。 図５は本発明の第１実施形態の電子部品実装構造の製造方法を示す断面図（その４）である。 図６（ａ）〜（ｃ）は本発明の第２実施形態の電子部品実装構造の製造方法を示す断面図（その１）である。 図７（ａ）及び（ｂ）は本発明の第２実施形態の電子部品実装構造の製造方法を示す断面図（その２）である。 図８（ａ）〜（ｄ）は本発明の第３実施形態の電子部品実装構造の製造方法を示す断面図（その１）である。 図９（ａ）〜（ｄ）は本発明の第３実施形態の電子部品実装構造の製造方法を示す断面図（その２）である。 図１０（ａ）〜（ｃ）は本発明の第３実施形態の電子部品実装構造の製造方法を示す断面図（その３）である。 図１１（ａ）〜（ｄ）は本発明の第４実施形態の電子部品実装構造の製造方法を示す断面図（その１）である。 図１２（ａ）〜（ｄ）は本発明の第４実施形態の電子部品実装構造の製造方法を示す断面図（その２）である。 図１３（ａ）及び（ｂ）は本発明の第４実施形態の電子部品実装構造の製造方法を示す断面図（その３）である。
符号の説明
１，１ａ，１ｂ，１ｃ…電子部品実装構造、１０…コア基板、１０ａ…スルーホール、１１，１７…導電性ポスト、１２…第１配線パターン、１２ａ…第２配線パターン、１２ｂ…第３配線パターン、１２ｘ，２１ａ…接続パッド、１４…第１の半硬化樹脂層、１６…第２の半硬化樹脂層、１８…第１層間絶縁層、１８ａ…第２層間絶縁層、１８ｘ…第１ビアホール、１８ｙ…第２ビアホール、１９…接続部、２０，２０ａ…電子部品、２０ｘ…上側電子部品、２１ｂ…パシベーション膜、２３，２３ｘ…バンプ、４０…電子部品実装装置、４２…ステージ、４４…移載ヘッド、５０…第１の仮基板、５０ａ…第２の仮基板。

Claims (19)

  1. 基板上に第１の未硬化樹脂層を形成する工程と、
    前記第１の未硬化樹脂層上に電子部品を配置する工程と、
    前記電子部品を被覆する第２の未硬化樹脂層を形成する工程と、
    熱処理することにより、前記第１及び第２の未硬化樹脂層を硬化させて、前記電子部品が埋設された絶縁層を得る工程とを有することを特徴とする電子部品実装構造の製造方法。
  2. 前記基板は、第１の仮基板であり、
    前記第２の未硬化樹脂層を形成する工程の後であって、前記絶縁層を得る工程の前に、
    前記第１及び第２の未硬化樹脂層を貫通する導電性ポストが設けられ、かつ前記第２の未硬化樹脂層上に第２の仮基板が配置された構造を形成する工程をさらに有し、
    前記絶縁層を得る工程の後に、
    前記第１及び第２の仮基板を選択的に除去する工程をさらに有することを特徴とする請求項１に記載の電子部品実装構造の製造方法。
  3. 前記第１の未硬化樹脂層と前記第２の未硬化樹脂層とは、同一材料よりなることを特徴とする請求項１又は２に記載の電子部品実装構造の製造方法。
  4. 前記電子部品を配置する工程において、
    前記電子部品は接続パッドを備えており、該接続パッドを上側に向けて前記電子部品を配置することを特徴とする請求項１又は２に記載の電子部品実装構造の製造方法。
  5. 前記電子部品を配置する工程において、
    前記電子部品はバンプを備えており、前記電子部品のバンプを前記第１の未硬化樹脂層に選択的に埋め込むことを特徴とする請求項１又は２に記載の電子部品実装構造の製造方法。
  6. 前記基板は配線パターンを備え、かつ前記電子部品は接続パッドを備えており、
    前記電子部品を配置する工程において、前記接続パッドを上側に向けて前記電子部品を配置し、
    前記電子部品が埋設された前記絶縁層を得る工程の後に、
    前記絶縁層に設けられたビアホールを介して、前記電子部品の接続パッド及び前記基板上の配線パターンに電気的に接続されるｎ層（ｎは１以上の整数）の配線パターンを形成する工程をさらに有することを特徴とする請求項１に記載の電子部品実装構造の製造方法。
  7. 前記基板は配線パターンを備え、かつ前記電子部品はバンプを備えており、
    前記電子部品を配置する工程において、前記電子部品のバンプを前記第１の未硬化樹脂層に選択的に埋め込んで、前記電子部品のバンプを前記基板上の配線パターンに電気的に接続し、
    前記電子部品が埋設された前記絶縁層を得る工程の後に、
    前記絶縁層に設けられたビアホールを介して、前記基板上の配線パターンに電気的に接続されるｎ層（ｎは１以上の整数）の配線パターンを形成する工程をさらに有することを特徴とする請求項１に記載の電子部品実装構造の製造方法。
  8. 前記基板が備える配線パターンは、該基板を貫通して設けられた導電性ポストを介して相互接続された状態で該基板の両面に形成されており、前記ｎ層の配線パターンは前記基板の両面側に形成されることを特徴とする請求項６又は７に記載の電子部品実装構造の製造方法。
  9. 前記導電性ポストが設けられ、前記第２の仮基板が配置された構造を形成する工程は、
    前記第１及び第２の未硬化樹脂層を貫通するビアホールを形成する工程と、
    前記ビアホール内に導電体を充填して前記導電性ポストを得る工程と、
    前記第２の未硬化樹脂上に前記第２の仮基板を配置する工程とを含むことを特徴とする請求項２に記載の電子部品実装構造の製造方法。
  10. 前記導電性ポストが設けられ、前記第２の仮基板が配置された構造を形成する工程は、
    前記導電性ポストが立設した前記第２の仮基板の該導電性ポストを、前記第１及び第２の未硬化樹脂層に差し込むことを含むことを特徴とする請求項２に記載の電子部品実装構造の製造方法。
  11. 前記電子部品を配置する工程において、前記電子部品はバンプを備え、前記電子部品の該バンプを前記第１の未硬化樹脂層に埋め込み、
    前記第１及び第２の仮基板を選択的に除去する工程の後に、
    前記電子部品のバンプ及び前記導電性ポストに電気的に接続されるｎ層（ｎは１以上の整数）の配線パターンを形成する工程をさらに有することを特徴とする請求項２に記載の電子部品実装構造の製造方法。
  12. 前記電子部品を配置する工程において、前記電子部品は接続パッドを備え、該接続パッドを上側に向けて前記電子部品を配置し、
    前記第１及び第２の仮基板を選択的に除去する工程の後に、
    前記絶縁層に設けられたビアホールを介して前記電子部品の接続パッドに電気的に接続されると共に、前記導電性ポストに電気的に接続されるｎ層（ｎは１以上の整数）の配線パターンを形成する工程をさらに有することを特徴とする請求項２に記載の電子部品実装構造の製造方法。
  13. 前記ｎ層の配線パターンは、前記絶縁層に設けられた前記導電性ポストを介して電気的に相互接続された状態で前記絶縁層の両面側に形成されることを特徴とする請求項１１又は１２に記載の電子部品実装構造の製造方法。
  14. 前記ｎ層の配線パターンの最上の前記配線パターンに上側電子部品をフリップチップ接続する工程をさらに有することを特徴とする請求項６、７、１１及び１２のいずれか一項に記載の電子部品実装構造の製造方法。
  15. 前記電子部品を配置する工程は、前記第１の未硬化樹脂層を加熱した状態で前記電子部品を０．０１乃至１．０ＭＰａの圧力で押圧することにより、前記電子部品を第１の未硬化樹脂層上に仮接着する工程であることを特徴とする請求項１又は２に記載の電子部品実装構造の製造方法。
  16. 前記第２の未硬化樹脂層を形成する工程は、未硬化の樹脂フィルムを真空雰囲気で加熱して流動化させた状態で前記電子部品側に押圧することを含むことを特徴とする請求項１又は２に記載の電子部品実装構造の製造方法。
  17. 前記第１及び第２の未硬化樹脂層は、エポキシ樹脂、ポリイミド樹脂及びポリフェニレンエーテル樹脂のいずれかであることを特徴とする請求項１乃至１６のいずれか一項に記載の電子部品実装構造の製造方法。
  18. 前記電子部品は、半導体チップ又は受動部品であることを特徴とする請求項１乃至１６のいずれか一項に記載の電子部品実装構造の製造方法。
  19. 前記第１及び第２の仮基板は、銅、ニッケル又はステンレスよりなることを特徴とする請求項２に記載の電子部品実装構造の製造方法。
JP2004139543A 2004-05-10 2004-05-10 電子部品実装構造の製造方法 Expired - Fee Related JP4541753B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004139543A JP4541753B2 (ja) 2004-05-10 2004-05-10 電子部品実装構造の製造方法
KR1020050030237A KR101109702B1 (ko) 2004-05-10 2005-04-12 전자 부품 실장 구조의 제조 방법
TW094112389A TWI384630B (zh) 2004-05-10 2005-04-19 製造電子部件封裝結構之方法
US11/114,168 US7319049B2 (en) 2004-05-10 2005-04-26 Method of manufacturing an electronic parts packaging structure
KR1020110062096A KR101156657B1 (ko) 2004-05-10 2011-06-27 전자 부품 실장 구조의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004139543A JP4541753B2 (ja) 2004-05-10 2004-05-10 電子部品実装構造の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009240785A Division JP4927145B2 (ja) 2009-10-19 2009-10-19 電子部品実装構造の製造方法

Publications (2)

Publication Number Publication Date
JP2005322769A true JP2005322769A (ja) 2005-11-17
JP4541753B2 JP4541753B2 (ja) 2010-09-08

Family

ID=35238507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004139543A Expired - Fee Related JP4541753B2 (ja) 2004-05-10 2004-05-10 電子部品実装構造の製造方法

Country Status (4)

Country Link
US (1) US7319049B2 (ja)
JP (1) JP4541753B2 (ja)
KR (2) KR101109702B1 (ja)
TW (1) TWI384630B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149718A (ja) * 2005-11-24 2007-06-14 Ngk Spark Plug Co Ltd ビアアレイキャパシタ内蔵配線基板及びその製造方法
JP2007311492A (ja) * 2006-05-17 2007-11-29 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2010034390A (ja) * 2008-07-30 2010-02-12 Fujikura Ltd 多層プリント配線板
JP2012169501A (ja) * 2011-02-15 2012-09-06 Tdk Corp 電子部品内蔵モジュール用層間絶縁シート、電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法
JP2012169500A (ja) * 2011-02-15 2012-09-06 Tdk Corp 電子部品内蔵モジュール、電子部品内蔵モジュールの製造方法及び電子部品内蔵モジュール用層間絶縁シート
JP2018195742A (ja) * 2017-05-19 2018-12-06 Tdk株式会社 半導体ｉｃ内蔵基板及びその製造方法
JPWO2021009865A1 (ja) * 2019-07-17 2021-09-13 株式会社メイコー 高密度多層基板、及びその製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410894B2 (en) * 2005-07-27 2008-08-12 International Business Machines Corporation Post last wiring level inductor using patterned plate process
JP2007103772A (ja) * 2005-10-06 2007-04-19 Texas Instr Japan Ltd 半導体装置の製造方法
WO2007069606A1 (ja) 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
FI20060256L (fi) 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
DE102006025553B4 (de) * 2006-06-01 2020-01-16 Hahn-Schickard-Gesellschaft für angewandte Forschung e.V. Verfahren zum Herstellen einer elektronischen Baueinheit
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
WO2008065896A1 (fr) * 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé
TWI396269B (zh) * 2007-10-17 2013-05-11 Unimicron Technology Corp 電路板之製法
TWI366906B (en) * 2009-03-31 2012-06-21 Ind Tech Res Inst Die stacking structure and fabricating method thereof
US8390083B2 (en) 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
JP5325736B2 (ja) * 2009-10-06 2013-10-23 新光電気工業株式会社 半導体装置及びその製造方法
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8786062B2 (en) 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9407997B2 (en) 2010-10-12 2016-08-02 Invensense, Inc. Microphone package with embedded ASIC
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8619431B2 (en) * 2010-12-22 2013-12-31 ADL Engineering Inc. Three-dimensional system-in-package package-on-package structure
US8916421B2 (en) * 2011-08-31 2014-12-23 Freescale Semiconductor, Inc. Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
US9142502B2 (en) * 2011-08-31 2015-09-22 Zhiwei Gong Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
CN103052268B (zh) * 2011-10-11 2016-03-02 欣兴电子股份有限公司 线路结构的制作方法
US8597983B2 (en) 2011-11-18 2013-12-03 Freescale Semiconductor, Inc. Semiconductor device packaging having substrate with pre-encapsulation through via formation
KR101332916B1 (ko) * 2011-12-29 2013-11-26 주식회사 네패스 반도체 패키지 및 그 제조 방법
US9190389B2 (en) 2013-07-26 2015-11-17 Infineon Technologies Ag Chip package with passives
US9070568B2 (en) * 2013-07-26 2015-06-30 Infineon Technologies Ag Chip package with embedded passive component
US9847462B2 (en) 2013-10-29 2017-12-19 Point Engineering Co., Ltd. Array substrate for mounting chip and method for manufacturing the same
US9632251B2 (en) * 2014-04-02 2017-04-25 International Business Machines Corporation Integration of photonic, electronic, and sensor devices with SOI VLSI microprocessor technology
US10177115B2 (en) * 2014-09-05 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming
CN105590914B (zh) * 2014-10-24 2018-04-06 碁鼎科技秦皇岛有限公司 电子元件封装结构及制作方法
TWI566349B (zh) * 2014-12-04 2017-01-11 矽品精密工業股份有限公司 封裝結構及其製法
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
US10068853B2 (en) * 2016-05-05 2018-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10903136B2 (en) * 2017-11-07 2021-01-26 Tdk Taiwan Corp. Package structure having a plurality of insulating layers
CN113140538A (zh) * 2021-04-21 2021-07-20 上海闻泰信息技术有限公司 转接板、封装结构及转接板的制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070363A (ja) * 1996-08-27 1998-03-10 Toshiba Corp 印刷配線板の製造方法
JPH1079578A (ja) * 1996-09-04 1998-03-24 Oki Electric Ind Co Ltd 配線基板の製造方法
JP2000151057A (ja) * 1998-11-09 2000-05-30 Hitachi Ltd 電子部品実装構造体およびその製造方法並びに無線ｉｃカードおよびその製造方法
JP2001156457A (ja) * 1999-11-30 2001-06-08 Taiyo Yuden Co Ltd 電子回路装置の製造方法
JP2001244638A (ja) * 1999-12-20 2001-09-07 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法
JP2002271020A (ja) * 2001-03-08 2002-09-20 Toshiba Chem Corp プリント配線板、ビルドアップ配線板およびその製造方法
JP2003046258A (ja) * 2001-07-27 2003-02-14 Kyocera Corp 配線基板用絶縁シート及びそれを用いた多層配線基板及びその製造方法
JP2003179356A (ja) * 2001-09-27 2003-06-27 Matsushita Electric Ind Co Ltd 絶縁シートおよび多層配線基板ならびにその製造方法
JP2003243563A (ja) * 2001-12-13 2003-08-29 Matsushita Electric Ind Co Ltd 金属配線基板と半導体装置及びその製造方法
JP2003347473A (ja) * 2002-05-29 2003-12-05 Hitachi Chem Co Ltd 半導体装置とその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP3547423B2 (ja) 2000-12-27 2004-07-28 松下電器産業株式会社 部品内蔵モジュール及びその製造方法
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
US6841413B2 (en) * 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP2004079701A (ja) * 2002-08-14 2004-03-11 Sony Corp 半導体装置及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070363A (ja) * 1996-08-27 1998-03-10 Toshiba Corp 印刷配線板の製造方法
JPH1079578A (ja) * 1996-09-04 1998-03-24 Oki Electric Ind Co Ltd 配線基板の製造方法
JP2000151057A (ja) * 1998-11-09 2000-05-30 Hitachi Ltd 電子部品実装構造体およびその製造方法並びに無線ｉｃカードおよびその製造方法
JP2001156457A (ja) * 1999-11-30 2001-06-08 Taiyo Yuden Co Ltd 電子回路装置の製造方法
JP2001244638A (ja) * 1999-12-20 2001-09-07 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法
JP2002271020A (ja) * 2001-03-08 2002-09-20 Toshiba Chem Corp プリント配線板、ビルドアップ配線板およびその製造方法
JP2003046258A (ja) * 2001-07-27 2003-02-14 Kyocera Corp 配線基板用絶縁シート及びそれを用いた多層配線基板及びその製造方法
JP2003179356A (ja) * 2001-09-27 2003-06-27 Matsushita Electric Ind Co Ltd 絶縁シートおよび多層配線基板ならびにその製造方法
JP2003243563A (ja) * 2001-12-13 2003-08-29 Matsushita Electric Ind Co Ltd 金属配線基板と半導体装置及びその製造方法
JP2003347473A (ja) * 2002-05-29 2003-12-05 Hitachi Chem Co Ltd 半導体装置とその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149718A (ja) * 2005-11-24 2007-06-14 Ngk Spark Plug Co Ltd ビアアレイキャパシタ内蔵配線基板及びその製造方法
JP2007311492A (ja) * 2006-05-17 2007-11-29 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2010034390A (ja) * 2008-07-30 2010-02-12 Fujikura Ltd 多層プリント配線板
JP2012169501A (ja) * 2011-02-15 2012-09-06 Tdk Corp 電子部品内蔵モジュール用層間絶縁シート、電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法
JP2012169500A (ja) * 2011-02-15 2012-09-06 Tdk Corp 電子部品内蔵モジュール、電子部品内蔵モジュールの製造方法及び電子部品内蔵モジュール用層間絶縁シート
JP2018195742A (ja) * 2017-05-19 2018-12-06 Tdk株式会社 半導体ｉｃ内蔵基板及びその製造方法
JPWO2021009865A1 (ja) * 2019-07-17 2021-09-13 株式会社メイコー 高密度多層基板、及びその製造方法

Also Published As

Publication number Publication date
KR20110081795A (ko) 2011-07-14
US20050247665A1 (en) 2005-11-10
US7319049B2 (en) 2008-01-15
JP4541753B2 (ja) 2010-09-08
TWI384630B (zh) 2013-02-01
KR101156657B1 (ko) 2012-06-15
KR101109702B1 (ko) 2012-01-31
TW200539464A (en) 2005-12-01
KR20060045610A (ko) 2006-05-17

Similar Documents

Publication Publication Date Title
JP4541753B2 (ja) 電子部品実装構造の製造方法
US6985362B2 (en) Printed circuit board and electronic package using same
JP4866268B2 (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP5325736B2 (ja) 半導体装置及びその製造方法
US9536781B2 (en) Method of making integrated circuit
JP2005108962A (ja) 電子部品内蔵基板及びその製造方法
JP5186741B2 (ja) 回路基板及び半導体装置
JP2003264205A (ja) 半導体装置の製造方法
WO2007069427A1 (ja) 電子部品内蔵モジュールとその製造方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP2004119730A (ja) 回路装置の製造方法
JP2009146940A (ja) 積層配線基板及びその製造方法
JP4927145B2 (ja) 電子部品実装構造の製造方法
JP4027788B2 (ja) 電子部品実装構造の製造方法
JP4593444B2 (ja) 電子部品実装構造体の製造方法
JP3324472B2 (ja) Ｂｇａ用ｔａｂテープの製造方法
KR20100104932A (ko) 인쇄회로기판의 제조방법
TWI420989B (zh) 印刷電路板及其製造方法
JP2001345132A (ja) 異方導電シート体およびそれを用いたパッケージ構造ならびに半導体装置
JP2010045104A (ja) 電子部品の製造方法
JP2004039761A (ja) 配線基板、その製造方法及び半導体装置
JP2003163240A (ja) 半導体装置およびその製造方法
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
JP2010040954A (ja) 電子部品の製造方法
JP2004319656A (ja) ウエハーレベルｃｓｐの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100624

R150 Certificate of patent or registration of utility model

Ref document number: 4541753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees