[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005353992A - 化合物半導体装置およびその製造方法 - Google Patents

化合物半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005353992A
JP2005353992A JP2004175700A JP2004175700A JP2005353992A JP 2005353992 A JP2005353992 A JP 2005353992A JP 2004175700 A JP2004175700 A JP 2004175700A JP 2004175700 A JP2004175700 A JP 2004175700A JP 2005353992 A JP2005353992 A JP 2005353992A
Authority
JP
Japan
Prior art keywords
layer
region
electrode
pad electrode
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004175700A
Other languages
English (en)
Inventor
Tetsuo Asano
哲郎 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004175700A priority Critical patent/JP2005353992A/ja
Priority to TW94111458A priority patent/TWI258222B/zh
Priority to KR20050048331A priority patent/KR100710775B1/ko
Priority to CNB2005100778803A priority patent/CN100463228C/zh
Priority to US11/150,471 priority patent/US20050277255A1/en
Publication of JP2005353992A publication Critical patent/JP2005353992A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48666—Titanium (Ti) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48669—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】化合物半導体装置では、パッド電極の下にゲート金属層を設けていたが、埋め込みゲート電極構造の場合には、パッド電極下層のゲート金属層が硬質化し、ワイヤボンド時の不良が多発していた。
【解決手段】ＨＥＭＴでゲート金属層を設けず、パッド金属層のみでパッド電極を形成する。パッド電極の下方は高濃度不純物領域を設け、パッド電極を基板に直接固着する。高濃度不純物領域により所定のアイソレーションが確保できるので、従来同様の窒化膜不要の構造で、更にゲート金属層が硬質化することによるワイヤボンド時の不良を回避できる。従ってＨＥＭＴの特性を向上させる埋め込みゲート電極構造であっても信頼性向上、歩留り向上を実現できる。
【選択図】図１

Description

本発明は、化合物半導体装置およびその製造方法、特にＦＥＴの特性向上と、ワイヤボンド時の不良を低減した化合物半導体装置およびその製造方法に関する。
携帯電話等の移動体用通信機器では、ＧＨｚ帯のマイクロ波を使用している場合が多く、アンテナの切換回路や送受信の切換回路などに、これらの高周波信号を切り替えるためのスイッチ素子が用いられることが多い（例えば、特開平９−１８１６４２号）。その素子としては、高周波を扱うことからガリウム・砒素（ＧａＡｓ）を用いた電界効果トランジスタ（以下ＦＥＴという）を使用する事が多く、これに伴って前記スイッチ回路自体を集積化したモノリシックマイクロ波集積回路（ＭＭＩＣ）の開発が進められている。
図９は、ＧａＡｓ ＦＥＴを用いたＳＰＤＴ(Single Pole Double Throw)と呼ばれる化合物半導体スイッチ回路装置の原理的な回路図を示している。
第１と第２のＦＥＴ１、ＦＥＴ２のソース（又はドレイン）が共通入力端子ＩＮに接続され、各ＦＥＴ１、ＦＥＴ２のゲートが抵抗Ｒ１、Ｒ２を介して第１と第２の制御端子Ｃｔｌ-１、Ｃｔｌ-２に接続され、そして各ＦＥＴのドレイン（又はソース）が第１と第２の出力端子ＯＵＴ１、ＯＵＴ２に接続されたものである。第１と第２の制御端子Ｃｔｌ-１、Ｃｔｌ-２に印加される信号は相補信号であり、Ｈレベルの信号が印加されたＦＥＴがＯＮして、入力端子ＩＮに印加された信号をどちらか一方の出力端子に伝達するようになっている。抵抗Ｒ１、Ｒ２は、交流接地となる制御端子Ｃｔｌ-１、Ｃｔｌ-２の直流電位に対してゲート電極を介して高周波信号が漏出することを防止する目的で配置されている。
ところで、このようなスイッチ回路装置を集積化する場合、ＧａＡｓ基板は半絶縁性ではあるが、基板上にワイヤボンディング用のパッド電極層を直接設けると、隣接した電極間の電気的相互作用は依然として存在する。例えば絶縁強度が弱いため静電破壊が発生したり、高周波の信号が漏れてアイソレーションが悪化するなど、特性的に問題が多くなる。そのため従来の製造方法では、配線層やパッド電極の下に窒化膜を敷いていた。
しかし、窒化膜は硬いため、ボンディング時の圧力でパッド部分に割れが発生する。これを抑制するために窒化膜上のボンディング電極には金メッキを施して対応しているが、金メッキの工程は、工程数も増加する上、コストも増えることになる。そこで、パッド電極下方に窒化膜を設けない技術が開発されている。
図１０から図１２を参照して、図９の如き従来の化合物半導体スイッチ回路装置を構成するＦＥＴ、パッドおよび配線の製造方法の一例を示す。
まず、図１０（Ａ）に示す如く、ＧａＡｓ等で形成されるノンドープの化合物半導体基板５１上に、バッファ層４１を６０００Å程度設け、その上にｎ型エピタキシャル層４２を成長させる。その後全面を約５００Åから６００Åの厚みのアニール用シリコン窒化膜５３で被覆する。
全面にレジスト層５４を設け、ソース領域５６、ドレイン領域５７、ゲート配線６２およびパッド電極９１、９２形成領域上のレジスト層５４を選択的に窓開けするフォトリソグラフィプロセスを行う。続いて、このレジスト層５４をマスクとしてｎ型を与える不純物(２９Ｓｉ＋)のイオン注入を行う。これにより、ｎ＋型のソース領域５６およびドレイン領域５７を形成し、同時にパッド電極９１、９２形成領域およびゲート配線６２下のｎ型エピタキシャル層４２表面に高濃度不純物領域６０を形成する。この高濃度不純物領域６０により、アイソレーションが十分確保できるので、従来絶縁のために設けていた窒化膜を除去することができる。
窒化膜が不必要であれば、ボンディングワイヤの圧着時に窒化膜が割れることを考慮しなくてよいので、従来必要であった金メッキ工程を省くことができる。金メッキ工程は工程数も多く、コストもかかる工程であるので、この工程が省略できれば、製造工程の簡素化およびコスト削減に大きく寄与できる。
図１０（Ｂ）では、全面に新たなレジスト層５８を設け、ＦＥＴの動作領域１８およびゲート配線６２下、パッド電極下の高濃度不純物領域６０のそれぞれ上方部分のレジスト層５８を選択的に残し、その他の部分を窓開けするフォトリソグラフィプロセスを行う。続いて、このレジスト層５８をマスクとして不純物(Ｂ＋またはＨ＋)のイオン注入を行い、レジスト層５８を除去して活性化アニールを行う。これにより、ソースおよびドレイン領域５６、５７と高濃度不純物領域６０は活性化され、バッファ層４１に達する絶縁化領域４５が形成される。
図１１（Ａ）では、まず、第１ソース電極６５および第１ドレイン電極６６の形成領域を選択的に窓開けするフォトリソグラフィプロセスを行い、シリコン窒化膜５３を除去し、引き続いてオーミック金属層６４となるＡｕＧｅ／Ｎｉ／Ａｕの３層を順次真空蒸着して積層する。
その後、リフトオフ、アロイにより第１ソース電極６５および第１ドレイン電極６６を形成する。
次に、図１１（Ｂ）では、ゲート電極６９、第１パッド電極９１およびゲート配線６２の形成領域を選択的に窓開けするフォトリソグラフィプロセスを行う。ゲート電極６９、第１パッド電極９１およびゲート配線６２の形成領域から露出したシリコン窒化膜５３をドライエッチングして、ゲート電極６９形成領域のチャネル層５２を露出し、ゲート配線６２および第１パッド電極９１形成領域のＧａＡｓを露出する。
その後、第２層目の金属層としてのゲート金属層となるＰｔ／Ｔｉ／Ｐｔ／Ａｕを順次真空蒸着して積層する。その後レジスト層を除去してリフトオフによりチャネル層５２にコンタクトするゲート電極６９と、第１パッド電極９１およびゲート配線６２を形成する。
その後、Ｐｔを埋め込む熱処理を施し、ゲート電極６９の一部をチャネル層５２に埋設する。Ｐｔ埋め込みゲートのＦＥＴはＴｉ／Ｐｔ／ＡｕゲートのＦＥＴに比べ、ＯＮ抵抗が低く、耐圧が大きく、優れた電気的特性を持つ。
図１２（Ａ）では、基板５１表面をシリコン窒化膜よりなるパッシベーション膜７２で被覆する。このパッシベーション膜７２上にフォトリソグラフィプロセスを行い、第１ソース電極６５、第１ドレイン電極６６、ゲート電極６９および第１パッド電極９１とのコンタクト孔を形成し、レジスト層を除去する。
その後、基板５１全面に新たなレジスト層を塗布してフォトリソグラフィプロセスを行い、第２ソース電極７５および第２ドレイン電極７６と第２パッド電極９２の形成領域のレジストを選択的に窓開けするフォトリソグラフィプロセスを行う。続いて、第３層目の金属層としてのパッド金属層７４となるＴｉ／Ｐｔ／Ａｕの３層を順次真空蒸着して積層し、第１ソース電極６５、第１ドレイン電極６６および第１パッド電極９１にコンタクトする第２ソース電極７５および第２ドレイン電極７６と第２パッド電極９２が形成される。なお、一部の配線部分はこのパッド金属層を用いて形成されるので、当然その配線部分のパッド金属層は残される。
そして、図１２（Ｂ）に示す如く、第２パッド電極９２上にボンディングワイヤ８０を圧着する（例えば特許文献１参照。）。
特開２００３−００７７２５号公報
上記の如く、パッド電極９１、９２およびゲート配線６２の下に、これらの領域よりもはみ出すように高濃度不純物領域６０を設けることにより、パッド電極９１、９２およびゲート配線６２から基板に延びる空乏層を抑制することができる。従ってパッド電極９１、９２およびゲート配線６２を直接ＧａＡｓ基板に設けても、アイソレーションが十分確保できるので、従来絶縁のために設けていた窒化膜を除去することができる。
窒化膜が不必要であれば、ボンディングワイヤの圧着時に窒化膜が割れることを考慮しなくてよいので、従来必要であった金メッキ工程を省くことができる。金メッキ工程は工程数も多く、コストもかかる工程であるので、この工程が省略できれば、製造工程の簡素化およびコスト削減に大きく寄与できる。
ところが、ＦＥＴの特性向上のため、図１１（Ｂ）のごとく、ゲート電極６９の一部をチャネル層５２に埋め込むと、ボンディングワイヤの圧着時に、問題が多発することが判った。
これは、ゲート電極６９の埋め込み処理により、ゲート金属層６８よりなる第１パッド電極９１においてもその最下層のＰｔが基板材料のＧａやＡｓと反応して合金層を形成しその合金層が硬いためと考えられる。
このため、ボンディングの固着性が悪化したり、基板がえぐれるなどの問題が発生し、歩留低下や信頼性悪化の原因となってしまう。
本発明は上述した諸々の事情に鑑み成されたものであり、第１に、化合物半導体基板上に設けたエピタキシャル層よりなる動作領域と、前記動作領域に設けたソース領域およびドレイン領域と、前記動作領域に一部が埋め込まれたゲート金属層よりなるゲート電極と、前記ソース領域およびドレイン領域表面に設けたオーミック金属層よりなる第１ソース電極および第１ドレイン電極と、前記第１ソース電極および第１ドレイン電極上に設けたパッド金属層よりなる第２ソース電極および第２ドレイン電極と、前記基板に設けた高濃度不純物領域と、前記高濃度不純物領域と直流的に接続し、前記パッド金属層を前記エピタキシャル層表面に直接固着したパッド電極とを具備することにより解決するものである。
また、前記高濃度不純物領域は前記パッド電極よりはみ出して該パッド電極下に設けられることを特徴とするものである。
また、前記高濃度不純物領域は前記パッド電極と離間し、該パッド電極周辺の前記基板に設けられることを特徴とするものである。
また、前記動作領域は、バッファ層、電子供給層、電子走行層、障壁層、キャップ層を積層してなることを特徴とするものである。
また、前記不純物領域により前記パッド電極から前記基板に延びる空乏層の広がりを抑制することを特徴とするものである。
また、前記パッド電極を高周波アナログ信号が伝搬することを特徴とするものである。
また、前記高濃度不純物領域の不純物濃度は、１×１０１７ｃｍ−３以上であることを特徴とするものである。
第２に、動作領域となるエピタキシャル層を積層した化合物半導体基板を準備し、パッド電極形成領域周辺または下方の前記基板に高濃度不純物領域を形成する工程と、前記動作領域の一部にゲート金属層を付着してゲート電極を形成する工程と、前記エピタキシャル層表面にパッド金属層を付着して前記高濃度不純物領域と直流的に接続するパッド電極を形成する工程と、前記パッド電極上にボンディングワイヤを圧着する工程とを具備することにより解決するものである。
第３に、化合物半導体基板に動作領域となるエピタキシャル層を積層し、パッド電極形成領域周辺または下方の前記基板に高濃度不純物領域を形成する工程と、前記動作領域に第１層目の金属層であるオーミック金属層を付着し第１ソースおよび第１ドレイン電極を形成する工程と、前記動作領域の一部に第２層目の金属層であるゲート金属層を付着しゲート電極を形成する工程と、前記第１ソースおよび第１ドレイン電極表面および前記パッド電極形成領域の前記エピタキシャル層表面に第３層目の金属層であるパッド金属層を付着し、第２ソースおよび第２ドレイン電極と、前記高濃度不純物領域と直流的に接続するパッド電極を形成する工程と、前記パッド電極上にボンディングワイヤを圧着する工程とを具備することにより解決するものである。
また、前記高濃度不純物領域は前記パッド電極よりはみ出して該パッド電極下に形成されることを特徴とするものである。
また、前記高濃度不純物領域は前記パッド電極と離間して前記基板に形成されることを特徴とするものである。
また、前記ゲート金属層は最下層がＰｔとなる金属膜を蒸着後、熱処理して前記ゲート金属層の一部を前記動作領域表面に埋め込む工程を具備することを特徴とするものである。
また、前記動作領域は、バッファ層、電子供給層、電子走行層、障壁層、キャップ層を積層して形成することを特徴とするものである。
また、前記高濃度不純物領域は１×１０１７ｃｍ−３以上の不純物濃度に形成されることを特徴とするものである。
本発明に依れば以下の効果が得られる。
第１に、パッド電極部にゲート金属層を配置せず、パッド金属層のみでパッド電極を形成するので、埋め込みゲート電極構造の場合にはパッド電極のワイヤボンド時の不良を防止できる。従来はパッド電極の下層にゲート金属層が設けられており、パッド電極下層のゲート金属層も一部埋め込まれて硬質化し、ワイヤボンド時の不良が多発していた。しかし、本実施形態によれば、これを回避でき、歩留り向上、特性向上を図ることができる。
第２に、パッド電極よりはみ出してパッド電極下方に高濃度不純物領域を設けるので、パッド電極から基板に延びる空乏層を抑制し、従来同様窒化膜を設けない構造であっても十分なアイソレーションを確保できる。
第３に、高濃度不純物領域はパッド電極と離間し、パッド電極周辺の基板に設けられてもよく、パッド金属層のみのパッド電極を直接基板に固着する構造であっても各構成要素間の小さいスペースでアイソレーションを確保できる。
第４に、本発明の製造方法によれば、ゲート金属層が配置されず、パッド金属層のみのパッド電極を実現できる。このため、埋め込みにより硬質化するゲート金属層が配置されないので、ボンディングの固着不良や、基板がえぐれる等の不良が抑制でき、信頼性を向上し、更に歩留りを向上させた化合物半導体装置の製造方法が提供できる。
第５に、パッド電極の下層に埋め込みで硬質化されたゲート金属層が配置されずに、ゲート電極を埋め込んだＦＥＴを形成できるので、ＦＥＴの特性向上を図りなおかつボンディング時の不良を抑制する化合物半導体装置の製造方法が提供できる。
第６に、パッド電極下方の基板に高濃度不純物領域を形成するので、パッド電極から延びる空乏層を抑制し、アイソレーションを向上させた化合物半導体装置の製造方法が提供できる。
第７に、高濃度不純物領域はパッド電極と離間し、パッド電極周辺の基板表面に設けられてもよい。従ってパッド金属層のみのパッド電極を直接基板に固着する構造であっても各構成要素間の小さいスペースでアイソレーションを確保できる化合物半導体装置の製造方法が実現できる。
第８に、ゲート金属層のフォトレジスト工程で使用するマスクパターンを変更するだけで、ＦＥＴ特性の良好な埋め込みゲート電極構造でなおかつワイヤボンド時の不良を回避できる。したがって、工程を増やすことなく信頼性を向上し、歩留りを改善することができる。
第９にＦＥＴをバッファ層、電子供給層、電子走行層、障壁層、キャップ層を積層したＨＥＭＴとすることにより通常のＧａＡｓＦＥＴに比べ大幅に低ＯＮ抵抗化を図れる。
尚、本実施形態は、ＨＥＭＴに限らずＧａＡｓ基板にチャネル層となるｎ型エピタキシャル層を積層して動作領域を形成したＦＥＴであっても同様に実施できる。チャネル層がエピタキシャル層のＦＥＴはチャネル層をイオン注入により形成したＦＥＴの場合と比較して特性的に有利である。特に、スイッチ回路に採用するＦＥＴの場合、最大線型入力パワーを増加させることができる。更に、同一ピンチオフ電圧、同一Ｉｄｓｓであれば、ゲート幅が小さくできるので寄生容量が低減でき、高周波の信号の漏れを抑制し、アイソレーションを向上させることができる。また、スイッチ用途に限らず、例えばアンプ回路に用いるＦＥＴでも同一Ｉｄｓｓでｇｍが高くなり、アンプのゲインを向上させることができる利点がある。
以下に本発明の実施の形態について図１から図８を参照して、一例として図９に示したスイッチ回路装置（ＳＰＤＴ）等を構成する、ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）、電極パッドおよび配線部分について説明する。
図１は、本実施形態の化合物半導体装置の一例を示す図であり、図１（Ａ）は平面図、図１（Ｂ）はａ−ａ線断面図である。また、従来技術と同一構成要素は同一符号とする。
図１（Ａ）（Ｂ）のごとく、基板３０の形成方法は、まず半絶縁性ＧａＡｓ基板３１上にノンドープのバッファ層３２を積層する。バッファ層は複数の層で形成される場合が多い。そして、バッファ層３２上には、電子供給層となるｎ＋ＡｌＧａＡｓ層３３、電子走行層となるノンドープのＩｎＧａＡｓ層３５、電子供給層となるｎ＋ＡｌＧａＡｓ層３３を順次積層する。また、電子供給層３３と電子走行層３５間には、スペーサ層３４が配置される。
電子供給層３３上には、障壁層となるノンドープのＡｌＧａＡｓ層３６を積層し所定の耐圧とピンチオフ電圧を確保し、更にキャップ層となるｎ＋ＧａＡｓ層３７を最上層に積層する。キャップ層３７には、ソース電極、ドレイン電極等の金属層が接続し、高濃度とすることにより、ソース抵抗、ドレイン抵抗を低減しオーミック性を向上させている。
ＨＥＭＴは、電子供給層であるｎ＋ＡｌＧａＡｓ層３３のドナー不純物から発生した電子が、電子走行層３５側へ移動し、電流パスとなるチャネルが形成される。この結果、電子とドナー・イオンは、ヘテロ接合界面を境として空間的に分離されることになる。電子は電子走行層３５を走行するが、電子走行層３５には電子移動度低下の原因となるドナー・イオンが存在しないため、高電子移動度を持つことができる。
また、ＨＥＭＴでは、基板に選択的に形成された絶縁化領域４５で基板を分離することにより、必要なパターンを形成している。ここで、絶縁化領域４５とは、電気的に完全な絶縁ではなく、不純物（Ｂ＋）をイオン注入することによりエピタキシャル層にキャリアのトラップ準位を設け、絶縁化した領域である。
また、本明細書では、ＨＥＭＴを使用したＭＭＩＣにおいて、素子、パッドや配線が隣り合う場合、それらの間のアイソレーションを確保するための不純物領域は、その目的のためにＢ＋注入で絶縁化しない領域を特別に設計し配置することにより形成する。
図１（Ａ）、（Ｂ）のごとく、動作領域３８の、ソース領域およびドレイン領域となる基板のキャップ層３７に第１層目金属層のオーミック金属層（ＡｕＧｅ／Ｎｉ／Ａｕ）よりなる第１ソース電極６５および第１ドレイン電極６６を設ける。ここで、動作領域３８は、絶縁化領域４５で分離され、櫛歯状にソース電極６５、７５、ドレイン電極６６、７６およびゲート電極６９が配置される（予定の）領域をいう。尚、図１（Ｂ）では１組のソース領域３８ｓ、ドレイン領域３８ｄおよびゲート電極６９を示しているが、実際にはソース領域３８ｓまたはドレイン電極３８ｄを共通として複数組隣接して一点鎖線の如く動作領域３８が構成されている（図１（Ａ）参照）。
また、動作領域３８の一部、すなわちソース領域３８ｓおよびドレイン領域３８ｄ間のキャップ層３７をエッチングして、露出したノンドープＡｌＧａＡｓ層３６に第２層目金属層のゲート金属層（Ｐｔ／Ｍｏ）をショットキー接合させてゲート電極６９、ゲート配線６２を設ける。
更に、第１ソース電極６５および第１ドレイン電極６６上に第３層目金属層のパッド金属層７４（Ｔｉ／Ｐｔ／Ａｕ）よりなる第２ソース電極７５および第２ドレイン電極７６を設ける。ソース電極７５、ドレイン電極７６、ゲート電極６９は櫛歯をかみ合わせた形状に配置され、ＨＥＭＴを構成している。
ここで、ゲート電極６９の一部は、基板とのショットキー接合を保ったまま動作領域３８の一部（従来構造のチャネル層５２に相当）に埋設された埋め込みゲート電極となっている。
埋め込みゲート電極とすることによりゲート電極６９断面のドレイン側エッジが丸い形状となり（ソース側エッジも同様）、ゲート電極−ドレイン電極間の電界強度を緩和できるためゲート−ドレイン間の耐圧を大きくすることができる。逆に耐圧を所定の値に設定する場合は、電子供給層であるｎ＋ＡｌＧａＡｓ層３３のドナー不純物濃度をその分高く設定でき、その結果、電子走行層となるノンドープのＩｎＧａＡｓ層３５に流れる電子の数が多くなり、電流密度、チャネル抵抗や高周波歪み特性が大幅に改善できる利点を有する。
パッド電極７７は、ＨＥＭＴから延在されるパッド金属層７４を基板３０表面（キャップ層３７表面）に直接固着して設けられ、高周波アナログ信号が伝搬する。パッド電極７７下方の基板３０表面には、パッド電極７７の全面と直接固着し、周辺部がパッド電極７７よりはみ出した高濃度不純物領域２０が、絶縁化領域４５により分離することにより形成される。
ここで、高濃度不純物領域２０とは不純物濃度が１×１０１７ｃｍ−３以上の領域をいう。図１（Ｂ）の場合は高濃度不純物領域２０の構造はＨＥＭＴのエピタキシャル構造と同じであるが、キャップ層３７（不純物濃度１〜５×１０１８ｃｍ−３程度）を含むため機能的に高濃度不純物領域となる。また、高濃度不純物領域２０はパッド電極７７と直流的に接続している。
半絶縁基板上にパッド電極等の高周波信号経路となっている金属層を直接設けると、高周波信号に応じた空乏層距離の変化により、空乏層が隣接する電極または配線まで到達するとそこで高周波信号の漏れが発生する。
しかし、パッド電極７７下方の基板３０にｎ＋型の高濃度不純物領域２０を設けることにより、不純物がドープされていない基板（半絶縁性で、基板抵抗値は１×１０７Ω・ｃｍ以上）表面と異なり、パッド電極７７下方の不純物濃度を十分高くできる(イオン種 ２９Ｓｉ＋で濃度は１〜５×１０１８ｃｍ−３)。これによりパッド電極７７と基板５１は電気的に分離され、パッド電極７７から隣接する例えばゲート配線６２への空乏層が伸びないので、隣接するパッド電極７７、ゲート配線６２はお互いの離間距離を大幅に近接して設けることが可能となる。
つまり、パッド電極７７の周囲の基板３０に、高濃度不純物領域２０を設けることにより、パッド電極７７を直接基板３０に設けても、アイソレーションが十分確保できる。
なお、高濃度不純物領域２０の構造は、ＨＥＭＴのエピタキシャル構造と同じであり、キャップ層３７を含んでいる。空乏層の広がりの抑制には主にこのキャップ層３７の不純物濃度が寄与している。
また、ゲート電極６９の櫛歯を束ねたゲート配線６２に対しても同様の理由により高濃度不純物領域２０が配置され、ゲート配線６２と直流的に接続している。すなわちこの高濃度不純物領域２０はゲート配線６２の下と周辺の基板３０部分を、絶縁化のためのＢ＋注入で不活性化しないことにより形成される。ゲート配線６２はゲート電極６９と同時に形成されるゲート金属層６８で形成されているため、ゲート配線６２の下はキャップ層３７がエッチングにより除去されている。従ってゲート配線６２の下は障壁層のノンドープのＡｌＧａＡｓ層３６であり、高濃度不純物領域２０は、ゲート配線６２の下には存在せず周辺にのみ存在している。すなわちゲート配線６２に設けられた高濃度不純物領域２０とは実質的にゲート配線６２の周辺のキャップ層３７であるが、ゲート配線６２と周辺のキャップ層３７間の距離はゲート電極６９−ソース領域３８ｓ間距離、ゲート電極６９−ドレイン領域３８ｄ間距離と同じ０．３μｍ程度であるため、ゲート配線６２とその周辺のキャップ層３７は直流的に接続されている。この構造によりゲート配線６２から基板３０に高周波信号が漏れるのを防止している。
また、パッド金属層７４によるパッド配線７８は、基板３０表面に設けられた窒化膜７２上に延在し、ＨＥＭＴとパッド電極７７を接続している。
そして、図の如くパッド配線７８下方の基板３０にも高濃度不純物領域２０を配置するとよい。パッド配線７８下方の高濃度不純物領域２０は、何れの直流電位も印加されないフローティング電位である。高周波アナログ信号が伝搬するパッド配線７８が配置される領域においては窒化膜７２が容量成分となり、高周波信号が窒化膜７２を通過して基板に到達する。そこで、フローティング電位の高濃度不純物領域２０を設けて空乏層の延びを遮断することにより、高周波信号の漏れを防止できる。
パッド電極７７に加えて、ゲート配線６２またはパッド配線７８の下方又は周囲に高濃度不純物領域２０を設けると、更に効果的にアイソレーションを向上できる。
このように、パッド電極７７下方に、高周波信号の漏れを防止する高濃度不純物領域２０を配置することで、従来同様パッド電極７７下の窒化膜を不要にできる。
更に本実施形態のパッド電極７７は、パッド金属層７４を基板に直接固着した構造である。つまり、従来第１パッド電極として形成していたゲート金属層６８をパッド電極７７形成領域に設けず、パッド金属層７４のみでパッド電極７７を形成する。これにより、ＨＥＭＴの特性向上のためゲート電極６９の一部を動作領域３８に埋め込む構造であっても、パッド電極７７において、埋め込み金属の硬質化による悪影響を防ぐことができる。
硬質化した金属層がなければ、パッド金属層７４自体はワイヤボンドに好適な金属層であるので、ワイヤボンド時の不良を防止することができ、歩留および信頼性の悪化を抑制できる。
また、図１（Ｃ）（Ｄ）は高濃度不純物領域２０の他のパターンを示す断面図である。パッド電極７７と高濃度不純物領域２０を直接接続する場合には図１（Ｃ）の如く、高濃度不純物領域２０をパッド電極７７の周辺部下方の基板３０に、パッド電極７７からはみ出して設けてもよい。
更に、図１（Ｄ）のごとく、高濃度不純物領域２０を、パッド電極７７の周辺の基板３０に、パッド電極７７から離間して設けてもよい。すなわち、絶縁化領域４５で分離することにより、パッド電極７７周辺に高濃度不純物領域２０を形成する。高濃度不純物領域２０とパッド電極７７との離間距離は０．１μｍ〜５μｍ程度で有れば、高濃度不純物領域２０は絶縁化された基板を介してパッド電極７７と直流的に十分接続することができる。
またゲート配線６２の周辺にもゲート配線６２と接続する高濃度不純物領域２０を設けると更に効果的であり、パッド配線７８周辺も同様である。図においてはパッド配線７８周辺の高濃度不純物領域２０として、パッド電極７７やゲート配線６２が直流的に接続する高濃度不純物領域２０がそれぞれ配置されているが、パッド電極７７やゲート配線６２が高濃度不純物領域２０と隣接して配置されないパターンの場合には、フローティング電位の高濃度不純物領域２０を配置するとよい。
尚、高濃度不純物領域２０は、パッド電極７７と他の構成要素（ゲート配線６２、パッド配線７８、動作領域３８等）間の高周波信号の漏れを防止するための領域であるので、少なくともこれらが隣り合う領域に配置されていればよい。
例えば、図１（Ｂ）（Ｃ）のごとく、パッド電極７７と直接コンタクトし、パッド電極７７下方の全面（又は周辺）に高濃度不純物領域２０を形成すれば、アイソレーションの向上に効果的である。また、図１（Ｄ）のごとく高濃度不純物領域２０を、パッド電極７７周辺の、パッド電極７７とパッド配線７８またはゲート配線６２間のわずかな隙間に配置すれば、省スペースで高周波信号の漏れを抑制できる。
また、ＨＥＭＴのエピタキシャル構造で、キャップ層３７と障壁層３６の間にさらにＡｌＧａＡｓ層、ＧａＡｓ層の繰り返しやＩｎＧａＰ層があるエピタキシャル構造についても同様に実施できる。
図２から図５を参照して、本発明の化合物半導体装置の製造方法として図１（Ｂ）の構造を例に説明する。
本発明に好適な半導体装置の製造方法は、化合物半導体基板に動作領域となるエピタキシャル層を積層し、パッド電極形成領域周辺または下方の前記基板に高濃度不純物領域を形成する工程と、前記動作領域に第１層目の金属層であるオーミック金属層を付着し第１ソースおよび第１ドレイン電極を形成する工程と、前記動作領域の一部に第２層目の金属層であるゲート金属層を付着しゲート電極を形成する工程と、前記第１ソースおよび第１ドレイン電極表面および前記パッド電極形成領域の前記エピタキシャル層表面に第３層目の金属層であるパッド金属層を付着し、第２ソースおよび第２ドレイン電極と、前記高濃度不純物領域と直流的に接続するパッド電極を形成する工程と、前記パッド電極上にボンディングワイヤを圧着する工程と、から構成される。
第１工程（図２）：化合物半導体基板に動作領域となるエピタキシャル層を積層し、パッド電極形成領域周辺または下方の前記基板に高濃度不純物領域を形成する工程。
まず、図２（Ａ）のごとく、バッファ層、電子供給層、チャネル層、障壁層およびキャップ層となるエピタキシャル層が積層された基板３０を準備する。
すなわち、基板３０の形成は、半絶縁性ＧａＡｓ基板３１上にノンドープのバッファ層３２を積層する。バッファ層は複数の層で形成される場合が多く、その膜厚はトータル数千Å程度である。バッファ層３２は、不純物が添加されていない高抵抗層である。
バッファ層３２上に、電子供給層となるｎ＋ＡｌＧａＡｓ層３３、スペーサ層３４、電子走行層となるノンドープＩｎＧａＡｓ層３５、スペーサ層３４、電子供給層となるｎ＋ＡｌＧａＡｓ層３３を順次形成する。電子供給層３３には、ｎ型不純物（例えばＳｉ）が２〜４×１０１８ｃｍ−３程度に添加されている。
電子供給層３３上には、所定の耐圧とピンチオフ電圧を確保するため、障壁層３６となるノンドープのＡｌＧａＡｓ層を積層し、更にキャップ層となるｎ＋ＧａＡｓ層３７を最上層に積層する。
基板３０全面を約４００Åから５００Åの厚みのアニール用シリコン窒化膜５３で被覆し、チップの最外周又は、マスクの所定の領域の基板３０をエッチングして合わせマーク（不図示）を形成する。
その後、図２（Ｂ）のごとく、新たなレジスト層（不図示）を形成し、絶縁化領域を形成するため、絶縁化領域４５の形成領域のレジスト層（不図示）を選択的に窓開けするフォトリソグラフィプロセスを行う。その後、このレジスト層をマスクとして基板３０表面に、ドーズ量１×１０１３ｃｍ−２、加速電圧１００ＫｅＶ程度で不純物（例えばＢ＋）のイオン注入を行う。
その後、レジスト層を除去して活性化アニール（５００℃、３０秒程度）を行う。これにより絶縁化領域４５が形成され、動作領域３８および高濃度不純物領域２０が分離される。続いて表面の窒化膜５３を全面除去する。
高濃度不純物領域２０は、パッド電極７７およびゲート配線６２、パッド配線７８のそれぞれの形成領域の下方の基板に形成される。後の工程で、パッド電極７７およびゲート配線６２とそれぞれの形成領域の下方の基板に形成される高濃度不純物領域２０とは共に直流的に接続されるが、パッド配線７８とその形成領域の下方の基板に形成される高濃度不純物領域２０とは窒化膜で隔てられるため直流的には接続されず、パッド配線７８に対して設けられた高濃度不純物領域２０は何れの直流電位も印加されないフローティング電位の高濃度不純物領域２０となる。
前述の如く、高濃度不純物領域２０により、後の工程で形成されるパッド電極（ゲート配線、パッド配線も同様）から基板に延びる空乏層を抑制し、高周波信号の漏れを防止できる。
第２工程（図３）：第１層目の金属層であるオーミック金属層を付着し第１ソースおよび第１ドレイン電極を形成する工程。
図３（Ａ）のごとく、新たなレジスト層６３を形成する。第１ソース電極６５および第１ドレイン電極６６の形成領域を選択的に窓開けするフォトリソグラフィプロセスを行い、動作領域３８を露出し、オーミック金属層６４となるＡｕＧｅ／Ｎｉ／Ａｕの３層を順次真空蒸着して積層する。
その後、図３（Ｂ）のごとく、レジスト層６３を除去して、リフトオフにより動作領域３８にコンタクトした第１ソース電極６５および第１ドレイン電極６６を残す。引き続いて合金化熱処理により動作領域３８表面と、第１ソース電極６５および第１ドレイン電極６６のオーミック接合を形成する。更に、全面に再び窒化膜５３を形成する。
第３工程（図４）：動作領域の一部に第２層目の金属層であるゲート金属層を付着しゲート電極を形成する工程。
まず図４（Ａ）では、新たなレジスト層６７を形成し、ゲート電極６９、およびゲート配線６２の形成領域を選択的に窓開けするフォトリソグラフィプロセスを行う。ゲート電極６９、およびゲート配線６２の形成領域に露出した窒化膜５３をドライエッチングして、ゲート電極６９およびゲート配線６２のそれぞれの形成領域の基板３０（キャップ層３７）を露出する。
次に、図４（Ｂ）では、レジスト層６７をそのままに、露出したキャップ層３７をエッチングにより除去し、ゲート金属層がショットキー接合を形成する障壁層３６を露出する。細部の図示は省略するが、キャップ層３７は後に形成されるゲート電極から０．３μｍの距離になるようサイドエッチされる。このゲート電極部分のキャップ層３７のエッチングがそのままソース領域３８ｓ、ドレイン領域３８ｄの形成となる。すなわちソース領域３８ｓ、ドレイン領域３８ｄはゲート電極形成中に自動的に形成される。
図４（Ｃ）では、第２層目の電極として埋め込みゲート金属層６８となるＰｔ／Ｍｏの２層を順次真空蒸着して積層する。
その後、図４（Ｄ）のごとく、リフトオフによりレジスト層６７を除去し、ゲート金属層６８の最下層のＰｔを埋め込む熱処理を施す。これにより、ゲート電極６９の一部は基板とのショットキー接合を保ったまま動作領域３８の一部の障壁層３６に埋設される。ここで、障壁層３６は、このゲート電極６９の埋め込み分を考慮して、所望のＨＥＭＴ特性を得られるように厚く形成しておく。
これにより、ゲート電極６９の断面形状においてドレイン側のエッジの形状が丸くなり（ソース側エッジも同様）、ゲート電極−ドレイン電極間の電界強度が緩和され、その分電子供給層であるｎ＋ＡｌＧａＡｓ層３３のドナー不純物濃度を高く設定でき、その結果電子走行層となるノンドープのＩｎＧａＡｓ層３５に流れる電子の数が多くなるので、電流密度、チャネル抵抗や高周波歪み特性が大幅に改善できる利点を有する。尚、ゲート電極６９は、ソース領域３８ｓ、ドレイン領域３８ｄとなるキャップ層３７と直流的に接続するが、全く同様に、ゲート配線６２も基板表面に埋め込まれ、周辺の高濃度不純物領域２０と直流的に接続する。そして埋め込まれた一部が硬質化するが、ゲート配線６２にワイヤボンドのような外力がかかることはないので、問題はない。
第４工程（図５）：第１ソースおよび第１ドレイン電極表面およびパッド電極形成領域の基板表面に第３層目の電極としてパッド金属層を付着し、第２ソースおよび第２ドレイン電極と、高濃度不純物領域と直流的に接続するパッド電極を形成する工程。
図５（Ａ）のごとく、ゲート電極６９、ゲート配線６２を形成した後、ゲート電極６９周辺の動作領域３８を保護するために、基板３０表面はシリコン窒化膜よりなるパッシベーション膜７２で被覆される。
次に図５（Ｂ）のごとく、このパッシベーション膜７２上にレジスト層（不図示）を設け、フォトリソグラフィプロセスを行い、第１ソース電極６５、第１ドレイン電極６６のコンタクト部に対して選択的にレジスト（不図示）の窓開けを行い、その部分のパッシベーション膜７２および窒化膜５３をドライエッチングする。
また同時にパッド電極形成領域に対して選択的にレジストの窓開けを行い、その部分のパッシベーション膜７２および窒化膜５３をドライエッチングし、レジスト層を除去する。
これにより、第１ソース電極６５および第１ドレイン電極６６上のパッシベーション膜７２にコンタクト孔が形成され、パッド電極形成領域の基板３０（キャップ層３８）表面が露出する。
更に図５（Ｃ）のごとく、基板３０全面に新たなレジスト層（不図示）を塗布してフォトリソグラフィプロセスを行い、第２ソース電極７５および第２ドレイン電極７６、およびパッド電極７７、パッド配線７８のそれぞれの形成領域上のレジスト層を選択的に窓開けするフォトリソグラフィプロセスを行う。
続いて、第３層目の電極としてのパッド金属層７４となるＴｉ／Ｐｔ／Ａｕの３層を順次真空蒸着して積層し、レジスト層を除去してリフトオフにより第１ソース電極６５、第１ドレイン電極６６にコンタクトする第２ソース電極７５および第２ドレイン電極７６を形成する。
同時に、基板と直接固着するパッド電極７７を形成し、窒化膜７２上に所定のパターンのパッド配線７８を形成する。パッド電極７７は図ではパッド電極７７下方全面に設けられた高濃度不純物領域２０と直接コンタクトし、直流的に接続する。またパッド配線７８は、下方に窒化膜７２、５３が配置されているため、パッド配線７８に高周波信号が通過すると、窒化膜が容量成分となり基板に高周波信号が漏れる。しかし、本実施形態の如く、下方に高濃度不純物領域２０を配置することにより、直流的な接続はなくても高周波信号の漏れを防止できる。
第５工程（図１（Ｂ））：パッド電極上にボンディングワイヤを圧着する工程。
化合物半導体スイッチ回路装置は前工程を完成すると、組み立てを行う後工程に移される。半導体ウエハはダイシングされて、個別の半導体チップに分離され、フレーム（図示せず）にこの半導体チップを固着した後、ボンディングワイヤ８０で半導体チップのパッド電極７７と所定のリード（図示せず）とを接続する。ボンディングワイヤ８０としては金細線を用い、周知のボールボンディングで接続される。その後、トランスファーモールドされて樹脂パッケージングが施される。
本実施形態では、パッド電極７７は、パッド金属層７４のみで構成されており、従来の如く、下層にゲート金属層６８が配置されない。従って、ＦＥＴを埋め込みゲート電極構造にする際、埋め込みゲート金属が硬質化しても、パッド電極７７に影響を及ぼすことはない。本来パッド金属層７４そのものは、ワイヤボンドに好適な材料であるので、硬質化する金属層が配置されなければ良好なボンディングが実現できる。
尚、第１工程の絶縁化領域４５を形成するパターンを変えることにより、図１（Ｃ）のごときパッド電極７７周辺部でパッド電極７７と直接コンタクトする高濃度不純物領域２０が形成できる。また、図１（Ｄ）のパッド電極７７周辺でパッド電極７７と離間して配置され、直流的に接続する高濃度不純物領域２０も、絶縁化領域４５のパターンを変更することにより形成できる。
また、ＨＥＭＴのエピタキシャル構造で、キャップ層３７と障壁層３６の間にさらに
ＡｌＧａＡｓ層、ＧａＡｓ層の繰り返しやＩｎＧａＰ層があるエピタキシャル構造についても同様に実施できる。
次に、図６から図８を参照して、本発明の第２の実施形態を説明する。第２の実施形態は基板がＧａＡｓ基板であり、エピタキシャル層を積層して動作領域としたＦＥＴの場合である。
なお、第１の実施形態のＨＥＭＴとは基板構造が異なるが、パッド電極７７や配線はほぼ同様の構成であり、重複箇所については詳細な説明を省略する。
図６のごとく、基板は、ＧａＡｓ等で形成されるノンドープの化合物半導体基板５１上に、リークを抑えるためのバッファ層４１を６０００Å程度設け、その上にｎ型エピタキシャル層４２を成長させたものである。バッファ層４１はノンドープまたは基板リーク防止用に不純物が導入されたエピタキシャル層であり、ｎ型エピタキシャル層４２（２×１０１７ｃｍ−３、１１００Å）を成長させる。尚、ｎ型エピタキシャル層４２はチャネル層５２となる領域である。
つまり第２の実施形態の動作領域１８は、ｎ型エピタキシャル層４２にｎ型を与える不純物(２９Ｓｉ＋)をイオン注入したソース領域５６およびドレイン領域５７と、両領域間のチャネル層５２により構成される。
そして、パッド電極７７、パッド配線７８、ゲート配線６２下方にもｎ型を与える不純物(２９Ｓｉ＋)のイオン注入を行い、高濃度不純物領域６０が設けられる。
ソース領域５６およびドレイン領域５７には第１層目金属層のオーミック金属層６４（ＡｕＧｅ／Ｎｉ／Ａｕ）よりなる第１ソース電極６５および第１ドレイン領域６６を設ける。
また、チャネル層５２に第２層目金属層のゲート金属層（Ｐｔ／Ｍｏ）を付着してゲート電極６９を設ける。更に、第１ソース電極６５および第１ドレイン電極６６上に第３層目金属層のパッド金属層７４（Ｔｉ／Ｐｔ／Ａｕ）よりなる第２ソース電極７５および第２ドレイン電極７６を設ける。尚、図６では一組のソース電極７５、ドレイン電極７６、ゲート電極６９を図示しているが、実際にはこれらは櫛歯をかみ合わせた形状に配置され、ＦＥＴの動作領域１８を構成している（図１（Ａ）の動作領域３８と同様）。
そして、ゲート電極６９は、基板とのショットキー接合を保ったままチャネル層５２に一部が埋設された埋め込みゲート電極となっている。
パッド電極７７は、ＦＥＴから延在されるパッド金属層７４を基板表面に直接固着して設けられる。パッド電極７７下方には、パッド電極７７全面とコンタクトする高濃度不純物領域６０が設けられる。高濃度不純物領域６０は、不純物濃度が１×１０１７ｃｍ−３以上であり、高周波アナログ信号が伝搬するパッド電極７７と直流的に接続し、パッド電極７７から基板に延びる空乏層を抑制している。
図６の如く高濃度不純物領域６０は、パッド配線７８や、ゲート配線６２下方に配置すると更にアイソレーションの向上に効果的である。
また、高濃度不純物領域６０は、図１（Ｃ）のごとく、パッド電極７７周辺部の下方に設けられてパッド電極７７と直接接続してもよいし、図１（Ｄ）の如くパッド電極７７と離間してパッド電極７７周辺の基板表面に設けられてもよい。この場合、高濃度不純物領域６０と、パッド電極７７との離間距離は０．１μｍ〜５μｍ程度で有れば、高濃度不純物領域６０は基板を介してパッド電極７７と直流的に十分接続することができる。
図７および図８は、第２の実施形態の化合物半導体装置の製造方法を説明する断面図である。
第１工程（図７）：まず、図７（Ａ）の如く、ＧａＡｓ等で形成されるノンドープの化合物半導体基板５１上に、リークを抑えるためのバッファ層４１を６０００Å程度設ける。このバッファ層４１はノンドープまたは基板リーク防止用に不純物が導入されたエピタキシャル層である。その上にｎ型エピタキシャル層４２（２×１０１７ｃｍ−３、１１００Å）を成長させる。その後全面を約５００Åから６００Åの厚みのアニール用シリコン窒化膜５３で被覆する。
次に、図７（Ｂ）のごとく、全面にレジスト層５４を設け、ソース領域５６、ドレイン領域５７、パッド電極７７、パッド配線７８、ゲート配線６２のそれぞれの形成領域上のレジスト層５４を選択的に窓開けするフォトリソグラフィプロセスを行う。続いて、このレジスト層５４をマスクとしてソース領域５６およびドレイン領域５７、パッド電極７７、パッド配線７８、ゲート配線６２の下方となる基板表面にｎ型を与える不純物(２９Ｓｉ＋)のイオン注入を行う。これにより、ｎ＋型のソース領域５６およびドレイン領域５７を形成し、同時にパッド電極７７、パッド配線７８、ゲート配線６２の下方となる基板表面に高濃度不純物領域６０（不純物濃度：１×１０１７ｃｍ−３以上）を形成する。
ソース領域５６およびドレイン領域５７は、ｎ型エピタキシャル層４２によるチャネル層５２に隣接して設けられ、動作領域１８を構成する。
ｎ型エピタキシャル層４２をチャネル層５２として利用すると、ＦＥＴのチャネル層をイオン注入により形成した場合と比較して、チャネル層５２の濃度は深さ方向に均一となる。例えば、ｎ型エピタキシャル層によりチャネル層を形成した方が、スイッチ回路に採用するＦＥＴとして、電流密度が高い分最大線型入力パワーを増加させることができ、寄生容量が低減できるなどの利点がある。
また、スイッチ用途に限らず、例えばアンプに用いるＦＥＴでもｇｍが高くアンプのゲイン特性が良くなる利点がある。
次に、図７（Ｃ）のごとく、動作領域１８および高濃度不純物領域６０を除く全領域に絶縁化層４５を形成する。
第２の実施形態では、ｎ型エピタキシャル層４２に選択的にｎ＋型不純物領域を設けた動作領域１８および高濃度不純物領域６０をそれぞれ分離する必要がある。つまり、全面に新たなレジスト層５８を設け、ＦＥＴの動作領域１８およびパッド電極７７（パッド配線７８、ゲート配線６２も同様）下方の高濃度不純物領域６０上のレジスト層５８を選択的に残し、その他の部分を窓開けするフォトリソグラフィプロセスを行う。続いて、このレジスト層５８をマスクとしてＧａＡｓ表面に、ドーズ量１×１０１３ｃｍ−２、加速電圧１００ＫｅＶ程度で不純物(Ｂ＋またはＨ＋)のイオン注入を行う。
その後、図７（Ｄ）のごとくレジスト層５８を除去して活性化アニールを行う。これにより、ソースおよびドレイン領域５６、５７と高濃度不純物領域６０は活性化され、動作領域１８および高濃度不純物領域６０を分離する絶縁化層４５が形成される。前にも述べたが、この絶縁化層４５は電気的に完全な絶縁層ではなく、不純物がイオン注入されたエピタキシャル層である。
図８には、第２工程から第４工程を説明する。
まず、第１の実施形態と同様の第２工程により第１ソース電極６５および第１ドレイン電極６６を形成し（図８（Ａ））、第３工程によりゲート電極６９およびゲート配線６２を形成する。ゲート電極６９はチャネル層とのショットキー接合を形成したまま、一部が埋め込まれる。また、ゲート配線６２も一部が基板表面に埋め込まれるが、パッド電極７７形成領域にはゲート金属層が形成されない（図８（Ｂ））。
そして第４工程において図８（Ｃ）のごとく、フォトリソグラフィ工程により、パッド電極７７およびパッド配線７８の形成領域を選択的にレジストから露出させ、パッド金属層７４を全面に堆積する。リフトオフにより、パッド電極７７およびパッド配線７８を形成する。パッド電極７７は、高濃度不純物領域６０と直流的に接続し、基板に直接固着する。すなわちパッド電極７７は、パッド金属層７４のみで形成されており、ＦＥＴ特性向上のため埋め込みゲート電極構造としても、ワイヤボンド時の不良を抑制できる。
パッド配線７８は窒化膜７２上で所望の配線パターンで形成される。そして同時にパッド金属層７４からなる第２ソース電極７５、第２ドレイン電極７６が形成される。
そして、第５工程によりボンディングワイヤを固着して、図６に示す最終構造を得る。
尚、パッド電極７７と直流的に接続する高濃度不純物領域６０のパターンと、ゲート配線６２、パッド配線７８に設けられた高濃度不純物領域６０のパターンは、集積化のパターンにより適宜組み合わせが可能である。
本発明を説明するための（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図である。 本発明を説明するための断面図である。 本発明を説明するための断面図である。 本発明を説明するための断面図である。 本発明を説明するための断面図である。 本発明を説明するための断面図である。 本発明を説明するための断面図である。 本発明を説明するための断面図である。 従来技術を説明するための回路図である。 従来技術を説明するための断面図である。 従来技術を説明するための断面図である。 従来技術を説明するための断面図である。
符号の説明
１８ 動作領域
４１ バッファ層
４２ ｎ型エピタキシャル層
４５ 絶縁化領域
３０ 基板
３１ 半絶縁性ＧａＡｓ基板
３２ バッファ層
３３ 電子供給層
３４ スペーサ層
３５ 電子走行層
３６ 障壁層
３７ キャップ層
５１ 基板
５２ チャネル層
５３ 窒化膜
５４、５８、６３、６７、 レジスト
３８ 動作領域
３８ｓ ソース領域
３８ｄ ドレイン領域
５６ ソース領域
５７ ドレイン領域
６０、２０ 高濃度不純物領域
６４ オーミック金属層
６５ 第１ソース電極
６６ 第１ドレイン電極
６８ ゲート金属層
６９ ゲート電極
６２ ゲート配線
７２ パッシベーション膜
７４ パッド金属層
７５ 第２ソース電極
７６ 第２ドレイン電極
７７ パッド電極
７８ パッド配線
８０ ボンディングワイヤ
９１ 第１パッド電極
９２ 第２パッド電極

Claims (14)

  1. 化合物半導体基板上に設けたエピタキシャル層よりなる動作領域と、
    前記動作領域に設けたソース領域およびドレイン領域と、
    前記動作領域に一部が埋め込まれたゲート金属層よりなるゲート電極と、
    前記ソース領域およびドレイン領域表面に設けたオーミック金属層よりなる第１ソース電極および第１ドレイン電極と、
    前記第１ソース電極および第１ドレイン電極上に設けたパッド金属層よりなる第２ソース電極および第２ドレイン電極と、
    前記基板に設けた高濃度不純物領域と、
    前記高濃度不純物領域と直流的に接続し、前記パッド金属層を前記エピタキシャル層表面に直接固着したパッド電極とを具備することを特徴とする化合物半導体装置。
  2. 前記高濃度不純物領域は前記パッド電極よりはみ出して該パッド電極下に設けられることを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記高濃度不純物領域は前記パッド電極と離間し、該パッド電極周辺の前記基板に設けられることを特徴とする請求項１に記載の化合物半導体装置。
  4. 前記動作領域は、バッファ層、電子供給層、電子走行層、障壁層、キャップ層を積層してなることを特徴とする請求項１に記載の化合物半導体装置。
  5. 前記不純物領域により前記パッド電極から前記基板に延びる空乏層の広がりを抑制することを特徴とする請求項１に記載の化合物半導体装置。
  6. 前記パッド電極を高周波アナログ信号が伝搬することを特徴とする請求項１に記載の化合物半導体装置。
  7. 前記高濃度不純物領域の不純物濃度は、１×１０１７ｃｍ−３以上であることを特徴とする請求項１に記載の化合物半導体装置。
  8. 動作領域となるエピタキシャル層を積層した化合物半導体基板を準備し、パッド電極形成領域周辺または下方の前記基板に高濃度不純物領域を形成する工程と、
    前記動作領域の一部にゲート金属層を付着してゲート電極を形成する工程と、
    前記エピタキシャル層表面にパッド金属層を付着して前記高濃度不純物領域と直流的に接続するパッド電極を形成する工程と、
    前記パッド電極上にボンディングワイヤを圧着する工程とを具備することを特徴とする化合物半導体装置の製造方法。
  9. 化合物半導体基板に動作領域となるエピタキシャル層を積層し、パッド電極形成領域周辺または下方の前記基板に高濃度不純物領域を形成する工程と、
    前記動作領域に第１層目の金属層であるオーミック金属層を付着し第１ソースおよび第１ドレイン電極を形成する工程と、
    前記動作領域の一部に第２層目の金属層であるゲート金属層を付着しゲート電極を形成する工程と、
    前記第１ソースおよび第１ドレイン電極表面および前記パッド電極形成領域の前記エピタキシャル層表面に第３層目の金属層であるパッド金属層を付着し、第２ソースおよび第２ドレイン電極と、前記高濃度不純物領域と直流的に接続するパッド電極を形成する工程と、
    前記パッド電極上にボンディングワイヤを圧着する工程とを具備することを特徴とする化合物半導体装置の製造方法。
  10. 前記高濃度不純物領域は前記パッド電極よりはみ出して該パッド電極下に形成されることを特徴とする請求項８または請求項９に記載の化合物半導体装置の製造方法。
  11. 前記高濃度不純物領域は前記パッド電極と離間して前記基板に形成されることを特徴とする請求項８または請求項９に記載の化合物半導体装置の製造方法。
  12. 前記ゲート金属層は最下層がＰｔとなる金属膜を蒸着後、熱処理して前記ゲート金属層の一部を前記動作領域表面に埋め込む工程を具備することを特徴とする請求項８または請求項９に記載の化合物半導体装置の製造方法。
  13. 前記動作領域は、バッファ層、電子供給層、電子走行層、障壁層、キャップ層を積層して形成することを特徴とする請求項８または請求項９に記載の化合物半導体装置の製造方法。
  14. 前記高濃度不純物領域は１×１０１７ｃｍ−３以上の不純物濃度に形成されることを特徴とする請求項８または請求項９に記載の化合物半導体装置の製造方法。
JP2004175700A 2004-06-14 2004-06-14 化合物半導体装置およびその製造方法 Pending JP2005353992A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004175700A JP2005353992A (ja) 2004-06-14 2004-06-14 化合物半導体装置およびその製造方法
TW94111458A TWI258222B (en) 2004-06-14 2005-04-12 Compound semiconductor device and method of manufacturing the same
KR20050048331A KR100710775B1 (ko) 2004-06-14 2005-06-07 화합물 반도체 장치 및 그 제조 방법
CNB2005100778803A CN100463228C (zh) 2004-06-14 2005-06-13 化合物半导体装置及其制造方法
US11/150,471 US20050277255A1 (en) 2004-06-14 2005-06-13 Compound semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004175700A JP2005353992A (ja) 2004-06-14 2004-06-14 化合物半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005353992A true JP2005353992A (ja) 2005-12-22

Family

ID=35461071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004175700A Pending JP2005353992A (ja) 2004-06-14 2004-06-14 化合物半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US20050277255A1 (ja)
JP (1) JP2005353992A (ja)
KR (1) KR100710775B1 (ja)
CN (1) CN100463228C (ja)
TW (1) TWI258222B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012111393A1 (ja) * 2011-02-15 2012-08-23 シャープ株式会社 半導体装置
JP2014007296A (ja) * 2012-06-25 2014-01-16 Advanced Power Device Research Association 半導体装置及び半導体装置の製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004023555A1 (ja) 2002-09-09 2004-03-18 Sanyo Electric Co., Ltd. 保護素子
JP4535668B2 (ja) * 2002-09-09 2010-09-01 三洋電機株式会社 半導体装置
JP2004260139A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体装置
JP4939749B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
JP4939750B2 (ja) * 2004-12-22 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 化合物半導体スイッチ回路装置
TW200642268A (en) * 2005-04-28 2006-12-01 Sanyo Electric Co Compound semiconductor switching circuit device
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US8044432B2 (en) * 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
KR20090122965A (ko) * 2007-02-23 2009-12-01 스카이워크스 솔루션즈, 인코포레이티드 저손실, 저고조파 및 향상된 선형성 성능을 가진 고주파 스위치
CN101359686B (zh) * 2007-08-03 2013-01-02 香港科技大学 可靠的常关型ⅲ-氮化物有源器件结构及相关方法和系统
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
CN101533813B (zh) * 2009-04-21 2012-03-21 上海宏力半导体制造有限公司 一种降低寄生电容的接触焊盘及其制备方法
JP6222002B2 (ja) * 2014-08-22 2017-11-01 トヨタ自動車株式会社 電流遮断装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471077A (en) * 1991-10-10 1995-11-28 Hughes Aircraft Company High electron mobility transistor and methode of making
JP3376078B2 (ja) * 1994-03-18 2003-02-10 富士通株式会社 高電子移動度トランジスタ
JP2581452B2 (ja) * 1994-06-06 1997-02-12 日本電気株式会社 電界効果トランジスタ
CN1155774A (zh) * 1995-11-06 1997-07-30 三菱电机株式会社 半导体器件
JPH10223651A (ja) * 1997-02-05 1998-08-21 Nec Corp 電界効果トランジスタ
JP3272259B2 (ja) * 1997-03-25 2002-04-08 株式会社東芝 半導体装置
US6472300B2 (en) * 1997-11-18 2002-10-29 Technologies And Devices International, Inc. Method for growing p-n homojunction-based structures utilizing HVPE techniques
JP4507285B2 (ja) * 1998-09-18 2010-07-21 ソニー株式会社 半導体装置及びその製造方法
JP3716906B2 (ja) * 2000-03-06 2005-11-16 日本電気株式会社 電界効果トランジスタ
JP2003007724A (ja) * 2001-06-18 2003-01-10 Sanyo Electric Co Ltd 化合物半導体装置の製造方法
JP2003007725A (ja) * 2001-06-18 2003-01-10 Sanyo Electric Co Ltd 化合物半導体装置の製造方法
US6580107B2 (en) * 2000-10-10 2003-06-17 Sanyo Electric Co., Ltd. Compound semiconductor device with depletion layer stop region
US6797990B2 (en) * 2001-06-29 2004-09-28 Showa Denko Kabushiki Kaisha Boron phosphide-based semiconductor device and production method thereof
JP4535668B2 (ja) * 2002-09-09 2010-09-01 三洋電機株式会社 半導体装置
JP2004260139A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体装置
JP2005353991A (ja) * 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 半導体装置
JP2005353993A (ja) * 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 化合物半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012111393A1 (ja) * 2011-02-15 2012-08-23 シャープ株式会社 半導体装置
JP5712231B2 (ja) * 2011-02-15 2015-05-07 シャープ株式会社 半導体装置
JP2014007296A (ja) * 2012-06-25 2014-01-16 Advanced Power Device Research Association 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
TW200541083A (en) 2005-12-16
TWI258222B (en) 2006-07-11
KR100710775B1 (ko) 2007-04-24
US20050277255A1 (en) 2005-12-15
KR20060048222A (ko) 2006-05-18
CN1747182A (zh) 2006-03-15
CN100463228C (zh) 2009-02-18

Similar Documents

Publication Publication Date Title
KR101045573B1 (ko) Ⅲ족 질화물 인헨스먼트 모드 소자
JP2005353992A (ja) 化合物半導体装置およびその製造方法
US11881479B2 (en) Nitride semiconductor device
KR100742050B1 (ko) 화합물 반도체 장치
JP2000196029A (ja) 半導体装置とその製造方法
US20060273396A1 (en) Semiconductor device and manufacturing method thereof
JP4236442B2 (ja) スイッチ回路装置
US7294900B2 (en) Compound semiconductor device and manufacturing method thereof
KR100684241B1 (ko) 반도체 장치 및 그 제조 방법
JP2004134589A (ja) 半導体装置
JP2005353991A (ja) 半導体装置
WO1997045877A1 (fr) Dispositif semi-conducteur et sa fabrication
KR100621502B1 (ko) 화합물 반도체 장치의 제조 방법
TW591805B (en) Manufacturing method for compound semiconductor device
CN112802802B (zh) 基于su-8光阻胶的半导体功率器件及其制备方法和包括其的功率模块
JP2004134434A (ja) スイッチ回路装置および化合物半導体装置の製造方法
JPH07321127A (ja) 化合物半導体装置及びその製造方法
CN115668506A (zh) 半导体装置、半导体模块和电子设备
JP2001332555A (ja) 化合物半導体装置の製造方法
JP2004134588A (ja) 半導体装置の製造方法
JP2002118121A (ja) 化合物半導体装置の製造方法
JP2004186537A (ja) スイッチ回路装置および化合物半導体装置の製造方法
JP2006165021A (ja) スイッチ集積回路装置およびその製造方法
JP2002231732A (ja) 化合物半導体装置の製造方法
JP2004134433A (ja) スイッチ回路装置および化合物半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090203