JP2005208448A - 表示装置および表示装置の駆動方法 - Google Patents

Abstract

【課題】水平クロックパルスＨＣＫ，ＨＣＫＸの位相合わせを行うための位相調整回路を設けることで、電源ライン、接地ラインの電位に揺れノイズが大きく発生し、また水平駆動系のレイアウト面積も大きくなるとともに消費電力も増大する。
【解決手段】点順次駆動方式のアクティブマトリクス型液晶表示装置において、２相の水平クロックパルスＨＣＫ，ＨＣＫＸよりもタイミング精度の高い単相のクロックパルスＤＣＫ１，ＤＣＫ２からクロックパルスＤＣＫ１，ＤＣＫ１ＸおよびＤＣＫ２，ＤＣＫ２Ｘを生成し、これらクロックパルスＤＣＫ１，ＤＣＫ１ＸおよびＤＣＫ２，ＤＣＫ２Ｘを、シフトレジスタ１３１から順に出力される転送パルスＨ１〜Ｈ４に同期して抜き取ってサンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰ４，ＳＰ４Ｘとして用いることで、水平クロックパルスＨＣＫ，ＨＣＫＸについての位相調整回路を用いなくて済むようにする。
【選択図】図１

Description

本発明は、表示装置および表示装置の駆動方法に関し、特に電気光学素子を含む画素が行列状に２次元配置されてなる画素アレイ部を具備する表示装置および当該表示装置の駆動方法に関する。

電気光学素子を含む画素が行列状に２次元配置されてなる表示装置、例えば電気光学素子として液晶セルを用いてなる液晶表示装置では、近年、低消費電力化を図るために、透明絶縁基板上に画素が行列状に２次元配置されてなる液晶パネルに対して、クロック信号等をパネル外部から供給する周辺回路の低電圧化が進められている。

一方、画素のスイッチング素子として、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)を用いてなるアクティブマトリクス型液晶表示装置では、ＴＦＴの駆動能力が低く、また液晶のダイナミックが例えば９［Ｖ］程度であることから、パネル外部から供給される論理レベル（例えば、５［Ｖ］程度もしくはそれ以下）のクロック信号をそのまま用いることはできない。

そのため、アクティブマトリクス型液晶表示装置では、液晶パネル上にレベルシフト回路を配置して、パネル外部から入力される論理レベルのクロック信号を、当該レベルシフト回路によって液晶の駆動に必要な振幅のクロック信号にレベルシフト（レベル変換）するようにしている。パネル外部から入力されるクロック信号としては、例えば水平駆動系（水平走査系）で用いられる水平クロックパルスが挙げられる。

ここで、水平クロックパルスのレベルシフトについて述べる。図４に示すように、液晶パネル１０１内部には、例えば５［Ｖ］振幅の互いに逆相の２相の水平クロックパルスｈｃｋ，ｈｃｋｘがパネル外部から入力される。これら２相の水平クロックパルスｈｃｋ，ｈｃｋｘは、レベルシフト（Ｌ／Ｓ）回路１０２によって例えば１５［Ｖ］振幅の単相のクロックパルスにレベルシフトされる。そして、逆相パルス生成回路１０３において、レベルシフト後の単相のクロックパルスに基づいて、１５［Ｖ］振幅の互いに逆相の２相の水平クロックパルスＨＣＫ，ＨＣＫＸが生成される。

２相の水平クロックパルスＨＣＫ，ＨＣＫＸは、位相調整回路１０４を経た後、水平スタートパルスＨＳＴと共に、水平駆動系を構成するシフトレジスタ１０５に供給される。シフトレジスタ１０５は、水平スタートパルスＨＳＴに応答してシフト（転送）動作を開始し、当該水平スタートパルスＨＳＴを水平クロックパルスＨＣＫ，ＨＣＫＸに同期して順次シフトすることにより、各転送段（シフト段）で転送される転送パルスを、映像信号ＶｓｉｇをサンプリングするためのサンプリングパルスＳＰ１，ＳＰ２，……，ＳＰｎとして順に出力する。

ところで、垂直走査回路１０６による垂直走査により画素アレイ部１０７の各画素を行単位で順次選択する一方、その選択行の１行分の画素に対して画素単位で映像信号Ｖｓｉｇを書き込むいわゆる点順次駆動方式のアクティブマトリクス型液晶表示装置においては、映像信号Ｖｓｉｇを入力する映像ライン１０８と画素配列の列ごとに配線された信号ライン１０９−１，１０９−２，……，１０９−ｎとの間に配置されたサンプリングスイッチ１１０−１，１１０−２，……，１１０−ｎを、上記サンプリングパルスＳＰ１，ＳＰ２，……，ＳＰｎによって順次駆動することによって映像信号Ｖｓｉｇを順次サンプリングすることにより、選択行の１行分の画素に対して画素単位での映像信号の書き込みが行われる。

このように、シフトレジスタ１０５の各転送段から出力される転送パルスを直接、サンプリングスイッチ１１０−１，１１０−２，……，１１０−ｎを駆動するためのサンプリングパルスＳＰ１，ＳＰ２，……，ＳＰｎとして用いる場合に、当該サンプリングパルスＳＰ１，ＳＰ２，……，ＳＰｎの発生タイミングに高い精度が要求されるため、シフトレジスタ１０５を駆動する２相の水平クロックパルスＨＣＫ，ＨＣＫＸが完全に逆相である（１８０°位相が異なっている）必要がある。

このため、従来は、レベルシフト回路１０２でレベルシフトされた後の単相のクロックパルスから、互いに逆相の２相の水平クロックパルスＨＣＫ，ＨＣＫＸを生成する逆相パルス生成回路１０３の後段に位相調整回路１０４を設け、当該位相調整回路１０４の作用により、水平クロックパルスＨＣＫ，ＨＣＫＸの位相が完全に逆相になるように、当該水平クロックパルスＨＣＫ，ＨＣＫＸの位相調整を行うようにしていた（例えば、特許文献１参照）。

図５は、逆相パルス生成回路１０３および位相調整回路１０４の具体的な回路構成の一例を示すブロック図である。

図５において、レベルシフト回路１０２は、例えば５［Ｖ］振幅の互いに逆相の２相の水平クロックパルスｈｃｋ，ｈｃｋｘを、例えば１５［Ｖ］振幅の単相のクロックパルスにレベルシフトする。逆相パルス生成回路１０３は、例えば４個のインバータ１１１〜１１４によって構成され、レベルシフト後の単相のクロックパルスをインバータ１１１で位相反転し、この位相反転後のクロックパルスを、インバータ１１２で再度位相反転して位相調整回路１０４に供給するとともに、インバータ１１３，１１４で２回位相反転して位相調整回路１０４に供給する。この位相調整回路１０４に入力される２つのクロックパルス（Ａ），（Ｂ）は、互いに逆相の２相のクロックパルスである。

位相調整回路１０４は、逆相パルス生成回路１０３の２つの出力端間、即ちインバータ１１２，１１４の各出力端間に、互いに逆向きに並列接続されてラッチ回路を構成するインバータ１２１，１２２と、インバータ１１２，１１４の各出力端に各入力端が接続されたインバータ１２３，１２４とを有する構成となっている。ここで、レベルシフト回路１０２、逆相パルス生成回路１０３（インバータ１１１〜１１４）および位相調整回路１０４（インバータ１２１〜１２４）は、画素のスイッチング素子と同様に、ＴＦＴを用いて構成される。

位相調整回路１０４は、インバータ１２１，１２２の作用により、一方のラッチ出力パルス（Ｃ）の立ち下がりの位相に対して他方のラッチ出力パルス（Ｄ）の立ち上がりの位相を合わせ、他方のラッチ出力パルス（Ｄ）の立ち下がりの位相に対して一方のラッチ出力パルス（Ｃ）の立ち上がりの位相を合わせることで、両クロックパルス（Ｃ），（Ｄ）の位相が完全に逆相になるように、クロックパルス（Ｃ），（Ｄ）の位相調整を行う。そして、この位相調整後のクロックパルス（Ｃ），（Ｄ）をインバータ１２３，１２４で位相反転し、水平クロックパルスＨＣＫＸ（Ｅ），ＨＣＫ（Ｆ）として出力する。

特開２０００−３０５５２８号公報

上記のように、位相調整回路１０４では、インバータ１２１，１２２の作用により、位相が異なった２つのラッチ出力パルス（Ｃ），（Ｄ）の立ち下がりと立ち上がり同士、立ち上がりと立ち下がり同士が互いに引っ張り合うことによって位相調整が行われることになるため、位相が完全に逆相になるものの、図６の波形図に示すように、２つのラッチ出力パルス（Ｃ），（Ｄ）の立ち上がり、立ち下がり波形に歪が生じる。

一般的に、液晶パネルでは、長時間連続駆動すると、ＴＦＴのホットキャリアによる閾値電圧Ｖｔｈのシフトが起こるため、閾値電圧Ｖｔｈがシフトしたインバータを通れば、クロックパルスに遅延が生じ、通るインバータの数が多くなればなるほど、パルスの遅延が大きくなる。さらに、閾値電圧Ｖｔｈの境界でパルスの位相が反転するため、パルスの立ち上がり、立ち下がり波形がなまっていればいるほど、パルスの遅延が大きくなる。

２相のクロックパルスについては、一方のクロックパルスがインバータ１１１，１１２を介して位相調整回路１０４に与えられ、他方のクロックパルスがインバータ１１１，１１３，１１４を介して位相調整回路１０４に与えられるため、いずれのクロックパルスもＴＦＴを通る。これに対して、映像信号Ｖｓｉｇは映像ライン１０８を介して入力されるだけであるためＴＦＴを通らない。したがって、水平クロックパルスＨＣＫ，ＨＣＫＸに基づいて生成されるサンプリングパルスＳＰ１，ＳＰ２，……，ＳＰｎと当該サンプリングパルスによってサンプリングされる映像信号Ｖｓｉｇとの間にタイミングずれが発生する。

また、位相調整回路１０４が、回路構成上、逆相のパルスの立ち下がりと立ち上がり同士、立ち上がりと立ち下がり同士が互いに引っ張り合う回路構成となっているため、位相調整回路１０６を駆動することにより、電源ライン、接地ラインの電位に揺れノイズが大きく発生する。さらに、位相調整回路１０４が存在することにより、水平駆動系のレイアウト面積も大きくなるとともに消費電力も増大する。

因みに、点順次駆動方式のアクティブマトリクス型液晶表示装置において、図７に示すように、サンプリングスイッチ１１０（１１０−１，１１０−２，……，１１０−ｎ）として、ＮｃｈトランジスタとＰｃｈトランジスタとを並列接続してなるＣＭＯＳアナログスイッチ１３１を用いる回路構成を採る場合には、シフトレジスタ１０５から順次出力される単相のサンプリングパルスＳＰ（ＳＰ−１，ＳＰ−２，……，ＳＰ−ｎ）から、逆相パルス生成回路１３２によって互いに逆相の２相のサンプリングパルスＳＰ，ＳＰＸを生成し、さらにこれら２相のサンプリングパルスＳＰ，ＳＰＸの位相が完全に逆相になるように、当該サンプリングパルスＳＰ，ＳＰＸの位相調整を行った後ＣＭＯＳアナログスイッチ１３１に与えることになる。

そこで、本発明は、水平クロックパルスＨＣＫ，ＨＣＫＸの位相を完全に逆相になるように位相調整するための位相調整回路が存在することによる上記課題を解決した表示装置およびその駆動方法を提供することを目的とする。

上記目的を達成するために、本発明では、電気光学素子を含む画素が行列状に２次元配置され、当該画素の行列状配列の垂直画素列ごとに信号ラインが配線されてなる画素アレイ部を具備する表示装置において、水平走査の基準となる単相のクロックパルスに基づいて互いに逆相の２相の第１クロックパルスを逆相パルス生成手段で生成し、この生成した第１クロックパルスを直接用いて当該第１クロックパルスに同期してシフトレジスタから順次転送パルスを出力する。そして、前記単相のクロックパルスに同期しかつ前記転送パルスよりもパルス幅が狭い単相の第２クロックパルスを、前記シフトレジスタから順に出力される前記転送パルスに同期して抜き取ってサンプリングパルスとして順次出力し、入力される映像信号を前記サンプリングパルスに応答して順次サンプリングして前記画素アレイ部の各信号ラインに供給する構成となっている。

上記構成の表示装置において、シフトレジスタは、逆相パルス生成手段から直接供給される第１クロックパルスに同期してシフト動作を行う。ここで言う「直接供給される」とは、逆相パルス生成手段で生成された互いに逆相の２相の第１クロックパルスが、相互の位相が完全に逆相になるように位相調整を行うための位相調整回路を経由せずにシフトレジスタに供給されるという意味である。このとき、シフトレジスタにおいて、そのシフト動作によって順次出力される転送パルスは、第１クロックパルスが逆相パルス生成手段で生成されたものであり、また位相調整回路を経由していないため、そのタイミング精度が低い。一方、第２クロックパルスは、第１クロックパルスのように逆相パルス生成手段で生成されたものではないため、当該第１クロックパルスに比べてタイミング精度が高い。そして、このタイミング精度の高い第２クロックパルスを、転送パルスに同期してクロック抜き取り手段で抜き取ってサンプリングパルスとしてサンプリングスイッチ群に与えることで、当該サンプリングパルスにおいて所望のタイミングで映像信号のサンプリング動作が行われる。

本発明によれば、第１クロックパルス（水平クロックパルス）に対して位相調整回路を設けなくても、所望のタイミングで映像信号のサンプリング動作を行うことができるために、位相調整回路が水平駆動系に存在することに起因して発生する電源ライン、接地ラインの電位の揺れノイズを抑えることができ、さらに位相調整回路が存在しない分だけ消費電力を低減できるとともに、水平駆動系のレイアウト面積を小さくすることができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

図１は、本発明の一実施形態に係る表示装置の構成の概略を示すブロック図である。ここでは、画素の電気光学素子として液晶セルを用いた点順次駆動方式のアクティブマトリクス型液晶表示装置を例に挙げて説明するものとする。図１から明らかなように、本実施形態に係るアクティブマトリクス型液晶表示装置は、画素アレイ部１１、例えば２つの垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４を有する構成となっている。

画素アレイ部１１は、電気光学素子である液晶セルを含む画素２０が、透明絶縁基板、例えば第１のガラス基板（図示せず）上に行列状に２次元配置され、この画素２０のｍ行ｎ列の配列に対して行ごとに走査ライン１５−１〜１５−ｍが配線され、列ごとに信号ライン１６−１〜１６−ｎが配線された構成となっている。第１のガラス基板は、第２のガラス基板と所定の間隙を持って対向配置され、当該第２のガラス基板との間に液晶材料が封止されることによって液晶パネル１７を構成している。

図２は、画素（画素回路）２０の回路構成の一例を示す回路図である。図２から明らかなように、画素２０は、画素トランジスタ、例えばＴＦＴ(Thin Film Transistor;薄膜トランジスタ)２１と、このＴＦＴ２１のドレイン電極に画素電極が接続された液晶セル２２と、ＴＦＴ２１のドレイン電極に一方の電極が接続された保持容量２３とを有する構成となっている。ここで、液晶セル２２は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量を意味する。

ＴＦＴ２１はゲート電極が走査ライン１５（１５−１〜１５−ｍ）に接続され、ソース電極が信号ライン１６（１６−１〜１６−ｎ）に接続されている。また、例えば、液晶セル２２の対向電極および保持容量２３の他方の電極がコモンライン１８に対して各画素共通に接続されている。そして、液晶セル２２の対向電極には、コモンライン１８を介してコモン電圧（対向電極電圧）Ｖｃｏｍが各画素共通に与えられる。

垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４は、例えば、画素アレイ部１１と同じ基板（液晶パネル１７）上に配置され、液晶の駆動に必要な電圧よりも高い正の電源電位ＶＤＤを第１の電源電位とし、例えば接地電位（０［Ｖ］）ＧＮＤを第２の電源電位として動作する。

２つの垂直駆動回路１２Ａ，１２Ｂは、画素アレイ部１１を挟んで左右両側に配置されている。なお、ここでは、画素アレイ部１１の左右両側に垂直駆動回路１２Ａ，１２Ｂを配置するとしたが、１つの垂直駆動回路１２を画素アレイ部１１の左右の一方側にのみ配置する構成を採ることも可能である。垂直駆動回路１２Ａ，１２Ｂは、シフトレジスタやバッファ回路等によって構成されている。

これら垂直駆動回路１２Ａ，１２Ｂにおいて、各シフトレジスタは、垂直スタートパルスＶＳＴに応答してシフト動作を開始し、当該垂直スタートパルスＶＳＴを垂直クロックパルスＶＣＫ（一般的には、互いに逆相のクロックパルスＶＣＫ，ＶＣＫＸ）に同期して順次シフトすることにより、各転送段で転送された転送パルスを走査パルスＶ１〜Ｖｍとして順に出力する。走査パルスＶ１〜Ｖｍは、バッファ回路１２２−１〜１２２−ｍ，１２４−１〜１２４−ｍを介して画素アレイ部１１の走査ライン１５−１〜１５−ｍに与えられることによって画素２０を行単位で選択する。

水平駆動回路１３は、シフトレジスタ１３１、クロック抜き取り回路１３２−１〜１３２−ｎ、逆相パルス生成回路１３３−１〜１３３−ｎ、位相調整回路（ＡＰＣ；Phase Adjust Circuit）１３４−１〜１３４−ｎおよびサンプリングスイッチ１３５−１〜１３５−ｎ等によって構成されており、垂直駆動回路１２Ａ，１２Ｂによって選択された画素行の各画素２０に対して画素単位で映像信号Ｖｓｉｇを書き込む。水平駆動回路１３には液晶パネル１７の外部から、水平走査の基準となる第１のクロックパルスである互いに逆相の２相の水平クロックパルスｈｃｋ，ｈｃｋｘと、当該水平クロックパルスｈｃｋ，ｈｃｋｘに同期した第２のクロックパルスである例えば２系統のクロックパルス、即ち互いに逆相の２相のクロックパルスｄｃｋ１，ｄｃｋ１ｘおよびクロックパルスｄｃｋ２，ｄｃｋ２ｘとが与えられる。

水平クロックパルスｈｃｋ，ｈｃｋｘは、レベルシフト（Ｌ／Ｓ）回路３１、逆相パルス生成回路３２およびバッファ回路３３を介してシフトレジスタ１３１に供給される。レベルシフト回路３１は、論理レベル（５［Ｖ］程度あるいはそれ以下）の水平クロックパルスｈｃｋ，ｈｃｋｘを、液晶の駆動に必要な振幅電圧の単相のクロックパルスＨＣＫにレベルシフト（レベル変換）する。逆相パルス生成回路３２は、図５に示した逆相パルス生成回路１０３と同様に、インバータの組み合わせによって構成され、レベルシフト後の単相のクロックパルスＨＣＫから、再度互いに逆相の２相の水平クロックパルスＨＣＫ，ＨＣＫＸを生成する。この水平クロックパルスＨＣＫ，ＨＣＫＸは、バッファ回路３３を介してシフトレジスタ１３１に与えられる。

クロックパルスｄｃｋ１，ｄｃｋ１ｘは、水平クロックパルスＨＣＫの立ち上がりタイミングを基準とし、当該水平クロックパルスＨＣＫよりもパルス幅が狭いクロックパルスであり、レベルシフト回路３４およびバッファ回路３５を介してクロック抜き取り回路１３２−１〜１３２−ｎの例えば偶数段目に供給される。レベルシフト回路３４は、論理レベルのクロックパルスｄｃｋ１，ｄｃｋ１ｘを、液晶の駆動に必要な振幅電圧の単相のクロックパルスＤＣＫ１にレベルシフトする。この単相のクロックパルスＤＣＫ１は、バッファ回路３５を介して偶数段目のクロック抜き取り回路１３２−２，１３２−４，……に与えられる。

クロックパルスｄｃｋ２，ｄｃｋ２ｘは、水平クロックパルスＨＣＫＸの立ち上がりタイミングを基準とし、当該水平クロックパルスＨＣＫＸよりもパルス幅が狭いクロックパルスであり、レベルシフト回路３６およびバッファ回路３７を介してクロック抜き取り回路１３２−１〜１３２−ｎの例えば奇数段目に供給される。レベルシフト回路３６は、論理レベルのクロックパルスｄｃｋ２，ｄｃｋ２ｘを、液晶の駆動に必要な振幅電圧の単相のクロックパルスＤＣＫ２にレベルシフトする。この単相のクロックパルスＤＣＫ２は、バッファ回路３７を介して奇数段目のクロック抜き取り回路１３２−１，１３２−３，……に与えられる。

ここで、２相の水平クロックパルスＨＣＫ，ＨＣＫＸと２系統の単相のクロックパルスＤＣＫ１，ＤＣＫ２とを比較した場合、水平クロックパルスＨＣＫ，ＨＣＫＸは、インバータ回路の組み合わせによって構成される逆相パルス生成回路３２において、レベル変換後の単相のクロックパルスＨＣＫから生成されたものであるためタイミング精度が低い（悪い）。これに対して、２系統の単相のクロックパルスＤＣＫ１，ＤＣＫ２の各々は、レベル変換後の単相のクロックパルスＤＣＫ１，ＤＣＫ２そのものであるため、水平クロックパルスＨＣＫ，ＨＣＫＸに比べてタイミング精度が高い。

シフトレジスタ１３１は、単位回路（転送段／シフト段）が画素アレイ部１１の水平画素数ｎだけ縦続接続されてなり、水平スタートパルスＨＳＴに応答してシフト動作を開始し、当該水平スタートパルスＨＳＴを水平クロックパルスＨＣＫ，ＨＣＫＸに同期して順次シフトすることにより、各転送段で転送された転送パルスＨ１〜Ｈｎを順に出力する。転送パルスＨ１〜Ｈｎは、タイミング精度の低い水平クロックパルスＨＣＫ，ＨＣＫＸに同期して生成されたものであるため、水平クロックパルスＨＣＫ，ＨＣＫＸと同様にタイミング精度が低い。これら転送パルスＨ１〜Ｈｎは順次、クロック抜き取り回路１３２−１〜１３２−ｎに与えられる。

クロック抜き取り回路１３２−１〜１３２−ｎにおいて、偶数段目のクロック抜き取り回路１３２−２，１３２−４，……は、シフトレジスタ１３１から順に出力される奇数番目の転送パルスＨ１，Ｈ３，……に同期して、単相のクロックパルスＤＣＫ２を抜き取ってサンプリングパルスＳＰ１，ＳＰ３，……として奇数段目の逆相パルス生成回路１３３−１，１３３−２，……に供給し、奇数段目のクロック抜き取り回路１３２−１，１３２−３，……は、シフトレジスタ１３１から順に出力される偶数番目の転送パルスＨ２，Ｈ４，……に同期して、単相のクロックパルスＤＣＫ１を抜き取ってサンプリングパルスＳＰ２，ＳＰ４，……として偶数段目の逆相パルス生成回路１３３−２，１３３−４，……に供給する。

逆相パルス生成回路１３３−１〜１３３−ｎは、図５に示した逆相パルス生成回路１０３と同様に、インバータの組み合わせによって構成されており、単相のサンプリングパルスＳＰ１〜ＳＰｎから、互いに逆相の２相のサンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰｎ，ＳＰｎＸを生成する。位相調整回路１３４−１〜１３４−ｎは、図５に示した位相調整回路１０４と同様に、インバータの組み合わせによって構成されており、逆相パルス生成回路１３３−１〜１３３−ｎで生成された２相のサンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰｎ，ＳＰｎＸ相互の位相が完全に逆相になるように、サンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰｎ，ＳＰｎＸの位相調整を行う。

サンプリングスイッチ１３５−１〜１３５−ｎは、例えばＮｃｈトランジスタとＰｃｈトランジスタとが並列接続されてなるＣＭＯＳアナログスイッチであり、映像信号Ｖｓｉｇを入力する映像ライン１９に各一端側が共通に接続され、各他端側が画素アレイ部１１の信号ライン１６−１〜１６−ｎの各一端にそれぞれ接続されている。これらサンプリングスイッチ１３５−１〜１３５−ｎは、互いに逆相のサンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰｎ，ＳＰｎＸに応答してオン（閉）状態になり、映像ライン１９を通して入力される映像信号Ｖｓｉｇを順次サンプリングすることにより、当該映像信号Ｖｓｉｇを信号ライン１６−１〜１６−ｎに書き込む。すなわち、垂直駆動回路１２Ａ，１２Ｂによって選択された画素行の各画素２０に対して、画素単位で映像信号Ｖｓｉｇを書き込む点順次駆動を実現できる。

図３は、水平スタートパルスＨＳＴ、水平クロックパルスＨＣＫ，ＨＣＫＸ、２系統のクロックパルスＤＣＫ１，ＤＣＫ１ＸおよびＤＣＫ２，ＤＣＫ２Ｘ、転送パルスＨ１〜Ｈ４ならびにサンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰ４，ＳＰ４Ｘのタイミング関係を示すタイミングチャートである。このタイミングチャートから明らかなように、水平クロックパルスＨＣＫ，ＨＣＫＸに同期しかつ転送パルスＨ１〜Ｈ４よりもパルス幅が狭いクロックパルスＤＣＫ１，ＤＣＫ１ＸおよびＤＣＫ２，ＤＣＫ２Ｘを、シフトレジスタ１３１から順に出力される転送パルスＨ１〜Ｈ４に同期して抜き取ってサンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰ４，ＳＰ４Ｘとして順次出力することにより、サンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰ４，ＳＰ４Ｘは相互にパルス波形がオーバーラップしない（ノンオーバーラップ）波形となる。

プリチャージ回路１４は、水平走査を行うシフトレジスタや、当該シフトレジスタから順に出力されるプリチャージパルスに応答して動作するプリチャージスイッチ等によって構成されており、垂直駆動回路１２Ａ，１２Ｂによって選択された画素行の各画素２０に対して、水平駆動回路１３による駆動によって画素単位で映像信号Ｖｓｉｇを書き込むのに先立って、画素単位で所定レベルのプリチャージ信号Ｐｓｉｇを書き込む。

上述したように、点順次駆動方式のアクティブマトリクス型液晶表示装置において、２相の水平クロックパルスＨＣＫ，ＨＣＫＸよりもタイミング精度の高い単相のクロックパルスＤＣＫ１，ＤＣＫ２からクロックパルスＤＣＫ１，ＤＣＫ１ＸおよびＤＣＫ２，ＤＣＫ２Ｘを生成し、これらクロックパルスＤＣＫ１，ＤＣＫ１ＸおよびＤＣＫ２，ＤＣＫ２Ｘを、シフトレジスタ１３１から順に出力される転送パルスＨ１〜Ｈ４に同期して抜き取ってサンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰ４，ＳＰ４Ｘとして用いることにより、２相の水平クロックパルスＨＣＫ，ＨＣＫＸには単相のクロックパルスＤＣＫ１，ＤＣＫ２のようなタイミング精度が要求されない。

換言すれば、従来技術のように、水平駆動系に２相の水平クロックパルスＨＣＫ，ＨＣＫＸ相互の位相が完全に逆相になるように、水平クロックパルスＨＣＫ，ＨＣＫＸの位相調整を行うための位相調整回路を設けなくても、タイミング精度の高いサンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰ４，ＳＰ４Ｘを得ることができるため、サンプリングスイッチ１３５−１〜１３５−ｎにおいて、所望のタイミングで映像信号ｖｉｄｅｏのサンプリング動作を行うことができる。これにより、位相調整回路が水平駆動系に存在することに起因して発生する電源ライン、接地ラインの電位の揺れノイズを抑えることができる。さらに、位相調整回路が存在しない分だけ消費電力を低減できるとともに、水平駆動系のレイアウト面積を小さくすることができる。

また、点順次駆動方式のアクティブマトリクス型液晶表示装置では、ゴーストが画質を低下させる要因の一つとして挙げられる。このゴーストは、サンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰｎ，ＳＰｎＸのタイミングのバラツキや遅延などにより、隣接段の信号ラインにサンプリングすべき映像信号Ｖｓｉｇを、誤って自段の信号ラインにサンプリングすることによって発生する画像欠陥である。これに対して、本実施形態においては、転送パルスＨ１〜Ｈ４よりもパルス幅が狭いクロックパルスＤＣＫ１，ＤＣＫ１ＸおよびＤＣＫ２，ＤＣＫ２Ｘを、転送パルスＨ１〜Ｈｎに同期して抜き取ってサンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰｎ，ＳＰｎＸとして用いるようにしたことで、サンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰｎ，ＳＰｎＸがノンオーバーラップ波形となるため、ゴーストを確実に抑制することができる。

なお、上記実施形態では、理解を容易にするために、映像信号ｖｉｄｅｏを画素単位でサンプリングする方式に適用した場合を例に挙げて説明したが、高精細化に伴って水平方向の画素数が増えた際、限られた水平有効期間内で全画素に対して映像信号ｖｉｄｅｏをサンプリングするためのサンプリング期間を十分に確保するために、映像信号ｖｉｄｅｏをＮ系統（Ｎは２以上の整数）で並列に入力する一方、水平方向のＮ個の画素（ドット）を単位としてＮ個のサンプリングスイッチを組とし、１つのサンプリングパルスでＮ個のサンプリングスイッチを同時に駆動することによってＮ画素単位（ユニット（相）単位）で順次書き込みを行うＮドット（例えば、１２ドット、２４ドット、あるいは４８ドット等）同時サンプリング駆動方式のアクティブマトリクス型液晶表示装置にも同様に適用可能である。このＮドット同時サンプリング駆動方式も、映像信号Ｖｓｉｇやプリチャージ信号Ｐｓｉｇの書き込みを画素単位で行う点順次駆動方式の概念に含まれるものとする。

また、上記実施形態では、サンプリングスイッチ１３５−１〜１３５−ｎとしてＣＭＯＳアナログスイッチを用いたが、これは一例に過ぎず、ＮｃｈまたはＰｃｈトランジスタのみからなるアナログスイッチを用いることも可能である。この場合には、単相のクロックパルスＤＣＫ１，ＤＣＫ２を抜き取ってそのままサンプリングパルスＳＰ１〜ＳＰｎとして用いれば良いため、逆相パルス生成回路１３３−１〜１３３−ｎおよび位相調整回路１３４−１〜１３４−ｎは不要となる。

さらに、上記実施形態では、画素の電気光学素子として液晶セルを用いた液晶表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、画素の電気光学素子として有機ＥＬ(electro luminescence) 素子を用いた有機ＥＬ表示装置など、電気光学素子を含む画素が行列状に２次元配置されてなる表示装置全般に適用可能である。

本実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置は、一般的な映像表示装置として用いることができる他、例えば、投射型液晶表示装置（液晶プロジェクタ装置）において、液晶ライトバルブとして用いることができる。

本発明の一実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置の構成の概略を示すブロック図である。 画素回路の構成の一例を示す回路図である。 水平スタートパルスＨＳＴ、水平クロックパルスＨＣＫ，ＨＣＫＸ、２系統のクロックパルスＤＣＫ１，ＤＣＫ１ＸおよびＤＣＫ２，ＤＣＫ２Ｘ、転送パルスＨ１〜Ｈ４ならびにサンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰ４，ＳＰ４Ｘのタイミング関係を示すタイミングチャートである。 従来例に係る点順次駆動方式のアクティブマトリクス型液晶表示装置の構成の概略を示すブロック図である。 逆相パルス生成回路および位相調整回路の具体的な回路構成の一例を示すブロック図である。 従来技術の課題の説明に供する波形図である。 サンプリングスイッチがＣＭＯＳアナログスイッチからなる場合の構成を示すブロック図である。

符号の説明

１１…画素アレイ部、１２Ａ，１２Ｂ…垂直駆動回路、１３…水平駆動回路、１４…プリチャージ回路、１５，１５−１〜１５−ｍ…走査ライン、１６，１６−１〜１６−ｎ…信号ライン、１７…液晶パネル、１９…映像ライン、２０…画素（画素回路）、２１…ＴＦＴ（薄膜トランジスタ）、２２…液晶セル、２３…保持容量、３１，３４，３６…レベルシフト回路、３２…逆相パルス生成回路、１３１…シフトレジスタ、１３２−１〜１３２−ｎ…クロック抜き取り回路、１３３−１〜１３３−ｎ…逆相パルス生成回路、１３４−１〜１３４−ｎ…位相調整回路、１３５−１〜１３５−ｎ…サンプリングスイッチ

Claims (3)

1. 電気光学素子を含む画素が行列状に２次元配置され、当該画素の行列状配列の垂直画素列ごとに信号ラインが配線されてなる画素アレイ部と、
   水平走査の基準となる単相のクロックパルスに基づいて互いに逆相の２相の第１クロックパルスを生成する逆相パルス生成手段と、
   前記逆相パルス生成手段から直接供給される前記第１クロックパルスに同期して順次転送パルスを出力するシフトレジスタと、
   前記単相のクロックパルスに同期しかつ前記転送パルスよりもパルス幅が狭い単相の第２クロックパルスを、前記シフトレジスタから順に出力される前記転送パルスに同期して抜き取ってサンプリングパルスとして順次出力するクロック抜き取り手段と、
   入力される映像信号を前記クロック抜き取り手段から順次出力される前記サンプリングパルスに応答して順次サンプリングして前記画素アレイ部の各信号ラインに供給するサンプリングスイッチ群と
   を備えたことを特徴とする表示装置。
2. 前記サンプリングスイッチ群の各スイッチがＣＭＯＳアナログスイッチからなり、
   前記クロック抜き取り手段から順次出力される前記サンプリングパルスを基に互いに逆相の２相のサンプリングパルスを生成する手段と、
   前記２相のサンプリングパルス相互間の位相を調整し、当該調整後の２相のサンプリングパルスを前記ＣＭＯＳアナログスイッチに与える手段とをさらに備えた
   ことを特徴とする請求項１記載の表示装置。
3. 電気光学素子を含む画素が行列状に２次元配置され、当該画素の行列状配列の垂直画素列ごとに信号ラインが配線されてなる画素アレイ部を具備する表示装置の駆動方法であって、
   水平走査の基準となる単相のクロックパルスに基づいて互いに逆相の２相の第１クロックパルスを生成する第１ステップと、
   前記第１ステップで生成した前記第１クロックパルスを直接用いて当該第１クロックパルスに同期して順次転送パルスを出力する第２ステップと、
   前記単相のクロックパルスに同期しかつ前記転送パルスよりもパルス幅が狭い単相の第２クロックパルスを、前記第２ステップで順次出力する前記転送パルスに同期して抜き取ってサンプリングパルスとして順次出力する第３ステップと、
   入力される映像信号を前記第３ステップで順次出力する前記サンプリングパルスに応答して順次サンプリングして前記画素アレイ部の各信号ラインに供給する第４ステップと
   を有することを特徴とする表示装置の駆動方法。
   

Images