JP2005266178A - 表示装置の駆動装置、表示装置、及び表示装置の駆動方法 - Google Patents

Abstract

【課題】 待機時において低消費電力化を図り得る表示装置の駆動装置、表示装置、及び表示装置の駆動方法を提供することにある。
【解決手段】 ソースクロック信号を昇圧して各フリップフロップへ印加する各レベルシフタをするシフトレジスタ１を備え、シフトレジスタ１からの各出力に基いてサンプリング回路ＳＡＭＰにて多階調データ信号ＤＡＴをサンプリングして、複数のデータ信号線ＳＬに出力するデータ信号線駆動回路ＳＤと、表示画面１２の全体を表示させる全画面表示モードと、表示画面１２の一部のみを時分割表示させる部分画面表示モードとを切り替える制御回路と、一定電圧からなる定電圧データ書込信号ＰＶＩを生成するデータ作成部ＬＣＤＣと、部分画面表示モードの非表示部分に対して、定電圧データ書込信号ＰＶＩを直接サンプリングさせて複数のデータ信号線ＳＬに出力させる選択用信号ＰＣＴＬが設けられている。
【選択図】 図１

Description

本発明は、液晶表示装置等の表示装置の駆動装置、表示装置、及び表示装置の駆動方法に関するものである。

近年、携帯機器に使用される液晶表示装置においては、その携帯機器の使用時間の長時間化の要求に伴い、液晶表示装置に対しても低消費電力化の要求が強くなっている。ここで、例えば携帯電話等の携帯機器においては、常に使用状態にあるとは限らず、その大部分の時間が待機状態であることが多い。また、使用時と待機時とでは、表示する映像やフォーマットが異なることが多い。

例えば、待機時には、メニュー画面や時刻等が表示できればよく、精細度や表示色数等は低くてもよい場合がある。むしろ、低消費電力化による使用時間の長時間化が重要である。これに対して、使用時には、大量の文章や図形、写真等の画像を表示することが多く、高品位の表示が求められる。このときには、携帯機器の他の部分、例えば、通信モジュールや入力インターフェイス部、演算処理部等では消費電力が大きくなるので、表示モジュールでの消費電力の比率が小さくなる。したがって、使用時における低消費電力化への要求は待機時ほど強くないのが一般的である。

そこで、待機時の消費電力低減を図るために、例えば、特許文献１に開示された画像表示装置１００では、図１５に示すように、表示画面１０１を分割して表示するいわゆるパーシャル表示ができるようになっている。このパーシャル表示では、表示画面を領域Ｐ１・Ｐ２・Ｐ３の３領域に分割し、例えば、領域Ｐ１・Ｐ３では背景を白表示として何も表示しない非表示部とし、領域Ｐ２では静止画として時刻表示や壁紙等を表示する。したがって、待機時においては領域Ｐ２が表示部分であり、領域Ｐ１・Ｐ３が非表示部分である。そして、その待機時の駆動は、領域Ｐ２の表示と領域Ｐ１・Ｐ３の表示とでは、リフレッシュレート（書き換え頻度）を変えており、領域Ｐ１・Ｐ３のリフレッシュレートを領域Ｐ２のリフレッシュレートよりも小さくして間欠的に書き込むようにしている。

これにより、使用時には、多階調にて大量の文章や図形、写真等の画像を表示し、高品位の表示を行う一方、待機時には、領域Ｐ１・Ｐ３の表示において、領域Ｐ２よりも間欠的に書き込みを行い、低消費電力化を図っている。

上記の画像表示装置１００における駆動方法について、より詳細に、タイミングチャートに基いて行う。なお、説明に際して、パーシャル表示を行わない場合のタイミングチャートを先に説明する。

まず、パーシャル表示を行わない全画面表示では、図１６に示すように、ゲートクロック信号ＧＣＫの所定数毎にゲートスタートパルスＧＳＰがＨｉｇｈになる。つまり、１垂直走査期間（１Ｖ）毎にゲートスタートパルスＧＳＰがＨｉｇｈになる。このとき、データ信号線駆動回路では、ソースクロック信号ＳＣＫの所定数毎にソーススタートパルスＳＳＰがＨｉｇｈになり、プリチャージコントロール信号ＰＣＴＬにて予備充電をした後、データ信号ＤＡＴが画素に印加されるようになっている。したがって、この駆動方法では、継続してゲートクロック信号ＧＣＫ及びソースクロック信号ＳＣＫが動作し、表示画面２０１のリフレッシュレートは一定である。また、表示も１垂直走査期間毎に毎回行われる。このため、消費電力の増大を招くことになっている。

これに対して、パーシャル表示を行う駆動では、図１７に示すように、上記領域Ｐ１・Ｐ３を白表示として何も表示しない非表示部とすると共に、この白データはリフレッシュレートを下げても表示上問題がないので、領域Ｐ２における表示用の画像データのリフレッシュレートよりも小さくしている。

また、領域Ｐ２を表示するのは３垂直走査期間（３Ｖ）に１度としている。すなわち、最初の１垂直走査期間（１Ｖ）のみゲートクロック信号ＧＣＫ及びゲートスタートパルスＧＳＰ、並びにソースクロック信号ＳＣＫ及びソーススタートパルスＳＳＰを稼動し、次の第２垂直走査期間、第３垂直走査期間はゲートクロック信号ＧＣＫ及びゲートスタートパルスＧＳＰ、並びにソースクロックＳＣＫ及びソーススタートパルスＳＳＰを停止させることにより、回路動作を停止させる。このような駆動をしても、液晶は表示を保持する性質を有しているので、静止画の場合には表示が保たれている。

さらに、非表示用の白データの表示は、６垂直走査期間毎に行い、第３垂直走査期間には駆動回路を停止し、さらに消費電力の削減を図っている。

このように、特許文献１の表示装置では、種々の消費電力低減を図る技術を開示している。
特開２００３−２４８４６８号公報（平成１５年９月５日公開）

しかしながら、上記従来の液晶表示装置の駆動方法では、図１７に示すように、待機時において、上記領域Ｐ１・Ｐ３における背景の非表示用の白データはリフレッシュレートを下げているが、書き込みに際しては、多階調用表示用データを使用して書き込んでいる。

ここで、多階調用表示用データを使用する場合には、データ信号線駆動回路を駆動する必要があるが、このデータ信号線駆動回路は、シフトレジスタ、ラッチ回路、及びレベルシフタ等を備えており、このレベルシフタでは動作に関わらず、無効電流が定常的に流れるという問題点を有している。

したがって、データ信号線駆動回路を停止しない限り、電力消費されるという問題点を有している。

本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、待機時において低消費電力化を図り得る表示装置の駆動装置、表示装置、及び表示装置の駆動方法を提供することにある。

本発明の表示装置の駆動装置は、上記課題を解決するために、互いに交差する複数の走査信号線及び複数のデータ信号線を有し、各走査信号線から出力される走査信号に同期して各データ信号線を通して各交差部に設けられた画素に対して画像表示データ信号が出力される表示画面を備えた表示装置の駆動装置において、ソースクロック信号に同期して動作する複数段のフリップフロップと、上記フリップフロップの駆動電圧よりも振幅が小さな上記ソースクロック信号を昇圧して上記各フリップフロップへ印加する各レベルシフタとを有して、上記ソースクロック信号に同期して入力パルスを伝送するシフトレジスタとを備え、このシフトレジスタからの各出力に基いてサンプリング回路にて画像表示データ信号をサンプリングして、上記複数のデータ信号線に出力するデータ信号線駆動回路と、
前記表示画面の全体を表示させる全画面表示モードと、該表示画面の一部のみを時分割表示させる部分画面表示モードとを切り替えるモード切替手段と、例えば、１水平走査期間（１Ｈ）や１垂直走査期間（１Ｖ）の間に一定電圧からなる定電圧データ書込信号を生成する定電圧データ書込信号生成手段と、上記部分画面表示モードにおける上記表示画面の一部のみを時分割表示させる部分以外の非表示部分に対して、この定電圧データ書込信号生成手段からの定電圧データ書込信号を直接サンプリングさせて複数のデータ信号線に出力させる定電圧データ選択手段とが設けられていることを特徴としている。

また、本発明の表示装置の駆動方法は、上記課題を解決するために、互いに交差する複数の走査信号線及び複数のデータ信号線を有し、各走査信号線から出力される走査信号に同期して各データ信号線を通して各交差部に設けられた画素に対して画像表示データ信号が出力される表示画面を備えた表示装置の駆動方法において、ソースクロック信号に同期して動作する複数段のフリップフロップと、上記フリップフロップの駆動電圧よりも振幅が小さな上記ソースクロック信号を昇圧して上記各フリップフロップへ印加する各レベルシフタとを有して、上記ソースクロック信号に同期して入力パルスを伝送するシフトレジスタとを備え、このシフトレジスタからの各出力に基いてサンプリング回路にて画像表示データ信号をサンプリングして、上記複数のデータ信号線に出力するデータ信号線駆動回路を含み、前記表示画面の全体を表示させる全画面表示モードと、該表示画面の一部のみを時分割表示させる部分画面表示モードとを切り替えると共に、例えば、１水平走査期間（１Ｈ）や１垂直走査期間（１Ｖ）の間に一定電圧からなる定電圧データ書込信号を生成する定電圧データ書込信号生成手段と、上記部分画面表示モードにおける上記表示画面の一部のみを時分割表示させる部分以外の非表示部分に対して、一定電圧からなる定電圧データ書込信号を生成する定電圧データ書込信号生成手段からの定電圧データ書込信号を直接サンプリングさせて複数のデータ信号線に出力することを特徴としている。

上記の発明によれば、表示装置の駆動装置は、ソースクロック信号に同期して動作する複数段のフリップフロップと、上記フリップフロップの駆動電圧よりも振幅が小さな上記ソースクロック信号を昇圧して上記各フリップフロップへ印加する各レベルシフタとを有して、上記ソースクロック信号に同期して入力パルスを伝送するシフトレジスタとを備え、このシフトレジスタからの各出力に基いてサンプリング回路にて画像表示データ信号をサンプリングして、上記複数のデータ信号線に出力するデータ信号線駆動回路を備えている。

したがって、この表示装置の駆動装置を駆動するときには、データ信号線にデータ信号を出力しないときにも、レベルシフタのトランジスタの無効電流が定常的に流れ、電力が消費されている。

一方、本発明では、表示画面の全体を表示させる全画面表示モードと、該表示画面の一部のみを時分割表示させる部分画面表示モードとを切り替える。したがって、本発明では、パーシャル表示モードを採用する。

ここで、パーシャル表示モードは、例えば携帯電話等の携帯機器の表示装置に使用され、待機時に部分表示されるモードである。そして、待機時の方が長時間であるので、特に消費電力を低減する必要がある。

そこで、本発明では、例えば、１水平走査期間（１Ｈ）や１垂直走査期間（１Ｖ）の間に一定電圧からなる定電圧データ書込信号を生成する定電圧データ書込信号生成手段と、上記部分画面表示モードにおける上記表示画面の一部のみを時分割表示させる部分以外の非表示部分に対して、この定電圧データ書込信号生成手段からの定電圧データ書込信号を直接サンプリングさせて複数のデータ信号線に出力させる定電圧データ選択手段とが設けられている。

したがって、定電圧データ選択手段によって、部分画面表示モードにおける非表示部分に対しては、この定電圧データ書込信号生成手段からの定電圧データ書込信号を直接サンプリングさせて複数のデータ信号線に定電圧データ書込信号を出力させる。

この結果、部分画面表示モードにおける非表示部分に対して、レベルシフタを有するシフトレジスタを介さずにデータ信号線に出力するので、レベルシフタを駆動する必要がない。このため、レベルシフタにおけるトランジスタの無効電流が定常的に流れることがないので、消費電力の低減を図ることができる。

したがって、待機時において低消費電力化を図り得る表示装置の駆動装置、及び表示装置の駆動方法を提供することができる。

また、本発明の表示装置の駆動装置は、上記記載の表示装置の駆動装置において、前記定電圧データ選択手段は、前記部分画面表示モードにおける表示部分に画像表示データ信号を印加して画像を表示させるときに、定電圧データ書込信号生成手段からの定電圧データ書込信号をプリチャージ電圧として直接サンプリングさせて複数のデータ信号線に出力させることを特徴としている。

また、本発明の表示装置の駆動方法は、上記記載の表示装置の駆動方法において、前記部分画面表示モードにおける表示部分に画像表示データ信号を印加して画像を表示させるときに、定電圧データ書込信号生成手段からの定電圧データ書込信号をプリチャージ電圧として直接サンプリングさせて複数のデータ信号線に出力させることを特徴としている。

上記の発明によれば、部分画面表示モードにおける表示部分に画像表示データ信号を印加して画像を表示させるときに、定電圧データ書込信号生成手段からの定電圧データ書込信号をプリチャージ電圧として直接サンプリングさせて複数のデータ信号線に出力させる。

すなわち、本発明の定電圧データ書込信号は、一定電圧からなるので、プリチャージ電圧として使用できる。このことは、逆に、定電圧データ書込信号の生成は、プリチャージ電圧生成回路を用いて生成することを意味する。したがって、定電圧データ書込信号の生成に際して、一般的に設けられる既存のプリチャージ電圧生成回路を使用することができるので、別途、定電圧データ書込信号生成手段を設ける必要がなく、コストの増大を回避できる。

また、本発明の表示装置の駆動装置は、上記記載の表示装置の駆動装置において、前記定電圧データ選択手段は、前記部分画面表示モードにおける非表示部分に対して、部分画面表示モードにおける表示部分のサンプリング周波数よりも小さいサンプリング周波数にて駆動されることを特徴としている。

また、本発明の表示装置の駆動方法は、上記記載の表示装置の駆動方法において、前記部分画面表示モードにおける非表示部分に対して、部分画面表示モードにおける表示部分のサンプリング周波数よりも小さいサンプリング周波数にて駆動することを特徴としている。

すなわち、部分画面表示モードにおける非表示部分に対しては、表示を行えば、リフレッシュするまでその内容が保持される。したがって、例えば、非表示部分に表示されるベタ画像等では、画像を変化させる必要もないので、間欠的に表示すればよい。

そこで、本発明では、部分画面表示モードにおける非表示部分に対して、部分画面表示モードにおける表示部分のサンプリング周波数よりも小さいサンプリング周波数にて駆動する。

したがって、非表示部分の表示回数を減らすことができるので、消費電力の低減を図ることができる。

また、本発明の表示装置は、上記課題を解決するために、上記記載の表示装置の駆動装置を備えたことを特徴としている。

上記の発明によれば、表示装置は、上記記載の表示装置の駆動装置を備えているので、待機時において低消費電力化を図り得る表示装置を提供することができる。

本発明の表示装置の駆動装置、表示装置、及び表示装置の駆動方法では、データ信号線にデータ信号を出力しないときにも、レベルシフタのトランジスタの無効電流が定常的に流れ、電力が消費されている。

一方、本発明では、パーシャル表示モードにおける部分画面表示モードの非表示部分に対しては、この定電圧データ書込信号生成手段からの定電圧データ書込信号を直接サンプリングさせて複数のデータ信号線に出力させる。

この結果、部分画面表示モードにおける非表示部分に対して、レベルシフタを有するシフトレジスタを介さずにデータ信号線に出力するので、レベルシフタを駆動する必要がない。このため、レベルシフタにおけるトランジスタの無効電流が定常的に流れることがないので、消費電力の低減を図ることができる。

したがって、待機時において低消費電力化を図り得る表示装置の駆動装置、及び表示装置の駆動方法を提供することができるという効果を奏する。

本発明の一実施形態について図１ないし図１４に基づいて説明すれば、以下の通りである。

本実施の形態の表示装置としての液晶表示装置１１は、図２に示すように、表示画面１２、走査信号線駆動回路ＧＤ、データ信号線駆動回路ＳＤ、及び制御手段としての制御回路１５を備えている。上記走査信号線駆動回路ＧＤ、データ信号線駆動回路ＳＤ、及び制御回路１５は、駆動装置２を構成している。

表示画面１２は、互いに平行するｎ本の走査信号線ＧＬ…（ＧＬ１、ＧＬ２、…ＧＬｎ）及び互いに平行するｎ本のデータ信号線ＳＬ…（ＳＬ１、ＳＬ２、…ＳＬｎ）と、マトリクス状に配置された画素（図中、ＰＩＸ）１６…とを有している。画素１６は、隣接する２本の走査信号線ＧＬ・ＧＬと隣接する２本のデータ信号線ＳＬ・ＳＬとで包囲された領域に形成される。なお、説明の便宜上、走査信号線ＧＬ及びデータ信号線ＳＬの数は同じくｎ本としたが、両線の数が異なっていてもよい。

走査信号線駆動回路ＧＤは、シフトレジスタ１７を備えており、該シフトレジスタ１７は、制御回路１５から入力される二種類のゲートクロック信号ＧＣＫ１・ＧＣＫ２、及びゲートスタートパルスＧＳＰに基づいて各行の画素１６に接続された走査信号線ＧＬ１、ＧＬ２、…に与える走査信号を順次発生するようになっている。なお、シフトレジスタ１７の回路構成については後述する。

データ信号線駆動回路ＳＤは、シフトレジスタ１及びサンプリング回路ＳＡＭＰを備えている。制御回路１５からシフトレジスタ１へは、互いに位相が異なる二種類のソースクロック信号ＳＣＫ・ＳＣＫＢ、及びソーススタートパルスＳＳＰが入力される一方、制御回路１５からサンプリング回路ＳＡＭＰへは、映像信号である画像表示データ信号としての多階調データ信号ＤＡＴが入力される。上記反転ソースクロック信号ＳＣＫＢは、ソースクロック信号ＳＣＫの反転信号である。

データ信号線駆動回路ＳＤは、シフトレジスタ１の各段から出力される出力信号Ｑ１〜Ｑｎに基づいて、サンプリング回路ＳＡＭＰにて多階調データ信号ＤＡＴをサンプリングし、得られた映像データを各列の画素１６に接続されたデータ信号線ＳＬ１、ＳＬ２、…に出力するようになっている。

制御回路１５は、走査信号線駆動回路ＧＤ及びデータ信号線駆動回路ＳＤの動作を制御するための各種の制御信号を生成する回路である。制御信号としては、上述のように、各クロック信号ＧＣＫ１・ＧＣＫ２・ＳＣＫ・ＳＣＫＢ、各スタートパルスＧＳＰ・ＳＳＰ、及び多階調データ信号ＤＡＴ等が用意されている。

なお、液晶表示装置１１の走査信号線駆動回路ＧＤ、データ信号線駆動回路ＳＤ、及び表示画面１２の各画素１６には、それぞれスイッチ素子が設けられている。

液晶表示装置１１がアクティブマトリクス型液晶表示装置である場合、上記の画素１６は、図３に示すように、電界効果トランジスタからなるスイッチ素子である画素トランジスタＳＷと、液晶容量ＣＬを含む画素容量ＣＰ（必要に応じて補助容量ＣＳが付加される）とによって構成される。このような画素１６において、画素トランジスタＳＷのドレイン及びソースを介してデータ信号線ＳＬと画素容量ＣＰの一方の電極とが接続され、画素トランジスタＳＷのゲートが走査信号線ＧＬに接続され、画素容量ＣＰの他方の電極が全画素に共通の図示しない共通電極線に接続されている。

ここで、ｉ本目のデータ信号線ＳＬｉとｊ本目の走査信号線ＧＬｊとに接続された画素１６をＰＩＸ（ｉ，ｊ）と表すと（ｉ，ｊは、１≦ｉ，ｊ≦ｎの範囲の任意の整数）、当該ＰＩＸ（ｉ，ｊ）において、走査信号線ＧＬｊが選択されると、画素トランジスタＳＷが導通し、データ信号線ＳＬｉに印加された映像データとしての電圧が画素容量ＣＰへ印加される。このように画素容量ＣＰにおける液晶容量ＣＬに電圧が印加されると、液晶の透過率又は反射率が変調される。したがって、走査信号線ＧＬｊを選択し、データ信号線ＳＬｉへ映像データに応じた信号電圧を印加すれば、当該ＰＩＸ（ｉ，ｊ）の表示状態を、映像データに合わせて変化させることができる。

液晶表示装置１１では、走査信号線駆動回路ＧＤが走査信号線ＧＬを選択し、選択中の走査信号線ＧＬとデータ信号線ＳＬとの組み合わせに対応する画素１６への映像データが、データ信号線駆動回路ＳＤによってそれぞれのデータ信号線ＳＬへ出力される。これによって、当該走査信号線ＧＬに接続された画素１６へ、それぞれの映像データが書き込まれる。さらに、走査信号線駆動回路ＧＤが走査信号線ＧＬを順次選択し、データ信号線駆動回路ＳＤがデータ信号線ＳＬへ映像データを出力する。この結果、表示画面１２の全画素１６にそれぞれの映像データが書き込まれることになり、表示画面１２に多階調データ信号ＤＡＴに応じた画像が表示される。

ここで、上記制御回路１５からデータ信号線駆動回路ＳＤまでの間、各画素１６への映像データは、多階調データ信号ＤＡＴとして、時分割で伝送されており、データ信号線駆動回路ＳＤは、タイミング信号となる、所定の周期でデューティ比が５０％以下（本実施形態では、Ｌｏｗ期間がＨｉｇｈ期間より短い）のソースクロック信号ＳＣＫと、該ソースクロック信号ＳＣＫと位相が１８０°異なる反転ソースクロック信号ＳＣＫＢと、ソーススタートパルスＳＳＰとに基づいたタイミングで、多階調データ信号ＤＡＴから各映像データを抽出している。

具体的には、データ信号線駆動回路ＳＤのシフトレジスタ１は、ソースクロック信号ＳＣＫ及び反転ソースクロック信号ＳＣＫＢに同期して、ソーススタートパルスＳＳＰが入力されることによって、順次、クロックの半周期に相当するパルスをシフトさせながら出力し、これにより、１クロックずつタイミングが異なる出力信号Ｑ１〜Ｑｎを生成する。また、データ信号線駆動回路ＳＤのサンプリング回路ＳＡＭＰは、各出力信号Ｑ１〜Ｑｎのタイミングで、多階調データ信号ＤＡＴから映像データを抽出する。

一方、走査信号線駆動回路ＧＤのシフトレジスタ１７は、ゲートクロック信号ＧＣＫ１・ＧＣＫ２に同期して、ゲートスタートパルスＧＳＰが入力されることによって、順次、クロックの半周期に相当するパルスをシフトさせながら出力し、これにより、１クロックずつタイミングが異なる走査信号を、各走査信号線ＧＬ１〜ＧＬｎへ出力する。

上記データ信号線駆動回路ＳＤのシフトレジスタ１、及び走査信号線駆動回路ＧＤのシフトレジスタ１７の大略的な構成は、何れも従来の図１７に示す構成と同様のものとすることができる。ただし、本実施の形態のシフトレジスタ１又はシフトレジスタ１７においては、用いられるリセットセットフリップフロップの構成が従来と異なるものであるため、リセットセットフリップフロップの具体例を、以下に詳細に説明する。

本実施の形態のデータ信号線駆動回路ＳＤのシフトレジスタ１は、図４に示すように、リセットセットフリップフロップ（ＳＲ−ＦＦ）（以下、「ＲＳフリップフロップ」と称す）を複数段接続することによって構成されている。そして、本実施の形態においても、従来と同様に、ソースクロック信号ＳＣＫ及び反転ソースクロック信号ＳＣＫＢをレベルシフトするレベルシフタＬＳを備えている。したがって、レベルシフタＬＳは、入力された例えば３．３Ｖのソースクロック信号ＳＣＫ及び反転ソースクロック信号ＳＣＫＢにより、個別シフトレジスタＳＲを介して例えば８Ｖの駆動電圧からなる出力信号Ｑ１・Ｑ２・Ｑ３がデータ信号線ＳＬに映像データを出力するタイミング信号として出力されるようになっている。

上記のシフトレジスタ１を構成するＲＳフリップフロップの一構成例について、図５（ａ）（ｂ）に基づいて説明する。なお、以下に説明するのは、図６に示すように、セット信号Ｓバー、リセット信号Ｒ、出力信号Ｑ、その反転出力信号Ｑバーの各端子を有するＲＳフリップフロップである。

上記のＲＳフリップフロップでは、図５（ａ）に示すように、ｐ型トランジスタＭＰ１とｎ型トランジスタＭＮ２・ＭＮ３とが電源ＶＤＤ−ＶＳＳ間に直列接続され、ｐ型トランジスタＭＰ４・ＭＰ５とｎ型トランジスタＭＮ６・ＭＮ７とが電源ＶＤＤ−ＶＳＳ間に直列接続されている。

上記ｐ型トランジスタＭＰ１及びｎ型トランジスタＭＮ３・ＭＮ７のゲートには、セット信号Ｓバーが入力され、ｐ型トランジスタＭＰ４及びｎ型トランジスタＭＮ２のゲートには、リセット信号Ｒがそれぞれ入力されている。また、ｐ型トランジスタＭＰ１とｎ型トランジスタＭＮ２との接続点が、ｐ型トランジスタＭＰ５とｎ型トランジスタＭＮ６との接続点に接続されていると共に、インバータ回路ＩＮＶ１に接続されている。

また、インバータ回路ＩＮＶ１の出力は、ｎ型トランジスタＭＮ６及びｐ型トランジスタＭＰ５の各ゲートに接続されていると共に、インバータ回路ＩＮＶ２に接続され、出力信号ＱとしてＲＳフリップフロップの出力となる。

上記構成のＲＳフリップフロップの動作について説明する。

図５（ａ）（ｂ）に示すように、セット信号Ｓバーが入力され、Ｌｏｗレベルになると、ｐ型トラジスタＭＰ１がＯＮし、ｎ型トランジスタＭＮ３がＯＦＦする。また、このとき、リセット信号ＲはＨｉｇｈになっており、ｎ型トランジスタＭＮ２がＯＮし、ｐ型トランジスタＭＰ４はＯＦＦしている。この状態でのインバータ回路ＩＮＶ１への入力信号はｐ型トランジスタＭＰ１とｎ型トランジスタＭＮ２との接続点が電源ＶＤＤ（Ｈｉｇｈ）になっているので、インバータ回路ＩＮＶ１の出力はＬｏｗとなる。

同時に、ｎ型トランジスタＭＮ７はセット信号Ｓバーが入力されているので、ＯＦＦしており、さらにインバータ回路ＩＮＶ１の出力がＬｏｗであるのでｎ型トランジスタＭＮ６もＯＦＦとなり、ｐ型トランジスタＭＰ５はＯＮしている。このとき、上記ＲＳフリップフロップの出力信号ＱはＨｉｇｈとなって出力される。

次に、セット信号ＳバーがＨｉｇｈに転じると、ｐ型トランジスタＭＰ１はＯＦＦし、ｎ型トランジスタＭＮ３・ＭＮ７はＯＮする。一方、リセット信号Ｒは依然Ｌｏｗのままなので、ｎ型トランジスタＭＮ２はＯＦＦしており、ｐ型トランジスタＭＰ４はＯＮしている。したがって、出力信号ＱはＨｉｇｈを保ったままでいる。

次に、リセット信号ＲがＨｉｇｈに転じると、ｎ型トランジスタＭＮ２がＯＮし、ｐ型トランジスタＭＰ４がＯＦＦする。これにより、インバータ回路ＩＮＶ１への入力がＬｏｗに変化し、インバータ回路ＩＮＶ１の出力はＨｉｇｈとなり、さらに、インバータ回路ＩＮＶ１の出力によりｎ型トランジスタＭＮ６はＯＮし、ｐ型トランジスタＭＰ５はＯＦＦする。したがって、出力信号ＱはＬｏｗとなる。

次に、リセット信号ＲがＬｏｗになると、インバータ回路ＩＮＶ１の入力はｎ型トランジスタＭＮ６・ＭＮ７がＯＮしているのでＬｏｗのままとなり、出力信号ＱもＬｏｗとして出力される。

なお、上記ＲＳフリップフロップと従来例でも説明したレベルシフタとを組み合わせることにより、図４に示したシフトレジスタ１を構成できる。

上記図４に示すシフトレジスタ１の動作を、同図、及び図７に示すタイミングチャートに基づいて説明する。

同図に示すように、今、スタート信号ＳＰが入力されると、レベルシフタＬＳによりシフトレジスタ１の電源電圧まで昇圧され、クロック用レベルシフタＬＳのＥＮＡ端子に入力される。

本実施の形態のレベルシフタＬＳはＥＮＡ信号がＨｉｇｈのときのみ動作するようになっている。したがって、スタート信号ＳＰがＨｉｇｈの間、レベルシフタＬＳ１が動作し、クロック信号ＳＣＫを取り込み、シフトレジスタ１の電源電圧まで昇圧された信号が出力Ｓ１として出力される。出力Ｓ１は、インバータ回路ＩＮＶＳ１によって反転され、ＲＳフリップフロップＦ１に入力され、出力Ｑ１として発生する。出力Ｑ１は、レベルシフタＬＳ２のＥＮＡ端子に入力されることによりレベルシフタＬＳが動作状態に入り、出力Ｓ２としてレベルシフタＬＳ２から出力される。この出力Ｓ２も出力Ｓ１と同様に、インバータ回路ＩＮＶＳ２を介して、反転され、ＲＳフリップフロップＦ２をセットし、出力信号Ｑ２を得る。このとき、スタート信号ＳＰは既にＬｏｗになっているので、レベルシフタＬＳ１は非動作状態になっている。このため、以後、ＲＳフリップフロップＦ１は次にスタート信号ＳＰがＨｉｇｈになるまで動作しない。ＲＳフリップフロップＦ２の出力信号Ｑ２は、レベルシフタＬ３のＥＮＡ端子に入力され、クロック信号ＳＣＫが昇圧され、出力Ｓ３としてレベルシフタＬ３から出力される。さらに、出力Ｓ３は、インバータ回路ＩＮＶＳ３を介して反転され、ＲＳフリップフロップＦ３に入力されると共に、ＲＳフリップフロップＦ１のリセット端子Ｒに入力され、その結果、ＲＳフリップフロップＦ１の出力信号Ｑ１はＬｏｗに転じる。

以上の動作を繰り返すことにより、シフトレジスタ１として動作を行う。

なお、本実施の形態においては、必ずしも上記のシフトレジスタ１の構成例に限らず、例えば、以下に示す他のシフトレジスタ１の構成を採用することも可能である。また、以下に説明するのは、図８に示すように、制御信号ＧＢ、クロック信号ＣＫ及びその反転クロック信号ＣＫＢ、リセット信号ＲＢ、並びに出力信号ＯＵＴの各端子を有するＲＳフリップフロップである。

上記のＲＳフリップフロップは、図９に示すように、制御信号ＧＢ、クロック信号ＣＫ及びその反転クロック信号ＣＫＢ、リセット信号ＲＢを入力とする。また、クロック信号ＣＫ及び反転クロック信号ＣＫＢは３．３Ｖであり、本回路の８Ｖからなる電源ＶＤＤよりも振幅が小さい。つまり、電圧が小さい。

上記のＲＳフリップフロップは、ゲーティング部とラッチ部とから構成されている。ゲーティング部は、外部から入力される入力信号であるクロック信号ＣＫ及びその反転クロック信号ＣＫＢを、該入力信号とは別途入力される制御信号ＧＢ及びリセット信号ＲＢに応じて後段のラッチ部に供給する機能部であり、ラッチ部は、上記ゲーティング部から供給された入力信号をラッチする機能部である。

上記ゲーティング部では、電源ＶＤＤ（Ｈｉｇｈ電位）と入力端子ＣＫＢとの間にｐ型トランジスタＭｐ１及びｎ型トランジスタＭｎ１（以下、「ｐ型トランジスタ」は「トランジスタＭｐ」、「ｎ型トランジスタ」は「トランジスタＭｎ」と称す）が直列に接続され、インバータ回路２１を構成している。また、電源ＶＤＤと入力信号であるクロック信号ＣＫの端子との間にトランジスタＭｐ２・Ｍｎ２が直列に接続されている。また、トランジスタＭｐ１のドレインと電源ＶＳＳとの間にトランジスタＭｎ３が配置されている。

上記トランジスタＭｐ１・Ｍｎ３のゲートには制御信号ＧＢがそれぞれ入力されている。また、上記トランジスタＭｐ１・Ｍｎ１・Ｍｎ３の各ドレインは、トランジスタＭｎ１・Ｍｎ２の各ゲートに接続され、トランジスタＭｐ２のゲートはリセット信号ＲＢの端子に接続されている。

さらに、トランジスタＭｐ２・Ｍｎ２の各ドレインは、ラッチ部のトランジスタＭｐ３・Ｍｎ４の各ドレインに繋がっている。

一方、ラッチ部は、電源ＶＤＤ（Ｈｉｇｈ電位）と電源ＶＳＳ（Ｌｏｗ電位）との間にトランジスタＭｐ３とトランジスタＭｎ４とで構成されているインバータ回路２２と、同じく電源ＶＤＤ（Ｈｉｇｈ電位）と電源ＶＳＳ（Ｌｏｗ電位）との間にトランジスタＭｐ４とトランジスタＭｎ５とで構成されているインバータ回路２３を備えている。

インバータ回路２２とインバータ回路２３とは、その入力側と出力側とが互いに接続して組み合わされたラッチ回路を構成している。すなわち、インバータ回路２３の入力とインバータ回路２３の出力とが接続され、かつインバータ回路２２の出力とインバータ回路２３の入力とが接続されている。また、インバータ回路２２のトランジスタＭｎ４と電源ＶＳＳとの間にはトランジスタＭｎ５が配置されており、トランジスタＭｎ５のゲートにはリセット信号ＲＢのＲＢ端子が接続されている。

上記インバータ回路２１の出力、すなわちトランジスタＭｐ１・Ｍｎ１のドレインからの出力はノード（Ｎｏｄｅ）Ａで示され、ゲーティング部の出力すなわちトランジスタＭｐ２・Ｍｎ２のドレインからの出力はノード（Ｎｏｄｅ）Ｂで示される。また、ラッチ部におけるインバータ回路２３の出力が出力信号ＯＵＴとなる。

上記構成のＲＳフリップフロップにおいて、一例として、クロック信号ＣＫ及び反転クロック信号ＣＫＢの振幅が３．３Ｖ、回路の電源ＶＤＤが８Ｖ、電源ＶＳＳが０Ｖとする。また、ｎ型トランジスタの閾値電圧は３．５Ｖであるとする。

例えば、リセット信号ＲＢがＨｉｇｈであって制御信号ＧＢの端子がＬｏｗの場合、反転クロック信号ＣＫＢにＬｏｗ（＝０Ｖ）が入力され、クロック信号ＣＫに３．３Ｖが入力されていると、トランジスタＭｐ１は導通状態であり、かつ、トランジスタＭｎ１はダイオードのような働きを呈するため、ノード（Ｎｏｄｅ）Ａの電位はトランジスタＭｎ１の閾値電圧に近い３．５Ｖ付近の電位を保っている。

このとき、トランジスタＭｎ２のソースにはクロック信号ＣＫが接続されており、トランジスタＭｎ２のゲートにはノード（Ｎｏｄｅ）Ａが接続されているので、トランジスタＭｎ２のゲートソース間電位は０．２Ｖ程度であり、トランジスタＭｎ２の閾値電圧が３．５Ｖであるので、トランジスタＭｎ２は非導通状態にある。

一方、反転クロック信号ＣＫＢが３．３Ｖになり、クロック信号ＣＫが０Ｖになった場合、ノード（Ｎｏｄｅ）Ａには、トランジスタＭｎ１の閾値電圧３．５Ｖ＋反転クロック信号ＣＫＢの電圧３．３Ｖ＝６．８Ｖ程度の電位が発生する。このとき、クロック信号ＣＫが０Ｖであるため、トランジスタＭｎ２のソースゲート間の電圧は、約６．８Ｖとなる。したがって、トランジスタＭｎ２の閾値電圧が３．５Ｖであるので、トランジスタＭｎ２は導通状態に入り、ノード（Ｎｏｄｅ）Ｂが０Ｖになる。

したがって、ゲーティング部では、クロック信号ＣＫ及び反転クロック信号ＣＫＢのオンオフにより、ノード（Ｎｏｄｅ）Ｂの出力を制御することができる。ラッチ部では、同様の駆動によって、ゲーティング部におけるノード（Ｎｏｄｅ）Ｂの出力をリセット信号ＲＢのオフによって、ラッチするようになっている。

次に、上記ＲＳフリップフロップの動作について、図１０に示すタイミングチャートを参照して説明する。

先ず、時間ｔ１において制御信号ＧＢがＬｏｗになることによって、トランジスタＭｐ１が導通すると共に、トランジスタＭｎ３が非導通になる。このとき、前述のように、反転クロック信号ＣＫＢが０Ｖであって、クロック信号ＣＫが３．３Ｖであり、トランジスタＭｎ１の閾値電圧が３．５Ｖであるので、トランジスタＭｎ２のゲート電位つまりノード（Ｎｏｄｅ）Ａの電位が約３．５ＶのＨｉｇｈとなる。したがって、トランジスタＭｎ２のソース電位が電圧３．３Ｖであるので、トランジスタＭｎ２は非導通状態である。

このとき、リセット信号ＲＢはＨｉｇｈ（＝８Ｖ）であるため、トランジスタＭｐ２は非導通状態である。したがって、リセット信号ＲＢがＨｉｇｈ（＝８Ｖ）のときには、ノード（Ｎｏｄｅ）Ｂは状態を変えずにＨｉｇｈを保ち続ける。すなわち、リセット信号ＲＢがＨｉｇｈ（＝８Ｖ）のときには、ラッチ部では、トランジスタＭｎ５は導通状態にあり、トランジスタＭｐ３とトランジスタＭｎ４とはインバータ回路２２として作用し、かつインバータ回路２２は、トランジスタＭｐ４とトランジスタＭｎ６とによって構成されるインバータ回路２３とラッチ回路を構成しているので、このラッチ部に接続されるノード（Ｎｏｄｅ）Ｂは、トランジスタＭｐ２は非導通状態のときには、状態が変わらない。

次に、時間ｔ２において、クロックパルスのオンオフが反転して反転クロック信号ＣＫＢが３．３Ｖ、クロック信号ＣＫが０Ｖになると、ノード（Ｎｏｄｅ）ＡはトランジスタＭｎ１の閾値電圧３．５Ｖに３．３Ｖを加えた約６．８Ｖになり、この約６．８Ｖの電位はトランジスタＭｎ２のゲートに印加される。このとき、トランジスタＭｎ２のソースはクロック信号ＣＫが０Ｖであるので、トランジスタＭｎ２は導通し、ノード（Ｎｏｄｅ）ＢをＬｏｗにする。このとき、リセット信号ＲＢは未だＨｉｇｈ（＝８Ｖ）であるので、トランジスタＭｐ２は非導通状態であり、かつトランジスタＭｎ５は導通状態であり、さらに、トランジスタＭｐ３とトランジスタＭｎ４とはインバータ回路２２として機能している。したがって、ノード（Ｎｏｄｅ）ＢがＬｏｗになると、インバータ回路２２とインバータ回路２３とからなるラッチ回路が状態を変え、出力信号ＯＵＴがＨｉｇｈ（＝８Ｖ）と転じる。

次に、時間ｔ３になると、制御信号ＧＢがＨｉｇｈ（電源ＶＤＤ＝８Ｖ）となり、トランジスタＭｐ１を非導通にし、トランジスタＭｎ３を導通するため、トランジスタＭｎ１・Ｍｎ２のゲートにはＬｏｗ（電源ＶＳＳ＝０Ｖ）が印加され、トランジスタＭｎ１・Ｍｎ２は非導通状態となりクロック信号ＣＫ及び反転クロック信号ＣＫＢの影響を受けない。よって、制御信号ＧＢがＨｉｇｈ（電源ＶＤＤ＝８Ｖ）である場合、クロック信号ＣＫ及び反転クロック信号ＣＫＢがいかなる状態を持とうと、ゲーティング部には影響しなくなる。このとき、ノード（Ｎｏｄｅ）Ｂは、トランジスタＭｎ２の非導通状態によりクロック信号ＣＫの影響を受けなくなるが、インバータ回路２２及びインバータ回路２３により構成されるラッチ回路によってＬｏｗに保持され、結果として出力信号ＯＵＴはＨｉｇｈ（電源ＶＤＤ＝８Ｖ）のまま保持される。

次に、時間ｔ４になると、リセット信号ＲＢがＬｏｗ（電源ＶＳＳ＝０Ｖ）になり、トランジスタＭｐ２が導通状態になる。同時に、トランジスタＭｎ５のゲートにもリセット信号ＲＢが供給されるので、トランジスタＭｎ５は非導通状態になり、トランジスタＭｐ４とトランジスタＭｎ４とで構成される回路はインバータ回路２２としては機能しなくなる。よって、トランジスタＭｐ２が導通状態により、ノード（Ｎｏｄｅ）ＢがＨｉｇｈ（電源ＶＤＤ＝８Ｖ）になるので、インバータ回路２３のトランジスタＭｐ６が導通状態になることにより出力信号ＯＵＴはＬｏｗ（電源ＶＳＳ＝０Ｖ）に転じる。

最後に、時間ｔ５になると、リセット信号ＲＢがＨｉｇｈとなり、トランジスタＭｐ２は非導通状態になり、トランジスタＭｎ５は導通状態になる。このとき、トランジスタＭｎ４とＭｐ３とで構成される回路は再びインバータ回路２２としての機能するため、インバータ回路２２とインバータ回路２３とが、再びラッチ回路として機能する。これにより、ノード（Ｎｏｄｅ）ＢをＨｉｇｈの状態に保持し、結果として出力信号ＯＵＴをＬｏｗのまま保持する。

上述した構成のＲＳフリップフロップを用いたシフトレジスタ１の構成例を、図１１に示す。なお、図１１は、図９に示すＲＳフリップフロップを用いたシフトレジスタ１の構成例である。

上記シフトレジスタ１は、複数のＲＳフリップフロップＦＦ１、ＦＦ２、…がシリアルに接続されている。そして、ＲＳフリップフロップＦＦａ（ａ＝２ｎ−１，ｎ＝１，２，…）のＣＫ端子にはクロック信号ＣＫが接続され、ＣＫＢ端子には反転クロック信号ＣＫＢが接続されている。

一方、ＲＳフリップフロップＦＦａ（ａ＝２ｎ，ｎ＝１，２，…）のＣＫ端子には反転クロック信号ＣＫＢが接続され、ＣＫＢ端子にはクロック信号ＣＫが接続されている。このように、奇数番目のＲＳフリップフロップＦＦａ（ａ＝２ｎ−１，ｎ＝１，２，…）と、偶数番目のＲＳフリップフロップＦＦａ（ａ＝２ｎ，ｎ＝１，２，…）とによって、ＣＫ端子とＣＫＢ端子とに接続されるクロック信号ＣＫと反転クロック信号ＣＫＢとの関係が逆になっている。

また、上記シフトレジスタ１は、最初の段におけるＲＳフリップフロップＦＦ１のＧＢ端子には、スタートパルス信号ＳＰＢが入力されており、各段のＲＳフリップフロップＦＦａの出力信号ＯＵＴは、出力信号Ｑ１、Ｑ２、Ｑ３、…と、シフトレジスタ１の出力として出力される。また、各段のＲＳフリップフロップＦＦ１、…における出力信号Ｑ１、…のそれぞれは、インバータを介して制御信号ＧＢ２、…として、次段のＲＳフリップフロップＦＦのＧＢ端子に接続されている。

また、２段目以降のＲＳフリップフロップＦＦ２、ＦＦ３、…においては、その出力信号Ｑ２、Ｑ３、…の反転信号が、次段のＧＢ端子に入力されると共に、前段のＲＳフリップフロップのＲＧ端子にも接続されリセット信号として用いられている。例えば、２段目のＲＳフリップフロップＦＦ２の出力信号Ｑ２の反転信号である制御信号ＧＢ３は、３段目のＲＳフリップフロップＦＦ３のＧＢ端子と１段目のＲＳフリップフロップＦＦ１のＲＢ端子とに接続されている。

次に、上記シフトレジスタの動作について、図１２のタイミングチャートを用いて説明する。

先ず、時間ｔ１においてスタートパルス信号ＳＰＢがＲＳフリップフロップＦＦ１のＧＢ端子に入力された後、時間ｔ２においてクロック信号ＣＫがＬｏｗに変わるとＲＳフリップフロップＦＦ１のＯＵＴ信号、すなわち出力信号Ｑ１がＨｉｇｈに転じる。また、この出力信号Ｑ１は、インバータを介してＲＳフリップフロップＦＦ２のＧＢ端子に制御信号ＧＢ２として入力されるため、ＲＳフリップフロップＦＦ２のＧＢ端子にはＬｏｗの信号が入力されることとなる。

続いて、ＲＳフリップフロップＦＦ２のＧＢ端子にＬｏｗの制御信号ＧＢ２が入力されている状態で、時間ｔ３において反転クロック信号ＣＫＢがＬｏｗに変わるとＲＳフリップフロップＦＦ２のＯＵＴ信号、すなわち出力信号Ｑ２がＨｉｇｈに転じる。また、出力信号Ｑ２の反転信号である制御信号ＧＢ３がＬｏｗに転じる。この制御信号ＧＢ３は、ＲＳフリップフロップＦＦ３のＧＢ端子に入力されると共に、ＲＳフリップフロップＦＦ１のＲＢ端子にも入力され、ＦＦ１はリセットされて出力信号Ｑ１がＬｏｗへ転じる。

このように、シリアルに接続されたセットリセットフリップフロップは、クロック信号ＣＫ及び反転クロック信号ＣＫＢに同期して、シフトレジスタ１として機能する。上記シフトレジスタ１は、前述のクロック信号ＣＫ及び反転クロック信号ＣＫＢが回路の電源ＶＤＤよりも低い振幅を持った場合でも同様に動作する。

ところで、上記シフトレジスタ１における、図４に示すレベルシフタＬＳ、及び図９に示すゲーティング部では、制御信号ＧＢがＨｉｇｈのときには、クロック信号ＣＫ又は反転クロック信号ＣＫＢのオンオフのいかんに関わらず、レベルシフタＬＳ及びゲーティング部のトランジスタＭｐ１が常時導通する電流駆動型であり、定電流源の電流つまり無効電流が流れていることになる。したがって、消費電力低減の観点からすると不十分である。

そこで、本実施の形態の駆動装置２、液晶表示装置１１、及び液晶表示装置１１の駆動方法では、この無効電流による消費電力を低減する方法をとっている。

ここで、本実施の形態の液晶表示装置１１では、このパーシャル表示ができるようになっているので、このパーシャル表示をするための構成について、先に説明する。

すなわち、本実施の形態の液晶表示装置１１では、携帯電話の表示用装置として使用可能となっており、図１３に示すように、表示画面１２の表示領域を時分割して表示するいわゆるパーシャル表示ができるようになっている。このパーシャル表示では、表示領域を例えば領域Ｐ１・Ｐ２・Ｐ３の３領域に分割する。そして、表示画面１２の全体を表示させる全画面表示モードでは、領域Ｐ１・Ｐ２・Ｐ３を使用して、フルカラーモードにて表示を行う。一方、待機時においては、表示画面１２の一部のみを表示させる部分画面表示モードとすることができる。この全画面表示モードと部分画面表示モードとの切り替えは、図示しない切り替え選択スイッチに基いてモード切替手段としての制御回路１５が行う。例えば、領域Ｐ１・Ｐ３では背景を白表示として何も表示しない非表示部分１２ｂとすると共に、領域Ｐ２では表示部分１２ａとして時刻表示や壁紙等を静止画にて表示する。

上記のパーシャル表示を行う駆動装置２は、詳細には、図１に示すように、多階調データ信号ＤＡＴをデータ信号線駆動回路ＳＤに供給する第１配線３０ａと、一定の均一色表示時に印加する電圧又は予備充電電圧からなる定電圧データ書込信号ＰＶＩをデータ信号線駆動回路ＳＤに供給する第２配線３０ｂとの２つの配線によって、各信号が、データ信号線駆動回路ＳＤのサンプリング回路ＳＡＭＰに供給されるようになっている。上記定電圧データ書込信号ＰＶＩは、多階調データ信号ＤＡＴよりも低い電圧からなっており、定電圧データ書込信号生成手段としてのデータ作成部ＬＣＤＣにて生成される。なお、ここでは、液晶駆動方法は１Ｈ反転駆動（１水平走査期間反転駆動）であり、定電圧データ書込信号ＰＶＩは、１Ｈ毎に極性を反転させる。

すなわち、従来では、図１７に示すように、待機時において、領域Ｐ１・Ｐ３に非表示部用の白データを書き込むときには、表示部用の画像データが書き込まれる領域Ｐ２と同じ周波数のソースクロック信号ＳＣＫを用いて、該非表示部用の白データを書き込んでいた。さらに、該非表示部用の白データの書き込みは、多階調用表示用データを使用して書き込んでいた。したがって、多階調用表示用データを使用することにより、前述したレベルシフタＬＳの無効電流による消費電力が増大するという問題があった。

そこで、本実施の形態では、非表示部の白表示は、定電圧データ書込信号ＰＶＩにより、白電位を書き込む。この定電圧データ書込信号ＰＶＩは、上述のように、データ作成部ＬＣＤＣにて生成する。

そして、本実施の形態では、データ作成部ＬＣＤＣから、別途、定電圧データ書込信号ＰＶＩを選択するための定電圧データ選択手段としての選択用信号PCTLが上記サンプリング回路ＳＡＭＰに対して供給されている。したがって、定電圧データ書込信号ＰＶＩについては、上記選択用信号PCTLによって選択されて、シフトレジスタ１を通らずにデータ信号線ＳＬに出力される。一方、多階調データ信号ＤＡＴについては、データ信号線駆動回路ＳＤのシフトレジスタＳＲからの前記フリップフロップ回路ＦＦによって選択されて、データ信号線ＳＬに出力される。

したがって、非表示部の白表示については、定電圧データ書込信号ＰＶＩにより、シフトレジスタ１を介さずに白電位を書き込むので、レベルシフタＬＳの無効電流による消費電力の低減が図れる。

上記構成の液晶表示装置１１におけるパーシャル表示を行う駆動方法について、図１４のタイミングチャートに基いて、説明する。なお、図１４は、待機時のタイミングチャートを示している。

本実施の形態では、図１４に示すように、待機時においては、表示するのは３垂直走査期間（３Ｖ）に１度とする。したがって、最初の第１垂直走査期間（１Ｖ）のみゲートクロック信号ＧＣＫ及びゲートスタートパルスＧＳＰ、並びにソースクロック信号ＳＣＫ及びソーススタートパルスＳＳＰを稼動し、次の第２垂直走査期間、第３垂直走査期間はゲートクロック信号ＧＣＫ及びゲートスタートパルスＧＳＰ、並びにソースクロックＳＣＫおよびソーススタートパルスＳＳＰを停止させることにより、回路動作を停止させる。

このような駆動をしても、液晶は表示を保持する性質を有しているので、静止画の場合には表示が保たれている。これにより、表示駆動上のフレームを間引くために間欠的に駆動回路を停止しているので、消費電力が低減できる。

また、本実施の形態では、前記領域Ｐ１・Ｐ３の表示における背景の白データはリフレッシュレート（書き換え頻度）を下げても表示上問題がないので、非表示用の白データの表示は、６垂直走査期間（６Ｖ）毎に行い、その間の第３垂直走査期間、第９垂直走査期間、…にはデータ信号線駆動回路ＳＤを停止し、消費電力の削減を図っている。

これらの消費電力の削減に加えて、本実施の形態では、上述したように、領域Ｐ１・Ｐ３における非表示部の白表示を、定電圧データ書込信号ＰＶＩにより白電位を書き込む。したがって、領域Ｐ１・Ｐ３では、選択用信号PCTLはＨｉｇｈが継続する。そして、領域Ｐ２を表示する期間Ｔにおいては、選択用信号PCTLを間欠的にＨｉｇｈにして、定電圧データ書込信号ＰＶＩによりプリチャージ電圧を印加した後、表示部用の画像データの書き込みを行う。これらの駆動方法によって、消費電力を削減することができる。

なお、ここでは１Ｈ反転駆動方法について説明したが、必ずしもこれに限らず、例えば、フレーム反転駆動、ソースバスライン反転駆動、ドット反転駆動方法等、他の液晶表示駆動方法にも適用できる。

このように、本実施の形態の液晶表示装置１１の駆動装置２及び液晶表示装置１１の駆動方法では、液晶表示装置１１の駆動装置２は、ソースクロック信号ＳＣＫに同期して動作する複数段のフリップフロップＦＦと、フリップフロップＦＦの駆動電圧よりも振幅が小さな上記ソースクロック信号ＳＣＫを昇圧して上記各フリップフロップＦＦへ印加する各レベルシフタＬＳとを有して、上記ソースクロック信号ＳＣＫに同期して入力パルスを伝送するシフトレジスタ１とを備え、このシフトレジスタ１からの各出力に基いてサンプリング回路ＳＡＭＰにて画像表示データ信号をサンプリングして、複数のデータ信号線ＳＬに出力するデータ信号線駆動回路ＳＤを備えている。

したがって、この液晶表示装置１１の駆動装置２を駆動するときには、データ信号線ＳＬにデータ信号を出力しないときにも、レベルシフタＬＳのトランジスタの無効電流が定常的に流れ、電力が消費されている。

一方、本実施の形態では、表示画面１２の全体を表示させる全画面表示モードと、該表示画面１２の一部のみを時分割表示させる部分画面表示モードとを制御回路１５にて切り替える。すなわち、パーシャル表示モードを採用する。

ここで、パーシャル表示モードは、例えば携帯電話等の携帯機器の表示装置に使用され、待機時に部分表示されるモードである。そして、待機時の方が長時間であるので、特に消費電力を低減する必要がある。

そこで、本実施の形態では、一定電圧からなる定電圧データ書込信号を生成するデータ作成部ＬＣＤＣと、上記部分画面表示モードにおける表示画面１２の一部である領域Ｐ２のみを時分割表示させる部分以外の非表示部分で領域Ｐ１・Ｐ３に対して、このデータ作成部ＬＣＤＣからの定電圧データ書込信号ＰＶＩを直接サンプリングさせて複数のデータ信号線ＳＬに出力させる選択用信号PCTLとが設けられている。

したがって、選択用信号PCTLによって、部分画面表示モードにおける領域Ｐ１・Ｐ３に対しては、このデータ作成部ＬＣＤＣからの定電圧データ書込信号ＰＶＩを直接サンプリングさせて複数のデータ信号線ＳＬに出力させる。

この結果、部分画面表示モードにおける非表示部分である領域Ｐ１・Ｐ３に対して、レベルシフタＬＳを有するシフトレジスタ１を介さずにデータ信号線ＳＬに定電圧データ書込信号ＰＶＩを出力するので、レベルシフタＬＳを駆動する必要がない。このため、レベルシフタＬＳにおけるトランジスタの無効電流が定常的に流れることがないので、消費電力の低減を図ることができる。

したがって、待機時において低消費電力化を図り得る液晶表示装置１１の駆動装置２、及び液晶表示装置１１の駆動装置２を提供することができる。

また、本実施の形態の液晶表示装置１１の駆動装置２及び液晶表示装置１１の駆動方法では、定電圧データ書込信号ＰＶＩは、一定電圧からなるので、プリチャージ電圧として使用できる。このことは、逆に、定電圧データ書込信号ＰＶＩの生成は、図示しないプリチャージ電圧生成回路を用いて生成することを意味する。したがって、定電圧データ書込信号ＰＶＩの生成に際して、一般的に設けられる既存のプリチャージ電圧生成回路を使用することができるので、別途、定電圧データ書込信号生成手段を設ける必要がなく、コストの増大を回避できる。

ところで、部分画面表示モードにおける非表示部分に対しては、表示を行えば、リフレッシュするまでその内容が保持される。したがって、例えば、非表示部分に表示されるベタ画像等では、画像を変化させる必要もないので、間欠的に表示すればよい。

そこで、本実施の形態の液晶表示装置１１の駆動装置２及び液晶表示装置１１の駆動方法では、部分画面表示モードにおける非表示部分である領域Ｐ１・Ｐ３に対して、部分画面表示モードにおける表示部分である領域Ｐ２のサンプリング周波数よりも小さいサンプリング周波数にて駆動する。

したがって、非表示部分である領域Ｐ１・Ｐ３の表示回数を減らすことができるので、消費電力の低減を図ることができる。

また、本実施の形態の液晶表示装置１１は、上記記載の液晶表示装置１１の駆動装置２を備えているので、待機時において低消費電力化を図り得る液晶表示装置１１を提供することができる。

なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。

例えば、本実施の形態では、データ信号線駆動回路ＳＤ側にプリチャージ電圧生成回路が設けられている場合について説明しているが、必ずしもこれに限らず、データ信号線ＳＬを介して、データ信号線駆動回路ＳＤの反対側にプリチャージ電圧生成回路が設けられていても、本発明は適用できる。

本発明の表示装置及びその駆動方法は、アクティブマトリクス型の液晶表示装置の駆動装置、液晶表示装置の駆動方法、及び液晶表示装置に用いることができ、特に、携帯電話、ＰＤＡを代表とする携帯情報ツールへの適用が好ましい。

本発明における液晶表示装置の実施の一形態を示すものであり、上記液晶表示装置の駆動装置の詳細構造を示すブロック図である。 上記液晶表示装置の構成を示すブロック図である。 上記液晶表示装置における画素の構成を示すブロック図である。 上記液晶表示装置におけるデータ信号線駆動回路のシフトレジスタの内部構成を示すブロック図である。 （ａ）は上記データ信号線駆動回路のシフトレジスタにおけるリセットセットフリップフロップの基本構造を示すブロック図であり、（ｂ）は上記リセットセットフリップフロップの動作を示すタイミングチャートである。 上記データ信号線駆動回路のシフトレジスタにおけるリセットセットフリップフロップの基本構造を示す図である。 上記リセットセットフリップフロップを用いたシフトレジスタによる入出力信号の波形を示すタイミングチャートである。 上記データ信号線駆動回路のシフトレジスタにおけるリセットセットフリップフロップの基本構造を示す図である。 上記リセットセットフリップフロップの詳細構造を示すブロック図である。 上記リセットセットフリップフロップの入出力信号の波形を示すタイミングチャートである。 上記リセットセットフリップフロップを用いたシフトレジスタの構成を示すブロック図である。 上記リセットセットフリップフロップを用いたシフトレジスタによる入出力信号の波形を示すタイミングチャートである。 上記液晶表示装置のパーシャル表示モードにおける表示画面の表示状態を示す正面図である。 上記液晶表示装置のパーシャル表示モードにおける表示画面の表示動作を示すタイミングチャートである。 従来の液晶表示装置のパーシャル表示モードにおける表示画面の表示状態を示す正面図である。 上記液晶表示装置の全画面表示モードにおける入出力信号の波形を示すタイミングチャートである。 従来の他の液晶表示装置の全画面表示モードにおける入出力信号の波形を示すタイミングチャートである。

符号の説明

１ シフトレジスタ
２ 駆動装置
１１ 液晶表示装置（表示装置）
１２ 表示画面
１５ 制御回路（モード切替手段）
１６ 画素
ＤＡＴ 多階調データ信号（画像表示データ信号）
ＦＦ セットリセットフリップフロップ（フリップフロップ）
ＧＣＫ ゲートクロック信号
ＧＤ 走査信号線駆動回路
ＧＬ 走査信号線
ＬＣＤＣ データ作成部（定電圧データ書込信号生成手段）
ＬＳ レベルシフタ
Ｐ１・Ｐ３ 領域（部分画面表示モードにおける非表示部分）
Ｐ２ 領域（部分画面表示モードにおける表示部分）
ＰＣＴＬ 選択用信号（定電圧データ選択手段）
ＰＶＩ 定電圧データ書込信号
ＳＡＭＰ サンプリング回路
ＳＣＫ ソースクロック信号
ＳＤ データ信号線駆動回路
ＳＬ データ信号線

Claims (11)

1. 互いに交差する複数の走査信号線及び複数のデータ信号線を有し、各走査信号線から出力される走査信号に同期して各データ信号線を通して各交差部に設けられた画素に対して画像表示データ信号が出力される表示画面を備えた表示装置の駆動装置において、
   ソースクロック信号に同期して動作する複数段のフリップフロップと、上記フリップフロップの駆動電圧よりも振幅が小さな上記ソースクロック信号を昇圧して上記各フリップフロップへ印加する各レベルシフタとを有して、上記ソースクロック信号に同期して入力パルスを伝送するシフトレジスタとを備え、このシフトレジスタからの各出力に基いてサンプリング回路にて画像表示データ信号をサンプリングして、上記複数のデータ信号線に出力するデータ信号線駆動回路と、
   前記表示画面の全体を表示させる全画面表示モードと、該表示画面の一部のみを時分割表示させる部分画面表示モードとを切り替えるモード切替手段と、
   一定電圧からなる定電圧データ書込信号を生成する定電圧データ書込信号生成手段と、
   上記部分画面表示モードにおける上記表示画面の一部のみを時分割表示させる部分以外の非表示部分に対して、この定電圧データ書込信号生成手段からの定電圧データ書込信号を直接サンプリングさせて複数のデータ信号線に出力させる定電圧データ選択手段とが設けられていることを特徴とする表示装置の駆動装置。
2. 前記定電圧データ選択手段は、前記部分画面表示モードにおける表示部分に画像表示データ信号を印加して画像を表示させるときに、定電圧データ書込信号生成手段からの定電圧データ書込信号をプリチャージ電圧として直接サンプリングさせて複数のデータ信号線に出力させることを特徴とする請求項１記載の表示装置の駆動装置。
3. 前記定電圧データ書込信号は、１水平走査期間毎に極性が変わることを特徴とする請求項１又は２記載の表示装置の駆動装置。
4. 前記定電圧データ書込信号は、１垂直走査期間毎に極性が変わることを特徴とする請求項１又は２記載の表示装置の駆動装置。
5. 前記定電圧データ選択手段は、前記部分画面表示モードにおける非表示部分に対して、部分画面表示モードにおける表示部分のサンプリング周波数よりも小さいサンプリング周波数にて駆動されることを特徴とする請求項１記載の表示装置の駆動装置。
6. 前記請求項１〜５のいずれか１項に記載の表示装置の駆動装置を備えたことを特徴とする表示装置。
7. 互いに交差する複数の走査信号線及び複数のデータ信号線を有し、各走査信号線から出力される走査信号に同期して各データ信号線を通して各交差部に設けられた画素に対して画像表示データ信号が出力される表示画面を備えた表示装置の駆動方法において、
   ソースクロック信号に同期して動作する複数段のフリップフロップと、上記フリップフロップの駆動電圧よりも振幅が小さな上記ソースクロック信号を昇圧して上記各フリップフロップへ印加する各レベルシフタとを有して、上記ソースクロック信号に同期して入力パルスを伝送するシフトレジスタとを備え、このシフトレジスタからの各出力に基いてサンプリング回路にて画像表示データ信号をサンプリングして、上記複数のデータ信号線に出力するデータ信号線駆動回路を含み、
   前記表示画面の全体を表示させる全画面表示モードと、該表示画面の一部のみを時分割表示させる部分画面表示モードとを切り替えると共に、
   一定電圧からなる定電圧データ書込信号を生成する定電圧データ書込信号生成手段と、
   上記部分画面表示モードにおける上記表示画面の一部のみを時分割表示させる部分以外の非表示部分に対して、一定電圧からなる定電圧データ書込信号を生成する定電圧データ書込信号生成手段からの定電圧データ書込信号を直接サンプリングさせて複数のデータ信号線に出力することを特徴とする表示装置の駆動方法。
8. 前記部分画面表示モードにおける表示部分に画像表示データ信号を印加して画像を表示させるときに、定電圧データ書込信号生成手段からの定電圧データ書込信号をプリチャージ電圧として直接サンプリングさせて複数のデータ信号線に出力させることを特徴とする請求項７記載の表示装置の駆動方法。
9. 前記定電圧データ書込信号を、１水平走査期間毎に極性を変えることを特徴とする請求項７又は８記載の表示装置の駆動方法。
10. 前記定電圧データ書込信号を、１垂直走査期間毎に極性を変えることを特徴とする請求項７又は８記載の表示装置の駆動方法。
11. 前記部分画面表示モードにおける非表示部分に対して、部分画面表示モードにおける表示部分のサンプリング周波数よりも小さいサンプリング周波数にて駆動することを特徴とする請求項７記載の表示装置の駆動方法。

Images