JP2003150134A - 表示駆動方法、表示素子、及び表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 【解決手段】 走査線を走査する電圧としては、スイッ
チング素子のゲート耐圧以内とされるＡＶＤ１と、ゲー
ト耐圧以上とされるＡＶＤ２との間で切り換え可能とさ
れる。そして、水平ブランキング期間内において、ＡＶ
Ｄ１により走査線の走査を開始させた後に、データ線に
プリチャージを行う。そして、この後においてＡＶＤ２
に切り換える。この時点では、画素容量にはプリチャー
ジ電圧に対応する電位が発生しているので、耐圧を越え
るＡＶＤ２が画素スイッチに印加されたとしても、スイ
ッチング素子の端子間においては、耐圧を越えない電位
差を生じさせることが可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばアクティブ
マトリクス方式によって画像表示を行う場合における表
示駆動方法に関する。また、このような表示駆動方法に
対応してマトリクス状に配列された画素駆動用セル等が
配列される基板装置、及びこのような表示駆動方法に対
応する表示装置に関する。

【０００２】

【従来の技術】アクティブマトリクス方式を採用した液
晶表示装置が、例えば液晶プロジェクタ装置や、液晶デ
ィスプレイ装置などに広く採用されている。このような
アクティブマトリクス方式による液晶表示装置は、周知
のように、例えば半導体基板に対して、例えばＭＯＳ型
トランジスタによる画素スイッチと、この画素スイッチ
に接続される画素容量とを備えた画素セル駆動回路がマ
トリクス状に配置されるようにして形成される。つま
り、水平（行）方向に沿っては複数の走査線が配される
と共に、垂直（列）方向に沿っては複数のデータ線が配
される。そして、これら走査線とデータ線との交点に対
応する位置に対して、画素セル駆動回路が接続されるも
のである。そして、この半導体基板に対して、共通電極
を形成した対向基板を対向させ、これら半導体基板と対
向基板との間に液晶を封入するようにされる。このよう
な構造によって液晶表示装置が構成される。

【０００３】また、このような液晶表示装置における画
像表示のための駆動を簡単に説明すると次のようにな
る。水平方向に配された走査線に対しては、例えば１水
平走査期間ごとに、所定レベルの電圧を順次印加してい
くようにされる。つまり、走査線の順次走査を行ってい
くようにされる。このとき、走査が行われた走査線に接
続されている複数の画素スイッチはオン状態となる。こ
れと共に、１水平走査期間内においては、データ線を駆
動することが行われる。つまり、データ線に対してデー
タに応じた電圧を印加する。なお、この際においては、
データ線に対して、順次、データを印加する、いわゆる
点順次駆動方式によるデータ線駆動が一般的には行われ
る。このようにして印加されたデータは、上記のように
してオン状態にある画素スイッチを介して画素容量に電
荷として蓄積される。つまり、１水平ライン分の画素セ
ルに対するデータの書き込みが行われるものである。こ
のようにしてデータの書き込みが行われると、画素容量
に蓄積された電荷と、対向電極に印加されるコモン電圧
Ｖｃｏｍとの間に電位差が生じ、この電位差によって、
その間に封入された液晶が励起されることになる。つま
り、画素セルの駆動が行われる。そして、このような１
走査線ごとの画素セルの駆動が、走査線を順次走査する
ごとに実行されることで、例えば１画面分の画像が表示
される。

【０００４】また、液晶表示装置における表示駆動にあ
っては、液晶に直流電圧がかかることで液晶が劣化して
しまうことを防ぐように駆動が行われるのが通常であ
る。そして、このような交流駆動の方式の１つとして、
コモン電圧Ｖｃｏｍを基準にして、正極側と負極側へ画
素データを反転させて駆動する極性反転駆動が知られて
いる。この極性反転駆動のタイミングとしては、フレー
ム単位で反転させるフレーム反転法、水平ラインごとに
反転させるライン反転法、また、画素セル（ドット）ご
とに反転させるドット反転法などが挙げられる。

【０００５】

【発明が解決しようとする課題】ところで、近年におい
ては、液晶表示装置の高精細化や小型化が促進されてい
る状況にあるが、この場合には、単位面積あたりの画素
数が増加するので、画素容量に対してデータ信号を書き
込むのに許容される時間は短くならざるを得ない。この
ため、許容時間内に必要な電位にまでデータ信号を書き
込むことが間に合わないことで、階調不足、色むら、及
び色再現性の低下などが生じるという問題が生じやすく
なっていた。このような問題を解消するには、駆動速度
をこれまでよりも高速にする必要が生じてくる。このた
めには、例えば、同時に走査、駆動する走査線、ライン
数を増加させることのほか、この場合にも、各画素スイ
ッチに対してより高いゲート電圧を印加することが挙げ
られる。これによっては、画素ごとのリフレッシュがよ
り高速に行われることになる。

【０００６】しかしながら、データ線に印加される画像
データの信号は、前述もしたように、コモン電圧Ｖｃｏ
ｍを中心として、所定の正極性最大振幅レベルと負極性
最大振幅レベルの範囲内で所定タイミングにより変化す
る。例えば画素スイッチは、Ｎチャンネル型若しくはＰ
チャンネル型のトランジスタによって形成されることが
多いが、このような場合においては、オン抵抗が高くな
ってデータ信号の書き込み速度が低下することを防止す
るために、画像データ信号の振幅以上のゲート電圧を印
加しなければならない。そして、上記した事情により、
さらに高いレベルのゲート電圧を印加することになれ
ば、より高耐圧のトランジスタを形成した半導体プロセ
スの仕様としなければならないことになる。

【０００７】例えば、液晶表示装置の高精細化や小型化
のために、単位面積あたりの画素数を増加させていった
場合には、個々の画素セルのサイズが小さくなっていく
ことになり、これによっては、例えば各画素スイッチの
サイズも小さくなっていくことになるが、半導体プロセ
スとしての特性上、トランジスタのサイズが小さくなる
ほど、その耐圧は低くなっていかざるを得ない。これに
反して、半導体プロセスについて高耐圧にしようとすれ
ば、トランジスタ等の素子のサイズは大型にならざるを
得ない。このため、画素容量も採りにくくなるなどし
て、上記した液晶表示装置の高精細化及び小型化は実現
することがかえって困難になってしまう。つまり、小型
化と高耐圧化は相反する関係にある。また、現状からの
半導体プロセスの仕様変更も伴うので、コスト的にも不
利となる。

【０００８】但し、画素スイッチについて、ＣＭＯＳ構
成を採れば、ゲート耐圧は正極性又は負極性の信号振幅
以上のゲート耐圧とすればよいことにはなる。しかしな
がら、この場合にも、ＣＭＯＳとしてのトランジスタは
サイズが大きくなるので、高精細化及び小型化の実現は
困難であり、高コストとなるという点では、同様であ
る。また特に、走査線及びデータ線に接続される画素ス
イッチのジャンクション容量が増加することで、画素容
量へのデータ書き込みも高速にすることが難しくなる。

【０００９】また、液晶表示装置において、画素スイッ
チをＮチャンネル型若しくはＰチャンネル型のトランジ
スタを採用した場合においては、いわゆるバックバイア
ス効果によって、ゲート閾値電圧が上昇する。このた
め、或る規定のゲート電圧を印加したとしても、上記の
ようにして上昇したゲート閾値電圧によって、実効的な
ゲート電圧のレンジは狭められることとなる。このよう
にしてレンジが縮小されたゲート電圧によって液晶を駆
動した場合には、駆動電圧レベルに対する液晶の反応の
レンジも狭くなってしまい、階調表現性もそれだけ劣っ
てくることになる。そこで、上記のような液晶表示装置
としての特性上の問題点を解消する１つの方法として、
前述したように、より高いゲート電圧を画素スイッチに
印加することが挙げられるが、これを実現しようとすれ
ば、先にも述べたのと同様に、半導体プロセスとしての
問題が生じてくることになる。

【００１０】このような問題点を考慮すれば、半導体プ
ロセスの規格としての画素スイッチのトランジスタの耐
圧はそのままとしたうえで、例えば、これまでより高い
ゲート電圧を印加可能な表示駆動が行われるようにする
ことが望ましいこととなる。

【００１１】

【課題を解決するための手段】そこで、本発明は上記し
た課題を考慮して、表示駆動方法として次のようにして
構成することとした。つまり、複数の走査線と、これら
走査線に直交して、画素データに対応するデータ信号が
供給されるデータ線とがマトリクス状に配置され、これ
ら走査線とデータ線との交点に対して、画素容量と、上
記走査線に対して印加される走査信号電圧により、上記
画素容量に対して上記データ信号を供給する経路を導通
させるスイッチング素子とを接続して形成される表示素
子に対する表示駆動方法において、スイッチング素子の
耐圧特性に応じた許容レベル以内とされる第１の振幅レ
ベルにより、走査信号電圧の印加を開始させる走査手順
と、第１の振幅レベルによる走査信号電圧の印加開始後
で、データ線に対するデータの供給が開始される以前に
おいて、データ線に対して所定レベルのプリチャージ電
圧を印加するプリチャージ手順と、プリチャージ電圧の
印加により生じる電位が保持されている期間内における
所定タイミングで、第１の振幅レベルにより印加が行わ
れている走査信号電圧を、上記第１の振幅レベルよりも
大きい第２の振幅レベルに切り換える振幅切り換え手順
とを行うこととした。

【００１２】また、複数の走査線と、これら走査線に直
交して、画素データに対応するデータ信号が供給される
データ線とがマトリクス状に配置され、これら走査線と
データ線との交点に対して、画素容量と、走査線に対し
て印加される走査信号電圧により、画素容量に対してデ
ータ信号を供給する経路を導通させるスイッチング素子
とを接続して形成される表示素子として次のように構成
することとした。つまり、走査線を走査するための走査
信号電圧を供給する走査線駆動手段と、データ線に対し
てデータ信号を供給するデータ線駆動手段と、第１の振
幅レベルによる走査信号電圧の印加開始後で、データ線
に対するデータの供給が開始される以前において、デー
タ線に対して所定レベルのプリチャージ電圧を印加する
プリチャージ手段とを備え、上記走査線駆動手段は、走
査信号電圧について、プリチャージ電圧の印加により生
じる電位が保持されている期間内における所定タイミン
グで、スイッチング素子の耐圧特性に応じた許容レベル
以内とされる第１の振幅レベルと、この第１の振幅レベ
ルよりも大きい第２の振幅レベルとの間で切り換えて印
加するようにされていることとした。

【００１３】また、表示装置としては次のように構成す
ることとした。本発明の表示装置は、表示素子が形成さ
れた半導体基板と、この半導体基板に対して対向して配
置される共通電極を有する対向基板と、半導体基板と対
向基板との間に介在する液晶層とを備えて成るものとさ
れる。そして、上記表示素子は、複数の走査線と、これ
ら走査線に直交して、画素データに対応するデータ信号
が供給されるデータ線とがマトリクス状に配置され、こ
れら走査線とデータ線との交点に対して、画素容量と、
走査線に対して印加される走査信号電圧により、画素容
量に対してデータ信号を供給する経路を導通させるスイ
ッチング素子とを接続して形成される画素セル駆動手段
と、走査線を走査するための走査信号電圧を供給する走
査線駆動手段と、データ線に対してデータ信号を供給す
るデータ線駆動手段と、第１の振幅レベルによる走査信
号電圧の印加開始後で、データ線に対するデータの供給
が開始される以前において、データ線に対して所定レベ
ルのプリチャージ電圧を印加するプリチャージ手段とを
備え、上記走査線駆動手段は、走査信号電圧について、
プリチャージ電圧の印加により生じる電位が保持されて
いる期間内における所定タイミングで、スイッチング素
子の耐圧特性に応じた許容レベル以内とされる第１の振
幅レベルと、この第１の振幅レベルよりも大きい第２の
振幅レベルとの間で切り換えて印加するようにされてい
ることとした。

【００１４】上記各構成によれば、走査線を走査する電
圧としては、スイッチング素子の耐圧特性に応じた許容
レベル以内とされる第１の振幅レベルと、この第１の振
幅レベルより大きいとされて、例えば、許容レベル以上
とされる第２の振幅レベルとの間で切り換えられる。そ
して、先ずは、耐圧以内とされる第１の振幅レベルの走
査信号電圧により走査線の走査を開始させた後に、デー
タ線駆動によるデータ信号の供給が行われる前のタイミ
ングで、データ線にプリチャージを行う。そして、この
後において走査信号電圧を第２の振幅レベルに切り換え
るようにされるが、この時点では、画素容量にはプリチ
ャージ電圧に対応する電位が発生しているので、耐圧を
越える第２の振幅レベルがスイッチング素子に印加され
たとしても、スイッチング素子の端子間においては、耐
圧を越えない電位差を生じさせることが可能になる。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明を行っていくこととする。本実施の形態として
は、例えば液晶プロジェクタ装置などをはじめとする各
種映像機器、電子機器に採用される、アクティブマトリ
クス方式の液晶表示装置を例に挙げることとする。

【００１６】図１は、本発明の実施の形態としての液晶
表示装置の構成例を示している。この図に示す液晶表示
装置１であるが、その全体的な基本構造としては、半導
体基板（表示素子）に対して、少なくとも、例えばマト
リクス状に配列される画素セル駆動回路をはじめとする
所要の回路を形成する。そして、この半導体基板に対し
て、共通電極を形成した対向基板を対向させ、これら半
導体基板と対向基板との間に液晶を封入するようにした
構造を有している。

【００１７】本実施の形態の場合には、反射型液晶表示
素子を形成することとしており、このような場合、半導
体基板には、例えばシリコン（Ｓｉ）の材質による基板
を用いる。この半導体基板に対して、水平方向に走査線
ＬＶ１〜ＬＶｍを形成すると共に、垂直方向にはデータ
線ＬＨ１〜ＬＨｎを形成する。そして、このようにして
マトリクス状に配される走査線及びデータ線の交点に対
して画素セル駆動回路１０を配列して形成すると共に、
走査ドライバ２、データドライバ４とを形成するもので
ある。

【００１８】先ず、この半導体基板上に形成される画素
セル駆動回路１０の回路構成を、図１において破線で括
って示す部位を例に説明する。１つの画素セル駆動回路
１０は、図のように、画素スイッチＳＷ、画素容量Ｃ、
及び画素電極Ｐを備える。画素スイッチＳＷは、例えば
Ｎチャンネル型トランジスタとしての構造を有してい
る。画素スイッチＳＷのゲートは、走査線ＬＶ１に対し
て接続され、ドレインは、データ線ＬＨ１と接続され
る。また、画素スイッチＳＷのソースは、画素容量Ｃの
一端と接続される。画素容量Ｃの他端は、この場合には
グランドに対して接続される。また、画素スイッチＳＷ
のソースと画素容量Ｃの接続点は、画素電極Ｐに対して
接続される。

【００１９】この場合には、所定複数の走査線（ゲート
線）ＬＶ１〜ＬＶｍを水平（行）方向に配列し、また、
所定複数のデータ線ＬＨ１〜ＬＨｎを垂直方向に配列す
ることで、これら走査線とデータ線とをマトリクス状に
配列させている。そのうえで、例えば上記画素セル駆動
回路１０は、走査線ＬＶ１とデータ線ＬＨ１の交点とさ
れる位置に対して、上述した接続態様によって接続され
ているものである。そして、他の画素セル駆動回路１０
についても、同様にして、他の走査線ＬＶ２〜ＬＶｍと
データ線ＬＨ２〜ＬＨｎとの各交点に対して接続される
ようにして配置して形成される。このようにして、画素
セル駆動回路１０は、走査線とデータ線の配列に従っ
て、行方向と列方向に沿って、マトリクス状に配列され
る。また、このようにして形成される半導体基板として
は、各画素セル駆動回路１０の画素電極Ｐがマトリクス
状に配列されて表出している状態となる。

【００２０】また、上記のようにして画素セル駆動回路
１０が配列して形成される半導体基板に対向しては、コ
モン電圧Ｖｃｏｍが印加される共通電極が形成された対
向基板が対向するようにして配置される。そして、この
半導体基板と、対向基板との間に、液晶ＬＣを封入す
る。このような構造によって本実施の形態の液晶表示装
置１全体が構成される。

【００２１】また、本実施の形態の半導体基板に対して
は、走査ドライバ２及びデータドライバ４としての回路
も形成される。走査ドライバ２は、行ごとに垂直方向へ
の走査を行うために設けられる。つまり、画像表示を行
うのにあたり、１水平走査期間ごとに、走査線ＬＶ１→
ＬＶ２・・・ＬＶｍの順で、走査信号としてのパルス電
圧（走査パルス）を出力することで、走査線を垂直方向
に順次走査する。このために走査ドライバ２は、例えば
図示するようにして、垂直シフトレジスタ３と、走査線
数ｍに対応したｍ個のドライバＹＶ１〜ＹＶｍを有して
構成される。垂直シフトレジスタ３に対しては、垂直ス
タート信号ＶＳＴと、垂直クロック信号ＶＣＫが入力さ
れている。垂直スタート信号ＶＳＴは、例えばフレーム
周期に対応するタイミングにより出力されるもので、１
フレーム期間における垂直走査の開始を指示する信号で
ある。また、垂直クロック信号ＶＣＫは、１水平走査周
期ごとのタイミングで出力されるクロック信号である。

【００２２】垂直シフトレジスタ３は、垂直スタート信
号ＶＳＴによる垂直走査開始の指示に応じて、走査信号
のシフトを開始する。また、この出力のシフトは、垂直
クロック信号ＶＣＫの入力タイミングに応じて行われ
る。これにより、垂直シフトレジスタ３では、垂直スタ
ート信号ＶＳＴに応じて、先ず、走査信号Ｖ１を出力
し、この後は、１水平走査周期ごとのタイミングで、走
査信号Ｖ２から走査信号Ｖｍまでを順次出力することに
なる。上記のようにして順次出力される走査信号Ｖ１〜
Ｖｍは、それぞれドライバＹＶ１〜ＹＶｍに入力され、
ここで、所要の電圧レベルによる走査パルスに変換され
て、走査線ＬＶ１〜ＬＶｍに対して出力される。このよ
うにして、上述もしたように、１水平走査期間ごとに、
走査線ＬＶ１〜ＬＶｍに対して、順次、走査パルスを出
力していく動作が得られることとなる。そして、例えば
走査線ＬＶ１に対して走査パルスが印加されたとすれ
ば、この走査線ＬＶ１に接続されている複数の画素スイ
ッチＳＷのゲートに対して、所定レベルのゲート電圧が
印加されることとなって、これらの画素スイッチＳＷが
オンとなるものである。

【００２３】なお、本実施の形態としては、画素スイッ
チに対して耐圧以上の振幅のゲート電圧を印加可能とさ
れる。そして、このような駆動を行う際において、ドラ
イバＹＶ１〜ＹＶｍでは、データ信号の極性に応じて、
走査パルスの出力レベルの切り換えを行うようにされる
のであるが、これについては後述する。

【００２４】データドライバ４は、データ線ＬＨ１〜Ｌ
Ｈｎを駆動するために設けられる。つまり、データ線Ｌ
Ｈ１〜ＬＨｎに対してデータ信号を出力する。この場
合、データドライバ４は、水平シフトレジスタ５と、デ
ータ線数ｎに対応するｎ個のドライバＹＨ１〜ＹＨｎ、
サンプリングスイッチＳＳＷ１〜ＳＳＷｎ、及びプリチ
ャージスイッチＰＳＷ１〜ＰＳＷｎを備えている。これ
らサンプリングスイッチＳＳＷ１〜ＳＳＷｎ、及びプリ
チャージスイッチＰＳＷ１〜ＰＳＷｎについても、例え
ば画素スイッチと同様に、Ｎチャンネル型のトランジス
タにより形成される。

【００２５】水平シフトレジスタ５は、走査信号Ｈ１〜
Ｈｎの出力ラインが引き出されており、これら走査信号
Ｈ１〜Ｈｎの出力の各々がドライバＹＨ１〜ＹＨｎに対
して入力されるようになっている。ドライバＹＨ１〜Ｙ
Ｈｎの出力は、それぞれ、サンプリングスイッチＳＳＷ
１〜ＳＳＷｎのゲートに対して接続される。

【００２６】サンプリングスイッチＳＳＷ１〜ＳＳＷｎ
のドレインに対しては、データ信号ＳＩＧが入力される
ようになっている。また、サンプリングスイッチＳＳＷ
１〜ＳＳＷｎのソースは、それぞれ、データ線ＬＨ１〜
ＬＨｎと接続される。

【００２７】また、先にも述べたようにして、本実施の
形態では、画素スイッチに対して耐圧以上の振幅のゲー
ト電圧を印加可能とする駆動が行われるのであるが、こ
れに対応して、本実施の形態のデータドライバ内には、
データ線及び画素容量に対して所要のタイミングでプリ
チャージを行うためのプリチャージ回路系が備えられ
る。この場合のプリチャージ回路系は、プリチャージス
イッチＰＳＷ１〜ＰＳＷｎを備えて形成される。プリチ
ャージスイッチＰＳＷ１〜ＰＳＷｎの各ゲートは、プリ
チャージタイミング信号ＰＣＨＧに対して共通に接続さ
れ、各ドレインは、プリチャージ電圧Ｖｐｒｅに対して
共通に接続される。また、プリチャージスイッチＰＳＷ
１〜ＰＳＷｎのソースは、それぞれ、データ線ＬＨ１〜
ＬＨｎに対して接続される。

【００２８】データドライバ４によるデータ線駆動のた
めの動作としては、次のようになる。なお、ここでは、
プリチャージ回路系の動作は省略して後述することと
し、データドライバ４における基本的なデータ線駆動の
ための動作のみについて述べておくこととする。

【００２９】データドライバ４内の水平シフトレジスタ
５に対しては、水平スタート信号ＨＳＴと、水平クロッ
ク信号ＨＣＫが入力されている。１水平ラインごとのデ
ータ線の駆動は、走査ドライバ２が或る１本の走査線の
走査を開始した時点を起点として、所定のタイミングで
開始されるものであるが、上記水平スタート信号ＨＳＴ
は、この１水平ラインにおけるデータ線駆動の開始を指
示するための信号となる。また、水平クロック信号ＨＣ
Ｋは、例えば１水平ラインを形成する画素を順次走査す
る周期に対応した、いわゆる画素周波数を有するクロッ
クである。

【００３０】そして、水平シフトレジスタ５は、水平ス
タート信号ＨＳＴにより指示されるタイミングで、走査
信号の出力を開始する。つまり、走査信号Ｈ１の出力を
行うものである。そして以降の水平走査期間内において
は、水平クロック信号ＨＣＫのタイミングに応じて走査
信号をシフトすることで、走査信号Ｈ２〜Ｈｎを順次出
力していくことになる。なお、各走査信号は、水平クロ
ック信号ＨＣＫの周期に対応したパルス幅を有する信号
波形を有する。このようにして順次出力される走査信号
Ｈ１〜Ｈｎは、それぞれドライバＹＨ１〜ＹＨｎに入力
され、ここで所定レベルの電圧に変換され、サンプリン
グスイッチＳＳＷ１〜ＳＳＷｎに対してゲート電圧とし
て印加されていく。これによって、サンプリングスイッ
チＳＳＷ１〜ＳＳＷｎは、走査信号Ｈ１〜Ｈｎとしての
パルスが出力されている期間に対応してオン状態とな
る。つまり、走査信号Ｈ１〜Ｈｎの出力タイミングに応
じて順次オン状態となるものである。

【００３１】ここで、サンプリングスイッチＳＳＷ１〜
ＳＳＷｎのドレインに対しては、データ信号ＳＩＧが印
加されるようになっている。データ信号ＳＩＧは、画素
データに対応する電圧値を有した信号である。そして、
上記のようにしてサンプリングスイッチＳＳＷ１〜ＳＳ
Ｗｎが走査信号Ｈ１〜Ｈｎの出力タイミングに応じて順
次オン状態となることで、データ信号ＳＩＧは、サンプ
リングスイッチＳＳＷ１〜ＳＳＷｎのドレインからソー
スを介してデータ線ＬＨ１〜ＬＨｎに対して印加される
ことになる。このときには、走査が行われてアクティブ
となっている或る１つの走査線に接続されている画素ス
イッチＳＷがオン状態になっていることから、この走査
線とデータ線ＬＨ１〜ＬＨｎとの交点にある画素セル駆
動回路１０の各画素容量Ｃには、データ線ＬＨ１〜ＬＨ
ｎに順次印加されるデータに応じた電荷が蓄積される。
つまり、データのサンプリング（書き込み）が行われ
る。

【００３２】上記のようにしてデータのサンプリングが
行われた画素容量Ｃにおいては、蓄積された電荷に応じ
た電位が発生し、この電位は、同じ画素スイッチＳＷの
ソースと接続された画素電極Ｐにも発生することにな
る。画素電極Ｐに対しては、液晶ＬＣが介在するように
して、コモン電圧Ｖｃｏｍが印加されている共通電極が
対向して配置されているのであるが、上記のようにし
て、画素電極Ｐにおいてデータに対応する電位が発生す
ると、この画素電極Ｐの電位と、コモン電圧Ｖｃｏｍと
の電位差に応じて、その間に介在する液晶ＬＣの液晶が
反応して励起されることになる。つまり、画素セルが駆
動され、画素単位での表示が行われることとなる。

【００３３】また、周知のように、液晶は直流印加によ
る駆動では劣化してしまうため、液晶に印加すべき電圧
を交流とすることが一般に行われている。そこで、本実
施の形態の液晶表示装置においても、液晶を交流印加に
より駆動するようにしているが、このために、本実施の
形態では、対向電極側に印加する電圧はコモン電圧Ｖｃ
ｏｍとして直流的な電圧印加を行うのに対し、データ信
号を交流波形として印加するものである。つまり、本実
施の形態のデータ信号は、図２に示すようにして、コモ
ン電圧Ｖｃｏｍを中心レベルとして、このコモン電圧Ｖ
ｃｏｍに対して正極側の最大値Ｖｐｍａｘまでの範囲で
振幅する正極性信号と、コモン電圧Ｖｃｏｍから負極側
の最大値Ｖｎｍａｘまでの範囲で振幅する負極性信号と
を所定タイミングで交互に出力させるものである。な
お、液晶に印加する交流信号の反転タイミングとして
は、フレームごとに反転させるフレーム反転法、水平ラ
インごとに反転させるライン反転法、画素（ドット）ご
とに反転させるドット反転法などを挙げることができる
が、本発明としての表示駆動においては特に限定される
ものではない。但し、本実施の形態の説明にあたって
は、フレーム反転法を採用しているものとする。

【００３４】そして、上記のようにして構成される本実
施の形態の液晶表示装置により画像表示のための駆動を
行うのにあたっては、例えば各画素スイッチＳＷに対し
て定格の耐圧以上のゲート電圧を印加したうえで、ゲー
ト−ソース間及びゲート−ドレイン間は耐圧以内の電圧
印加で収まるようにされる。これによって、画素スイッ
チが耐圧オーバーによって破壊されることなく、画素ス
イッチに対して充分高いゲート電圧を印加することが可
能になる。そこで以降においては、このような画素スイ
ッチに対してのゲート電圧の印加動作を実現するための
画像表示駆動について説明を行っていくこととする。

【００３５】図３は、本実施の形態の液晶表示装置１の
画像表示動作として、１水平走査期間における駆動タイ
ミングを示すタイミングチャートである。なお、この図
においては、図１に示した走査線ＬＶｍを走査している
ときの駆動タイミングを示している。

【００３６】この図において１水平走査期間Ｈは、図３
（ａ）に示される水平クロック信号ＨＣＫとして、ＨＣ
Ｋ（０）〜ＨＣＫ（Ｎ＋１８）までが出力される期間と
なる。なお、水平クロック信号ＨＣＫの１周期分に対応
する期間を、ここでは画素走査期間Ｐｘということとし
ている。そして、走査信号Ｖｍは、図３（ｆ）に示すよ
うにして、ＨＣＫ（１）〜ＨＣＫ（Ｎ＋１７）の期間に
おいて、所定レベルの電圧として出力されるようになっ
ている。この走査信号ＶｍがドライバＹＶｍを介して走
査線ＬＶｍに対して所定の電圧レベルに変換されて出力
されることにより、ＨＣＫ（１）〜ＨＣＫ（Ｎ＋１７）
の期間においては、走査線ＬＶｍに接続された画素スイ
ッチＳＷがオン状態にあることとなる。

【００３７】また、図３（ｃ）に示す極性信号ＰＩＤ
は、データ信号の極性を示す信号とされるのであるが、
データ信号の極性が反転する場合には、水平走査期間Ｈ
における水平クロック信号ＨＣＫ（１）の時点におい
て、その反転の状態に応じて、ＨレベルからＬレベル、
若しくはＬレベルからＨレベルに変化する。ここでは、
極性信号ＰＩＤは、データ信号が正極性の場合にはＨレ
ベルで、負極性の場合にはＬレベルとなるようにされて
いる。

【００３８】ここで、水平走査期間Ｈにおける始めのＨ
ＣＫ（０）〜ＨＣＫ（１５）までの１６画素走査期間
は、画素セルに対するデータ書き込みが行われない、水
平ブランキング期間ＨBLとなる。従って、この期間にお
けるデータ信号ＳＩＧは、図３（ｅ）に示すように、中
心レベルであるコモン電圧Ｖｃｏｍを維持する。

【００３９】そして、この水平ブランキング期間ＨBLに
おける後方のＨＣＫ（７）〜ＨＣＫ（１５）までの期間
においては、図３（ｂ）に示すようにして、プリチャー
ジタイミング信号ＰＣＨＧが、Ｌレベルから所定のＨレ
ベルに立ち上がることとなる。これによって、データド
ライバ４内におけるプリチャージスイッチＰＳＷ１〜Ｐ
ＳＷｎの各ゲートに対してゲート電圧が印加されること
となり、プリチャージスイッチＰＳＷ１〜ＰＳＷｎが一
斉に導通することとなる。プリチャージスイッチＰＳＷ
１〜ＰＳＷｎが一斉に導通すれば、これらのスイッチの
ドレイン−ソースを介して、プリチャージ電圧Ｖｐｒｅ
が、各データ線ＬＨ１〜ＬＨｎに対して印加されること
になる。このときには、走査線ＬＶｍに接続されている
各画素スイッチＳＷは既にオン状態にあるので、これら
の画素スイッチＳＷに接続される画素容量Ｃは、プリチ
ャージ電圧Ｖｐｒｅに対応する電荷が蓄積されることに
なる。つまり、走査線ＬＶｍに対応する画素容量Ｃの全
てに対してプリチャージが行われたこととなる。また、
データ線ＬＨ１〜ＬＨｎそのものも、プリチャージ電圧
Ｖｐｒｅによりプリチャージされることとなる。つま
り、データ線ＬＨ１〜ＬＨｎには、プリチャージ電圧Ｖ
ｐｒｅによって或る電位が生じるようにされるものであ
る。

【００４０】なお、プリチャージ電圧Ｖｐｒｅとして
は、画素スイッチＳＷにおけるゲート耐圧と、画素スイ
ッチ等のゲートに印加すべきゲート耐圧以上の電圧レベ
ルとの兼ね合いによって任意に設定されればよいものと
される。また、プリチャージ電圧Ｖｐｒｅは必ずしも一
定レベルでなくともよいものとされ、むしろ、本実施の
形態のようにして、フレーム反転法によりフレームごと
にデータ信号極性が反転するような場合には、このデー
タ信号極性に応じてプリチャージ電圧Ｖｐｒｅのレベル
の切り換えを行うことが好ましい。

【００４１】また、水平ブランキング期間ＨBLにおける
ＨＣＫ（９）のタイミングでは、極性信号ＰＩＤをラッ
チすることが行われる。そして、水平クロック信号ＨＣ
Ｋ（１５）のタイミングでプリチャージタイミング信号
ＰＣＨＧがＬレベルに立ち下がることで、データ線に対
するプリチャージ電圧Ｖｐｒｅの印加が終了することと
なる。なお、プリチャージ電圧Ｖｐｒｅの印加が終了し
ても、例えば完全に放電されるまでは、プリチャージ動
作によって画素容量Ｃ及びデータ線に生じた電位は保持
されることになる。

【００４２】そして続く、ＨＣＫ（１６）〜ＨＣＫ（１
７）の期間において、図３（ｄ）に示す水平スタート信
号ＨＳＴとしてのパルスが出力されると、水平シフトレ
ジスタ５では、この水平スタート信号ＨＳＴを水平クロ
ック信号ＨＣＫのタイミングによりシフトして出力して
いく。これによって、図３（ｇ）（ｈ）（ｉ）に示すよ
うにして、走査信号Ｈ１，Ｈ２・・・Ｈｎが、１画素走
査期間ごとのタイミングで順次出力されることになる。
そして、このようにして走査信号Ｈ１，Ｈ２・・・・Ｈ
ｎが出力されることで、前述もしたように、この走査信
号Ｈ１，Ｈ２・・・・Ｈｎの出力タイミングに応じて、
データ線ＬＨ１，ＬＨ２・・・ＬＨｎに対して、順次、
データ信号ＳＩＧが印加されていくことになる。

【００４３】このときのデータ信号ＳＩＧは、図３
（ｅ）に示されている。例えば走査信号Ｈ１が出力され
てデータ線ＬＨ１が駆動されるＨＣＫ（１８）の期間に
おいては、「＃１」として示されるデータ信号ＳＩＧが
出力されている。従って、この期間においては、走査線
ＬＶｍとデータ線ＬＨ１との交点にある画素セル駆動回
路の画素容量Ｃに対して、データ信号（＃１）が書き込
まれることになる。そして、これによって、走査線ＬＶ
ｍとデータ線ＬＨ１との交点にある画素セルの駆動が行
われることになる。このような画素セルの駆動が、水平
クロック信号ＨＣＫ（Ｎ＋１７）におけるデータ信号
（＃Ｎ）まで行われることで、走査線ＬＶｍに対応する
１水平ライン分の画素表示が行われることとなる。つま
り、ライン表示が行われるものである。そして、このよ
うな１水平走査期間の動作が、１フレーム期間内におい
て、走査線ＬＶ１〜ＬＶｍを順次走査するごとに行われ
る結果、１フレーム分の画像が表示されることとなる。
そしてまた、このようなフレーム周期ごとの動作を繰り
返すようにされることで、継続的に画像が表示される。

【００４４】また、図４は、走査ドライバ２及びデータ
ドライバ４内に備えられるドライバ（ＹＶ１〜ＹＶｍ，
ＹＨ１〜ＹＨｎ）についての個々の内部構成例を示して
いる。これらドライバ（ＹＶ１〜ＹＶｍ，ＹＨ１〜ＹＨ
ｎ）は、この図に示される構成を共通に採るものとされ
る。ここでは、回路についての詳細な接続態様及び各部
の機能の説明は省略するが、Ｎチャンネル型若しくはＰ
チャンネル型のトランジスタを図示するようにして接続
したうえで、動作電源として、電圧ＡＶＤ１若しくはＡ
ＶＤ２を所要のトランジスタと接続すると共に、所要の
トランジスタをグランド（ＧＮＤ）若しくはコモン電圧
Ｖｃｏｍと接続することでドライバとしての回路が形成
されていることが理解される。このようにして形成され
るドライバの回路において、入力端子ＩＮに対しては、
走査信号が入力される。また、ＰＩＤ入力端子ＰＩＤＣ
Ｎに対しては、極性信号ＰＩＤをラッチした信号が入力
される。そして、出力端子ＶＯＵＴから出力電圧が得ら
れる。より具体的には、例えば走査ドライバ２のドライ
バＹＶ１においては、入力端子ＩＮに垂直シフトレジス
タ３から走査信号Ｖ１が入力され、出力端子ＶＯＵＴに
走査線ＬＶ１から画素スイッチＳＷのゲートに供給され
る出力電圧が得られる。また、例えばデータドライバ４
のドライバＹＨ１においては、入力端子ＩＮに水平シフ
トレジスタ５から走査信号Ｈ１が入力され、出力端子Ｖ
ＯＵＴにサンプリングスイッチＳＳＷ１のゲートに供給
される出力電圧が得られる。また、ＰＩＤ入力端子ＰＩ
ＤＣＮからの信号は各ドライバに供給され、これにより
後述される電圧ＡＶＤ１と電圧ＡＶＤ２との電圧レベル
の切換えが制御される。

【００４５】図５の波形図は、上記図４に示したドライ
バの動作を示している。入力端子ＩＮには、図５（ｃ）
に示すようにして、グランド（ＧＮＤ）電位を基準レベ
ルとして所定の電圧ＶDDのレベルによる走査信号が入力
されるようになっている。また、ＰＩＤ入力端子ＰＩＤ
ＣＮに入力される、極性信号ＰＩＤをラッチした信号と
しては、図５（ｄ）に示すように、ラッチしたレベルが
Ｌレベルであるときにはグランド電位で、Ｈレベルであ
るときには、電圧ＶDDのレベルとなる。また、図４に示
した回路において、ＶＣＥＮＴが出力されるラインに
は、入力端子ＩＮに入力される走査信号に応じたタイミ
ングによる波形が、図５（ｂ）に示すようにして現れ
る。つまり、走査信号がグランド電位のときには、コモ
ン電圧Ｖｃｏｍとなり、走査信号がＶDDのレベルに立ち
上がったときには、ＡＶＤ１のレベルに立ち上がる。

【００４６】ここで、グランド電位ＧＮＤに対するコモ
ン電圧Ｖｃｏｍ、電圧ＡＶＤ１、及び電圧ＡＶＤ２のレ
ベルの関係としては、図５（ａ）にも示されるように、
ＧＮＤ＜Ｖｃｏｍ＜ＡＶＤ１＜ＡＶＤ２となっている。
コモン電圧Ｖｃｏｍは、前述もしたように対向電極に印
加される電圧レベルである。また、電圧ＡＶＤ１は、画
素スイッチＳＷとされるトランジスタのゲート耐圧にほ
ぼ対応したレベルであり、この電圧ＡＶＤ１を画素スイ
ッチＳＷに印加しても耐圧オーバーにはならないとされ
るレベルである。これに対して、電圧ＡＶＤ２は、画素
スイッチＳＷとしてのトランジスタのゲート耐圧よりも
高いとされるレベルを有している。

【００４７】そして、出力端子ＶＯＵＴに得られる電圧
レベルは、図５（ａ）に示すようにして、ＰＩＤ入力端
子ＰＩＤＣＮに入力されるラッチ信号のレベルに応じ
て、変化するようにされる。つまり、例えば時点ｔ１以
前若しくは時点ｔ２以降として示すように、ラッチ信号
がＬレベルにある場合、電圧ＡＶＤ１のレベルが出力さ
れるようになっている。これに対して、期間ｔ１〜ｔ２
として示すように、ラッチ信号がＨレベルのときには、
電圧ＡＶＤ２のレベルが出力される。つまり、本実施の
形態のドライバでは、データ信号極性が負極性（ラッチ
信号＝Ｌ）である場合には、ゲート耐圧に収まる電圧Ａ
ＶＤ１を出力し、データ信号極性が正極性（ラッチ信号
＝Ｈ）である場合には、ゲート耐圧よりも高い電圧ＡＶ
Ｄ２を出力するようになっている。

【００４８】なお、上記図４に示したドライバでは、出
力端子ＶＯＵＴから出力される電圧レベルをＡＶＤ１／
ＡＶＤ２との間で切り換え可能とするために、電源電圧
として電圧ＡＶＤ１、ＡＶＤ２を利用するようにしてい
る。しかしながら、図４に示される接続態様に依れば、
ドライバを形成する各トランジスタのゲート−ドレイン
間電圧、及びゲート−ソース間電圧は、ともに、電圧Ａ
ＶＤ１以内に収まり、これより高い電圧ＡＶＤ２が印加
されることはないようにされている。このことから、各
ドライバを形成するトランジスタについても、例えば画
素スイッチＳＷと同様のゲート耐圧として形成すればよ
いこととなるが、これによっては、例えば、ドライバを
形成するトランジスタと、画素スイッチを形成するトラ
ンジスタとで、同様の半導体プロセスを用いればよいこ
とから、半導体基板の製造能率としては、それだけ向上
されることになる。

【００４９】そして、本実施の形態においては、先に図
３により説明した、フレーム反転法及び水平ブランキン
グ期間におけるプリチャージ動作を伴う表示駆動タイミ
ングに対して、上記のようにしてラッチ信号に応じて出
力レベルをＡＶＤ１とＡＶＤ２との間で切り換えるドラ
イバの動作を組み合わせることで、次のような本実施の
形態に特有の動作を得る。先ず、走査ドライバ２側のド
ライバ（ＹＶ１〜ＹＶｍ）の動作によっては、画素スイ
ッチＳＷのゲートと基板間に対してゲート耐圧以上のゲ
ート電圧を印加した上で、ゲート−ドレイン及びゲート
−ソース間にかかる電圧は耐圧レベル以内に収まるよう
にして画素スイッチＳＷを駆動することが可能になる。
換言すれば、耐圧オーバーによって画素スイッチＳＷが
破壊されることなく、画素スイッチＳＷに対して耐圧以
上のゲート電圧を印加することができるものである。ま
た、データドライバ４側のドライバ（ＹＨ１〜ＹＨｎ）
の動作によっては、サンプリングスイッチＳＳＷ１〜Ｓ
ＳＷｎについて、ゲート耐圧以上のゲート電圧印加によ
ってオン／オフさせることが可能となる。

【００５０】例えば、図３のタイミングチャートにおい
て、水平クロック信号ＨＣＫ（１）のタイミングで、図
３（ｃ）に示す極性信号ＰＩＤがＬレベルからＨレベル
に反転したとする。これは、データ信号が、先の水平走
査期間を含む前フレーム期間においては負極性であった
ものが、今回の水平走査期間を含む現フレーム期間にお
いては正極性に反転するという状態に対応する。この場
合において、この反転した極性信号ＰＩＤが水平クロッ
ク信号ＨＣＫ（９）のタイミングでラッチされるまで
は、図３（ｊ）に示すように、ドライバのＰＩＤ入力端
子ＰＩＤＣＮにはＬレベルのラッチ信号が入力される。
このため、走査線ＬＶｍに対しては、図３（ｆ）に示す
ように、ドライバＹＶｍによって電圧ＡＶＤ１が印加さ
れていることとなる。従って、このときには走査線ＬＶ
ｍと接続された画素スイッチＳＷはオン状態とされてい
ることになる。

【００５１】そして、この後において、水平クロック信
号ＨＣＫ（７）のプリチャージ期間が開始すると、前述
もしたように、データ線ＬＨ１〜ＬＨｎに対して一斉に
プリチャージが行われ、これによって、走査線ＬＶｍに
接続される画素スイッチＳＷのソース−ドレイン間がプ
リチャージ電圧Ｖｐｒｅとほぼ同じとされる電位にまで
引き上げられることとなる。続いて、同じプリチャージ
期間内の水平クロック信号ＨＣＫ（９）のタイミングで
は、極性信号ＰＩＤがラッチされることになって、この
ときにはじめて、図３（ｊ）に示すラッチ信号はＬレベ
ルからＨレベルに反転する。これに応じて、ドライバＹ
Ｖｍは、図３（ｆ）に示すようにして、電圧ＡＶＤ１か
ら電圧ＡＶＤ２に出力レベルを切り換えることになる。
これによって、走査線ＬＶｍに接続される画素スイッチ
ＳＷに対しては、ゲート耐圧以上のレベルの電圧が印加
されることになるのであるが、ＨＣＫ（７）（８）によ
るプリチャージ期間の前半において、既にプリチャージ
電圧Ｖｐｒｅによってプリチャージが行われているか
ら、例えば各画素スイッチＳＷのゲート−ソース間電圧
Ｖｇｓ、及びゲート−ドレイン間電圧Ｖｇｄは、ゲート
に印加されるゲート電圧をＶｇとすると Ｖｇｓ＝Ｖｇｄ＝Ｖｇ−Ｖｐｒｅ・・・（式１） により表されることになる。つまり、ゲート−ソース間
電圧Ｖｇｓとゲート−ドレイン間電圧Ｖｇｄは、ゲート
に対して耐圧以上の電圧ＡＶＤ２が印加されているのに
も関わらず、ゲート耐圧以内のレベルとすることができ
るものである。

【００５２】また、データドライバ４側のドライバＹＨ
１〜ＹＨｎについても、上記したドライバＹＶｍと同様
の動作によって、極性信号ＰＩＤについてのラッチ信号
がＨレベルの時には電圧ＡＶＤ２を出力し、Ｌレベルの
時には電圧ＡＶＤ１を出力するようにされる。そして、
ドライバＹＨ１〜ＹＨｎが、走査信号Ｈ１〜Ｈｎの入力
に応答して電圧ＡＶＤ２を出力しているときには、既に
先のプリチャージ期間のプリチャージ動作によって、各
データ線ＬＨ１〜ＬＨｎはプリチャージ電圧Ｖｐｒｅの
電位、又は、印加された正極性データに応じた電位にて
充電、又は放電された状態にある。従って、ドライバＹ
Ｈ１〜ＹＨｎの出力がゲート電圧として印加されるサン
プリングスイッチＳＳＷ１〜ＳＳＷｎについても、ゲー
ト−ソース間電圧Ｖｇｓ、及びゲート−ドレイン間電圧
Ｖｇｄは、上記式１により表されることになる。つま
り、サンプリングスイッチＳＳＷ１〜ＳＳＷｎに対して
耐圧以上の電圧ＡＶＤ２がゲート電圧として印加されて
いたとしても、ゲート−ソース間電圧Ｖｇｓとゲート−
ドレイン間電圧Ｖｇｄは、ゲート耐圧以内のレベルとな
っているものである。

【００５３】また、逆に、先の水平走査期間（前フレー
ム）においては正極性であったデータ信号が、今回の水
平走査期間（現フレーム）においては負極性に反転する
ことで、図３（ｃ）に示す極性信号が水平クロック信号
ＨＣＫ（１）のタイミングで、ＨレベルからＬレベルに
反転した場合には、次のような動作となる。この場合、
先の水平走査期間においては、データ信号ＳＩＧが正極
性となっているので、今回の水平走査期間の水平クロッ
ク信号ＨＣＫ（９）のタイミングでＬレベルの極性信号
ＰＩＤがラッチされるまでは、走査ドライバ２内のドラ
イバＹＶｍのＰＩＤ入力端子ＰＩＤＣＮにはＨレベルの
ラッチ信号が入力されていることになる。このため、水
平走査期間の水平クロック信号ＨＣＫ（９）のタイミン
グに至るまでは、ドライバＹＶｍからは、耐圧以上の電
圧ＡＶＤ２が出力されていることになる。しかしなが
ら、このときには、画素容量Ｃに対して前回書き込まれ
たデータに対応する電荷が放電中の状態にあるので、ゲ
ート電圧をＶｇ、データ信号の書き込みより画素容量が
維持する電位をＶｓｉｇとすれば、画素スイッチＳＷの
ゲート−ソース間電圧Ｖｇｓは、 Ｖｇｓ＝Ｖｇ−Ｖｓｉｇ・・・（式２） により表されることになり、耐圧レベルを越えないよう
にすることができる。そして、ゲート−ドレイン間電圧
Ｖｇｄについても、 Ｖｇｄ＝Ｖｇ−Ｖｐｒｅ・・・（式３） により表すことができる。つまり、先の水平走査期間に
おいて、プリチャージされた電位がデータ線に維持され
ていることで、ゲート−ドレイン間電圧Ｖｇｄとしても
耐圧を越えないようにされる。

【００５４】また、サンプリングスイッチＳＳＷ１〜Ｓ
ＳＷｎについても、水平ブランキング期間ＨBLにおいて
は、データ信号ＳＩＧがコモン電圧Ｖｃｏｍとなってい
ることで、ソース・ドレインの片側電位は、コモン電圧
Ｖｃｏｍとなり、また、もう片側の電位は、データ線に
生じているプリチャージ電圧Ｖｐｒｅに対応する電位と
なっていることから、耐圧以上の電圧ＡＶＤ２がゲート
に印加されているとしても問題は無いこととなる。

【００５５】そして、水平クロック信号ＨＣＫ（９）の
タイミングに至ることで、Ｌレベルの極性信号ＰＩＤが
ラッチされると、走査ドライバ２内のドライバＹＶｍか
らは、電圧ＡＶＤ１が出力されることになる。そして、
以降においては、画素スイッチＳＷを電圧ＡＶＤ１のレ
ベルによってオンにするようにしてライン走査を行うよ
うにされる。データ信号が負極性である場合には、例え
ば図２に示した負極性の最大値Ｖｎｍａｘは、例えば０
電圧レベルとされるのであるが、このような絶対的に低
いレベルのデータ信号が書き込まれた場合に、耐圧以上
の電圧ＡＶＤ２を印加したとすれば、画素スイッチＳＷ
は耐圧オーバーとなってしまう。そこで、本実施の形態
においては、データ信号が負極性である場合には、上記
のようにして耐圧以内の電圧ＡＶＤ１を印加するように
切り換えているものである。また、データドライバ側の
ドライバＹＨ１〜ＹＨｎについても、同様にして電圧Ａ
ＶＤ１を印加するように動作するので、やはり、例えば
０電圧レベル程度のデータ信号が書き込まれたとして
も、サンプリングスイッチＳＳＷ１〜ＳＳＷｎは耐圧オ
ーバーにはならないようになっている。

【００５６】このように本実施の形態においては、少な
くとも、画素スイッチが電気的に破壊されることなく、
これら画素スイッチに対して耐圧以上のレベルのゲート
電圧を印加できるようにしている。これによって、画素
スイッチとしてのトランジスタにおけるオン抵抗がより
小さなものとなって導通がより良好なものとなる。これ
により、従来よりも画素容量の書き込み高速化すること
が容易に実現されることになる。しかも、本実施の形態
においては、プリチャージされたデータ線、画素容量の
電位とゲート電圧との電位差を生じさせることによっ
て、耐圧以上のゲート電圧を印加することを可能として
いるので、画素スイッチ等の半導体プロセスとしては、
従来と同様の耐圧でもよいこととなる。換言すれば、耐
圧向上させた半導体プロセスを形成するために、そのサ
イズが大型化することは無いこととなる。また、このこ
とから、例えば従来と同じ程度の電圧レベルを画素スイ
ッチに対して印加すればよいとすれば、半導体プロセス
の耐圧は、これまでよりも低いものとすることができ、
この耐圧低下に伴っては、半導体プロセスのサイズをよ
り小型なものとすることができることとなる。

【００５７】以上のことから、本実施の形態としての表
示駆動方法を採用すれば、これまでと同等の耐圧、サイ
ズの半導体プロセスでありながらも、耐圧以上の電圧を
印加して、これまでよりも高速なデータ書き込みが可能
になるということが言える。従って、高リフレッシュレ
ートを実現することが容易となるわけであり、液晶表示
装置の高精細化、及び小型化を促進することが、これま
でよりも容易に実現されることとなる。また、より高速
なデータ書き込みを可能としながらも、例えば従来と同
等の半導体プロセスを用いることができるので、新たに
高耐圧の半導体プロセスを設計、開発することに比較す
れば、コスト的にも有利となる。さらには、上記もした
ように、従来と同等のゲート電圧印加による従来と同等
のデータ書き込み速度でよいとすれば、半導体プロセス
のサイズはより縮小できるので、従来と同等の性能が要
求される場合には、より小型の表示装置を容易に提供で
きることにもなる。

【００５８】また、液晶表示装置の基板プロセスの特性
上、例えば画素スイッチ等をはじめとして半導体基板に
形成されるトランジスタ素子には、バックバイアスがか
かってしまうことが知られている。このバックバイアス
によって、例えば１２Ｖ程度のゲート電圧を印加したと
しても、トランジスタ素子が有効に動作するのは、これ
よりも低い、例えば０Ｖ〜８Ｖ程度の範囲にまで狭くな
ってしまう。例えば画素スイッチのゲート電圧振幅のレ
ンジが上記のようにして狭くなると、データ信号に応じ
た電位の変化幅も小さくなってしまうことから、液晶の
特性を充分引き出すようにして駆動することができなく
なってしまう。さらには、液晶は、電圧が印加されるこ
とによって反応して励起するのであるが、周知のよう
に、液晶は、図２に示すようにして印加電圧に対して閾
値電圧を有する。つまり、液晶が印加電圧に応答して透
過率が変化するように動作させるには、閾値電圧以上の
所定範囲で印加電圧を与える必要がある。これによって
も、ゲート電圧が有効に液晶を駆動できるレンジは狭く
なってしまっている。このようにして液晶を駆動する振
幅範囲が狭くなることによっては、階調表現が劣化して
しまうこととなる。特に、フルカラー表示を行う液晶表
示装置においては、この階調表現が良好でないと、色再
現性が低くなってしまうこととなる。

【００５９】そこで、本実施の形態としての構成によっ
て、より高いレベルのゲート電圧を画素スイッチに対し
て印加するようにすれば、バックバイアス及び液晶の閾
値電圧の影響による振幅範囲の縮小を補うことが可能と
なるので、階調表現性、及び色再現性を容易に向上させ
ることが可能となる。

【００６０】ところで、上述してきた実施の形態の構成
によると、データ信号ＳＩＧが負極性となるときには、
耐圧以上のゲート電圧を印加するようにはしていない
が、これは次のような根拠による、液晶表示装置の最大
周波数は、画素容量に対するデータの書き込み速度によ
り決定される。ここで、例えばＮチャンネル型トランジ
スタを例に採ると、その性質により、データ信号の電圧
を高くした場合には、ゲート−ソース間の電位差が小さ
くなるのでトランジスタのオン抵抗が非常に高くなる。
このため、データ書き込みされる画素容量の充放電速度
が遅くなってしまう。つまり、データ信号が正極性信号
とされて電圧値レベルが高くなるときに、データ書き込
み速度が低下することになる。これに対して、データ信
号が負極性とされて低レベルの場合には、充分なゲート
−ソース間の電位差が得られるので、もともと高速なデ
ータ書き込みが可能であることになる。つまり、データ
信号が負極性の場合に対応しては、敢えて高速化のため
の構成を採る必要は無いこととなる。データ書き込み速
度に対応するデータ書き込み時間は、通常、正極性のデ
ータ信号による書き込み時間と負極性のデータ信号によ
る書き込み時間とを併せて１単位として捉えることとし
ている。従って、上記したことを考慮すれば、データ書
き込み時間を高速化するためには、データ信号が正極性
信号とされて電圧値レベルが高くなるときのデータ書き
込み速度を高速化することが求められるわけである。そ
こで、本実施の形態としても、データ信号が正極性の場
合においてのみ、ゲート耐圧以上のゲート電圧を印加す
ることで、データ書き込みの高速化を図るようにしてい
るものである。

【００６１】なお、確認のために述べておくと、従来に
おいても、プリチャージ自体は行われていたのである
が、これは、単純にデータ線を或る電圧レベルにプリチ
ャージすることで、データ書き込み時に画素容量におい
て充放電される電荷量を少なくして最適化することのみ
を目的としているものである。これに対して本実施の形
態では、プリチャージの動作が上述したタイミングで行
われるのを踏まえた上で、耐圧以内の電圧ＡＶＤ１と耐
圧以上の電圧ＡＶＤ２とに出力レベルを切り換え可能な
ドライバを備えると共に、このドライバの出力レベルの
切り換えのための各種信号によるタイミング制御などを
行うことで、耐圧以上のゲート電圧を印加して、データ
書き込みの高速化を促進するようにしているものであ
る。

【００６２】また、本発明は上記実施の形態として説明
した構成のみに限定されるものではない。例えば、画素
スイッチやサンプリングスイッチ等のトランジスタ素
子、及びドライバを形成するトランジスタ素子について
は、Ｎチャンネル型若しくはＰチャンネル型トランジス
タのほかに、例えばＣＭＯＳトランジスタを用いること
も可能である。また、上記実施の形態では、走査ドライ
バ２とデータドライバ４から出力される電圧レベルは、
どちらも電圧ＡＶＤ１から電圧ＡＶＤ２に切換えること
としたが、その電圧のレベルは走査ドライバ２とデータ
ドライバ４で異なっていてもよい。また、上記実施の形
態における、電圧ＡＶＤ１から電圧ＡＶＤ２への電圧レ
ベルの切り換えは、図３（ａ）（ｆ）から分かるよう
に、プリチャージ電圧Ｖｐｒｅが印加される期間である
プリチャージ期間ＰCHにおいて行われているが、必ずし
も、プリチャージ電圧Ｖｐｒｅが印加される期間内に電
圧ＡＶＤ１と電圧ＡＶＤ２との切り換えを行う必要はな
い。つまり、例えばプリチャージ電圧Ｖｐｒｅが印加さ
れる期間が終了した後においても、プリチャージ動作に
よって画素容量Ｃ及びデータ線に生じた電位が一定以上
保持されている期間内におけるタイミングで、電圧ＡＶ
Ｄ１から電圧ＡＶＤ２への切り換えを行ってもよいもの
である。プリチャージ電圧Ｖｐｒｅを印加する目的は、
先の実施の形態としての説明からも理解されるように、
電圧ＡＶＤ１から電圧ＡＶＤ２への切り換えを行うのに
先立って、画素容量Ｃ及びデータ線において一定以上の
電位が保持される状態を生じさせることである。従っ
て、上記した切り換えタイミングであっても、ゲート耐
圧以上のゲート電圧を印加する動作が適切に得られるも
のである。さらに、上記実施の形態では、フレーム反転
法によってフレームごとにデータ信号が反転されること
を前提としているが、データ信号の反転タイミングに適
応させて、プリチャージタイミング等を設定すること
で、例えばライン反転法、ドット反転法などの他の反転
法による表示駆動にも適用することができる。また、こ
れらの反転法を組み合わせたような反転方式にも適用で
きるものである。

【００６３】

【発明の効果】以上説明したように本発明は、画素セル
を駆動するスイッチング素子（画素スイッチ）に対し
て、例えばスイッチング素子の所定端子間の電位差を耐
圧以内としたうえで、耐圧以上の走査信号電圧（ゲート
電圧）を印加することを可能としている。このようにし
て、耐圧以上の走査信号電圧が印加されることで、例え
ばスイッチング素子としてのオン抵抗は著しく低下し
て、画素容量へのデータ信号の充放電をより高速に行わ
せることが可能になる。

【００６４】例えば従来においては、より高圧の走査信
号電圧を印加しようとすれば、より高耐圧となるよう
に、表示素子としての半導体プロセスの仕様を変更する
必要があり、コスト的にも不利であり、また、半導体プ
ロセスの大型化が免れなかったのであるが、本発明によ
っては、半導体プロセスの仕様はそのままとして、画素
容量へのデータ書き込みがより高速化される。従って、
本発明では、単位面積あたりの画素数を増加させること
が容易に実現され、液晶表示装置の高精細化による画質
向上、また、小型化を促進できることになる。また、例
えば仮に、従来と同等のデータ書き込み速度でよい、つ
まり、従来と同等レベルの走査信号電圧でよいとするな
らば、半導体プロセスはより小さなものとすることがで
きるので、小型化の点では著しく有利となる。

【００６５】さらにまた、例えばいわゆるバックバイア
ス効果などによる走査信号電圧のレンジの狭小化を補う
こともできることになるので、高精度で画素容量に対し
てデータ信号を印加することも可能となる。そして、こ
れによっては、階調表現性、色再現性を向上させること
が可能となり、より画像品質の高い表示装置を提供でき
るものである。

【図面の簡単な説明】

【図１】本発明の実施の形態としての液晶表示装置の構
成例を示す回路図である。

【図２】極性反転されるデータ信号を示す波形図であ
る。

【図３】本実施の形態の液晶表示装置の表示駆動タイミ
ングを示すタイミングチャートである。

【図４】本実施の形態のドライバの内部構成例を示す回
路図である。

【図５】ドライバの動作を示す波形図である。

【符号の説明】

１ 液晶表示装置、２ 走査ドライバ、３ 垂直シフト
レジスタ、４ データドライバ、５ 水平シフトレジス
タ、１０ 画素セル駆動回路、ＹＶ１〜ＹＶｍ，ＹＨ１
〜ＹＨｎ ドライバ、ＳＳＷ１〜ＳＳＷｎ サンプリン
グスイッチ、ＰＳＷ１〜ＰＳＷｎ プリチャージスイッ
チ、ＳＷ 画素スイッチ、Ｃ 画素容量、Ｐ 画素電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｄ ６２３Ｙ ６４２ ６４２Ａ Ｈ０４Ｎ 5/66 １０２ Ｈ０４Ｎ 5/66 １０２Ｂ (72)発明者 安部 仁 神奈川県横浜市保土ヶ谷区神戸町134番地 ソニー・エルエスアイ・デザイン株式会 社内 (72)発明者 横倉 徹 神奈川県横浜市保土ヶ谷区神戸町134番地 ソニー・エルエスアイ・デザイン株式会 社内 Ｆターム(参考） 2H093 NA16 NA80 NC03 NC10 NC13 NC15 NC16 NC22 NC23 NC26 NC27 NC28 NC34 NC62 NC67 NC90 ND03 ND04 ND32 ND33 ND34 5C006 AA16 AC11 AC27 AC28 AF44 AF71 AF73 BB16 BB28 BC03 BC13 BC20 BF03 BF04 BF11 BF25 BF26 BF27 BF34 BF42 EC11 FA12 FA22 FA25 FA26 FA33 FA41 FA46 FA51 FA54 FA56 5C058 AA08 BA02 BA35 BB03 5C080 AA10 BB05 DD05 DD07 DD08 DD18 DD22 DD28 DD29 EE29 EE30 FF11 JJ03 JJ04 KK43

Claims (8)

【特許請求の範囲】
1. 【請求項１】 複数の走査線と、これら走査線に直交し
   て、画素データに対応するデータ信号が供給されるデー
   タ線とがマトリクス状に配置され、これら走査線とデー
   タ線との交点に対して、画素容量と、上記走査線に対し
   て印加される走査信号電圧により、上記画素容量に対し
   て上記データ信号を供給する経路を導通させるスイッチ
   ング素子とを接続して形成される表示素子に対する表示
   駆動方法において、 上記スイッチング素子の耐圧特性に応じた許容レベル以
   内とされる第１の振幅レベルにより、上記走査信号電圧
   の印加を開始させる走査手順と、 上記第１の振幅レベルによる走査信号電圧の印加開始後
   で、上記データ線に対するデータの供給が開始される以
   前において、上記データ線に対して所定レベルのプリチ
   ャージ電圧を印加するプリチャージ手順と、 上記プリチャージ電圧の印加により生じる電位が保持さ
   れている期間内における所定タイミングで、上記第１の
   振幅レベルにより印加が行われている走査信号電圧を、
   上記第１の振幅レベルよりも大きい第２の振幅レベルに
   切り換える振幅切り換え手順と、 を行うことを特徴とする表示駆動方法。
2. 【請求項２】 上記データ線を走査するタイミングに応
   じて、上記データ信号を上記データ線に対して供給する
   経路をオン／オフするデータ信号用スイッチング素子の
   オン／オフ制御信号端子に対して、オン／オフ制御信号
   電圧を印加するのにあたり、 上記第１の振幅レベルによる上記走査信号電圧が印加さ
   れているときには、当該データ信号スイッチング素子の
   耐圧特性に応じた許容レベル以内とされる第３の振幅レ
   ベルによるオン／オフ制御信号電圧を印加し、 上記第２の振幅レベルによる上記走査信号電圧が印加さ
   れているときには、上記第３の振幅レベルよりも大きい
   第４の振幅レベルによるオン／オフ制御信号電圧を印加
   する、振幅レベル切り換え手順、 を行うことを特徴とする請求項１に記載の表示駆動方
   法。
3. 【請求項３】 複数の走査線と、これら走査線に直交し
   て、画素データに対応するデータ信号が供給されるデー
   タ線とがマトリクス状に配置され、これら走査線とデー
   タ線との交点に対して、画素容量と、上記走査線に対し
   て印加される走査信号電圧により、上記画素容量に対し
   て上記データ信号を供給する経路を導通させるスイッチ
   ング素子とを接続して形成される表示素子において、 上記走査線を走査するための上記走査信号電圧を供給す
   る走査線駆動手段と、 上記データ線に対して上記データ信号を供給するデータ
   線駆動手段と、 上記第１の振幅レベルによる走査信号電圧の印加開始後
   で、上記データ線に対するデータの供給が開始される以
   前において、上記データ線に対して所定レベルのプリチ
   ャージ電圧を印加するプリチャージ手段とを備え、 上記走査線駆動手段は、上記走査信号電圧について、上
   記プリチャージ電圧の印加により生じる電位が保持され
   ている期間内における所定タイミングで、上記スイッチ
   ング素子の耐圧特性に応じた許容レベル以内とされる第
   １の振幅レベルと、該第１の振幅レベルよりも大きい第
   ２の振幅レベルとの間で切り換えて印加するようにされ
   ていることを特徴とする表示素子。
4. 【請求項４】 上記データ信号が上記データ線に供給さ
   れる経路をオン／オフ可能に設けられるデータ信号用ス
   イッチング素子と、 このデータ信号用スイッチング素子を、データ信号の走
   査タイミングに応じてオン／オフ制御するオン／オフ制
   御信号電圧を印加するとともに、当該オン／オフ制御信
   号電圧を、上記データ信号用スイッチの耐圧特性に応じ
   た許容レベル以内とされる第３の振幅レベルと、該第３
   の振幅レベルよりも大きい第４の振幅レベルとで切り換
   え可能なスイッチング素子駆動手段とを備え、 上記スイッチング素子駆動手段は、上記第１の振幅レベ
   ルによる走査信号電圧が印加されているときには、上記
   第３の振幅レベルを出力させ、上記第２の振幅レベルに
   よる走査信号電圧が印加されているときには、上記第４
   の振幅レベルを出力させることを特徴とする請求項３に
   記載の表示素子。
5. 【請求項５】 上記表示素子は、反射型とされているこ
   とを特徴とする請求項３に記載の表示素子。
6. 【請求項６】 表示素子が形成された半導体基板と、該
   半導体基板に対して対向して配置される共通電極を有す
   る対向基板と、上記半導体基板と対向基板との間に介在
   する液晶層とを備えて成り、 上記表示素子は、 複数の走査線と、これら走査線に直交して、画素データ
   に対応するデータ信号が供給されるデータ線とがマトリ
   クス状に配置され、これら走査線とデータ線との交点に
   対して、画素容量と、上記走査線に対して印加される走
   査信号電圧により、上記画素容量に対して上記データ信
   号を供給する経路を導通させるスイッチング素子とを接
   続して形成される画素セル駆動手段と、 上記走査線を走査するための上記走査信号電圧を供給す
   る走査線駆動手段と、 上記データ線に対して上記データ信号を供給するデータ
   線駆動手段と、 上記第１の振幅レベルによる走査信号電圧の印加開始後
   で、上記データ線に対するデータの供給が開始される以
   前において、上記データ線に対して所定レベルのプリチ
   ャージ電圧を印加するプリチャージ手段とを備え、 上記走査線駆動手段は、上記走査信号電圧について、上
   記プリチャージ電圧の印加により生じる電位が保持され
   ている期間内における所定タイミングで、上記スイッチ
   ング素子の耐圧特性に応じた許容レベル以内とされる第
   １の振幅レベルと、該第１の振幅レベルよりも大きい第
   ２の振幅レベルとの間で切り換えて印加するようにされ
   ていることを特徴とする表示装置。
7. 【請求項７】 上記データ信号が上記データ線に供給さ
   れる経路をオン／オフ可能に設けられるデータ信号用ス
   イッチング素子と、 このデータ信号用スイッチング素子を、データ信号の走
   査タイミングに応じてオン／オフ制御するオン／オフ制
   御信号電圧を印加するとともに、当該オン／オフ制御信
   号電圧を、上記データ信号用スイッチの耐圧特性に応じ
   た許容レベル以内とされる第３の振幅レベルと、該第３
   の振幅レベルよりも大きい第４の振幅レベルとで切り換
   え可能なスイッチング素子駆動手段とを備え、 上記スイッチング素子駆動手段は、上記第１の振幅レベ
   ルによる走査信号電圧が印加されているときには、上記
   第３の振幅レベルを出力させ、上記第２の振幅レベルに
   よる走査信号電圧が印加されているときには、上記第４
   の振幅レベルを出力させることを特徴とする請求項６に
   記載の表示装置。
8. 【請求項８】 上記表示素子は、反射型とされているこ
   とを特徴とする請求項６に記載の表示装置。