JP2005109164A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005109164A JP2005109164A JP2003340850A JP2003340850A JP2005109164A JP 2005109164 A JP2005109164 A JP 2005109164A JP 2003340850 A JP2003340850 A JP 2003340850A JP 2003340850 A JP2003340850 A JP 2003340850A JP 2005109164 A JP2005109164 A JP 2005109164A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- flow
- chips
- chip
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】一括注入方式においてチップ間とチップ上を流れる樹脂流動速度差をなくし、巻き込みボイドのない半導体パッケージを提供する。
【解決手段】チップ間の樹脂流路部分に、樹脂の流れを制御するように半田ボールを搭載することで、樹脂の流れを遅くしてチップ上の元々樹脂の流れが遅い部分と流動先端をそろえ、空気の巻き込みをなくしボイドを抑える。さらに、チップ間に占める樹脂体積を削減することで、基材と樹脂の収縮バランスをとり、封入後の反りを抑制する。また、別の方法として、チップ間の樹脂流路部分に金属等のフレームを重ね合わせて封入することで樹脂の流れを阻害し、チップ上の元々樹脂の流れが遅い部分と流動先端をそろえることで、巻き込みボイドを抑える。さらに、チップ間に占める樹脂体積を削減し、基材と樹脂の収縮バランスをとり、封入後の反りを抑制する。
【選択図】 図3
【解決手段】チップ間の樹脂流路部分に、樹脂の流れを制御するように半田ボールを搭載することで、樹脂の流れを遅くしてチップ上の元々樹脂の流れが遅い部分と流動先端をそろえ、空気の巻き込みをなくしボイドを抑える。さらに、チップ間に占める樹脂体積を削減することで、基材と樹脂の収縮バランスをとり、封入後の反りを抑制する。また、別の方法として、チップ間の樹脂流路部分に金属等のフレームを重ね合わせて封入することで樹脂の流れを阻害し、チップ上の元々樹脂の流れが遅い部分と流動先端をそろえることで、巻き込みボイドを抑える。さらに、チップ間に占める樹脂体積を削減し、基材と樹脂の収縮バランスをとり、封入後の反りを抑制する。
【選択図】 図3
Description
本発明は、たとえばTBGA(TAPE BGA;BALL GRID ARRAY),PBGA(PLASTIC BGA),FPBGA(FINE PITCH BGA),TFPBGA(TAPE FINE PITCH BGA)あるいはCSP(chip size package)等の半導体パッケージの樹脂封入に関し、その樹脂流路上に意図的にパッケージ側に障害物を設けることで、樹脂流動時間差を抑制する事に関する。
特許第3127889号に記載されている内容を例にとり従来の一括封入を説明する。図7に示すように、ガラスエポキシ基板もしくはポリイミドテープをインターポーザとする基材11上に、半導体チップ12がマトリクス状に搭載されている封入前の半製品を、図8に示すような封入金型内にセットする。溶融された樹脂はプランジャーによる圧によりカル29、ランナー30、連結ゲート31を介し基材の長辺方向から一様に注入されていく。
また、特開平5−136191号には金型のキャビティ内部に突起物を設ける方法が記載されている。
上述した特許文献1に記載された従来の半導体装置の製造方法においては、注入された樹脂は抵抗のないチップ12の間を速く流れていき、また逆にチップ12上では樹脂流れは遅い。上述したように、チップ12上とチップ12の間での流動速度に差があるため、図9に示すように先に流れた樹脂がチップ12上を流れる樹脂の側面や反対側からも流れてくる事になり、空気を巻き込みボイドを発生させてしまう。また、チップ12の間の部分には基材11と樹脂のみが存在する事になり、基材11と樹脂との収縮差が大きい場合にはこの樹脂だけの部分で大きな反りを生じさせてしまう。これらを回避する方法として、チップ配列方向を変更して樹脂の流動速度差をなるべく無くすような方策や、製品の配列を減らすなどで対応している。但し、チップの方向を変更する場合にはワイヤーの流れを考慮しなくてはならず、長ワイヤー品などには対応が難しいなどの制限がある。
したがって、第1の問題点は、空気を巻き込みボイドを発生させてしまうことである。その理由は、パッケージの軽薄短小化の流れにより、パッケージ厚が薄くなる事でチップ上の樹脂厚も薄くなり、樹脂の流れを遅くしてしまう事である。また、同一パッケージサイズに多様なサイズのチップを搭載することがあり、これによりチップ間隔もまちまちとなることで、チップ間を流れる樹脂とチップ上を流れる樹脂の流動先端を揃えることを阻害していることである。
第2の問題は、大きな反りを生じさせてしまうことである。その理由は、チップ間の部分には基材と樹脂のみが存在する事になり、基材と樹脂との収縮差が大きい場合には、樹脂の収縮に負けて樹脂側が凹になる大きな反りを生じさせてしまうことである。
第3の問題点は、チップ配列数や配列方向が制限されることにある。その理由は、チップ配列方向によりチップ間距離を短くして樹脂の流動先端をチップ間とチップ上を揃えようとしても、ワイヤーの流れも考慮しなくてはならないことである。
以上より、本発明の目的は、チップ間とチップ上を流れる樹脂流動速度差をなくし、巻き込みボイドのない半導体パッケージを提供することにある。また、本発明の他の目的は、チップ間の樹脂収縮による影響をなくし、封入後に反りの少ないフレームを提供することにある。
また、特許文献2に記載の製造方法では、金型に突起物を作りつけるため製造条件の変更に対して柔軟に抵抗手段を変更することが困難であり、変更するならばコストがかかるという欠点がある。
本発明の半導体装置の製造方法は、一括封入のために基材上に複数個配置された個々のチップの隙間に予め障害物を設け、前記障害物は前記チップの電気的接続を妨げないエリアに配列し、前記障害物は樹脂厚、樹脂の種類、封入条件、並びに、前記チップのサイズにより、樹脂注入時の流動先端がチップ上と同じになるようその大きさ、配列が決定されることを特徴とする。また、一括封入のために基材上に複数個配置されたチップ間の隙間に予め半田ボールが搭載可能なランドを設け、前記ランドは前記チップと前記基材との電気的接続を妨げないエリアにマトリクス状に整列させ、前記チップ間の前記ランド上に搭載される前記半田ボールは、チップサイズ、樹脂厚、樹脂種類、封入条件によりその径が決定され、かつ樹脂注入時の流動先端がチップ上と同じになるよう配置することを特徴とする。また、一括封入のために基材上に複数のチップが配置されたチップエリアを避け、かつ樹脂注入時の流動先端がチップ上と同じになるような形状を有するフレームを、装着し、封入後に前記フレームのみを除去することを特徴とする。また、前記フレームの断面形状はテーパー状であることを特徴とする。
以上の方法により、チップ間の樹脂流路部分に、樹脂の流れを制御するための半田ボールを搭載することで、樹脂の流れを遅くしてチップ上の元々樹脂の流れが遅い部分と流動先端をそろえることで、空気の巻き込みをなくし巻き込みボイドを抑える。さらに、チップ間に占める樹脂体積を削減することで、基材と樹脂の収縮バランスをとり、封入後の反りを抑制する。また、別の方法として、チップ間の樹脂流路部分に金属等のフレームを重ね合わせて封入することで樹脂の流れを阻害し、チップ上の元々樹脂の流れが遅い部分と流動先端をそろえることで、空気の巻き込みをなくし巻き込みボイドを抑える。さらに、チップ間に占める樹脂体積を削減することで、基材と樹脂の収縮バランスをとり、封入後の反りを抑制する。
本発明の第1の効果は、チップ間に樹脂の流れを阻害するような障害物を搭載することで、樹脂の流れを遅くしてチップ上の元々樹脂の流れが遅い部分と流動先端をそろえることで、空気の巻き込みをなくし巻き込みボイドを抑えられる。第2の効果は、チップ間に占める樹脂体積を削減することで、基材と樹脂の収縮バランスをとり、封入後の反りを抑制して、封入後のフレームの反りを低減できる。第3の効果は、搭載する半田ボールの位置、数、サイズを変更することが可能であるため、多種多様なチップサイズに対応できる点である。第4の効果は、搭載する半田ボールの位置、数、サイズを変更することが可能であるため、多様な樹脂に対応できる。第5の効果は、ボール搭載エリアが封入キャビティサイズに内包されているため封入金型を共用できることである。
次に、本発明の第1の実施形態について図面を参照して詳細に説明する。図1を参照すると、ガラスエポキシ基板もしくはポリイミドテープをインターポーザとする基材1上に、半導体チップ2が搭載されている。半導体チップ2とインターポーザ1の固定は絶縁ペーストあるいは絶縁テープを介して行われ、電気的接続は金線を用いたワイヤーボンディングやチップ裏面に設けられたバンプとインターポーザ上のバンプを直接接合するフリップチップ接合等で行われている。
図2のように、チップ2間の隙間には予め半田ボール4が搭載可能なランド3が設けられており、ランド3はチップ2とインターポーザ1との電気的接続を妨げないエリアにマトリクス状に整列されており、ランド径は樹脂厚やチップサイズによりその径が決定されている。チップ2間に搭載される半田ボール4は、チップサイズ、樹脂厚、樹脂種類、封入条件によってランダムに配置が可能であり、またボール径を変更することで高さ方向の変更も容易である。
図1のような場合、封入樹脂が基材1の長辺側から注入されると、封入樹脂は流動抵抗の少ないチップ2間を先に流れていくが、元来、流動抵抗のないチップ2間部分に半田ボール4を搭載しておくことで、図3に示すようにチップ2上を流れる樹脂と流動先端を揃えることが可能となる。チップ2間のランド3への半田ボール4搭載は、マニュアル搭載方法や既存のボールマウンターを流用した自動搭載が可能である。半田ボール4の配置については、チップサイズ、樹脂厚、樹脂種類、封入条件によって、樹脂流動先端がチップ2上と同じくなるようにランダムに配置することが可能である。なお、図4はワイヤーボンディングの場合の封入後の断面図を示している。
次に、本発明の第2の実施の形態について図面を参照して詳細に説明する。図1を参照すると、ガラエポ基板もしくはポリイミドテープをインターポーザとする基材1上に、半導体チップ2が搭載されている。半導体チップ2とインターポーザ1の固定は絶縁ペーストあるいは絶縁テープを介して行われ、電気的接続は金線を用いたワイヤーボンディングやチップ裏面に設けられたバンプとインターポーザ上のバンプを直接接合するフリップチップ接合等で行われている。これに図5に示すチップエリアを避けた形状を有するフレーム5を、図6のように貼り合わせることでチップ2の隙間を埋めて、基材1の長辺側から注入された封入樹脂のチップ2上とチップ2間の樹脂の流動先端を揃えることが可能となる。封入後には、フレーム5のみを除去することで、製品は次工程へ送ることができ、フレーム5は再利用可能である。図5の矢視A−Aに示すとおり、フレーム5の断面形状はテーパーとなっており、フレーム5除去を容易にしている。
1 基材
2 半導体チップ
3 ランド
4 半田ボール
5 フレーム
6 ワイヤー
7 樹脂
11 基材
12 チップ
29 カル
30 ランナー
31 連結ゲート
2 半導体チップ
3 ランド
4 半田ボール
5 フレーム
6 ワイヤー
7 樹脂
11 基材
12 チップ
29 カル
30 ランナー
31 連結ゲート
Claims (5)
- 一括封入のために基材上に複数個配置された個々のチップの隙間に予め障害物を設け、この障害物は前記チップの電気的接続を妨げないエリアに配列し、かつ横方向からの樹脂注入時の流動先端がチップ上と略同じになるようその大きさ、配列が決定されることを特徴とする半導体装置の製造方法。
- 前記基材上に複数個配置された前記個々のチップの隙間に予め半田ボールが搭載可能なランドを設け、このランドは前記個々のチップと前記基材との電気的接続を妨げないエリアにマトリクス状に整列させ、前記ランド上に樹脂注入時の流動先端がチップ上と同じになるよう選択的に半田ボールを搭載したことを特徴とする請求項1に記載の半導体装置の製造方法。
- 一括封入のために基材上に複数のチップが配置されたチップエリアを避け、かつ横方向からの樹脂注入時の流動先端がチップ上と略同じになるような形状を有するフレームを、装着し、封入後に前記フレームのみを除去することを特徴とする半導体装置の製造方法。
- 前記フレームの断面形状はテーパー状であることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記フレームを再利用することを特徴とする請求項3,4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003340850A JP2005109164A (ja) | 2003-09-30 | 2003-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003340850A JP2005109164A (ja) | 2003-09-30 | 2003-09-30 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005109164A true JP2005109164A (ja) | 2005-04-21 |
Family
ID=34535622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003340850A Pending JP2005109164A (ja) | 2003-09-30 | 2003-09-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005109164A (ja) |
-
2003
- 2003-09-30 JP JP2003340850A patent/JP2005109164A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6870274B2 (en) | Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package | |
US20060216867A1 (en) | Method of manufacturing a semiconductor device | |
JP2002270638A (ja) | 半導体装置および樹脂封止方法および樹脂封止装置 | |
JP2000323623A (ja) | 半導体装置 | |
JP2001053094A (ja) | 樹脂封止方法及び装置 | |
US6838319B1 (en) | Transfer molding and underfilling method and apparatus including orienting the active surface of a semiconductor substrate substantially vertically | |
US5684327A (en) | Lead frame for use in a resin-sealed type semiconductor device | |
JP3621034B2 (ja) | 半導体装置の製造方法 | |
US20040203194A1 (en) | Method of resin-sealing a semiconductor device, resin-sealed semiconductor device, and forming die for resin-sealing the semiconductor device | |
US7459770B2 (en) | Lead frame structure having blocking surfaces and semiconductor package integrated with the lead frame structure | |
KR102407742B1 (ko) | 수지 성형된 리드 프레임의 제조 방법, 수지 성형품의 제조 방법 및 리드 프레임 | |
JPH04124846A (ja) | テープキャリヤ | |
JP2006344898A (ja) | 半導体装置及びその製造方法 | |
JP2000040676A (ja) | 半導体装置の製造方法 | |
JP2005109164A (ja) | 半導体装置の製造方法 | |
JP5148445B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
JP7148220B2 (ja) | 半導体パッケージ及びその製造方法 | |
KR100963151B1 (ko) | 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법 | |
KR100272718B1 (ko) | 와이어 접착용 리드 프레임과 리드 프레임을 이용한 반도체 장치 형성 방법 | |
TWI667746B (zh) | 半導體封裝結構及其製造方法 | |
US5759875A (en) | Reduced filler particle size encapsulant for reduction in die surface damage in LOC packages and method of use | |
JP2003174123A (ja) | 半導体装置およびその製造方法 | |
KR200292411Y1 (ko) | 스몰 다이패드 패키지용 리드프레임 | |
JP2821439B2 (ja) | トランスファ成形装置及びこれを用いた半導体装置の製造方法 | |
KR100404251B1 (ko) | 파인 피치 볼 그리드 어레이 반도체 패키지 및 그의 몰딩장치 |