[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002270638A - 半導体装置および樹脂封止方法および樹脂封止装置 - Google Patents

半導体装置および樹脂封止方法および樹脂封止装置

Info

Publication number
JP2002270638A
JP2002270638A JP2001061800A JP2001061800A JP2002270638A JP 2002270638 A JP2002270638 A JP 2002270638A JP 2001061800 A JP2001061800 A JP 2001061800A JP 2001061800 A JP2001061800 A JP 2001061800A JP 2002270638 A JP2002270638 A JP 2002270638A
Authority
JP
Japan
Prior art keywords
resin
mold
semiconductor chip
semiconductor
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001061800A
Other languages
English (en)
Inventor
Masahiro Koike
昌弘 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001061800A priority Critical patent/JP2002270638A/ja
Priority to US10/090,787 priority patent/US6717279B2/en
Publication of JP2002270638A publication Critical patent/JP2002270638A/ja
Priority to US10/440,095 priority patent/US20030168749A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【課題】アンダーフィル樹脂の充填および硬化にかかる
時間を短縮するとともに内部ボイドの発生を無くし、製
造工程と構成部品の単純化を図ることが可能な半導体装
置および樹脂封止方法および樹脂封止装置を提供する 【解決手段】配線基板３に貫通孔１０を設け、金型の樹
脂流路から貫通孔１０を介して樹脂の充填を行う、ま
た、金型を上型および中型および下型に分離して、各部
分を交換可能にすることで樹脂流路の変更を行って多種
の半導体パッケージに対応する。半導体チップ裏面はモ
ールド樹脂部よりも低い位置とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップとイ
ンターポーザ基板とをフリップチップ接続により一体に
接合した構造の回路装置、この回路装置の製造方法に関
するものである。
【０００２】
【従来の技術】現在、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃ
ｉｒｃｕｉｔ）等の回路装置が独立したチップ部品とし
て製造されており、各種の電子機器に利用されている。
このような回路装置は、例えば、多数の接続パッドを具
備する半導体回路の半導体チップの周囲に多数のリード
端子を配置し、これらのリード端子と半導体チップの接
続パッドとをボンディングワイヤで個々に結線し、半導
体チップとリード端子の内側部分とを樹脂部材の内部に
封止した構造からなる。
【０００３】このような構造の回路装置では、樹脂部材
の外周部から外側に多数のリード端子が突出しているの
で、回路装置をＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉ
ｔＢｏａｒｄ）の上面に搭載してリード端子をプリント
配線に接続すれば、ＰＣＢのプリント配線と回路装置の
半導体回路とがデータ通信できる状態となる。
【０００４】しかし、近年では回路装置の小型化と高集
積化とが進行しており、リード端子の個数と密度とが上
昇しているため、ユーザレベルでは回路装置のリード端
子をＰＣＢのプリント配線に正確に接続することが困難
となりつつある。さらに、微細なリード端子は強度も不
足するため、ユーザレベルでの取り扱いでリード端子を
折損して回路装置を駄目にすることも多発している。
【０００５】上述のような課題を解決するため、ＢＧＡ
（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）構造の回路装置で
ある半導体パッケージが開発された。ＢＧＡ構造の半導
体パッケージでは、接続端子が球状の半田バンプとして
形成され、装置下面の全域に二次元状に配列されている
ので、リード端子の配列密度が低減され、リード端子が
折損することもない。
【０００６】このようなＢＧＡ構造の回路装置の一従来
例を図１５を参照して以下に説明する。なお、図１５は
回路装置である半導体パッケージの内部構造を示す模式
的な断面図である。また、ここでは説明を簡略化するた
め、単純に図面の上下方向を装置の上下方向と表現す
る。
【０００７】ここで回路装置として例示する半導体パッ
ケージ１は、図１５に示すように、高密度に集積された
半導体回路からなる半導体チップ２を具備しており、こ
の半導体チップ２はインターポーザ基板３の上面に実装
されている。半導体チップ２は、下面に多数の接続パッ
ド（図示せず）が形成されており、インターポーザ基板
３は、上面と下面とに多数の接続パッド（図示せず）が
形成されている。
【０００８】より詳細には、インターポーザ基板３は、
上面の中心部に多数の接続パッドが半導体チップ２の接
続パッドと対応した位置に高密度に形成されており、下
面の略全域に多数の接続パッドが低密度に形成されてい
る。そして、インターポーザ基板３は、多層構造に形成
されて上面や下面や内部に多数のプリント配線やスルー
ホールが形成されており、これらのプリント配線やスル
ーホールを介して上面と下面との多数の接続パッドが適
宜接続されている。
【０００９】これらの接続パッドの各々には半田バンプ
４が装着されており、半導体チップ２の下面の接続パッ
ドとインターポーザ基板３の上面の接続パッドとは半田
バンプ４で機械的に接合されるとともに電気的に接続さ
れている。なお、この多数の半田バンプ４の間隙にはエ
ポキシ樹脂からなるアンダーフィル樹脂５が注入されて
おり、このアンダーフィル樹脂５により半導体チップ２
の下面とインターポーザ基板３の上面との機械的な接合
が補強されている。
【００１０】さらに、ここで例示する半導体パッケージ
１では、インターポーザ基板３の上面の外周部には側壁
状の金属製のスティフナ６が接合されており、このステ
ィフナ６と半導体チップ２との上面には天板状の金属製
のヒートスプレッダ７が金属ペースト８などで接合され
ている。
【００１１】上述のような構造の半導体パッケージ１
は、半導体チップ２には半導体回路が高密度に集積され
ており、その接続パッドも高密度に配列されている。た
だし、この高密度に配列された半導体チップ２の多数の
接続パッドの各々が、同一配置のインターポーザ基板３
上面の多数の接続パッドに半田バンプ４で個々に接続さ
れており、この多数の接続パッドが下面に低密度に配列
された多数の接続パッドに適宜接続されている。
【００１２】ここで、上述のような構造の半導体パッケ
ージ１の従来の製造方法を以下に簡単に説明する。ま
ず、半導体パッケージ１を形成する各種の部品として、
半導体チップ２、インターポーザ基板３、スティフナ
６、ヒートスプレッダ７、等を各々所定の構造に製作す
る。
【００１３】つぎに、インターポーザ基板３の上面の外
周部にスティフナ６を貼付し、中央部に半導体チップ２
を半田バンプ４でボンディング接続する。全体をフラッ
クス洗浄してから乾燥させ、Ｏ２プラズマ処理を実行す
る。インターポーザ基板３と半導体チップ２との間隙に
アンダーフィル樹脂５となるエポキシ樹脂を注入し、こ
のエポキシ樹脂を硬化させてアンダーフィル樹脂５を形
成する。
【００１４】そして、ヒートスプレッダ７を半導体チッ
プ２の上面に金属ペースト８で貼付するとともにスティ
フナ６の上面にエポキシ樹脂などの接着剤９で貼付し、
最後に、インターポーザ基板３の下面の多数の接続パッ
ドの各々に半田バンプ４を装着することで、半導体パッ
ケージ１が完成する。
【００１５】上述のような半導体パッケージ１を製造す
る場合、前述のように半導体チップ２とインターポーザ
基板３との機械的な接合強度を向上させるためにアンダ
ーフィル樹脂５を注入している。アンダーフィル樹脂５
の注入方法としては、液状樹脂をストックしたシリンジ
を搭載したディスペンスノズルにより半導体チップ２の
周辺から液状樹脂を供給することで、半導体チップ２と
インターポーザ基板３との微細な間隙に高粘度のエポキ
シ樹脂を毛細管現象により浸透させるという方法が用い
られる。しかし、液状樹脂の浸透を行うためには作業に
時間が必要であり、液状樹脂の硬化に必要な時間はタブ
レット樹脂を用いたトランスファ成形よりも長くなるた
めに生産効率が悪くなる。さらに、毛細管現象による浸
透では樹脂の充填されていない空隙である内部ボイドが
発生し、パッケージの信頼性を高めることが困難であ
る。
【００１６】また、上述の半導体パッケージ１は、イン
ターポーザ基板３とスティフナ６とを別個に製造してか
らエポキシ樹脂などで接着しており、そのスティフナ６
にヒートスプレッダ７をエポキシ樹脂などで接着してい
るので、製造工程と構成部品とが多数で生産性が低下し
ている。また、平板状のヒートスプレッダ７を半導体チ
ップ２とスティフナ６との上面に貼付するため、半導体
チップ２とスティフナ６との上面が面一となるように各
部を調整する必要があり、これも半導体パッケージ１の
生産性を低下させている。
【００１７】また、アンダーフィル樹脂の封入方法とし
て特開平１０−２７０４７７号広報には、フリップチッ
プ実装を行った半導体チップと配線基盤の隙間に樹脂を
充填するために、配線基盤の所定位置に樹脂注入用の貫
通孔を設け、貫通孔を介して樹脂供給用のノズルを差し
込み、樹脂に圧力を印加して樹脂を充填する方法が記載
されている。しかし、ヒートスプレッダを半導体チップ
とスティフナとの上面に貼付するため、前述したように
製造工程と構成部品が多数となってしまい生産性が低下
するという問題は残っていた。
【００１８】また特願２０００−３４９２０３号広報に
は、フリップチップ実装をした半導体チップとインター
ポーザを金型のキャビティに当接させて、半導体チップ
の側方から溶融したエポキシ樹脂を圧入して充填する半
導体装置の製造方法が開示されている。しかし、半導体
チップの側方から樹脂を充填するために充填に要する時
間が長いという問題と、半導体チップとインターポーザ
の間隙が狭いために樹脂の回り込みが発生して、内部ボ
イドが発生しやすいという問題があった。さらに、金型
と半導体チップの接触による半導体チップ角部分の破損
や、樹脂の圧入により半導体チップ裏面に樹脂が回り込
んでしまい外観不良が発生するという問題があった。
【００１９】
【発明が解決しようとする課題】本発明は上述のような
従来技術の問題に鑑みてなされたものであって、アンダ
ーフィル領域と半導体チップ側方周辺部の樹脂封止を同
一の工程で樹脂封止し、アンダーフィル樹脂の充填およ
び硬化にかかる時間を短縮するとともに内部ボイドの発
生を無くし、製造工程と構成部品の単純化を図ることが
可能な半導体装置および樹脂封止方法および樹脂封止装
置を提供することを課題とする。
【００２０】
【課題を解決するための手段】前記課題を解決するため
の本願発明の半導体装置は、配線基板に半導体チップを
フリップチップ接続した半導体装置において、前記配線
基板の所定位置に貫通孔が設けられ、前記配線基板と前
記半導体チップとの間隙部分であるアンダーフィル領域
と、前記半導体チップの側方周辺部分であるモールド樹
脂部と、前記貫通孔とが樹脂封止され、前記配線基板の
前記半導体チップとの接続面と前記半導体チップの裏面
との距離よりも、前記配線基板の前記半導体チップとの
接続面と前記モールド樹脂部の樹脂面との距離が大とな
る領域が、前記モールド樹脂部に形成されていることを
特徴とする。
【００２１】半導体チップ面がモールド樹脂部の樹脂面
よりも低い位置に形成されているために、後工程におい
てヒートスプレッダと半導体チップの接触による半導体
チップの破損を防止することができる。また、スティフ
ナを形成する必要が無いため、従来よりも製造工程およ
び構成部品を単純化することが可能であり、製造コスト
の低減を図ることが可能である。
【００２２】また、前記課題を解決するための本願発明
の半導体装置は、配線基板に半導体チップをフリップチ
ップ接続した半導体装置において、前記配線基板の所定
位置に貫通孔が設けられ、前記配線基板と前記半導体チ
ップとの間隙部分であるアンダーフィル領域と、前記半
導体チップの側方周辺部分であるモールド樹脂部と、前
記貫通孔とが樹脂封止され、前記半導体チップの側方周
辺部のモールド樹脂部に前記半導体チップを取り囲むよ
うに凹部であるモールド引下り部が形成されていること
を特徴とする。
【００２３】モールド樹脂部にモールド引下り部が形成
されていることにより、ヒートスプレッダを半導体チッ
プおよびモールド樹脂部に接着する際に用いられる金属
ペーストや接着剤の剰余分が、モールド引下り部に捕捉
されるため、ヒートスプレッダの接着不良を防止するこ
とができる。
【００２４】また前記課題を解決するための本願発明の
半導体装置は、前記モールド樹脂部の前記モールド引下
り部は、前記半導体チップ上端面からの傾斜面を伴って
いることを特徴とする。
【００２５】モールド引下り部が傾斜面を伴っているこ
とにより、樹脂を圧入する際に半導体チップ裏面に樹脂
が侵入することを防止することができ、外観検査による
不良を低減することが可能となり、製造歩留まりを向上
することができる。
【００２６】また前記課題を解決するための本願発明の
半導体装置は、前記モールド樹脂部に、前記半導体チッ
プ上端面に重畳したオーバーハング部が形成されている
ことを特徴とする。
【００２７】オーバーハング部が形成されていることに
より、半導体チップの角部が樹脂によって保護され、半
導体チップの破損を防止することが可能となる。
【００２８】また前記課題を解決するための本願発明の
半導体装置は、前記モールド樹脂部が、前記配線基板の
略全域に形成されていることを特徴とする。
【００２９】モールド樹脂部が配線基板の略全域に形成
されていることで、後工程における熱処理を行った場合
の半導体パッケージのそりを抑制することができるた
め、半導体パッケージの実装信頼性を向上させることが
可能となる。
【００３０】また前記課題を解決するための本願発明の
半導体装置は、前記配線基板に設けられた電気的接続の
ための一または複数のスルーホールから前記樹脂を圧入
して前記アンダーフィル領域および前記モールド樹脂部
を形成したことを特徴とする。
【００３１】スルーホールを利用することで、配線基板
に貫通孔を形成する必要がないために、配線基板の縮小
化を図ることができ、半導体パッケージの軽量小型化を
図ることが可能となる。
【００３２】また前記課題を解決するための本願発明の
半導体装置の樹脂封止方法は、配線基板に半導体チップ
をフリップチップ接続した被成形品を金型によりクラン
プし、トランスファ封止方法によって樹脂封止する半導
体装置の樹脂封止方法において、前記金型に設けられた
樹脂流路に樹脂を圧入し、前記配線基板に設けられた貫
通孔を介して、前記樹脂流路から前記樹脂を充填し、所
定の形状に樹脂を成形することを特徴とする。
【００３３】金型に設けられた樹脂流路を半導体パッケ
ージに対応したものとすることにより、多種多様な形態
の半導体パッケージの製造にも金型の交換だけで対応す
ることが可能となり、製造工程の簡略化を図ることが可
能となる。また、貫通孔から樹脂の充填を行うため、ア
ンダーフィル領域の樹脂充填を優先して行うように設計
することも可能となる。
【００３４】また前記課題を解決するための本願発明の
半導体装置の樹脂封止方法は、前記樹脂の充填は、単位
時間あたりに樹脂を圧入する量を時間経過と共に変化さ
せるものであることを特徴とする。
【００３５】樹脂の圧入量を時間経過と共に変化させる
ことで、半導体パッケージの特定部分の樹脂充填を確実
に行うことができ、多種の半導体パッケージの特徴に対
応した樹脂の封入を行うことが可能となる。
【００３６】また前記課題を解決するための本願発明の
半導体装置の樹脂封止方法は、前記貫通孔および前記樹
脂流路が複数設けられ、複数箇所から樹脂の充填を行う
ことを特徴とする。
【００３７】複数箇所から樹脂の充填を行うことで、樹
脂注入に要する時間の短縮化をすることができ、製造コ
スト削減を図ることが可能となる。
【００３８】また前記課題を解決するための本願発明の
半導体装置の樹脂封止方法は、前記複数箇所からの樹脂
の充填は、前記樹脂流路の経路毎に充填の速度を設定し
たものであることを特徴とする。
【００３９】樹脂流路の経路によって充填速度を変える
ことで、得ようとする半導体パッケージの形状に対応し
た樹脂封止を行うことができ、製品の多様性に対応する
ことが可能となる。
【００４０】また前記課題を解決するための本願発明の
半導体装置の樹脂封止方法は、前記複数箇所からの樹脂
の充填は、前記樹脂流路の経路毎に充填の開始時期を設
定したものであることを特徴とする。
【００４１】樹脂流路の経路によって充填の開始時期を
変えることで、得ようとする半導体パッケージの形状に
対応した樹脂封止を行うことができ、製品の多様性に対
応することが可能となる。
【００４２】また前記課題を解決するための本願発明の
半導体装置の樹脂封止方法は、前記配線基板と前記半導
体チップとの間隙部分であるアンダーフィル領域への前
記樹脂の充填速度が、前記半導体チップの側方周辺部分
であるモールド樹脂部への前記樹脂の充填速度よりも小
であることを特徴とする。
【００４３】アンダーフィル領域への樹脂充填速度が、
モールド樹脂部への充填速度よりも速く行われること
で、アンダーフィル領域への樹脂充填を確実に行い、内
部ボイドの発生を抑制することが可能となり、半導体パ
ッケージの信頼性が向上する。
【００４４】また前記課題を解決するための本願発明の
半導体装置の樹脂封止方法は、前記配線基板と前記半導
体チップの間隙部分であるアンダーフィル領域への前記
樹脂の充填が、前記半導体チップの側方周辺部分である
モールド樹脂部への前記樹脂の充填よりも早期に行われ
ることを特徴とする。
【００４５】アンダーフィル領域への樹脂の充填が、モ
ールド樹脂部への充填よりも早期に行われることで、ア
ンダーフィル領域への樹脂充填を確実に行い、内部ボイ
ドの発生を抑制することが可能となり、半導体パッケー
ジの信頼性が向上する。
【００４６】また前記課題を解決するための本願発明の
半導体装置の樹脂封止方法は、前記樹脂の充填が、前記
配線基板に設けられた電気的接続のための一または複数
のスルーホールを介することにより行われることで、実
質的に前記貫通孔を介するものと同様なものとなること
を特徴とする。
【００４７】スルーホールを利用することで、配線基板
に貫通孔を形成する必要がないために、配線基板の縮小
化を図ることができ、半導体パッケージの軽量小型化を
図ることが可能となる。
【００４８】また前記課題を解決するための本願発明の
半導体装置の樹脂封止方法は、前記金型に前記被成形品
を複数クランプし、一括して前記樹脂の充填を行うこと
を特徴とする。
【００４９】一括して樹脂の充填を行うことで、単位時
間あたりに製造可能な半導体パッケージの量を増加さ
せ、製造コストの低減を図ることが可能となる。
【００５０】また前記課題を解決するための本願発明の
樹脂封止装置は、配線基板に半導体チップをフリップチ
ップ接続した被成形品を金型によりクランプし、トラン
スファ封止方法によって前記金型に設けられたキャビテ
ィ部の形状に樹脂封止を行う樹脂封止装置であって、前
記金型へ樹脂の圧入を行うプランジャ導入口から前記配
線基板に設けられた貫通孔に対応した位置まで、前記金
型に空洞である樹脂流路が形成されていることを特徴と
する。
【００５１】金型に設けられた樹脂流路を半導体パッケ
ージに対応したものとすることにより、多種多様な形態
の半導体パッケージの製造にも金型の交換だけで対応す
ることが可能となり、製造工程の簡略化を図ることが可
能となる。また、貫通孔から樹脂の充填を行うため、ア
ンダーフィル領域の樹脂充填を優先して行うように設計
することも可能となる。
【００５２】また前記課題を解決するための本願発明の
樹脂封止装置は、前記樹脂流路が複数設けられ、前記樹
脂流路の容積が経路毎に設定されていることを特徴とす
る。
【００５３】各樹脂流路の容積が異なるために、樹脂流
路の経路によって充填の開始時期や充填速度を変えるこ
とができ、得ようとする半導体パッケージの形状に対応
した樹脂封止を行い、製品の多様性に対応することが可
能となる。
【００５４】また前記課題を解決するための本願発明の
樹脂封止装置は、前記金型が上型と中型と下型とからな
り、前記下型は半導体装置のモールド樹脂部の外形を成
形する型であるキャビティ部を有し、前記中型は前記貫
通孔に対応した位置に貫通した孔である樹脂注入孔が形
成されたゲートプレートを交換可能に配置したものであ
り、前記上型が前記樹脂注入孔に対応する位置まで溝で
あるランナーを形成されたものであり、前記樹脂注入孔
および前記ランナーにより前記樹脂流路を形成したこと
を特徴とする。
【００５５】樹脂注入孔およびランナーの交換を可能に
した金型では、簡便に樹脂流路の変更を行うことができ
るため、得ようとする半導体パッケージの形状に対応し
た樹脂封止を行い、製品の多様性に対応することが可能
となる。
【００５６】また前記課題を解決するための本願発明の
樹脂封止装置は、前記樹脂流路が、前記配線基板に設け
られた電気的接続のためのスルーホールに対応した位置
まで形成されていることを特徴とする。
【００５７】スルーホールを利用することで、配線基板
に貫通孔を形成する必要がないために、配線基板の縮小
化を図ることができ、半導体パッケージの軽量小型化を
図ることが可能となる。
【００５８】また前記課題を解決するための本願発明の
樹脂封止装置は、前記金型には、前記キャビティ部の半
導体チップに対応する領域の周辺部分から、傾斜を伴っ
た凸部であるモールド引下り形成部が設けられているこ
とを特徴とする。
【００５９】モールド引下り形成部が設けられているこ
とにより、樹脂の充填の際に半導体チップ裏面へ樹脂が
侵入することを防止することができ、外観検査による不
良を低減することが可能となり、製造歩留まりを向上す
ることができる。
【００６０】
【発明の実施の形態】以下に本発明の一実施の形態につ
き図面を参照して説明する。以下は本発明の一実施形態
であって本発明を限定するものではない。
【００６１】実施の形態１ まず、本発明の実施の形態１につき、図を参照して以下
に説明する。図１は本発明の実施の形態１における半導
体パッケージの内部構造を示す模式的な縦断面図であ
る。ＢＧＡ構造をとる半導体パッケージ１は、高密度に
集積された半導体回路からなる半導体チップ２を具備し
ており、この半導体チップ２はインターポーザ基板３の
上面に実装されている。半導体チップ２は、下面に多数
の接続パッド（図示せず）が形成されており、インター
ポーザ基板３は、上面と下面とに多数の接続パッド（図
示せず）が形成されている。また、インターポーザ基板
３の半導体チップ２と対向する位置には、インターポー
ザ基板３の両面を貫通する孔である貫通孔１０が設けら
れている。
【００６２】より詳細には、インターポーザ基板３は、
上面の中心部に多数の接続パッドが半導体チップ２の接
続パッドと対応した位置に高密度に形成されており、下
面の略全域に多数の接続パッドが低密度に形成されてい
る。そして、インターポーザ基板３は、多層構造に形成
されて上面や下面や内部に多数のプリント配線やスルー
ホールが形成されており、これらのプリント配線やスル
ーホールを介して上面と下面との多数の接続パッドが適
宜接続されている。
【００６３】これらの接続パッドの各々には半田バンプ
４が装着されており、半導体チップ２の下面の接続パッ
ドとインターポーザ基板３の上面の接続パッドとは半田
バンプ４で機械的に接合されるとともに電気的に接続さ
れている。なお、半導体チップ２とインターポーザ基板
３との間隙であるアンダーフィル領域、および半導体チ
ップ２周辺領域であるモールド樹脂部、および貫通孔１
０はトランスファ封止により形成されたビフェニル系樹
脂からなるモールド樹脂１１で充填されており、このモ
ールド樹脂１１により半導体チップ２の下面とインター
ポーザ基板３の上面との機械的な接合が補強されてい
る。
【００６４】さらに、半導体チップ２の上面には天板状
の金属製のヒートスプレッダ７が金属ペースト８などで
接合されており、モールド樹脂１１の上面においてはヒ
ートスプレッダ７はエポキシ樹脂からなる接着剤で接合
されている。
【００６５】上述のような構造の半導体パッケージ１
は、半導体チップ２には半導体回路が高密度に集積され
ており、その接続パッドも高密度に配列されている。た
だし、この高密度に配列された半導体チップ２の多数の
接続パッドの各々が同一配置のインターポーザ基板３の
上面の多数の接続パッドに半田バンプ４で個々に接続さ
れており、この多数の接続パッドが下面に低密度に配列
された多数の接続パッドに適宜接続されている。
【００６６】図２は図１に示した半導体パッケージ１の
部分拡大図であり、半導体チップ２とヒートスプレッダ
７とモールド樹脂１１の接合点付近でのモールド樹脂１
１の形状を模式的に示したものである。半導体チップ２
の上面周辺からモールド樹脂１１が傾斜を持った凹部で
あるモールド引下り部１２がモールド樹脂部に形成され
ている。また、半導体チップ２裏面よりも高い位置にモ
ールド樹脂１１の上面部分が形成されている。ここで半
導体チップ２の裏面とは、図中での上方向にある面であ
り、ヒートスプレッダ７を金属ペースト８を用いて接合
させる面のことをいう。
【００６７】モールド引下り部１２がモールド樹脂部に
形成されていることにより、半導体チップ２とヒートス
プレッダ７との接合に使用される金属ペースト８や、ヒ
ートスプレッダ７とモールド樹脂１１との接合に使用さ
れる接着剤が、ヒートスプレッダ７の接合時に余っては
み出してきた場合に、モールド引下り部１２によって捕
捉される。これにより、半導体チップ２裏面またはモー
ルド樹脂１１上面での金属ペースト８と接着剤の混合を
防ぐことができ、ヒートスプレッダ７の接合信頼性を高
めることが可能となる。
【００６８】また、半導体チップ２裏面よりも高い位置
にモールド樹脂１１上面が形成されていることにより、
天板状の金属製のヒートスプレッダ７と半導体チップ２
の接触を防止することができるため、半導体チップ２と
ヒートスプレッダ７の接触による半導体チップ２の破損
を防止することが可能となる。また、従来用いられてい
たスティフナを形成する必要がないために、部品構成の
簡便化と製造工程の簡略化を図ることができ、製造時間
の短縮および製造コストの低減をすることが可能とな
る。
【００６９】次に、上述した実施の形態１の半導体パッ
ケージ１の製造方法について図３乃至図６を用いて説明
する。図３は半導体パッケージ１の製造方法を模式的に
示す工程図である。貫通孔１０が形成され、多層構造の
上面や下面や内部に多数のプリント配線やスルーホール
が形成されたインターポーザ基板３を用意する。また、
半田バンプ４を形成した半導体チップ２を別途用意して
半導体チップ２とインターポーザ基板３をフリップチッ
プ接続する。その後、フリップチップ接続に使用したフ
ラックスの洗浄と乾燥を行い、Ｏ２プラズマ洗浄を行
う。
【００７０】フリップチップ接続した半導体チップ２お
よびインターポーザ基板３を、予め用意しておいた金型
１３にセットし、貫通孔１０を介してプランジャ１４か
らビフェニル樹脂を圧入して充填し、ビフェニル樹脂を
凝固させることでモールド樹脂１１を形成する（トラン
スファ封止）。一体に形成された半導体チップ２とイン
ターポーザ基板３とモールド樹脂１１を金型１３から取
り出し、半導体チップ２裏面には銀ペースト等の金属ペ
ースト８を塗布し、モールド樹脂１１上面にはエポキシ
樹脂等の接着剤を塗布する。その後、ヒートスプレッダ
７を半導体チップ２およびモールド樹脂１１の上面に当
接させて接着する。さらにインターポーザ基板３にも半
田バンプを設けて、半導体パッケージが完成する。
【００７１】上述のトランスファ封止に関して、図４乃
至図６を用いて詳細に説明する。図４は金型１３が上型
１３ａと中型１３ｂと下型１３ｃとからなる場合の封止
金型の形態例を模式的に示した図である。図５はパッケ
ージをセットして金型をクランプした状態での金型の側
方断面図である。
【００７２】トランスファ封止時の条件として、以下の
設定範囲においてビフェニル樹脂の充填を行った。 射出時間は樹脂特性に応じて上記範囲内で変更し、射出
圧力も樹脂特性および半田バンプの強度を考慮して多段
変速かつ多段変圧の制御を行う。例としては「樹脂注入
孔１７までは高速、半導体チップ２とインターポーザ基
板３の間隙充填時は低速、その後は再度高速に充填す
る」といった態様が考えられる。また、充填するビフェ
ニル樹脂として の条件を満たす樹脂を用い、半導体チップ２とインター
ポーザ３との間隙に設けられている半田バンプ４の設計
条件は以下のもので行った。 上型１３ａには、溶融したビフェニル樹脂が流れる流路
であるランナー１５が形成されており、プランジャ１４
によって圧入されたビフェニル樹脂を中型１３ｂと接す
る面に供給する。中型１３ｂにはゲートプレート１６を
取り外し可能に設置してあり、ゲートプレート１６には
ランナー１５に対応した位置に、ビフェニル樹脂を下型
１３ｃに対して注入するための孔である樹脂注入孔１７
が形成されている。下型１３ｃには、プランジャ１４を
差し込んでビフェニル樹脂を上型１３ａのランナー１５
に圧入するためのプランジャ導入口１８、およびモール
ド樹脂１１を目的の形状に成形するためのキャビティ部
１９が形成されている。
【００７３】図６は図５の部分拡大図である。下型１３
ｃには吸着穴２１が複数設けられており、厚さ５０μｍ
程度の弾性率の高いフィルムをチップ保護シート２０と
して敷き、外部から脱気を行いチップ保護シート２０を
キャビティ部１９に密着させる。また、フリップチップ
接続により一体形成された半導体チップ２とインターポ
ーザ基板３が、貫通孔１０を中型１３ｂに向けてセット
される。その後、上型１３ａおよび中型１３ｂおよび下
型１３ｃを組み合わせて、図示しないクランプ手段によ
り各部をしっかりと固定する。このとき、貫通孔１０の
位置が樹脂注入孔１７に対応する位置となる。図４では
インターポーザ基板３を透明に表示して半導体チップ２
の半田バンプ４を可視的に表示することで、貫通孔１０
と半導体チップ２の位置関係を明確に示している。
【００７４】プランジャ１４をプランジャ導入口１８に
挿入してプランジャ１４からビフェニル樹脂を圧入する
と、ビフェニル樹脂はランナー１５および樹脂注入孔１
７および貫通孔１０を介してキャビティ部１９に充填さ
れ、貫通孔１０およびアンダーフィル領域およびモール
ド樹脂部を満たす。その後、金型１３を所定時間保持し
てビフェニル樹脂を凝固させることで、半導体チップ２
およびインターポーザ基板３およびモールド樹脂１１を
一体に形成する。
【００７５】図６に示されるように、半導体チップ２裏
面とモールド樹脂１１上面との高さ差は１０〜２０μｍ
であり、半導体チップ２裏面とモールド引下り部１２底
面部との高さ差は１０〜３０μｍ、半導体チップ２側面
からモールド引下り部１２底面端部までの距離は６０μ
ｍ以下、モールド引下り部１２底面の幅は１ｍｍ以上と
した。
【００７６】キャビティ部１９にモールド引下り部１２
を形成するための構造が設けられていることによって、
半導体チップ２裏面角部でのチップ保護シート２０と半
導体チップ２との密着度が高まり、モールド樹脂１１の
圧入の際に半導体チップ２裏面に樹脂が侵入することを
防ぐことができる。モールド引下り部１２と半導体チッ
プ２側面との距離が小さい場合には、流路がパッケージ
内の他の箇所よりも狭いために、半導体チップ２裏面の
方向にモールド樹脂１１が流入する量が減少するため
に、半導体チップ２裏面への樹脂の侵入防止効果はさら
に高まる。
【００７７】モールド樹脂１１の形成後の半導体パッケ
ージの例を図１４に示す。半導体チップ２側方周辺部に
はモールド樹脂１１によりモールド樹脂部が形成され
る。金型１３の形状により、モールド樹脂部は半導体チ
ップ２の周囲のみに形成される場合や、インターポーザ
基板３のほぼ全領域にわたって形成される場合がある。
また、求められる半導体パッケージの特性によっては、
半導体チップ２の上面部分を覆うようにモールド樹脂１
１が形成されていても良い。
【００７８】モールド樹脂１１がインターポーザ基板３
のほぼ全領域にわたって形成することにより、半導体パ
ッケージ全体での強度を高めることができ、加熱処理時
の半導体パッケージのそりを低減することが可能である
ので、半導体パッケージの実装信頼性を向上することが
可能となる。
【００７９】実施の形態２ 本願発明の実施の形態２として、モールド引下り部１２
設けない形状の半導体パッケージについて、上述した実
施の形態１と相違する部分のみを図を用いて説明する。
図７はパッケージをセットして金型をクランプした状態
での金型の側方断面図であり、半導体チップ２とヒート
スプレッダ７とモールド樹脂１１の接合点付近でのモー
ルド樹脂１１の形状を模式的に示したものである。
【００８０】半導体チップ２の上面周辺部分に、モール
ド樹脂１１が半導体チップ２に重畳してオーバーハング
部２２が形成されている。また、半導体チップ２裏面よ
りも高い位置にモールド樹脂１１の上面部分が形成され
ている。このとき、半導体チップ２裏面とモールド樹脂
１１上面との高さ方向の差は０．１ｍｍ以下とし、オー
バーハング部２２の半導体チップ２に重畳した量である
オーバーハング量は５０μｍ以下となる様にした。オー
バーハング部２２が半導体チップ２裏面周辺部に形成さ
れていることにより、半導体チップ２の角部分がモール
ド樹脂１１によって保護されることになり、半導体チッ
プ２の損傷を低減することができる。
【００８１】また、半導体チップ２裏面よりも高い位置
にモールド樹脂１１上面が形成されていることにより、
天板状の金属製のヒートスプレッダ７と半導体チップ２
の接触を防止することができるため、半導体チップ２と
ヒートスプレッダ７の接触による半導体チップ２の破損
を防止することが可能となる。また、従来用いられてい
たスティフナを形成する必要がないために、部品構成の
簡便化と製造工程の簡略化を図ることができ、製造時間
の短縮および製造コストの低減をすることが可能とな
る。
【００８２】キャビティ部１９にオーバーハング部２２
を形成するための構造が設けられていることによって、
半導体チップ２裏面角部とキャビティ部１９との接触に
よる半導体チップ２裏面角部の損傷を防止することが可
能である。また、チップ保護シート２０と半導体チップ
２との密着度が高まり、モールド樹脂１１の圧入の際に
半導体チップ２裏面に樹脂が侵入することを防ぐことが
できる。
【００８３】実施の形態３ 本願発明の実施の形態３として、上型１３ａおよびゲー
トプレート１６および貫通孔１０の他の実施例を、上述
した実施の形態１と相違する部分のみを図を用いて説明
する。図８（ａ）は、図４に示された上型１３ａおよび
ゲートプレート１６および下型１３ｃの組み合わせを簡
略に示した図である。ランナー１５と樹脂注入孔１７と
貫通孔１０と半導体チップ２の位置関係が明確になるよ
うに、インターポーザ基板３は透明に表示されている。
図８（ｂ）は、貫通孔１０を複数形成した場合の実施例
である。インターポーザ基板３の半導体チップ２と対向
した領域の他にも貫通孔１０が形成されている。ゲート
プレート１６として貫通孔１０に対応した位置に樹脂注
入孔１７を設けたものを用いる。また、上型１３ａとし
てはモールド樹脂１１を樹脂注入孔１７に対応した位置
に供給できるようにランナー１５が形成されたものを用
いる。
【００８４】図９は、インターポーザ基板３での貫通孔
１０の位置を示した例で、半導体チップ２とインターポ
ーザ基板３がフリップチップ接続された状態を、インタ
ーポーザ基板３側から見た図である。貫通孔１０と半導
体チップ２の位置関係が明確となるように、インターポ
ーザ基板３を透明に表示している。図８（ｂ）に示した
ように、ゲートプレート１６として貫通孔１０に対応し
た位置に樹脂注入孔１７を設けたものを用いる。また、
上型１３ａとしてはモールド樹脂１１を樹脂注入孔１７
に対応した位置に供給できるようにランナー１５が形成
されたものを用いる。
【００８５】複数の貫通孔１０からモールド樹脂１１を
圧入することができるため、モールド樹脂１１の充填に
要する時間を短縮することが可能となり、単位時間あた
りの生産量を増加させて製造コストの低減を図ることが
可能となる。また、半導体チップ２と対向していない部
分に設けられた貫通孔１０と、半導体チップ２と対向し
た部分に設けられた貫通孔１０の位置および個数を調整
することにより、キャビティ部１９の形状に応じたトラ
ンスファ封止を行うことが可能となる。
【００８６】実施の形態４ 本願発明の実施の形態４として、複数の貫通孔１０を介
してモールド樹脂１１の充填を行う場合の実施例を図を
用いて説明する。図１０は、金型１３が上型１３ａと中
型１３ｂと下型１３ｃとからなる場合の封止金型の形態
例を模式的に示した図である。
【００８７】上型１３ａには、溶融したビフェニル樹脂
が流れる流路であるランナー１５が複数形成されてお
り、プランジャ１４によって圧入されたビフェニル樹脂
を中型１３ｂと接する面に供給する。ランナー１５のい
くつかには、他の部分よりも広い空洞である時間差調整
部２３が形成されている。中型１３ｂにはゲートプレー
ト１６を取り外し可能に設置してあり、ゲートプレート
１６にはランナー１５に対応した位置に、ビフェニル樹
脂を下型１３ｃに対して注入するための孔である樹脂注
入孔１７が形成されている。下型１３ｃには、プランジ
ャ１４を差し込んでビフェニル樹脂を上型１３ａのラン
ナー１５に圧入するためのプランジャ導入口１８、およ
びモールド樹脂１１を目的の形状に成形するためのキャ
ビティ部１９が形成されている。
【００８８】プランジャ１４をプランジャ導入口１８に
挿入してプランジャ１４からビフェニル樹脂を圧入する
と、ビフェニル樹脂はランナー１５および樹脂注入孔１
７および貫通孔１０を介してキャビティ部１９に充填さ
れる。この際、時間差調整部２３が形成されているラン
ナー１５では、ビフェニル樹脂は時間差調整部２３を満
たした後に樹脂注入孔１７へと流入することとなり、時
間差調整部２３の形成されていないランナー１５から樹
脂注入孔１７へ流入するビフェニル樹脂との間に、貫通
孔１０を介しての充填に時間差を持つこととなる。その
後、金型全体を冷却してビフェニル樹脂を凝固させるこ
とで、半導体チップ２およびインターポーザ基板３およ
びモールド樹脂１１を一体に形成する。
【００８９】図１０に示した例では、三本のランナー１
５のうちの真ん中には時間差調整部２３が設けられてい
ないが、他の二本のランナー１５には時間差調整部２３
が設けられているため、半導体チップ２とインターポー
ザ基板３の間隙にビフェニル樹脂が充填された後に、半
導体チップ２側面側にビフェニル樹脂の充填が行われる
こととなり、半導体チップ２とインターポーザ基板３と
の間隙であるアンダーフィル領域へのビフェニル樹脂の
充填を優先して行うことで、内部ボイドの発生を抑制す
ることが可能となり、製造歩留まりの向上を図ることが
出来る。
【００９０】また、図１０には示されていないが、ラン
ナー１５の樹脂流路の幅を変更することで、実質的に時
間差調整部２３と同様にビフェニル樹脂の充填に時間差
を設けることも可能である。この場合、単位時間あたり
に各貫通孔１０から充填されるビフェニル樹脂の量が異
なるために、樹脂充填の速度が各貫通孔１０毎に異なる
ように設定することが可能であり、半導体パッケージの
形状に応じた樹脂充填を行うことで内部ボイドの発生を
抑制して製造歩留まりの向上を図ることが出来る。
【００９１】実施の形態５ 本願発明の実施の形態５として、複数の半導体パッケー
ジを同時にトランスファ封止する形態について図を用い
て説明する。図１１（ａ）は、上型１３ａおよび中型１
３ｂおよび下型１３ｃを組み合わせた状態を透過的に示
した図である。上型１３ａには複数のランナー１５が形
成されており、ゲートプレート１６には樹脂注入孔１７
が複数形成されている。下型１３ｃには複数の半導体チ
ップ２およびインターポーザ基板３がセットされてい
る。図１１（ｂ）は図１１（ａ）の側方断面図であり、
複数の半導体チップ２ひとつの金型１３によってトラン
スファ封止されることがわかる。
【００９２】また、中型１３ｂおよびゲートプレート１
６の代わりに基板保護シート２４を使用した場合のトラ
ンスファ封止について図１２に示す。樹脂注入孔１７が
設けられた基板保護シート２４を上型１３ａとインター
ポーザ基板３との間に挿入することで、上型１３ａとイ
ンターポーザ基板３の接触によるインターポーザ基板３
の損傷を防止することができる。
【００９３】複数の半導体パッケージを一組の金型で同
時にトランスファ封止することが可能であるため、単位
時間あたりの製造量を容易に増やすことができ、製造コ
ストの低減を図ることが可能となる。
【００９４】実施の形態６ 本願発明の実施の形態６として、インターポーザ基板３
に樹脂の充填のみを目的とする貫通孔１０を設けない場
合のビフェニル樹脂の圧入について図を用いて説明す
る。図１３はスルーホール２５を利用してビフェニル樹
脂の圧入する場合に、パッケージをセットして金型をク
ランプした状態での金型およびパッケージの側方断面図
を拡大したものである。
【００９５】インターポーザ基板３には通常、インター
ポーザ基板３の両面を電気的に接続するためのスルーホ
ール２５が形成されている。インターポーザ基板３が多
層構造となる場合には、スルーホール２５は複雑に回折
して表裏面を電気的に接続しているが、ここではインタ
ーポーザ基板３の両面を一直線に貫くようにスルーホー
ル２５を形成するような設計を行うとする。この場合、
インターポーザ基板３の両面の電気的接続を行うと共
に、スルーホール２５を介してビフェニル樹脂の圧入を
行うことができる。
【００９６】図１３のように、スルーホール２５に対応
した位置に樹脂注入孔１７を配置したゲートプレート１
６を用意し、ビフェニル樹脂の圧入を行うことで、貫通
孔１０をインターポーザ基板３に形成せずにトランスフ
ァ封止を行うことが可能となる。インターポーザ基板３
に貫通孔１０を形成する必要がないために、インターポ
ーザ基板３の面積を小さくすることが可能となり、半導
体パッケージの小型化を図ることが可能となる。
【００９７】
【発明の効果】半導体チップ面がモールド樹脂部の樹脂
面よりも低い位置に形成されているために、後工程にお
いてヒートスプレッダと半導体チップの接触による半導
体チップの破損を防止することができる。また、スティ
フナを形成する必要が無いため、従来よりも製造工程お
よび構成部品を単純化することが可能であり、製造コス
トの低減を図ることが可能である。モールド樹脂部にモ
ールド引下り部が形成されていることにより、ヒートス
プレッダを半導体チップおよびモールド樹脂部に接着す
る際に用いられる金属ペーストや接着剤の剰余分が、モ
ールド引下り部に捕捉されるため、ヒートスプレッダの
接着不良を防止することができる。オーバーハング部が
形成されていることにより、半導体チップの角部が樹脂
によって保護され、半導体チップの破損を防止すること
が可能となる。モールド樹脂部が配線基板の略全域に形
成されていることで、後工程における熱処理を行った場
合の半導体パッケージのそりを抑制することができるた
め、半導体パッケージの実装信頼性を向上させることが
可能となる。スルーホールを利用することで、配線基板
に貫通孔を形成する必要がないために、配線基板の縮小
化を図ることができ、半導体パッケージの軽量小型化を
図ることが可能となる。
【００９８】金型に設けられた樹脂流路を半導体パッケ
ージに対応したものとすることにより、多種多様な形態
の半導体パッケージの製造にも金型の交換だけで対応す
ることが可能となり、製造工程の簡略化を図ることが可
能となる。また、貫通孔から樹脂の充填を行うため、ア
ンダーフィル領域の樹脂充填を優先して行うように設計
することも可能となる。樹脂の圧入量を時間経過と共に
変化させることで、半導体パッケージの特定部分の樹脂
充填を確実に行うことができ、多種の半導体パッケージ
の特徴に対応した樹脂の封入を行うことが可能となる。
複数箇所から樹脂の充填を行うことで、樹脂注入に要す
る時間の短縮化をすることができ、製造コスト削減を図
ることが可能となる。アンダーフィル領域への樹脂充填
速度が、モールド樹脂部への充填速度よりも速く行わ
れ、アンダーフィル領域への樹脂の充填が、モールド樹
脂部への充填よりも早期に行われることで、アンダーフ
ィル領域への樹脂充填を確実に行い、内部ボイドの発生
を抑制することが可能となり、半導体パッケージの信頼
性が向上する。一括して樹脂の充填を行うことで、単位
時間あたりに製造可能な半導体パッケージの量を増加さ
せ、製造コストの低減を図ることが可能となる。
【００９９】各樹脂流路の容積が異なるために、樹脂流
路の経路によって充填の開始時期や充填速度を変えるこ
とができ、得ようとする半導体パッケージの形状に対応
した樹脂封止を行い、製品の多様性に対応することが可
能となる。樹脂注入孔およびランナーの交換を可能にし
た金型では、簡便に樹脂流路の変更を行うことができる
ため、得ようとする半導体パッケージの形状に対応した
樹脂封止を行い、製品の多様性に対応することが可能と
なる。モールド引下り形成部が設けられていることによ
り、樹脂の充填の際に半導体チップ裏面へ樹脂が侵入す
ることを防止することができ、外観検査による不良を低
減することが可能となり、製造歩留まりを向上すること
ができる。
【図面の簡単な説明】
【図１】 半導体パッケージの内部構造を示す模式的な
縦断面図
【図２】 図１に示した半導体パッケージの部分拡大図
【図３】 半導体パッケージの製造方法を模式的に示す
工程図
【図４】 実施の形態１での封止金型の形態例
【図５】 実施の形態１での金型の側方断面図
【図６】 図５の部分拡大図
【図７】 実施の形態２での金型の側方断面図
【図８】 上型およびゲートプレートおよび下型の組み
合わせを簡略に示した図
【図９】 貫通孔の位置をインターポーザ基板側から見
た図
【図１０】実施の形態４での封止金型の形態例
【図１１】複数の半導体パッケージを同時にトランスフ
ァ封止する形態例
【図１２】ゲートプレートの代わりに基板保護シートを
使用した場合の図
【図１３】実施の形態６での金型の側方断面図
【図１４】モールド樹脂の形成後の半導体パッケージの
例
【図１５】従来の半導体パッケージの内部構造を示す模
式的な断面図
【符号の説明】
１…半導体パッケージ ２…半導体チップ ３…インターポーザ基板 ４…半田バンプ ５…アンダーフィル樹脂 ６…スティフナ ７…ヒートスプレッダ ８…金属ペースト ９…接着剤 １０…貫通孔 １１…モールド樹脂 １２…モールド引下り部 １３…金型 １３ａ、１３ｂ、１３ｃ …上型、中型、下型 １４…プランジャ １５…ランナー １６…ゲートプレート １７…樹脂注入孔 １８…プランジャ導入口 １９…キャビティ部 ２０…チップ保護シート ２１…吸着穴 ２２…オーバーハング部 ２３…時間差調整部 ２４…基板保護シート ２５…スルーホール

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】配線基板に半導体チップをフリップチップ
    接続した半導体装置において、前記配線基板の所定位置
    に貫通孔が設けられ、前記配線基板と前記半導体チップ
    との間隙部分であるアンダーフィル領域と、前記半導体
    チップの側方周辺部分であるモールド樹脂部と、前記貫
    通孔とが樹脂封止され、前記配線基板の前記半導体チッ
    プとの接続面と前記半導体チップの裏面との距離より
    も、前記配線基板の前記半導体チップとの接続面と前記
    モールド樹脂部の樹脂面との距離が大となる領域が、前
    記モールド樹脂部に形成されていることを特徴とする半
    導体装置。
  2. 【請求項２】配線基板に半導体チップをフリップチップ
    接続した半導体装置において、前記配線基板の所定位置
    に貫通孔が設けられ、前記配線基板と前記半導体チップ
    との間隙部分であるアンダーフィル領域と、前記半導体
    チップの側方周辺部分であるモールド樹脂部と、前記貫
    通孔とが樹脂封止され、前記半導体チップの側方周辺部
    のモールド樹脂部に前記半導体チップを取り囲むように
    凹部であるモールド引下り部が形成されていることを特
    徴とする半導体装置。
  3. 【請求項３】前記モールド樹脂部の前記モールド引下り
    部は、前記半導体チップ上端面からの傾斜面を伴ってい
    ることを特徴とする請求項２に記載された半導体装置。
  4. 【請求項４】前記モールド樹脂部に、前記半導体チップ
    上端面に重畳したオーバーハング部が形成されているこ
    とを特徴とする請求項１または請求項２に記載された半
    導体装置。
  5. 【請求項５】前記モールド樹脂部が、前記配線基板の略
    全域に形成されていることを特徴とする請求項１乃至請
    求項４のいずれか一に記載された半導体装置。
  6. 【請求項６】前記配線基板に設けられた電気的接続のた
    めの一または複数のスルーホールから前記樹脂を圧入し
    て前記アンダーフィル領域および前記モールド樹脂部を
    形成したことを特徴とする請求項１乃至請求項５のいず
    れか一に記載された半導体装置。
  7. 【請求項７】配線基板に半導体チップをフリップチップ
    接続した被成形品を金型によりクランプし、トランスフ
    ァ封止方法によって樹脂封止する半導体装置の樹脂封止
    方法において、前記金型に設けられた樹脂流路に樹脂を
    圧入し、前記配線基板に設けられた貫通孔を介して、前
    記樹脂流路から前記樹脂を充填し、所定の形状に樹脂を
    成形することを特徴とする半導体装置の樹脂封止方法。
  8. 【請求項８】前記樹脂の充填は、単位時間あたりに樹脂
    を圧入する量を時間経過と共に変化させるものであるこ
    とを特徴とする請求項７に記載された半導体装置の樹脂
    封止方法。
  9. 【請求項９】前記貫通孔および前記樹脂流路が複数設け
    られ、複数箇所から樹脂の充填を行うことを特徴とする
    請求項７または請求項８に記載された半導体装置の樹脂
    封止方法。
  10. 【請求項１０】前記複数箇所からの樹脂の充填は、前記
    樹脂流路の経路毎に充填の速度を設定したものであるこ
    とを特徴とする請求項９に記載された半導体装置の樹脂
    封止方法。
  11. 【請求項１１】前記複数箇所からの樹脂の充填は、前記
    樹脂流路の経路毎に充填の開始時期を設定したものであ
    ることを特徴とする請求項９または請求項１０に記載さ
    れた半導体装置の樹脂封止方法。
  12. 【請求項１２】前記配線基板と前記半導体チップとの間
    隙部分であるアンダーフィル領域への前記樹脂の充填速
    度が、前記半導体チップの側方周辺部分であるモールド
    樹脂部への前記樹脂の充填速度よりも小であることを特
    徴とする請求項９乃至請求項１１のいずれか一に記載さ
    れた半導体装置の樹脂封止方法。
  13. 【請求項１３】前記配線基板と前記半導体チップの間隙
    部分であるアンダーフィル領域への前記樹脂の充填が、
    前記半導体チップの側方周辺部分であるモールド樹脂部
    への前記樹脂の充填よりも早期に行われることを特徴と
    する請求項９乃至請求項１２のいずれか一に記載された
    半導体装置の樹脂封止方法。
  14. 【請求項１４】前記樹脂の充填が、前記配線基板に設け
    られた電気的接続のための一または複数のスルーホール
    を介することにより行われることで、実質的に前記貫通
    孔を介するものと同様なものとなることを特徴とする請
    求項７乃至請求項１３のいずれか一に記載された半導体
    装置の樹脂封止方法。
  15. 【請求項１５】前記金型に前記被成形品を複数クランプ
    し、一括して前記樹脂の充填を行うことを特徴とする請
    求項７乃至請求項１４のいずれか一に記載された半導体
    装置の樹脂封止方法。
  16. 【請求項１６】配線基板に半導体チップをフリップチッ
    プ接続した被成形品を金型によりクランプし、トランス
    ファ封止方法によって前記金型に設けられたキャビティ
    部の形状に樹脂封止を行う樹脂封止装置であって、前記
    金型へ樹脂の圧入を行うプランジャ導入口から前記配線
    基板に設けられた貫通孔に対応した位置まで、前記金型
    に空洞である樹脂流路が形成されていることを特徴とす
    る樹脂封止装置。
  17. 【請求項１７】前記樹脂流路が複数設けられ、前記樹脂
    流路の容積が経路毎に設定されていることを特徴とする
    請求項１６に記載された樹脂封止装置。
  18. 【請求項１８】前記金型が上型と中型と下型とからな
    り、前記下型は半導体装置のモールド樹脂部の外形を成
    形する型であるキャビティ部を有し、前記中型は前記貫
    通孔に対応した位置に貫通した孔である樹脂注入孔が形
    成されたゲートプレートを交換可能に配置したものであ
    り、前記上型が前記樹脂注入孔に対応する位置まで溝で
    あるランナーを形成されたものであり、前記樹脂注入孔
    および前記ランナーにより前記樹脂流路を形成したこと
    を特徴とする請求項１６または請求項１７に記載された
    樹脂封止装置。
  19. 【請求項１９】前記樹脂流路が、前記配線基板に設けら
    れた電気的接続のためのスルーホールに対応した位置ま
    で形成されていることを特徴とする請求項１６乃至請求
    項１８のいずれか一に記載された樹脂封止装置。
  20. 【請求項２０】前記金型には、前記キャビティ部の半導
    体チップに対応する領域の周辺部分から、傾斜を伴った
    凸部であるモールド引下り形成部が設けられていること
    を特徴とする請求項１６乃至請求項１９のいずれか一に
    記載された樹脂封止装置。
JP2001061800A 2001-03-06 2001-03-06 半導体装置および樹脂封止方法および樹脂封止装置 Pending JP2002270638A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001061800A JP2002270638A (ja) 2001-03-06 2001-03-06 半導体装置および樹脂封止方法および樹脂封止装置
US10/090,787 US6717279B2 (en) 2001-03-06 2002-03-06 Semiconductor device with recessed portion in the molding resin
US10/440,095 US20030168749A1 (en) 2001-03-06 2003-05-19 Semiconductor device, resin sealing method and resin sealing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001061800A JP2002270638A (ja) 2001-03-06 2001-03-06 半導体装置および樹脂封止方法および樹脂封止装置

Publications (1)

Publication Number Publication Date
JP2002270638A true JP2002270638A (ja) 2002-09-20

Family

ID=18921032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001061800A Pending JP2002270638A (ja) 2001-03-06 2001-03-06 半導体装置および樹脂封止方法および樹脂封止装置

Country Status (2)

Country Link
US (2) US6717279B2 (ja)
JP (1) JP2002270638A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058736B2 (en) 2006-06-09 2011-11-15 Renesas Electronics Corporation Semiconductor device having heat spreader with center opening
KR101148434B1 (ko) * 2010-05-10 2012-05-25 삼성전기주식회사 반도체 패키지 및 이의 제조 방법
JP2012190087A (ja) * 2011-03-09 2012-10-04 Alps Electric Co Ltd 入力装置及び入力装置の製造方法
JP2014203871A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置
JPWO2015174198A1 (ja) * 2014-05-13 2017-04-20 三菱電機株式会社 半導体装置とその製造方法
KR101801307B1 (ko) * 2009-11-24 2017-11-24 마벨 월드 트레이드 리미티드 임베디드 칩 패키지

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593407B1 (ko) * 2002-04-17 2006-06-28 마쯔시다덴기산교 가부시키가이샤 반도체 장치 및 반도체 장치의 조립 방법
US6953891B2 (en) 2003-09-16 2005-10-11 Micron Technology, Inc. Moisture-resistant electronic device package and methods of assembly
JP4477062B2 (ja) * 2005-05-17 2010-06-09 パナソニック株式会社 フリップチップ実装方法
JP4753642B2 (ja) * 2005-07-04 2011-08-24 株式会社リコー 電子部品実装体の製造方法
US7147447B1 (en) * 2005-07-27 2006-12-12 Texas Instruments Incorporated Plastic semiconductor package having improved control of dimensions
US7327029B2 (en) 2005-09-27 2008-02-05 Agere Systems, Inc. Integrated circuit device incorporating metallurigical bond to enhance thermal conduction to a heat sink
US7898093B1 (en) 2006-11-02 2011-03-01 Amkor Technology, Inc. Exposed die overmolded flip chip package and fabrication method
JP4335263B2 (ja) * 2007-02-07 2009-09-30 ソニー株式会社 半導体装置および半導体装置の製造方法
JP5353153B2 (ja) * 2007-11-09 2013-11-27 パナソニック株式会社 実装構造体
TW200935527A (en) * 2008-02-15 2009-08-16 Chipmos Technologies Inc Chip package apparatus and chip package process
JP2010074142A (ja) * 2008-08-20 2010-04-02 Panasonic Corp 半導体装置及びそれを用いた電子機器
JP5172590B2 (ja) * 2008-10-14 2013-03-27 新光電気工業株式会社 積層配線基板の樹脂封止方法及び樹脂封止装置
US8022538B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Base package system for integrated circuit package stacking and method of manufacture thereof
CN102738351B (zh) * 2011-04-02 2015-07-15 赛恩倍吉科技顾问（深圳）有限公司 发光二极管封装结构及其制造方法
US8815650B2 (en) * 2011-09-23 2014-08-26 Stats Chippac Ltd. Integrated circuit packaging system with formed under-fill and method of manufacture thereof
US10008443B2 (en) * 2012-04-30 2018-06-26 California Institute Of Technology Implant device
US8940587B1 (en) 2012-07-11 2015-01-27 Amkor Technology, Inc. Die seal design and method and apparatus for integrated circuit production
US9349613B1 (en) * 2012-09-13 2016-05-24 Amkor Technology, Inc. Electronic package with embedded materials in a molded structure to control warpage and stress
JP6044473B2 (ja) * 2013-06-28 2016-12-14 株式会社デンソー 電子装置およびその電子装置の製造方法
TWI557860B (zh) * 2014-07-08 2016-11-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US10109547B2 (en) * 2016-01-29 2018-10-23 Taiwan Semiconductor Manufacturing Company, Llc Semiconductor device and method of manufacture
KR102446861B1 (ko) 2017-09-21 2022-09-23 삼성전자주식회사 적층 패키지 및 그의 제조 방법
CN111900138B (zh) * 2019-05-06 2022-06-21 讯芯电子科技（中山）有限公司 系统模组封装结构及系统模组封装方法
FR3116383B1 (fr) * 2020-11-17 2023-01-06 St Microelectronics Grenoble 2 Boîtier de circuit intégré avec dissipateur thermique et procédé de fabrication
DE102021126041B3 (de) * 2021-10-07 2022-12-01 Infineon Technologies Ag Flip-chip-gehäuse und verfahren zur herstellung eines flip-chip-gehäuses

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349893A (ja) * 1993-06-02 1994-12-22 Citizen Watch Co Ltd フリップチップ接続半導体パッケージ
JPH0878572A (ja) * 1994-08-31 1996-03-22 Hitachi Ltd 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
JPH1187576A (ja) * 1997-09-12 1999-03-30 Toshiba Corp 基 板
JPH11297902A (ja) * 1998-04-09 1999-10-29 Toray Eng Co Ltd フリップチップ実装体及びそれのアンダーフィル方法
JP2000138321A (ja) * 1998-10-30 2000-05-16 Kyocera Corp 電子部品
JP2000323623A (ja) * 1999-05-13 2000-11-24 Mitsubishi Electric Corp 半導体装置
JP2000332057A (ja) * 1999-05-18 2000-11-30 Ngk Spark Plug Co Ltd 配線基板及び電子部品を搭載した配線基板の製造方法
JP2000349203A (ja) * 1999-06-07 2000-12-15 Nec Corp 回路装置、その製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2748592B2 (ja) * 1989-09-18 1998-05-06 セイコーエプソン株式会社 半導体装置の製造方法および半導体封止用成形金型
US5420752A (en) * 1993-08-18 1995-05-30 Lsi Logic Corporation GPT system for encapsulating an integrated circuit package
JPH10270477A (ja) 1997-03-27 1998-10-09 Hitachi Ltd 半導体パッケージ製造方法
US5981312A (en) * 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
US6324069B1 (en) * 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
TW418511B (en) * 1998-10-12 2001-01-11 Siliconware Precision Industries Co Ltd Packaged device of exposed heat sink
JP2001044137A (ja) * 1999-08-04 2001-02-16 Hitachi Ltd 電子装置及びその製造方法
US6589820B1 (en) * 2000-06-16 2003-07-08 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
JP4555436B2 (ja) * 2000-06-29 2010-09-29 富士通株式会社 薄膜樹脂基板への樹脂モールド方法及び高周波モジュール
US6525421B1 (en) * 2001-05-01 2003-02-25 Lsi Logic Corporation Molded integrated circuit package

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349893A (ja) * 1993-06-02 1994-12-22 Citizen Watch Co Ltd フリップチップ接続半導体パッケージ
JPH0878572A (ja) * 1994-08-31 1996-03-22 Hitachi Ltd 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
JPH1187576A (ja) * 1997-09-12 1999-03-30 Toshiba Corp 基 板
JPH11297902A (ja) * 1998-04-09 1999-10-29 Toray Eng Co Ltd フリップチップ実装体及びそれのアンダーフィル方法
JP2000138321A (ja) * 1998-10-30 2000-05-16 Kyocera Corp 電子部品
JP2000323623A (ja) * 1999-05-13 2000-11-24 Mitsubishi Electric Corp 半導体装置
JP2000332057A (ja) * 1999-05-18 2000-11-30 Ngk Spark Plug Co Ltd 配線基板及び電子部品を搭載した配線基板の製造方法
JP2000349203A (ja) * 1999-06-07 2000-12-15 Nec Corp 回路装置、その製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058736B2 (en) 2006-06-09 2011-11-15 Renesas Electronics Corporation Semiconductor device having heat spreader with center opening
KR101801307B1 (ko) * 2009-11-24 2017-11-24 마벨 월드 트레이드 리미티드 임베디드 칩 패키지
KR101148434B1 (ko) * 2010-05-10 2012-05-25 삼성전기주식회사 반도체 패키지 및 이의 제조 방법
JP2012190087A (ja) * 2011-03-09 2012-10-04 Alps Electric Co Ltd 入力装置及び入力装置の製造方法
JP2014203871A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置
JPWO2015174198A1 (ja) * 2014-05-13 2017-04-20 三菱電機株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
US20020167093A1 (en) 2002-11-14
US20030168749A1 (en) 2003-09-11
US6717279B2 (en) 2004-04-06

Similar Documents

Publication Publication Date Title
JP2002270638A (ja) 半導体装置および樹脂封止方法および樹脂封止装置
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
JP3277996B2 (ja) 回路装置、その製造方法
JP4727850B2 (ja) 半導体電子部品
US20110300672A1 (en) Semiconductor device, and manufacturing method therefor
JP2008537332A (ja) 基板無し半導体パッケージを形成する方法
EP2565913B1 (en) Method for encapsulating of a semiconductor
CN102386112B (zh) 半导体器件的制造方法
JP3194917B2 (ja) 樹脂封止方法
US7119426B2 (en) Semiconductor device and manufacturing method of same
KR20080060160A (ko) 전자 부품 내장 기판
CN100568498C (zh) 半导体器件及其制造方法
KR20040045045A (ko) 반도체장치
JP2000323623A (ja) 半導体装置
JP2012028513A (ja) 半導体装置及びその製造方法
JP5667381B2 (ja) 半導体装置及びその製造方法
JP5205173B2 (ja) 半導体装置及びその製造方法
JPH04124846A (ja) テープキャリヤ
KR100963151B1 (ko) 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법
JP2010147225A (ja) 半導体装置及びその製造方法
EP0980305B1 (en) Apparatus for molding plastic packages
KR101096440B1 (ko) 듀얼 다이 패키지
JP2003174123A (ja) 半導体装置およびその製造方法
JP2004055609A (ja) 樹脂封止方法
JP2001291795A (ja) 基板及びこれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100415

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100803