[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005032950A - 光半導体装置及びその製造方法 - Google Patents

光半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005032950A
JP2005032950A JP2003195679A JP2003195679A JP2005032950A JP 2005032950 A JP2005032950 A JP 2005032950A JP 2003195679 A JP2003195679 A JP 2003195679A JP 2003195679 A JP2003195679 A JP 2003195679A JP 2005032950 A JP2005032950 A JP 2005032950A
Authority
JP
Japan
Prior art keywords
optical semiconductor
semiconductor device
light
recess
mount bed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2003195679A
Other languages
English (en)
Inventor
Masaru Yumura
勝 湯村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003195679A priority Critical patent/JP2005032950A/ja
Priority to US10/879,189 priority patent/US20050029633A1/en
Publication of JP2005032950A publication Critical patent/JP2005032950A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H01L31/167—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

【課題】光感度と入出力間の絶縁耐圧の向上を図ることが可能な光半導体装置及びその製造方法を提供する。
【解決手段】リードフレーム１と、これと一体化したマウントベッド２と、このマウントベッド２上に接着剤３を介して載置される光半導体素子４と、これを封止する光透過性樹脂１２を備え、マウントベッド２の光半導体素子４載置面に凹部５を有し、この凹部５中にマウントベッド２を貫通する排気孔６の一端を有する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、光感度と入出力間の絶縁耐圧の向上を図った光半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
近年、フォトカプラ、フォトリレーなどの光半導体装置において、受光素子とリードフレームを絶縁させるためのマウントベッドをインジェクション樹脂にて成形したものが用いられている。
【０００３】
図４に光半導体装置の断面図を示すように、リードフレーム１０１にマウントベッド１０２が一体成形されており、その上に接着剤１０３を介して受光素子１０４が載置されている。リードフレーム１０１上には受光素子１０４と接続されたＭＯＳ−ＦＥＴ１０８が載置されており、光透過性樹脂１１２を介してリードフレーム１０１にマウントボンディングされた発光素子１１１が受光素子１０４と対向するように設置されている。そしてさらにこれらはモールド樹脂１１３により被覆されている。
【０００４】
このような光半導体装置は、発光素子１１１からの光を受光素子１０４において電気信号に変換し、出力部のＭＯＳ−ＦＥＴ１０８を駆動させることにより、高速スイッチング素子等として機能する。
【０００５】
【発明が解決しようとする課題】
マウントベッドは、所定の金型に樹脂を流し込み、熱硬化させた後、金型から取り外すことにより、リードフレームと一体成形される。このとき、金型とリードフレームは密着しているため、一般にエジェクタ−ピンを用いてリードフレームを突き落とすことにより金型から外している。このとき、このエジェクタ−ピンにより、図５に示すような跡（凹部１０５）が形成されてしまう。
【０００６】
次いで、図６に示すように、この凹部１０５を含むマウントベッド１０２上に接着剤１０３を塗布し、その上に受光素子１０４を載置した後、光透過性樹脂１１２で封止し、これを熱硬化する。しかしながら、接着剤１０３は所定の粘度を有するため、凹部１０５の隅まで完全に充填されず、受光素子１０４とマウントベッド１０２の間に空気が閉じ込められてしまう。そして、この閉じ込められた空気が、光透過性樹脂中１１２に移動し、気泡１１４として残存するため、光結合特性及び入出力間耐圧が低下し、製品特性、信頼性が低下するという問題が生じていた。
【０００７】
接着剤の粘度を低くすることにより、凹部の隅まで充填することが可能であるが、塗布量がばらつき、生産性が低下してしまう。一方、発光表示装置において、導光部を構成する樹脂の注入時に発生し、樹脂中に残存する気泡を、ＬＥＤチップ搭載基板面に設けられた挿通孔より排出する技術がある（例えば特許文献１参照）。しかしながら、接着剤塗布時の問題については何ら示唆されていない。
【０００８】
そこで、本発明は、従来の問題を取り除き、光感度と入出力間の絶縁耐圧の向上を図ることが可能な光半導体装置及びその製造方法を提供することを目的とするものである。
【０００９】
【特許文献１】
特開２０００−１２５７６号公報
【００１０】
【課題を解決するための手段】
本発明の一実施態様によれば、リードフレームと、これと一体化したマウントベッドと、このマウントベッド上に接着剤を介して載置される光半導体素子と、これを封止する光透過性樹脂を備え、マウントベッドの光半導体素子載置面に凹部を有し、この凹部中に前記マウントベッドを貫通する排気孔の一端を有することを特徴とする光半導体装置が提供される。
【００１１】
また、本発明の一実施態様によれば、所定形状のリードフレームをインジェクション成形によりマウントベッドと一体化し、所定位置にマウントベッドを貫通する排気孔を形成する工程と、排気孔の一端を含むマウントベッドの上面に凹部を形成する工程と、凹部を含む前記マウントベッドの上面に接着剤を塗布する工程と、接着剤上に光半導体素子を載置する工程と、光半導体素子を光透過性樹脂により封止し、これを熱硬化させる工程と、接着剤の塗布時に発生した凹部中の気泡を排気孔より除去する工程を具備することを特徴とする光半導体装置の製造方法が提供される。
【００１２】
【発明の実施の形態】
以下本発明の実施形態について、図を参照して説明する。
【００１３】
図１に本実施形態における光半導体装置の断面図、図２（ａ）に発光素子側、（ｂ）に受光素子側の上面図を示す。図に示すように、リードフレーム１にマウントベッド２が一体成形されており、その上に接着剤３を介して制御回路機能を搭載した受光素子４が載置されている。マウントベッド２の受光素子４載置面には、凹部５が形成されており、凹部５の底部よりマウントベッド２を貫通する排気孔６が形成されている。そして、リードフレーム１上には受光素子４とワイヤー配線７により接続されたＭＯＳ−ＦＥＴ８が載置されている。一方、リードフレーム９にマウントボンディングされ、ワイヤー配線１０により接続された発光素子１１が、光透過性樹脂１２を介して受光素子４と対向するように設置されている。そしてさらにこれらはモールド樹脂１３により被覆されている。
【００１４】
このような光半導体装置は以下のように形成される。先ず、リードフレーム１と一体化したマウントベッド２を、インジェクション樹脂成形により形成する。すなわち、所定の金型に樹脂を流し込み、熱硬化させた後、金型から取り外すことにより、リードフレーム１と一体成形される。このとき同時に、エジェクターピンによって凹部の形成される領域に、マウントベッドを貫通するように排気孔６を形成しておく。そして、エジェクタ−ピンを用いて突き落とすことにより、金型から取り外されるとともに凹部５が形成される。
【００１５】
次いで、この凹部５を含むマウントベッド２上に接着剤３を塗布し、その上に受光素子４を載置する。所定の粘度を有する接着剤３は、凹部５の隅まで完全に充填されず、受光素子４とマウントベッド２の間に閉じ込められた空気により気泡が形成されるが、排気孔より除去される。そして、リードフレーム１上にＭＯＳ−ＦＥＴ８をマウントボンディングした後、ワイヤー配線７により接続する。一方、発光素子１１をリードフレーム９にマウントボンディングし、ワイヤー配線１０により接続する。次いで、受光素子４と発光素子１１を対向させ、その間を光透過性樹脂１２で封止し、これを熱硬化したのち、さらにモールド樹脂１３で被覆する。このとき、凹部５中には気泡が形成されていないため、これが光透過性樹脂１２中に移動し残存することもない。従って、良好な光結合特性及び入出力間耐圧が得られ、製品歩留りも１０％以上向上する。
【００１６】
尚、排気孔６は、凹部５よりマウントベッド２を貫通していればよく、その形状、位置は特に規定されないが、中央部に形成されることが好ましい。また、その径も、載置される受光素子（光半導体素子）の短辺及び凹部径より小さければよく、例えば０．５ｍｍφ程度である。
【００１７】
また、本実施形態においては、発光素子と受光素子が対向して設けられているが、これに限定されるものではなく、同一平面上にマウントおよびボンディングされた受光素子と発光素子を透過性の光結合樹脂で覆った、反射光を利用するフォトカプラ・フォトリレ−においても効果が得られる。
【００１８】
そして、このように構成される光半導体装置において、図３に電気的結線図を示すように、発光素子１０からの光を受光素子４において電気信号に変換し、出力部のＭＯＳ−ＦＥＴ８を駆動させる。尚、点線矢印は、４Ｐｉｎへの＋の電圧印加の場合の電流経路である。このようにして、高速スイッチング素子等として機能することができる。
【００１９】
【発明の効果】
本発明によれば、光感度と入出力間の絶縁耐圧の向上を図ることが可能な光半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施態様による光半導体装置の断面を示す図。
【図２】本発明の一実施態様による光半導体装置の組立図。
【図３】本発明の一実施態様による光半導体装置の電気的結線図。
【図４】従来の光半導体装置の断面を示す図。
【図５】エジェクターピン跡（凹部）を示す図。
【図６】従来の光半導体装置の問題を示す図。
【符号の説明】
１、９、１０１、１０９ リードフレーム
２、１０２ マウントベッド
３、１０３ 接着剤
４、１０４ 受光素子
５、１０５ 凹部
６ 排気孔
７、１０、１０７、１１０ ワイヤー配線
８、１０８ ＭＯＳ−ＦＥＴ
１１、１１１ 発光素子
１２、１１２ 光透過性樹脂
１３、１１３ モールド樹脂
１１４ 気泡

Claims (5)

  1. リードフレームと、これと一体化したマウントベッドと、このマウントベッド上に接着剤を介して載置される光半導体素子と、これを封止する光透過性樹脂を備え、前記マウントベッドの前記光半導体素子載置面に凹部を有し、この凹部中に前記マウントベッドを貫通する排気孔の一端を有することを特徴とする光半導体装置。
  2. 前記排気孔上に前記光半導体素子が載置されることを特徴とする請求項１記載の光半導体装置。
  3. 前記光半導体素子は、受光素子であることを特徴とする請求項２記載の光半導体装置。
  4. 前記受光素子と共に前記光透過性樹脂で封止される発光素子を備えることを特徴とする請求項３記載の光半導体装置。
  5. 所定形状のリードフレームをインジェクション成形によりマウントベッドと一体化し、所定位置に前記マウントベッドを貫通する排気孔を形成する工程と、
    前記排気孔の一端を含む前記マウントベッドの上面に凹部を形成する工程と、
    前記凹部を含む前記マウントベッドの上面に接着剤を塗布する工程と、
    前記接着剤上に光半導体素子を載置する工程と、
    前記光半導体素子を光透過性樹脂により封止し、これを熱硬化させる工程と、
    前記接着剤の塗布時に発生した前記凹部中の気泡を前記排気孔より除去する工程を具備することを特徴とする光半導体装置の製造方法。
JP2003195679A 2003-07-11 2003-07-11 光半導体装置及びその製造方法 Abandoned JP2005032950A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003195679A JP2005032950A (ja) 2003-07-11 2003-07-11 光半導体装置及びその製造方法
US10/879,189 US20050029633A1 (en) 2003-07-11 2004-06-30 Optical semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003195679A JP2005032950A (ja) 2003-07-11 2003-07-11 光半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005032950A true JP2005032950A (ja) 2005-02-03

Family

ID=34113584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003195679A Abandoned JP2005032950A (ja) 2003-07-11 2003-07-11 光半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20050029633A1 (ja)
JP (1) JP2005032950A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023026349A (ja) * 2021-08-12 2023-02-24 株式会社村田製作所 成形パッケージを有する電子構成要素

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4180092B2 (ja) * 2006-10-16 2008-11-12 シャープ株式会社 光結合型半導体装置、光結合型半導体装置の製造方法、及び電子機器
JP5985452B2 (ja) * 2013-09-12 2016-09-06 株式会社東芝 半導体装置
JP6517043B2 (ja) * 2015-02-25 2019-05-22 ルネサスエレクトロニクス株式会社 光結合装置、光結合装置の製造方法および電力変換システム
JP6402091B2 (ja) * 2015-12-17 2018-10-10 株式会社東芝 光結合装置
JP7413217B2 (ja) * 2020-09-17 2024-01-15 株式会社東芝 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
JPH11103097A (ja) * 1997-07-30 1999-04-13 Rohm Co Ltd 半導体発光素子
US6495083B2 (en) * 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
US6451625B1 (en) * 2001-01-13 2002-09-17 Siliconware Precision Industries, Co., Ltd. Method of fabricating a flip-chip ball-grid-array package with molded underfill

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023026349A (ja) * 2021-08-12 2023-02-24 株式会社村田製作所 成形パッケージを有する電子構成要素
JP7392777B2 (ja) 2021-08-12 2023-12-06 株式会社村田製作所 電子構成要素及び電子構成要素を製造する方法

Also Published As

Publication number Publication date
US20050029633A1 (en) 2005-02-10

Similar Documents

Publication Publication Date Title
CN105895792B (zh) 发光组件
KR100370231B1 (ko) 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
CN107066930B (zh) 电子装置、封装结构和其制造方法
CN100452450C (zh) 光学表面安装技术封装件
WO2007080742A1 (ja) 光素子の樹脂封止成形方法
JP2005159265A (ja) 光学素子の封止構造体および光結合器ならびに光学素子の封止方法
JPH08236805A (ja) 光結合器用パッケージおよびその製造方法
JP2000174350A (ja) 光半導体モジュール
CN109427704A (zh) 半导体封装结构
KR20110052522A (ko) 광커플러 장치들
JP2008244143A (ja) 半導体発光装置の製造方法
JP2010153861A (ja) 発光ダイオードパッケージ構造
JP2005032950A (ja) 光半導体装置及びその製造方法
JP2005026401A (ja) 発光ダイオード
JPH1187740A (ja) 面実装部品の形成方法
JP2003008065A (ja) Ｓｍｄ型光素子モジュールの製造方法
JP2006179718A (ja) 青色光学素子パッケージ及び光学素子パッケージの製造方法
JP2007067414A (ja) ダブルモールド光カプラ
CN110797416B (zh) 复合式感测装置封装结构及封装方法
JP2013065717A (ja) 半導体装置およびその製造方法
TW201336115A (zh) 發光二極體封裝方法
CN113169512A (zh) 具有至少一个vcsel芯片的光发射单元
KR100785744B1 (ko) 광 포인팅 장치의 이미지 센서 패키징 방법
JP2009021333A (ja) 光結合装置の製造方法及び光結合装置
CN112310006A (zh) 具有承载件、层压体和位于两者间的构件的包封的封装体

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20070524