JP2005073403A

JP2005073403A - 突入電流抑制回路

Info

Publication number: JP2005073403A
Application number: JP2003300368A
Authority: JP
Inventors: Masayuki Yasumura; 昌之安村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-08-25
Filing date: 2003-08-25
Publication date: 2005-03-17

Abstract

【課題】突入電流抑制抵抗をパスして整流電流を流す経路を形成するのにあたり、電磁リレーを採用する場合よりも低電力損失で、電源回路基板の小型軽量化が可能となるなどの効果が得られる構成とする。
【解決手段】コンデンサインプット型の整流回路の整流電流経路に挿入した突入電流抑制抵抗Ｒｉに対してＭＯＳ−ＦＥＴＱ3を並列に接続する。ＭＯＳ−ＦＥＴＱ3は、トレンチ構造を有しており低オン抵抗である。そして、交流入力電圧の投入に応じて生じる突入電流が定常レベルになったときに応じて、このＭＯＳ−ＦＥＴＱ3をオンさせ、突入電流抑制抵抗ＲｉをパスしてＭＯＳ−ＦＥＴＱ3に整流電流を流すようにする。
【選択図】図１

Description

本発明は、いわゆるコンデンサインプット型の整流回路に備えられる突入電流抑制回路に関するものである。

高周波の比較的大きい電流及び電圧に耐えることができるスイッチング素子が広く開発されてきていることで、商用電源を整流して所望の直流電圧を得る電源回路としても、このようなスイッチング素子を用いたスイッチング方式の電源回路が広く普及している状況にある。
スイッチング電源回路はスイッチング周波数を高くすることによりトランスその他のデバイスを小型にすると共に、大電力のＤＣ−ＤＣコンバータとして各種の電子機器の電源として使用される。

ところで、一般に商用電源を整流すると平滑回路に流れる電流は歪み波形になるため、電源の利用効率を示す力率が損なわれるという問題が生じる。
また、歪み電流波形となることによって発生する高調波を抑圧するための対策が必要とされている。

そこで、スイッチング電源回路において力率を改善する力率改善手段として、整流回路系においてＰＷＭ制御方式の昇圧型コンバータを設けて力率を１に近付ける、いわゆるアクティブフィルタを設ける方法が知られている。

直流（ＤＣ）−直流（ＤＣ）変換を行うＤＣ−ＤＣコンバータは、入力電圧として直流を入力してスイッチングを行い、所要のレベルの直流電圧に変換して出力する。このような直流の入力電圧（直流入力電圧）は、例えば商用交流電源などの交流を電力源とする場合には、コンデンサインプット型の整流回路により生成することが一般的である。
コンデンサインプット型の整流回路では、商用交流電源を整流ダイオードにより整流し、この整流して得られる整流電流を平滑コンデンサに充電するようにして流す。これにより平滑コンデンサの両端電圧として、上記した直流入力電圧が得られることになる。

このようなコンデンサインプット型の整流回路で問題となるのが、商用交流電源の投入時において平滑コンデンサに流入する過大な突入電流（ラッシュカレントともいわれる）である。商用交流電源が投入されるまでは、平滑コンデンサには、電荷が全く蓄積されていない、低インピーダンスの状態にある。この状態で商用交流電源が投入されると、そのキャパシタンスに応じた電荷を蓄積させるようにして、整流電流を流し込む動作が生じる。これが突入電流となるのであるが、直流入力電圧生成用の平滑コンデンサのキャパシタンスは比較的大きいことから、この突入電流は非常に大きなピークレベルを有することになる。

このようにして、平滑コンデンサに流入する突入電流が過大であると、商用交流電源ラインに挿入される電源スイッチ、ヒューズ、及び商用交流電源ラインと平滑コンデンサ間の整流電流経路に備えられる整流ダイオードなどに負担がかかり、破壊される場合もある。また、平滑コンデンサに過大な突入電流が流れるということは、商用交流電源ラインから流入する交流入力電流も過大になるということである。このため、同じ商用交流電源ラインに接続される他の電子機器にも悪影響を及ぼす可能性がある。

上記した問題を回避するために、従来から、商用交流電源ラインに対して突入電流抑制のための抵抗（突入電流抑制抵抗）を挿入することが行われている。また、このような突入電流抑制抵抗を挿入した整流回路系を備える電源回路は、アクティブフィルタを備える電源回路にも採用される。そこで、上記突入電流抑制抵抗による突入電流抑制のための構成が採用された電源回路として、アクティブフィルタを備えるスイッチング電源回路の構成例を、図３に示す。

図３に示す電源回路においては、先ず、商用交流電源ＡＣの正極ラインに対して、電源スイッチＳＷが挿入される。また、商用交流電源ＡＣの負極ラインに対してはヒューズＦが直列に挿入される。

また、商用交流電源ＡＣに対しては、２本のアクロスコンデンサＣL，ＣLと、コモンモードチョークコイルＣＭＣにより形成されるコモンモードノイズフィルタを接続している。このコモンモードノイズフィルタは、主として、アクティブフィルタのスイッチング動作により商用交流電源ＡＣのラインに重畳するコモンモードノイズを除去する。

また、このコモンモードノイズフィルタの後段となる商用交流電源ＡＣの負極ラインと、ブリッジ整流回路Ｄｉの負極入力端子との間に対しては、突入電流抑制抵抗Ｒｉが挿入される。
この突入電流抑制抵抗Ｒｉの挿入位置としては、ブリッジ整流回路Ｄｉ及び平滑コンデンサＣｉから成る全波整流回路において、商用交流電源ＡＣ（交流入力電圧ＶAC）が正極性のときに対応して得られる整流電流と、負極正のときに対応して得られる整流電流（交流入力電流ＩAC）とが、相互に逆方向となるようにして流れる整流電流経路となる。このような位置に挿入されることで、突入電流抑制抵抗Ｒｉは、商用交流電源ＡＣが投入された直後において発生する突入電流として、正極／負極の両極性の整流電流（交流入力電流ＩAC）についてのピークレベルを抑制することになる。

商用交流電源ＡＣを整流して直流入力電圧（整流平滑電圧）Ｅｉを生成するための整流回路として、この場合には、ブリッジ整流回路Ｄｉと平滑コンデンサＣｉとから成る全波整流回路が備えられる。

アクティブフィルタは、ブリッジ整流回路Ｄｉの整流ダイオードの整流出力をスイッチングして平滑コンデンサＣｉに供給するようにして、上記全波整流回路（Ｄｉ，Ｃｏ）に組み合わされる。
この図において、アクティブフィルタとしては、フィルタインダクタＬN，フィルタコンデンサＣN，ＣN、チョークコイルＣＨ、ダイオードＤ20，スイッチング素子Ｑ20、力率改善制御回路１１、検出抵抗Ｒ3−Ｒ4，Ｒ5−Ｒ6を備えて形成される。

先ず、ブリッジ整流回路Ｄｉの正極出力端子と、平滑コンデンサＣｉの正極出力端子との間のラインに対しては、フィルタインダクタＬN−チョークコイルＣＨ−ダイオードＤ20（アノード→カソード）の直列接続回路が挿入される。
また、フィルタインダクタＬNの両端部に対しては、フィルタコンデンサＣN，ＣNの一端が接続される。フィルタコンデンサＣN，ＣNの各他端は一次側アースに接続される。このようにして接続されるフィルタインダクタＬN，フィルタコンデンサＣN，ＣNによって、主としてはアクティブフィルタのスイッチング動作によって生じるノーマルモードノイズを除去するためのノーマルモードノイズフィルタが形成される。

スイッチング素子Ｑ20は、この場合にはＭＯＳ−ＦＥＴとされる。このスイッチング素子Ｑ20は、チョークコイルＣＨとダイオードＤ20との接続点に対してドレインを接続し、ソースを一次側アースに接続している。このスイッチング素子Ｑ20及びチョークコイルＣＨのインダクタンスL10により、アクティブフィルタにおける昇圧型コンバータとしてのスイッチング回路が形成される。このスイッチング回路により、ブリッジ整流回路Ｄｉから平滑コンデンサＣｉに供給されるべき整流出力がスイッチングされることになる。

力率改善制御回路１１は、スイッチング素子Ｑ20のスイッチング動作をＰＷＭ制御するためのスイッチング制御回路部であり、この場合には、検出抵抗Ｒ3−Ｒ4から成るフィードバック回路と、検出抵抗Ｒ4−Ｒ5から成るフィードフォワード回路とが接続される。
フィードバック回路（Ｒ3−Ｒ4）としては、直流入力電圧Ｅｉのレベルを分圧して力率改善制御回路１１に入力する。

また、フィードフォワード回路（Ｒ5−Ｒ6）は、フィルタインダクタＬNを介して得られるブリッジ整流回路Ｄｉの整流出力電圧を検出抵抗Ｒ5−Ｒ6により分圧し、この分圧レベルを、フィードフォワード出力として力率改善制御回路１１に入力している。

力率改善制御回路１１は、上記フィードフォワード回路（Ｒ5−Ｒ6）から入力されたブリッジ整流回路Ｄｉの整流出力電圧の分圧レベルに基づいて、ブリッジ整流回路Ｄｉの正極出力端子の整流電圧波形（つまり交流入力電圧ＶACの波形に相当する）、及び整流電流レベルを検出する。また、フィードバック回路（Ｒ3−Ｒ4）から入力される直流入力電圧Ｅｉの分圧レベルと所定の基準レベルとを比較することで、直流入力電圧Ｅｉのレベルについての変動差分を検出する。

力率改善制御回路１１では、例えば、上記のようにして検出した整流電流レベルと、直流入力電圧Ｅｉの変動差分と乗算する。そして、この乗算結果と、フィードフォワード回路側の入力から検出した交流入力電圧の波形とによって、交流入力電圧ＶACと同一波形の電流指令値を生成する。

さらに、この場合の力率改善制御回路１１では、上記電流指令値と実際の交流入力電流レベルを比較し、この差に応じてＰＷＭ制御を行う。このＰＷＭ制御により生成されたＰＷＭ信号に基づいてドライブ信号が生成される。スイッチング素子Ｑ20は、このドライブ信号によってスイッチング駆動される。この結果、交流入力電流ＩACは交流入力電圧ＶACと同一波形となるように制御されて、力率がほぼ１に近付くようにして力率改善が図られることになる。また、この場合には、力率改善制御回路１１によって生成される電流指令値は、直流入力電圧Ｅｉの変動差分に応じて振幅が変化するように制御されるため、直流入力電圧Ｅｉの変動も抑制されることになる。

また、図３において、ブリッジ整流回路Ｄｉの正極出力端子と平滑コンデンサＣｉの正極端子間に対しては、先に説明したアクティブフィルタのフィルタインダクタＬN−チョークコイルＣＨ−ダイオードＤ20のラインに対して並列に、バイパスダイオードＤ21が接続される。
このバイパスダイオードＤ21は、例えば商用交流電源ＡＣが投入された直後において、アクティブフィルタが起動を完了してスイッチング動作を開始するまでに対応する期間において、ブリッジ整流回路Ｄｉの整流出力を、アクティブフィルタのスイッチング回路を経由させずにバイパスして平滑コンデンサＣｉに供給する経路を形成するために設けられる。

ＤＣ−ＤＣコンバータ１０は、所定方式によるスイッチングコンバータを備えており、上記直流入力電圧Ｅｉを入力してスイッチングを行い交番電圧化する。そして、この交番電圧を例えば絶縁コンバータトランスを用いて二次側に伝達する。ＤＣ−ＤＣコンバータ１０では、絶縁コンバータトランスの二次側に励起された交番電圧を整流平滑化することで、直流出力電圧Ｅｏを生成して出力するようにされる。

また、ＤＣ−ＤＣコンバータ１０においても、電源投入のときには、例えば二次側直流電圧を生成するための平滑コンデンサにおいて突入電流が生じ、このためにスイッチング回路にも過大な電流が流れて負担がかかる。そこで、ＤＣ−ＤＣコンバータ１０においても、電源投入のときに回路内に流れる過大電流を抑制するための、いわゆるソフトスタート機能を持たせることが一般に行われている。

このような構成による電源回路についての電源が投入されたときの動作は次のようになる。
この図３に示す回路において、例えば電源スイッチＳＷがオフからオンに切り換えられたとする。このようにして電源スイッチＳＷがオンとなって商用交流電源ＡＣが投入された時点からアクティブフィルタ定常動作を開始するまでには或る程度の時間差が生じるが、この時間差が生じている期間においては、ブリッジ整流回路Ｄｉの整流ダイオードによる整流出力として得られる整流電流（交流入力電流ＩAC）は、バイパスダイオードＤ21を経由して平滑コンデンサＣｉに流入するようにされる。このときにバイパスダイオードＤ21を経由して平滑コンデンサＣｉに流入する電流は、突入電流となるのであるが、この突入電流は、整流電流経路内に挿入される突入電流抑制抵抗Ｒｉによりピークレベルが抑制されることになる。

ここで、平滑コンデンサＣｉが充電を完了するまでに必要な時間τは、Ｒｉ×Ｃｉの時定数により決定される。そして、この時間τは、例えば商用交流電源ＡＣの２〜３周期分の時間であることとしている。
そして、電源起動後から時間τを経過するまでの期間内においては、ＤＣ−ＤＣコンバータ１０側でソフトスタート機能が動作するようになっており、これにより、負荷電力は徐々に増加していくようにされる。これに伴い、時間τに対応する期間内においては、平滑コンデンサＣｉの両端電圧である直流入力電圧Ｅｉは定常レベルに向かって徐々に上昇していくことになる。また、逆に交流入力電流ＩACは、上記のようにして、突入電流抑制抵抗Ｒｉによりピークレベルは抑制されているものの定常時よりは高いレベルにあり、定常レベルに向かって徐々に低下していくことになる。そして、時間τに対応の期間が経過すると、ＤＣ−ＤＣコンバータ１０のソフトスタート動作は終了して定常動作となる。また、直流入力電圧Ｅｉは定常レベルに到達し、交流入力電流ＩACのレベルも定常レベルとなる。

また、突入電流が最大値となるのは、正弦波状の交流入力電圧ＶACの位相が９０°となって、そのレベルが最大値となるときである。そして、突入電流レベルとしては、この最大値を例えば３０Ａｐ〜２０Ａｐに抑制することが必要とされている。
突入電流抑制抵抗Ｒｉの抵抗値は、上記したようなことを前提として決定されるべきものとなるので、交流入力電圧ＡＣの定格レベルによって異なって設定される。
例えば図３に示した回路の場合を例にとると、我が国（日本）のような交流入力電圧ＡＣ＝１００Ｖ系に対応しては、Ｒｉ＝１．０Ωが選定される。また、同じ交流入力電圧ＡＣ＝１００Ｖ系であっても、我が国よりも高い定格レベルである北米地域などでの交流入力電圧に対応しては、１．２Ωが選定される。また、欧州地域などのような交流入力電圧ＡＣ＝２００Ｖ系に対応しては、３．９Ωが選定される。また、図３に示す電源回路として、１５０Ｗ以下の負荷電力に対応させることとした場合においては、平滑コンデンサＣｉには、１０００μＦのものを選定できる。

また、これまでの説明から理解されるように、突入電流抑制抵抗Ｒｉを挿入することによる突入電流対策は、この突入電流抑制抵抗Ｒｉを正極性／負極性の交流入力電流ＩACが流れるラインに挿入しさえすれば、各種のコンデンサインプット型の整流電流回路系に適用することが可能である。

しかしながら、上記突入電流抑制抵抗Ｒｉは、交流力電流ＩACが突入電流として流れる期間が終了して、以降において定常レベルで流れているときにも、交流入力電流ＩACの電流経路（整流電流経路）に挿入されていることになる。
このために、突入電流が流れた後においては、定常レベルではあっても、この交流入力電流ＩACの実効値により、突入電流抑制抵抗Ｒｉにおける電力損失が生じることになり、その分、AC→DC電力変換効率が低下してしまうことになる。また、突入電流抑制抵抗Ｒｉは、定格負荷時においては、この負荷条件に対応して流れる交流入力電流ＩACの損失分により発熱も生じることになり、例えば放熱対策が必要である。

そこで、図４に示すようにして、突入電流抑制抵抗Ｒｉに代えて、パワーサーミスタＲｉthを挿入することも行われている。なお、図４の構成は、突入電流抑制抵抗ＲｉがパワーサーミスタＲｉthに変更されている以外は、図３と同様であることから、ここでの回路構成等についての説明は省略する。

パワーサーミスタＲｉthは、周知のようにして、突入電流抑制抵抗Ｒｉと同様に、突入電流を抑制することを目的として、電源回路の商用交流電源ライン（整流電流経路）に挿入するもので、温度により抵抗値が変化する素子である。また、パワーサーミスタＲｉthとしては、温度が高くなるのに応じて抵抗値が低下する特性の、いわゆる負特性のものが用いられる。

図４に示す回路において、電源スイッチＳＷがオフからオンに切り換えられて商用交流電源ＡＣが投入されたとする。商用交流電源ＡＣが投入される以前においては、パワーサーミスタＲｉthには電流が流れていないので発熱を生じていないため、低温の状態にある。このため、パワーサーミスタＲｉthは、商用交流電源ＡＣの投入直後における初期抵抗値が大きくなっており、突入電流抑制抵抗Ｒｉと同様にして、自身の抵抗値により突入電流を抑制することになる。そして、交流入力電流ＩACが突入電流としての期間を終えて定常レベルになると、この定常レベルで流れる交流入力電流ＩAC（整流電流）により、パワーサーミスタＲｉthは自己発熱し、これに応じて自身の抵抗値も下げていく。
これにより、定常動作のときにパワーサーミスタＲｉthに流れる交流入力電流ＩAC（整流電流）による電力損失としては、突入電流抑制抵抗Ｒｉを用いる場合よりも、はるかに小さいものとすることができる。

定常動作における交流入力電流ＩACによる電力損失を有効に低減しようとすると、パワーサーミスタＲｉthの抵抗値としては、０．１Ω以下とすることが好ましい。しかしながら、０．１Ω以下の抵抗値を得るためには、パワーサーミスタＲｉthの温度を１００°Ｃ以上とする必要がある。これだけの高温を、電源回路内にもたせることは好ましいことではない。

そこでさらに、図５に示すようにして、突入電流抑制抵抗Ｒｉに対して、電力用半導体である、サイリスタＱ10を並列に接続する手法も知られている。なお、図５は、図３に示した回路構成において、サイリスタＱ10を追加接続した構成として示しているので、図３と同一部分には同一符号を付して説明を省略する。
また、サイリスタＱ10は、図示していないが、ＤＣ−ＤＣコンバータ１０側に備えられる駆動回路によってオン／オフコントロールされる。

商用交流電源ＡＣが投入された直後から或る一定期間は、直流入力電圧Ｅｉが定常レベルに到達するまでの過渡期となるのであるが、この過渡期の期間においては、ＤＣ−ＤＣコンバータ１０も定常動作を行っていない状態にある。このため、ＤＣ−ＤＣコンバータ１０側に備えられるサイリスタＱ10の駆動回路としてもサイリスタＱ10をオンとするための駆動信号を出力しない状態となっている。
このようにして、商用交流電源ＡＣが投入された直後においては、サイリスタＱ10はオフ状態にあるので、このときの交流入力電流ＩAC（整流電流）は、突入電流抑制抵抗Ｒｉを流れることになる。これにより、突入電流抑制抵抗Ｒｉによって突入電流としての整流電流レベルが抑制されることになる。
そして、商用交流電源ＡＣの投入時から一定期間が経過してスイッチングコンバータが定常動作に移行したとすると、これに応じて、駆動回路からはサイリスタＱ10をオンとするための駆動信号（所定レベルの直流電圧）を定常的に出力する。これに応じて、商用交流電源ＡＣの投入から一定期間の経過後は、サイリスタＱ10が定常的にオンとなって、交流入力電流ＩACは、突入電流抑制抵抗Ｒｉをパスして、サイリスタＱ10を流れるようにされる。

また、図５に示したのと同様の技術として、図示による説明は省略するが、突入電流抑制抵抗Ｒｉに対して、電力用半導体素子としてトライアックを並列に接続した構成も知られている。
トライアックを接続した場合においても、上記図５による説明と同様にして、トライアックを駆動するための駆動回路が動作する。従って、この場合においても、商用交流電源ＡＣの投入直後においてはトライアックがオフ状態となっていることで、突入電流抑制抵抗Ｒｉによって突入電流が抑制されることになる。そして、商用交流電源ＡＣが投入されて一定期間が経過した後においては、駆動回路によってが定常的にオンとなるようにされ、交流入力電流ＩAC（整流電流）は、突入電流抑制抵抗Ｒｉをパスしてトライアックを介して流れるようにされる。

このように、上記図５に示す構成、又は、図５を基にしてトライアックを備えた構成では、突入電流抑制抵抗Ｒｉに対して、電力用半導体素子を並列に接続して、定常動作のときには、この電力用半導体素子により突入電流抑制抵抗Ｒｉを短絡するようにしている。このような構成とすれば、例えばパワーサーミスタＲｉを用いている場合のような素子を高温度に保つことの問題は解消されることになる。

しかしながら、これらの電力用半導体には、周知のようにして、例えば１．２Ｖ程度の順方向降下電圧が存在するために、これに対応する電力損失が残留することにはなる。このために、例えば放熱対策として、放熱板などを備える必要があり、回路基板を低背化することも困難となる。

そこで、突入電流抑制のための構成として、定常動作のときにおける電力損失をさらに低減させた技術として、突入電流抑制抵抗Ｒｉをパスさせる経路を、リレースイッチにより形成する手法が知られている。このような構成を備える整流電流回路系の構成を、図６に示す。

図６には、ブリッジ整流回路Ｄｉ及び平滑コンデンサＣｉを備える全波整流回路の構成に対して、リレースイッチを備えた構成が示されている。なお、この図における整流回路系及びアクティブフィルタなどの構成は、図３、図４、及び図５などと同様であることから、ここでの説明は省略する。
この場合のＤＣ−ＤＣコンバータ１０からは、例えば直流出力電圧Ｅｏと共に、低圧（１２Ｖ）の直流電圧ＥLWを出力するようにしている。この直流電圧ＥLWは、リレー駆動回路１１に対して入力される。
リレー駆動回路１１は、図示するようにして、分圧抵抗Ｒ11，Ｒ12、ツェナーダイオードＺＤ10、抵抗Ｒ10、コンデンサＣ10、トランジスタＱ12、及びダイオードＤ11を図示するようにして接続して形成される。
また、リレー駆動回路１１によって駆動される電磁リレーＲＬは、ダイオードＤ11と並列接続されて、１２Ｖの直流電圧ラインと、トランジスタＱ12のコレクタ間に挿入される。
そして、電磁リレーＲＬによってオン／オフコントロールされるリレースイッチＳＷRLが、突入電流抑制抵抗Ｒｉに対して並列に接続される。

先ず、商用交流電源ＡＣが投入された直後の期間は、前述もしたように、直流入力電圧Ｅｉが定常レベルに到達するまでの過渡期であり、ＤＣ−ＤＣコンバータ１０も定常動作を行っていない状態にある。このため、ＤＣ−ＤＣコンバータ１０から出力される直流電圧ＥLWとしても１２Ｖに到達するようにして上昇している過渡期にある。つまり、直流電圧ＥLWは１２Ｖ未満の状態にある。

直流電圧ＥLWが１２Ｖ未満では、分圧抵抗Ｒ11−Ｒ12により１２Ｖの直流電圧ＥLWを分圧した電圧レベルは、ツェナーダイオードＺＤ10の逆方向電圧以下となるようにされており、このためにトランジスタＱ12はオフ状態となる。トランジスタＱ12がオフであれば、電磁リレーＲＬには、トランジスタＱ12のコレクタ電流が流れないので、スイッチＳＷRLもオフ状態となるようにされる。
これにより、商用交流電源ＡＣの投入直後における突入電流としての交流入力電流ＩACは（整流電流）、突入電流抑制抵抗Ｒｉを流れることとなって、突入電流レベルは抑制されることになる。

そして、上記した過渡期としての期間を経過して、ＤＣ−ＤＣコンバータ１０が定常動作になると、ほぼこれに応じたタイミングで、１２Ｖの直流電圧ＥLWが得られる。これにより、分圧抵抗Ｒ11−Ｒ12により１２Ｖの直流電圧を分圧した電圧レベルは、ツェナーダイオードＺＤ10の逆方向電圧を越えることになり、トランジスタＱ12をオン状態とする。これにより、電磁リレーＲＬには、トランジスタＱ12のコレクタ電流が流れることになる。
つまり、電磁リレーＲＬに電流が導通し、これに応じてリレースイッチＳＷRLは、オフ状態からオン状態に切り換わる。１２Ｖの直流電圧ＥLWは、ＤＣ−ＤＣコンバータ１０が定常動作を行っている限り維持される。従って、リレースイッチＳＷRLも、ＤＣ−ＤＣコンバータ１０が定常動作を行っているのに応じて、オン状態を維持する。これにより、定常動作のときには、交流入力電流ＩAC（整流電流）は、突入電流抑制抵抗Ｒｉをパスして、リレースイッチＳＷRLを介して流れることになる。オン状態のリレースイッチＳＷRLは単なる導線とみることができるから、例えば抵抗素子や半導体素子と比較すれば、リレースイッチＳＷRLによる電力損失はほとんどないということになり、また、問題となるような発熱も生じない。
また、電磁リレーＲＬを駆動するためのリレー駆動回路１１の電力消費は０．５Ｗ程度で、非常に低損失であり、また、負荷電力の増加に応じて発熱する部品も備えていないために、放熱対策の必要も特になくなるという点でも、例えば電力用半導体素子よりも有利であるといえる。

特開平１０−２４３６３８号公報

しかしながら、図６に示したリレースイッチを備える構成においても、次のような問題を抱えている。
先ず１つには、電磁リレーＲＬを駆動するには例えば図示する構成のリレー駆動回路１１が必要となる。このリレー駆動回路１１が消費する電力は例えば０．５Ｗ程度とされて、例えば突入電流抑制抵抗Ｒｉやサーミスタをそのまま挿入した構成や、電力用半導体により突入電流抑制抵抗Ｒｉを短絡する構成と比較すれば、電力損失は少なくなってはいるものの、或る一定以上の電力損失が存在しているということがいえる。

また、電磁リレーＲＬ及びリレースイッチＳＷRLからなるリレースイッチ用の部品は、他の部品、素子などと比較して、相当の重量を有し、また、大型であって基板実装に必要な面積も大きい。つまり、リレースイッチを備えることによっては、電源回路の小型軽量化にとって不利となる。また、その形状から、部品を実装した基板の低背化に関しても不利となる。

また、電磁リレーＲＬの接点の寿命は、いわゆる開閉サージが発生してしまうことで、その寿命は、例えば１万サイクルと限度があることが。この点で、電源回路としての長期使用の信頼性が充分でなくなるという問題も有している。
さらには、電磁リレーＲＬの接点が切り換わるときには、その物理的な接触音が発生する。このために、例えば電源回路を備える電子機器の品位を高めるのにあたって、不利となる場合があるなどの問題も存在する。

そこで本発明は上記した課題を考慮して、突入電流抑制回路として次のように構成する。
つまり、交流入力電圧を整流する所要数の整流素子と、この整流素子の整流出力が充電される所要数の平滑コンデンサとを、後段のＤＣ−ＤＣコンバータのための直流入力電圧が生成されるようにして接続して形成される整流回路と、整流素子の整流出力を入力してスイッチングを行う昇圧型コンバータにより得たスイッチング出力を平滑コンデンサに対して充電するものとされ、整流素子に流れる整流電流に対応する交流入力電流が、交流入力電圧と同じとされる波形となるようにして昇圧型コンバータのスイッチング動作をパルス幅変調制御するように構成されるアクティブフィルタ手段と、交流入力電圧が投入されるのに応じて発生する突入電流としての整流電流を抑制するためのものであり、整流回路の整流電流経路における所定のラインに対して挿入される突入電流抑制抵抗と、この突入電流抑制抵抗に対して並列に接続される電界効果トランジスタと、ＤＣ−ＤＣコンバータのスイッチング動作に基づいて交流入力電圧が投入されてから後の所要のタイミングで、電界効果トランジスタをオンとするためのオン駆動電圧を出力する駆動回路とを備えて構成することとした。

上記構成では、ＤＣ−ＤＣコンバータのための直流入力電圧を生成する整流回路としては、平滑コンデンサを備えるいわゆるコンデンサインプット型として形成される。また、この整流回路に対しては、力率をほぼ１に近づけることが可能なアクティブフィルタが組み合わされる。そして、上記コンデンサインプット型の整流回路の整流電流経路に対して、突入電流を抑制するために突入電流抑制抵抗を挿入し、さらにこの突入電流抑制抵抗に対しては電界効果トランジスタを並列に接続することとしている。この電界効果トランジスタは、交流入力電圧が投入されてから或る時間を経過するとオンとなるように、駆動回路によって駆動される。
このような構成では、交流入力電圧が投入された直後においては、電界効果トランジスタはオフとされており、これにより、交流入力電圧が投入された直後に生じる突入電流としての整流電流は、突入電流抑制抵抗によってそのレベルが抑制されることになる。そして、この後において、電界効果トランジスタがオンとなるように駆動される。つまり、整流電流が突入電流として流れる期間を終了した後においては、整流電流は、突入電流抑制抵抗をパス（短絡）して電界効果トランジスタのドレイン−ソース間を流れることになる。

電界効果トランジスタは非常に低オン抵抗のものがあることから、このようなものを選定すれば、電界効果トランジスタにおいて整流電流が流れることに依る導通損は非常に少ないものとすることができる。そのうえで、例えば突入電流抑制抵抗をパス（短絡）して整流電流を流すために電磁リレーを使用した場合のリレー駆動に要する電力と比較すれば、電界効果トランジスタを駆動するのに必要な電力はより少ないものとなる。
また、電界効果トランジスタは、電磁リレーと比較すればはるかに小型軽量である。さらに、電磁リレーは接点に生じるサージ電圧により寿命に限度があるが、電界効果トランジスタは半導体のオン／オフ動作であり、そのオン／オフ機能に関する寿命は半永久的であるといえる。また、電磁リレーにあるような接点の接触音も生じない。

以上のことから理解されるように、本発明の突入電流回路としては、突入電流抑制抵抗をパスして整流電流を流す経路を形成するのにあたり、電界効果トランジスタを用いることで、例えば、電磁リレーを用いる場合と比較して電力損失を大幅に低減することが可能になる。また、部品を実装した電源回路基板の小型軽量化も可能となり、さらには、回路基板の低背化も容易に実現可能となる。さらに、電磁リレーにあるような接点の寿命限度、及び接点の接触音など、物理的な接点に関する問題も無くなることから、この点で、より高い信頼性と品質向上も図られることになる。

図１は、本実施の形態の突入電流抑制回路が備えられる電源回路の構成を示している。
本実施の形態としての突入電流抑制回路は、アクティブフィルタと、その後段に備えられるＤＣ−ＤＣコンバータとから成る電源回路において、ＤＣ−ＤＣコンバータのための直流入力電圧を生成する整流回路に対して備えられることになる。
ＤＣ−ＤＣコンバータの基本構成としては、電流共振形コンバータに対して部分電圧共振回路を組み合わせることで、電流共振動作と部分電圧共振動作とが複合的に得られる、複合共振形コンバータであることとしている。

この場合においては、先ず商用交流電源ＡＣの正極ラインに対して、電源スイッチＳＷが挿入される。電源スイッチＳＷはオン（閉）状態とオフ（開）状態とで切り換わるスイッチとされる。
また、商用交流電源ＡＣの負極ラインに対してはヒューズＦが直列に挿入される。なお、確認のために述べておくと、電源スイッチＳＷ及びヒューズＦは、商用交流電源ＡＣのラインに対して挿入されればよいものであり、特に、これらの部品を挿入すべき商用交流電源ＡＣのラインの極性については区別する必要はない。

また、商用交流電源ＡＣに対しては、電源スイッチＳＷ、ヒューズＦを介したラインに対して、例えば図示するようにして、２本のアクロスコンデンサＣL，ＣLと、コモンモードチョークコイルＣＭＣにより形成されるコモンモードノイズフィルタを接続している。このコモンモードノイズフィルタは、主として、アクティブフィルタのスイッチング動作により商用交流電源ＡＣのラインに重畳するコモンモードノイズを除去するために設けられる。

この場合、ブリッジ整流回路Ｄｉの負極出力端子は、突入電流抑制抵抗Ｒｉの直列接続を介して、平滑コンデンサＣｉの負極端子（一次側アース）と接続される。
突入電流抑制抵抗Ｒｉは、商用交流電源ＡＣが投入された直後において発生する突入電流としての整流電流（交流入力電流ＩAC）のピークレベルを抑制する。なお、突入電流抑制抵抗Ｒｉには、例えば、瞬時過電力耐量が大きい巻線型セメント抵抗を用いるようにされる。

本実施の形態のアクティブフィルタは、ブリッジ整流回路Ｄｉの整流ダイオードの整流出力をスイッチングして平滑コンデンサＣｉに供給するようにして、上記全波整流回路（Ｄｉ，Ｃｏ）に組み合わされる。
この図において、アクティブフィルタとしては、フィルタインダクタＬN，フィルタコンデンサＣN，ＣN、チョークコイルＣＨ、ダイオードＤ20，スイッチング素子Ｑ20、力率改善制御回路１１、検出抵抗Ｒ3−Ｒ4，Ｒ5−Ｒ6を備えて形成される。

スイッチング素子Ｑ20は、この場合にはＭＯＳ−ＦＥＴが用いられる。このスイッチング素子Ｑ20は、チョークコイルＣＨとダイオードＤ20との接続点に対してドレインを接続し、ソースを一次側アースに接続している。このスイッチング素子Ｑ20及びチョークコイルＣＨのインダクタンスL10により、アクティブフィルタにおける昇圧型コンバータとしてのスイッチング回路が形成される。このスイッチング回路により、ブリッジ整流回路Ｄｉから平滑コンデンサＣｉに供給されるべき整流出力がスイッチングされることになる。

力率改善制御回路１１は、スイッチング素子Ｑ20のスイッチング動作をＰＷＭ制御するためのスイッチング制御回路部であり、この場合には、検出抵抗Ｒ3−Ｒ4から成るフィードバック回路と、検出抵抗Ｒ4−Ｒ5から成るフィードフォワード回路とが接続される。
フィードバック回路としては、検出抵抗Ｒ3−Ｒ4の直列接続回路を平滑コンデンサＣｏに対して並列に接続し、検出抵抗Ｒ3−Ｒ4の接続点（分圧点）を、力率改善制御回路１１のフィードバック入力端子に対して接続して形成される。つまり、フィードバック回路としては、フィードバック出力として、直流入力電圧Ｅｉのレベルを分圧して力率改善制御回路１１に入力していることになる。

また、フィードフォワード回路としては、検出抵抗Ｒ5−Ｒ6の直列接続回路の検出抵抗Ｒ5側の端部をフィルタインダクタＬNを介してブリッジ整流回路Ｄｉの正極出力端子と接続し、検出抵抗Ｒ6側の端部を一次側アースに接続している。そして、検出抵抗Ｒ5−Ｒ6の接続点（分圧点）を力率改善制御回路１１のフィードフォワード入力端子と接続することで形成される。このフィードフォワード回路としては、フィルタインダクタＬNを介して得られるブリッジ整流回路Ｄｉの整流出力電圧を検出抵抗Ｒ5−Ｒ6により分圧し、この分圧レベルを、フィードフォワード出力として力率改善制御回路１１に入力させていることになる。

力率改善制御回路１１は、この上記フィードフォワード回路（Ｒ5−Ｒ6）から入力されたブリッジ整流回路Ｄｉの整流出力電圧の分圧レベルに基づいて、ブリッジ整流回路Ｄｉの正極出力端子の整流電圧波形（つまり交流入力電圧ＶACの波形に相当する）、及び整流電流レベルを検出するようにされる。また、フィードバック回路（Ｒ3−Ｒ6）から入力される直流入力電圧Ｅｉの分圧レベルと所定の基準レベルとを比較することで、直流入力電圧Ｅｉのレベルについての変動差分を検出する。

ここで、先に説明した突入電流抑制抵抗Ｒｉの挿入位置としては、ブリッジ整流回路Ｄｉの負極出力端子と平滑コンデンサの負極端子（一次側アース）との間となっている。この挿入位置は、ブリッジ整流回路Ｄｉ及び平滑コンデンサＣｉから成る全波整流回路において、商用交流電源ＡＣ（交流入力電圧ＶAC）が正極性のときに対応して得られる整流電流と、負極正のときに対応して得られる整流電流とが共通に、平滑コンデンサの負極端子→ブリッジ整流回路Ｄｉの負極出力端子の方向により流れる整流電流経路となる。

そして、上記突入電流抑制抵抗Ｒｉに対しては、ＭＯＳ−ＦＥＴＱ3が並列に接続される。この場合には、ＭＯＳ−ＦＥＴＱ3のドレインを平滑コンデンサＣｉの負極端子（一次側アース）に接続し、ソースをブリッジ整流回路Ｄｉの負極出力端子に接続する方向により接続している。この接続態様は、整流電流が流れる方向に対応している。つまり、後述するようにしてオンとなるＭＯＳ−ＦＥＴＱ3に整流電流が流れるときに、ドレイン→ソースの方向により流れるようにして接続されているものである。

この場合のＭＯＳ−ＦＥＴＱ3には、例えばＮチャンネル型で、トレンチ構造のものを用いるようにされる。このような構造のＭＯＳ−ＦＥＴは、非常に低オン抵抗であり、例えばここではオン抵抗Ｒon＝５mΩのものを選定している。また、ＭＯＳ−ＦＥＴＱ3には、ドレイン−ソース間に並列接続されるボディダイオードＤD3が寄生するようにして存在する。また、この場合には、ＭＯＳ−ＦＥＴＱ3の耐圧及び電流容量は、２０Ｖ／２０Ａを選定できる。
なお、ＭＯＳ−ＦＥＴＱ3をオン／オフ駆動するための駆動回路系の構成については後述する。

また、図１において、ブリッジ整流回路Ｄｉの正極出力端子と平滑コンデンサＣｉの正極端子間に対しては、先に説明したアクティブフィルタのフィルタインダクタＬN−チョークコイルＣＨ−ダイオードＤ20のラインに対して並列に、バイパスダイオードＤ21が接続される。
このバイパスダイオードＤ21は、例えば商用交流電源ＡＣが投入された直後において、アクティブフィルタが起動を完了してスイッチング動作を開始するまでに対応する期間において、ブリッジ整流回路Ｄｉの整流出力を、アクティブフィルタのスイッチング回路を経由させずにバイパスして平滑コンデンサＣｉに供給する経路を形成するために設けられる。

直流入力電圧Ｅｉを入力してスイッチング（断続）するＤＣ−ＤＣコンバータとして、この場合には、電流共振形コンバータの一次側に部分電圧共振回路を備えた、複合共振形としてのコンバータが備えられる。
この場合、電流共振形コンバータとしては、図示するようにして、ＭＯＳ−ＦＥＴによる２本のスイッチング素子Ｑ1，Ｑ2をハーフブリッジ結合により接続したスイッチング回路を備える。スイッチング素子Ｑ1，Ｑ2の各ドレイン−ソース間に対しては、ダンパーダイオードＤD1，ＤD2が並列に接続される。ダンパーダイオードＤD1のアノード、カソードは、それぞれスイッチング素子Ｑ1のソース、ドレインと接続される。同様にして、ダンパーダイオードＤD2のアノード、カソードは、それぞれスイッチング素子Ｑ2のソース、ドレインと接続される。ダンパーダイオードＤD1，ＤD2は、それぞれスイッチング素子Ｑ1，Ｑ2が備えるボディダイオードとされる。

また、スイッチング素子Ｑ2のドレイン−ソース間に対しては、部分共振コンデンサＣｐが並列に接続される。この部分共振コンデンサＣｐのキャパシタンスと一次巻線Ｎ1のリーケージインダクタンスＬ１によっては並列共振回路（部分電圧共振回路）を形成する。そして、スイッチング素子Ｑ1，Ｑ2のターンオフ時にのみ電圧共振する、部分電圧共振動作が得られるようになっている。

この電源回路においては、スイッチング素子Ｑ1，Ｑ2をスイッチング駆動するために、発振・ドライブ回路２が設けられる。この発振・ドライブ回路２は、発振回路、駆動回路を有しており、例えば汎用のＩＣを用いることができる。そして、この発振・ドライブ回路２内の発振回路及び駆動回路によって、所要の周波数によるドライブ信号（ゲート電圧）をスイッチング素子Ｑ1，Ｑ2の各ゲートに対して印加する。これにより、スイッチング素子Ｑ1，Ｑ2は、所要のスイッチング周波数により交互にオン／オフするようにしてスイッチング動作を行う。

絶縁コンバータトランスＰＩＴはスイッチング素子Ｑ1 、Ｑ2のスイッチング出力を二次側に伝送する。この絶縁トランスＰＩＴの一次巻線Ｎ１の一方の端部は、一次側並列共振コンデンサＣ1の直列接続を介して、スイッチング素子Ｑ1のソースとスイッチング素子Ｑ2のドレインとの接続点（スイッチング出力点）に接続されることで、スイッチング出力が伝達されるようになっている。また、一次巻線Ｎ1の巻終わり端部は、一次側アースに接続される。
ここで、上記直列共振コンデンサＣ1のキャパシタンスと、一次巻線Ｎ1を含む絶縁コンバータトランスＰＩＴのリーケージインダクタンスＬ1によっては、一次側スイッチングコンバータの動作を電流共振形とするための一次側直列共振回路を形成する。

上記説明によると、この図に示す一次側スイッチングコンバータとしては、一次側直列共振回路（Ｌ1−Ｃ1）による電流共振形としての動作と、前述した部分電圧共振回路（Ｃｐ//Ｌ1）とによる部分電圧共振動作とが得られることになる。
つまり、この図に示す電源回路は、一次側スイッチングコンバータを共振形とするための共振回路に対して、他の共振回路とが組み合わされた、複合共振形コンバータとしての構成を採っている。

ここでの図示による説明は省略するが、絶縁コンバータトランスＰＩＴの構造としては、例えばフェライト材によるＥ型コアを組み合わせたＥＥ型コアを備える。そして、一次側と二次側とで巻装部位を分割したうえで、一次巻線Ｎ1（三次巻線Ｎ3，Ｎ4）と、二次巻線Ｎ2をＥＥ型コアの中央磁脚に対して、巻装している。

また、この場合の絶縁コンバータトランスＰＩＴにおいては、一次側に対して２つの三次巻線Ｎ3，Ｎ4が巻装される。これらの巻線においても、一次巻線Ｎ1に得られるスイッチング出力に応じて交番電圧が励起される。
三次巻線Ｎ3に対しては、図示するようにして、ダイオードＤｎ3及びコンデンサＣ3から成る半波整流回路が接続される。この半波整流回路は、三次巻線Ｎ3に得られる交番電圧を入力して整流平滑動作を行うことで、コンデンサＣ3の両端電圧として、低圧の直流電圧Ｖ3が得られるようになっている。この直流電圧Ｖ3は、起動抵抗ＲSを介してスイッチング素子Ｑ1,Ｑ2のスイッチング動作を起動させるための電力として用いられる。また、発振・ドライブ回路２の動作電源として入力されるようになっている。

また、三次巻線Ｎ4は、ダイオードＤ4、コンデンサＣ4、及び分圧抵抗Ｒ1，Ｒ2と共に、前述したＭＯＳ−ＦＥＴＱ3をオン／オフ駆動するための駆動回路を形成する。
三次巻線Ｎ4の一端は、整流ダイオードＤｎ4のアノードと接続される。整流ダイオードＤｎ4のカソードは平滑コンデンサＣ4の正極端子と接続される。平滑コンデンサＣ4の負極端子は、三次巻線Ｎ4の端部と接続される。
また、平滑コンデンサＣ4の正極端子と負極端子間には、直列接続された分圧抵抗Ｒ1−Ｒ2が並列に接続される。そして、分圧抵抗Ｒ1−Ｒ2の接続点は、ＭＯＳ−ＦＥＴＱ4のゲートに対して接続される。また、抵抗Ｒ2と平滑コンデンサＣ4の負極端子との接続点は、ブリッジ整流回路Ｄｉの負極出力端子と突入電流抑制抵抗Ｒｉとの接続点に対して接続される。

このようなＭＯＳ−ＦＥＴＱ3の駆動回路系の構成としては、先ず、三次巻線Ｎ4に対して、整流ダイオードＤｎ4及び平滑コンデンサＣ4から成る半波整流回路が形成されていることになる。この半波整流回路が三次巻線Ｎ4に励起される交番電圧を入力して整流平滑動作を行うことで、平滑コンデンサＣ4の両端電圧として所定レベルの直流電圧Ｖ4を生成する。
この直流電圧Ｖ4は、分圧抵抗Ｒ1−Ｒ2（分圧抵抗回路）により分圧されることで、所定レベルに設定されたゲート電圧として、ＭＯＳ−ＦＥＴＱ3のゲートに印加される。定常レベルの直流電圧Ｖ4を分圧抵抗Ｒ1−Ｒ2により分圧して得られるゲート電圧は、ＭＯＳ−ＦＥＴＱ3をオン状態に駆動することのできるオン電圧レベルである。つまり、ＭＯＳ−ＦＥＴＱ3をオンとするための所定のゲート閾値電圧ＶGS(th)以上の電圧レベルとなる。

従って、分圧抵抗Ｒ1，Ｒ2の各抵抗値は、上記のようにして、直流電圧Ｖ4が定常レベルとなったときにＭＯＳ−ＦＥＴＱ3をオン駆動し、定常レベル未満ではＭＯＳ−ＦＥＴＱ3がオフとなるようなゲート電圧レベルが得られるように設定されているものである。また、本実施の形態において、直流電圧Ｖ4が定常レベルであるということは、例えば商用交流電源ＡＣの投入された後のタイミングにおいては、後述するソフトスタート動作が終了してＤＣ−ＤＣコンバータは、スイッチング周波数制御による定電圧制御を行っている定常動作に移行していることも意味する。これらの点については、以降説明する各実施の形態についても同様である。

この場合の絶縁コンバータトランスＰＩＴの二次側には、二次巻線Ｎ2が巻装されている。二次巻線Ｎ2には、一次巻線Ｎ1に伝達されたスイッチング出力に応じた交番電圧が励起される。

二次巻線Ｎ2は、図示するようにしてセンタータップを設けて二次側アースに接続した上で、図示するようにして整流ダイオードＤo1，Ｄo2、及び平滑コンデンサＣoから成る両波整流回路を接続している。これにより、平滑コンデンサＣoの両端電圧として二次側直流出力電圧Ｅoが得られる。この二次側直流出力電圧Ｅoは、図示しない負荷側に供給されるとともに、次に説明する制御回路１のための検出電圧としても分岐して入力される。

制御回路１は、二次側直流出力電圧Ｅoのレベル変化に応じた検出出力を発振・ドライブ回路２に供給する。発振・ドライブ回路２では、入力された制御回路１の検出出力に応じてスイッチング周波数が可変されるようにして、スイッチング素子Ｑ1，Ｑ2を駆動する。このようにしてスイッチング素子Ｑ1，Ｑ2のスイッチング周波数が可変されることで、二次側直流出力電圧Ｅoのレベルが安定化されることになる。

上記制御回路１及び発振・ドライブ回路２から成る定電圧制御系は、例えば軽負荷の条件となって二次側直流出力電圧が上昇すると、スイッチング周波数を高くするようにして二次側直流出力電圧Ｅoを低下させる。また、重負荷の条件となって二次側直流出力電圧Ｅoが低下すると、スイッチング周波数を低くするようにして二次側直流出力電圧Ｅoを上昇させる。このようにして、二次側直流出力電圧Ｅoが安定化されることになる。

以降において、上記構成による電源回路における、突入電流の抑制に関する動作について説明する。前述もしたように、図１に示す電源回路においては、ブリッジ整流回路Ｄｉと平滑コンデンサＣｉから成る全波整流回路により直流入力電圧Ｅｉを生成するが、この全波整流回路は、いわゆるコンデンサインプット型である。
コンデンサインプット型の整流回路では、商用交流電源ＡＣが投入された直後において平滑コンデンサに対して定常よりも大きなレベルの整流電流（交流入力電流）が充電電流として流れるが、これが突入電流といわれる。

なお、図１に示す回路では、電源スイッチＳＷがオフからオンに切り換わって商用交流電源ＡＣが投入された時点から、アクティブフィルタ定常動作を開始するまでには、或る程度の時間差が生じる。そして、この時間差が生じている期間においては、ブリッジ整流回路Ｄｉの整流ダイオードによる整流出力として得られる整流電流（交流入力電流ＩAC）は、バイパスダイオードＤ21を経由して平滑コンデンサＣｉに流入するようになっている。このため、上記した突入電流は、ブリッジ整流回路Ｄｉの正極出力端子からバイパスダイオードＤ21を介して平滑コンデンサＣｉに流入する経路により流れる。

先ず、発振・ドライブ回路２は、商用交流電源ＡＣが投入されて起動したときに対応して、ソフトスタート動作を実行するように構成されている。
商用交流電源ＡＣが投入され以降の一定期間においては、直流入力電圧Ｅｉの後段にあるＤＣ−ＤＣコンバータの二次側整流回路においても突入電流が流れ、これに応じて、ＤＣ−ＤＣコンバータを形成するスイッチング回路にも過大な電流が流れ、スイッチング回路に負担をかける。そこで、本実施の形態のようにして、スイッチング周波数制御により安定化を図る電源回路では、電源が投入されたときに、強制的にスイッチング周波数を引き上げて二次側直流出力電圧を低下させる傾向による制御を行う。これにより、一次側から二次側に伝達される電力が少なくなって、二次側の平滑コンデンサに流れる充電電流が抑制され、これに伴って、ＤＣ−ＤＣコンバータの一次側のスイッチング回路に流れる電流レベルも抑制される。このような動作を、ここではソフトスタートという。

つまり、発振・ドライブ回路２においては、商用交流電源ＡＣが投入されることで得られた電力を用い、発振回路部において発生させる発振信号の周波数（スイッチング周波数ｆｓに相当）を、可変範囲のほぼ上限にまで強制的に高くするように制御する。そして、予め設定した一定期間により、この強制的に高くさした発振信号周波数を徐々に低下させていく。これが上記しているようにソフトスタート動作となる。この一定期間を経過した時点では、二次側直流出力電圧Ｅｏは定常レベルにまで上昇した状態となっているようにされる。そこで、発振・ドライブ回路２は、上記一定期間を経過した時点で、ソフトスタート動作を終了させて、制御回路１から出力される検出出力（二次側直流出力電圧レベル）に基づいた、通常のスイッチング周波数制御による安定化動作に移行する。
なお、ここでの発振・ドライブ回路２における、上記ソフトスタート動作を実現するための構成は、これまでに周知とされている技術を利用すればよい。例えば、ソフトスタート動作を実行させる一定期間としての時間長は、時定数回路によって決定するようにして、また、この一定期間内においてスイッチング周波数ｆｓをほぼ最大から徐々に低下させる動作も、上記した時定数回路を形成するコンデンサの両端電圧の変化など利用して、発振信号周波数を可変するような構成が採られればよい。

また、絶縁コンバータトランスＰＩＴの三次巻線Ｎ3，Ｎ4に励起される交番電圧を基として生成される直流電圧Ｖ3，Ｖ4は、上記したソフトスタート動作の終了にほぼ対応したタイミングで、立ち上がることになる。つまり、商用交流電源ＡＣの投入時点から徐々に定常レベルに向かって上昇していき、上記のようにしてソフトスタート動作が終了して電源回路が定常動作となる時間ｔ＝１００ｍｓ以降において、所定の定常レベルが得られるる状態となる。

図２のタイミングチャートは、図１に示す電源回路における、商用交流電源ＡＣが投入されたときに対応した突入電流の抑制動作を示している。
ここで、例えば図２における時点ｔ１において、電源スイッチＳＷがオフからオンに切り換えられて、商用交流電源ＡＣが投入されたとする。なお、この場合の時点ｔ１における商用交流電源ＡＣにて得られる交流入力電圧ＶACは、９０°の位相で正極性のピークが得られている状態にある。

ここで、商用交流電源ＡＣの投入開始時点である時点ｔ１においては、直流入力電圧Ｅｉが０レベルから定常レベルに上昇する開始時点となるものであり、これに伴って、ここでは図示していない直流電圧Ｖ4についても、この時点ｔ１は、０レベルから定常レベルに上昇する開始時点となる。従って、直流電圧Ｖ4を分圧抵抗Ｒ1−Ｒ2により分圧して得られるＭＯＳ−ＦＥＴＱ3のゲート−ソース間電圧ＶGS3としては、０レベルであり、ＭＯＳ−ＦＥＴＱ3はオフであることになる。この時点ｔ１において、ＭＯＳ−ＦＥＴＱ3がオフであることは、ＭＯＳ−ＦＥＴＱ3のドレイン−ソース間電圧ＶDS3が、交流入力電流ＩACが流れるのに応じて正極性で発生していることによっても示される。

また、この場合においては、上記時点ｔ１において商用交流電源ＡＣが投入されて以降から、商用交流電源ＡＣの３周期を経過した時点ｔ９において、先に説明した発振・ドライブ回路２によるソフトスタート動作が開始されることとしている。そして、この時点ｔ９から、商用交流電源ＡＣのほぼ１周期半を経過した時点ｔ１３において、ソフトスタート動作は終了するようにされている。

また、直流電圧Ｖ4は、先に説明したようにして、ソフトスタート動作の終了にほぼ対応したタイミングで、定常レベルに到達するものとなっている。直流電圧Ｖ4が定常レベルに到達すると、前述もしたように、直流電圧Ｖ4を抵抗Ｒ1−Ｒ2により分圧して得られるゲート−ソース間電圧ＶGS3としては、ゲート閾値電圧ＶGS(th)を以上となってＭＯＳ−ＦＥＴＱ3をオフからオンに切り換えることができる。ここでは、直流電圧Ｖ4は、ソフトスタート動作の終了とちょうど同じタイミングである時点ｔ１３において、定常レベルに到達することとしている。
このため、ゲート−ソース間電圧ＶGS3としては、時点ｔ１３以前においては直流電圧Ｖ4が定常レベル未満であることに対応して０レベルであることになる。そして、時点ｔ１３に至って直流電圧Ｖ4が定常レベルにまで上昇すると、ゲート閾値電圧ＶGS(th)以上である５Ｖのゲート−ソース間電圧ＶGS3が生じ、ＭＯＳ−ＦＥＴＱ3をオンとする。

この場合、ＭＯＳ−ＦＥＴＱ3は、商用交流電源ＡＣが投入される時点ｔ１から時点ｔ１３までの期間においてオフ状態となるように制御されることになる。そして、この期間ｔ１〜ｔ１３においては、ＭＯＳ−ＦＥＴＱ3がオフとされていることで、全波整流回路（Ｄｉ，Ｃｉ）において、平滑コンデンサＣｉの負極端子（一次側アース）とブリッジ整流回路Ｄｉの負極出力端子間の整流電流経路においては、突入電流抑制抵抗Ｒｉを介して整流電流が流れるようにされる。前述もしたように、この平滑コンデンサＣｉの負極端子（一次側アース）とブリッジ整流回路Ｄｉの負極出力端子間のラインは、正／負の交流入力電圧ＶACに対応する正／負の整流電流が共通に流れる経路である。従って、このラインに挿入された突入電流抑制抵抗Ｒｉによっては、突入電流として平滑コンデンサＣｉに流入する、正／負の整流電流のピークレベルが共に抑制されることになる。この整流電流が抑制されている様子は、例えば時点ｔ１に対応して流れる交流入力電流ＩACのピークレベルが３０Ａｐにまで低減されていることからも分かる。

そして、時点ｔ１より後においては、全波整流回路（Ｄｉ，Ｃｉ）に流れる整流電流（つまり、交流入力電流ＩAC）が平滑コンデンサＣｉに充電されていくことで電荷が蓄積されていくことになる。これに応じて、平滑コンデンサＣｉの両端電圧である直流入力電圧Ｅｉは、図示するようにして、時点ｔ１から定常レベルに向かって上昇していくようにされる。
また、時点ｔ１より以降において、上記のようにして平滑コンデンサＣｉの蓄積電荷が増加していくことで、平滑コンデンサＣｉを充電するようにして流れる整流電流（交流入力電流ＩAC）は、低下していくことになる。
なお、蓄積電荷が０の状態から平滑コンデンサＣｉに対して充電が開始されてから、充電を完了するまでの時間（τ）は、突入電流抑制抵抗Ｒｉとの時定数により決定される。つまり、Ｒｉ×Ｃｉとして表すことができる。

この場合には、時点ｔ１３において、発振・ドライブ回路２のソフトスタート動作が終了するものとして、以降、ＤＣ−ＤＣコンバータとしての定常動作に移行することになるのであるが、この時点ｔ１３においてＤＣ−ＤＣコンバータの定常動作が開始されるのに応じては、アクティブフィルタの動作としても定常動作が得られるようになっている。
時点ｔ１３以降における交流入力電流ＩACは、交流入力電圧ＶACとほぼ同じ導通角となっているが、これは、アクティブフィルタが定常動作となって力率をほぼ１とするようにして制御する動作を時点ｔ１３から開始しているからである。

ここで、先に述べたようにして、直流電圧Ｖ4は時点ｔ１３より以前においては定常レベルに到達していないために、ＭＯＳ−ＦＥＴＱ3としては、オフ状態であることになる。
このようにして、商用交流電源ＡＣが投入された時点ｔ１以降から時点ｔ１３以前までの期間においては、ＭＯＳ−ＦＥＴＱ3をオフ状態として、整流電流を突入電流抑制抵抗Ｒｉに流すようにしている。これにより、商用交流電源ＡＣが投入された直後における過大な突入電流は、突入電流抑制抵抗Ｒｉによって有効に抑制され、回路保護等が図られることになる。

そして、例えば時点ｔ１３に至ると、先にも説明したように直流電圧Ｖ4が定常レベルに立ち上がることとなり、ＭＯＳ−ＦＥＴＱ3はオフからオンに切り換わる。直流電圧Ｖ4は、電源回路が定常動作を実行している限りは、定常レベルが継続して得られるから、時点ｔ１３以降においてＭＯＳ−ＦＥＴＱ3はオン状態を維持する。

このようにして、ＭＯＳ−ＦＥＴＱ3が、時点ｔ１３以降においてオフからオンに切り換わるということは、時点ｔ１３以降においては、整流電流経路として、突入電流抑制抵抗Ｒｉをパスして、正極性の交流入力電流ＩACに対応する整流電流と、負極性の交流入力電流ＩACに対応する整流電流とで、共にＭＯＳ−ＦＥＴＱ3のドレイン→ソースを流れる経路が形成されるということである。これは、図２に示すＭＯＳ−ＦＥＴＱ3のドレイン−ソース間電流ＩDSが、時点ｔ１３以前では０レベルであるのに対して、時点ｔ１３以降においては、商用交流電源周期に応じて、正極性の半波の正弦波形が連続して流れるようにして変化していることからも分かる。

前述もしたようにＭＯＳ−ＦＥＴＱ3は、ＮチャンネルのＭＯＳ型として、トレンチ構造を有するものであり、オン状態では、非常に低オン抵抗であるという性質を有し、具体的には前述もしたように、オン抵抗ＲON＝５ｍΩ程度である。
ここで交流入力電圧ＶAC＝１００Ｖで、交流入力電流ＩACの実効値を３Armとすると、ＭＯＳ−ＦＥＴＱ3におけるドレイン−ソース間の導通損失は、０．０４５Ｗであるということになる。また、直流電圧Ｖ4からＭＯＳ−ＦＥＴＱ3のゲート−ソース間電圧ＶGS3を得るための分圧抵抗Ｒ1−Ｒ2による損失（ドライブ損失）は、０．００５Ｗとなる。つまり、図４の時点ｔ１１以降に対応する電源回路の定常動作時において、突入電流抑制抵抗Ｒｉをパスする経路を生成するためにＭＯＳ−ＦＥＴＱ3をオン駆動することで生じる電力損失は、０．０５Ｗであるということになる。

例えば従来の技術として示した、電磁リレー（及びリレースイッチ）を用いた場合の構成では、電磁リレーを駆動するための損失が０．５Ｗ程度とされていたから、電力損失は１／１０にまで低減されていることになる。また、これに伴って、例えば電力用半導体を用いた場合の発熱などの問題も解消されることになる。

また、電磁リレーの外形サイズは、例えば２２．５×１２．５×１８mmである。このサイズからも分かるように、電磁リレーは比較的大型であり、さらには、相応の高さもあることから、部品を実装した基板の低背化にも不利である。
これに対して、ＭＯＳ−ＦＥＴＱ3として用いられるＮチャンネル型でトレンチ構造のＭＯＳ−ＦＥＴは、例えば表面実装用のパッケージ部品としてのサイズ形状を有しており、電磁リレーと比較すれば相当に小型で軽量となる。また、実装基板の低背化も容易となる。

さらに、電磁リレーは、電流の導通／非導通に応じてリレースイッチ（接点）をオン／オフする際にいわゆる開閉サージが生じる。このため、接点の開閉寿命は、例えば１０万サイクル程度とされている。これに対して、本実施の形態では、半導体素子によるオン／オフ動作となるので、上記した開閉サージの問題は無いものであり、この点では半永久的なオン／オフ回数の寿命を有しているということがいえる。また、半導体素子によるオン／オフ動作であることで、電磁リレーにおけるような接点が開閉するときの物理的な接触音も生じない。

このようにして、本実施の形態では、電源回路が定常動作であるときに突入電流抑制抵抗Ｒｉをパスさせるための構成として、電磁リレーを用いる場合と比較して低電力損失化、小型軽量化が図られる他、接点の寿命や接触音の問題を解消したことによる、より高い信頼性、品質向上も得られるものである。

なお、突入電流抑制抵抗Ｒｉの挿入位置は、図１に示す位置には限定されない。突入電流抑制抵抗Ｒｉが挿入されるラインは、ブリッジ整流回路Ｄｉ及び平滑コンデンサＣｉにより形成されるとされる全波整流回路において、正極性／負極性の交流入力電圧ＶACに対応して流れる両極性の整流電流（交流入力電流ＩAC）が共に流れるラインであればよい。従って、例えば、商用交流電源ＡＣの正極ライン（例えば電源スイッチＳＷと、ブリッジ整流回路Ｄｉの正極入力端子との間）であったり、商用交流電源ＡＣの負極ライン（例えばヒューズＦと、ブリッジ整流回路Ｄｉの負極入力端子との間）に挿入することができる。

また、上記実施の形態としては、ＤＣ−ＤＣコンバータとして、電流共振形コンバータに部分電圧共振形コンバータを備えた複合共振形コンバータとしての構成を採っているものであるが、本発明としては、突入電流抑制抵抗を挿入した整流電流回路系の構成に特徴を有するものである。従って、商用交流電源ＡＣが投入されてから電源回路が定常動作に移行しているとされる所要の期間経過後において、突入電流抑制抵抗ＲｉをパスさせるためのＭＯＳ−ＦＥＴＱ3をオンとするための駆動回路系の構成が備えられさえすれば、ＤＣ−ＤＣコンバータとしての構成は特に限定されるものではない。
さらには、商用交流電源ＡＣから直流入力電圧Ｅｉを生成するための整流回路の構成としても、図１に示した全波整流回路以外に、例えば倍電圧整流回路などの他の回路構成による整流回路が備えられて構わないものである。
また、アクティブフィルタとしての具体的な構成例としても、図１に示した以外の構成が採られて構わない。

本発明の実施の形態としての構成を示す回路図である。図１に示す電源回路の突入電流抑制動作を示すタイミングチャートである従来の突入電流抑制回路の例として、全波整流回路に突入電流抑制抵抗を挿入した電源回路の構成を示す回路図である。従来の突入電流抑制回路の例として、全波整流回路にパワーサーミスタを挿入した電源回路の構成を示す回路図である。従来の突入電流抑制回路の例として、全波整流回路に突入電流抑制抵抗とサイリスタの並列接続回路を挿入した電源回路の構成を示す回路図である。従来の突入電流抑制回路の例として、全波整流回路に突入電流抑制抵抗とリレースイッチの並列接続回路を挿入した電源回路の構成を示す回路図である。

符号の説明

１制御回路、２発振・ドライブ回路、１１力率改善制御回路、Ｆヒューズ、ＳＷ電源スイッチ、Ｄｉブリッジ整流回路、Ｃｉ平滑コンデンサ、Ｒｉ突入電流抑制抵抗、Ｑ1,Ｑ2 スイッチング素子、Ｃｐ部分電圧共振コンデンサ、Ｑ3，Ｑ4 ＭＯＳ−ＦＥＴ（突入電流抑制抵抗短絡用）、ＤD3，ＤD4 ボディダイオード、Ｒ1，Ｒ2 抵抗、Ｄn4 ダイオード、Ｃ4 平滑コンデンサ、Ｑ1,Ｑ2 スイッチング素子、ＰＩＴ絶縁コンバータトランス、Ｎ1 一次巻線、Ｎ2 二次巻線、Ｎ3，Ｎ4 三次巻線、Ｄo1，Ｄo2 二次側整流ダイオード、Ｄ21 バイパスダイオード、ＣL アクロスコンデンサ、ＣＭＣコモンモードチョークコイル、ＣN フィルタコンデンサ、ＬN フィルタインダクタ、ＣＨチョークコイル、Ｄ20 ダイオード、Ｑ20 スイッチング素子、Ｒ3，Ｒ4，Ｒ5，Ｒ6 検出抵抗

Claims

交流入力電圧を整流する所要数の整流素子と、この整流素子の整流出力が充電される所要数の平滑コンデンサとを、後段のＤＣ−ＤＣコンバータのための直流入力電圧が生成されるようにして接続して形成される整流回路と、
上記整流素子の整流出力を入力してスイッチングを行う昇圧型コンバータにより得たスイッチング出力を上記平滑コンデンサに対して充電するものとされ、上記整流素子に流れる整流電流に対応する交流入力電流が、上記交流入力電圧と同じとされる波形となるようにして上記昇圧型コンバータのスイッチング動作をパルス幅変調制御するように構成されるアクティブフィルタ手段と、
上記交流入力電圧が投入されるのに応じて発生する突入電流としての整流電流を抑制するためのものであり、上記整流回路の整流電流経路における所定のラインに対して挿入される突入電流抑制抵抗と、
上記突入電流抑制抵抗に対して並列に接続される電界効果トランジスタと、
上記ＤＣ−ＤＣコンバータのスイッチング動作に基づいて、上記交流入力電圧が投入されてから後の所要のタイミングで、上記電界効果トランジスタをオンとするためのオン駆動電圧を出力する駆動回路と、
を備えることを特徴とする突入電流抑制回路。
上記駆動回路は、
上記ＤＣ−ＤＣコンバータのスイッチング動作に応じて得られる交番電圧から直流電圧を生成する直流電圧生成回路と、
上記直流電圧生成回路により生成された直流電圧を分圧して得られる分圧電圧を、上記電界効果トランジスタのゲートに印加するようにされた分圧抵抗回路、
とを備えて形成されることを特徴とする請求項１に記載の突入電流抑制回路。