JP5221268B2 - パワースイッチング素子の駆動回路、その駆動方法及びスイッチング電源装置 - Google Patents

Description

本発明は、スイッチング電源装置内のパワースイッチング素子の駆動信号を出力する駆動回路に関する。

近年、地球温暖化防止対策の見地から、家電製品等のスタンバイ電力削減が注目され、スタンバイ時における消費電力がより低いスイッチング電源装置が強く要求されている。

図１９は、スイッチング電源装置の構成の一例を示す図である。スイッチング電源装置２００は、電圧制御型スイッチング素子２５のオンとオフとを制御することで、安定した直流電圧を出力する。具体的に、スイッチング電源装置２００は、一次側整流平滑回路１０１と、スイッチング回路１０２と、トランス１０３と、二次側整流平滑回路１０４と、フィードバック回路１１９とを有している。

一次側整流平滑回路１０１は、ダイオードブリッジ１０９と入力コンデンサ１１０とを有して、ダイオードブリッジ１０９によって全波整流された電圧が、入力コンデンサ１１０で平滑化される。

スイッチング回路１０２は、電圧制御型スイッチング素子を高速にスイッチングさせ、高周波の交流をトランス１０３に出力する。具体的には、スイッチング回路１０２は、駆動回路の外付け抵抗１２１と、共振用容量１２２と、駆動回路１０８と、電圧制御型スイッチング素子２５とを有する。この電圧制御型スイッチング素子２５は、ＭＯＳＦＥＴ等のパワースイッチング素子である。

トランス１０３内には一次巻線１１１が設けられており、一次巻線１１１と電圧制御型スイッチング素子２５とは直列接続され、その直列接続回路に入力直流電圧が供給される。

電圧制御型スイッチング素子２５のゲート端子は駆動回路１０８に接続され、駆動回路１０８が出力する駆動信号によって導通と遮断が制御される。

またトランス１０３内には、一次巻線１１１と磁気結合した二次巻線１１２と、一次巻線１１１及び二次巻線１１２と磁気結合した補助巻線１２０が設けられている。電圧制御型スイッチング素子２５がスイッチング動作し、一次巻線１１１に断続的に電流が流れると、二次巻線１１２と補助巻線１２０とに電圧が誘起される。

二次側整流平滑回路１０４は、二次巻線１１２に誘起された電圧を整流平滑して直流出力電圧を生成し、出力端子１１７および出力端子１１８から出力する。ここでは二次側整流平滑回路１０４は、整流ダイオード１１３と、チョークコイル１１４と、第１の出力コンデンサ１１５と、第２の出力コンデンサ１１６とを有している。チョークコイル１１４と、第１の出力コンデンサ１１５と、第２の出力コンデンサ１１６とはπ型接続されており、二次巻線１１２に誘起された電圧は、整流ダイオード１１３によって半波整流され、チョークコイル１１４と第１の出力コンデンサ１１５と、第２の出力コンデンサ１１６とによって平滑化される。

補助巻線１２０の両端に生じる電圧は、駆動回路１０８を介して、電圧制御型スイッチング素子２５の制御端子に入力されている。スイッチング電源装置２００は、リンギングチョークコンバータ（Ｒｉｎｇｉｎｇ Ｃｈｏｋｅ Ｃｏｎｖｅｒｔｅｒ：以下、ＲＣＣと記載）方式であり、電圧制御型スイッチング素子２５は補助巻線１２０に生じた電圧によって、自励でスイッチング動作する。

駆動回路１０８内部では、補助巻線１２０に誘起された電圧を利用し、補助的な直流電圧を生成しており、駆動回路１０８は始動時を除き、その補助的な直流電圧で動作する。

なお、始動時、即ち入力端子１０５および１０６の間に交流電圧が投入された時は、電圧制御型スイッチング素子２５がスイッチング動作をしていないため、補助巻線１２０への電圧の誘起がなく駆動回路１０８は無電源の状態である。従って、スイッチングを開始させるために一次側整流平滑回路１０１から駆動回路の外付け抵抗１２１（高耐圧、高電力）を通して、駆動回路１０８を起動させるのに見合う低電圧を供給する。

また、出力端子１１７と出力端子１１８との間の電圧値または電流値は、フィードバック回路１１９を介して駆動回路１０８にフィードバックされている。例えば出力端子１１７と出力端子１１８との間の電圧が低下した場合には、駆動回路１０８は、電圧制御型スイッチング素子２５の導通期間を強制的に長くし、逆に、出力端子１１７と出力端子１１８との間の電圧が上昇した場合には、スイッチング素子１０７の導通期間を強制的に短くし、出力端子１１７および１１８の間に現れる電圧が一定値に維持されるように制御する。

ここで、上記したＲＣＣ方式のスイッチング電源装置２００では、出力端子１１７および１１８の間に接続される負荷が重い場合には、電圧制御型スイッチング素子２５の導通期間が長くなり、一次巻線１１１に大電流が流れることで出力端子間の電圧が一定値に維持される。逆に待機状態のような軽負荷時には、電圧制御型スイッチング素子２５の導通期間が短くなり、一次巻線１１１に流れる電流が減少することで出力端子１１７と出力端子１１８間の電圧が一定値に維持される。なお、ＲＣＣ方式では、電圧制御型スイッチング素子２５の導通期間が短くなるほど、スイッチング周波数が高くなる。

図２０は、異なる負荷状態に対する、従来のスイッチング電源装置２００の電源出力電流Ｉｏ及び出力電圧Ｖｏと、電圧制御型スイッチング素子２５のドレイン電流及びゲート電圧とを示すタイミングチャートである。電圧制御型スイッチング素子２５のドレイン電流は、上記のように、出力端子１１７および１１８の間に接続される負荷に応じて変化する。以下、本明細書では、電圧制御型スイッチング素子２５に流れるドレイン電流を負荷電流と定義する。

定格負荷状態とは、例えば、テレビがオンしている状態であり、通常動作範囲の中で最も多く電流が流れる状態である。また、待機状態とは、例えば、テレビがオフしていてリモコン操作を待機している負荷が軽い状態であり、負荷変動状態とは、定格負荷状態から待機状態への移行期間の状態である。

定格負荷状態では、スイッチング電源装置２００から出力される電流である電源出力電流Ｉｏが多く流れるので、出力端子１１７と出力端子１１８との間の電圧である電源出力電圧Ｖｏは、低くなる。Ｖｏが低いときは、駆動回路１０８は、電圧制御型スイッチング素子２５のゲート電圧Ｖｇｓのパルス幅を大きくすることで、電圧制御型スイッチング素子２５を流れるドレイン電流Ｉｄｓを増やす。

次に、負荷変動状態においては、負荷が徐々に軽くなるので、電源出力電流Ｉｏは減少し、それに伴い、電源出力電圧Ｖｏは上昇する。Ｖｏが上昇したとき、駆動回路１０８は、ゲート電圧Ｖｇｓのパルス幅を徐々に狭くすることで、ドレイン電流Ｉｄｓを抑える。

そして、待機状態においては、さらに電源出力電流Ｉｏは減少し、電源出力電圧Ｖｏは高くなる。Ｖｏが高いときは、ゲート電圧Ｖｇｓのパルス幅はさらに狭くなり、ドレイン電流Ｉｄはさらに抑えられる。

上記のようなスイッチング電源装置２００では、電力損失は主として電圧制御型スイッチング素子２５で生じる。この電圧制御型スイッチング素子２５には、通常ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｄｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が用いられる。一般に、バイポーラトランジスタでは、導通状態から遮断状態に切り替わるときのスイッチング損失は大きいが、ＭＯＳＦＥＴはスイッチング速度が速いためスイッチング損失は小さい。その反面ＭＯＳＦＥＴは、バイポーラトランジスタとは異なり、導通抵抗が大きいため導通損失が無視できない。従って、大電流が流れると損失が大きくなってしまう。そこで、ＭＯＦＳＦＥＴのゲート電圧を高く設定し、導通抵抗を下げて、導通損失を低減している。

また、近年では、待機モードのような軽負荷時には高周波・低電流に有利なＭＯＳＦＥＴとして動作させ、一方、重負荷時には低周波・大電流に有利なＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）動作をさせるといった、２種類の動作を使い分けるデバイスも提案されている（例えば、特許文献１参照）。このデバイスでは、大電流が流れる際にはＩＧＢＴ動作によるバイポーラ動作によりさらに導通抵抗を下げることができるため、軽負荷から重負荷まで全域にわたってスイッチング損失と導通損失の両方を総合的に低減することができる。
特開２００７−１１５８７１号公報

しかしながら、上記のようなスイッチング電源装置２００では、駆動回路１０８で生じる損失も無視できない。駆動回路１０８で生じる損失としては、電圧制御型スイッチング素子２５を駆動するための駆動損失が挙げられる。この駆動損失は、次の式１で算出される。ここで、Ｐは損失電力［Ｗ］、Ｑｇは電圧制御型スイッチング素子を駆動するために必要なゲート電荷量［Ｃ］、Ｖｇｓはゲート電圧［Ｖ］、ｆは駆動周波数［Ｈｚ］である。

Ｐ＝Ｑｇ×Ｖｇｓ×ｆ ・・・（式１）

式１は、ゲート電荷量Ｑｇ、出力ゲート電圧Ｖｇｓおよび駆動周波数ｆが高いほど、駆動回路の損失（消費電力、発熱量）が増大することを示している。また、ゲート電荷量Ｑｇはゲート電圧の上昇と共に大きくなるため、駆動回路１０８の損失はゲート電圧に大きく依存すると言える。

すなわち、ＭＯＳＦＥＴを高ゲート電圧で駆動することは、ＭＯＳＦＥＴから生じる損失を低減する一方、駆動回路から生じる損失を増大させてしまうことになる。特に、ＲＣＣ方式のスイッチング電源装置２００においては、軽負荷時には高周波になってしまうため、スイッチング電源装置２００のスタンバイ時の消費電力を低減することは困難になる。

なお、近年提案されているＭＯＳＦＥＴ動作とＩＧＢＴ動作を兼ね備えたデバイスでも、高ゲート電圧で駆動しＩＧＢＴ動作の電流能力を十分に活用しようとするため、同様にスタンバイ時の消費電力削減は困難である。電流能力とは、あるゲート電圧におけるデバイスの最大電流値である。

また、高ゲート電圧で電圧制御型スイッチング素子２５を駆動すると、負荷短絡などの異常時にスイッチング素子を破壊してしまう危険性もある。破壊の原因は以下の通りである。高ゲート電圧駆動により電圧制御型スイッチング素子２５の電流能力が増加し、負荷短絡などによりターンオン直後に大電流が流れる。しかし、多くのスイッチング電源装置において、スイッチング素子のターンオン直後には過電流保護の誤検出防止のため、所定の時間内は過電流保護機能を無効にするブランキング時間が設けられている。そのため、過電流保護機能が動作するまでは、大電流が流れることになり、ターンオフ時に発生するサージ電圧やノイズにより、素子破壊や他の電子機器の誤動作に至る可能性がある。特に、ＩＧＢＴなどのスイッチング素子では、大電流により寄生サイリスタが動作し、ターンオフできずにラッチアップによる破壊に至ることもある。

そこでこの発明の目的は、駆動回路で生じる駆動損失と電圧制御型スイッチング素子で生じる導通損失を含めたスイッチング電源装置全体の損失を最小限に抑制することにある。また本発明の別の目的は、負荷短絡などの異常によりスイッチング素子が破壊してしまうことを防止することにある。

前記の目的を達成するために、本発明に係る駆動回路は、スイッチング電源内のパワースイッチング素子を駆動する駆動回路であって、前記パワースイッチング素子をオンおよびオフするための駆動信号であって、前記パワースイッチング素子をオンにする複数レベルの電圧をもつ駆動信号を生成する生成手段と、前記パワースイッチング素子の状態に応じて、前記パワースイッチング素子をオンにする前記複数レベルの電圧を切り替える切り替え制御手段とを備え、前記複数レベルの電圧は、第１電圧と、前記第１電圧よりも低い第２電圧とを含み、前記生成手段は、前記第１電圧を生成する第１ドライバと、前記第２電圧を生成する第２ドライバとを備え、前記切り替え制御手段は、前記負荷電流が第１しきい値以下のとき、オンにする前記駆動信号として、レベルが前記第２電圧のパルスを生成するように、前記第１ドライバおよび前記第２ドライバを制御し、前記負荷電流が前記第１しきい値よりも大きいとき、オンにする前記駆動信号として、レベルが前記第１電圧のパルスを生成するように、前記第1ドライバおよび前記第２ドライバを制御する。

これにより、複数レベルの電圧を切り替えるので、駆動損失と導通損失とを抑制可能である。また、負荷電流がしきい値以下のときには、駆動損失を低減できる。一方、負荷電流がしきい値より大きいときには、導通損失を低減できる。

また、前記切り替え制御手段は、前記パワースイッチング素子を流れる負荷電流が大きいほど電圧が高くなるように、前記複数レベルの電圧を切り替えてもよい。

これにより、負荷電流が小さいときには、駆動損失を低減できる。また、負荷電流が大きいときには、導通損失を低減できる。

また前記生成手段は、さらに、前記第１ドライバ及び前記第２ドライバの少なくとも一方に供給される電源電流を制限する電流制限手段を備えてもよい。

これにより、第１ドライバ及び第２ドライバによって生成された第１電圧のパルス及び第２電圧のパルスの少なくとも一方のパルスは、立ち上がりが緩傾斜となる。したがって、高周波成分を減らせるので、駆動回路から発生するノイズを抑制できる。

また、前記駆動回路は、さらに、前記負荷電流が、前記第１しきい値よりも大きくかつ過電流の基準を示す第２しきい値を超えるか否かを検出し、検出した場合、前記駆動回路を停止させる過電流保護回路と、過電流が検出されてから停止するまでの期間に相当する期間、前記第１ドライバをディスエーブルするディスエーブル回路とを備えてもよい。

これにより、過電流が生じたときの、パワースイッチング素子のラッチアップによる破壊を防止する。

また、前記切り替え制御手段は、前記負荷電流が前記第１のしきい値より大きいとき、前記第１ドライバの出力をイネーブルにするための第１制御パルス信号を生成し、前記第２ドライバは、前記パワースイッチング素子をオンにする期間及びオフにする期間を示す第２制御パルス信号にしたがってレベルが前記第２電圧のパルスを生成し、前記ディスエーブル回路は、前記第２制御パルス信号を所定時間遅延させる遅延回路と、遅延された前記第２制御パルス信号と前記第１制御パルス信号との論理積を、前記第１ドライバに出力するゲート回路とを備えてもよい。

これにより、所定時間内は第２ドライバによる第２電圧のみが出力され、第１ドライバによる第１電圧は出力されないので、負荷短絡などの異常時に流れる大電流を制限することができる。すなわち、異常時のスイッチング素子の破壊を防止することができる。特に、ＩＧＢＴなどの寄生サイリスタ構造を持つスイッチング素子では、ラッチアップを防ぎ、破壊防止に効果的である。

また、前記切り替え制御手段は、前記負荷電流が前記第１しきい値以下のとき、オンにする前記駆動信号として、レベルが前記第２電圧のパルスを生成するように、前記第２ドライバを制御し、前記負荷電流が前記第１しきい値よりも大きいとき、オンにする前記駆動信号として、レベルが前記第２電圧に立ち上がりさらに前記第１電圧に立ち上がる２段階のパルスを生成するように、前記第１ドライバおよび前記第２ドライバを制御してもよい。

これにより、全ての駆動信号の立ち上がり直後の電圧は、第２電圧となるので、駆動信号がオンになるときに、第１電圧に１段階で立ち上げる場合に比べて、駆動信号がオフからオンに切り替わる際のノイズの発生を低減することができる。また、負荷電流を一次側で測定する場合には、パワースイッチング素子のターンオン後に、徐々に増加していく負荷電流が第１しきい値を超えたことを検出してゲート電圧を切り替えるといった、より実用的な制御が可能となる。

また、前記切り替え制御手段は、前記負荷電流が前記第１のしきい値より大きいとき、前記第１ドライバの出力をイネーブルにするための第１制御パルス信号を生成し、前記第１ドライバはソースに前記第１電圧が印加され、ゲートに前記第１制御パルス信号と前記第２制御パルス信号との論理積をとったパルス信号が印加されている第１トランジスタを有し、前記第２ドライバはソースに前記第２電圧が印加され、ゲートに前記パワースイッチング素子をオンにする期間およびオフにする期間を示す前記第２制御パルス信号が印加されている第２トランジスタを有し、前記生成手段はさらに、前記第１トランジスタのドレインと、前記第２トランジスタのドレインとの間に接続された、電流の逆流を防止する逆流防止ダイオードと、前記第２トランジスタと相補的にオンまたはオフする第３トランジスタとを有し、前記第１トランジスタのドレインと、前記逆流防止ダイオードのカソードと、前記第３トランジスタのドレインとが接続されてもよい。

これにより、駆動回路は、トランジスタを使うことで簡単に構成できる。

また、本発明に係る駆動方法は、スイッチング電源装置内のパワースイッチング素子を駆動する駆動方法であって、前記パワースイッチング素子は、第１電圧と、前記第１電圧よりも低い第２電圧とを含む複数レベルの電圧でオンし、前記駆動方法は、前記パワースイッチング素子を流れる負荷電流としきい値とを比較し、前記負荷電流が前記しきい値よりも大きいとき、前記第１電圧を生成する第１ドライバ及び前記第２電圧を生成する第２ドライバを制御することにより、前記第１電圧のパルスをオン信号として、前記パワースイッチング素子に供給し、前記負荷電流が前記しきい値以下のとき、前記第１ドライバ及び前記２ドライバを制御することにより、前記第２電圧のパルスをオン信号として、前記パワースイッチング素子に供給する。

また、本発明に係るスイッチング電源装置は、入力された交流信号を整流するダイオードブリッジと、整流された電圧をスイッチングするパワースイッチング素子と、前記パワースイッチング素子を駆動する駆動回路と、駆動して生成された電圧を受けて異なる電圧に変換する変圧器と、変換された電圧を整流及び平滑化して出力する整流平滑回路とを備え、前記駆動回路は、前記パワースイッチング素子をオンおよびオフするための駆動信号であって、前記パワースイッチング素子をオンにする複数レベルの電圧をもつ駆動信号を生成する生成手段と、前記パワースイッチング素子の状態に応じて、前記パワースイッチング素子をオンにする前記複数レベルの電圧を切り替える切り替え制御手段とを備え、前記複数レベルの電圧は、第１電圧と、前記第１電圧よりも低い第２電圧とを含み、前記生成手段は、前記第１電圧を生成する第１ドライバと、前記第２電圧を生成する第２ドライバとを備え、前記切り替え制御手段は、前記負荷電流が第１しきい値以下のとき、オンにする前記駆動信号として、レベルが前記第２電圧のパルスを生成するように、前記第１ドライバおよび前記第２ドライバを制御し、前記負荷電流が前記第１しきい値よりも大きいとき、オンにする前記駆動信号として、レベルが前記第１電圧のパルスを生成するように、前記第1ドライバおよび前記第２ドライバを制御する。

また、前記スイッチング素子は、ユニポーラトランジスタでもよい。

ユニポーラトランジスタの導通抵抗は、自身に流れる負荷電流値が大きいほどゲート電圧に依存するという性質がある。すなわち、軽負荷時などで負荷電流値が小さい場合、ゲート電圧を小さくしてもユニポーラトランジスタの導通抵抗は大きくならない。よって、ユニポーラトランジスタを流れる負荷電流値に基づいて、駆動信号の電圧を切り替えるので、導通損失及び駆動損失を抑制できる。

また、前記スイッチング素子は、前記スイッチング素子を流れる負荷電流に応じて、ユニポーラ動作とバイポーラ動作とを切り替える機能を有するトランジスタでもよい。

これにより、大電流が流れる際にはバイポーラ動作かつ高ゲート電圧駆動により導通抵抗をより下げることができ、軽負荷時にはユニポーラ動作かつ低ゲート電圧駆動により駆動損失を下げることができる。よって、軽負荷から重負荷まで全域にわたって、スイッチング損失、導通損失、駆動損失といった電源装置の主な損失を総合的に低減することができる。

また、前記スイッチング電源装置は、さらに、前記整流平滑回路から出力される電流を測定する測定部と、測定された電流を、前記パワースイッチング素子を流れる負荷電流に換算する換算部とを備え、前記切り替え制御手段は、換算された前記負荷電流に応じて、前記パワースイッチング素子をオンにする前記複数レベルの電圧を切り替えてもよい。

本発明に係る駆動回路によると、駆動回路で生じる駆動損失とパワースイッチング素子で生じる導通損失及びスイッチング損失とを含めた電源全体の損失を最小限に抑制できる。また、起動時や負荷短絡などの異常時に、パワースイッチング素子が破壊してしまうことを防止できる。

以下に、本発明の各実施の形態について、図面を参照しながら説明する。

（実施の形態１）
本実施の形態１に係る駆動回路は、スイッチング電源内のパワースイッチング素子を駆動する駆動回路であって、前記パワースイッチング素子をオンおよびオフするための駆動信号であって、前記パワースイッチング素子をオンにする複数レベルの電圧をもつ駆動信号を生成する生成手段と、前記パワースイッチング素子の状態に応じて、前記パワースイッチング素子をオンにする前記複数レベルの電圧を切り替える切り替え制御手段とを備える。

図１は、実施の形態１の駆動回路を備えるスイッチング電源装置の構成を示す図である。

本実施の形態のスイッチング電源装置１００は、ＲＣＣ方式であり、一次側整流平滑回路１０１と、スイッチング回路１０２と、トランス１０３と、二次側整流平滑回路１０４と、フィードバック回路１１９とを備える。

一次側整流平滑回路１０１は、ダイオードブリッジ１０９と入力コンデンサ１１０とを有し、入力された交流信号をダイオードブリッジ１０９で整流して、入力コンデンサ１１０で平滑化し、スイッチング回路１０２へ出力する。

スイッチング回路１０２は、電圧制御型スイッチング素子を高速にスイッチングさせ、高周波の交流をトランス１０３に出力する。具体的には、スイッチング回路１０２は、駆動回路２０の外付け抵抗１２１と、共振用容量１２２と、駆動回路２０と、電圧制御型スイッチング素子２５とを有する。

駆動回路２０は、スイッチング電源装置１００の起動時に、駆動回路の外付け抵抗１２１を介して電源供給される。次に、駆動回路２０は、電圧制御型スイッチング素子２５のゲートに電圧を印加し、スイッチング動作させる。なお、駆動回路２０は、起動時以外の場合、トランス１０３が有する補助巻線から供給される電力によって動作する。

駆動回路２０は、切り替え制御手段と生成手段とを備え、前記切り替え制御手段は、前記パワースイッチング素子を流れる負荷電流が大きいほど電圧が高くなるように、前記複数レベルの電圧を切り替え、前記複数レベルの電圧は、第１電圧と、前記第１電圧よりも低い第２電圧とを含み、前記生成手段は、前記第１電圧を生成する第１ドライバと、前記第２電圧を生成する第２ドライバとを備え、前記切り替え制御手段は、前記負荷電流が第１しきい値以下のとき、オンにする前記駆動信号として、レベルが前記第２電圧のパルスを生成するように、前記第１ドライバおよび前記第２ドライバを制御し、前記負荷電流が前記第１しきい値よりも大きいとき、オンにする前記駆動信号として、レベルが前記第１電圧のパルスを生成するように、前記第１ドライバおよび前記第２ドライバを制御する。

トランス１０３は、一次側から二次側へとエネルギーを伝達する。具体的には、一次巻線１１１と、二次巻線１１２と、補助巻線１２０とを有する。電圧制御型スイッチング素子２５のターンオン時に、一次巻線１１１に蓄えられたエネルギーが二次巻線１１２に伝達される。その後、二次巻線１１２に流れる二次側電流がなくなると、トランス１０３の一次巻線１１１によるインダクタンスと、電圧制御型スイッチング素子２５のドレインとソースとの間に挿入された共振用容量１２２の容量とで決定される共振動作が開始される。駆動回路２０は、上述の共振動作を検出して、次の駆動信号１３２を電圧制御型スイッチング素子２５に印加する。

以上のようなスイッチング動作により生成された交流信号は、トランス１０３の二次巻線１１２を介して二次側整流平滑回路１０４へ伝達される。

二次側整流平滑回路１０４は、整流ダイオード１１３と、第１の出力コンデンサ１１５と、チョークコイル１１４と、第２の出力コンデンサ１１６とを有し、二次巻線１１２に伝達された交流を整流ダイオード１１３で整流し、チョークコイル１１４、第１の出力コンデンサ１１５及び第２の出力コンデンサ１１６で平滑化して、スイッチング電源装置１００の出力として出力している。

フィードバック回路１１９は、二次側整流平滑回路１０４から出力された電流値、すなわち、スイッチング電源装置１００の電源出力電流Ｉｏをに応じて変化する出力電圧を一定に保つようにフィードバック信号１３３を駆動回路２０にフィードバックする。駆動回路２０は、フィードバックされた二次側の状態に応じて、電圧制御型スイッチング素子２５を流れる負荷電流を制御する。フィードバック回路１１９は、例えば、フォトカプラを備え、フォトカプラを介して電流値をフィードバックする。

図２は、本実施の形態１の駆動回路２０と電圧制御型スイッチング素子２５とフィードバック回路１１９との構成を示す図である。同図の駆動回路２０は、電圧制御型スイッチング素子２５を駆動する信号である駆動信号１３２を生成して出力する回路である。駆動信号１３２は、電圧制御型スイッチング素子２５をオンおよびオフするための信号である。駆動回路２０は、制御回路２１と、負荷電流検出回路２７と、駆動電圧切り替え回路２２とを有する。

制御回路２１は、電圧制御型スイッチング素子２５をオンにする期間及びオフにする期間を示す信号である制御信号１３４を駆動電圧切り替え回路２２へ出力する。具体的には、制御回路２１は、トランス１０３の一次巻線１１１のインダクタンスと共振用容量１２２の容量値とで決定される共振動作を検出して、制御信号１３４をターンオンする。また、制御回路２１は、次のいずれか１つを満たす場合に、制御信号１３４をターンオフする。電圧制御型スイッチング素子２５を流れる負荷電流がフィードバック信号１３３によって決定される電流値に達した場合、電圧制御型スイッチング素子２５のオン時間が制御回路２１で設定された最大オン時間に達した場合、電圧制御型スイッチング素子２５を流れる電流が予め定められた過電流保護基準電圧ＶＬＩＭＩＴに達した場合である。過電流保護基準電圧ＶＬＩＭＩＴは、例えば、電圧制御型スイッチング素子２５の特性によって特定される。

なお、特に図示しないが、制御回路２１は、フィードバック信号１３３が入力され、電圧制御型スイッチング素子２５を流れる負荷電流を調節する機能を有する。

負荷電流検出回路２７は、例えば比較器を有し、フィードバック信号１３３から定まる負荷電流が予め定められたしきい値を超えているか否かを判断し、超えているか否かを示す負荷電流検出信号１３５を駆動電圧切り替え回路２２へ出力する。超えていると判断した場合、負荷電流検出回路２７は、例えば、負荷電流検出信号１３５をハイにする。超えていないと判断した場合、負荷電流検出回路２７は、例えば、負荷電流検出信号１３５をローとする。

駆動電圧切り替え回路２２は、電圧制御型スイッチング素子２５をオン及びオフするための信号であって、電圧制御型スイッチング素子２５をオンにする複数レベルの電圧をもつ駆動信号１３２を生成し、電圧制御型スイッチング素子２５のゲートに印加する。具体的には、駆動電圧切り替え回路２２は、制御信号１３４がオンにする期間を示すとき、電圧制御型スイッチング素子２５をオンするための駆動信号１３２を電圧制御型スイッチング素子２５のゲートへ印加する。駆動信号１３２の電圧は、負荷電流検出回路２７から出力された負荷電流検出信号１３５に応じて切り替えられる。

次に、駆動電圧切り替え回路２２の詳細な構成を説明する。

図３は、より詳細な構成を示すブロック図である。

駆動電圧切り替え回路２２は、ゲート電圧切替回路２と、高電圧ドライバ３と、低電圧ドライバ４と、第１スイッチＳＷ１と、第２スイッチＳＷ２とを有する。ここで、高電圧ドライバ３と低電圧ドライバ４とは、電圧制御型スイッチング素子２５をオンにする複数レベルの電圧をもつ駆動信号を生成する生成手段として機能する。また、ゲート電圧切替回路２と、第１スイッチＳＷ１と、第２スイッチＳＷ２とは、電圧制御型スイッチング素子２５の状態に応じて、電圧制御型スイッチング素子２５をオンにする複数レベルの電圧を切り替える切り替え制御手段として機能する。具体的な構成としては、高電圧ドライバ３の後段に第１スイッチＳＷ１が直列に接続された回路と、低電圧ドライバ４の後段に第２スイッチＳＷ２が直列に接続された回路とが並列に接続されている。

ゲート電圧切替回路２は、負荷電流検出信号１３５に従い、第１スイッチＳＷ１または第２スイッチＳＷ２を導通させ、他方を遮断する。例えば、負荷電流検出信号１３５がハイの場合、ゲート電圧切替回路２は、第１スイッチＳＷ１を導通させ、第２スイッチＳＷ２を遮断する。また、負荷電流検出信号１３５がローの場合、ゲート電圧切替回路２は、第１スイッチＳＷ１を遮断し、第２スイッチＳＷ２を導通させる。これにより、駆動電圧切り替え回路２２は、高電圧ドライバ３で生成された電圧、または、低電圧ドライバ４で生成された電圧を電圧制御型スイッチング素子２５に印加する。ここで、高電圧ドライバ３の電源電圧はＶｄｄ１で、低電圧ドライバ４の電源電圧はＶｄｄ２（Ｖｄｄ１＞Ｖｄｄ２）である。

このように、複数レベルの電圧は、Ｖｄｄ１と、Ｖｄｄ１よりも低いＶｄｄ２とを含み、生成手段は、Ｖｄｄ１を生成する高電圧ドライバ３と、Ｖｄｄ２を生成する低電圧ドライバ４とを備え、切り替え制御手段は、電圧制御型スイッチング素子２５を流れる負荷電流が予め定められたしきい値Ｉｄｓｔｈ以下のとき、オンにする駆動信号１３２として、レベルがＶｄｄ２のパルスを生成するように、高電圧ドライバ３および低電圧ドライバ４を制御し、負荷電流がＩｄｓｔｈよりも大きいとき、オンにする駆動信号１３２として、レベルがＶｄｄ１のパルスを生成するように、高電圧ドライバ３および低電圧ドライバ４を制御する。これにより、負荷電流がしきい値以下のときには、駆動損失を低減できる。また、負荷電流がしきい値より大きいときには、導通損失を低減できる。

図４は、スイッチング電源装置１００に接続される負荷と、主な損失である駆動損失、導通損失およびスイッチング損失の和（以下、総合損失と表す）との関係を示す図である。

また、図５は、図４で示される待機状態および定格負荷状態における各損失の大きさを示す図である。ここで、各損失について説明する。

駆動損失とは、式１で示される損失であり、電圧制御型スイッチング素子２５のゲート容量により消費される電力損失を示し、ゲート電圧およびスイッチング周波数に大きく依存する。従って、同一のゲート電圧において、待機状態と定格負荷状態との間で駆動損失を比較した場合、スイッチング周波数の高くなる待機状態において駆動損失が大きくなる。また、同一の状態において、異なるゲート電圧を比較した場合、ゲート電圧の高いＶｄｄ１において駆動損失が大きくなる。

また、導通損失とは、電圧制御型スイッチング素子２５が導通している期間に、流れる電流と導通抵抗の積で表される電力損失を示し、導通抵抗に大きく依存する。ここで、電圧制御型スイッチング素子２５がパワーＭＯＳＦＥＴである場合、パワーＭＯＳＦＥＴで発生する導通抵抗について説明する。

図６は、パワーＭＯＳＦＥＴのＶ−Ｉ特性を示すグラフである。

同図には、ゲート電圧Ｖｇｓが異なる２つの電圧レベルＶｄｄ１とＶｄｄ２との場合におけるＶ−Ｉ特性が示されている。Ｉｄｓｔｈは、パワーＭＯＳＦＥＴのゲート電圧依存性が大きくなり始めるドレイン電流値である。

同図からも分かるように、ゲート電圧Ｖｇｓが高いほどパワーＭＯＳＦＥＴの電流能力は増加する。よって、ゲート電圧Ｖｇｓを高く設定することにより導通抵抗を低減し、導通損失を抑制することができる。しかし、ドレイン電流Ｉｄｓが小さい領域では、導通抵抗はゲート電圧Ｖｇｓに大きく依存しないので、ゲート電圧Ｖｇｓによる導通損失は等しくなる。

また、スイッチング損失とは、電圧制御型スイッチング素子２５がターンオンまたはターンオフする瞬間に現れる電力損失である。よって、スイッチング周波数の高い待機状態において損失が大きくなる。

このように、導通損失と、駆動損失およびスイッチング損失とはトレードオフの関係にある。しかし、定格負荷状態においては導通損失の占める割合が支配的であり、導通損失を抑制することが、総合損失の抑制につながる。

そこで、負荷電流検出回路２７が検出する負荷電流のしきい値を、Ｉｄｓｔｈに設定する。負荷電流検出回路２７は、ドレイン電流ＩｄｓがＩｄｓｔｈより大きいか否かを判断し、Ｉｄｓｔｈより大きい場合は負荷電流検出信号１３５をハイとして、また、Ｉｄｓｔｈ以下の場合はローを出力する。例えば、負荷電流検出回路２７が比較器などで構成されて、基準値と負荷電流とを比較して負荷電流検出信号１３５を出力する場合に、負荷電流検出回路２７は、電圧制御型スイッチング素子２５のＶ−Ｉ特性から、ゲート電圧依存性が大きくなるドレイン電流値を読み取り、その電流値をＩｄｓｔｈとする。

なお、ここでいうゲート電圧依存性とは、ゲート電圧によって電圧制御型スイッチング素子２５の導通抵抗（＝ドレイン電圧÷ドレイン電流）が変化することを意味し、ゲート電圧依存性が大きくなる状態とは、ドレイン電流を増加させた場合に、電圧制御型スイッチング素子２５のチャネル抵抗が無視できなくなり、ゲート電圧によって導通抵抗に差ができることである。上記では、負荷電流検出回路２７内の比較器のしきい値として、パワーＭＯＳＦＥＴのゲート電圧依存性が大きくなり始めるドレイン電流値を設定することを記述したが、駆動損失と導通損失の割合を考慮して、例えば、二つのレベルのゲート電圧による導通抵抗の差が所定の値、例えば、高ゲート電圧時の導通抵抗が低ゲート電圧時よりも５％低くなる負荷電流値を負荷電流検出回路２７内の比較器のしきい値として設定してもよい。

これにより、軽負荷時にゲート電圧を低くしても導通損失を増加させることなく、駆動回路の駆動損失を低減することができる。一方、重負荷時にはゲート電圧を高くして導通損失を低減することができるため、駆動回路で生じる駆動損失と電圧制御型スイッチング素子で生じる導通損失を含めたスイッチング電源装置１００全体の損失を、軽負荷から重負荷にわたって最小限に抑制することができる。

以上のように、軽負荷から重負荷にわたって広範囲での総合損失低減は、電圧制御型スイッチング素子２５のゲート電圧を負荷に応じて切り替えることにより実現できる。特に、負荷がとても小さい、すなわち、待機状態の領域における損失低減は、家電製品等のスタンバイ電力削減に大きく貢献できる。

次に、上述した駆動回路２０を備えるスイッチング電源装置１００の動作について説明する。

図７は、異なる負荷状態に対する、本実施の形態におけるスイッチング電源装置１００の電源出力電流Ｉｏ及び電源出力電圧Ｖｏと、電圧制御型スイッチング素子２５のドレイン電流及びゲート電圧とを示すタイミングチャートである。

定格負荷状態では、スイッチング電源装置１００から出力される電流である電源出力電流Ｉｏが多く流れる。このとき、負荷電流検出回路２７は、フィードバック信号１３３に基づいて、電圧制御型スイッチング素子２５を流れるドレイン電流Ｉｄｓのピーク電流が、Ｉｄｓｔｈよりも大きいか否かを判断する。大きいと判断した場合、負荷電流検出回路２７は、負荷電流検出信号１３５として、例えばハイを出力する。

ゲート電圧切替回路２は、負荷電流検出信号１３５がハイの場合、高電圧ドライバ３に接続された第１スイッチＳＷ１を導通させ、第２スイッチＳＷ２を遮断させる。これにより、駆動回路２０は、駆動信号１３２としてハイレベルの電圧がＶｄｄ１のパルス信号を出力する。

次に、定格負荷状態から待機状態へ移る移行期間である負荷変動状態においては、負荷が徐々に軽くなるので、電源出力電流Ｉｏは減少し、それに伴い、電源出力電圧Ｖｏは上昇する。Ｖｏが上昇したとき、制御回路２１は、制御信号１３４のパルス幅を徐々に狭くすることで、駆動信号１３２のパルス幅を同様に変化させて、ドレイン電流Ｉｄｓを抑える。また、ドレイン電流Ｉｄｓのピーク電流はＩｄｓｔｈよりも大きいので、ゲート電圧切替回路２は、第１スイッチＳＷ１を導通させ続ける。これにより、駆動回路２０は、駆動信号１３２としてハイレベルの電圧がＶｄｄ１のパルス信号を出力する。

そして、待機状態においては、さらに電源出力電流Ｉｏは減少し、電源出力電圧Ｖｏは高くなる。Ｖｏが高いとき、制御回路２１は、制御信号１３４のパルス幅をさらに狭くすることで、ドレイン電流Ｉｄｓのピーク電流をさらに抑える。負荷電流検出回路２７は、ドレイン電流ＩｄｓがＩｄｓｔｈ以下であることを検出した場合、負荷電流検出信号１３５として、例えばローを出力する。ゲート電圧切替回路２は、負荷電流検出信号１３５がローである場合、第１スイッチＳＷ１を遮断し、第２スイッチＳＷ２を導通させる。これにより、駆動回路２０は、駆動信号１３２としてハイレベルの電圧がＶｄｄ２のパルス信号を出力する。

以上のように、本実施の形態に係る駆動回路２０は、電圧制御型スイッチング素子２５を流れる負荷電流が予め定められたしきい値以下のとき、電圧制御型スイッチング素子２５をオンにする駆動信号１３２としてレベルがＶｄｄ２のパルスを生成し、予め定められたしきい値より大きいとき、電圧制御型スイッチング素子２５をオンにする駆動信号１３２としてＶｄｄ２より高電圧であるＶｄｄ１のレベルを有するパルスを生成する。

よって、本実施の形態に係る駆動回路２０は、負荷電流が予め定められたしきい値以下のときには、駆動損失を低減できる。また、負荷電流が予め定められたしきい値より大きいときには、導通損失を低減できる。

なお、本実施の形態１では、図６に示すようなパワーＭＯＳＦＥＴを電圧制御型スイッチング素子２５として駆動回路２０に接続する場合を挙げて説明したが、本発明はこれに限定されるものではない。例えば、パワーＭＯＳＦＥＴの代わりに、ユニポーラ動作であるＭＯＳＦＥＴとバイポーラ動作であるＩＧＢＴとを兼ね備えたデバイスを電圧制御型スイッチング素子２５として駆動回路２０に接続してもよい。

図８は、特許文献１で示されているＭＯＳＦＥＴとＩＧＢＴとを兼ね備えたデバイスの等価回路を示す回路図である。等価回路８０は、ユニポーラ動作とバイポーラ動作とを切り替える機能を有する回路である。

図９は、ＭＯＳＦＥＴとＩＧＢＴとを兼ね備えたデバイスのＶ−Ｉ特性を示すグラフである。

ＭＯＳＦＥＴとＩＧＢＴとを兼ね備えたデバイスは、負荷電流の少ない待機状態において、スイッチング動作が早いユニポーラトランジスタ８１が動作し、負荷電流の大きい定格負荷状態においては、大電流を流せるバイポーラトランジスタ８３が動作する。図６に示した一般的なパワーＭＯＳＦＥＴのＶ−Ｉ特性と比較して、定格負荷状態における導通抵抗をより減らすことができるので、導通損失を抑制できる。この場合、負荷電流検出回路２７が比較の基準とするしきい値を、例えば、ＭＯＳＦＥＴ動作からＩＧＢＴ動作に切り替わるドレイン電流値に設定する。

また、本実施の形態１は、図２に限定されるものではない。本実施の形態１では、２種類のゲート電圧を切り替える駆動回路について説明したが、２種類以上の複数のゲート電圧を切り替える駆動回路であってもよい。

また、スイッチング電源装置１００は、例えば、フィードバック回路１１９の代わりに、負荷電流値を測定する電流計を備え、負荷電流検出回路２７は、測定された負荷電流値に応じて、負荷電流検出信号１３５を出力してもよい。図１０は、本実施の形態１のフィードバック回路１１９の代わりに電流計を備えた構成を示す図である。図１１は、より詳細な構成を示す図である。電流計２６は、電圧制御型スイッチング素子２５のドレインに接続され、負荷電流値を直接測定し、それを負荷電流信号１４１として負荷電流検出回路２７へ出力する。負荷電流検出回路２７は、出力された負荷電流値とＩｄｓｔｈとを比較して、ゲート電圧切替回路２へ負荷電流検出信号１３５を出力する。

また、駆動回路２０は、電圧制御型スイッチング素子２５やスイッチング電源装置１００内のその他の部分の変化を検出してゲート電圧を切り替えてもよい。例えば、図１における補助巻線１２０に誘起された電圧の変化を利用してもよい。

また、電圧制御型スイッチング素子２５の温度特性や作製バラツキを考慮して、上記方法を発展させた方法や上記以外の方法で、電圧制御型スイッチング素子２５を駆動する電圧であるゲート電圧を切り替えるしきい値を設定してもよい。以下、本明細書では、駆動電圧とゲート電圧は同義である。

また、家電製品等でスイッチング電源装置を使用する際に、動作状態が、例えば、図７における待機状態と定格負荷状態の２つの状態のみであるならば、駆動信号１３２の電圧をＶｄｄ２からＶｄｄ１へ切り替えるタイミングは電源効率などにほとんど影響を与えない。よって、定格負荷状態におけるドレイン電流のピーク値をＩｄｓｔｈ２とする場合、しきい値は、電圧制御型スイッチング素子２５を流れる電流値がＩｄｓｔｈより大きく、かつＩｄｓｔｈ２より小さいいずれの値でもよい。すなわち、パワースイッチング素子をオンにする複数レベルの電圧は、第１電圧と、第１電圧よりも低い第２電圧とを含み、生成手段は、第１電圧を生成する第１ドライバと、第２電圧を生成する第２ドライバとを備え、切り替え制御手段は、パワースイッチング素子を流れる負荷電流が第１しきい値よりも大きいとき、オンにする駆動信号として、レベルが第１電圧のパルスを生成するように、第１ドライバおよび第２ドライバを制御し、パワースイッチング素子を流れる負荷電流が第１しきい値より小さい第２しきい値以下のとき、オンにする駆動信号としてレベルが第２電圧のパルスを生成するように、第１ドライバおよび第２ドライバを制御する。

また、本実施の形態１では、駆動回路２０がゲート電圧を切り替えるしきい値はゲート電圧依存性を基に定めたが、負荷電流検出回路２７は、図４における実線（ゲート電圧が高ゲート電圧Ｖｄｄ１である時）と点線（低ゲート電圧Ｖｄｄ２である時）との交点に対応するドレイン電流をしきい値としてもよい。すなわち、総合損失の大きさが逆転する点までは低ゲート電圧Ｖｄｄ２で駆動してもよい。また、しきい値を意図的に高く、または低く設定してもよい。例えば、駆動回路２０で生じる駆動損失と電圧制御型スイッチング素子２５とで生じる導通損失の割合を考慮してＩｄｓｔｈよりも高く設定してもよい。また、スイッチング電源装置１００の損失が最適に低減されるようにしきい値を外部で調整してもよい。

また、本実施の形態１では、図１に示すようなＲＣＣ方式のスイッチング電源装置１００を用いて説明したが、本発明に係る駆動回路２０を適用できるスイッチング電源装置は図１に限定されるものではない。例えば、誘導負荷が直列に接続された電圧制御型スイッチング素子のオンパルスの幅、または、ピーク電流を制御しながら駆動するような駆動回路であれば、本発明と同様の効果を得ることができる。

（実施の形態２）
本実施の形態２に係る駆動回路は、負荷電流がしきい値以下のとき、オンにする駆動信号として、第２電圧のパルスを生成するように、第２ドライバを制御し、負荷電流がしきい値よりも大きいとき、オンにする前記駆動信号として、第２電圧に立ち上がりさらに第１電圧に立ち上がる２段階のパルスを生成するように、第１電圧を生成する第１ドライバおよび第１電圧より低い第２電圧を生成する第２ドライバを制御する。

なお、本実施の形態に係る駆動回路の構成は図２と同等であり、また、本実施の形態に係る駆動回路を備えるスイッチング電源装置の構成は図１と同等であるので、実施の形態１と同様の説明は繰り返し行わない。

次に、本実施の形態２に係る駆動回路を備えるスイッチング電源装置の動作について説明する。

図１２は、本実施の形態２に係る駆動回路２０を備えるスイッチング電源装置１００の、各負荷状態における電源出力電流Ｉｏ及び電源出力電圧Ｖｏと、電圧制御型スイッチング素子２５のドレイン電流Ｉｄｓ及びゲート電圧Ｖｇｓとを示すタイミングチャートである。以下、本実施の形態に係る駆動回路２０が、実施の形態１と異なる点について、具体的に説明する。

実施の形態１の負荷電流検出回路２７は、フィードバック信号１３３に基づき、電圧制御型スイッチング素子２５を流れるドレイン電流Ｉｄｓのピーク電流と、予め定められたしきい値Ｉｄｓｔｈとを比較して、ゲート電圧ＶｇｓをＶｄｄ１かＶｄｄ２にするかを選択していた。これに対し、本実施の形態２の負荷電流検出回路２７は、電圧制御型スイッチング素子２５を流れるドレイン電流Ｉｄｓのピーク電流がしきい値Ｉｄｓｔｈよりも大きい時には、ゲート電圧ＶｇｓはまずＶｄｄ２に立ち上がり、一定期間はＶｄｄ２に維持した後にＶｄｄ１に立ち上がるように負荷電流検出信号１３５を出力する。

よって、ゲート電圧切替回路２は、駆動信号１３２がオンである期間の途中において、負荷電流検出信号１３５がローからハイになった場合、第１スイッチＳＷ１を導通させ、第２スイッチＳＷ２を遮断させて、ゲート電圧ＶｇｓをＶｄｄ２からＶｄｄ１へ切り替える。すなわち、本実施の形態２に係る駆動回路２０は、オンの駆動信号１３２が出力された直後は低ゲート電圧Ｖｄｄ２に設定し、必要に応じて駆動信号１３２の１パルスのハイレベル期間内に高ゲート電圧Ｖｄｄ１に切り替えることができる。

これにより、全ての駆動信号１３２の立ち上がり直後の電圧は、Ｖｄｄ２となるので、駆動信号１３２がオンになるときに、高ゲート電圧Ｖｄｄ１に１段階で立ち上げる実施の形態１に比べて高周波成分を減らせるので、駆動信号１３２がオフからオンに切り替わる際のノイズの発生を低減することができる。また、図１０および図１１のように、負荷電流を一次側で測定する場合には、電圧制御型スイッチング素子２５のターンオン後に、徐々に増加していく負荷電流がＩｄｓｔｈを超えたことを検出してゲート電圧Ｖｇｓを切り替えるといった、より実用的な制御が可能となる。

（実施の形態３）
本実施の形態３に係る駆動回路は、実施の形態２の機能に加えて、電圧制御型スイッチング素子に過電流が流れた場合、それを検出して低ゲート電圧に固定して電圧制御型スイッチング素子の電流能力を制限し、電圧制御型スイッチング素子のラッチアップによる破壊を防止する。

図１３は、本実施の形態３に係る駆動回路と電圧制御型スイッチング素子２５と電流計２６との構成を示す図である。なお、同図において、前述した実施の形態２に係る駆動回路２０と同一の構成要素については、同一の符号を付す。したがって、本実施の形態では、実施の形態２に係る駆動回路２０と同様の説明は繰り返し行わない。以下、本実施の形態に係る駆動回路が、実施の形態２に係る駆動回路２０と異なる点について、具体的に説明する。

本実施の形態３の駆動回路５０は、図１１に示した実施の形態２の駆動回路２０と比較して、さらにディスエーブル回路５１と、過電流保護回路５２とを備える。ディスエーブル回路５１は、電圧制御型スイッチング素子２５を流れる過電流が検出されてから駆動回路５０が停止するまでの期間に相当する間、高電圧ドライバ３をディスエーブルする。具体的には、ディスエーブル回路５１は、遅延回路５３とＡＮＤゲート５４とを備える。

遅延回路５３は、制御回路２１から出力される制御信号１３４を予め定められた遅延時間Ｔｄｅｌａｙだけ遅延させて遅延信号１３６としてＡＮＤゲート５４へ出力する。ここで、Ｔｄｅｌａｙは、過電流保護回路５２が過電流を検出してから駆動回路５０が停止するまでの時間よりは長い必要がある。

ＡＮＤゲート５４は、遅延回路５３から出力された遅延信号１３６と負荷電流検出回路２７から出力された負荷電流検出信号１３５との論理積をとって、ゲート電圧切替回路２へ出力する。したがって、ゲート電圧切替回路２は、実施の形態２と異なり、負荷電流検出回路２７が電圧制御型スイッチング素子２５を流れるドレイン電流ＩｄｓがＩｄｓｔｈを超えたことを検出し、負荷電流検出信号１３５をハイにした場合でも、遅延信号１３６がローである期間は、第１スイッチＳＷ１および第２スイッチＳＷ２を切り替えない。

過電流保護回路５２は、例えば比較器を有し、電流計２６で計測された電圧制御型スイッチング素子２５を流れるドレイン電流Ｉｄｓが過電流の基準を示す予め定められたしきい値Ｉｄｓｏｃを超えているか否かを判断し、判断した結果を示す過電流検出信号５５を制御回路２１へ出力する。例えば、過電流保護回路５２は、ドレイン電流ＩｄｓがＩｄｓｏｃを超えた場合、過電流検出信号５５をハイとし、ドレイン電流ＩｄｓがＩｄｓｏｃ以下の場合、過電流検出信号５５をローとする。

制御回路２１は、過電流検出信号５５がローである場合、実施の形態２と同様の制御を行う。また、過電流検出信号５５がハイである場合、制御信号１３４をローとして、駆動回路５０を停止させる。よって、過電流が検出された場合、電圧制御型スイッチング素子２５はオフされる。

次に、本実施の形態３に係る駆動回路５０の動作について説明する。

図１４は、本実施の形態３に係る駆動回路５０の正常状態および過電流状態における動作を示すタイミングチャートである。

（ａ）は、遅延回路５３を備える場合のドレイン電流Ｉｄｓおよびゲート電圧Ｖｇｓを示し、（ｂ）は遅延回路５３を備えない場合のドレイン電流Ｉｄｓおよびゲート電圧Ｖｇｓを示す。また、遅延信号１３６は、制御信号１３４から遅延時間Ｔｄｅｌａｙだけ遅延された信号である。また、Ｔｓｄは、過電流保護回路５２が過電流を検出してから、制御回路２１が制御信号１３４をローとして駆動回路５０を停止させるまでの時間である。また、Ｉｄｓｌｕは、電圧制御型スイッチング素子２５がラッチアップにより破壊されるドレイン電流値である。また、正常状態とは、実施の形態２の定格負荷状態、負荷変動状態および待機状態のいずれかの状態である。また、過電流状態とは、スイッチング電源装置１００の出力側で、例えば短絡が発生し大電流が流れている状態である。

正常状態においては、（ａ）および（ｂ）のいずれも実施の形態２と同様に、制御信号１３４がターンオンすると駆動電圧切り替え回路２２は、駆動信号１３２のハイレベルの電圧をＶｄｄ２としたパルスを出力する。これに伴い、ドレイン電流Ｉｄｓは徐々に上昇する。遅延信号１３６は、制御信号１３４のターンオンから遅延時間Ｔｄｅｌａｙ遅れてターンオンする。次に、ドレイン電流Ｉｄｓがしきい値Ｉｄｓｔｈを超えたとき、遅延信号１３６がハイレベルである場合、ゲート電圧切替回路２は、第１スイッチＳＷ１を導通させ、第２スイッチＳＷ２を遮断させるので、ゲート電圧ＶｇｓはＶｄｄ１となる。

過電流状態においては、ドレイン電流Ｉｄｓは急激に増加する。このとき、（ａ）においては、ドレイン電流ＩｄｓがＩｄｓｔｈを超えても遅延信号１３６がローの場合、ＡＮＤゲート５４の出力はローとなり、ゲート電圧切替回路２は第１スイッチＳＷ１および第２スイッチＳＷ２を切り替えない。よって、駆動信号１３２はレベルがＶｄｄ２のパルス信号のままである。すなわち、制御信号１３４がターンオンしてからＴｄｅｌａｙの間は、ゲート電圧Ｖｇｓは必ずＶｄｄ２以下となる。

一方、（ｂ）においては、遅延回路５３を備えないので、ドレイン電流Ｉｄｓがしきい値Ｉｄｓｔｈを超えたときに、ゲート電圧切替回路２が第１スイッチＳＷ１を導通させ、第２スイッチＳＷ２を遮断する。よって、駆動信号１３２の電圧はＶｄｄ２からＶｄｄ１へ上昇する。

ドレイン電流Ｉｄｓの最大値は、ゲート電圧Ｖｇｓが高いほど大きくなるので、過電流状態における（ａ）と（ｂ）とのドレイン電流Ｉｄｓの最大値を比較した場合、ゲート電圧Ｖｇｓの低い（ａ）のドレイン電流Ｉｄｓの最大値が（ｂ）よりも低くなる。

したがって、例えば、Ｉｄｓｌｕが、ゲート電圧ＶｇｓがＶｄｄ２の場合に流れるドレイン電流Ｉｄｓの最大値と、ゲート電圧がＶｄｄ１の場合に流れるドレイン電流Ｉｄｓの最大値との間である場合、以下のようになる。（ｂ）は、ドレイン電流Ｉｄｓが過電流を示す基準となるしきい値Ｉｄｓｏｃを超えてから、さらにＩｄｓｌｕを越えるので、過電流が流れ続け、電圧制御型スイッチング素子２５がラッチアップにより破壊される。しかし、（ａ）は、ゲート電圧がＶｄｄ２であるので、ドレイン電流ＩｄｓはＩｄｓｌｕを越えず、ドレイン電流ＩｄｓがＩｄｓｏｃを超えてからＴｓｄ時間経過後に、制御信号１３４がローになったとき、駆動回路５０が停止するので、電圧制御型スイッチング素子２５のラッチアップによる破壊を引き起こさない。

以上のように、本実施の形態３に係る駆動回路５０は、過電流保護回路５２が過電流を検出してから、制御回路２１が制御信号１３４をローとするまでの時間Ｔｓｄは低ゲート電圧に設定して電圧制御型スイッチング素子２５の電流能力を抑制する。これにより、負荷短絡などの異常時に流れる大電流を制限することができる。すなわち、異常時に大電流が流れることによる電圧制御型スイッチング素子２５の破壊を防止することができる。特に、ＩＧＢＴなどの寄生サイリスタ構造を持つスイッチング素子では、ラッチアップを防ぎ、破壊防止に効果的である。

また、過電流を示す基準となるしきい値Ｉｄｓｏｃは、過電流保護基準電圧ＶＬＩＭＩＴに対応するドレイン電流値、または、電圧制御型スイッチング素子２５を流れるドレイン電流がフィードバック回路１１９からのフィードバック信号によって決定される電流値である。なお、一般に、過電流保護回路５２は、電圧制御型スイッチング素子２５がターンオンしてから機能するまでに遅延時間がある。

また、過電流保護動作時として負荷短絡を例として挙げたが、スイッチング電源装置１００の起動時における突入電流に対しても同様の効果がある。

（実施の形態４）
本実施の形態４に係る駆動回路は、実施の形態２に係る駆動回路２０とほぼ同じであるが、高電圧ドライバに供給される電源電流を制限する電流制限手段を備える点が異なる。

図１５は、本実施の形態４に係る駆動回路と電圧制御型スイッチング素子２５とフィードバック回路１１９との構成を示す図である。なお、同図において、前述した実施の形態２に係る駆動回路と同一の構成要素については、同一の符号を付す。したがって、本実施の形態４では、実施の形態２に係る駆動回路と同様の説明は繰り返し行わない。以下、本実施の形態に係る駆動回路６０において、実施の形態２と異なる点について、具体的に説明する。

本実施の形態４に係る駆動回路６０は、実施の形態２に係る駆動回路２０と比較して、さらに、定電流回路１０を備える。定電流回路１０は、高電圧ドライバ３に供給される電源電流を制限する回路である。これにより、駆動信号１３２の電圧レベルがＶｄｄ１に立ち上がる際の波形をなまらせることができる。

図１６は、異なる負荷状態に対する、本実施の形態におけるスイッチング電源装置の電源出力電流Ｉｏ及び電源出力電圧Ｖｏと、電圧制御型スイッチング素子２５のドレイン電流及びゲート電圧とを示すタイミングチャートである。

本実施の形態４に係る駆動回路６０において、ゲート電圧切替回路２は、制御信号１３４がオンである時間内に、負荷電流検出信号１３５がハイになったとき、第１スイッチＳＷ１および第２スイッチＳＷ２を制御してゲート電圧ＶｇｓをＶｄｄ２からＶｄｄ１へ切り替える。このとき、高電圧ドライバ３には定電流回路１０が接続されているので、ゲートチャージ電流が制限されて、Ｖｄｄ１への立ち上がりが緩やかになる。

以上より、本実施の形態４に係る駆動回路６０は、高ゲート電圧側のゲートチャージ電流が制限されることで、ゲート電圧が切り替わる時の昇圧速度を遅くして、高周波成分を減らすので、ノイズの発生を抑制することができる。

なお、本発明に係る駆動回路の構成は、実施の形態４を示す図１５に限定されるものではない。第４の実施形態では、定電流回路１０を高電圧ドライバ３に接続したが、例えば、高電圧ドライバ３と第１スイッチＳＷ１との間にゲート抵抗を接続してゲートチャージ電流を制限してもよい。また、低電圧ドライバ４と第２スイッチＳＷ２との間にゲート抵抗を接続してゲートチャージ電流を制限してもよい。また、定電流回路１０は、低電圧ドライバ４に接続されていてもよいし、低電圧ドライバ４および高電圧ドライバ３の両方に接続されていてもよい。

また、スイッチング電源装置は、例えば、フィードバック回路１１９の代わりに、負荷電流値を測定する電流計を備え、負荷電流検出回路２７は、測定された電流値に応じて、負荷電流検出信号１３５を出力してもよい。図１７は、本実施の形態４のフィードバック回路１１９の代わりに電流計を備えた構成を示す図である。

（実施の形態５）
本実施の形態５に係る駆動回路は、負荷電流がしきい値以下のとき、オンにする駆動信号として低電圧ドライバ４を制御し、負荷電流がしきい値よりも大きいとき、さらに、ハイレベルがＶｄｄ１のパルスを生成するように高電圧ドライバ３を制御する。

図１８は、本実施の形態５に係る駆動回路が備える駆動電圧切り替え回路の回路図である。なお、駆動回路内の駆動電圧切り替え回路以外については、実施の形態１、２および４に係る駆動回路２０および６０と同様である。

駆動電圧切り替え回路７０は、ＮＡＮＤ回路４１と、インバータ回路４２および４３と、高電圧印加回路３１と、低電圧印加回路３２と、ターンオフ回路３３と、逆流防止用ダイオード３４とを有する。

ＮＡＮＤ回路４１は、負荷電流検出信号１３５と、制御信号１３４との否定論理積を、高電圧印加回路３１に出力する。これにより、高電圧印加回路３１が駆動するのは、負荷電流検出信号１３５がハイ、かつ、制御信号１３４がハイのときになる。

インバータ回路４２は、制御信号１３４の反転信号をＰチャネルＭＯＳＦＥＴ３８へ出力し、インバータ回路４３は、制御信号１３４の反転信号をＮチャネルＭＯＳＦＥＴ３９へ出力する。

高電圧印加回路３１は、第１ドライバとして機能し、レベルシフト回路３５と、ＰチャネルＭＯＳＦＥＴ３６と、定電流回路３７とを有する。

レベルシフト回路３５は、Ｖｄｄ２で駆動しているロジックをＶｄｄ１のロジックに変換する。これにより、後段のＰチャネルＭＯＳＦＥＴ３６を完全にオフできる。このレベルシフト回路３５は、低電圧信号を高電圧信号に変換する一般的な回路でよい。

ＰチャネルＭＯＳＦＥＴ３６は、定電流回路３７を介して、ソースにＶｄｄ１が印加され、ゲートにレベルシフト回路３５によってＶｄｄ１のロジックに変換された信号が入力される。

定電流回路３７は、ＰチャネルＭＯＳＦＥＴ３６の電源電流を制限する。

よって、高電圧印加回路３１は、負荷電流検出信号１３５がハイで、かつ制御信号１３４がハイのときにＰチャネルＭＯＳＦＥＴ３６がオンされて、Ｖｄｄ１を出力する。また、Ｖｄｄ１への立ち上がりは緩傾斜となる。

低電圧印加回路３２は、第２ドライバとして機能し、ＰチャネルＭＯＳＦＥＴ３８を有する。このＰチャネルＭＯＳＦＥＴ３８のソースにはＶｄｄ２が印加され、ゲートにはインバータ回路４２によって反転された制御信号１３４が入力される。よって、低電圧印加回路３２は、制御信号１３４がハイの期間にＰチャネルＭＯＳＦＥＴ３８がオンされて、Ｖｄｄ２を出力する。

ターンオフ回路３３はＮチャネルＭＯＳＦＥＴ３９を有する。このＮチャネルＭＯＳＦＥＴ３９は、ソースがグランドに接地され、ゲートにインバータ回路４３によって反転された制御信号１３４が入力される。よって、ターンオフ回路３３は、制御信号がローの期間にＮチャネルＭＯＳＦＥＴ３９がオンされてグランドレベルを出力する。

逆流防止用ダイオード３４は、ＰチャネルＭＯＳＦＥＴ３６のドレインとＰチャネルＭＯＳＦＥＴ３８のドレインとの間に接続されている。よって、負荷電流検出信号１３５がハイで、かつ、制御信号１３４がハイとなっているとき、すなわち、ＰチャネルＭＯＳＦＥＴ３６とＰチャネルＭＯＳＦＥＴ３８とが共にオンしている期間に、高電圧印加回路３１から低電圧印加回路３２への電流の逆流を防止する。

次に、本実施の形態５に係る駆動電圧切り替え回路７０の動作について説明する。なお、タイミングチャートは、実施の形態４で示した図１６と同様である。

制御回路２１からハイレベルの制御信号１３４が駆動電圧切り替え回路７０に入力されると、インバータ回路４３によりターンオフ回路３３内のＮチャネルＭＯＳＦＥＴ３９が遮断される一方、インバータ回路４２により低電圧印加回路３２内のＰチャネルＭＯＳＦＥＴ３８が導通し、低電源電圧Ｖｄｄ２が逆流防止用ダイオード３４を介して、電圧制御型スイッチング素子２５の駆動電圧として供給され、電圧制御型スイッチング素子２５がターンオンする。ターンオン後、電圧制御型スイッチング素子２５を流れる電流は増加していき、しきい値Ｉｄｓｔｈを超えると、負荷電流検出回路２７によって、負荷電流検出信号１３５がターンオンし、ＮＡＮＤ回路４１の出力が反転する。レベルシフト回路３５によって出力された信号はＰチャネルＭＯＳＦＥＴ３６をオンオフ制御する。すなわち、電圧制御型スイッチング素子２５を流れる電流がしきい値Ｉｄｓｔｈを超えた場合、Ｖｄｄ１が電圧制御型スイッチング素子２５の駆動電圧として供給され、駆動信号１３２のハイレベルがＶｄｄ２からＶｄｄ１に切り替わる。

また、高電圧印加回路３１と低電圧印加回路３２との間には逆流防止用ダイオード３４が挿入されているため、低電圧印加回路３２に電流が逆流することはない。また、高電圧印加回路３１内のＰチャネルＭＯＳＦＥＴのソースには定電流回路３７が接続されており、駆動電圧切り替えのためのゲートチャージ電流は一定電流で供給されるので、定電流回路３７が挿入されていない場合に対して、駆動信号１３２のＶｄｄ１への立ち上がりが緩やかになる。

このように、負荷電流検出回路２７およびＮＡＮＤ回路４１は、負荷電流がＩｄｓｔｈより大きいとき、高電圧印加回路３１の出力をイネーブルにするためのパルスを生成し、高電圧印加回路３１はソースにＶｄｄ１が印加され、ゲートに負荷電流検出信号１３５と制御信号１３４との論理積をとったパルス信号が印加されているＰチャネルＭＯＳＦＥＴ３６を有し、低電圧印加回路３２はソースにＶｄｄ２が印加され、ゲートに電圧制御型スイッチング素子２５をオンにする期間およびオフを示す期間を示す制御信号１３４が印加されているＰチャネルＭＯＳＦＥＴ３８を有し、駆動電圧切り替え回路７０は、ＰチャネルＭＯＳＦＥＴ３６のドレインと、ＰチャネルＭＯＳＦＥＴ３８のドレインとの間に接続された、電流の逆流を防止する逆流防止用ダイオード３４と、ＰチャネルＭＯＳＦＥＴ３８と相補的にオンまたはオフするＮチャネルＭＯＳＦＥＴ３９とを有し、ＰチャネルＭＯＳＦＥＴ３６のドレイン電圧を駆動信号１３２として電圧制御型スイッチング素子２５に印加する。

これにより、本実施の形態５に係る駆動電圧切り替え回路７０は、ＭＯＳＦＥＴを利用することで、簡単に構成できる。

以上、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。

例えば、負荷電流検出回路２７は、負荷電流に応じたアナログ信号を出力し、駆動電圧切り替え回路２２や制御回路２１内でこのアナログ信号を信号処理してもよい。

また、図１０、図１１、図１３および図１７では、電圧制御型スイッチング素子２５の高電圧側から負荷電流を検出しているが、低電圧側に抵抗を挿入し、Ｉ−Ｖ変換した信号を負荷電流検出回路２７に入力してもよい。

本発明は、スイッチング電源内のパワースイッチング素子を駆動する駆動回路であって、具体的には、液晶テレビ、プラズマテレビ、ＤＶＤレコーダー等に使用されるスイッチング電源に適している。

実施の形態１の駆動回路を備えるスイッチング電源装置の構成を示す図である。 実施の形態１の駆動回路と電圧制御型スイッチング素子とフィードバック回路との構成を示す図である。 より詳細な構成を示すブロック図である。 スイッチング電源装置に接続される負荷と、主な損失である駆動損失、導通損失およびスイッチング損失の和との関係を示す図である。 図４で示される待機状態および定格負荷状態における各損失の大きさを示す図である。 パワーＭＯＳＦＥＴのＶ−Ｉ特性を示すグラフである。 異なる負荷状態に対する、本実施の形態におけるスイッチング電源装置の電源出力電流及び電源出力電圧と、電圧制御型スイッチング素子のドレイン電流及びゲート電圧とを示すタイミングチャートである。 ＭＯＳＦＥＴとＩＧＢＴとを兼ね備えたデバイスの等価回路を示す回路図である。 ＭＯＳＦＥＴとＩＧＢＴとを兼ね備えたデバイスのＶ−Ｉ特性を示すグラフである。 フィードバック回路の代わりに電流計を備えた構成を示す図である。 フィードバック回路の代わりに電流計を備えたより詳細な構成を示す概要図である。 本実施の形態２に係る駆動回路を備えるスイッチング電源装置の、各負荷状態における電源出力電流及び電源出力電圧と、電圧制御型スイッチング素子のドレイン電流及びゲート電圧とを示すタイミングチャートである。 本実施の形態３に係る駆動回路と電圧制御型スイッチング素子と電流計との構成を示す図である。 本実施の形態３に係る駆動回路の正常状態および過電流状態における動作を示すタイミングチャートである。 本実施の形態４に係る駆動回路と電圧制御型スイッチング素子とフィードバック回路との構成を示す図である。 異なる負荷状態に対する、本実施の形態におけるスイッチング電源装置の電源出力電流及び電源出力電圧と、電圧制御型スイッチング素子のドレイン電流及びゲート電圧とを示すタイミングチャートである。 本実施の形態４のフィードバック回路の代わりに電流計を備えた構成を示す図である。 本実施の形態５に係る駆動回路が備える駆動電圧切り替え回路の回路図である。 スイッチング電源装置の構成の一例を示す図である。 異なる負荷状態に対する、従来のスイッチング電源装置の電源出力電流及び電源出力電圧と、電圧制御型スイッチング素子のドレイン電流及びゲート電圧とを示すタイミングチャートである。

符号の説明

ＳＷ１ 第１スイッチ
ＳＷ２ 第２スイッチ
２ ゲート電圧切替回路
３ 高電圧ドライバ
４ 低電圧ドライバ
１０、３７ 定電流回路
２０、５０、６０、１０８ 駆動回路
２１ 制御回路
２２、７０ 駆動電圧切り替え回路
２５ 電圧制御型スイッチング素子
２６ 電流計
２７ 負荷電流検出回路
３１ 高電圧印加回路
３２ 低電圧印加回路
３３ ターンオフ回路
３４ 逆流防止用ダイオード
３５ レベルシフト回路
３６、３８ ＰチャネルＭＯＳＦＥＴ
３９ ＮチャネルＭＯＳＦＥＴ
４１ ＮＡＮＤ回路
４２、４３ インバータ回路
５１ ディスエーブル回路
５２ 過電流保護回路
５３ 遅延回路
５４ ＡＮＤゲート
５５ 過電流検出信号
８０ 等価回路
８１ ユニポーラトランジスタ
８３ バイポーラトランジスタ
１００、２００ スイッチング電源装置
１０１ 一次側整流平滑回路
１０２ スイッチング回路
１０３ トランス
１０４ 二次側整流平滑回路
１０５、１０６ 入力端子
１０９ ダイオードブリッジ
１１０ 入力コンデンサ
１１１ 一次巻線
１１２ 二次巻線
１１３ 整流ダイオード
１１４ チョークコイル
１１５ 第１の出力コンデンサ
１１６ 第２の出力コンデンサ
１１７、１１８ 出力端子
１１９ フィードバック回路
１２０ 補助巻線
１２１ 駆動回路の外付け抵抗
１２２ 共振用容量
１３２ 駆動信号
１３３ フィードバック信号
１３４ 制御信号
１３５ 負荷電流検出信号
１４１ 負荷電流信号

Claims (13)

1. スイッチング電源装置内のパワースイッチング素子を駆動する駆動回路であって、
   前記パワースイッチング素子をオンおよびオフするための駆動信号であって、前記パワースイッチング素子をオンにする複数レベルの電圧をもつ駆動信号を生成する生成手段と、
   前記パワースイッチング素子の状態に応じて、前記パワースイッチング素子をオンにする前記複数レベルの電圧を切り替える切り替え制御手段と
   を備え、
   前記複数レベルの電圧は、第１電圧と、前記第１電圧よりも低い第２電圧とを含み、
   前記生成手段は、前記第１電圧を生成する第１ドライバと、前記第２電圧を生成する第２ドライバとを備え、
   前記切り替え制御手段は、前記負荷電流が第１しきい値以下のとき、オンにする前記駆動信号として、レベルが前記第２電圧のパルスを生成するように、前記第１ドライバおよび前記第２ドライバを制御し、
   前記負荷電流が前記第１しきい値よりも大きいとき、オンにする前記駆動信号として、レベルが前記第１電圧のパルスを生成するように、前記第1ドライバおよび前記第２ドラ
   イバを制御する
   駆動回路。
2. 前記切り替え制御手段は、前記パワースイッチング素子を流れる負荷電流が大きいほど電圧が高くなるように、前記複数レベルの電圧を切り替える
   請求項１記載の駆動回路。
3. 前記生成手段は、さらに、前記第１ドライバ及び前記第２ドライバの少なくとも一方に供給される電源電流を制限する電流制限手段を備える
   請求項１記載の駆動回路。
4. 前記駆動回路は、さらに、
   前記負荷電流が、前記第１しきい値よりも大きくかつ過電流の基準を示す第２しきい値を超えるか否かを検出し、検出した場合、前記駆動回路を停止させる過電流保護回路と、
   過電流が検出されてから停止するまでの期間に相当する期間、前記第１ドライバをディスエーブルするディスエーブル回路とを備える
   請求項３記載の駆動回路。
5. 前記切り替え制御手段は、前記負荷電流が前記第１のしきい値より大きいとき、前記第１ドライバの出力をイネーブルにするための第１制御パルス信号を生成し、
   前記第２ドライバは、前記パワースイッチング素子をオンにする期間及びオフにする期間を示す第２制御パルス信号にしたがってレベルが前記第２電圧のパルスを生成し、
   前記ディスエーブル回路は、
   前記第２制御パルス信号を所定時間遅延させる遅延回路と、
   遅延された前記第２制御パルス信号と前記第１制御パルス信号との論理積を、前記第１ドライバに出力するゲート回路とを備える
   請求項４記載の駆動回路。
6. 前記切り替え制御手段は、
   前記負荷電流が前記第１しきい値以下のとき、オンにする前記駆動信号として、レベルが前記第２電圧のパルスを生成するように、前記第２ドライバを制御し、
   前記負荷電流が前記第１しきい値よりも大きいとき、オンにする前記駆動信号として、
   レベルが前記第２電圧に立ち上がりさらに前記第１電圧に立ち上がる２段階のパルスを生成するように、前記第１ドライバおよび前記第２ドライバを制御する
   請求項１記載の駆動回路。
7. 前記生成手段は、さらに、前記第１ドライバ及び前記第２ドライバの少なくとも一方に供給される電源電流を制限する電流制限手段を備える
   請求項６記載の駆動回路。
8. 前記切り替え制御手段は、前記負荷電流が前記第１のしきい値より大きいとき、前記第１ドライバの出力をイネーブルにするための第１制御パルス信号を生成し、
   前記第１ドライバはソースに前記第１電圧が印加され、ゲートに前記第１制御パルス信号と前記第２制御パルス信号との論理積をとったパルス信号が印加されている第１トランジスタを有し、
   前記第２ドライバはソースに前記第２電圧が印加され、ゲートに前記パワースイッチング素子をオンにする期間およびオフにする期間を示す前記第２制御パルス信号が印加されている第２トランジスタを有し、
   前記生成手段はさらに、前記第１トランジスタのドレインと、前記第２トランジスタのドレインとの間に接続された、電流の逆流を防止する逆流防止ダイオードと、
   前記第２トランジスタと相補的にオンまたはオフする第３トランジスタとを有し、
   前記第１トランジスタのドレインと、前記逆流防止ダイオードのカソードと、前記第３トランジスタのドレインとが接続された
   請求項１記載の駆動回路。
9. スイッチング電源装置内のパワースイッチング素子を駆動する駆動方法であって、
   前記パワースイッチング素子は、第１電圧と、前記第１電圧よりも低い第２電圧とを含む複数レベルの電圧でオンし、
   前記駆動方法は、
   前記パワースイッチング素子を流れる負荷電流としきい値とを比較し、
   前記負荷電流が前記しきい値よりも大きいとき、前記第１電圧を生成する第１ドライバ及び前記第２電圧を生成する第２ドライバを制御することにより、前記第１電圧のパルスをオン信号として、前記パワースイッチング素子に供給し、
   前記負荷電流が前記しきい値以下のとき、前記第１ドライバ及び前記２ドライバを制御することにより、前記第２電圧のパルスをオン信号として、前記パワースイッチング素子に供給する
   駆動方法。
10. 入力された交流信号を整流するダイオードブリッジと、
    整流された電圧をスイッチングするパワースイッチング素子と、
    前記パワースイッチング素子を駆動する駆動回路と、
    駆動して生成された電圧を受けて異なる電圧に変換する変圧器と、
    変換された電圧を整流及び平滑化して出力する整流平滑回路とを備え、
    前記駆動回路は、
    前記パワースイッチング素子をオンおよびオフするための駆動信号であって、前記パワースイッチング素子をオンにする複数レベルの電圧をもつ駆動信号を生成する生成手段と、
    前記パワースイッチング素子の状態に応じて、前記パワースイッチング素子をオンにする前記複数レベルの電圧を切り替える切り替え制御手段と
    を備え、
    前記複数レベルの電圧は、第１電圧と、前記第１電圧よりも低い第２電圧とを含み、
    前記生成手段は、前記第１電圧を生成する第１ドライバと、前記第２電圧を生成する第２ドライバとを備え、
    前記切り替え制御手段は、前記負荷電流が第１しきい値以下のとき、オンにする前記駆動信号として、レベルが前記第２電圧のパルスを生成するように、前記第１ドライバおよび前記第２ドライバを制御し、
    前記負荷電流が前記第１しきい値よりも大きいとき、オンにする前記駆動信号として、レベルが前記第１電圧のパルスを生成するように、前記第1ドライバおよび前記第２ドラ
    イバを制御する
    スイッチング電源装置。
11. 前記スイッチング素子は、ユニポーラトランジスタである
    請求項１０記載のスイッチング電源装置。
12. 前記スイッチング素子は、前記スイッチング素子を流れる負荷電流に応じて、ユニポーラ動作とバイポーラ動作とを切り替える機能を有するトランジスタである
    請求項１０記載のスイッチング電源装置。
13. 前記スイッチング電源装置は、さらに、
    前記整流平滑回路から出力される電流を測定する測定部と、
    測定された電流を、前記パワースイッチング素子を流れる負荷電流に換算する換算部とを備え、
    前記切り替え制御手段は、換算された前記負荷電流に応じて、前記パワースイッチング素子をオンにする前記複数レベルの電圧を切り替える
    請求項１０記載のスイッチング電源装置。

Images