JP2004523124A - ガラス系材料からなるフラット基板を構造化する方法 - Google Patents
ガラス系材料からなるフラット基板を構造化する方法 Download PDFInfo
- Publication number
- JP2004523124A JP2004523124A JP2002572631A JP2002572631A JP2004523124A JP 2004523124 A JP2004523124 A JP 2004523124A JP 2002572631 A JP2002572631 A JP 2002572631A JP 2002572631 A JP2002572631 A JP 2002572631A JP 2004523124 A JP2004523124 A JP 2004523124A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- flat substrate
- semiconductor
- substrate
- flat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 146
- 239000011521 glass Substances 0.000 title claims abstract description 123
- 238000000034 method Methods 0.000 title claims abstract description 100
- 239000000463 material Substances 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 238000005496 tempering Methods 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 49
- 239000010703 silicon Substances 0.000 claims description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 48
- 238000000926 separation method Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 238000004377 microelectronic Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000005368 silicate glass Substances 0.000 claims description 3
- 238000005304 joining Methods 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 230000000717 retained effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 39
- 238000005516 engineering process Methods 0.000 description 8
- 238000000465 moulding Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 238000000227 grinding Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 239000005297 pyrex Substances 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- 239000002966 varnish Substances 0.000 description 3
- 239000005352 borofloat Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- -1 for example Substances 0.000 description 2
- 230000001976 improved effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000010561 standard procedure Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 239000012472 biological sample Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000003487 electrochemical reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000004936 stimulating effect Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C99/00—Subject matter not provided for in other groups of this subclass
- B81C99/0075—Manufacture of substrate-free structures
- B81C99/0085—Manufacture of substrate-free structures using moulds and master templates, e.g. for hot-embossing
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
- C03B19/00—Other methods of shaping glass
- C03B19/02—Other methods of shaping glass by casting molten glass, e.g. injection moulding
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Life Sciences & Earth Sciences (AREA)
- Geochemistry & Mineralogy (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
Abstract
本発明は、ガラス系材料からなるフラット基板を構造化する方法に関する。本発明の方法は、次のステップ:半導体材料からなる半導体フラット基板を提供するステップ、半導体フラット基板の少なくとも1つの表面を構造化して表面に窪みを形成するステップ、半導体フラット基板の表面をガラス系フラット基板に接合することにより、半導体フラット基板の構造化表面をガラス系フラット表面の表面と一体化させて少なくとも部分的にそれで覆うステップ、ガラス系材料の少なくとも一部分の領域が半導体フラット基板の構造化表面の窪みにキャストされるように、接合フラット基板をテンパー処理するステップ、半導体フラット基板の構造化表面に同一平面上で接合された表面をガラス系フラット基板が備えるように、少なくとも再固化ガラス系フラット基板から材料を除去するステップの組合せを特徴とする。
【選択図】図１
【選択図】図１
Description
【技術分野】
【０００１】
本発明は、ガラス系材料からなるフラット基板を構造化する方法に関する。
【背景技術】
【０００２】
現代のマイクロエレクトロニクスまたはマイクロメカニクスにおける材料として、ガラスまたはガラス系材料は、半導体材料の熱膨張係数に匹敵する低い熱膨張係数をもつ点で、他の材料よりも、とくにプラスチックよりも、多くの利点を有するうえに、大きな機械的および化学的安定性をも備えている。その結果として、これらの材料は、多くの技術分野でかなり重要視されるようになってきた。
【０００３】
しかしながら、ガラスをマイクロ構造化するのに利用可能なエッチング方法には、これまであまり好適でないものしかなかったので、技術的に興味深い製品、とくに、ガラス製のマイクロメカニカル部品およびマイクロエレクトロニック部品の製造には、とりわけ、大きな制約が存在する。したがって、現在のところ、鋸引き、研削、研磨、掻落し、超音波、またはサンドブラストのような機械的方法だけが利用される。その結果として、ガラスを構造化することのできる可能性は、かなり抑えられている。しかしながら、これらの従来の加工方法を用いた場合、マイクロメートル領域において、とくにサブマイクロメートル領域において、半導体部品技術に要求される必要精度でガラスを構造化することは不可能である。
【０００４】
構造化にはこうした大きな制約があるため、マイクロ構造体を作製するための現在知られているいずれの方法においても、プラスチックが使用されている。たとえば、DE 43 07 869 A1には、成形インサートを利用して、プラスチック材料または焼結材料でマイクロ構造体を成形する方法が記載されている。マイクロ構造化成形インサートは、微細精密機械加工による付加的または除去的構造化を利用して、金属、セラミックス、ガラス、石、または単結晶性材料からなる固形体から作製される。次に、成形インサートを自由流動性材料で満たし、カバーし、硬化後、材料を成形インサートから分離する。しかしながら、このようにして作製されるマイクロ構造体にも、高い熱膨張係数を有するうえにガラス系材料と比較して機械的および化学的安定性をほとんど備えてない材料から作製されるという欠点がある。
【０００５】
WO 97/19027 A1には、生体サンプル材料が配置されるトラフ構造を有するベース基板およびその製造方法が記載されている。ベース基板を構造化するために、容易に成形できるように加熱し、所要の温度に達したら、非変形性材料からなるスタンプユニットをベース基板に適用する。次に、ベース基板を冷却し、スタンプユニットを除去する。ここに記載されている方法を用いてガラス系材料からなるベース基板を成形することも可能であるが、この方法では、まったく同一の支持体上に局所的に要求される性質に応じたガラスとシリコンの任意の領域の組合せを得ることはできない。
【０００６】
ガラスを取扱う際の技術的制約の打開策を見いだせば、シリコンとガラスの複合材料が主要な役割を果たす新しい応用分野が開かれるであろう。そのような複合要素を用いれば、両方の材料の補完的性質を利用することができるであろう。たとえば、シリコンと比較して、ガラスは、非常に低い電気伝導率および熱伝導率を有しているが、シリコンとは異なり、可視波長域で光透過性である。
【０００７】
さらに、シリコンに加えて、ガラスまたはガラス系材料は、マイクロメカニカル部品の実現に重要な役割を果たす。とくに、ウェハレベルでの部品の封入に関連して、ガラスは、絶縁材料として利用されることが多い。しかしこの場合にもまた、マイクロ構造化の際に上記の制約に直面する。
【０００８】
先行技術の方法では、マイクロ領域およびサブマイクロ領域で幾何学形状を横方向に自由に所定の寸法に合わせることのできる精密構造を、シリコンなどの半導体およびガラスから製造することはできない。しかしながら、まったく同一の支持体上でガラスとシリコンの任意の領域を組合せることができるように、とくに、局所的に要求される性質に応じて所定の寸法に合わせるために、このことが望まれる。
【発明の開示】
【０００９】
発明の概要
本発明の目的は、ガラスまたはガラス系材料、好ましくは、マイクロ領域およびサブマイクロ領域の構造寸法を有するフラット基板の形態のガラスまたはガラス系材料に対して、ほとんど任意の所望の構造化を行うことができるように、ガラス系材料からなるフラット基板を構造化する方法を提供することである。とくに、材料のガラスは、加工性および半導体材料としての使用範囲に関して、マイクロエレクトロニクスにおいてもマイクロメカニクスにおいても同等な重要性をもつはずである。この方法は、このようにして構造化されるガラス系フラット基板の正確でかつできるかぎり費用効率のよい製造を可能にするものでなければならない。さらに、この方法は、半導体基板とガラス系フラット基板との十分な接触および所望の方法による複合形態での構造化を可能にするものでなければならない。
【００１０】
本発明の目的にかなった解決法を請求項1に示す。請求項21に記載の内容は、この方法を用いて製造および構造化されたガラス系フラット基板である。さらに、この方法を用いて製造可能な製品の好ましい使用を示す。従属請求項および説明(とくに図面に関連した説明)の内容は、本発明の概念をさらに発展させた特徴に関する。
【００１１】
本発明の方法では、半導体加工で用いられる従来の成形法を利用する。たとえば、成形法、とくに単結晶性シリコンの成形法は、半導体技術に広く普及しており、標準的な方法である。リソグラフィー法と、湿式化学的等方性および異方性エッチング法ならびに種々のドライエッチング法とを組合せれば、実際上任意の構造化シリコン表面を製造できる多くの可能性が得られる。半導体技術で大量使用すれば、これらの費用効率が向上する。
【００１２】
以下の本発明の方法の目標は、半導体技術でうまく利用されている構造化法をガラスまたはガラス系材料に応用できるようにすることである。本発明の方法は、以下のプロセスステップを含む。
【００１３】
最初に、たとえばシリコンウェハの形態で、半導体材料からなる半導体フラット基板を提供する。この基板を先行技術の方法により後続のステップで構造化する。たとえば、シリコン基板、好ましくは単結晶性ウェハに適用された感光性ワニス中にディジタル構造または連続構造を従来のリソグラフィー法により転写する。ディジタル構造を転写する標準的方法は、半導体産業で慣用される密着露光または投影露光である。その結果、グレイトーンリソグラフィーを用いてほとんど任意の造形表面を画像化することさえ可能である。露光後、未露光ワニス領域を現像液中で除去する。エッチング法によりワニスのトポグラフィーをシリコン中に転写する。利用可能なエッチング法は、湿式化学的エッチング法(KOH法)およびとくにプラズマエッチング法(プラズマエッチング、反応性イオンエッチング(RIE))である。いずれの方法を用いても、サブマイクロメートル領域の構造寸法を有する比較的深い構造を作製することが可能である。
【００１４】
次に、半導体フラット基板の表面をガラス系フラット基板に密着接合し、半導体フラット基板の構造化表面を、ガラス系フラット基板の表面に、少なくとも部分的にそれを覆うように接合する。陽極接合は、2枚のフラット基板を堅固に密着接合して2つのフラット表面間に気密結合を形成するのにとくに適している。
【００１５】
2枚のきわめてフラットな基板(通常、金属基板と絶縁体基板とを含む)をいわゆる「ホットプレート」上で加熱する陽極接合は、1960年代の終わりから知られている。以上に記載の例では、半導体基板とガラス系基板を接合する。さらに、1000Vまでの電圧を2枚のフラット基板間に印加する。負極がガラス系基板に位置する場合、ガラスマトリックス中の移動性陽イオンはカソードの方向にさまよう。不動性つまり静止した酸素イオンは、半導体との境界に負に荷電した空間領域を形成する。一方では、生じた静電力により2つの基板表面間で密着が起こる。他方では、半導体フラット基板(たとえばシリコンウェハ)とガラスとの境界の強力な電界により電気化学反応が起こり、その過程で境界に酸化物が形成される。この酸化物が2枚の基板を接合する。シリコンとガラスの陽極接合では、熱膨張係数の点でシリコンとの適合性が高いボロンシリケートガラス(PyrexTM、BorofloatTM)がガラス系フラット基板として利用される。しかしながら、この方法では、ディスク形態で存在する2種の材料が互いに積重ねられる(1回または複数回)。
【００１６】
次に、結合されたフラット基板をテンパー処理することにより、あらかじめ構造化された半導体フラット基板からガラス系フラット基板上への実際の構造転写ステップを行う。ガラス温度TGを超える塑性領域までガラス系材料を加熱するファーネスステップの過程で、ガラス材料は、半導体フラット基板中の構造開口つまり窪みを満たす。密着結合された2枚のフラット基板の符号する冷却を行うが、熱膨張係数が同等であるかさらには同一であるために最小の熱張力を生じるにすぎないかまたはまったく生じない。その後、ガラス系フラット基板は、フラット半導体構造をネガ型の形態で備える。
【００１７】
次に、この加工ステップの終了後に複合フラット基板が形成されるように、ガラス系フラット基板の表面をあらかじめ構造化された半導体表面まで研削し、そしてたとえば化学的機械的研磨により研磨する。これにより、半導体材料、とくに単結晶性シリコンを用いたときにしかこれまで得ることのできなかった構造寸法を有するガラスまたはガラス系材料が形成される。
【００１８】
さらに有利な加工ステップでは、次に、過剰の半導体材料(たとえばシリコン)をも研削および研磨により除去するように半導体フラット基板の背面を加工する。このようにすると、ある領域は半導体材料からなり他の領域はガラス系材料からなる基板が得られる。
【００１９】
さらに、たとえば、ガラス基板中に細い穴または貫通孔を設けるために、さらなるエッチングプロセスで半導体材料を除去することができる。貫通孔を正確に開けるために、つまり対応する開口輪郭を得るために、続いて、さらなる機械的研削および研磨ステップを行うことも可能である。
【００２０】
加熱状態のガラスの流動性を利用することにより、たとえばシリコンマスターの形態の構造化半導体フラット基板からガラス系材料に表面トポグラフィーを正確に転写することが可能であり、これにより、製造上および精度に関してかなりの利点が得られる。たとえば、シリコン技術の利点(サブμm領域までの正確な成形法、多種多様な構造化の可能性)をガラスの良好な材料特性と組合せることができる。
【００２１】
もとの半導体フラット基板の構造高さが十分に大きくかつ適切なガラス流動法を用いてガラス系フラット基板中に完全に転写されるならば、新しい複合基板を完全に貫通して延在する領域を作製することができる。面積分布に依存して、シリコンダクトを有するガラスウェハまたはガラスウィンドウを有するシリコンウェハをこのように作製することができる。
【００２２】
ここでとくに重要な点は、2種の材料、たとえば、シリコンとガラス(Pyrex（登録商標）、Tempax（登録商標）、またはBorofloatガラスのようなボロンシリケートガラス)の非常に良好な熱的適合性である。シリコンとPyrex（登録商標）ガラスの熱膨張係数はほとんど完全に一致するので、熱的に均一な基板を作製することができる。とくに、熱誘起応力から生じる影響、たとえば、基板が亀裂を生じたり変形したりする傾向は、見られない。
【００２３】
2枚の基板の厚さは、通常、0.1mmと1mmの間である。半導体フラット基板およびガラス系フラット基板のセグメント化の横方向の幾何学形状は、基本的にはなんら制約されないことを指摘しておく。異なる材料の領域は、連続的であっても連続的でなくてもよい。領域の最小の寸法は、主要な半導体構造化法の精度およびウェハまたはチップの機械的安定性に依存する。異方性ドライエッチング(「深いRIE」)を用いると、シリコン構造で10:1のアスペクト比(高さ:幅)を得ることができるので、たとえば、500μmの厚さを有するガラスウェハ中に50μmの直径を有する貫通孔または穴を形成することができる。しかしながら、最も微細なガラス構造は、たとえば、細孔エッチングによりシリコン中にエッチングすることのできる非常に微細な穴よりも小さい寸法をもちうる。
【００２４】
図面の簡単な説明
添付の図面を参照し、好ましい実施形態を用いて、本発明について以下でより明確に例示するが、本発明の概念の範囲または精神を限定しようとするものではない。
【００２５】
本発明の実施方法、商業上の利用可能性
本発明の方法のステップのフロー図を図1に示す。図1a〜1fには、ガラス系フラット基板に対応する斜線フラット領域が示されている。黒色フラット領域は、好ましくは所定の方法で構造化された半導体フラット基板に関する。
【００２６】
図1aでは、すでにあらかじめ構造化された半導体フラット基板上にガラス系フラット基板を陽極接合により密着接合させる。このようにして、2枚のフラット基板は、半導体フラット基板の表面内の窪みの幾何学形状により与えられた中間領域を囲む。有利には、図1aによる陽極接合に続くテンパー処理ステップ(図1b)で、ガラス温度以上に加熱されたガラス系フラット基板があらかじめ構造化された半導体フラット基板の構造開口中に完全に拡がるように、真空条件下で2枚のフラット基板の接合を行う。好ましくはファーネス法により行われるテンパー処理ステップを、常圧条件下または高圧条件下で行う。塑性ガラス材料を構造開口中に押込む駆動力は基本的には構造開口内部に閉じ込められた真空であるが、テンパー処理用ファーネス内部に存在するそれぞれの過圧条件によりプロセスを支援することができる。しかしながら、一定温度および対応するプロセス時間において、ガラス系フラット基板の材料特性は、構造形成の特徴および精度に決定的な影響を及ぼす。
【００２７】
こうして密着係合された2枚のフラット基板を符号するように冷却した後、研削法および/または研磨法を用いて材料を除去する。後続の適用方法に依存して、図1cのように、構造化半導体領域をできるかぎり微細に含有するガラス系フラット基板が得られるように半導体フラット基板を下側から除去するか、または図1dのプロセスステップに従って、ガラス系フラット表面が半導体フラット表面の構造化表面と同一平面上にくるようにガラス系フラット基板を上側から除去する(図1d参照)。
【００２８】
最後に、構造化領域を越えて突出するそれぞれのフラット基板の部分を除去するさらなる材料除去プロセスの結果を図1eに示す(図1c、1d参照)。この段階で、多数の半導体貫通孔によって完全に貫通した非常に微細に構造化されたガラス系フラット基板が得られる。以下で説明するように、そのようなタイプの複合部品は、マイクロエレクトロニック部品の電気接触に利用することができる。
【００２９】
図1に示される半導体材料領域を除去するエッチングプロセスの後で形成された穿孔つまり完全貫通孔を備えたガラス系フラット基板を図1fに示す。
【００３０】
図中1fに示されるエッチングプロセスによる構造化半導体フラット基板の完全除去の代替手段として、2枚のフラット基板間に適切な分離層を配置して、たとえば、テンパー処理ステップに続いて冷却を行った後、2枚のフラット基板を完全に分離することもできる。このように、適切な分離層を配置することにより、あらかじめ構造化された半導体フラット基板の再利用を実現することが可能であり、これによりプロセスコストをかなり削減することができる。この目的のために、2枚のフラット基板を接合する前に、2枚のフラット基板間に1層または複数層の分離層を配置する必要がある。基本的に、以下のようにいくつかの方法でこれを行うことが可能である。
【００３１】
a) シリコンへのガラスの接着を防止するカーボンコーティング(ダイヤモンドコーティングまたはダイヤモンド様コーティング、SiCコーティングも可)をシリコンウェハなどの半導体フラット基板上に適用する。ウェハ縁で2つのウェハを真空密に接合する半田リングによりシリコンウェハとガラスウェハの接合を行う。半田はガラスが流動するプロセス温度で流体になるが、コーティングつまりカーボンコーティングの施されていないガラスのウェッティングは少ないので、ウェハ間への半田の浸透は防止される。2つのウェハの分離は、純粋に機械的に行うか、またはエッチングを利用して半田リングを除去することにより行うか、または2枚の基板間の酸化プロセス(約400〜500℃)を利用してカーボンコーティングを除去することにより行うことができる。この分離層の状態によっては、シリコンウェハをさらに使用する前に、これらのコーティングを再度適用しなければならないこともある。
【００３２】
b) タンタルなどの適切な金属からなる接着促進コーティングをシリコンウェハに適用する。スズなどの他の金属をこのコーティング上に適用する。スズもまた、シリコンへのガラスの接着を防止し、ガラス流動プロセス時、流体である。2つのウェハの分離は、スズの融点を超える追加のテンパー処理ステップで純粋に機械的に行うか、またはシリコンおよびガラスに対して選択的に金属をエッチング除去することにより行うことができる。
【００３３】
c) (たとえば、陽極接合により)ガラスウェハに直接接合される第2のコーティングをシリコンウェハ上に適用する。例は、シリコン、チタン、アルミニウム、またはタンタルである。全プロセスの最後に、エッチングによりガラスまたはシリコンに対してして選択的にこの犠牲コートを除去する。もとのシリコンウェハが攻撃されないように、適切なコーティング(たとえば、窒化ケイ素、炭化ケイ素)をウェハに施すこともできる。
【００３４】
適切な分離層を用いれば、シリコンウェハを複数回再利用できるように製造プロセスを改良することができる。状況によっては、再使用する前に分離層を再度適用しなければならない。最後に、完全貫通孔を得るために、シリコンウェハを除去した後に得られた構造化ガラスウェハを背面から研磨する必要がある。これらの貫通孔は、さらなるプロセスで、たとえば、ガルバニックに金属で満たすことができる。
【００３５】
マイクロエレクトロニクスおよびマイクロシステム技術では、一般に、チップの縁に位置するパッドを用いて電気接触が行われる。しかしながら、いくつかの用途では、これは欠点を有するので、望ましくない。たとえば、以下の理由が挙げられる。
【００３６】
・ 電気的な理由。たとえば、低容量信号の場合または高周波信号の場合、信号損失を減少させる目的で。電気ダクトを用いれば、縁を介して接続するよりも、小さい直列抵抗、より低い散乱能、より低い誘導率が得られる。
【００３７】
・ スペース上の理由。このことは、とくに、複数のチップのアレイをシームレスに集積しなければならないシステム、たとえば、大表面ディテクターアレイまたはマイクロミラーアレイにあてはまる。これらの場合には、パッド領域を内部のチップ上に収容しなければならない。単一部品の場合、たとえば、医療用マイクロプローブ(刺激用または位置決め用の電極)の場合も、スペースの問題を生じることが多い。
【００３８】
・ 複数の機能性チップを互いに積重ねてスタックを形成する場合。たとえば、上端レベルをセンサー(たとえば、光学センサー)から構成し、下側チップに信号処理用電子部品を配置することができる。
【００３９】
・ サンプルカードは、チップ、ウェハ、またはプリント板の自動化電気試験を行うためのマイクロコンタクトアレイからなる。この場合、電気的な理由で、大きいサンプルカードのときにはさらにスペース上の理由で、貫通接触が望ましい。
【００４０】
これらの場合、チップを貫通する貫通接触は、本発明の方法で加工されたガラス基板を用いて実施可能な一選択肢である。
【００４１】
電気接点(黒色領域)を散在させて加工されたガラスウェハ(白色領域)の図解上面図を図2に示す。そのようなタイプの構造は、図1eに記載のプロセスステップで得られる。ガラスウェハを貫通する電気接点は、高導電性シリコン(分離層を用いないプロセス)または金属(分離層を用いるプロセスおよびそれに続くガラスウェハ内部の自由貫通孔へのプレーティングアップ)から構成することができる。
【００４２】
このようにして構造化した基板を高周波領域1〜100GHzのマイクロメカニカル部品の作製に使用することはとくに有利であると思われる。この具体例を図3a)およびb)に示す。この例では、電気ダクトを有するガラス基板上にマイクロメカニカル部品(マイクロメカニカルスイッチ)を設置する(図3a)。全製造プロセスの最後に、半田プロセスにより全構造を気密封入する。この際、2つのウェハ間にも電気接点が形成される。このほか、電気接点を蓋に配置することもできる(図3b)。
【００４３】
図2に示される電気接点領域は、熱の選択的除去にも役立つ。ガラス基板中の特定の領域で熱を除去しなければならない用途で、使用可能である。このように、シリコンダクトまたは金属ダクトは、熱伝導路として役立つ。
【００４４】
絶縁された電気ダクトが得られるようにリング形ガラス領域(白色領域)を備えたシリコンウェハ(黒色領域)の好ましい実施形態を図4に示す。そのようなタイプの構造体は、図1eに記載のプロセスステップの一部分として改変された形態で得ることもできる。電気的、熱的、または光学的な理由から特定の領域でガラスを利用するようなタイプのシリコンウェハは、以下のような多種多様な用途に適している。
【００４５】
・ 断熱領域を有するシリコンウェハ
この用途に適しているのは、図1dまたは1eに記載の構造である。シリコンウェハ上の断熱領域は、熱電対列、ボロメーター、またはパイロ電気センサーなどの熱センサーでとくに必要とされる。これまで、これらのタイプのセンサーについては、確実な断熱を行うために、チップ中またはチップ上に膜構造が形成された。しかしながら、安定性の点で、これらのセンサーは、高い機械的応力に暴露される領域での使用に適していなかった。
【００４６】
・ 絶縁領域を有するシリコンウェハ
この場合にも、図1dまたは1eに記載の構造が使用可能である。とくに、高いQファクターを有する受動高周波部品(たとえば、誘導性部品)またはMEMS部品をガラス領域に配置することができる。純粋なシリコン基板上では、基板が損失するため、高いQファクターを達成することができない。
【００４７】
・ 光学ウインドウを有するシリコンウェハ
この場合、図1cまたは1eに記載の構造を利用することができる。たとえば、特殊な形状を有する光コリメーターまたは狭い開口を有するコリメーターアレイに使用することが可能である。
【００４８】
一般的には、事前にウェハレベルで気密結合を形成することは、マイクロシステム技術における重要なトピックである。いずれにせよ、有害な周囲条件から可動性マイクロ構造を、最良のケースでは、ウェハレベルで保護しなければならない。ウェハレベルでの封入にかかるコストの面のほかに、所要の逐次プロセスにおける保護が重要な役割を果たす。さらに、気密封止を必要とすることが多いので、封止領域下における電気ダクトの問題の発生は避けがたい。これに関連して、本発明の方法を用いれば、マイクロエレクトロニック部品の封入に関し、CSP技術(チップサイドパッケージング)が支援される。
【００４９】
シリコンセンサーの場合、ガラス半田に基づく方法は満足すべきものであることが実証されているが、それは約400℃のプロセス温度を必要とする。この温度は、たとえば、金属マイクロ素子の場合、明らかに高すぎる。さらに、ガラス半田に基づく接合方法は、比較的低いトポグラフィー(約O.5μm)を封止するのに適しているにすぎない。
【００５０】
一方、半田付けを行えば、250〜300℃未満の温度で気密接合を形成することができる。しかしながら、この場合、利用可能な絶縁材料およびその製造可能な厚さでは大きな容量結合の問題の発生は避けがたい。このため、そのようなダクトは、実際上、高周波用のマイクロメカニカル部品の製造には適していない。基板または蓋を貫通するダクトを使用したときだけ、ダクトの十分な分離が可能である。
【００５１】
すでに述べた側面のほかに、完成チップの取扱い性が改良されることも、ダクトの作製のおかげである。とくに、そのような方法で組立てられた部品はまた、フリップチッププロセスでの使用、またはSMD部品などとしてプリント板に配設する際のチップの直接的使用にさえも、適している。
【００５２】
結論として、本発明の方法を用いれば、複数の単一構造化ガラス系フラット基板を並行して製造することが可能であり、さらにバッチプロセスで行うことも可能であり、したがって、本発明の方法は工業的大量生産にとくに適していることを指摘しておく。
【図面の簡単な説明】
【００５３】
【図１】構造化ガラス系フラット基板を作製するための本発明の方法のフロー図を示している。
【図２】電気ダクトを有するガラス系フラット基板の上面図を示している。
【図３】加工されたガラス系フラット基板の応用例を示している。
【図４】絶縁された電気ダクトを有する半導体フラット基板の上面図を示している。
【０００１】
本発明は、ガラス系材料からなるフラット基板を構造化する方法に関する。
【背景技術】
【０００２】
現代のマイクロエレクトロニクスまたはマイクロメカニクスにおける材料として、ガラスまたはガラス系材料は、半導体材料の熱膨張係数に匹敵する低い熱膨張係数をもつ点で、他の材料よりも、とくにプラスチックよりも、多くの利点を有するうえに、大きな機械的および化学的安定性をも備えている。その結果として、これらの材料は、多くの技術分野でかなり重要視されるようになってきた。
【０００３】
しかしながら、ガラスをマイクロ構造化するのに利用可能なエッチング方法には、これまであまり好適でないものしかなかったので、技術的に興味深い製品、とくに、ガラス製のマイクロメカニカル部品およびマイクロエレクトロニック部品の製造には、とりわけ、大きな制約が存在する。したがって、現在のところ、鋸引き、研削、研磨、掻落し、超音波、またはサンドブラストのような機械的方法だけが利用される。その結果として、ガラスを構造化することのできる可能性は、かなり抑えられている。しかしながら、これらの従来の加工方法を用いた場合、マイクロメートル領域において、とくにサブマイクロメートル領域において、半導体部品技術に要求される必要精度でガラスを構造化することは不可能である。
【０００４】
構造化にはこうした大きな制約があるため、マイクロ構造体を作製するための現在知られているいずれの方法においても、プラスチックが使用されている。たとえば、DE 43 07 869 A1には、成形インサートを利用して、プラスチック材料または焼結材料でマイクロ構造体を成形する方法が記載されている。マイクロ構造化成形インサートは、微細精密機械加工による付加的または除去的構造化を利用して、金属、セラミックス、ガラス、石、または単結晶性材料からなる固形体から作製される。次に、成形インサートを自由流動性材料で満たし、カバーし、硬化後、材料を成形インサートから分離する。しかしながら、このようにして作製されるマイクロ構造体にも、高い熱膨張係数を有するうえにガラス系材料と比較して機械的および化学的安定性をほとんど備えてない材料から作製されるという欠点がある。
【０００５】
WO 97/19027 A1には、生体サンプル材料が配置されるトラフ構造を有するベース基板およびその製造方法が記載されている。ベース基板を構造化するために、容易に成形できるように加熱し、所要の温度に達したら、非変形性材料からなるスタンプユニットをベース基板に適用する。次に、ベース基板を冷却し、スタンプユニットを除去する。ここに記載されている方法を用いてガラス系材料からなるベース基板を成形することも可能であるが、この方法では、まったく同一の支持体上に局所的に要求される性質に応じたガラスとシリコンの任意の領域の組合せを得ることはできない。
【０００６】
ガラスを取扱う際の技術的制約の打開策を見いだせば、シリコンとガラスの複合材料が主要な役割を果たす新しい応用分野が開かれるであろう。そのような複合要素を用いれば、両方の材料の補完的性質を利用することができるであろう。たとえば、シリコンと比較して、ガラスは、非常に低い電気伝導率および熱伝導率を有しているが、シリコンとは異なり、可視波長域で光透過性である。
【０００７】
さらに、シリコンに加えて、ガラスまたはガラス系材料は、マイクロメカニカル部品の実現に重要な役割を果たす。とくに、ウェハレベルでの部品の封入に関連して、ガラスは、絶縁材料として利用されることが多い。しかしこの場合にもまた、マイクロ構造化の際に上記の制約に直面する。
【０００８】
先行技術の方法では、マイクロ領域およびサブマイクロ領域で幾何学形状を横方向に自由に所定の寸法に合わせることのできる精密構造を、シリコンなどの半導体およびガラスから製造することはできない。しかしながら、まったく同一の支持体上でガラスとシリコンの任意の領域を組合せることができるように、とくに、局所的に要求される性質に応じて所定の寸法に合わせるために、このことが望まれる。
【発明の開示】
【０００９】
発明の概要
本発明の目的は、ガラスまたはガラス系材料、好ましくは、マイクロ領域およびサブマイクロ領域の構造寸法を有するフラット基板の形態のガラスまたはガラス系材料に対して、ほとんど任意の所望の構造化を行うことができるように、ガラス系材料からなるフラット基板を構造化する方法を提供することである。とくに、材料のガラスは、加工性および半導体材料としての使用範囲に関して、マイクロエレクトロニクスにおいてもマイクロメカニクスにおいても同等な重要性をもつはずである。この方法は、このようにして構造化されるガラス系フラット基板の正確でかつできるかぎり費用効率のよい製造を可能にするものでなければならない。さらに、この方法は、半導体基板とガラス系フラット基板との十分な接触および所望の方法による複合形態での構造化を可能にするものでなければならない。
【００１０】
本発明の目的にかなった解決法を請求項1に示す。請求項21に記載の内容は、この方法を用いて製造および構造化されたガラス系フラット基板である。さらに、この方法を用いて製造可能な製品の好ましい使用を示す。従属請求項および説明(とくに図面に関連した説明)の内容は、本発明の概念をさらに発展させた特徴に関する。
【００１１】
本発明の方法では、半導体加工で用いられる従来の成形法を利用する。たとえば、成形法、とくに単結晶性シリコンの成形法は、半導体技術に広く普及しており、標準的な方法である。リソグラフィー法と、湿式化学的等方性および異方性エッチング法ならびに種々のドライエッチング法とを組合せれば、実際上任意の構造化シリコン表面を製造できる多くの可能性が得られる。半導体技術で大量使用すれば、これらの費用効率が向上する。
【００１２】
以下の本発明の方法の目標は、半導体技術でうまく利用されている構造化法をガラスまたはガラス系材料に応用できるようにすることである。本発明の方法は、以下のプロセスステップを含む。
【００１３】
最初に、たとえばシリコンウェハの形態で、半導体材料からなる半導体フラット基板を提供する。この基板を先行技術の方法により後続のステップで構造化する。たとえば、シリコン基板、好ましくは単結晶性ウェハに適用された感光性ワニス中にディジタル構造または連続構造を従来のリソグラフィー法により転写する。ディジタル構造を転写する標準的方法は、半導体産業で慣用される密着露光または投影露光である。その結果、グレイトーンリソグラフィーを用いてほとんど任意の造形表面を画像化することさえ可能である。露光後、未露光ワニス領域を現像液中で除去する。エッチング法によりワニスのトポグラフィーをシリコン中に転写する。利用可能なエッチング法は、湿式化学的エッチング法(KOH法)およびとくにプラズマエッチング法(プラズマエッチング、反応性イオンエッチング(RIE))である。いずれの方法を用いても、サブマイクロメートル領域の構造寸法を有する比較的深い構造を作製することが可能である。
【００１４】
次に、半導体フラット基板の表面をガラス系フラット基板に密着接合し、半導体フラット基板の構造化表面を、ガラス系フラット基板の表面に、少なくとも部分的にそれを覆うように接合する。陽極接合は、2枚のフラット基板を堅固に密着接合して2つのフラット表面間に気密結合を形成するのにとくに適している。
【００１５】
2枚のきわめてフラットな基板(通常、金属基板と絶縁体基板とを含む)をいわゆる「ホットプレート」上で加熱する陽極接合は、1960年代の終わりから知られている。以上に記載の例では、半導体基板とガラス系基板を接合する。さらに、1000Vまでの電圧を2枚のフラット基板間に印加する。負極がガラス系基板に位置する場合、ガラスマトリックス中の移動性陽イオンはカソードの方向にさまよう。不動性つまり静止した酸素イオンは、半導体との境界に負に荷電した空間領域を形成する。一方では、生じた静電力により2つの基板表面間で密着が起こる。他方では、半導体フラット基板(たとえばシリコンウェハ)とガラスとの境界の強力な電界により電気化学反応が起こり、その過程で境界に酸化物が形成される。この酸化物が2枚の基板を接合する。シリコンとガラスの陽極接合では、熱膨張係数の点でシリコンとの適合性が高いボロンシリケートガラス(PyrexTM、BorofloatTM)がガラス系フラット基板として利用される。しかしながら、この方法では、ディスク形態で存在する2種の材料が互いに積重ねられる(1回または複数回)。
【００１６】
次に、結合されたフラット基板をテンパー処理することにより、あらかじめ構造化された半導体フラット基板からガラス系フラット基板上への実際の構造転写ステップを行う。ガラス温度TGを超える塑性領域までガラス系材料を加熱するファーネスステップの過程で、ガラス材料は、半導体フラット基板中の構造開口つまり窪みを満たす。密着結合された2枚のフラット基板の符号する冷却を行うが、熱膨張係数が同等であるかさらには同一であるために最小の熱張力を生じるにすぎないかまたはまったく生じない。その後、ガラス系フラット基板は、フラット半導体構造をネガ型の形態で備える。
【００１７】
次に、この加工ステップの終了後に複合フラット基板が形成されるように、ガラス系フラット基板の表面をあらかじめ構造化された半導体表面まで研削し、そしてたとえば化学的機械的研磨により研磨する。これにより、半導体材料、とくに単結晶性シリコンを用いたときにしかこれまで得ることのできなかった構造寸法を有するガラスまたはガラス系材料が形成される。
【００１８】
さらに有利な加工ステップでは、次に、過剰の半導体材料(たとえばシリコン)をも研削および研磨により除去するように半導体フラット基板の背面を加工する。このようにすると、ある領域は半導体材料からなり他の領域はガラス系材料からなる基板が得られる。
【００１９】
さらに、たとえば、ガラス基板中に細い穴または貫通孔を設けるために、さらなるエッチングプロセスで半導体材料を除去することができる。貫通孔を正確に開けるために、つまり対応する開口輪郭を得るために、続いて、さらなる機械的研削および研磨ステップを行うことも可能である。
【００２０】
加熱状態のガラスの流動性を利用することにより、たとえばシリコンマスターの形態の構造化半導体フラット基板からガラス系材料に表面トポグラフィーを正確に転写することが可能であり、これにより、製造上および精度に関してかなりの利点が得られる。たとえば、シリコン技術の利点(サブμm領域までの正確な成形法、多種多様な構造化の可能性)をガラスの良好な材料特性と組合せることができる。
【００２１】
もとの半導体フラット基板の構造高さが十分に大きくかつ適切なガラス流動法を用いてガラス系フラット基板中に完全に転写されるならば、新しい複合基板を完全に貫通して延在する領域を作製することができる。面積分布に依存して、シリコンダクトを有するガラスウェハまたはガラスウィンドウを有するシリコンウェハをこのように作製することができる。
【００２２】
ここでとくに重要な点は、2種の材料、たとえば、シリコンとガラス(Pyrex（登録商標）、Tempax（登録商標）、またはBorofloatガラスのようなボロンシリケートガラス)の非常に良好な熱的適合性である。シリコンとPyrex（登録商標）ガラスの熱膨張係数はほとんど完全に一致するので、熱的に均一な基板を作製することができる。とくに、熱誘起応力から生じる影響、たとえば、基板が亀裂を生じたり変形したりする傾向は、見られない。
【００２３】
2枚の基板の厚さは、通常、0.1mmと1mmの間である。半導体フラット基板およびガラス系フラット基板のセグメント化の横方向の幾何学形状は、基本的にはなんら制約されないことを指摘しておく。異なる材料の領域は、連続的であっても連続的でなくてもよい。領域の最小の寸法は、主要な半導体構造化法の精度およびウェハまたはチップの機械的安定性に依存する。異方性ドライエッチング(「深いRIE」)を用いると、シリコン構造で10:1のアスペクト比(高さ:幅)を得ることができるので、たとえば、500μmの厚さを有するガラスウェハ中に50μmの直径を有する貫通孔または穴を形成することができる。しかしながら、最も微細なガラス構造は、たとえば、細孔エッチングによりシリコン中にエッチングすることのできる非常に微細な穴よりも小さい寸法をもちうる。
【００２４】
図面の簡単な説明
添付の図面を参照し、好ましい実施形態を用いて、本発明について以下でより明確に例示するが、本発明の概念の範囲または精神を限定しようとするものではない。
【００２５】
本発明の実施方法、商業上の利用可能性
本発明の方法のステップのフロー図を図1に示す。図1a〜1fには、ガラス系フラット基板に対応する斜線フラット領域が示されている。黒色フラット領域は、好ましくは所定の方法で構造化された半導体フラット基板に関する。
【００２６】
図1aでは、すでにあらかじめ構造化された半導体フラット基板上にガラス系フラット基板を陽極接合により密着接合させる。このようにして、2枚のフラット基板は、半導体フラット基板の表面内の窪みの幾何学形状により与えられた中間領域を囲む。有利には、図1aによる陽極接合に続くテンパー処理ステップ(図1b)で、ガラス温度以上に加熱されたガラス系フラット基板があらかじめ構造化された半導体フラット基板の構造開口中に完全に拡がるように、真空条件下で2枚のフラット基板の接合を行う。好ましくはファーネス法により行われるテンパー処理ステップを、常圧条件下または高圧条件下で行う。塑性ガラス材料を構造開口中に押込む駆動力は基本的には構造開口内部に閉じ込められた真空であるが、テンパー処理用ファーネス内部に存在するそれぞれの過圧条件によりプロセスを支援することができる。しかしながら、一定温度および対応するプロセス時間において、ガラス系フラット基板の材料特性は、構造形成の特徴および精度に決定的な影響を及ぼす。
【００２７】
こうして密着係合された2枚のフラット基板を符号するように冷却した後、研削法および/または研磨法を用いて材料を除去する。後続の適用方法に依存して、図1cのように、構造化半導体領域をできるかぎり微細に含有するガラス系フラット基板が得られるように半導体フラット基板を下側から除去するか、または図1dのプロセスステップに従って、ガラス系フラット表面が半導体フラット表面の構造化表面と同一平面上にくるようにガラス系フラット基板を上側から除去する(図1d参照)。
【００２８】
最後に、構造化領域を越えて突出するそれぞれのフラット基板の部分を除去するさらなる材料除去プロセスの結果を図1eに示す(図1c、1d参照)。この段階で、多数の半導体貫通孔によって完全に貫通した非常に微細に構造化されたガラス系フラット基板が得られる。以下で説明するように、そのようなタイプの複合部品は、マイクロエレクトロニック部品の電気接触に利用することができる。
【００２９】
図1に示される半導体材料領域を除去するエッチングプロセスの後で形成された穿孔つまり完全貫通孔を備えたガラス系フラット基板を図1fに示す。
【００３０】
図中1fに示されるエッチングプロセスによる構造化半導体フラット基板の完全除去の代替手段として、2枚のフラット基板間に適切な分離層を配置して、たとえば、テンパー処理ステップに続いて冷却を行った後、2枚のフラット基板を完全に分離することもできる。このように、適切な分離層を配置することにより、あらかじめ構造化された半導体フラット基板の再利用を実現することが可能であり、これによりプロセスコストをかなり削減することができる。この目的のために、2枚のフラット基板を接合する前に、2枚のフラット基板間に1層または複数層の分離層を配置する必要がある。基本的に、以下のようにいくつかの方法でこれを行うことが可能である。
【００３１】
a) シリコンへのガラスの接着を防止するカーボンコーティング(ダイヤモンドコーティングまたはダイヤモンド様コーティング、SiCコーティングも可)をシリコンウェハなどの半導体フラット基板上に適用する。ウェハ縁で2つのウェハを真空密に接合する半田リングによりシリコンウェハとガラスウェハの接合を行う。半田はガラスが流動するプロセス温度で流体になるが、コーティングつまりカーボンコーティングの施されていないガラスのウェッティングは少ないので、ウェハ間への半田の浸透は防止される。2つのウェハの分離は、純粋に機械的に行うか、またはエッチングを利用して半田リングを除去することにより行うか、または2枚の基板間の酸化プロセス(約400〜500℃)を利用してカーボンコーティングを除去することにより行うことができる。この分離層の状態によっては、シリコンウェハをさらに使用する前に、これらのコーティングを再度適用しなければならないこともある。
【００３２】
b) タンタルなどの適切な金属からなる接着促進コーティングをシリコンウェハに適用する。スズなどの他の金属をこのコーティング上に適用する。スズもまた、シリコンへのガラスの接着を防止し、ガラス流動プロセス時、流体である。2つのウェハの分離は、スズの融点を超える追加のテンパー処理ステップで純粋に機械的に行うか、またはシリコンおよびガラスに対して選択的に金属をエッチング除去することにより行うことができる。
【００３３】
c) (たとえば、陽極接合により)ガラスウェハに直接接合される第2のコーティングをシリコンウェハ上に適用する。例は、シリコン、チタン、アルミニウム、またはタンタルである。全プロセスの最後に、エッチングによりガラスまたはシリコンに対してして選択的にこの犠牲コートを除去する。もとのシリコンウェハが攻撃されないように、適切なコーティング(たとえば、窒化ケイ素、炭化ケイ素)をウェハに施すこともできる。
【００３４】
適切な分離層を用いれば、シリコンウェハを複数回再利用できるように製造プロセスを改良することができる。状況によっては、再使用する前に分離層を再度適用しなければならない。最後に、完全貫通孔を得るために、シリコンウェハを除去した後に得られた構造化ガラスウェハを背面から研磨する必要がある。これらの貫通孔は、さらなるプロセスで、たとえば、ガルバニックに金属で満たすことができる。
【００３５】
マイクロエレクトロニクスおよびマイクロシステム技術では、一般に、チップの縁に位置するパッドを用いて電気接触が行われる。しかしながら、いくつかの用途では、これは欠点を有するので、望ましくない。たとえば、以下の理由が挙げられる。
【００３６】
・ 電気的な理由。たとえば、低容量信号の場合または高周波信号の場合、信号損失を減少させる目的で。電気ダクトを用いれば、縁を介して接続するよりも、小さい直列抵抗、より低い散乱能、より低い誘導率が得られる。
【００３７】
・ スペース上の理由。このことは、とくに、複数のチップのアレイをシームレスに集積しなければならないシステム、たとえば、大表面ディテクターアレイまたはマイクロミラーアレイにあてはまる。これらの場合には、パッド領域を内部のチップ上に収容しなければならない。単一部品の場合、たとえば、医療用マイクロプローブ(刺激用または位置決め用の電極)の場合も、スペースの問題を生じることが多い。
【００３８】
・ 複数の機能性チップを互いに積重ねてスタックを形成する場合。たとえば、上端レベルをセンサー(たとえば、光学センサー)から構成し、下側チップに信号処理用電子部品を配置することができる。
【００３９】
・ サンプルカードは、チップ、ウェハ、またはプリント板の自動化電気試験を行うためのマイクロコンタクトアレイからなる。この場合、電気的な理由で、大きいサンプルカードのときにはさらにスペース上の理由で、貫通接触が望ましい。
【００４０】
これらの場合、チップを貫通する貫通接触は、本発明の方法で加工されたガラス基板を用いて実施可能な一選択肢である。
【００４１】
電気接点(黒色領域)を散在させて加工されたガラスウェハ(白色領域)の図解上面図を図2に示す。そのようなタイプの構造は、図1eに記載のプロセスステップで得られる。ガラスウェハを貫通する電気接点は、高導電性シリコン(分離層を用いないプロセス)または金属(分離層を用いるプロセスおよびそれに続くガラスウェハ内部の自由貫通孔へのプレーティングアップ)から構成することができる。
【００４２】
このようにして構造化した基板を高周波領域1〜100GHzのマイクロメカニカル部品の作製に使用することはとくに有利であると思われる。この具体例を図3a)およびb)に示す。この例では、電気ダクトを有するガラス基板上にマイクロメカニカル部品(マイクロメカニカルスイッチ)を設置する(図3a)。全製造プロセスの最後に、半田プロセスにより全構造を気密封入する。この際、2つのウェハ間にも電気接点が形成される。このほか、電気接点を蓋に配置することもできる(図3b)。
【００４３】
図2に示される電気接点領域は、熱の選択的除去にも役立つ。ガラス基板中の特定の領域で熱を除去しなければならない用途で、使用可能である。このように、シリコンダクトまたは金属ダクトは、熱伝導路として役立つ。
【００４４】
絶縁された電気ダクトが得られるようにリング形ガラス領域(白色領域)を備えたシリコンウェハ(黒色領域)の好ましい実施形態を図4に示す。そのようなタイプの構造体は、図1eに記載のプロセスステップの一部分として改変された形態で得ることもできる。電気的、熱的、または光学的な理由から特定の領域でガラスを利用するようなタイプのシリコンウェハは、以下のような多種多様な用途に適している。
【００４５】
・ 断熱領域を有するシリコンウェハ
この用途に適しているのは、図1dまたは1eに記載の構造である。シリコンウェハ上の断熱領域は、熱電対列、ボロメーター、またはパイロ電気センサーなどの熱センサーでとくに必要とされる。これまで、これらのタイプのセンサーについては、確実な断熱を行うために、チップ中またはチップ上に膜構造が形成された。しかしながら、安定性の点で、これらのセンサーは、高い機械的応力に暴露される領域での使用に適していなかった。
【００４６】
・ 絶縁領域を有するシリコンウェハ
この場合にも、図1dまたは1eに記載の構造が使用可能である。とくに、高いQファクターを有する受動高周波部品(たとえば、誘導性部品)またはMEMS部品をガラス領域に配置することができる。純粋なシリコン基板上では、基板が損失するため、高いQファクターを達成することができない。
【００４７】
・ 光学ウインドウを有するシリコンウェハ
この場合、図1cまたは1eに記載の構造を利用することができる。たとえば、特殊な形状を有する光コリメーターまたは狭い開口を有するコリメーターアレイに使用することが可能である。
【００４８】
一般的には、事前にウェハレベルで気密結合を形成することは、マイクロシステム技術における重要なトピックである。いずれにせよ、有害な周囲条件から可動性マイクロ構造を、最良のケースでは、ウェハレベルで保護しなければならない。ウェハレベルでの封入にかかるコストの面のほかに、所要の逐次プロセスにおける保護が重要な役割を果たす。さらに、気密封止を必要とすることが多いので、封止領域下における電気ダクトの問題の発生は避けがたい。これに関連して、本発明の方法を用いれば、マイクロエレクトロニック部品の封入に関し、CSP技術(チップサイドパッケージング)が支援される。
【００４９】
シリコンセンサーの場合、ガラス半田に基づく方法は満足すべきものであることが実証されているが、それは約400℃のプロセス温度を必要とする。この温度は、たとえば、金属マイクロ素子の場合、明らかに高すぎる。さらに、ガラス半田に基づく接合方法は、比較的低いトポグラフィー(約O.5μm)を封止するのに適しているにすぎない。
【００５０】
一方、半田付けを行えば、250〜300℃未満の温度で気密接合を形成することができる。しかしながら、この場合、利用可能な絶縁材料およびその製造可能な厚さでは大きな容量結合の問題の発生は避けがたい。このため、そのようなダクトは、実際上、高周波用のマイクロメカニカル部品の製造には適していない。基板または蓋を貫通するダクトを使用したときだけ、ダクトの十分な分離が可能である。
【００５１】
すでに述べた側面のほかに、完成チップの取扱い性が改良されることも、ダクトの作製のおかげである。とくに、そのような方法で組立てられた部品はまた、フリップチッププロセスでの使用、またはSMD部品などとしてプリント板に配設する際のチップの直接的使用にさえも、適している。
【００５２】
結論として、本発明の方法を用いれば、複数の単一構造化ガラス系フラット基板を並行して製造することが可能であり、さらにバッチプロセスで行うことも可能であり、したがって、本発明の方法は工業的大量生産にとくに適していることを指摘しておく。
【図面の簡単な説明】
【００５３】
【図１】構造化ガラス系フラット基板を作製するための本発明の方法のフロー図を示している。
【図２】電気ダクトを有するガラス系フラット基板の上面図を示している。
【図３】加工されたガラス系フラット基板の応用例を示している。
【図４】絶縁された電気ダクトを有する半導体フラット基板の上面図を示している。
Claims (25)
- ガラス系材料からなるフラット基板を構造化する方法であって、以下のステップ:
・ 半導体材料からなる半導体フラット基板を提供するステップ、
・ 該半導体フラット基板の少なくとも1つの表面を構造化して該表面に窪みを設けるステップ、
・ 該半導体フラット基板の該構造化表面が該ガラス系フラット表面の表面に少なくとも部分的にそれを覆って接合されるように、該半導体フラット基板の該表面を該ガラス系フラット基板に接合するステップ、
・ 該ガラス系材料の少なくとも一部分が該半導体フラット基板の該構造化表面の該窪みに流入するように、該接合フラット基板をテンパー処理するステップ、
・ 該ガラス系フラット基板が該半導体フラット基板の該構造化表面と同一平面上にある表面をもつように、少なくとも該再固化ガラス系フラット基板から材料を除去するステップ、
の組合せにより行われる、上記方法。 - 前記半導体フラット基板の前記表面と同一平面上にある前記窪みに流入した前記ガラス系材料の少なくとも一部が露出するまで、前記ガラス系フラット基板に接合された前記表面の反対側にある前記半導体フラット基板の表面で半導体材料が除去される、請求項１に記載の方法。
- 前記半導体フラット基板が前記ガラス系フラット基板から分離される、請求項１または２に記載の方法。
- 前記ガラス系基板をエッチング分離することにより前記半導体フラット基板からの前記ガラス系フラット基板の分離が行われる、請求項３に記載の方法。
- 前記2枚のフラット基板間に分離層を設けることにより前記2枚のフラット基板の前記分離が行われる、請求項３に記載の方法。
- 前記2枚のフラット基板を接合する前に、前記分離層が、前記半導体フラット基板の前記構造化表面上に構造を保持するように適用され、かつ熱的および/または化学的作用の過程で破壊されて前記2枚の基板の分離を可能にする犠牲層として設けられる、請求項５に記載の方法。
- 前記基板の融点よりも低い融点を有する金属層が前記分離層として利用される、請求項５または６に記載の方法。
- 酸素および/または熱エネルギーが加えられたときに化学変化する被酸化性層が前記分離層として利用される、請求項５または６に記載の方法。
- カーボンコーティング、ダイヤモンド様層、またはSiCが、前記分離層として利用される、請求項５または６に記載の方法。
- 前記ガラス系材料および前記半導体材料がほとんど同一の熱膨張係数を有する、請求項１〜９のいずれか１項に記載の方法。
- ガラス系材料からなる前記フラット基板がボロンシリケートガラスである、請求項１〜１０のいずれか１項に記載の方法。
- 前記半導体フラット基板がシリコン基板である、請求項１〜１０のいずれか１項に記載の方法。
- 前記半導体フラット基板と前記ガラス系フラット基板との前記接合が陽極接合により行われる、請求項１〜１２のいずれか１項に記載の方法。
- 前記接合プロセス時に負圧が全体に加えられ、該負圧が、前記接合の後、前記半導体フラット基板と前記ガラス系基板の間にある前記半導体フラット基板の前記表面の前記窪み中に保持される、請求項１〜１３のいずれか１項に記載の方法。
- テンパー処理しながら前記ガラス系フラット基板の表面に過圧を作用させることにより、前記半導体フラット基板からの対向分離が行われる、請求項１〜１４のいずれか１項に記載の方法。
- 前記ガラス系材料が前記窪みに完全に充填されたときに前記半導体フラット基板の前記窪み中への前記ガラス系材料の流入が停止されるように、温度および継続時間を制御することにより、前記テンパー処理プロセスが行われる、請求項１〜１５のいずれか１項に記載の方法。
- 前記2枚のフラット基板の分離後、前記ガラス系フラット基板が、このフラット基板を垂直に貫通する貫通孔が得られるように機械仕上げされる、請求項３〜１６のいずれか１項に記載の方法。
- 前記貫通孔が導電性材料で充填される、請求項１７に記載の方法。
- マイクロメートル領域および/またはサブマイクロメートル領域の構造寸法を有する構造が形成されるように、リソグラフィー法およびそれに続くエッチング法により、前記半導体フラット基板の前記構造化が行われる、請求項１〜１９のいずれか１項に記載の方法。
- 窪みの形態の前記構造が10:1のアスペクト比(高さつまり深さ:幅)を有する、請求項１９に記載の方法。
- 導電性材料を内包する貫通孔により、ガラス系フラット基板がその基板表面で垂直に貫通されている、請求項１〜２０のいずれか１項に記載の方法によって作製されたガラス系フラット基板。
- 導電性材料で満たされた前記貫通孔がアレイ状に配置されている、請求項２１に記載のガラス系フラット基板。
- マイクロエレクトロニクスまたはマイクロメカニクスにおける電気接触部品のための、請求項２１または２２に記載のガラス系フラット基板の使用。
- 前記ガラス系材料を散在させた半導体フラット基板を製造するための、請求項１〜２０のいずれか１項に記載の方法の使用。
- 前記半導体フラット基板がシリコンウェハであり、絶縁および/もしくは断熱の目的で、または光学的透明度が理由で、該シリコンを少なくとも部分的に貫通するガラス系材料の領域が該シリコンウェハに設けられている、請求項２４に記載の使用。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10112612 | 2001-03-14 | ||
| DE10118529A DE10118529C1 (de) | 2001-03-14 | 2001-04-14 | Verfahren zur Strukturierung eines aus glasartigem Material bestehenden Flächensubstrats |
| PCT/EP2002/002796 WO2002073684A1 (de) | 2001-03-14 | 2002-03-13 | Verfahren zur strukturierung eines aus glasartigen material bestehenden flächensubstrats |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004523124A true JP2004523124A (ja) | 2004-07-29 |
| JP4480939B2 JP4480939B2 (ja) | 2010-06-16 |
Family
ID=26008793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002572631A Expired - Lifetime JP4480939B2 (ja) | 2001-03-14 | 2002-03-13 | ガラス系材料からなるフラット基板を構造化する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7416961B2 (ja) |
| EP (1) | EP1371092B2 (ja) |
| JP (1) | JP4480939B2 (ja) |
| WO (1) | WO2002073684A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010514180A (ja) * | 2006-12-21 | 2010-04-30 | コンチネンタル・テベス・アーゲー・ウント・コンパニー・オーハーゲー | カプセル化モジュール、その生成のための方法、およびその使用 |
| JP2010517064A (ja) * | 2007-01-18 | 2010-05-20 | フラウンホーファー−ゲゼルシャフト ツル フェルデルング デル アンゲヴァンテン フォルシュング エー ファウ | モバイル使用事例において使用されるマイクロマシニング型のかつ光マイクロマシニング型の構成素子に用いられるパッケージ |
| JP2011151415A (ja) * | 2005-08-02 | 2011-08-04 | Nec Schott Components Corp | 孔明き絶縁基板およびその製造方法 |
| WO2011118786A1 (ja) * | 2010-03-26 | 2011-09-29 | パナソニック電工株式会社 | ガラス埋込シリコン基板の製造方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4480939B2 (ja) * | 2001-03-14 | 2010-06-16 | フラウンホファー ゲセルシャフトツール フェールデルンク ダー アンゲヴァンテン フォルシュンク エー．ファオ． | ガラス系材料からなるフラット基板を構造化する方法 |
| US7259080B2 (en) * | 2002-09-06 | 2007-08-21 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Glass-type planar substrate, use thereof, and method for the production thereof |
| US7399681B2 (en) * | 2003-02-18 | 2008-07-15 | Corning Incorporated | Glass-based SOI structures |
| US7176528B2 (en) * | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
| EP1738411A4 (en) * | 2004-04-22 | 2012-06-27 | Panasonic Corp | SENSOR DEVICE, SENSOR SYSTEM, AND METHODS OF MANUFACTURING THEREOF |
| US20060163711A1 (en) * | 2005-01-24 | 2006-07-27 | Roels Timothy J | Method to form an electronic device |
| US7696083B2 (en) * | 2006-03-10 | 2010-04-13 | Endeoco Corporation | Multi-layer device |
| US20070292127A1 (en) * | 2006-06-19 | 2007-12-20 | Jochen Kuhmann | Small form factor camera module with lens barrel and image sensor |
| JP4741621B2 (ja) * | 2008-03-10 | 2011-08-03 | 京セラ株式会社 | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 |
| JP2010021219A (ja) * | 2008-07-09 | 2010-01-28 | Nec Schott Components Corp | パッケージングデバイス装置およびパッケージ用ベース部材 |
| DE102009002376A1 (de) * | 2009-04-15 | 2010-10-21 | Robert Bosch Gmbh | Multichip-Sensormodul und Verfahren dessen Herstellung |
| EP2377809A1 (en) | 2010-04-16 | 2011-10-19 | SensoNor Technologies AS | Method for Manufacturing a Hermetically Sealed Structure |
| TW201246501A (en) | 2011-01-27 | 2012-11-16 | Panasonic Corp | Substrate with though electrode and method for producing same |
| US9045332B2 (en) | 2011-11-29 | 2015-06-02 | Qualcomm Mems Technologies, Inc. | Thin back glass interconnect |
| SE537869C2 (sv) | 2012-11-01 | 2015-11-03 | Silex Microsystems Ab | Substratgenomgående vior |
| JP6253233B2 (ja) * | 2013-01-18 | 2017-12-27 | キヤノン株式会社 | 透過型ｘ線ターゲットおよび、該透過型ｘ線ターゲットを備えた放射線発生管、並びに、該放射線発生管を備えた放射線発生装置、並びに、該放射線発生装置を備えた放射線撮影装置 |
| SE538311C2 (sv) | 2013-08-26 | 2016-05-10 | Silex Microsystems Ab | Tunn övertäckande struktur för MEMS-anordningar |
| US20150069618A1 (en) * | 2013-09-11 | 2015-03-12 | Innovative Micro Technology | Method for forming through wafer vias |
| DE102014217799B4 (de) * | 2014-09-05 | 2019-11-21 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Piezoelektrischer Positionssensor für piezoelektrisch angetriebene resonante Mikrospiegel |
| JP6350759B2 (ja) * | 2015-08-18 | 2018-07-04 | 三菱電機株式会社 | 半導体装置 |
| DE102016116499B4 (de) * | 2016-09-02 | 2022-06-15 | Infineon Technologies Ag | Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente |
| JP6762914B2 (ja) * | 2017-07-18 | 2020-09-30 | 株式会社テクニスコ | ガラス成形方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4609968A (en) † | 1984-05-18 | 1986-09-02 | Becton, Dickinson And Company | Glass inlays for use in bonding semiconductor wafers |
| FI842307A (fi) † | 1984-06-07 | 1985-12-08 | Vaisala Oy | Foerfarande foer aostadkommande av genomfoering i en mikromekanisk konstruktion. |
| FI75426C (fi) † | 1984-10-11 | 1988-06-09 | Vaisala Oy | Absoluttryckgivare. |
| US4612029A (en) * | 1985-07-18 | 1986-09-16 | The United States Of America As Represented By The United States Department Of Energy | Method and apparatus for performing in-situ vacuum-assisted metal to glass sealing |
| FI78784C (fi) † | 1988-01-18 | 1989-09-11 | Vaisala Oy | Tryckgivarkonstruktion och foerfarande foer framstaellning daerav. |
| GB2241233A (en) * | 1990-02-21 | 1991-08-28 | Martin Harnett | Method of producing perforated glass |
| DE4126877C1 (en) | 1991-08-14 | 1992-11-26 | Kernforschungszentrum Karlsruhe Gmbh, 7500 Karlsruhe, De | Plastic microstructure prodn. for high temp. resistance - by forming poly:methyl methacrylate] mould unit, filling with plastic resin and dissolving in solvent, for high accuracy moulds |
| US5264722A (en) * | 1992-06-12 | 1993-11-23 | The United States Of America As Represented By The Secretary Of The Navy | Nanochannel glass matrix used in making mesoscopic structures |
| DE4307869C2 (de) | 1993-03-12 | 1996-04-04 | Microparts Gmbh | Mikrostrukturkörper und Verfahren zu deren Herstellung |
| FR2741357B1 (fr) | 1995-11-22 | 1998-01-16 | Corning Inc | Procede de fabrication d'une plaquette de support d'un reseau bidimensionnel de micropuits, notamment pour essais ou cultures biologiques |
| US6645833B2 (en) * | 1997-06-30 | 2003-11-11 | Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E. V. | Method for producing layered structures on a substrate, substrate and semiconductor components produced according to said method |
| DE19832706C2 (de) * | 1998-07-14 | 2000-08-03 | Siemens Ag | Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung |
| FR2782843B1 (fr) * | 1998-08-25 | 2000-09-29 | Commissariat Energie Atomique | Procede d'isolation physique de regions d'une plaque de substrat |
| JP4480939B2 (ja) * | 2001-03-14 | 2010-06-16 | フラウンホファー ゲセルシャフトツール フェールデルンク ダー アンゲヴァンテン フォルシュンク エー．ファオ． | ガラス系材料からなるフラット基板を構造化する方法 |
| US7259080B2 (en) * | 2002-09-06 | 2007-08-21 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Glass-type planar substrate, use thereof, and method for the production thereof |
-
2002
- 2002-03-13 JP JP2002572631A patent/JP4480939B2/ja not_active Expired - Lifetime
- 2002-03-13 US US10/471,581 patent/US7416961B2/en not_active Expired - Lifetime
- 2002-03-13 EP EP02727409A patent/EP1371092B2/de not_active Expired - Lifetime
- 2002-03-13 WO PCT/EP2002/002796 patent/WO2002073684A1/de active IP Right Grant
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011151415A (ja) * | 2005-08-02 | 2011-08-04 | Nec Schott Components Corp | 孔明き絶縁基板およびその製造方法 |
| JP2010514180A (ja) * | 2006-12-21 | 2010-04-30 | コンチネンタル・テベス・アーゲー・ウント・コンパニー・オーハーゲー | カプセル化モジュール、その生成のための方法、およびその使用 |
| JP2010517064A (ja) * | 2007-01-18 | 2010-05-20 | フラウンホーファー−ゲゼルシャフト ツル フェルデルング デル アンゲヴァンテン フォルシュング エー ファウ | モバイル使用事例において使用されるマイクロマシニング型のかつ光マイクロマシニング型の構成素子に用いられるパッケージ |
| WO2011118786A1 (ja) * | 2010-03-26 | 2011-09-29 | パナソニック電工株式会社 | ガラス埋込シリコン基板の製造方法 |
| JPWO2011118786A1 (ja) * | 2010-03-26 | 2013-07-04 | パナソニック株式会社 | ガラス埋込シリコン基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002073684A1 (de) | 2002-09-19 |
| US20040180517A1 (en) | 2004-09-16 |
| US7416961B2 (en) | 2008-08-26 |
| JP4480939B2 (ja) | 2010-06-16 |
| EP1371092B2 (de) | 2010-11-03 |
| EP1371092B1 (de) | 2005-06-08 |
| EP1371092A1 (de) | 2003-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4480939B2 (ja) | ガラス系材料からなるフラット基板を構造化する方法 | |
| US7259080B2 (en) | Glass-type planar substrate, use thereof, and method for the production thereof | |
| US8409971B2 (en) | Integrated multicomponent device in a semiconducting die | |
| US6479320B1 (en) | Vacuum package fabrication of microelectromechanical system devices with integrated circuit components | |
| US7642611B2 (en) | Sensor device, sensor system and methods for manufacturing them | |
| KR20140001210A (ko) | 인터포저, 전자 모듈 및 그의 제조 방법 | |
| JP5964750B2 (ja) | ガラス基板に物質を埋め込む方法 | |
| EP1884994B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2008132587A (ja) | ウェハレベル真空パッケージデバイスの製造方法 | |
| US9718674B2 (en) | Thin capping for MEMS devices | |
| CN108987293B (zh) | 集成带有复杂三维结构盖板的芯片的晶圆级封装方法 | |
| JP5354324B2 (ja) | マイクロチップの製造方法 | |
| DE10118529C1 (de) | Verfahren zur Strukturierung eines aus glasartigem Material bestehenden Flächensubstrats | |
| Yufeng et al. | MEMS vacuum packaging technology and applications | |
| JP2005039078A (ja) | 薄板基板構造形成用ウエーハ基板、この製造方法およびｍｅｍｓ素子の製造方法 | |
| JP2007329156A (ja) | 半導体装置およびその製造方法、並びに電子部品 | |
| US20180236444A1 (en) | Process for producing a buried microfluidic channel with integrated heater | |
| US6509208B1 (en) | Method for forming structures on a wafer | |
| Knechtel et al. | Wafer Bonding in MEMS Technologies | |
| TWI463598B (zh) | 用於晶圓薄化的載具及其製法 | |
| KR20020032264A (ko) | 표면장력을 이용한 두 물체의 본딩방법과 이를 이용한구조물 제작방법 및 패키징방법 | |
| KR20050121585A (ko) | 양극접합을 이용한 에스오지(ｓｏｇ) 기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090721 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090825 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20091112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091224 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100317 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4480939 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |