[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2004506532A - 量子コンピュータ用シリコン基板上の単分子配列 - Google Patents

量子コンピュータ用シリコン基板上の単分子配列 Download PDF

Info

Publication number
JP2004506532A
JP2004506532A JP2002523392A JP2002523392A JP2004506532A JP 2004506532 A JP2004506532 A JP 2004506532A JP 2002523392 A JP2002523392 A JP 2002523392A JP 2002523392 A JP2002523392 A JP 2002523392A JP 2004506532 A JP2004506532 A JP 2004506532A
Authority
JP
Japan
Prior art keywords
hydrogen
silicon
sample
atoms
molecule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002523392A
Other languages
English (en)
Inventor
クラーク　ロバート　グラハム
デュラック　アンドリュー　スティーブン
オブリエン　ジャーミー　ロイド
ショフィールド　スティーブン　リチャード
シモンズ　マイケル　イボン
Original Assignee
ユニサーチ　リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニサーチ　リミテッド filed Critical ユニサーチ　リミテッド
Publication of JP2004506532A publication Critical patent/JP2004506532A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q80/00—Applications, other than SPM, of scanning-probe techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

ＳＴＭチップを使って、シリコン基板上の水素終端層から個々の水素原子を脱離することにより、露出領域のパターンを形成する。（ホスフィン等の）単ドナー帯び分子を各露出領域に吸着させることにより、（燐原子等の）ドナー原子の配列を形成する。このドナー原子のスピンを、固体量子コンピュータにおけるキュービットとして利用することが出来る。

Description

【０００１】
［技術分野］
本発明は、ナノスケールで（ナノメートルの精度で）製造した電子デバイス等の、微小尺度の製品に関する。この種の製品は、量子コンピュータの製造に際して有用であるが、これとは別の用途も考えられる。また、本発明は、この種の製品の製造方法を確認するものである。
【０００２】
［背景技術］
シリコンベースの量子コンピュータを製造する際に、Ｋａｎｅは、物理的特性が全方向に等しい純粋２８Ｓｉ（Ｉ＝０）（これは高純度結晶質のＳｉと同一である）に埋め込んだキュービットとして、燐の原子核（Ｉ＝１／２）の原子核スピンを利用する提案１，２をしている。低温では、ドナー電子は、Ｐ原子核に拘束されたままであり、表面「Ａ」ゲートが、原子核スピン及び電子スピン間の超微細の相互作用を制御すると共に、これ等両スピンを極性化している。隣接するドナー電子間の連結は、互いに離れた表面「Ｊ」ゲートを利用して行われると共に、電子を、キュービット間の相互作用に介在させることが出来る。図１は、この提案構造を示している。
【０００３】
基礎的な原理から出発して全体を組み立てる方式の研究方法（いわゆる「ボトムアップ」研究方法）では、超高真空（ＵＨＶ）走査トンネル顕微鏡法（ＳＴＭ）及び分子線エピキタシ法（ＭＢＥ）を組み合わせる形で使用して、シリコン結晶内に、それぞれの燐原子を、原子精度で配列させている。シリコンデバイス内に燐を配列させる際の、この種のボトムアップ研究において製造に要求されるのは、Ｓｉ表面にＰ原子を、規則正しい配列中に原子配置させること、ＳｉＸＧｅ１−Ｘ又はＳｉＯ２等の、バリア材を成長させた後、シリコンを結晶成長させることにより、これ等原子を閉じ込めること、電子ビームリソグラフィ或いは別の技術を使って、また、コンピュータ１，２のスピン状態の読出し手段を使って、金属ゲートをＰ原子に重ね合わせることである。
【０００４】
１９９８年に、Ｊ．Ｒ．ＴｕｃｋｅｒとＴ．Ｃ．Ｓｈｅｎ３は、未来型３次元デバイスのナノファブリケーション（機器のサイズをナノメートルの単位で表す、設計、製造技術）に対する新しい研究を説明した。これが成功すれば、シリコン及びシリコンベースのヘテロ構造体中の電子移動を、原子スケールにまで押し下げて実質的に制御することが実現化する。構想プロセスは、以下のステップから構成される。
（１）ＳＴＭにより水素原子の脱離を引き起こして、Ｈ終端表面上にむきだしのシリコンダングリングボンドを露出させる。
（２）ＰＨ３、ＡｓＨ３、Ｂ２Ｈ６の何れかのラングミュアを添加し、ＳＴＭで露出させた領域上に、ドーパント先行核を規則正しい配列に配置させる。
（３）ドーパントの原子尺度での再配分を制限するように設計した技術を用いて、シリコンを低温で過生長させる。
（４）３次元電子構造を生成するために、上記ステップを繰り返す。
【０００５】
彼らの研究論文では、シリコン二量体の列に沿って、水素原子を脱離することが示されており、（別のものの中にある）ホスフィン分子は、前記列に沿った交互の場所に必ず規則正しく配列するはずであると予見している。
【０００６】
とりわけ、原子核スピンを利用したシリコンベース量子コンピュータの製造に取り組んだもう１つの提案は、Ｎ．Ｓ．ＭａｃＡｌｐｉｎｅ他４及びＡ．Ｓ．Ｄｚｕｒａｋ他５から起こった。原子尺度でリソグラフィを行うために走査プローブを使う、シリコン上水素レジスト技術を用いた多重キュービットデバイスを製造する際の戦略を提案する。これに続く製造工程には、エピタキシアルにシリコンを成長させること、及び電子ビームリソグラフィが含まれている。同一の研究員が、図２の提案製造計画を開示している。
【０００７】
吸着原子及び吸着分子を使って表面の反応を制御するためにＳＴＭを使用する考えは、１９９５年に戻る。この時、Ｔ．Ｃ．Ｓｈｅｎ他６は、水素終端シリコン（１００）基板から水素を脱離する際に、ＳＴＭチップを使用することが出来るということを立証した。彼らは、トンネル（ポテンシャル障壁を通り抜ける）電子に低電圧を加えて、多重振動励起技術（ｍｕｌｔｉｐｌｅ ｖｉｂｒａｔｉｏｎａｌ ｅｘｃｉｔａｔｉｏｎ ｔｅｃｈｎｉｑｕｅ）を使うことで、単一のＨ原子を脱離することが可能であると提案した。しかしながら、この結果により、一般的に、高い電流密度を用いると、しばしば単一のシリコン二量体から２つのＨ原子が脱離されてしまうことがわかった。
【０００８】
Ｄｅｈｕａｎ　Ｈｕａｎｇ他７も、表面上にある単一の原子を扱う際に、ＳＴＭを用いたことを報告している。彼らは、Ｓｉ（１００）−２×１及びその水素終端を使って、原子的に平坦な絶縁表面上に、シリコン二量体の原子チェーンを製造し、ＳＴＭ画像を得ることで、適宜な製剤を用いると、Ｓｉ（１００）−２×１表面には、殆ど欠陥ができないことを示した。そして、ドライエッチング工程を使って、首尾よくモノハイドライド（一水酸基）のＳｉ（１００）２×１：Ｈ表面を準備することが出来た。一定のトンネル電流を使って、ＳＴＭチップと試料表面間に、正電圧パルス及び負電圧パルスの両方を加えることで、Ｓｉ（１００）２×１：Ｈ表面上の水素原子を抽出した。これは、モノハイドライド（一水酸基）表面上から水素原子を抽出するメカニズムは、電子を励起することに限られるものではなく、電場を消失させることでも可能であることをほのめかしている。ここで、彼らは、ペア効果、即ち、水素原子は、下に位置するシリコン二量体からペアで除去される傾向があることがわかった。この技術を用いて、一定電流（２ｎＡ）状態で、試料に８Ｖを３パルス、５０ｍｓだけ加えて、ペアで水素原子を取り除くことで、Ｓｉ（１００）−２×１：Ｈ表面上にＳｉ二量体チェーンを製造した。
【０００９】
１９９７年に、Ｊｏｓｅｐｈ　Ｗ　Ｌｙｄｉｎｇ８は、水素で不動態化させたシリコン表面に関する、ＵＨＶ　ＳＴＭを使用したナノファブリケーションに関して徹底的に討論した後、走査プローブによるナノファブリケーションに関して簡単な考察を行った。また、ＵＨＶ　ＳＴＭは、シリコン表面から水素領域を選択的に脱離することにより、ナノリソグラフィの道具として機能する。比較的低い電圧でＳｉ−Ｈ結合を振動させながら加熱すると脱離が起こる一方、比較的高い電圧では、直接電子が刺激されて脱離が起きる。清浄シリコンと、Ｈ不動態化シリコンを化学的に対比すると、空間的に選択できるナノ尺度の化学反応を多様化させることが出来る。化学的な蒸気蒸着により、選択的に酸化、窒化、金属化させる際に、これらひな型を使用するという結果が出た。ＳＴＭでパターンを形成した表面をＮＨ３で処理することにより、選択的に窒化させることが出来た。
【００１０】
１９９８年に、Ｔ．Ｈｉｔｏｓｕｇｉ他により、水素終端Ｓｉ（１００）２×１：Ｈ表面上の、原子尺度によるダングリングボンド（ＤＢ）ワイヤに関して、走査トンネル顕微鏡法／分光器使用法（ＳＴＭ／ＳＴＳ）研究を発表した。Ｓｉ（１００）２×１：Ｈ表面上の水素原子を脱離するには、まずＳＴＭチップを、選択した原子上に位置決めする。そこで、Ｖｓ＝＋２．９Ｖのパルス電圧及び、Ｉｔ＝４００ｐＡのトンネル電流を加えた。パルス継続時間は、１００から３００ｍ／ｓの範囲で変動した９。この場合、１つ若しくは２つの二量体幅（０．８−１．６ｎｍ）のＤＢワイヤを得た。ＤＢワイヤが対のＤＢから構成されている場合には、ＳＴＳにより、約０．５ｅＶのバンドギャップを有する半導体電子状態が示された。彼等は、半導体表面上に、フェルミエネルギで測定可能な密度状態を有する原子尺度によるワイヤを作ることに成功した。この結果は、最近の第一原理の仮説計算と完全に一致した。
【００１１】
１９９８年にＫ．Ｓｔｏｋｂｒｏ他１０によるもう１つの実験では、負試料バイアスで、Ｓｉ（１００）−（２×１）：Ｈ表面からのＨの脱離をＳＴＭで引き起こすことが報告されている。脱離率は、電流及び−７Ｖの最大脱離率に依存する力の法則を示している。Ｓｉ−Ｈσ穴共鳴で、トンネル穴が非弾性的に散乱するためにＨを振動させながら加熱することで脱離に説明がつく。脱離実験は、速度ｓ、試料バイアスＶｂ、トンネル電流ＩでＳＴＭチップを走査して行い、続いて、脱離が起きたＳｉサイトの数を測定するために、影響を受けた領域の画像を得る。
【００１２】
−７Ｖ、３．０ｎＡで直線的に走査した結果、Ｓｉ（１００）−Ｈ（２×１）表面から水素一列を脱離した。
【００１３】
１９９９年に、Ｃ．Ｓｙｒｙｋｈ他１１が、ＵＨＶ　ＳＴＭを使って、Ｓｉ（１００）−（２×１）水素終端表面からナノスケールで水素を脱離した他の例を報告した。彼らは、ここで、フィードバックサーボループをオン又はオフの何れかにして、試料バイアスと線量の関数として、パターンを形成した線幅を研究した。彼らは、振幅４Ｖ、継続時間１ｍｓでパルスを加えることにより、１８個の局所脱離領域の列を示す結果を発表した。Ｈ脱離領域の直径Φは、３ｎｍより小さい。
【００１４】
酸素１２、アンモニア１２、鉄１３、アルミニウム１４、ガリウム１５、コバルト１６等の原子、及び分子を空間的に、選択的に吸着させるために、線幅をナノメートルスケールにした水素リソグラフィが使われており、また、ごく最近では、銀原子１７の個別の吸着及び、クラスタでの吸着に、原子スケールのリソグラフィが用いられている。
【００１５】
Ｈレジストリソグラフィに対して強い関心があるにも拘らず、ナノスケールの電子デバイス用に、ドーパントを帯びた分子配列を製造する際に、シリコン中の単Ｈ原子を、原子的な精度で脱離する組織的な研究はなされていない。
【００１６】
本発明は、水素によるパターンが形成された結晶質シリコン表面上に吸着させた単一の燐帯び分子の配列を有し、前記水素によるパターンが形成された結晶質シリコン表面は、各シリコン原子に１個の水素原子が結合した（モノハイドライド層）形の、水素の単層から構成され、前記水素の単層は、水素原子が個別に脱離させられて、該脱離部位に前記単一の燐帯び分子を吸着させるための領域が露出させられていることを特徴とするナノスケール製品である。
【００１７】
例えば、２個以下のシリコン二量体を露出させて、単一の燐帯び分子が、露出した、下にあるシリコンダングリングボンドサイトに吸着し得るように調整する形で、単一のＨ原子がＳｉ（１００）：Ｈ表面から脱離されるようにすることが出来る。
【００１８】
図６（ｂ）及び（ｆ）は、初めてこのようなデバイスを示しており、ここでは、配列は直線状である。
【００１９】
更に、本発明は、
（ｉ）試料を、試料ホルダ背後に設けた抵抗性を有する加熱構成要素を使用する等して間接的に加熱することにより、６時間、〜６００℃で該試料からガスを除去し、
（ｉｉ）前記試料に、ＤＣ電流を直接通すことにより、該試料を〜１分間、〜１２００℃で加熱し、この間、圧力を、低い１０−１０ｍｂａｒ領域に維持させ、
（ｉｉｉ）前記試料の温度を〜９５０℃にまで減少させた後、〜９５０℃から室温にまでゆっくりと冷却することにより、
（ａ）試料Ｓｉ（００１）２×１表面を、超高真空環境下で準備し、
（ｂ）前記試料表面を、同一の超高真空環境下で、原子状の水素で不動態化し、各シリコン原子に１個の水素原子が結合した（モノハイドライド二量体）形の、水素の単層からなる前記表面が水素で終端し得るように、前記真空システム内の全圧力をモニタすることにより線量率を調節し、
（ｃ）１ｍｓオーダーの短期間、高電圧及びトンネル電流の両方のパルスを加えたＳＴＭチップを使用して、同一の超高真空環境下で、不動態化した表面から単一のＨ原子を選択的に脱離させて、前記水素層にパターンを形成し、
（ｄ）同一の超高真空環境下で、前記表面を燐（ＰＨ３）分子にさらすことにより、該燐分子を、前記表面内の露出したパターンと結合させることを特徴とする、上記説明したナノスケール製品の製造方法である。
【００２０】
特に、この工程は、シリコン量子コンピュータにおいて、シリコン内の燐原子の、燐間隔を調整した、原子配列を製造する第一工程段階を構成している。このような固体量子コンピュータは、等方性の純粋２８Ｓｉ（Ｉ＝０）中に埋め込まれたキュービットとして、燐核（Ｉ＝１／２）の電子スピン１８又は原子核スピンを利用することが出来る。
【００２１】
水素脱離サイト間の距離は、要求されるキュービット間隔２０ｎｍより短い。また、長さが１００ｎｍより長い一列の単脱離サイトが製造された。
【００２２】
更に、本発明は、等方性の純粋２８Ｓｉ（Ｉ＝０）中に埋め込まれたキュービットとして、燐の原子核（Ｉ＝１／２）等の、ドナー原子の原子核スピン又は電子スピンを利用した量子コンピュータにおいて、
前記コンピュータは、配列を形成するために、水素の単層からなるレジスト内の各ウインドウを介して、燐帯び分子等の、単一のドナー帯び分子を吸着させたＳｉ（００１）２×１基板を有し、前記各ウインドウは、ホスフィン等の、１個のドナー帯び分子だけしかシリコンに対して、該シリコン内のサイトで、吸着しないように水素を脱離させることにより寸法付けられている量子コンピュータである。これ等サイトは、所望の間隔を開けて互いに離れており、例えば、これ等サイトで、隣接する対のドナー電子の波動関数が重なるような間隔だけ開けて互いに離れている。
【００２３】
本発明の実施例を、添付図面を参照して説明する。
【００２４】
［発明のベストモード］
Ｋａｎｅ提案による、シリコンベース量子コンピュータ用構造では、２つのＰドナーは、隣接するドナー電子波動関数が重なるように、〜２０ｎｍ離すことが必要になる。エピタキシアルＳｉ層にＰ原子を閉じ込め、絶縁バリアにより、Ｐ原子とゲートとが電気的に絶縁する。測定可能にデバイスを設計するためには、Ｓｉ結晶内の正確な場所にＰ原子を配列させて作成する必要がある。本発明は、この配列を作成する際の第１の重要なステップを説明するものである。
【００２５】
個々の原子を移動させるためにＳＴＭチップを使用すると、金属表面上の金属原子を原子尺度で操作することが出来る。しかしながら、Ｓｉ表面上のＰ原子を移動させる際にこの技術を使用することは非常に疑わしい。これは、Ｐは、Ｓｉと強力に結合することが知られているからである。このため、図１に示すデバイスを作成するためには、別の戦略を採用する必要がある。
【００２６】
図２は、この別の製造戦略における個々の処理ステップの概略を示している。超高真空（ＵＨＶ）内で、融点近くまで加熱することにより、清浄Ｓｉ（００１）２×１表面を形成する。この表面は、再構成されていない表面の１×１単位セルに対して、２×１の単位セルを有しており、弱いπボンドを形成している各Ｓｉ上に、ダングリングボンドが残っている、σで結合したＳｉ二量体列により構成されている。
【００２７】
この表面に原子状のＨを照射すると、弱いＳｉπボンドを破壊することが出来、これにより、Ｈ原子をＳｉダングリングボンドに結合させることが出来る。条件を調整すると、反応性ダングリングボンドの要求を満たし、該表面を効果的に不動態化させつつ、各Ｓｉ原子に１つのＨ原子が結合した形で、Ｈの単層を形成することが出来る。
【００２８】
そこで、ＳＴＭチップを使用し、適宜な電圧を加えることにより、Ｈレジストにパターンを形成する形で、不動態化表面からＨ原子を選択的に除去する。このようにして、裸領域、即ち反応性Ｓｉを露出させ、続いて反応核種を直接Ｓｉ表面に吸収させること出来る。
【００２９】
特別に設計したホスフィンミクロ添加システムに、ホスフィン（ＰＨ３）ガスを真空システム内で、制御されたリークバルブを介して注入する。ホスフィン分子は、水素レジスト内の孔を介して、露出したＳｉ（００１）２×１表面と強力に結合する。引き続き、ＳＴＭでパターンを形成した表面を、結晶成長のために加熱してＨを外し、ＰをＳｉの第１層内に組み込む。即ち、これは、ＳＴＭでパターンを形成したＨ不動態化表面に、要求されるＰ配列を製造するために使うＰＨ３を照射することである。
【００３０】
この製造計画に見合うように、数々の挑戦が存在する。上記概略的に説明した工程すべてにおいて、電荷及びスピン不純物を加えることは、量子コンピュータの作用に関して重要である可能性がある。Ｐ配列を製造するためには、欠陥の無いＳｉ（００１）２×１を広範囲に準備することが必要である。また、ＰＨ３が所望のサイトでだけ吸着し得るように、Ｓｉ表面を制御された脱離を有するＨで完全に被覆することも重要である。数々の挑戦のそれぞれを如何にして経験したかを以下に述べる。
【００３１】
［低欠陥密度表面の準備］
（００１）表面は、最も安定しており、シリコン表面として十分に理解されている。また、この（００１）表面は、Ｋａｎｅの量子コンピュータを製造するために原子的に精密な燐配列を配置する際に、最も相応しい候補として選ばれた。
【００３２】
この研究で使用するシステムは、３室オミクロン（Ｏｍｉｃｒｏｎ）ＵＨＶ可変温度（ＶＴ）ＳＴＭマルチプローブＲＭシステムである。表面不動態化段階で、原子水素源を、タングステンフィラメント、水冷却加熱側板、及び制御リークバルブからなる、分析チャンバに取り付ける。調整ＵＨＶリークバルブ及び二重封鎖ガス管を介して、ホスフィンガスをチャンバに封入する。
【００３３】
同一の真空環境内の別のチャンバには、市販のシリコン蒸着セルが収容されている。この器具により、１つのＵＨＶ環境内で、表面の準備、燐配列の配置、及びこれに続くシリコンの過生長を行うことが可能である。
【００３４】
ＳＴＭ試料ホルダをオミクロンで直接加熱する際に使用する、１−１０Ωｃｍｓの抵抗率を有する、市販用の燐ドーピングしたｎタイプシリコンウェーハーから、寸法が３．５×１０ｍｍ２のシリコン試料を切り離した。次のステップからなる標準的な熱調整手順に続いて、ＵＨＶ条件の下で、試料表面を準備した。（１）試料ホルダ背後に設けられた抵抗性を有する加熱構成要素を使って、間接加熱することにより〜６００℃で６時間、試料内のガスを除去した。（２）試料に直接ＤＣ電流を通して、〜１分間〜１２００℃で加熱した。このステップにより、表面から本来の酸化物を除去することが出来るとともに、表面のシリコン原子が移動しうる状態になる。（３）試料の温度を〜９５０℃にまで減じた後、〜９５０℃から室温になるまでゆっくりと冷却した。過去の報告どおり２０、表面の欠陥の密度は、最終的な冷却率に強く関係していることがわかった。この手順の間中、赤外線高温計を使って、試料の温度を監視した。最初のガス除去の後、真空チャンバ内の圧力は、（１２００℃で加熱している間も含めて）依然として数１０−１０ｍｂａｒ以下だった。
【００３５】
図３（ａ）は、上記手順に従って準備した、Ｓｉ（００１）２×１表面の欠陥密度が低い、典型的なＳＴＭ画像を示しており、ここには５段階の単原子が見える。これ等の段階は、（００１）結晶方向に対して、表面が僅かにずれることにより存在する。図３（ａ）に示す表面のずれ角は、〜０．２°であり、各段階間の平均間隔は〜４００Åである。全く欠陥の無い表面を形成すること２０は不可能であるが、図３（ａ）に示す表面の欠陥密度は、約１％であり、これは研究論文（例えば、参照２０）で報告された表面の最低欠陥密度と一致している。図３（ｂ）は、比較的高い解像度画像を示しており、ここでは、それぞれの表面二量体の像が現れている。また、表面の内、１７×２４ｎｍ２の領域は、完全に欠陥が存在しない。この画像は、試料負バイアスで得たものであり、それ自体は、粒子が二量体のπボンドからポテンシャル障壁を通り抜けることに起因する２１、通常豆形状の突起として現れる二量体で満たされた状態の画像である。
【００３６】
［水素レジスト］
次の段階の製造手順は、Ｓｉ（００１）２×１表面を水素で不動態化することである。このために、原子状の水素源（ＡＨＳ）を使用する。ＡＨＳフィラメントを１５００℃にまで加熱し、９９．９９９％の純度の分子からなる水素源を、ＵＨＶチャンバ内で、調整したリークバルブを介してＡＨＳに通過させる。ＡＨＳは、かなりの数の分子状の水素の破片を原子状の水素に転化させ、その後、原子状の水素は、試料表面と反応し、不動態化層を形成する。全真空圧を監視して、線量率を調整する。チャンバに挿入したガスの純度は、質量分析計を使って監視する。
【００３７】
シリコン二量体のπボンドは非常に弱い性質を有するため、Ｓｉ（００１）２×１表面は非常に反応しやすい。Ｓｉ（００１）２×１表面に衝突した水素原子は、弱い二量体πボンドを破壊して２２、表面上に、水素原子が吸着し得る、２つの反応領域を形成する。吸着したたった１つの水素原子を有する二量体を、半水化物と呼ぶ。水素終端していない二量体のシリコン原子は、そこで第２の水素原子が吸着する可能性のあるダングリングボンドと一緒に残る。２個の水素原子で完全に不動態化したシリコン二量体を、モノハイドライド二量体（一水化物）と呼ぶ。
【００３８】
均一なモノハイドライド層にするための最適な水素添加条件を限定するため、各種の実験が行われた。図４は、不動態化した表面の例であり、ここでは、チャンバ圧１０−７ｍｂａｒ、試料温度を３００−４００℃の範囲にして、試料に３０分間放射線を与えた。放射線を与えている間、試料表面を、ＡＨＳ　ＵＨＶ入口前に、〜１０ｃｍｓ離して直接配置させた。図４（ａ）には、３００−４００℃で試料に放射線を加えた結果を示している。この特殊な実験では、わざと多すぎる量の水素をチャンバ内に存在させて、ジハイドライド（二水化物）と、これ等相の寄せ集め（（３×１）Ｈ相として知られている）を形成させる。図（ｂ−ｄ）は、モノハイドライド（一水化物）（ｂ）、ジハイドライド（二水化物）（ｃ）、（３×１）Ｈ相（ｄ）の相違を概略的に示したものである。図４は、Ｓｉ（００１）表面に水素を調整して添加し、結果として生じる表面核種を鑑定することで、均一なモノハイドライド層を計画的に形成可能なことを証明している。しかしながら、清浄表面と、水素化表面の特徴を見つけ出すための可能性を更に証明するために、各種の走査トンネル分光器使用法（ＳＴＳ）による実験２２を行った。我々は、（ＳＴＭチップフィードバックメカニズムを外すことにより）表面から一定の距離を隔てた固定位置にＳＴＭチップを保持し、トンネル電流を測定しつつ、−２Ｖから２Ｖまでチップバイアスに傾斜をつけた。図４（ｅ）は、これ等ＳＴＳ実験を、清浄表面及び水素終端表面に対して行った結果を示している。清浄表面の分光器は、πボンディング及びπ＊アンチボンディングの両方のピークを示している。水素終端表面の分光器は、シリコンのかさ密度状態と、明らかなＳｉ−Ｈアンチボンディングピークが関連した広い肩部分を示している。これ等両方の結果は、従来の研究２２と一致している。
【００３９】
［水素リソグラフィ］
Ｓｉ表面上にＨの単層を形成させることに続く次のステップは、ＳＴＭチップを使って、Ｈレジスト中の領域を選択的に除去することである。これにより、Ｐ原子の配置を調整するためのＳｉ表面領域が露出する。
【００４０】
原子解像度での除去を達成するためには、ＳＴＭチップに対して厳しい要求がかせられる。ＳＴＭチップに大きなバイアスを加えることで、除去を調整することが出来るが、像作成中も、水素が除去されてしまい、これにより表面領域が知らず知らずのうちに現れてしまう。我々は、こういった障害を克服して、Ｋａｎｅの量子コンピュータを作成する際に適した配列においてＨを調整可能に、かつ繰り返して除去することを証明する。
【００４１】
原子解像度での除去６を達成させるためには、大きな円錐角を有する、非常に鋭利なタングステンチップが必要である２４。この要求を満たすため、我々は、市販のチップエッチング装置（Ｏｍｉｃｒｏｎ　Ｗ−Ｔｅｋ　Ｓｅｍｉ−Ａｕｔｏｍａｔｉｃ　Ｔｉｐ　Ｅｔｃｈｉｎｇ　ｓｙｓｔｅｍ）を使用した。Ｗワイヤの長さ（半径＝０．３８ｍｍ）を、〜２ｍｍ、ステンレス鋼の陰極リングの中心で、ＮａＯＨ溶液内に挿入した。電極間に、〜５−１０Ｖを加えると、電子‐化学反応が起き、この反応は、溶液の表面で優先的に進む。〜１０ｍｉｎ以内で、小半径チップを残して、ワイヤは完全にエッチングされる。フッ化水素酸内で２分間エッチングさせると、酸化物層が除去される。外形を評価するためチップを光学電子顕微鏡で点検し、満足するものであれば、酸化物の形成を防ぐために、３０分間ＵＨＶシステムに入れる。ＰｔＩｒ等の他のチップ材を使うことも出来、同様にして準備する。
【００４２】
ＳＴＭチップを使用して、チップ及び試料６− １７間に適宜に調整した電圧パルスを加えることにより、表面から水素を脱離する。タングステンチップの幾何的外形や、調整電圧パルス（試料バイアスが〜６Ｖ、トンネル電流〜１ｎＡで〜１ｍｓ）を、慎重に最適化することで、電子解像度による脱離が可能となる。
【００４３】
１個のホスフィン分子、延いては燐原子１個だけを吸着させるためには、図５ａに概略的に示すように２個、若しくはこれより少ないシリコン二量体が現れている領域を脱離することが必要となる。何故ならば、我々が清浄Ｓｉ（００１）２×１表面に燐２５を添加した図５ｂで明らかなように、燐は、表面周期性がｃ（４×２）で、Ｓｉ（００１）２×１と結合しているからである。図５ｃのＳＴＭ画像は、水素終端Ｓｉ（００１）２×１表面上に、〜４ｎｍのピッチで一列に並んだ、直径が１ｎｍより小さい、３箇所の水素脱離サイトを示している。このようにサイト間の間隔が接近している画像は、脱離が原子解像度で達成されたことを強調している。各サイト間の間隔を、必要となる、２０ｎｍのキュービット間隔にまで簡単に広げることが可能であり、我々は長さが１００ｎｍより大きな一列に並んだ単一の脱離サイトからなるリソグラフィを行った。図５ｃの脱離サイトは、シリコン二量体表面には、シリコンダングリングボンド０−１１が露出した状態なので、表面から出た電子密度が増加した結果、明るい突起として現れる。図５は、各サイトでたった１個のホスフィン分子だけしか表面と結合しないように、これ等脱離サイトは、十分に小さくなっていることを証明している。
【００４４】
［燐配列］
次なるステップは、Ｐ配列を作ることである。Ｓｉ（００１）２×１表面に小領域を露出させるためにＳＴＭリソグラフィを行うことに続き、ホスフィンガスを、調整リークバルブによって、チャンバ内に注入して、個々のホスフィン帯び分子を、露出したシリコン表面に吸着させる。
【００４５】
高純度のホスフィンガスを放出させるために、ＰＨ３マイクロドージングシステム及び、ＵＨＶ　ＳＴＭ接続部では、無塵室で組み立てた電解研磨ガス管を内部的に使った。１０−８ｍｂａｒの圧力にさらしている間にチャンバ内で取った質量スペクトルは、他の核種の分圧に関して顕著な増加を示さない。清浄シリコン表面上のホスフィンの固着計数は１である（２６参照）。
【００４６】
図６ａ及び図６ｂは、それぞれホスフィンガス照射前後の、二量体列上にある、〜１．５ｎｍ離れた２箇所の水素脱離サイトの、原子解像度における画像を示している。燐の吸着を防ぐバリアとしての水素レジストの有効性は、予め脱離した水素サイトを除いて、燐添加後に水素を均一に被覆すると明らかになる。ホスフィン照射後の何らかの変化を観察するために、我々は、（図５に示すような）比較的大きい脱離サイトよりはむしろ、サイト間の間隔がかなり小さい高解像度画像を示す、単一の水素脱離サイトを特別に選んだ。ここで、図６（ａ）の各脱離サイトの明るい突起は、丁度１個の水素原子を脱離した後の、単一のシリコンダングリングボンドのサインであり、この場合、二量体の左側からのものである。シリコン二量体上に残っている水素は、一過性のものであり２７、我々は、これが時間の経過と共に、二量体の一方から他方へ散乱するのを観察した。
【００４７】
図６ｂは、室温でホスフィンガスを照射した後の、図６ａと同一の領域を示している。図６ｃと図６ｄの線グラフを分析すると、ホスフィン照射後、突起の高さが〜０．０５ｎｍ高くなっている特徴が窺える。こういった相違は、走査間の画像条件のちょっとした変更により起きることがあり、これは、ＳＴＭチップが二量体列間のギャップ内に伸延してしまうときに起きる。しかし、ＰＨ３吸着による高さの相違は、二量体列の上部から突起の上部までを測定するので、これによって影響を受けることは無い。
【００４８】
図６ｅ及び６ｆは、ホスフィン照射前後の、二量体の列に垂直に並んだ、３箇所の脱離サイトを示している。対応する線グラフ（図６ｇと図６ｈ）により、〜０．０５ｎｍ高さが高くなっていることを示している。この高さの増加は、数画像に亘って全ての脱離サイトで観察でき、またホスフィン添加前後で、同一の表面（図示せず）上の原子段階端に対して測定できた。こういった増加が再現できることにより、ＰＨ３分子が吸着したことを確認することが出来、また、この増加再現は、露出したシリコンダングリングボンドと吸着したホスフィンとの違いに対応している。一方のホスフィン分子が二量体の左側のシリコン（上部）と結合し、もう一方のホスフィン分子が二量体の右側のシリコン（下部）と結合する最終画像が非対称なのは、シリコン二量体上の水素原子が一時的な性質を有しているからである。
【００４９】
ホスフィンと清浄Ｓｉ（００１）２×１表面との相互作用の研究２５，２６，２８により、ＰＨ３がシリコン二量体の一端に、分子で吸着した後、解離したＨを再吸着させるために近くでシリコンダングリングボンドが利用できるならば、ＰＨ２に解離させることが出来る。この解離ステップは、水素終端表面上に利用できるダングリングボンドサイトが無い時は、省かれる。図７ａは、ホスフィン添加前の、水素終端表面上にある単一のダングリングボンドサイトの概略を示しており、図７ｂは、吸着したＰＨ３が解離した後の、Ｓｉ−ＰＨ２の提案構造を示している。この形状では、吸着した燐原子は、四面体状を維持し、かつ二量体の一端にＰＨ２が結合する、三重配位を維持している。Ｓｉ（００１）２×１表面上にＮＨ３ ２９とＡｓＨ３ ３０を吸着させる際に（この場合、窒素及び砒素は燐と同数の電子をもつ）、同様の解離工程及びＳｉ−ＸＨ２形状が起こることがわかっている。
【００５０】
この結果が重要であるのは、我々は初めて、ホスフィン吸着を防ぐバリアとしての水素レジストの有効性を証明し、かつ、シリコン表面上に、単一の燐帯び分子の配置を調整する（これが、シリコンベースの量子コンピュータの作成で主要なステップである）ためにこの技術を使ったからである。この工程は、間隔が密接したドーピングのために示したが、比較的広い間隔 （〜２０ｎｍ）でも達成出来、広範囲に亘って燐キュービット配列を精密に配置させることが出来る。この製造工程は、配列原子やドーパント配列を使用する可能性のある、別のミクロの、また、ナノ電子装置の製造にも適用することが出来る。
【００５１】
この特許に関する主題ではないが、最終的な製造ステップは、燐配列の散乱を最小限に抑えた形で、燐帯び分子を、シリコン結晶格子に埋め込むことである。結果として生じる水素終端表面は、分子線エピキタシー法（ＭＢＥ）３１，３２によって、これに続くシリコンの再成長と矛盾しないことが知られているけれども、シリコン内に原子として配置させたドーパントを埋め込むことは、今まで報告されていない。
【００５２】
最後に、重要なのは、ここで証明した製造戦略は、他のシリコンベースの量子コンピュータ構造１６にも直接的に適用することが出来ることに注目することである。
【００５３】
上記明細書中で参照した文献は、以下のものである。
１．Ｋａｎｅ， Ｂ．Ｅ． 「シリコンベース原子核スピン量子コンピュータ」　　Ｎａｔｕｒｅ　３９３、１３３−１３７（１９９８）
２．Ｋａｎｅ， Ｂ．Ｅ． 特許出願ＰＣＴ／ＡＵ９８／００７７８
３．Ｔｕｃｋｅｒ， Ｊ．Ｒ．とＳｈｅｎ， Ｔ．Ｃ．「ＳＴＭリソグラフィに基づく自動配列装置構造に関する考察」Ｓｏｌｉｄ Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ ４２， １０６１−１０６７ （１９９８）
４．ＭａｃＡｌｐｉｎｅ， Ｎ．Ｓ．， Ｋａｎｅ， Ｂ．Ｅ．， Ｄｚｕｒａｋ， Ａ．Ｓ．， Ｃｌａｒｋ， Ｒ．Ｇ．， 「固体量子計算装置の製造技術」 Ａｍｅｒｉｃａｎ Ｐｈｙｓｉｃａｌ Ｓｏｃｉｅｔｙの学会誌， １９９９ 百周年記念会議，　ＱＣ４１ １， １２３９ページ
５．Ｄｚｕｒａｋ， Ａ．Ｓ．， Ｋａｎｅ， Ｂ．Ｅ． Ｃｌａｒｋ， Ｒ．Ｇ．， ＭａｃＡｌｐｉｎｅ， Ｎ．Ｓ．， 第２３回オーストラリア−ニュージーランド物理学学会， 縮合物質物性会議， Ｃｈａｒｌｅｓ Ｓｔｕｒｔ Ｕｎｉｖｅｒｓｉｔｙ， Ｗａｇｇａ Ｗａｇｇａ， Ｎｅｗ Ｓｏｕｔｈ Ｗａｌｅｓ， １９９９年２月
６．Ｓｈｅｎ， Ｔ．Ｃ．， Ｗａｎｇ， Ｃ．， Ａｂｅｌｎ， Ｇ．Ｃ．， Ｔｕｃｋｅｒ， Ｊ．Ｒ．， Ｌｙｄｉｎｇ， Ｊ．Ｗ．， Ａｖｏｕｒｉｓ， Ｐｈ．，Ｗａｌｋｕｐ， Ｒ．Ｅ． 「電子、振動励起メカニズムによる原子スケール脱離」 Ｓｃｉｅｎｃｅ ２６８， １５９０−１５９２ （１９９５）
７．Ｈｕａｎｇ， Ｄ．Ｙａｍａｍｏｔｏ， Ｙ． 「走査トンネル顕微鏡法によって製造されたＳｉ（１００）−２×１：Ｈ表面上のＳｉ二量体チェーン」 Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ． ３５， ３７３４−３７３７ （１９９６）
８．Ｌｙｄｉｎｇ， Ｊｏｓｅｐｈ Ｗ． 「ＵＨＶ　ＳＴＭナノファブリケーション：スピンオフの進歩、技術、及び挑戦」 Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＬＥＥＥ， Ｖｏｌ．８５， Ｎｏ．４， １９９７年４月
９．Ｈｉｔｏｓｕｇｉ， Ｔａｒｏ， Ｈａｓｈｉｚｕｍｅ， Ｔ．， Ｈｅｉｋｅ， Ｓ．， Ｋａｊｉｙａｍａ， Ｈ．， Ｗａｄａ， Ｙ．， Ｗａｔａｎａｂｅ， Ｓ．， Ｈａｓｅｇａｗａ， Ｔ．， Ｋｉｔａｚａｗａ， Ｋ． 「Ｓｉ（１００）２×１：Ｈ表面上に製造されたダングリングボンドワイヤの走査トンネル顕微鏡法／分光器使用法」 Ａｐｐｌｉｅｄ Ｓｕｒｆａｃｅ Ｓｃｉｅｎｃｅ １３０−１３２ （１９９８） ３４０−３４５
１０．Ｓｔｏｋｂｒｏ， Ｋ．， Ｔｈｉｒｓｔｒｕｐ， Ｃ．， Ｓａｋｕｒａｉ， Ｍ．， Ｑｕａａｄｅ， Ｕ．， Ｂｅｎ Ｙｕ−Ｋｕａｎｇ Ｈｕ， Ｐｅｒｅｚ−Ｍｕｒａｎｏ， Ｆ．， Ｇｒｅｙ， Ｆ． 「穴共鳴を介した、ＳＴＭによる水素脱離」 Ｐｈｙｓ． Ｒｅｖ． ｌｅｔｔ． ８０， ２６１８−２６２１ （１９９８）
１１．Ｓｙｒｙｋｈ， Ｃ．， Ｎｙｓ， Ｊ．Ｐ．， Ｌｅｇｒａｎｄ， Ｂ．， Ｓｔｉｅｖｅｎａｒｄ， Ｄ．　「超高真空走査トンネル顕微鏡を使用したＨ不動態化Ｓｉ（１００）−２×１表面のナノスケール脱離」 Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ８５， ３８８７−３８９２ （１９９９）
１２．Ｌｙｄｉｎｇ， Ｊ．Ｗ．， Ａｂｅｌｎ， Ｇ．Ｃ．， Ｓｈｅｎ， Ｔ．Ｃ．， Ｗａｎｇ， Ｃ．， Ｔｕｃｋｅｒ， Ｊ．Ｒ． 「超高真空トンネル顕微鏡を使用したナノスケールパターニング及びシリコン表面の酸化」 Ｊ． Ｖａｃ． Ｓｃｉ． Ｔｅｃｈｎｏｌ．Ｂ １２， ３７３５ （１９９４）
１３．Ａｄａｍｓ， Ｄ．Ｐ．， Ｍａｙｅｒ， Ｔ．Ｍ．， Ｓｗａｒｔｚｅｎｔｒｕｂｅｒ． Ｂ．Ｓ． 「原子層からなるレジストとして吸着Ｈを使ったＳｉ（１００）に対するナノメートルスケールリソグラフィ」 Ｊ． Ｖａｃ． Ｓｃｉ． Ｔｅｃｈｎｏｌ． Ｂ １４， １６４２ （１９９７）
１４．Ｓｈｅｎ， Ｔ．Ｃ．， Ｗａｎｇ， Ｃ．， Ｔｕｃｋｅｒ， Ｊ．Ｒ． 「モノハイドライド上のＡｌ核形成と露出Ｓｉ（００１）表面：原子スケールパターニング」Ｐｈｙｓ． Ｒｅｖ． ｌｅｔｔ． ７８， １２７１ （１９９７）
１５．Ｈａｓｈｉｚｕｍｅ， Ｔ．， Ｈｅｉｋｅ， Ｓ．， Ｌｕｔｗｙｃｈｅ， Ｍ．Ｉ．， Ｗａｔａｎａｂｅ， Ｓ， Ｗａｄａ， Ｙ． 「Ｓｉ（１００）表面上の原子構造」 Ｓｕｒｆａｃｅ Ｓｃｉｅｎｃｅ ３８６， １６１ （１９９７）
１６．Ｐａｌａｓａｎｔｚａｓ， Ｇ．， Ｉｌｇｅ， Ｂ．， Ｄｅ Ｎｉｊｓ， Ｊ．， Ｇｅｅｒｉｇｓ， Ｌ．Ｊ． 「水素不動態化Ｓｉ（１００）表面上の、超高真空走査トンネル顕微鏡法によるＣｏ／Ｓｉナノワイヤの製造」 Ｊ．Ａｐｐｌ． Ｐｈｙｓ． １８５， １９０７ （１９９９）
１７．Ｓａｋｕｒａｉ， Ｍ．， Ｔｈｉｒｓｔｒｕｐ， Ｃ．， Ａｏｎｏ， Ｍ． 「パターンを形成した水素終端Ｓｉ（１００）表面上の銀のナノスケールの成長」 Ｐｈｙｓ． Ｒｅｖ． Ｂ ６２， １６１６７ （２０００）
１８．Ｖｒｉｊｅｎ， Ｒ．， Ｙａｂｌｏｎｏｖｉｔｃｈ， Ｌ．， Ｋａｎｇ Ｗａｎｇ， Ｈｏｎｇ Ｗｅｎ Ｊｉａｎｇ， Ｂａｌａｎｄｉｎ， Ａ．， Ｒｏｙｃｈｏｗｄｈｕｒｙ， Ｖ．， Ｍｏｒ， Ｔ．， ＤｉＶｉｎｃｅｎｚｏ， Ｄ． 「シリコン‐ゲルマニウムのヘテロ構造における量子コンピュータ用電子スピン共鳴トランジスタ」 Ｐｈｙｓ．Ｒｅｖ． Ａ ６２， ０１２３０６／１−１０ （２０００）
１９．Ｓｗａｒｔｚｅｎｔｒｕｂｅｒ， Ｂ．Ｓ．， Ｍｏ， Ｙ． Ｗ．， Ｗｅｂｂ， Ｍ．Ｂ． ＆ Ｌａｇａｌｌｙ， Ｍ．Ｇ． 「Ｓｉ表面上の不規則構造及びステップに関する走査トンネル顕微鏡法研究」 Ｊ．Ｖａｃ． Ｓｃｉ， Ｔｅｃｈ． Ａ７， ２９０１−２９０５ （１９８９）
２０．Ｈａｔａ， Ｋ．， Ｋｉｍｕｒａ， Ｔ．， Ｏｚａｗａ， Ｓ． Ｍｉｙａｍｏｔｏ， Ｎ． 「無欠陥表面の製造方法」 Ｊ． Ｖａｃ． Ｓｃｉ． Ｔｅｃｈｎｏｌ． Ａ １８， １９３３ （２０００）
２１．Ｈａｔａ， Ｋ．， Ｙａｓｕｄａ， Ｓ． Ｓｈｉｇｅｋａｗａ， Ｈ 「Ｓｉ（１００）２×１二量体の走査トンネル顕微鏡法による画像の再解釈」 Ｐｈｙｓ． Ｒｅｖ． Ｂ ６０， ８１６４ （１９９９）
２２．Ｏｕｒａ， Ｋ．， Ｌｉｆｓｈｉｔｓ， Ｖ． Ｇ．， Ｓａｒａｎｉｎ， Ａ． Ａ．， Ｚｏｔｏｖ， Ａ． Ｖ． ＆ Ｋａｔａｙａｍａ， Ｍ．　「清浄及び変更シリコン表面を使った水素相互作用」 Ｓｕｒｆ． Ｓｃｉ． Ｒｅｐ． ３５， １−６９ （１９９９）
２３．Ｈａｍｅｒｓ， Ｒ． Ｊ．， Ａｖｏｕｒｉｓ， Ｐｈ． ＆ Ｂｏｚｓｏ， Ｆ． 「走査トンネル顕微鏡による化学結合構造の画像形成　Ｓｉ（００１）上のＮＨ３分離」 Ｐｈｙｓ． Ｒｅｖ． Ｌｅｔｔ． ５９， ２０７１−２０７４ （１９８７）
２４．Ｔｈｉｒｓｔｒｕｐ， Ｃ．， 個人書簡
２５．Ｗａｎｇ， Ｙ．， Ｂｒｏｎｉｋｏｗｓｋｉ， Ｍ．Ｊ． ＆ Ｈａｍｅｒｓ， Ｒ． Ｊ． 「シリコン（００１）表面とホスフィン（ＰＨ３）との相互作用に関する原子解像ＳＴＭ研究」 Ｊ． Ｐｈｙｓ． Ｃｈｅｍ， ９８， ５９６６−５９７３ （１９９４）
２６．Ｌｉｎ， Ｄ． Ｓ．， Ｋｕ， Ｔ．Ｓ．， Ｃｈｅｎ， Ｒ． Ｐ． 「内殻レベルの光電子放出及びリアルタイム走査トンネル電子顕微鏡法からのＳｉ（１００）とホスフィンの相互作用」 Ｐｈｙｓ． Ｒｅｖ． Ｂ６１， ２７９９ （２０００）
２７．Ｈｉｌｌ， Ｅ．， Ｆｒｅｅｌｏｎ， Ｂ．， Ｇａｎｚ， Ｅ． 「ＳＴＭ原子トラッキングによって調査したＳｉ（００１）表面上の水素拡散」 Ｐｈｙｓ． Ｒｅｖ． Ｂ６０， １５８９６−１５９００（１９９９）
２８．Ｗａｎｇ， Ｙ．， Ｃｈｅｎ， Ｘ． Ｈａｍｅｒｓ， Ｒ．Ｊ．， 「層形成の原子解像度研究と燐とＳｉ（００１）との相互作用における界面ミキシング」 Ｐｈｙｓ． Ｒｅｖ． Ｂ５０， ４５３４ （１９９４）
２９．Ｚｈｉ−Ｈｅｎｇ Ｌｏｈ， Ｋａｎｇ， Ｈ． Ｃ． 「第一原理からの研究及び密度関数理論」 Ｊ． Ｃｈｅｍ． Ｐｈｙｓ． １１２−２４４４−２４５１ （２０００）
３０．Ｎｏｒｔｈｒｕｐ， Ｊ． Ｅ． 「Ｓｉ（１００）に関するアルシン吸着の理論研究」 Ｐｈｙｓ． Ｒｅｖ． Ｂ ５１， ２２１８−２２２２ （１９９５）
３１．Ｃｏｐｅｌ， Ｍ．， Ｔｒｏｍｐ， Ｒ．Ｍ． 「Ｓｉ（１００）ホモエピタクシのＨ被覆依存」 Ｐｈｙｓ． Ｒｅｖ． Ｌｅｔｔｅｒｓ ７２， １２３６−１２３９ （１９９４）
３２．Ｅａｇｌｅｓｈａｍ， Ｄ．Ｊ．， Ｇｏｓｓｍａｎ， Ｈ．Ｊ．， Ｃｅｒｕｌｌｏ， Ｍ． 「エピタキシアル成長の制限厚み及びＳｉ（１００）に関する室温シリコン成長」 Ｐｈｙｓ． Ｒｅｖ． Ｌｅｔｔｅｒｓ ６５， １２２７−１２３１ （１９９０）
【００５４】
広く説明された本発明の思想又は範囲から逸脱しない限り、多くのバリエーション及び／又は変更が、実施例で示された本発明になされ得ることが当業者により解釈される。従って、本実施例は、全ての観点において例示的であり、限定的ではないと見なされるべきである。
【図面の簡単な説明】
図１は、Ｋａｎｅの提案による、シリコンベースの量子コンピュータ用の、（公知の）構造の概略であり、絶縁バリアにより分離した表面金属ゲートを有する、等方性の純粋２８Ｓｉ中に組み込まれた２つの燐原子を示している。
図２は、ＭｃＡｌｐｉｎｅ他による、図１に示す構造を製造する際の公知の構想工程の概略である。ＳＴＭチップを使用して、原子解像度で、Ｈを選択的に脱離した後、これら脱離サイトにのみ、ＰＨ３分子を結合させる。その結果、Ｐ原子が絶縁バリアに続く結晶質Ｓｉ内に閉じ込められる。
図３は、清浄かつ、欠陥が非常に少ないＳｉ（００１）２×１表面の、ＳＴＭによる画像を示す。図３（ａ）は、ミスカット（ｍｉｓｃｕｔ）角が０．２°の、ビシナルシリコン表面を示す。この表面は、５つの平坦な（００１）段領域を有しており、それぞれ単原子ステップ端により分離されている。試料バイアスが−２．０Ｖ、設定電流が０．２ｎＡで画像を取得した。図３（ｂ）は、１７×２４ｎｍ２の、完全に欠陥の無いＳｉ（００１）２×１表面を示している。この画像は、試料バイアスが−１．０Ｖ、設定電流が０．４ｎＡで取得した。
図４（ａ）は、Ｓｉ（００１）表面上のＨによる単層被覆付近の画像である。この表面上には、モノハイドライドサイト、ジハイドライドサイト、Ｈ：（３×１）相として知られている、これ等２つの相の組み合わせサイトを確認することが出来、これ等は、図４（ｂ−ｄ）に概略的に示されている。図４（ｅ）には、走査トンネル分光器使用法により、図３（ｂ）に示す清浄表面のものと比較した際の、Ｈ終端表面に明らかなサインが示されている。
図５（ａ）は、Ｓｉ（００１）２×１表面上の、ＰＨ３のｃ（４×２）構造の概略を示しており、ここでは、影をつけた二量体は、ＰＨ３結合サイトを示している。図５（ｂ）は、ＰＨ３添加Ｓｉ（００１）２×１表面上の、ｃ（４×２）構造の、ＳＴＭによる画像を示しており、ここでは、明るい突出部は、（ａ）の影付き領域に相当する。この画像は、試料バイアスが−３．０Ｖ、トンネル電流が０．２ｎＡで得たものである。図５（ｃ）は、モノハイドライドＳｉ（００１）２×１：Ｈ表面上にある、３箇所の水素脱離サイトの、ＳＴＭによる画像である。この表面から水素原子を取り除くと、シリコンダングリングボンドが現れるが、この露出したシリコン領域は、ＳＴＭによる画像では、明るい突起として現れる。（ａ）、（ｃ）内の強調領域により、ｃ（４×２）構造に対する、水素脱離サイトの寸法を比較しており、ここには、単一のホスフィン分子がこのサイトで吸着可能であることが示されている。
図６は、シリコン二量体列に沿った、２箇所の脱離サイトの、ＳＴＭによる画像を示しており、（ａ）、（ｂ）は、それぞれ、ホスフィン添加の前後である。ｃとｄの対応する線グラフにより、ホスフィン分子が、露出したダングリングボンドサイトに吸着する際に、〜０．０５ｎｍだけ、特有の高さ相違があるのを示している。更に、（ｅ）、（ｆ）には、３箇所の脱離サイト（この際、シリコン二量体の列方向に垂直である）が、示されており、（ｅ）、（ｆ）はそれぞれ、ホスフィン添加前後を示しており、（ｇ）、（ｈ）はそれぞれ、（ｅ）、（ｆ）に対応する線グラフである。この線グラフにより、ホスフィン分子吸着サイトで０．０５ｎｍだけ高さが増えている特徴が強調されている。これら画像は全て、試料バイアスが−１．８Ｖ、トンネル電流が０．４ｎＡで得たものである。
図７（ａ）は、単一のシリコンダングリングボンドの概略を、（ｂ）は、吸着したＰＨ３を解離させた後に予想されるＳｉ−ＰＨ２構造の概略を示している。これ等のモデルは、表面に向けて見下ろした図であり、中央の２個のシリコン原子は、表面原子であり、他のシリコン原子は、表面下の原子である。

Claims (4)

  1. 水素によるパターンが形成された結晶質シリコン表面上に吸着させた単一の燐帯び分子の配列を有し、
    前記水素によるパターンが形成された結晶質シリコン表面は水素の単層から構成され、
    前記水素の単層は、水素原子が個別に脱離させられて、該脱離部位に前記単一の燐帯び分子を吸着させるための領域が露出させられていることを特徴とするナノスケール製品。
  2. ２個以下のシリコン二量体を露出させて、単一の燐帯び分子が、露出したシリコンダングリングボンドサイトに吸着し得るように調整する形で、単水素原子は前記表面から脱離させられていることを特徴とする、請求項第１項記載のナノスケール製品。
  3. （ｉ）試料を、試料ホルダ背後に設けた抵抗性を有する加熱構成要素を使用する等して間接的に加熱することにより、６時間、〜６００℃で該試料からガスを除去し、
    （ｉｉ）前記試料に、ＤＣ電流を直接通すことにより、該試料を〜１分間、〜１２００℃で加熱し、この間、圧力を、低い１０−１０ｍｂａｒ領域に維持させ、
    （ｉｉｉ）前記試料の温度を〜９５０℃にまで減少させた後、〜９５０℃から室温にまでゆっくりと冷却することにより、
    （ａ）試料Ｓｉ（００１）２×１表面を、超高真空環境下で準備し、
    （ｂ）前記試料表面を、同一の超高真空環境下で、原子状の水素で不動態化し、水素の単層からなる前記表面が水素で終端し得るように、前記真空システム内の全圧力をモニタすることにより線量率を調節し、
    （ｃ）１ｍｓオーダーの短期間、高電圧及びトンネル電流の両方のパルスを加えたＳＴＭチップを使用して、同一の超高真空環境下で、不動態化した表面から単一のＨ原子を選択的に脱離させて、前記水素層にパターンを形成し、
    （ｄ）同一の超高真空環境下で、前記表面を燐（ＰＨ３）分子にさらすことにより、該燐分子を、前記表面内の露出したパターンと結合させることを特徴とする、請求項第１項又は第２項記載のナノスケール製品の製造方法。
  4. 等方性の純粋２８Ｓｉ（Ｉ＝０）中に埋め込まれたキュービットとして、ドナー原子の原子核スピン又は電子スピンを利用した量子コンピュータにおいて、
    前記コンピュータは、配列を形成するために、水素の単層からなるレジスト内の各ウインドウを介して単一のドナー帯び分子を吸着させたＳｉ（００１）２×１基板を有し、前記各ウインドウは、１個のドナー帯び分子だけしかシリコンに対して、該シリコン内のサイトで、吸着しないように水素を脱離することにより寸法付けられており、これ等サイトは、隣接する対のドナー電子の波動関数が重なるような間隔を開けて互いに離れていることを特徴とする、量子コンピュータ。
JP2002523392A 2000-08-30 2001-08-24 量子コンピュータ用シリコン基板上の単分子配列 Pending JP2004506532A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AUPQ9759A AUPQ975900A0 (en) 2000-08-30 2000-08-30 A process for the fabrication of a quantum computer
PCT/AU2001/001057 WO2002018266A1 (en) 2000-08-30 2001-08-24 Single molecule array on silicon substrate for quantum computer

Publications (1)

Publication Number Publication Date
JP2004506532A true JP2004506532A (ja) 2004-03-04

Family

ID=3823813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002523392A Pending JP2004506532A (ja) 2000-08-30 2001-08-24 量子コンピュータ用シリコン基板上の単分子配列

Country Status (6)

Country Link
US (1) US7061008B2 (ja)
EP (1) EP1315667A1 (ja)
JP (1) JP2004506532A (ja)
CN (1) CN1205113C (ja)
AU (1) AUPQ975900A0 (ja)
WO (1) WO2002018266A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006239843A (ja) * 2005-03-04 2006-09-14 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2011525050A (ja) * 2008-06-17 2011-09-08 ナショナル リサーチ カウンシル オブ カナダ 原子論的量子ドット
JP2021528837A (ja) * 2018-05-02 2021-10-21 ニューサウス イノベーションズ プロプライエタリー リミテッド ドーパント原子を半導体表面に選択的に組み込む方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6878417B2 (en) * 1997-11-12 2005-04-12 John C. Polanyi Method of molecular-scale pattern imprinting at surfaces
AUPR728901A0 (en) * 2001-08-27 2001-09-20 Unisearch Limited Method and system for introducing an ion into a substrate
WO2003021635A2 (en) * 2001-09-05 2003-03-13 Rensselaer Polytechnic Institute Passivated nanoparticles, method of fabrication thereof, and devices incorporating nanoparticles
WO2005013337A2 (en) * 2003-03-06 2005-02-10 Rensselaer Polytechnic Institute Rapid generation of nanoparticles from bulk solids at room temperature
JP4855255B2 (ja) * 2003-08-20 2012-01-18 クコー ピーティーワイ リミテッド ナノスケール及び原子スケール装置の製造
US7321884B2 (en) * 2004-02-23 2008-01-22 International Business Machines Corporation Method and structure to isolate a qubit from the environment
JP4773101B2 (ja) * 2005-01-12 2011-09-14 株式会社日立製作所 半導体装置の製造方法
EP1905064A2 (en) * 2005-06-24 2008-04-02 Applied Nanoworks, Inc. Nanoparticles and method of making thereof
US20080245769A1 (en) * 2006-07-17 2008-10-09 Applied Nanoworks, Inc. Nanoparticles and method of making thereof
US10147865B1 (en) 2013-08-12 2018-12-04 The United States Of America As Represented By The Director Of The National Security Agency Epitaxial superconducting devices and method of forming same
EP3469636B1 (en) 2016-06-08 2024-02-07 SOCPRA - Sciences et Génie s.e.c. Electronic circuit for control or coupling of single charges or spins and methods therefor
CA3075691A1 (en) * 2017-09-28 2019-04-04 Quantum Silicon Inc. Initiating and monitoring the evolution of single electrons within atom-defined structures
US10983142B2 (en) * 2018-10-24 2021-04-20 Zyvex Labs, Llc Depassivation lithography by scanning tunneling microscopy
CA3127252A1 (en) * 2019-02-15 2020-08-20 Quantum Silicon Inc. Automated atomic scale fabrication
CN116654618B (zh) * 2023-07-24 2023-09-29 济南华自达电子设备有限公司 一种电路板上料装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861254A (en) * 1997-01-31 1999-01-19 Nexstar Pharmaceuticals, Inc. Flow cell SELEX
JP3048749B2 (ja) * 1992-04-28 2000-06-05 キヤノン株式会社 薄膜形成方法
EP0634797B1 (en) * 1993-07-13 1999-09-22 Sony Corporation Thin film semiconductor device for active matrix panel and method of manufacturing the same
EP0815121A4 (en) * 1995-02-09 1999-09-01 Univ Washington MODIFIED AFFINITY STREPTAVIDINE
JP2833545B2 (ja) * 1995-03-06 1998-12-09 日本電気株式会社 半導体装置の製造方法
US5990373A (en) * 1996-08-20 1999-11-23 Kansas State University Research Foundation Nanometer sized metal oxide particles for ambient temperature adsorption of toxic chemicals
AUPO926897A0 (en) * 1997-09-17 1997-10-09 Unisearch Limited Quantum computer
JP2000021892A (ja) * 1998-06-26 2000-01-21 Nec Corp 半導体装置の製造方法
JP3242901B2 (ja) * 1999-06-18 2001-12-25 日本エー・エス・エム株式会社 半導体形成方法及び装置
US6492283B2 (en) * 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
AUPQ980700A0 (en) * 2000-08-31 2000-09-21 Unisearch Limited Fabrication of nanoelectronic circuits
AUPR728901A0 (en) * 2001-08-27 2001-09-20 Unisearch Limited Method and system for introducing an ion into a substrate
US7018852B2 (en) * 2002-08-01 2006-03-28 D-Wave Systems, Inc. Methods for single qubit gate teleportation
US7364923B2 (en) * 2003-03-03 2008-04-29 The Governing Council Of The University Of Toronto Dressed qubits

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006239843A (ja) * 2005-03-04 2006-09-14 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2011525050A (ja) * 2008-06-17 2011-09-08 ナショナル リサーチ カウンシル オブ カナダ 原子論的量子ドット
KR101619292B1 (ko) 2008-06-17 2016-05-10 내셔날 리서치 카운실 오브 캐나다 원자 양자점
JP2021528837A (ja) * 2018-05-02 2021-10-21 ニューサウス イノベーションズ プロプライエタリー リミテッド ドーパント原子を半導体表面に選択的に組み込む方法
JP7449238B2 (ja) 2018-05-02 2024-03-13 シリコン クァンタム コンピューティング プロプライエタリー リミテッド ドーパント原子を半導体表面に選択的に組み込む方法

Also Published As

Publication number Publication date
US7061008B2 (en) 2006-06-13
WO2002018266A1 (en) 2002-03-07
WO2002018266A8 (en) 2003-01-03
EP1315667A1 (en) 2003-06-04
US20040023519A1 (en) 2004-02-05
CN1205113C (zh) 2005-06-08
AUPQ975900A0 (en) 2000-09-21
CN1449359A (zh) 2003-10-15

Similar Documents

Publication Publication Date Title
JP2004506532A (ja) 量子コンピュータ用シリコン基板上の単分子配列
Schofield et al. Atomically precise placement of single dopants in Si
US6465782B1 (en) Strongly textured atomic ridges and tip arrays
Sutter et al. Microscopy of graphene growth, processing, and properties
JP2005500706A (ja) ナノスケール製品、及びナノスケール製品または原子スケール製品の製造方法
Huang et al. Silicon and Silicide nanowires: Applications, fabrication, and properties
EP2250124B1 (en) Fabrication of atomic scale devices
AU2001281595B2 (en) Single molecule array on silicon substrate for quantum computer
Fuechsle Precision few-electron silicon quantum dots
AU2001281595A1 (en) Single molecule array on silicon substrate for quantum computer
JP3527941B2 (ja) 半導体スーパーアトムとその結合体の作製方法
O’Brien et al. Scanning tunnelling microscope fabrication of arrays of phosphorus atom qubits for a silicon quantum computer
Abulizi Quantum transport in hexagonal boron nitride-carbon nanotube heterostructures
Yu et al. Self-assembled Si quantum-ring structures on a Si substrate by plasma-enhanced chemical vapor deposition based on a growth-etching competition mechanism
Lei et al. Making Patterned Single Defects in MoS2 Thermally with the MoS2/Au Moiré Interface
Huda Epitaxial growth of lateral graphene/hexagonal boron nitride heterostructures
AU2002328652B8 (en) Substituted donor atoms in silcon crystal for quantum computer
Way Seed-mediated Growth of Graphene Nanoribbons on Germanium Via Chemical Vapor Deposition
PCSI-SuA Sunday Afternoon, January 15, 2023
Cheng Fundamental Research On Direct Fabrication Of Low Dimensional Nanomaterials On Si Substrates
Corso Boron nitride nanostructures on transition metals: flat layers and nanomesh
Brugger Monday Morning, November 7, 2022
O'Brien et al. Nanoscale phosphorous atom arrays created using STM for the fabricaton of a silicon-based quantum computer
Levendorf Locally Controlling The Structure And Composition Of Atomically-Thin Films
Vanacore INVESTIGATION OF Ge SURFACE DIFFUSION AND SiGe NANOSTRUCTURES BY SPECTRO-MICROSCOPY TECHNIQUES

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051116