[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2021528837A - ドーパント原子を半導体表面に選択的に組み込む方法 - Google Patents

ドーパント原子を半導体表面に選択的に組み込む方法 Download PDF

Info

Publication number
JP2021528837A
JP2021528837A JP2020561656A JP2020561656A JP2021528837A JP 2021528837 A JP2021528837 A JP 2021528837A JP 2020561656 A JP2020561656 A JP 2020561656A JP 2020561656 A JP2020561656 A JP 2020561656A JP 2021528837 A JP2021528837 A JP 2021528837A
Authority
JP
Japan
Prior art keywords
dopant
atom
surface portion
molecule
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020561656A
Other languages
English (en)
Other versions
JPWO2019210370A5 (ja
JP7449238B2 (ja
Inventor
ミシェル シモンズ
ジョリス カイザー
Original Assignee
ニューサウス イノベーションズ プロプライエタリー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2018901480A external-priority patent/AU2018901480A0/en
Application filed by ニューサウス イノベーションズ プロプライエタリー リミテッド filed Critical ニューサウス イノベーションズ プロプライエタリー リミテッド
Publication of JP2021528837A publication Critical patent/JP2021528837A/ja
Publication of JPWO2019210370A5 publication Critical patent/JPWO2019210370A5/ja
Application granted granted Critical
Publication of JP7449238B2 publication Critical patent/JP7449238B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q80/00—Applications, other than SPM, of scanning-probe techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Radiology & Medical Imaging (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Pigments, Carbon Blacks, Or Wood Stains (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)

Abstract

本開示は、決定論的な数のドーパント原子をＩＶ族半導体格子の表面部分に埋め込む方法論に関する。本方法論は、表面部分上に１つ以上のリソグラフィサイト（ｌｉｔｈｏｇｒａｐｈｉｃ ｓｉｔｅ）を形成するステップと、１００Ｋ未満の温度で、ドーパント原子および水素原子を備える分子を含むガスを使用して、分子の一部分が表面部分に結合するように、表面部分に注入するステップと、ドーパント原子にある量のエネルギーを移動させることで、１つ以上のドーパント原子をそれぞれのリソグラフィサイトに組み込むステップと、を備える。リソグラフィサイトに組み込まれたドーパント原子の数は決定論的であり、リソグラフィサイトのサイズに関連する。
【選択図】図１

Description

本出願は、２０１８年５月２日出願のオーストラリア特許仮出願第２０１８９０１４８０号の優先権を主張し、その開示全体を相互参照によりここに組み込む。
技術分野
本発明は、ドーパント原子を半導体表面に組み込む方法に関する。具体的にいうと本発明は、ガス源のドーパントを半導体結晶に決定論的に組み込む方法に関する。
誤り訂正量子演算回路を作成するための有望な経路は、キュービットを作成するために半導体の結晶格子に埋め込まれた単一のドナー原子の量子特性を利用することを必要とする。このアプローチには、シリコン中に各原子ごとにドナー構造を製造することを含み、原子レベルの精度を必要とする。
参照によってここに組み込まれた米国特許第７，０９７，７０８号は、パッシベーションする水素を脱離させた後に、ドープされた表面にシリコンを成長させることでシリコン中に原子を組み込む技法を記載している。走査型トンネル顕微鏡（ＳＴＭ）は、パシベーションされたＳｉ（００１）表面から水素を局所的に取り除き、その後ガス状ホスフィンを注入し、次にシリコン分子線エピタキシーによるカプセル化を行うために使用される。注入の後およびカプセル化の前に、熱アニールが行われてドーパント原子を表面中に組み込む。
このアプローチを使用した大型の誤り訂正量子演算回路を製造するために、ドーパント組み込みプロセスが再現可能であること、および組み込まれる原子数を各リソグラフィサイト（ｌｉｔｈｏｇｒａｐｈｉｃ ｓｉｔｅ）毎に決定論的に決定し得ることが重要である。単一のドーパントデバイスは実証されてはいるが、リン組み込みプロセスの確率論的性質が、現行技術を使用して多数の単一のドナーキュービットを備えたアーキテクチャへの拡大を妨げている。
本発明の実施形態は、大型の誤り訂正量子演算回路を製造する拡張可能なアプローチに関し、この回路はドーパント吸収および解離の確率論的性質を回避し、特定場所にある１つ以上のドーパント原子をシリコン中に決定論的に組み込むことを可能にする。
本発明は第１態様に従って、決定論的な数のドーパント原子をＩＶ族半導体格子の表面部分に埋め込む方法を提供し、本方法は、
ａ）表面部分上に１つ以上のリソグラフィサイトを形成するステップと、
ｂ）１００Ｋ未満の温度で、ドーパント原子および水素原子を備える分子を含むガスを使用して、分子の一部分が表面部分に結合するように、表面部分に注入するステップと、
ｃ）ドーパント原子にある量のエネルギーを移動させることで、１つ以上のドーパント原子をそれぞれのリソグラフィサイトに組み込むステップと、を備え、
リソグラフィサイトに組み込まれたドーパント原子の数は決定論的であり、リソグラフィサイトのサイズに関連する。
実施形態において、一部のドーパント原子はそれぞれのリソグラフィサイトに組み込まれるが、組み込まれない原子は表面部分から放出される。実施形態において、ＩＶ族半導体格子の表面部分は、純結晶シリコン部分である。
実施形態において、注入ガス中の分子はホスフィン（ＰＨ3）を含有し、注入プロセスは、表面部分がＰＨ3分子で飽和し、ＰＨ3分子のみが吸収され、リソグラフィサイトの表面部分に結合するように行われる。
いくつかの実施形態では、注入プロセスは、ＰＨ3のＰＨ2への解離が防止されるような温度で、たとえば４０Ｋ未満で行われる。代替的実施形態では、注入プロセスは、ＰＨ3のＰＨ2への解離が自然に発生するような温度で、たとえば７７Ｋで行われる。
リソグラフィサイトは、異なる構成を有し得る。たとえばサイトは、１×１シリコン原子サイト、２×１シリコンディマーパッチ、３×１シリコンディマーパッチ、４×１シリコンディマーパッチ、または５×１シリコンディマーパッチであり得る。いくつかの例において、リソグラフィサイトは、２×２シリコンディマーパッチ、３×２シリコンディマーパッチ、４×２シリコンディマーパッチ、または５×２シリコンディマーパッチであり得る。リソグラフィサイトはまた、他の構成を有し得る。
ここに開示された方法論を使用することで、各リソグラフィサイトに組み込まれる原子数は、リソグラフィサイトのサイズおよび構成にのみ依存し、決定論的方法で制御され得る。
いくつかの実施形態では、リソグラフィサイトは、３×１シリコンディマーパッチであり、１つ以上のドーパント原子をそれぞれのリソグラフィサイトに組み込むステップは、結合した分子の第１部分からの単一のドーパント原子が表面部分のそれぞれのリソグラフィサイトに組み込まれるように、表面部分をアニーリングするステップを備え、結合した分子の第２部分は表面部分から放出される。
各々の３×１シリコンディマーは、６つのＰＨ3分子と結合し得る。結合したＰＨ3分子は、結合の際に１つの水素原子を失い得る。アニーリングステップの際に、ＰＨ2分子は追加の水素原子と結合し、表面部分から放出される。
実施形態において、表面部分をアニーリングするステップは、結合したＰＨ3分子が１つの水素原子を失って、表面に結合した複数のＰＨ2分子を形成する第１フェーズと、結合したＰＨ2分子が２つの水素原子を失って他のＰＨ2分子に与え、単一のＰ原子が単一の３×１シリコンディマーパッチに埋め込まれる第２フェーズと、いう２フェーズで行われる。
複数のＰＨ2結合分子のある表面構成は、表面に結合されたＰＨ3分子のある構成よりエネルギー的に好都合である。
表面部分のＰＨ2分子とシリコン原子との間の結合強度は、表面部分のＰＨ3分子とシリコン原子との間の結合強度より強くあり得る。
第１アニーリングフェーズは、たとえばしばらくの間、沈着環境からサンプルを取り出し、サンプルを室温に曝すことで行われ得る。第２アニーリングフェーズは、２００℃〜４００℃の範囲に含まれる温度で急速熱アニーリング（ＲＴＡ）を使用して行われ得る。
実施形態において、アニーリングステップを行う代りに、１つ以上のドーパント原子をそれぞれのリソグラフィサイトに組み込むステップは、走査型トンネル顕微鏡のチップを分子のうちの１つより上に位置させ、チップを通してある量のエネルギーをドーパント原子に移動させることで行われる。
実施形態において、ドーパント原子へのエネルギーは、走査型トンネル顕微鏡のチップがドーパント原子に近接して位置する間に、該チップを通してドーパント原子および半導体表面に電流を印加することで提供される。
一実施形態では、チップを通して電流を印加するために、走査型トンネル顕微鏡のフィードバック制御ループは停止され、電流の大きさを増加させるため、チップはドーパント原子の近くに移動するように制御される。印加電流の大きさは、ドーパント原子の組み込みを契機に起きる急激な変動に関してモニターされ得る。電流の大きさは、０．１ｎＡ〜１０ｎＡであり得る。
一実施形態では、本方法はチップと半導体表面との間に電圧を印加するステップを備え、電圧は、２Ｖ〜４Ｖの大きさを有する。
代替的実施形態では、ある量のエネルギーをドーパント原子に移動させるため、走査型トンネル顕微鏡のフィードバック制御ループがアクティブである間に、電圧または電流がチップを通してドーパント原子および半導体表面に印加される。チップとドーパント原子との間の距離は、電流の大きさが増加する間にドーパント原子の組み込みを契機に起きる急激な変動に関してモニターされ得る。チップと原子との間の初期距離は０．１ｎｍ〜１０ｎｍである。
他の実施形態では、ある量のネルギーをドーパント原子に移動させるため、０．１ｓ〜１ｓの継続期間および２Ｖ〜４Ｖの大きさの電圧パルス、または０．１ｓ〜１ｓの継続期間および０．１ｎＡ〜１ｎＡの大きさの電流パルスが、チップを通してドーパント原子および半導体表面に印加される。
有益なことに本発明の実施形態に従って、低温で表面全体に均一な注入を提供することで、決定論的な数のドナー原子が半導体表面に組み込まれる。ドナー原子は、それぞれのリソグラフィサイトに決定論的に組み込まれ得、組み込まれた原子の数は、リソグラフィサイトのサイズおよび構成のみに関連する。
さらにドーパント原子、原子は、温度によって駆動された一連の化学反応によって、または走査型トンネル顕微鏡のチップ支援の組み込みによって、半導体表面に組み込まれ得る。
たとえばホスフィン（ＰＨ3）を使用してシリコン中に組み込まれたリン原子の場合、低温注入を適用し、３×１ディマーパッチを使用することで、吸収されたＰＨ3分子は同時にＰＨ2に、次にＰＨに、および最終的にＰに解離する。
一方、室温で注入する場合、アニーリングプロセスを行う前に関連するエネルギーバリアを克服する十分なエネルギーが周辺環境に存在するので、ＰＨ3は制御不能にＰＨ2に解離し得、次にＰＨに解離し得る。これは、リソグラフィパッチ内部でＰＨx（ｘ＝１，２）分子のランダムな開始構成になり得、このため組み込まれたドナー数のランダムな結果を生じ得る。
本発明の特徴および利益は、添付図面を参照して、単なる一例として説明される、以下の本発明の実施形態から明らかになるであろう。
ドーパント原子をＩＶ族半導体格子の表面部分に埋め込む方法を実施するステップの付属するフロー図を示す。 注入の前後で様々なサイズおよび形状を持つリソグラフィサイトの一連のイメージを示す。 単一のリン原子をシリコン結晶表面に決定論的に組み込むために使用される水素リソグラフィおよび化学反応の概略図を示す。 ４つのドナー原子を持つドナーキュービットを形成するために使用される水素終端シリコン表面の上面図である。 低温ＰＨ3注入の様々なステップについての、走査型トンネル顕微鏡写真を示す。 走査型トンネル顕微鏡のチップ支援のドナー原子組み込みを概略的に示す。
以下の説明において、実施形態に従って、リンのようなドーパント原子などの原子を半導体結晶中に決定論的に組み込む方法が説明される。
本開示で使用される用語「アニーリング」は、サンプルの温度を上昇させるプロセスを指す。いくつかの例において温度は、ランプ、電流、または炉などの熱源を使用して積極的に加熱することで上昇し得る。アニーリングはまた、サンプルを冷却環境（クリオスタット）から室温環境にしばらくの間移してサンプルの温度を上昇できるようにすることでも行われ得る。
ここで図１を参照すると、純結晶シリコン格子の表面部分中のそれぞれのリソグラフィサイトに１つ以上のリン原子を決定論的に組み込むために使用されるステップのあるフロー図１００が示される。
たとえば表面は、Ｓｉ（１００）２×１再構成表面であり得る。そのようなシリコン表面は当初、表面Ｓｉ原子の１×１矩形アレイを示す。このようなアレイの各々は、ダイヤモンド構造から残存する２つのダングリング結合を有し、低エネルギー構造に再構成され得る表面を形成する。観察された再構成はディマーの編成によって説明される２×１の周期性を持ち、このディマーは対の表面原子からなり、ダングリング結合の数を２倍減少させ、表面Ｓｉ原子当たり１つのダングリング結合を残す。Ｓｉ（００１）２×１表面は水素原子で終端され、この水素原子は走査型トンネル顕微鏡（ＳＴＭ）のリソグラフィ特性を使用して選択的に取り除かれて、「リソグラフィマスク」を形成する（ステップ１０２）。
表面部分は次に、１００Ｋ未満の温度でホスフィン（ＰＨ3）を注入される（１０４）。注入は、表面部分がＰＨ3分子で飽和し、分子の一部分が表面部分のＩＶ族原子と結合するように行われる。ＰＨ3分子のみ吸収され、露出したシリコンリソグラフィサイトのシリコン格子に結合することが、重要である。各々の３×１ディマーパッチは、６つのＰＨ3分子と結合し得る。
ガス状ＰＨ3のディマーサイトへの吸収は、このプロセスに関連するエネルギーバリアが存在しないので、低温による影響を受けない。最終構成（吸収されたＰＨ3）は、気相ＰＨ3およびベアシリコン表面より安定な０．６２ｅＶであることが判明する。
他方、ＰＨX分子の他の解離ステップは、エネルギーバリアによって規制され、その反応速度はアレニウスの式を使用して説明され得る。これは、温度が十分低下した場合に、解離プロセスがかなり減速し、効果的に停止すると想定されることを意味する。
本発明によれば、発明者は、リン組み込みを行う前にＰＨ2で完全に終端されたシリコン表面を提供するため、周辺環境において利用可能なエネルギーを減少させることで、注入の際にＰＨ3の解離を防止する注入プロセスを設計した。
ここで記載の低温注入プロセスによって提供される別の利益は、サブｎｍスケールでのＳＴＭ水素リソグラフィが低温での高い信頼性を実証したことである。低温は、チップ安定性の向上および熱ドリフトの減少を可能にする。
注入プロセスで使用される低温の別の利益は、低温およびトンネル電流の減少でのＳｉ−Ｈ結合の振動寿命の向上による水素脱離速度の上昇であり、この速度上昇は、次いでチップおよびリソグラフィの安定性をさらに一層上昇させる。
図１（ｂ）および図１（ｃ）は、２つの異なる例で注入プロセスの概要を示すフロー図を示す。図１（ｂ）に示すプロセスでは、注入は４０Ｋ未満、たとえば２０Ｋの温度で行われる。この場合、ＰＨ3分子のＰＨ2への解離は、解離を可能にする十分な熱エネルギーが注入環境に存在しないので、解離は防止される。ＰＨ3分子の解離を可能にするため、第１アニーリングステップが行われて、ＰＨ3分子がＰＨ2に解離するために必要な熱エネルギーを提供し得る。これはたとえば、冷却沈着環境からサンプルを引き出すことで実行され得る。室温では、結合分子の第１部分が水素原子を１つ失い、表面に結合したＰＨ2分子を解離させるために十分な熱エネルギーが利用可能である。ＰＨ2分子のＰＨまたはＰへのさらなる任意の解離は、プロセスのこの時点でベアシリコンサイトが欠如するために防止される。
他の例では、注入は４０Ｋ超の温度で、たとえば液体窒素温度（７７Ｋ）で実施される。この場合、注入ステップの際にＰＨ3分子はＰＨ2に解離する十分なエネルギーを持ち、注入後、ＰＨ2分子のみ半導体表面上の利用可能サイトに結合される。
一旦ＰＨ2分子がすべてのオープンなリソグラフィサイトに結合すると、サイトのサイズおよび構成によっては、熱アニーリングまたはＳＴＭチップ支援の組み込みによって、ある量のエネルギーをリソグラフィサイトに近接したドーパント原子に移動させることで、単一のリン原子が組み込まれ得る（ステップ１０６）。このプロセスを使用することで、各リソグラフィサイトに組み込まれたドーパント原子の数は決定論的であり、リソグラフィサイトのサイズに関連する。
ここで図２を参照すると、７７Ｋで注入する前後で様々なサイズおよび形状を持つリソグラフィサイトのいくつかの例が示される。たとえば図２（ａ）は、３つの利用可能な結合場所を含むリソグラフィサイトを示し、注入の際には単一のＰＨ2分子がこのサイトに結合する。単一のリン原子は、ＳＴＭチップ支援の組み込みによって、単一のモジュールから表面に組み込まれ得る。
図２（ｂ）は、２つのＰＨ2分子の結合を可能にする２つのディマーを有するリソグラフィサイトを示す。また２つのＰＨ2分子は図２（ｃ）のサイトに結合し得、他方図２（ｄ）の３×１ディマーサイトおよび図２（ｅ）のサイトは、３つのＰＨ2分子が結合することを可能にする。４つのＰＨ2分子は、図２（ｆ）に示すサイトに結合し得る。リン原子は、以下で論ずるように温度を契機に起きる一連の化学反応を使用して、図２（ｄ）〜図２（ｆ）に示すサイトに組み込まれ得る。
たとえば図２（ｄ）の場合、複数の３×１リソグラフィサイトを備えるＰＨ3注入シリコン表面は、結合されたＰＨ3分子からの単一のリン原子が各サイトに組み込まれるようにアニールされる。リン原子（組み込まれない）の残りの部分および残りのＰＨ3分子は、その後表面から脱離される。
ここで図３（ａ）を参照すると、ＳＴＭリソグラフィによって形成された３×１シリコンディマーパッチ３０２を有する水素終端シリコン表面の例が示される。理論的リサーチは、水素マスク中に最低限３つの隣接するベアシリコンディマーサイトが、アニーリング技法を使用して、１つのリン原子を吸着されたＰＨ3分子から組み込むために必要であることを示した。再構成されたＳｉ（００１）表面上での原子移動の強力な異方性により、図３（ａ）に示すように３つのディマーが、１つのディマー列に沿って配向される必要がある。
図３（ｂ）はある構成において表面に結合されたＰＨ2分子３０４を示し、この構成は、表面に結合されたＰＨ3分子の構成よりエネルギー的に好都合である。室温では、熱エネルギーは解離反応のエネルギーバリアを克服するために十分である。
図３（ｃ）〜図３（ｆ）は、第２アニーリングフェーズの際に発生するステップを示す。ＰＨ2分子３０４は追加の水素原子と結合し、表面部分からＰＨ3３０８として放出される３０６。この脱離３１０によって残されたフリーのシリコンサイトは、ＰＨ2のＰＨ３１４への直接解離（ｉｍｍｅｄｉａｔｅ ｄｉｓｓｏｃｉａｔｉｏｎ）３１２を可能にする。残りのＰＨ2３１６は次に、ＰＨ３１４が原子のリン３２０に解離し得る前に、Ｈと再結合し得、別のフリーサイトを作成するＰＨ3３１８として脱離し得る。最後にリン原子３２２は、プロセス３２６中でシリコン吸着原子を排出するシリコン表面層３２４に組み込まれる。
図３を参照しての前述のプロセスを通して、単一のリン原子３２８は単一の３×１シリコンディマーパッチに埋め込まれる。
発明者によって設計された方法論は、すべてのＰＨ3分子が同時にＰＨ2に解離するので、ＰＨ2分子で決定論的に終端された、パターン化されたシリコン表面の準備を可能にする。次いで、そのような表面は、それぞれのシリコン３×１ディマーパッチへのＰ原子の決定論的組み込みを可能にする。
いくつかの実施形態では、前述の単一のドナー組み込みプロセスは、複数のリン原子を含む量子ドットを作製するために使用され得る。このような量子ドットの各々は、量子情報をエンコードする量子ビットとして使用され得る。
ここで図４を参照すると、ここに記載の方法を使用して４つの隣接するディマーパッチ４０６に埋め込まれた４つのドナー原子を持つ量子ビット４０２を備えるシリコン表面４００が示される。ベアシリコンの３×１ディマーパッチ４０６は、ディマー列に沿って水素終端シリコンのディマー４０８によって分離され、ディマー列４１０に対して垂直の２×１表面再構成の表面トポグラフィによって分離される。このようにパッチ４０６は、相互に分離されていると見なされ得、各々は最終的に１つのリン原子をホストする。パッチ間の距離は十分に小さいため、個々のリン原子は事実上同じ量子ビットの一部である。この技法は、任意の所定のドナー数を備える量子ビットを生成するように拡張され得る。
図５は、２０Ｋで行われるＰＨ3注入プロセスの様々なステージでの走査型トンネル顕微鏡写真を示す。ベアＳｉ（００１）２×１再構成表面は、最初に２０Ｋに冷却される。図５（ａ）は、初期シリコン表面、ディマー再構成、およびいくつかの表面空孔（黒い凹部）を示す。
図５（ｂ）は、注入されたＰＨ3飽和表面のＳＴＭ画像を示す。画像状態条件の主要な変化が観察される。画像品質の低下は、吸着されたＰＨ3分子に起因し、このＰＨ3は表面の電子特性を変更し得る。
図５（ｃ）は、室温にある揺動スティックを用いて低温ＳＴＭステージからサンプルを取り出すことで、サンプルが室温に戻された後のサンプル表面を示す。数分後、サンプルは低温ＳＴＭステージに戻され、７７Ｋ未満に冷却することが可能になる。図５（ｃ）は、画像品質が安定的Ｓｉ−ＰＨX表面構成として想定される内容に戻ったことを示す。ＰＨ2以外のいかなるＰＨX種も表面では観察されない。単分子層の半分のＰＨ2の完全な表面カバーが観察される。
図５（ｄ）は、図５（ｃ）のクローズアップである。図５（ｄ）では、高い割合のＰＨ2がある飽和注入表面で一般に見つかるｐ（２×２）表面再構成が観察され得る。
図５（ｅ）は、図５（ｂ）〜図５（ｆ）に示すステップに従って、サンプルが３５０℃でアニールされてＰＨ2を表面に組み込んだ後のサンプル表面を示す。図５（ｅ）では、排出されたシリコンは表面上の高輝度の突起としてはっきり視認し得る。
ここで図６を参照すると、代替技法の概略図が示され、その技法はリン原子をＰＨ2注入表面から組み込むために使用され得る。たとえば図２（ａ）のそれと同様に、単一のＰＨ2結合分子を持つリソグラフィサイトの場合、単一のリン原子は、ＳＴＭチップ支援の組み込み技法を使用することで、サイトに組み込まれ得る。また２つのＨ原子はＰ原子から分離し、次にこのＰ原子はモノハイドライドを形成することで組み込まれる。
図６（ａ）では、ＳＴＭ６０２のチップは、リソグラフィサイト６０６に近接して組み込まれるリン原子６０４の上に位置する。０．１ｎＡ〜１０ｎＡの電流６０８は、ＳＴＭ制御フィードバックループ６１０がアクティブに保たれている間に、チップ６０２を介して送られる。電流６０８によってリン原子に移動するエネルギーは、ＰＨ2分子から原子を離脱させ、シリコン表面に結合させる。
チップと原子との間の初期距離は０．１ｎｍ〜１０ｎｍである。ＳＴＭコンピュータシステム６１２は、電流の大きさが増加する間にドーパント原子の組み込みを契機に起きる急激な変動６１４に関して、チップとドーパント原子との間の距離をモニターする。急激な変動が検出された場合、本システムは原子が組み込まれたとみなし、イメージングモードに切り替わる。
図６（ｂ）は代替技法を概略的に示すが、この技法はＳＴＭ制御フィードバックループ６１０を停止し、チップ６０２を介して０．１ｎＡ〜１０ｎＡの電流６５８を印加する必要がある。電流の大きさを増加させるため、チップはＳＴＭコンピュータシステム６１２に制御されてドーパント原子６０４の近くに移動する。電流の大きさは、ドーパント原子の組み込みを契機に起きる急激な変動６５４に関してモニターされ得る。円滑に組み込むため、チップ６０２とシリコン表面との間に、２Ｖ〜４Ｖの電圧が印加され得る。
ＳＴＭコンピュータシステム６１２は、ドーパント原子の組み込みを契機に起きる急激な変動に関して、チップ６０２の電流の大きさをモニターする。急激な変動が検出された場合、本システムは原子が組み込まれたとみなし、イメージングモードに切り替わる。
いくつかの例において、図６のシステムは、０．１ｓ〜１ｓの継続期間および２Ｖ〜４Ｖの大きさの電圧パルス、または０．１ｓ〜１ｓの継続期間および０．１ｎＡ〜１ｎＡの大きさの電流パルスを使用して、円滑にリン原子を組み込み得る。
本開示で使用する用語「備える」（およびその文法的変化形）は、「有する」または「含む」という包括的な意味で使用され、「のみから成る」という意味では使用されていない。
当業者であれば、特定の実施形態で示された本発明に対して、広範囲に記載された本発明の範囲または精神から逸脱せずに、多数の変形および／または変更をなしうることを認識するであろう。したがって本実施形態は、あらゆる点で例証的であり、限定的でないと見なされるべきである。

Claims (29)

  1. 決定論的な数のドーパント原子をＩＶ族半導体格子の表面部分に埋め込む方法であって、前記方法は、
    ａ）前記表面部分上に１つ以上のリソグラフィサイト（ｌｉｔｈｏｇｒａｐｈｉｃ ｓｉｔｅ）を形成するステップと、
    ｂ）１００Ｋ未満の温度で、前記ドーパント原子および水素原子を備える分子を含むガスを使用して、前記分子の一部分が前記表面部分に結合するように、前記表面部分に注入するステップと、
    ｃ）前記ドーパント原子にある量のエネルギーを移動させることで、１つ以上のドーパント原子をそれぞれのリソグラフィサイトに組み込むステップと、を備え、
    リソグラフィサイトに組み込まれたドーパント原子の数は決定論的であり、前記リソグラフィサイトのサイズに関連する、方法。
  2. 前記ＩＶ族半導体格子の表面部分は、純結晶シリコン部分または純結晶ゲルマニウム部分である、請求項１に記載の方法。
  3. 組み込みの際に、それぞれのリソグラフィサイトに組み込まれない原子は、前記表面部分から放出される、請求項１または２に記載の方法。
  4. 前記注入ガス中の分子はホスフィン（ＰＨ3）を含有し、前記注入プロセスは前記表面部分がＰＨ3分子で飽和するように行われる、請求項１〜３のいずれか一項に記載の方法。
  5. 前記注入プロセスは、ＰＨ3分子のみが吸収され、前記リソグラフィサイトの表面部分に結合するように行われる、請求項１〜４のいずれか一項に記載の方法。
  6. 前記注入プロセスは、ＰＨ3のＰＨ2への解離が防止されるような温度で行われる、請求項１〜５のいずれか一項に記載の方法。
  7. 前記注入プロセスは、４０Ｋ未満の温度で行われる、請求項６に記載の方法。
  8. 前記注入プロセスは、ＰＨ3のＰＨ2への解離が自然に発生するような温度で行われる、請求項１〜５のいずれか一項に記載の方法。
  9. 前記注入プロセスは、４０Ｋ〜１００Ｋの温度で行われる、請求項６に記載の方法。
  10. 前記注入は、７７Ｋで行われる、請求項９に記載の方法。
  11. 前記１つ以上のリソグラフィサイトは、１×１シリコン原子サイト、２×１シリコンディマーパッチ、３×１シリコンディマーパッチ、４×１シリコンディマーパッチ、または５×１シリコンディマーパッチである、請求項１〜１０のいずれか一項に記載の方法。
  12. 前記１つ以上のリソグラフィサイトは、３×１シリコンディマーパッチであり、１つ以上のドーパント原子をそれぞれのリソグラフィサイトに組み込むステップは、前記結合した分子の第１部分からの単一のドーパント原子が前記表面部分のそれぞれのリソグラフィサイトに組み込まれるように、前記表面部分をアニーリングするステップを備え、前記結合した分子の第２部分は前記表面部分から放出される、請求項１〜１１のいずれか一項に記載の方法。
  13. 各ディマーパッチは、６つのＰＨ2分子と結合する、請求項１２に記載の方法。
  14. 前記アニーリングステップの際に、前記結合されたＰＨ3分子は１つの水素原子を失う、請求項１２または１３に記載の方法。
  15. 前記アニーリングステップの際に、ＰＨ2分子は追加の水素原子と結合し、前記表面部分から放出される、請求項１２〜１４のいずれか一項に記載の方法。
  16. 前記表面部分をアニーリングするステップは、
    ｉ．前記結合したＰＨ3分子が１つの水素原子を失って、前記表面に結合した複数のＰＨ2分子を形成する第１フェーズと、
    ｉｉ．前記結合したＰＨ2分子が２つの水素原子を失って他のＰＨ2分子に与え、単一のＰ原子が単一の３×１シリコンディマーパッチに埋め込まれる第２フェーズと、
    いう２フェーズで行われる、請求項１２〜１５のいずれか一項に記載の方法。
  17. 前記第１アニーリングフェーズは、前記表面を室温に曝すことで行われる、請求項１６に記載の方法。
  18. 前記第２アニーリングフェーズは、２００℃〜４００℃で行われる、請求項１４または１５に記載の方法。
  19. １つ以上のドーパント原子をそれぞれのリソグラフィサイトに組み込むステップは、走査型トンネル顕微鏡のチップを前記分子のうちの１つより上に位置させ、前記チップを通してある量のエネルギーを前記ドーパント原子に移動させるステップを備える、請求項１〜１１のいずれか一項に記載の方法。
  20. ある量のエネルギーを前記ドーパント原子に移動させるステップは、前記チップが前記ドーパント原子に近接して位置する間に、前記チップを通して前記ドーパント原子および前記半導体表面に電流を印加するステップを備える、請求項１９に記載の方法。
  21. 前記チップを通して前記電流を印加するために、前記走査型トンネル顕微鏡のフィードバック制御ループは停止され、前記電流の大きさを増加させるため、前記チップは前記ドーパント原子の近くに移動するように制御される、請求項２０に記載の方法。
  22. ドーパント原子の組み込みを契機に起きる急激な変動に関して、前記印加電流の大きさをモニターするステップをさらに備える、請求項２０または２１に記載の方法。
  23. 前記電流の大きさは、０．１ｎＡ〜１０ｎＡである、請求項２０〜２２のいずれか一項に記載の方法。
  24. 前記チップと前記半導体表面との間に電圧を印加するステップをさらに備え、前記電圧は、２Ｖ〜４Ｖの大きさを有する、請求項２０〜２３のいずれか一項に記載の方法。
  25. ある量のエネルギーを前記ドーパント原子に移動させるステップは、前記走査型トンネル顕微鏡のフィードバック制御ループがアクティブである間に、前記チップを通して前記ドーパント原子および前記半導体表面に電圧または電流を印加するステップを備える、請求項１９に記載の方法。
  26. 前記電流の大きさを増加させ、前記チップと前記ドーパント原子との間の距離が、ドーパント原子の組み込みを契機に起きる急激な変動に関してモニターされるステップを備える、請求項２５に記載の方法。
  27. ある量のネルギーを前記ドーパント原子に移動させるステップは、０．１ｓ〜１ｓの継続期間および２Ｖ〜４Ｖの大きさの電圧パルスを印加するステップを備える、請求項２６に記載の方法。
  28. ある量のネルギーを前記ドーパント原子に移動させるステップは、０．１ｓ〜１ｓの継続期間および０．１ｎＡ〜１ｎＡの大きさの電流パルスを印加するステップを備える、請求項２６に記載の方法。
  29. 前記チップと前記原子との間の距離は、０．１ｎｍ〜１０ｎｍである、請求項２５〜２８のいずれか一項に記載の方法。
JP2020561656A 2018-05-02 2019-05-02 ドーパント原子を半導体表面に選択的に組み込む方法 Active JP7449238B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AU2018901480 2018-05-02
AU2018901480A AU2018901480A0 (en) 2018-05-02 A method for selective incorporation of dopant atoms in a semiconductive surface
PCT/AU2019/050406 WO2019210370A1 (en) 2018-05-02 2019-05-02 A method for selective incorporation of dopant atoms in a semiconductive surface

Publications (3)

Publication Number Publication Date
JP2021528837A true JP2021528837A (ja) 2021-10-21
JPWO2019210370A5 JPWO2019210370A5 (ja) 2022-05-17
JP7449238B2 JP7449238B2 (ja) 2024-03-13

Family

ID=68386166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020561656A Active JP7449238B2 (ja) 2018-05-02 2019-05-02 ドーパント原子を半導体表面に選択的に組み込む方法

Country Status (10)

Country Link
US (1) US11227768B2 (ja)
EP (1) EP3787998B1 (ja)
JP (1) JP7449238B2 (ja)
KR (1) KR102637697B1 (ja)
CN (1) CN112088140A (ja)
AU (1) AU2019262099B2 (ja)
ES (1) ES2945184T3 (ja)
SG (1) SG11202010534UA (ja)
TW (1) TWI815883B (ja)
WO (1) WO2019210370A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230292633A1 (en) * 2022-03-14 2023-09-14 Silicon Quantum Computing Pty Limited Quantum processing systems and methods
GB202203496D0 (en) 2022-03-14 2022-04-27 Ucl Business Ltd Incorporation of arsenic dopant in semiconductor lattice
US11894232B2 (en) * 2022-03-22 2024-02-06 Applied Materials, Inc. Methods for forming charge layers using gas and liquid phase coatings

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004506532A (ja) * 2000-08-30 2004-03-04 ユニサーチ　リミテッド 量子コンピュータ用シリコン基板上の単分子配列
JP2005500706A (ja) * 2001-08-27 2005-01-06 ユニサーチ リミテッド ナノスケール製品、及びナノスケール製品または原子スケール製品の製造方法
JP2007534144A (ja) * 2003-08-20 2007-11-22 クコー ピーティーワイ リミテッド ナノスケール及び原子スケール装置の製造

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1286303A1 (en) * 2001-08-13 2003-02-26 Hitachi Europe Limited Quantum computer
US20040002202A1 (en) * 2002-06-26 2004-01-01 Horsky Thomas Neil Method of manufacturing CMOS devices by the implantation of N- and P-type cluster ions
JP2007529890A (ja) * 2004-03-15 2007-10-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスを製造する方法およびそのような方法で得られる半導体デバイス
US8987703B2 (en) * 2011-12-02 2015-03-24 Alcatel Lucent Quantum well device with lateral electrodes
TW201338226A (zh) * 2012-01-20 2013-09-16 Yao Cheng 磁電效應材料及其製備方法
KR102289901B1 (ko) * 2013-07-26 2021-08-18 뉴사우스 이노베이션즈 피티와이 리미티드 실리콘에서의 고농도 도핑
US20170170018A1 (en) * 2015-12-14 2017-06-15 Lam Research Corporation Conformal doping using dopant gas on hydrogen plasma treated surface

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004506532A (ja) * 2000-08-30 2004-03-04 ユニサーチ　リミテッド 量子コンピュータ用シリコン基板上の単分子配列
JP2005500706A (ja) * 2001-08-27 2005-01-06 ユニサーチ リミテッド ナノスケール製品、及びナノスケール製品または原子スケール製品の製造方法
JP2007534144A (ja) * 2003-08-20 2007-11-22 クコー ピーティーワイ リミテッド ナノスケール及び原子スケール装置の製造

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
S. R. SCHOFIELD, N. J. CURSON, M. Y. SIMMONS, F. J. RUEΒ, T. HALLAM, L. OBERBECK, R. G. CLARK: "Atomically Precise Placement of Single Dopants in Si", PHYSICAL REVIEW LETTERS, vol. Volume 91, Number 13, JPN7023002147, 26 September 2003 (2003-09-26), US, pages 1 - 136104, ISSN: 0005075061 *
STEVEN R.SCHOFIELD ET.AL: "Phosphine Dissociation and Diffusion on Si(001) Observed at the Atomic Scale", J.PHYS.CHEM B, vol. 110, JPN7023002148, 3 February 2006 (2006-02-03), pages 3173 - 3179, XP055649370, ISSN: 0005075060, DOI: 10.1021/jp054646v *

Also Published As

Publication number Publication date
EP3787998A4 (en) 2022-02-09
TWI815883B (zh) 2023-09-21
EP3787998B1 (en) 2023-04-12
US20210242022A1 (en) 2021-08-05
ES2945184T3 (es) 2023-06-29
CN112088140A (zh) 2020-12-15
EP3787998A1 (en) 2021-03-10
KR102637697B1 (ko) 2024-02-19
TW201946866A (zh) 2019-12-16
SG11202010534UA (en) 2020-11-27
AU2019262099A1 (en) 2020-12-03
KR20210003828A (ko) 2021-01-12
JP7449238B2 (ja) 2024-03-13
WO2019210370A1 (en) 2019-11-07
US11227768B2 (en) 2022-01-18
AU2019262099B2 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
JP2021528837A (ja) ドーパント原子を半導体表面に選択的に組み込む方法
Morgan et al. Arsenic dimer dynamics during MBE growth: theoretical evidence for a novel chemisorption state of As 2 molecules on GaAs surfaces
JP2004506532A (ja) 量子コンピュータ用シリコン基板上の単分子配列
JP2005500706A (ja) ナノスケール製品、及びナノスケール製品または原子スケール製品の製造方法
Petroff Epitaxial growth and electronic structure of self-assembled quantum dots
Wang et al. Optimized growth of graphene on SiC: from the dynamic flip mechanism
Sanguinetti et al. Self-assembled semiconductor quantum ring complexes by droplet epitaxy: Growth and physical properties
JPWO2019210370A5 (ja)
Choi et al. Growth Mechanism of a 1D Molecular Line across the Dimer Rows on H-Terminated Si (001)
US7745330B1 (en) Method of carbon nanotube modification
JP2001053014A (ja) 半導体スーパーアトムとその結合体の作製方法
Zhikharev et al. Monte Carlo Simulation of GaSb Cluster Formation on Si (111) substrate
Nagata et al. Position Controlled GaN Nano-Struetures Fabricated by Low Energy Focused Ion Beam System.
Hao et al. Kinetic Monte Carlo simulation of site-controlled GaAs/AlGaAs QDs growth on structured substrate
Vandervelde Regulated self-assembly of epitaxial silicon-germanium quantum structures and their properties
Dağ et al. Ab initio temperature dependent studies of the homoepitaxial growth on Si (0 0 1) surface
Chi et al. Effect of antimony coverage on InAs/GaAs (001) heteroepitaxy
Panyakeow Quadra-Quantum Dots and Related Patterns of Quantum Dot Molecules: Basic Nanostructures for Quantum Dot Cellular Automata Application
Marega et al. Controlling Lateral Ordering of InGaAs Quantum Dots with Arsenic Background
SHWARTZ et al. ANALYSIS OF GaAs NANOSTRUCTURE FORMATION VIA VAPOR-LIQUID-SOLID MECHANISM
Zhao et al. Kinetic Monte Carlo simulation of the temperature dependence of semiconductor quantum dot growth
Olyanich et al. Dynamics of the artificially created vacancies in the monomolecular C60 layers
Romanyuk Influence of the step properties on submonolayer growth of Ge and Si at the Si (111) surface
Acosta-Díaz On the Nucleation, Evolution and Overgrowth of InAs/GaAs (001) Quantum Dots
Cui et al. Formation of nanopits in Si capping layers on SiGe quantum dots

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220502

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220502

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20221219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20221219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230605

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240301

R150 Certificate of patent or registration of utility model

Ref document number: 7449238

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150