[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2004349497A - パッケージ部品及び半導体パッケージ - Google Patents

パッケージ部品及び半導体パッケージ Download PDF

Info

Publication number
JP2004349497A
JP2004349497A JP2003145216A JP2003145216A JP2004349497A JP 2004349497 A JP2004349497 A JP 2004349497A JP 2003145216 A JP2003145216 A JP 2003145216A JP 2003145216 A JP2003145216 A JP 2003145216A JP 2004349497 A JP2004349497 A JP 2004349497A
Authority
JP
Japan
Prior art keywords
plating layer
package
package component
lead frame
rough
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003145216A
Other languages
English (en)
Other versions
JP3841768B2 (ja
Inventor
Kazumitsu Seki
和光 関
Takashi Yoshie
崇 吉江
Harunobu Sato
晴信 佐藤
Yoshihito Miyahara
義仁 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2003145216A priority Critical patent/JP3841768B2/ja
Priority to EP04010184.2A priority patent/EP1480270B1/en
Priority to US10/835,007 priority patent/US7190057B2/en
Priority to TW093112236A priority patent/TWI351078B/zh
Priority to MYPI20041695A priority patent/MY141960A/en
Priority to CNB2004100423680A priority patent/CN100433300C/zh
Priority to KR1020040036130A priority patent/KR101069198B1/ko
Publication of JP2004349497A publication Critical patent/JP2004349497A/ja
Application granted granted Critical
Publication of JP3841768B2 publication Critical patent/JP3841768B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47JKITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J27/00Cooking-vessels
    • A47J27/12Multiple-unit cooking vessels
    • A47J27/13Tier cooking-vessels
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611Smooth layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/615Microstructure of the layers, e.g. mixed structure
    • C25D5/617Crystalline layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00Heating by electric, magnetic or electromagnetic fields
    • H05B6/64Heating using microwaves
    • H05B6/6408Supports or covers specially adapted for use in microwave heating apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664Palladium (Pd) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464Palladium (Pd) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01011Sodium [Na]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01084Polonium [Po]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01088Radium [Ra]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Food Science & Technology (AREA)
  • Electromagnetism (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

【課題】半導体パッケージ等の作製において封止樹脂等との密着性に優れ、しかも密着性に劣化がない、例えばリードフレーム、放熱板等のパッケージ部品を提供すること。
【解決手段】半導体素子等を搭載したパッケージの構成に用いられるものであって、絶縁性樹脂で封止されるかもしくは接着剤層が適用される被覆面を少なくとも表面の一部に備えるパッケージ部品において、そのパッケージ部品が、導体基材と、その表面を部分的もしくは全体的に被覆した導電性皮膜とからなり、かつ導電性皮膜が、上記の被覆面において、粗面化された表面プロファイルをもった粗面めっき層からなるように構成する。
【選択図】 図6

Description

【0001】
【発明の属する技術分野】
本発明は、パッケージ部品に関し、さらに詳しく述べると、半導体素子やその他の素子を搭載した後に素子搭載部を絶縁性樹脂で封止した構成のパッケージや接合手段として接着剤層を使用した構成のパッケージにおいて有用な、例えばリードフレーム、放熱板等のパッケージ部品に関する。本発明は、また、かかるパッケージ部品を備えた半導体パッケージやその他のパッケージに関する。
【0002】
【従来の技術】
周知の通り、ICチップ、LSIチップ等の半導体素子を例えばリードフレームのような基板上に搭載した構成の半導体パッケージにはいろいろな種類のものがあり、そのひとつに、半導体素子を搭載した後に素子搭載部を絶縁性樹脂で封止した構成の樹脂封止型半導体パッケージがある。半導体パッケージは、通常、製造後に保管され、要求に応じてエンドユーザーに提供される。エンドユーザーは、入手した半導体パッケージをはんだリフローなどによって配線基板等の基板に実装し、最終的な電子機器を完成する。
【0003】
ここで、半導体パッケージにおけるリードフレームやその他のパッケージ部品(例えば、放熱板など)と封止樹脂の間には、密着性の劣化という重要な問題が発生している。例えばリードフレームについてみると、通常、銅もしくはその合金から形成されるとともに、その表面に耐食性、耐熱性の改善などを目的としてニッケル(Ni)めっき層が被覆されている製品がある。Niめっき層は、通常、緻密かつ平滑な結晶構造を有している。しかし、このようなNiめっき層では、界面のせん断強度が低いため、Niめっき層と封止樹脂の間の密着性が良好でない。
【0004】
さらに、Niめっき層と封止樹脂の間の密着性は、経時的に劣化する傾向にある。例えば半導体パッケージを実装基板に実装するまで保管している間、封止樹脂が空気中の水分を吸収すると、封止樹脂の膨脹によりクラックなどの欠陥が発生し、また、半導体素子の剥れなどが引き起こされる。より具体的に述べると、封止樹脂に吸収された水分は、半導体パッケージの実装時のはんだリフロー工程(この工程では、約180〜260℃の高温が適用される)による熱によって急激に気化膨脹し、封止樹脂自体に大きな応力を発生させる。その結果、リードフレームや半導体素子と封止樹脂の界面においてクラック(亀裂)が発生したり、封止樹脂がリードフレームから剥離することがある。これらの欠陥は、半導体パッケージの信頼性を低下させる原因となっている。このため、特に密着性に優れ、しかも密着性の劣化がないリードフレームやその他のパッケージ部品を提供することが待望されている。
【0005】
また、上記のような密着性劣化の問題は、封止樹脂においてのみ発生するわけではない。半導体素子とパッケージ部品間の接合やパッケージ部品どうしの接合は接着剤層を介して行われることが多く、介在する接着剤層に原因しても、封止樹脂の使用時と同様な問題が発生している。
【0006】
上記したような問題点を解決する方法も鋭意検討されている。一例を示すと、出願人は、少なくとも一部が樹脂中に封入される金属製のインサート部材(例えば、リードフレーム)において、インサート部材の樹脂中に封入される部分の表面が、めっきによって形成された多数の半球状の粒状体からなる凹凸面に形成されていることを特徴とする樹脂用インサート部品を発明し、すでに特許出願した(特許文献1)。このインサート部品は、好ましくは銅製のリードフレームであり、また、めっきは、好ましくは、粗面状に形成された銅めっきと、その上のNi又はNi合金めっきとからなる。
【0007】
また、図30に示すように、リードフレームに黒色酸化膜を形成し、封止樹脂との密着性をアンカー効果により強化する方法が提案されている(特許文献2)。図示のリードフレーム101は、銅又は銅合金のプレス成形品であり、チップ搭載部102、内部リード部103、外部リード部104及びワイヤボンディング部105を備えている。チップ搭載部102及びワイヤボンディング部105の上面には、それぞれ、銀めっき層102a及び105aが形成されている。また、チップ搭載部102の上には回路チップ106が搭載されている。回路チップ106とワイヤボンディング部105とはワイヤ107によって接続されている。また、リードフレーム101の全体が封止樹脂108で封止されている。そして、リードフレーム101と封止樹脂108との密着性をアンカー効果により強化するため、銀めっき層102a及び105aが形成されていない部分に限定して、黒色酸化膜(酸化第二銅CuOの層)109が形成されている。黒色酸化膜109は、リードフレーム101を有機アルカリの溶液中で陽極酸化することによって形成することができる。
【0008】
しかしながら、最近における半導体パッケージの小型化、高機能化などに伴い、リードフレームや放熱板などのパッケージ部品と封止樹脂や接着剤層との密着性をさらに改善するとともに、密着性の劣化を防止することが望ましい。
【0009】
また、上記したような樹脂封止型の半導体パッケージの他に、パッケージの全体を封止樹脂で被覆していない半導体パッケージにおいて新たな問題が発生している。この種の半導体パッケージのひとつとして、例えば、QFN(Quad Flat Non−leaded)パッケージと呼ばれる半導体パッケージがある。この半導体パッケージの場合、リードフレームのリードとダイパッドが、封止樹脂の表面に露出した構成を有している。すなわち、一部を拡大して説明すると、図31に模式的に示すように、リードフレームは、銅からなる導体基材111とその両面を被覆したNiめっき層112a及び112bを有し、半導体素子(図示せず)を搭載した側のみに封止樹脂119が被覆されている。半導体パッケージの外側に位置するNiめっき層112aは、したがって、外部に露出している。図示しないが、外部露出型放熱板を備えた半導体パッケージもこの半導体パッケージに包含される。
【0010】
これらの半導体パッケージにおいて、パッケージ部品の外部に露出した部分が新たな問題を引き起こしている。露出部分は、半導体パッケージの取り扱い中にキズ、シミなどが付き易く、製品の外観品質を低下させ、修復不可能を引き起こし、また、レーザーマーキング性に支障をきたすからである。本発明者らの経験によれば、キズの多くは擦れキズ、引っ掻きキズ、抑えキズなどであり、シミは、薬品のシミ、指紋(皮脂)のシミなどであり、いずれの欠陥も無視できない。参考までに、パッケージ部品におけるキズの発生例を図32及び図33を参照して説明する。ここでは、めっき後の切断工程でのキズの発生を確認するためにリール状銅製リードフレームに粗面Niめっき層を施した後、出荷用にシートサイズに切断し、リードのバラツキを押えるためにリード固定テープを貼付した。得られたリードフレームのNiめっき層の表面状態を顕微鏡(×50)で観察したところ、図32(A)に示すように、擦りキズと思われる一本の線が確認された。さらに、この擦りキズを電子顕微鏡(×2,000)で拡大して観察したところ、図32(B)に示すように、金型と擦れた部分の結晶がつぶれていることが確認された。さらに続けて、同じリードフレームについて、別の部位のNiめっき層の表面状態を顕微鏡(×50)で観察したところ、図33(A)に示すように、押えキズと思われるキズ模様が確認された。さらに、このキズ模様を電子顕微鏡(×20,000)で拡大して観察したところ、図33(B)に示すように、金型で押えた部分の結晶がつぶされていることが確認された。なお、かかる半導体パッケージにおいても、Niめっき層112bの表面が平滑であるため、封止樹脂119とNiめっき層112bとの間の不十分な密着力の問題を解決できていない。
【0011】
【特許文献1】
特開平6−29439号公報(特許請求の範囲、段落0007)
【特許文献2】
特開平9−148509号公報(特許請求の範囲、段落0006〜0007、図2)
【0012】
【発明が解決しようとする課題】
本発明の目的は、したがって、密着性に優れ、しかも密着性に劣化がない、例えばリードフレーム、放熱板等のパッケージ部品を提供することにある。
【0013】
また、本発明の目的は、密着性に優れ、密着性に劣化がないことに加えて、キズやシミなどの欠陥を生じることがないパッケージ部品を提供することにある。
さらに、本発明の目的は、密着性に優れ、密着性に劣化がないパッケージ部品を備えた半導体パッケージを提供することにある。
【0014】
さらにまた、本発明の目的は、密着性に優れ、密着性に劣化がないことに加えて、キズやシミなどの欠陥を生じることがないパッケージ部品を備えた半導体パッケージを提供することにある。
【0015】
本発明の上記した目的やその他の目的は、以下の詳細な説明から容易に理解することができるであろう。
【0016】
【課題を解決するための手段】
本発明は、その1つの面において、半導体素子を搭載したパッケージ又はその他のパッケージの構成に用いられるものであって、絶縁性樹脂で封止されるかもしくは接着剤層が適用される被覆面を少なくとも表面の一部に備えるパッケージ部品において、
前記パッケージ部品が、導体基材と、その表面を部分的もしくは全体的に被覆した導電性皮膜とからなり、かつ
前記導電性皮膜が、前記被覆面において、粗面化された表面プロファイルをもった粗面めっき層からなることを特徴とするパッケージ部品にある。
【0017】
また、本発明は、そのもう1つの面において、少なくとも1個の半導体素子を本発明のパッケージ部品と組み合わせて備えてなることを特徴とする半導体パッケージにある。
【0018】
【発明の実施の形態】
本発明は、半導体素子を搭載したパッケージ(半導体パッケージ)又はその他のパッケージの構成に用いられるパッケージ部品にある。ここで、半導体パッケージに組み込まれる半導体素子の種類、数、搭載部位などは、特に限定されるものではない。例えば、半導体素子は、ICチップ、LSIチップなどの半導体チップを包含する。これらの半導体素子は、1個のみが搭載されていてもよく、必要なら、2個もしくはそれ以上の半導体素子が任意に組み合わさって搭載されてもよい。また、このような半導体素子に代えて、あるいは半導体素子と組み合わせて、任意の能動素子あるいは受動素子を搭載してもよい。
【0019】
本発明のパッケージ部品は、半導体パッケージ以外のパッケージにも適用することができる。本発明の実施において適当なその他のパッケージとしては、ガラス端子などがある。
【0020】
上記のような半導体パッケージやその他のパッケージにおいて、本発明のパッケージ部品は、絶縁性樹脂で封止されるかもしくは接着剤層が適用される被覆面を少なくとも表面の一部に備えることが必須である。すなわち、本発明のパッケージ部品は、以下に詳細に説明するように、粗面めっき層の存在によって絶縁性樹脂や接着剤層との密着性を改善できることを大きな特徴としているからである。
【0021】
パッケージ部品は、その使用によって本発明の作用効果が発揮される限りにおいて特に限定されるものではない。適当なパッケージ部品は、半導体パッケージやその他のパッケージにおいて広く使用されている部品、典型的には、リードフレーム、放熱板などである。これらのパッケージ部品は、単独で使用してもよく、2種以上を組み合わせて使用してもよい。例えば、リードフレームに半導体チップを搭載するとともに、その半導体チップに密着させて放熱板を取り付けることができる。
【0022】
本発明によるパッケージ部品は、導体基材と、その表面を被覆した導電性皮膜とからなる。導電性皮膜は、導体基材の表面に全体的に被覆されていてもよく、必要とされる部分のみに部分的に被覆されていてもよい。
【0023】
本発明のパッケージ部品において、導体基材は、そのパッケージ部品の種類や求められる特性などに応じていろいろな材料から形成することができる。導体基材の形成に適当な材料としては、以下に列挙するものに限定されるわけではないけれども、例えば銅やその合金もしくは化合物、そして銅以外の金属(非銅系金属)の合金もしくは化合物を挙げることができる。非銅系金属の例としては、アルミニウム、鉄−ニッケル合金などを挙げることができる。例えば、パッケージ部品がリードフレームである場合、導電性に優れ、加工のし易い銅やその合金を導体基材に有利に使用することができる。また、パッケージ部品が放熱板である場合、導体基材はさらに伝熱特性や放熱特性に優れていることが望ましく、従って、銅、アルミニウム等やその合金を導体基材として有利に使用することができる。
【0024】
導電性皮膜は、導体基材と同一の材料から形成されていてもよく、異なる材料から形成されていてもよい。また、導電性皮膜は、通常、単層の形で形成されるけれども、必要ならば、2層もしくはそれ以上の多層構造の形で形成されてもよい。さらに、導電性皮膜は、好ましくはめっき法によってめっき層として形成されるけれども、必要ならば、めっき法以外の薄膜形成技術、例えば蒸着、スパッタリングなどによって形成されてもよい。
【0025】
本発明のパッケージ部品の場合、その導体基材を被覆した導電性皮膜が、粗面化された表面プロファイルをもった粗面めっき層を少なくとも部分的に有することが必要である。粗面めっき層は、通常、無光沢である。パッケージ部品における粗面めっき層の形成部位は、特に限定されるわけではないけれども、半導体パッケージやその他のパッケージが絶縁性樹脂で封止される時に、その封止樹脂が密着されるべき部分や、パッケージ部品どうしの接合や素子の接合のために、接着剤の塗布や粘着テープの貼付によって接着剤層が適用される部分などが典型的であり、これらの部位を、本発明では特に「被覆面」という。また、本発明のパッケージ部品の場合、封止樹脂や接着剤層が適用される必要のない部位、すなわち、半導体パッケージやその他のパッケージにおいてパッケージ部品がそのまま外部に露出される部位は、パッケージ部品に被覆面と区別するため、「非被覆面」という。
【0026】
導電性皮膜の粗面めっき層は、必要に応じてめっき法以外の方法で形成してもよいけれども、簡便性やコストなどの面から、めっき法で形成するのが有利である。特に、電解めっき法を有利に使用することができる。適当なめっき金属は、以下に列挙するものに限定されるわけではないけれども、例えば、ニッケル、銅、パラジウム、金、銀、すず、クロム又はその合金である。
【0027】
粗面めっき層の形成に使用するめっき浴は、対象とするめっき層の種類に応じて任意に変更することができる。例えば、粗面めっき層をニッケルから形成するような場合には、塩化ニッケルめっき浴などを有利に使用することができる。例えば、本発明の実施に好適な塩化ニッケルめっき浴は、次のような組成を有することができる。
【0028】
塩化ニッケル 75g/L
チオシアン酸ナトリウム 15g/L
塩化アンモニウム 30g/L
pH 4.5〜5.5
このような塩化ニッケルめっき浴は、例えば、次のような処理条件で使用することができる。
【0029】
浴温 常温(約25℃)
処理時間 約15秒間〜約30分間
陰極電流密度 約1〜3A/cm
粗面めっき層は、いろいろな膜厚で形成することができる。粗面めっき層の膜厚は、そのめっき層の構成(単層もしくは多層)やめっき層に求められている特性などによって変動してくるけれども、通常、約0.2〜50μmの範囲であり、好ましくは、約0.3〜10μmの範囲である。本発明の実施において、粗面めっき層の膜厚が特に限定されることはない。
【0030】
本発明のパッケージ部品において、導電性皮膜として形成される粗面めっき層は、上記したようにいろいろな部位に形成することができる。
【0031】
1つの面において、本発明のパッケージ部品は、その実質的にすべての表面が被覆面によって占有されており、その被覆面が、粗面化された表面プロファイルをもった粗面めっき層からなることが好ましい。このようなパッケージ部品は、好ましくは、半導体パーケージなどで使用することができ、典型例は、リードフレームである。例えば、この半導体パッケージの場合、リードフレームの所定の位置に1個もしくはそれ以上の半導体素子を搭載するとともに、リードフレームの実質的に全部を絶縁性樹脂で封止することができる。なお、このような半導体パッケージにおいて、一部の表面が外部に露出した外部露出型放熱板などをリードフレームに併用してもよい。
【0032】
もう1つの面において、本発明のパッケージ部品は、その表面に被覆面と非被覆面を同時に備えることができる。非被覆面は、パッケージ部品の表面のなかで、絶縁性樹脂及び(又は)接着剤層の不存在において外部に露出されるべき特定の表面である。この場合、パッケージ部品の表面における被覆面と非被覆面の使い分けは、パッケージ部品の種類や使用目的などに応じて任意に変更することができ、複数のパッケージ部品を使用する場合には、その選択肢はさらに多岐に及ぶことができる。
【0033】
例えば、リードフレームをパッケージ部品として樹脂封止により半導体パッケージを作製する場合、リードフレームの一部を外部に露出した状態とした場合、このリードフレームの露出表面が、本発明でいう非被覆面となる。リードフレームの素子搭載側の表面は、絶縁性樹脂で封止された状態であるので、本発明でいう被覆面である。
【0034】
また、パッケージ部品が放熱板である場合、その放熱板の表面は少なくとも部分的に外部に露出しているので、この露出部分が非被覆面となる。放熱板の残りの部分は通常絶縁性樹脂で封止され、被覆面となる。
【0035】
さらに、半導体素子が配線基板上に搭載されており、その配線基板に接着剤層を介して蓋状の放熱板が接合されているような場合、放熱板の接合面が被覆面となり、放熱板の外部に露出した面が非被覆面となる。
【0036】
上記のように被覆面と非被覆面を同時に備える本発明のパッケージ部品において、非被覆面は、所望ならば被覆面と同一もしくは類似の粗面めっき層を有していてもよいけれども、平滑な表面プロファイルをもった平滑面めっき層を導電性皮膜として有していることが好ましい。平滑面めっき層は、通常、光沢又は半光沢である。非被覆面の平滑面めっき層は、被覆面の粗面めっき層と同一もしくは異なるめっき金属から形成することができる。適当なめっき金属は、以下に列挙するものに限定されるわけではないけれども、例えば、ニッケル、銅、パラジウム、金、銀、すず、クロム又はその合金である。
【0037】
平滑面めっき層は、必要に応じてめっき法以外の方法で形成してもよいけれども、簡便性やコストなどの面から、めっき法で形成するのが有利である。特に、電解めっき法を有利に使用することができる。また、その際に使用するめっき浴は、対象とするめっき層の種類に応じて任意に変更することができる。例えば、平滑面めっき層をニッケルから形成するような場合には、スルファミン酸ニッケルめっき浴、ワットニッケルめっき浴、臭化ニッケルめっき浴、ウッドニッケルめっき浴などを有利に使用することができる。例えば、本発明の実施に好適なスルファミン酸ニッケルめっき浴は、次のような組成を有することができる。
【0038】
スルファミン酸ニッケル 320g/L
硼酸 30g/L
臭化ニッケル 10g/L
pH 3.0〜4.0
このようなニッケルめっき浴は、例えば、次のような処理条件で使用することができる。
【0039】
浴温 約30〜50℃
処理時間 約15秒間〜約30分間
陰極電流密度 約3〜30A/cm
また、非被覆面の平滑面めっき層は、被覆面の粗面めっき層と同様に、任意の膜厚で形成することができる。平滑面めっき層の膜厚は、そのめっき層の構成(単層もしくは多層)やめっき層に求められている特性などによって変動してくるけれども、通常、約0.2〜50μmの範囲であり、好ましくは、約0.3〜10μmの範囲である。本発明の実施において、平滑面めっき層の膜厚が特に限定されることはない。
【0040】
さらに詳しく述べると、本発明のパッケージ部品において、導体基材の被覆面の粗面めっき層は、その表面プロファイルとしていろいろな粗面化形態を有することができる。特に好ましい粗面化形態は、本発明者らが電子顕微鏡によって観察した結果によれば、めっき金属の針状結晶構造からなる。すなわち、以下に図面として添付した電子顕微鏡写真を参照して説明するように、導体基材の被覆面に形成された粗面めっき層の表面には、めっき金属に由来する先端が尖った針状の突起が無数に存在し、これらの突起が、封止樹脂や接着剤層に対するアンカーの役割を果たしている。針状の突起は、いろいろな形態を有することができるけれども、典型的には、三角錐状形態、梨地状形態、羽毛状形態などの形態である。また、針状の突起は、それが被覆面の全体に全面的に分布しているのが一般的に好ましいが、所期の効果が得られるのであるならば、被覆面の実質的な部分(例えば、約80%もしくはそれ以上の領域)を占有しているだけでもよい。さらに、針状の突起は、それらの突起の全部が針状である必要はなく、場合によっては、所期の効果が得られるのであるならば、一部の突起が角のとれた丸みを帯びた先端を有する突起であってもよい。めっき金属の針状結晶構造は、その形状によって接合面積の増加をもたらすことに加えて、アンカー効果も導いているからである。
【0041】
粗面めっき層は、上記のようなめっき層のみからなる単層構造であってもよく、2層もしくはそれ以上のめっき層からなる多層構造であってもよい。多層構造の粗面めっき層としては、以下に列挙するものに限定されるわけではないけれども、
(1)導体基材上に順に形成された、下地めっき層(例えば、平滑面めっき層)及び粗面めっき層の組み合わせ、
(2)導体基材上に順に形成された、粗面めっき層及び表面めっき層の組み合わせ、
(3)導体基材上に順に形成された、下地めっき層(例えば、平滑面めっき層)、粗面めっき層及び表面めっき層の組み合わせ、
などを挙げることができる。多層構造(1)において、粗面めっき層を「表面めっき層」ということもできる。なお、下地めっき層は、存在もしくは不存在のいずれであってもよいけれども、もしも存在させる場合には、工数及びコストの削減などを考慮して、非被覆層に形成される平滑面めっき層を利用するのが好ましい。
【0042】
表面めっき層は、もしもそのめっき層を併用するのであるならば、粗面めっき層に特有の粗面化された表面プロファイルをそのまま複製する形で用いるのが好ましく、したがって、導電性皮膜の表面(粗面)が埋め込まれて表面が平滑になるような膜厚で形成するのは避けることが望ましい。
【0043】
表面めっき層は、通常、金、銀、銅、パラジウム、ニッケル、すず、クロム又はその合金からなる群から選ばれためっき金属からめっきによって形成するのが好ましい。しかし、比較可能な作用効果が得られるのであるならば、めっき以外の手法で表面めっき層を形成してもよい。下地のめっき層を酸化処理することによって、粗面化させためっき層を形成することが推奨される。例えば、表面めっき層は、下地の粗面めっき層の酸化によって、酸化されためっき層(酸化膜)の形で形成してもよい。酸化膜は、好ましくは、粗面めっき層の表面を熱的に酸化するか、さもなければ化学的及び(又は)電気化学的に酸化することによって形成することができる。さもなければ、上記多層構造(1)の粗面めっき層(表面めっき層)などの場合には、下地めっき層を酸化処理(黒化処理など)することで、粗面化させることができる。
【0044】
本発明はまた、本発明のパッケージ部品を備えた半導体パッケージやその他のパッケージにある。本発明は、特に、少なくとも1個の半導体素子を本発明のパッケージ部品と組み合わせて備えてなることを特徴とする半導体パッケージにある。半導体素子は、上記したように、ICチップ、LSIチップ等の半導体チップやその他の素子を包含する。
【0045】
本発明の半導体パッケージにおいて、パッケージ部品は、好ましくは、リードフレームである。かかる半導体パッケージにおいて、リードフレームの所定の位置に半導体素子が搭載され、しかも素子搭載部が絶縁性樹脂で封止されていることが好ましい。また、半導体パッケージは、リードフレームの実質的に全部が絶縁性樹脂で封止された樹脂封止型パッケージであることが好ましい。さらに、このような樹脂封止型パッケージの場合、一部の表面が外部に露出した外部露出型放熱板をさらに有しているも好ましい。
【0046】
パッケージ部品がリードフレームである半導体パッケージにおいて、リードフレームの一部が外部に露出したパッケージも有利に採用することができる。このようなパッケージの典型例は、QFN(Quad Flat Non−leaded)パッケージである。
【0047】
パッケージ部品が放熱板である半導体パッケージもある。この場合にも、放熱板の一部の表面が絶縁性樹脂の外部に露出していることが必須である。
【0048】
パッケージ部品が放熱板である別の半導体パッケージもある。このような半導体パッケージの例として、半導体素子が配線基板上に搭載されており、該配線基板に接着剤層を介して放熱板が接合されているタイプの半導体パッケージを挙げることができる。
【0049】
以上に説明したように、本発明のパッケージ部品及び半導体パッケージは、それぞれ、いろいろな形態で有利に実施することができる。以下、これらの発明を添付の図面を参照しながらさらに具体的に説明する。なお、本発明は、下記の具体的な実施形態に限定されるものではない。
【0050】
図1は、本発明のパッケージ部品としてリードフレーム(導体基材)を使用した半導体パッケージの断面図である。図示の半導体パッケージ10において、リードフレーム1は、実質的に銅もくしはその合金からなっていてもよく、さもなければ、実質的に非銅系金属からなり、かつその最表層が銅もしくはその合金からなっていてもよい。後者の場合、非銅系合金としては例えば鉄−ニッケル(FeNi)合金などを使用することができ、また、その際、最表層として銅もしくはその合金をめっきやその他の成膜方法で形成することができる。リードフレームは、通常、薄板などの形態で導体基材を入手し、プレス加工、エッチングなどによってリードフレームの形に加工することができる。リードフレーム1は、その表面に導電性皮膜(ここでは、Niめっき層)2を有している。導電性皮膜2は、図示されるように、リードフレーム1の外周を実質的に覆うように形成されている。また、リードフレーム1は、ワイヤボンディング用に銀めっき層3を備えている。なお、図示していないが、図示の半導体パッケージ10の場合、リードフレーム1と組み合わせてヒートスプレッダーを配置し、より高い放熱性を得ることもでき、そのような場合、ヒートスプレッダーを絶縁性の樹脂9で封止する際の密着性を高めるため、ヒートスプレッダーの表面に本発明の粗面めっき層を有利に適用することができる。
【0051】
リードフレーム1には、その所定の位置に半導体素子5が搭載される。図示しないが、リードフレーム1と半導体素子5の接合には、任意の接合媒体(例えば、接着シート、ダイボンディング材など)を使用するのが一般的である。半導体素子5は、例えばICチップ、LSIチップなどである。図示の例では1個の半導体素子5が搭載されているが、必要なら、2個もしくはそれ以上の半導体素子を搭載してもよい。また、このような半導体素子に代えて、あるいは半導体素子と組み合わせて、任意の能動素子あるいは受動素子を搭載してもよい。すなわち、本発明の実施において、半導体素子の種類等は特に限定されるものではない。
【0052】
半導体素子5は、その外部接続端子(図示せず)がリードフレーム1の銀めっき層3とボンディングワイヤ8を介して接続される。ボンディングワイヤ8は、例えば金(Au)、アルミニウム(Al)などの細線からなる。また、必要ならば、図示のワイヤボンディング法に代えてフリップチップ(FC)法を使用して電気的接続を形成してもよい。
【0053】
図示の半導体パッケージ10では、半導体素子5の搭載部も含めて、リードフレーム1の実質的に全部(半導体パッケージの機能部)が絶縁性の樹脂9で封止されており、リードフレーム1の両端部、すなわち、外部リード部のみが露出している。すなわち、図示の半導体パッケージ10の場合、リードフレーム1の実質的に全部が本発明でいう「(樹脂)被覆面」を構成している。封止樹脂9は、半導体パッケージ10を外部の水分や衝撃などから保護する働きがあり、本発明の範囲を損なわない限り、任意の絶縁性樹脂を包含する。適当な封止樹脂としては、以下に列挙するものに限定されるわけではないけれども、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、塩化ビニル樹脂などを挙げることができる。
【0054】
リードフレーム1の導電性皮膜(Niめっき層)2は、図1の線分II−IIにそった部分拡大図である図2から理解されるように、その封止樹脂9の側において粗面化された表面プロファイルを有している。すなわち、リードフレーム1とその上方の導電性皮膜(粗面めっき層;Niめっき層)2bを拡大して示す図3に示されるように、粗面めっき層2bは、先の尖った針状突起12をランダムに有している。針状突起12は、粗面めっき層2bの表面において、間断なく分布していることが好ましい。また、接合面積の増加と高められたアンカー効果に基づく界面のせん断強度の増加を確実に得るため、極端にランダムに分布するのを避けることが好ましい。通常三角形の断面で形成される針状突起12の高さも、ほぼ一定であることが好ましく、粗面めっき層2bの構成やめっき条件などによって変動はあるというものの、通常、約0.2〜3μmの範囲であるのが好ましい。また、針状突起12の高さを表面粗さRaで表すと、約50nm以上であるのが好ましい。図示の例の場合、導電性皮膜(粗面めっき層)2は、リードフレーム1の表面に直接的に形成されているけれども、必要ならば、リードフレーム1と導電性皮膜2の間に任意の下地層、例えばめっき層を介在させてもよい。
【0055】
リードフレーム1の被覆面に導電性皮膜として形成された粗面めっき層2は、その上にさらに追加の層を有していることが好ましい。好適な追加の層として、図4に示すような表面層、好ましくは表面めっき層6bを挙げることができる。なお、図では片面のみが示されているが、図2から理解されるように、表面めっき層は、もしも形成される場合、リードフレーム1の表裏両面(そしてさらに、側面)に形成されるのが一般的である。表面めっき層の膜厚は、所望とする効果などに応じて広い範囲で変更することができるというものの、通常、約0.005〜1μmの範囲であり、好ましくは、約0.01〜0.05μmの範囲である。
【0056】
表面めっき層は、下地である粗面めっき層2bの針状突起12のプロファイルを正確に再現する必要があり、したがって、突起複製に好適なめっき法で、かつそれに必要なめっき厚で形成することが好ましい。例えば、表面めっき層は、金、銀、銅、パラジウム、ニッケル、すず、クロムなどやその合金からめっき法によって有利に形成することができる。めっき法は、常用の手法に従って実施することができる。
【0057】
別法によれば、粗面めっき層を熱的もしくは化学的及び(又は)電気化学的手法によって酸化して、目的とする表面めっき層を形成してもよい。表面めっき層の形成に用いられる酸化法は、特に限定されるものではなく、一例を示すと、黒化処理液を使用した酸化法を挙げることができる。黒化処理液は、強アルカリ化合物及び酸化剤を主成分として含有し、例えば、次のような組成を有することができる。
【0058】
亜塩素酸ナトリウム(NaClO) 5〜100g/L
水酸化ナトリウム(NaOH) 5〜60g/L
リン酸三ナトリウム(NaPO) 0〜200g/L
このような黒化処理液は、例えば、次のような処理条件で使用することができる。
【0059】
浴温 約50〜100℃
処理時間 約5秒間〜約5分間
電流密度 約0〜10A/dm
本発明による半導体パッケージは、図1を参照して先に説明した半導体パッケージ10以外の半導体パッケージも包含する。本発明の半導体パッケージは、本発明の範囲でいろいろな形態を有することができ、その典型例を図5、図8及び図9を参照して以下に説明する。
【0060】
図5は、本発明による半導体パッケージの好ましい1形態を示した断面図である。図示の半導体パッケージ10は、QFN(Quad Flat Non−leaded)パッケージと呼ばれるもので、リードフレーム1の外部リード1aとダイパッド1bの裏面が、封止樹脂9の表面に露出している。すなわち、リードフレーム1は、外部に露出した非被覆面と、封止樹脂9に接した被覆面とを同時に有している。ダイパッド1bに搭載された半導体素子5は、その外部接続端子(図示せず)が外部リード1aの銀めっき層(図示せず)とボンディングワイヤ(Auワイヤ)8を介して接続される。
【0061】
図示のQFNパッケージ10の場合、そのリードフレーム1は、図6に模式的に示す構成を有している。リードフレーム1は、銅からなる導体基材からなり、その封止樹脂の側の面に、先に具体的に説明した粗面めっき層(ここでは、Niめっき層)2bを所定の膜厚で有している。また、リードフレーム1の、QFNパッケージ10の外側に位置する面には、平滑面めっき層(ここでは、Niめっき層)7aが所定の膜厚で形成されている。
【0062】
図5に示したQFNパッケージ10では、図6に示したリードフレーム1に代えて、図7に模式的に示すような別のリードフレームを使用することもできる。図示のリードフレーム1は、平滑面めっき層7aと同じ平滑面めっき層7bを封止樹脂9の側にも有することを特徴とする。すなわち、このQFNパッケージ10の場合、リードフレーム1の両面にそれぞれ平滑面めっき層7a及び7bを形成した後、片面のみに粗面めっき層(Niめっき層)2bを選択的に形成することができる。
【0063】
図8は、本発明による半導体パッケージのもう1つの好ましい形態を示した断面図である。図示の半導体パッケージ10の場合、リードフレーム1に接着テープ13を介してアルミニウム製の放熱板(ヒートシンクともいう)4が接合され、さらにその放熱板4の上に半導体素子5が搭載されている。放熱板4は、アルミニウム以外に、銅やその他の高伝熱性金属材料から形成することができる。放熱板4に搭載された半導体素子5は、その外部接続端子(図示せず)がリードフレーム1の銀めっき層(図示せず)とボンディングワイヤ(Auワイヤ)8を介して接続されている。
【0064】
図示の半導体パッケージ10において、リードフレーム1の実質的に全体と放熱板4の片面が封止樹脂9によって封止されており、従って、放熱板4の裏面のみが、封止樹脂9の表面に露出している。すなわち、この半導体パッケージ10の場合には、リードフレーム1だけでなく、放熱板4にもまた本発明を適用することができる。リードフレーム1が、封止樹脂9に接した被覆面を有し、かつ放熱板4が、外部に露出した非被覆面と、封止樹脂9に接した被覆面とを同時に有しているからである。リードフレーム1と放熱板4の被覆面に本発明に従い粗面めっき層が形成され、かつ放熱板4の非被覆面に本発明に従い平滑面めっき層が形成されている。
【0065】
図9は、本発明による半導体パッケージのもう1つの好ましい形態を示した断面図である。図示の半導体パッケージ10の場合、回路基板15の上に金(Au)バンプ17を介して半導体素子5がフリップチップ(FC)接続され、さらに封止樹脂9で封止されている。また、回路基板15には、はんだボール18が外部接続端子として取り付けられている。さらに、半導体素子5の放熱のため、銅もしくは銅合金製の放熱板(ヒートスラグともいう)14が回路基板15及び半導体素子5の背面に接合されている。放熱板14は、半導体素子5を収納するため、図示のように凹部が加工されている。放熱板14と回路基板15は接着剤層(ポリイミドテープ)16によって接合されており、この部分に本発明を適用することができる。すなわち、放熱板14と回路基板15の接合面をそれぞれ被覆面とし、本発明に従い粗面めっき層から形成する。さらに、放熱板14の外面を非被覆面とし、平滑面めっき層から形成する。
【0066】
本発明の実施において、パッケージ部品の導電性皮膜は、上記したように、めっき法によって有利に形成することができ、特に電解めっき法が好適である。電解めっき法によって粗面めっき層や平滑面めっき層を形成する場合、常用のめっき法及びめっき処理装置を任意に使用して本発明を実施することができる。
【0067】
例えば、それぞれニッケルからなる粗面めっき層及び平滑面めっき層は、図10及び図11に模式的に示すようなめっき処理装置を使用して有利に実施することができる。
【0068】
図10を参照すると、めっき処理装置50は、処理槽51と処理液(ニッケルめっき浴)52とからなる。処理液52は、上記したように、形成対象のめっき層にあわせて最適な組成を有することができる。処理槽51に浸漬されたリードフレーム等の導体基材(パッケージ部品の前駆体)1は、付属の案内ローラー(図示せず)によって矢印方向に搬送可能である。処理液52は、例えばそれが塩化ニッケルめっき浴である場合、常温で保持され、また、導体基材1の滞留時間は、約15秒間〜約30分間である。また、処理槽51は、電解めっきのため、整流器56に接続された2枚の白金電極板(+)54及び55を備えている。白金電極板に代えて、ニッケルチップを使用することもできる。さらに、導体基材1も整流器56から給電されている。
【0069】
図10のめっき処理装置50は、粗面めっき層又は平滑面めっき層を別々に形成する場合に有用である。例えば図6及び図7を参照して説明したように粗面めっき層と平滑面めっき層を同時に有する1枚の導体基材を形成する場合や、粗面めっき層及び平滑面めっき層のいずれか一方のみを有する1枚の導体基材を形成したい場合には、図10のめっき処理装置50を改造してこれを行うことができる。一般的には、非めっき面をメカニカルマスクやレジスト膜によって遮蔽する方法や、電解遮蔽方法を有利に使用することができる。非めっき面を遮蔽した状態で電解めっきを行うことによって、導体基材の露出面のみに選択的にめっきを析出させることができる。
【0070】
図11は、電解遮蔽方法を実施するために図10のめっき処理装置50を改造した例である。本例の場合、1つの処理槽51に2台の整流器56a及び56bを設置し、処理槽51内に2つの電気回路を形成している。整流器56aに接続された一方の電気回路は、白金電極板(ニッケルチップでもよい)55を備え、整流器56bに接続された他方の電気回路は、図10の白金電極板54に代えて、ダミー電極板57を備えている。ダミー電極板57は、導体基材1の遮蔽面にニッケルめっきが析出するのを抑えるために配置されるもので、図示のように、導体基材1の裏面を通過したニッケルイオン(Ni)がダミー電極板57の表面に選択的に析出可能である。この方法によって、導体基材1の片面のみに粗面めっき層を形成することが容易に可能である。
【0071】
【実施例】
次いで、本発明をその実施例を参照してさらに説明する。なお、以下の実施例では特に銅製リードフレームにNiめっきを異なるめっき条件で形成した例について本発明を説明するが、本発明は、これらの特定に例に限定されないことを理解されたい。
実施例1
粗面Niめっき層の形成:
微量の鉄(Fe)を含有する銅合金材(商品名「CDA194」)をサンプルとして用意し、その片面に粗面Niめっき層を異なる膜厚で電解めっきし、下記の4種類のサンプルを作製した。
サンプルA:膜厚0.5μm
サンプルB:膜厚1.0μm
サンプルC:膜厚3.0μm
サンプルD:膜厚5.0μm
本例で使用した電解めっき浴の組成及びめっき条件は、次の通りであった。
塩化ニッケルめっき浴:
塩化ニッケル 75g/L
チオシアン酸ナトリウム 15g/L
塩化アンモニウム 30g/L
pH: 約4.5〜5.5
浴温: 常温(約25℃)
陰極電流密度: 約1〜3A/cm
無光沢の表面をもったサンプルA〜Dのそれぞれについて、
(A)走査電子顕微鏡(SEM、×10,000)による表面形態の観察、
(B)走査電子顕微鏡(SEM、×5,000)による断面状態の観察、及び
(C)原子間力顕微鏡(AFM)による表面状態の解析
を行うとともに、平均表面粗さRaも求めた。AFMは、測定範囲:10μmで実施した。これらの測定結果は、図12〜図15に示され、また、下記の第1表にまとめられている。
図12…サンプルA(Ni膜厚:0.5μm)
図13…サンプルB(Ni膜厚:1.0μm)
図14…サンプルC(Ni膜厚:3.0μm)
図15…サンプルD(Ni膜厚:5.0μm)
これらの測定結果から理解されるように、粗面Niめっき層は、膜厚が増加すればするほど針状突起の形成及び表面粗さが顕著となり、表面積も増大する。
実施例2
平滑面Niめっき層の形成:
微量の鉄(Fe)を含有する銅合金材(商品名「CDA194」)をサンプルとして用意し、その片面に平滑面Niめっき層を異なる膜厚で電解めっきし、下記の4種類のサンプルを作製した。
サンプルI:膜厚0.5μm
サンプルII:膜厚1.0μm
サンプルIII:膜厚3.0μm
サンプルIV:膜厚5.0μm
本例で使用した電解めっき浴の組成及びめっき条件は、次の通りであった。
スルファミン酸ニッケルめっき浴:
スルファミン酸ニッケル 320g/L
硼酸 30g/L
臭化ニッケル 10g/L
pH: 約3.0〜4.0
浴温: 約30〜50℃
陰極電流密度: 約3〜30A/cm
半光沢の表面をもったサンプルI〜IVのそれぞれについて、
(A)走査電子顕微鏡(SEM、×10,000)による表面形態の観察、
(B)走査電子顕微鏡(SEM、×5,000)による断面状態の観察、及び
(C)原子間力顕微鏡(AFM)による表面状態の解析
を行うとともに、平均表面粗さRaも求めた。AFMは、測定範囲:10μmで実施した。これらの測定結果は、図16〜図19に示され、また、下記の第1表にまとめられている。
図16…サンプルI(Ni膜厚:0.5μm)
図17…サンプルII(Ni膜厚:1.0μm)
図18…サンプルIII(Ni膜厚:3.0μm)
図19…サンプルIV(Ni膜厚:5.0μm)
これらの測定結果から理解されるように、平滑面Niめっき層は、膜厚が増加したにもかかわらず表面粗さに顕著な変動は認められず、表面積も増大しない。
【0072】
【表1】
Figure 2004349497
【0073】
上記第1表にまとめた測定結果から理解されるように、本発明に従ってパッケージ部品の両面に粗面めっき層を形成するかもしくは粗面めっき層と平滑面めっき層を組み合わせて形成した場合、パッケージ部品と封止樹脂、接着剤等との密着性を改善したり、パッケージ部品の表面におけるキズ、シミ等の発生を防止し、外観品質の向上を図ることができる。
【0074】
パッケージ表面におけるキズの発生の防止は、図20及び図21から理解できるであろう。
【0075】
上記のような手法に従ってリード状銅製リードフレームに平滑面Niめっき層を施した後、出荷用にシートサイズに切断し、リードのバラツキを抑えるためにリード固定テープを貼付した。得られたリードフレームのNiめっき層の表面状態を顕微鏡(×50)で観察したけれども、図20(A)に示すように、図32(A)で観察されたような擦りキズは認められず、また、電子顕微鏡(×2,000)で拡大して観察もしたけれども、図20(B)に示すように、Niめっき層の結晶状態に変化は認められなかった。同じリードフレームについて、別の部位のNiめっき層の表面状態を顕微鏡(×50)で観察したけれども、図21(A)に示すように、図33(A)で観察されたような押えキズは認められず、また、電子顕微鏡(×20,000)で拡大して観察もしたけれども、図21(B)に示すように、Niめっき層の結晶状態に変化は認められなかった。
実施例3
カップせん断強さの測定:
本例では、前記実施例1で作製したサンプルA〜D及び前記実施例2で作製したサンプルI〜IVについて、SEMI標準規格G69−0996に規定される手順に従ってカップせん断強さを測定し、粗面Niめっき層及び平滑面Niめっき層に対する樹脂の密着性を評価した。
【0076】
まず、図22(A)に示すような、高さh:3mm、底面直径d:3.568mm、上面直径d:3mm及び表面積:10.2mmの円錐台形カップ21を、下記の2種類の封止樹脂:
封止樹脂A…OCNタイプ(N社製)
封止樹脂B…BNLタイプ(H社製)
から成形した。カップ21を図22(B)に示すようにサンプル(リードフレーム)1の上に載置し、175℃で6時間にわたって加熱(ポストキュア)した。
【0077】
加熱によってカップ21が硬化し、サンプル1上に成形後、図22(B)に示すように、ゲージ(図示せず)をカップ21に押し付けて矢印方向に移動させ、せん断強さを測定した。シェアテストは、ゲージの高さ50μm、速度200μm/秒、そしてシェアテスト温度室温(約25℃)で行った。図23は、封止樹脂Aを用いた時にそれぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフであり、また、図24は、封止樹脂Bを用いた時にそれぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフである。
実施例4
本例では、それぞれ3層構造をもった粗面Niめっき層及び平滑面Niめっき層に対する樹脂の密着性をカップせん断強さで評価した。
サンプルI−1〜I−7の作製:
前記実施例2に記載の手法に従って、銅合金材(商品名「CDA194」)の片面に平滑面Niめっき層を異なる膜厚(0.3,0.5,0.7,1.0,1.2,1.5及び2.0μm)で電解めっきした。次いで、図25(A)に示すように、形成された平滑面Niめっき層の上に膜厚0.05μmのパラジウム(Pd)めっき層と膜厚0.005μmの金(Au)めっき層を順次形成した。Auめっき層の表面は、Niめっき層と同様に平滑なままであった。
サンプルA−1〜A−7の作製:
前記実施例1に記載の手法に従って、銅合金材(商品名「CDA194」)の片面に粗面Niめっき層を異なる膜厚(0.3,0.5,0.7,1.0,1.2,1.5及び2.0μm)で電解めっきした。次いで、図25(B)に示すように、形成された粗面Niめっき層の上に膜厚0.05μmのパラジウム(Pd)めっき層と膜厚0.005μmの金(Au)めっき層を順次形成した。Auめっき層の表面は、Niめっき層の粗化面をそのまま再現していた。
カップせん断強さの測定:
上記のようにして作製したサンプルI−1〜I−7及びサンプルA−1〜A−7について、前記実施例3と同様の手法でカップせん断強さを測定した。なお、本例では、BNLタイプの封止樹脂Bを使用して円錐台形カップを成形した。
【0078】
まず、初期(ポストキュア直後)のサンプルI−1〜I−7を使用して、SEMI標準規格G69−0996に規定される手順に従ってカップせん断強さを測定し、平滑面Niめっき層に対する樹脂の密着性を評価した。図26は、それぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフである。
【0079】
次いで、サンプルI−1〜I−7を、空気中で、300℃のホットプレート上で10秒間にわたってエージングした後、SEMI標準規格G69−0996に規定される手順に従ってカップせん断強さを測定し、平滑面Niめっき層に対する樹脂の密着性を評価した。なお、エージング処理は、半導体パッケージの実際の作製を考慮して、はんだリフロー工程における高温処理を模擬したものである。図27は、それぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフである。
【0080】
引き続いて、初期(ポストキュア直後)のサンプルA−1〜A−7を使用して、SEMI標準規格G69−0996に規定される手順に従ってカップせん断強さを測定し、粗面Niめっき層に対する樹脂の密着性を評価した。図28は、それぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフである。
【0081】
次いで、サンプルA−1〜A−7を、空気中で、300℃のホットプレート上で10秒間にわたってエージングした後、SEMI標準規格G69−0996に規定される手順に従ってカップせん断強さを測定し、粗面Niめっき層に対する樹脂の密着性を評価した。図29は、それぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフである。
【0082】
平滑面めっき層の測定結果を示す図26及び図27のグラフならびに粗面めっき層の測定結果を示す図28及び図29のグラフから理解されるように、粗面めっき層の場合、めっき層に対する樹脂の密着性は平滑面めっき層のそれよりもはるかに高く、エージングによってその密着性が顕著に低下することもない。
【0083】
【発明の効果】
以上に詳細に説明したように、本発明によれば、半導体パッケージ等の作製に使用した時に、封止樹脂、接着剤等との密着性に優れ、しかも密着性に劣化がない、例えばリードフレーム、放熱板等のパッケージ部品を提供することができる。
【0084】
また、本発明のパッケージ部品は、密着性に優れ、密着性に劣化がないばかりでなく、半導体パッケージ等の製造途中あるいはハンドリング中にキズやシミなどの欠陥を生じることがなく、生産性の向上、そして外観品質の向上に大きく貢献することができる。
【0085】
さらに、本発明のパッケージ部品を使用することによって、半導体パッケージを含めたいろいろなタイプの製品外観及び性能に優れたパッケージを容易に、歩留まりよく製造することができる。
【0086】
特に本発明によれば、パッケージ部品に対して、粗面めっき層と平滑面めっき層を組み合わせて導電性皮膜を付与することができるので、半導体パッケージ等に課されている、密着性の向上、ハンドリング時のキズやシミの防止等の多様化された要求特性を同時に満足させることができる。
【図面の簡単な説明】
【図1】本発明による半導体パッケージの好ましい1形態を示した断面図である。
【図2】図1に示した半導体パッケージで使用された本発明のリードフレームの構成を示した拡大断面図である。
【図3】本発明のリードフレームにおける粗面めっき層の形成を示した断面図である。
【図4】本発明のリードフレームにおける表面めっき層の形成を示した断面図である。
【図5】本発明による半導体パッケージの好ましい1形態を示した断面図である。
【図6】図5に示した半導体パッケージで使用された本発明のリードフレームの構成を示した拡大断面図である。
【図7】図5に示した半導体パッケージで使用できる本発明の別のリードフレームの構成を示した拡大断面図である。
【図8】本発明による半導体パッケージのもう1つの好ましい形態を示した断面図である。
【図9】本発明による半導体パッケージのさらにもう1つの好ましい形態を示した断面図である。
【図10】本発明に従い粗面めっき層を導電性皮膜として形成する方法を模式的に示した斜視図である。
【図11】本発明に従い粗面めっき層及び平滑面めっき層を導電性皮膜として片面のみに形成する方法を模式的に示した断面図である。
【図12】粗面Niめっき層(膜厚0.5μm)の表面形態を示した走査電子顕微鏡写真(SEM、×10,000)及び断面形態を示した走査電子顕微鏡写真(SEM、×5,000)ならびに原子間力顕微鏡(AFM、10μm)による表面解析図である。
【図13】粗面Niめっき層(膜厚1.0μm)の表面形態を示した走査電子顕微鏡写真(SEM、×10,000)及び断面形態を示した走査電子顕微鏡写真(SEM、×5,000)ならびに原子間力顕微鏡(AFM、10μm)による表面解析図である。
【図14】粗面Niめっき層(膜厚3.0μm)の表面形態を示した走査電子顕微鏡写真(SEM、×10,000)及び断面形態を示した走査電子顕微鏡写真(SEM、×5,000)ならびに原子間力顕微鏡(AFM、10μm)による表面解析図である。
【図15】粗面Niめっき層(膜厚5.0μm)の表面形態を示した走査電子顕微鏡写真(SEM、×10,000)及び断面形態を示した走査電子顕微鏡写真(SEM、×5,000)ならびに原子間力顕微鏡(AFM、10μm)による表面解析図である。
【図16】平滑面Niめっき層(膜厚0.5μm)の表面形態を示した走査電子顕微鏡写真(SEM、×10,000)及び断面形態を示した走査電子顕微鏡写真(SEM、×5,000)ならびに原子間力顕微鏡(AFM、10μm)による表面解析図である。
【図17】平滑面Niめっき層(膜厚1.0μm)の表面形態を示した走査電子顕微鏡写真(SEM、×10,000)及び断面形態を示した走査電子顕微鏡写真(SEM、×5,000)ならびに原子間力顕微鏡(AFM、10μm)による表面解析図である。
【図18】平滑面Niめっき層(膜厚3.0μm)の表面形態を示した走査電子顕微鏡写真(SEM、×10,000)及び断面形態を示した走査電子顕微鏡写真(SEM、×5,000)ならびに原子間力顕微鏡(AFM、10μm)による表面解析図である。
【図19】平滑面Niめっき層(膜厚5.0μm)の表面形態を示した走査電子顕微鏡写真(SEM、×10,000)及び断面形態を示した走査電子顕微鏡写真(SEM、×5,000)ならびに原子間力顕微鏡(AFM、10μm)による表面解析図である。
【図20】リードフレームをシートサイズに切断した後の、平滑面Niめっき層の表面状態を示した顕微鏡写真である。
【図21】リードフレームをシートサイズに切断した後の、平滑面Niめっき層の表面状態を示した顕微鏡写真である。
【図22】カップせん断強さの測定に用いられた方法を説明する模式図である。
【図23】異なるNiめっき層について、カップせん断強さの測定結果をプロットしたグラフである。
【図24】異なるNiめっき層について、カップせん断強さの測定結果をプロットしたグラフである。
【図25】カップせん断強さの測定に用いられたサンプルについて、3層構造のNiめっき層の構成を模式的に示した断面図である。
【図26】3層構造の平滑面Niめっき層について、初期のカップせん断強さの測定結果をプロットしたグラフである。
【図27】3層構造の平滑面Niめっき層について、エージング後のカップせん断強さの測定結果をプロットしたグラフである。
【図28】3層構造の粗面Niめっき層について、初期のカップせん断強さの測定結果をプロットしたグラフである。
【図29】3層構造の粗面Niめっき層について、エージング後のカップせん断強さの測定結果をプロットしたグラフである。
【図30】従来の気密封止型半導体パッケージの一例を示した断面図である。
【図31】従来の非気密封止型半導体パッケージの一例を部分的に示した断面図である。
【図32】リードフレームをシートサイズに切断した後の、粗化Niめっき層の表面状態を示した顕微鏡写真である。
【図33】リードフレームをシートサイズに切断した後の、粗化Niめっき層の表面状態を示した顕微鏡写真である。
【符号の説明】
1…パッケージ部品(リードフレーム)
2…導電性皮膜
3…銀めっき層
4…放熱板
5…半導体素子
8…ボンディングワイヤ
9…封止樹脂
10…半導体パッケージ
14…放熱板
15…配線基板

Claims (23)

  1. 半導体素子を搭載したパッケージ又はその他のパッケージの構成に用いられるものであって、絶縁性樹脂で封止されるかもしくは接着剤層が適用される被覆面を少なくとも表面の一部に備えるパッケージ部品において、
    前記パッケージ部品が、導体基材と、その表面を部分的もしくは全体的に被覆した導電性皮膜とからなり、かつ
    前記導電性皮膜が、前記被覆面において、粗面化された表面プロファイルをもった粗面めっき層からなることを特徴とするパッケージ部品。
  2. 前記パッケージ部品の実質的にすべての表面が、前記被覆面によって占有されており、粗面化された表面プロファイルをもった粗面めっき層からなることを特徴とする請求項1に記載のパッケージ部品。
  3. 前記パッケージ部品の表面が、前記絶縁性樹脂及び(又は)接着剤層の不存在において外部に露出される非被覆面を、前記被覆面とともに有しており、該非被覆面において、前記導電性皮膜が、平滑な表面プロファイルをもった平滑面めっき層からなることを特徴とする請求項1に記載のパッケージ部品。
  4. 前記被覆面の粗面めっき層と前記非被覆面の平滑面めっき層が、同一もしくは異なるめっき金属から形成されていることを特徴とする請求項3に記載のパッケージ部品。
  5. 前記被覆面の粗面めっき層と前記非被覆面の平滑面めっき層が、同一もしくは異なる膜厚を有していることを特徴とする請求項3又は4に記載のパッケージ部品。
  6. 前記めっき金属が、ニッケル、銅、パラジウム、金、銀、すず、クロム又はその合金からなることを特徴とする請求項4又は5に記載のパッケージ部品。
  7. 前記導電性皮膜の粗面化された表面プロファイルが、めっき金属の針状結晶構造からなることを特徴とする請求項1〜6のいずれか1項に記載のパッケージ部品。
  8. 前記めっき金属が、ニッケル、銅、パラジウム又はその合金からなることを特徴とする請求項7に記載のパッケージ部品。
  9. 前記被覆面において、前記導電性皮膜が、2層もしくはそれ以上の多層構造からなることを特徴とする請求項1〜8のいずれか1項に記載のパッケージ部品。
  10. 前記導電性皮膜の多層構造が、下記の群:
    (1)導体基材上に順に形成された、平滑面めっき層及び粗面めっき層、
    (2)導体基材上に順に形成された、粗面めっき層及び表面めっき層、及び
    (3)導体基材上に順に形成された、平滑面めっき層、粗面めっき層及び表面めっき層、
    から選ばれる一員であることを特徴とする請求項9に記載のパッケージ部品。
  11. 前記表面めっき層が、下地の粗面めっき層の粗面化された表面プロファイルを複製していることを特徴とする請求項10に記載のパッケージ部品。
  12. 前記表面めっき層が、金、銀、銅、パラジウム、ニッケル、すず、クロム又はその合金からなる群から選ばれためっき金属から形成されていることを特徴とする請求項11に記載のパッケージ部品。
  13. 前記表面めっき層が、下地のめっき層を酸化処理することにより粗面化させためっき層からなることを特徴とする請求項10に記載のパッケージ部品。
  14. 前記導体基材が、銅又は非銅系金属の合金もしくは化合物からなることを特徴とする請求項1〜13のいずれか1項に記載のパッケージ部品。
  15. 前記非銅系金属が、アルミニウム又は鉄−ニッケルであることを特徴とする請求項14に記載のパッケージ部品。
  16. リードフレーム、放熱板又はその組み合わせであることを特徴とする請求項1〜15のいずれか1項に記載のパッケージ部品。
  17. 少なくとも1個の半導体素子を、請求項1〜16のいずれか1項に記載のパッケージ部品と組み合わせて備えてなることを特徴とする半導体パッケージ。
  18. 前記パッケージ部品がリードフレームであり、該リードフレームの所定の位置に前記半導体素子が搭載され、絶縁性樹脂で封止されていることを特徴とする請求項17に記載の半導体パッケージ。
  19. 前記リードフレームの実質的に全部が前記絶縁性樹脂で封止されたパッケージであることを特徴とする請求項18に記載の半導体パッケージ。
  20. 一部の表面が外部に露出した外部露出型放熱板をさらに有していることを特徴とする請求項19に記載の半導体パッケージ。
  21. 前記リードフレームの一部が外部に露出したパッケージであることを特徴とする請求項18に記載の半導体パッケージ。
  22. 前記パッケージ部品が放熱板であり、その一部の表面が外部に露出していることを特徴とする請求項17に記載の半導体パッケージ。
  23. 前記半導体素子が配線基板上に搭載されており、該配線基板に接着剤層を介して前記放熱板が接合されていることを特徴とする請求項22に記載の半導体パッケージ。
JP2003145216A 2003-05-22 2003-05-22 パッケージ部品及び半導体パッケージ Expired - Lifetime JP3841768B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003145216A JP3841768B2 (ja) 2003-05-22 2003-05-22 パッケージ部品及び半導体パッケージ
EP04010184.2A EP1480270B1 (en) 2003-05-22 2004-04-29 Packaging component and semiconductor package
TW093112236A TWI351078B (en) 2003-05-22 2004-04-30 Packaging component and semiconductor package
US10/835,007 US7190057B2 (en) 2003-05-22 2004-04-30 Packaging component and semiconductor package
MYPI20041695A MY141960A (en) 2003-05-22 2004-05-07 Packaging component and semiconductor package
CNB2004100423680A CN100433300C (zh) 2003-05-22 2004-05-20 封装组件和半导体封装
KR1020040036130A KR101069198B1 (ko) 2003-05-22 2004-05-20 패키지 부품 및 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003145216A JP3841768B2 (ja) 2003-05-22 2003-05-22 パッケージ部品及び半導体パッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005351257A Division JP4628263B2 (ja) 2005-12-05 2005-12-05 パッケージ部品及びその製造方法ならびに半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2004349497A true JP2004349497A (ja) 2004-12-09
JP3841768B2 JP3841768B2 (ja) 2006-11-01

Family

ID=33095467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003145216A Expired - Lifetime JP3841768B2 (ja) 2003-05-22 2003-05-22 パッケージ部品及び半導体パッケージ

Country Status (7)

Country Link
US (1) US7190057B2 (ja)
EP (1) EP1480270B1 (ja)
JP (1) JP3841768B2 (ja)
KR (1) KR101069198B1 (ja)
CN (1) CN100433300C (ja)
MY (1) MY141960A (ja)
TW (1) TWI351078B (ja)

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210489A (ja) * 2005-01-26 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームとその製造方法
JP2006303492A (ja) * 2005-04-15 2006-11-02 Samsung Techwin Co Ltd 半導体パッケージ用のリードフレーム
JP2006303215A (ja) * 2005-04-21 2006-11-02 Denso Corp 樹脂封止型半導体装置
JP2007201036A (ja) * 2006-01-25 2007-08-09 Denso Corp 電子装置およびその製造方法
JP2007258205A (ja) * 2006-03-20 2007-10-04 Denso Corp 電子装置およびその製造方法
JP2008141220A (ja) * 2008-01-16 2008-06-19 Denso Corp 半導体装置
JP2010111899A (ja) * 2008-11-05 2010-05-20 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
JP2011003565A (ja) * 2009-06-16 2011-01-06 Hitachi Automotive Systems Ltd 電子ユニット
JP2011236509A (ja) * 2011-09-02 2011-11-24 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
WO2012036281A1 (ja) * 2010-09-17 2012-03-22 ローム株式会社 半導体発光装置、その製造方法、および表示装置
JP2012174696A (ja) * 2011-02-17 2012-09-10 Fujikura Ltd 接合面を備えた放熱装置およびその表面処理方法
JP5083472B1 (ja) * 2012-01-25 2012-11-28 パナソニック株式会社 Ledパッケージの製造方法
JP2013048280A (ja) * 2012-10-30 2013-03-07 Renesas Electronics Corp 半導体装置の製造方法
JP2013118416A (ja) * 2013-03-18 2013-06-13 Dainippon Printing Co Ltd 回路部材、回路部材の製造方法、半導体装置、及び回路部材の表面積層構造
WO2013094766A1 (ja) * 2011-12-22 2013-06-27 オーエム産業株式会社 めっき品及びその製造方法
WO2013111253A1 (ja) * 2012-01-25 2013-08-01 パナソニック株式会社 Ledパッケージ、led発光素子及びそれらの製造方法
JP2014096430A (ja) * 2012-11-08 2014-05-22 Panasonic Corp Ledパッケージ、led発光素子及びそれらの製造方法
US8742554B2 (en) 2005-04-26 2014-06-03 Dai Nippon Printing Co., Ltd. Circuit member, manufacturing method for circuit members, semiconductor device, and surface lamination structure for circuit member
JP2014146827A (ja) * 2014-03-27 2014-08-14 Dainippon Printing Co Ltd 回路部材の表面積層構造
WO2015001676A1 (ja) 2013-07-05 2015-01-08 ルネサスエレクトロニクス株式会社 半導体装置
WO2015012188A1 (ja) * 2013-07-24 2015-01-29 株式会社日立製作所 接合構造およびそれを用いた半導体装置
JP2015106616A (ja) * 2013-11-29 2015-06-08 Shマテリアル株式会社 リードフレームおよびその製造方法
JP2015207793A (ja) * 2015-08-21 2015-11-19 大日本印刷株式会社 回路部材およびその製造方法
JP2016165005A (ja) * 2016-04-19 2016-09-08 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP2016219524A (ja) * 2015-05-18 2016-12-22 Shマテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置、並びにそれらの製造方法
US9530713B2 (en) 2014-06-23 2016-12-27 Fuji Electric Co., Ltd. Cooler-integrated semiconductor module
JP2017089004A (ja) * 2015-11-06 2017-05-25 株式会社ワールドメタル 接合部材
JP2017147332A (ja) * 2016-02-17 2017-08-24 株式会社三井ハイテック リードフレーム及びその製造方法、並びに半導体パッケージ
JP2017168871A (ja) * 2017-06-29 2017-09-21 大日本印刷株式会社 半導体装置の製造方法、リードフレームの製造方法、半導体装置の多面付け体、および半導体装置
JP2017183662A (ja) * 2016-03-31 2017-10-05 古河電気工業株式会社 リードフレーム材料およびその製造方法
WO2017179447A1 (ja) * 2016-04-12 2017-10-19 古河電気工業株式会社 リードフレーム材およびその製造方法
US9831158B2 (en) 2015-10-16 2017-11-28 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device
JP2019016724A (ja) * 2017-07-10 2019-01-31 パナソニックIpマネジメント株式会社 電子機器モジュール
JP2019096694A (ja) * 2017-11-21 2019-06-20 新光電気工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法
JP2020025145A (ja) * 2016-02-17 2020-02-13 株式会社三井ハイテック リードフレーム及び半導体パッケージ
JP2020068292A (ja) * 2018-10-24 2020-04-30 株式会社三井ハイテック リードフレーム、及びリードフレームパッケージ
US11791250B2 (en) 2018-11-07 2023-10-17 Shinko Electric Industries Co., Ltd. Lead frame, semiconductor device, and lead frame manufacturing method

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7630492B2 (en) * 2002-10-03 2009-12-08 Daniel Lecomte Secure audio stream scramble system
DE102004047522B3 (de) * 2004-09-28 2006-04-06 Infineon Technologies Ag Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
US7192809B2 (en) * 2005-02-18 2007-03-20 Texas Instruments Incorporated Low cost method to produce high volume lead frames
KR100702968B1 (ko) * 2005-11-24 2007-04-03 삼성전자주식회사 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법
US20090146280A1 (en) * 2005-11-28 2009-06-11 Dai Nippon Printing Co., Ltd. Circuit member, manufacturing method of the circuit member, and semiconductor device including the circuit member
DE102006001602A1 (de) * 2006-01-11 2007-05-24 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu seiner Herstellung
CN100435323C (zh) * 2006-01-23 2008-11-19 旭宏科技有限公司 用于晶片封装的散热片及其制造方法
DE102006018765A1 (de) * 2006-04-20 2007-10-25 Infineon Technologies Ag Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung
DE112006003861B4 (de) * 2006-05-10 2015-09-17 Infineon Technologies Ag Halbleiterbaugruppe und Verfahren zur Herstellung einer Halbleiterbaugruppe
WO2007148782A1 (ja) * 2006-06-22 2007-12-27 Dai Nippon Printing Co., Ltd. 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置
JP5153316B2 (ja) * 2007-12-21 2013-02-27 新光電気工業株式会社 半導体パッケージ用放熱板およびそのめっき方法
JP5243975B2 (ja) * 2008-02-04 2013-07-24 新光電気工業株式会社 熱伝導部材を有する半導体パッケージ放熱用部品及びその製造方法
TWI407542B (zh) * 2008-06-19 2013-09-01 Unimicron Technology Corp 嵌埋半導體元件之電路板及其製法
US20090315159A1 (en) * 2008-06-20 2009-12-24 Donald Charles Abbott Leadframes having both enhanced-adhesion and smooth surfaces and methods to form the same
KR101241735B1 (ko) * 2008-09-05 2013-03-08 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
JP2010171200A (ja) * 2009-01-22 2010-08-05 Shinko Electric Ind Co Ltd 半導体パッケージ放熱用部品
KR20100103015A (ko) * 2009-03-12 2010-09-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
KR101113891B1 (ko) * 2009-10-01 2012-02-29 삼성테크윈 주식회사 리드 프레임 및 리드 프레임 제조 방법
KR101802850B1 (ko) * 2011-01-11 2017-11-29 해성디에스 주식회사 반도체 패키지
US8966747B2 (en) 2011-05-11 2015-03-03 Vlt, Inc. Method of forming an electrical contact
CN102543910A (zh) * 2012-02-06 2012-07-04 三星半导体(中国)研究开发有限公司 芯片封装件及其制造方法
CN102817056B (zh) * 2012-08-15 2015-03-25 中山品高电子材料有限公司 一种引线框架钯镍合金镀层的电镀工艺
CN102892279B (zh) * 2012-09-06 2015-09-02 刘伟德 一种电磁屏蔽材料、应用及其制造方法
JP2014192222A (ja) * 2013-03-26 2014-10-06 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
DE102013215246A1 (de) * 2013-08-02 2015-02-05 Robert Bosch Gmbh Elektronikmodul mit Leiterplatten und anspritzbarem Kunststoff-Dichtring, insbesondere für ein Kfz-Getriebesteuergerät, und Verfahren zum Fertigen desselben
KR101538543B1 (ko) 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP2015056540A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置及びその製造方法
CN104332563A (zh) * 2014-09-01 2015-02-04 京东方科技集团股份有限公司 一种封装方法、显示面板及其制作方法、显示装置
CN104113979B (zh) * 2014-02-13 2017-06-30 美的集团股份有限公司 铝基线路板及其制备方法和全封装电子元件
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
CN108138349B (zh) * 2015-09-28 2020-03-03 日本轻金属株式会社 导电部件及其制造方法
JP6605382B2 (ja) * 2016-03-30 2019-11-13 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US11336167B1 (en) 2016-04-05 2022-05-17 Vicor Corporation Delivering power to semiconductor loads
US10785871B1 (en) 2018-12-12 2020-09-22 Vlt, Inc. Panel molded electronic assemblies with integral terminals
US9679832B1 (en) * 2016-07-20 2017-06-13 Stmicroelectronics Sdn Bhd Rough leadframe with a nanolayer of silver
IT201600086321A1 (it) * 2016-08-19 2018-02-19 St Microelectronics Srl Procedimento per realizzare dispositivi a semiconduttore e dispositivo corrispondente
DE102016117841A1 (de) 2016-09-21 2018-03-22 HYUNDAI Motor Company 231 Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung
WO2018074035A1 (ja) 2016-10-18 2018-04-26 株式会社デンソー 電子装置及びその製造方法
TWI613768B (zh) * 2017-03-20 2018-02-01 矽品精密工業股份有限公司 電子封裝件及其製法
KR102069659B1 (ko) 2017-08-31 2020-01-23 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP6654609B2 (ja) * 2017-10-10 2020-02-26 本田技研工業株式会社 電力変換装置
CN110265376A (zh) 2018-03-12 2019-09-20 意法半导体股份有限公司 引线框架表面精整
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
SG10201811582WA (en) * 2018-12-24 2020-07-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and manufacturing method thereof
US11735512B2 (en) * 2018-12-31 2023-08-22 Stmicroelectronics International N.V. Leadframe with a metal oxide coating and method of forming the same
JP7156641B2 (ja) * 2019-02-14 2022-10-19 住友電工デバイス・イノベーション株式会社 半導体装置用のパッケージおよび半導体装置
US11049817B2 (en) * 2019-02-25 2021-06-29 Nxp B.V. Semiconductor device with integral EMI shield
JP6736717B1 (ja) * 2019-03-25 2020-08-05 大口マテリアル株式会社 半導体素子搭載用基板
JP6736716B1 (ja) * 2019-03-22 2020-08-05 大口マテリアル株式会社 リードフレーム
JP6741356B1 (ja) * 2019-03-22 2020-08-19 大口マテリアル株式会社 リードフレーム
JP6736719B1 (ja) * 2019-03-28 2020-08-05 大口マテリアル株式会社 半導体素子搭載用部品、リードフレーム及び半導体素子搭載用基板
US11764131B2 (en) * 2021-01-26 2023-09-19 Ablic Inc. Semiconductor device and manufacturing method thereof
KR102623540B1 (ko) * 2022-05-11 2024-01-11 해성디에스 주식회사 반도체 패키지 기판, 이를 포함하는 반도체 패키지, 및 반도체 패키지 기판의 제조방법
US20240117516A1 (en) 2022-09-26 2024-04-11 Rohm And Haas Electronic Materials Llc Nickel electroplating compositions for rough nickel
US20240124999A1 (en) 2022-09-26 2024-04-18 Rohm And Haas Electronic Materials Llc Nickel electroplating compositions for rough nickel

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03222465A (ja) * 1990-01-29 1991-10-01 Mitsubishi Electric Corp リードフレームおよびその製造方法
JPH03295262A (ja) * 1990-04-13 1991-12-26 Mitsubishi Electric Corp リードフレームおよびその製造方法
JPH04225553A (ja) * 1990-12-27 1992-08-14 Mitsubishi Electric Corp 電子部品およびその製造方法
JPH05315511A (ja) * 1991-12-25 1993-11-26 Nikko Kinzoku Kk リードフレーム材およびその製造方法
JPH0653390A (ja) * 1992-06-03 1994-02-25 Seiko Epson Corp 半導体装置及びその製造方法
JPH0722566A (ja) * 1993-07-05 1995-01-24 Shinko Electric Ind Co Ltd 配線基板付リードフレーム
JPH11307711A (ja) * 1998-04-18 1999-11-05 Samsung Aerospace Ind Ltd 半導体パッケ―ジ用リ―ドフレ―ム及びリ―ドフレ―ムメッキ方法
JP2000031366A (ja) * 1998-07-14 2000-01-28 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP2000068303A (ja) * 1998-08-24 2000-03-03 Sony Corp 半導体装置の製造方法
JP2001127229A (ja) * 1999-11-01 2001-05-11 Nec Corp リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629439B2 (ja) 1983-09-21 1994-04-20 住友金属工業株式会社 石炭系重質油の精製方法
JPS63160367A (ja) * 1986-12-24 1988-07-04 Hitachi Ltd 樹脂封止型半導体装置
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
JPH02209759A (ja) * 1989-02-09 1990-08-21 Shinko Electric Ind Co Ltd リードフレーム
JPH05129473A (ja) * 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
JP3228789B2 (ja) 1992-07-11 2001-11-12 新光電気工業株式会社 樹脂用インサート部材の製造方法
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
US5554569A (en) * 1994-06-06 1996-09-10 Motorola, Inc. Method and apparatus for improving interfacial adhesion between a polymer and a metal
JPH09148509A (ja) 1995-11-22 1997-06-06 Goto Seisakusho:Kk 半導体装置用リードフレーム及びその表面処理方法
JPH09148508A (ja) * 1995-11-29 1997-06-06 Nippon Denkai Kk 半導体装置用リードフレーム及びこれを用いた樹脂封止型半導体装置
JPH09331009A (ja) * 1996-06-10 1997-12-22 Dainippon Printing Co Ltd リードフレームとリードフレーム部材、およびこれらを用いた樹脂封止型半導体装置
JP2933038B2 (ja) * 1996-12-09 1999-08-09 日本電気株式会社 中空パッケージおよびその製造方法
JPH10313081A (ja) * 1997-05-12 1998-11-24 Mitsui High Tec Inc 半導体装置およびその製造方法
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03222465A (ja) * 1990-01-29 1991-10-01 Mitsubishi Electric Corp リードフレームおよびその製造方法
JPH03295262A (ja) * 1990-04-13 1991-12-26 Mitsubishi Electric Corp リードフレームおよびその製造方法
JPH04225553A (ja) * 1990-12-27 1992-08-14 Mitsubishi Electric Corp 電子部品およびその製造方法
JPH05315511A (ja) * 1991-12-25 1993-11-26 Nikko Kinzoku Kk リードフレーム材およびその製造方法
JPH0653390A (ja) * 1992-06-03 1994-02-25 Seiko Epson Corp 半導体装置及びその製造方法
JPH0722566A (ja) * 1993-07-05 1995-01-24 Shinko Electric Ind Co Ltd 配線基板付リードフレーム
JPH11307711A (ja) * 1998-04-18 1999-11-05 Samsung Aerospace Ind Ltd 半導体パッケ―ジ用リ―ドフレ―ム及びリ―ドフレ―ムメッキ方法
JP2000031366A (ja) * 1998-07-14 2000-01-28 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP2000068303A (ja) * 1998-08-24 2000-03-03 Sony Corp 半導体装置の製造方法
JP2001127229A (ja) * 1999-11-01 2001-05-11 Nec Corp リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ

Cited By (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210489A (ja) * 2005-01-26 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームとその製造方法
JP4543943B2 (ja) * 2005-01-26 2010-09-15 パナソニック株式会社 半導体装置用リードフレームの製造方法
JP2006303492A (ja) * 2005-04-15 2006-11-02 Samsung Techwin Co Ltd 半導体パッケージ用のリードフレーム
TWI397981B (zh) * 2005-04-15 2013-06-01 Samsung Techwin Co Ltd 半導體封裝用導線架
JP2006303215A (ja) * 2005-04-21 2006-11-02 Denso Corp 樹脂封止型半導体装置
US8742554B2 (en) 2005-04-26 2014-06-03 Dai Nippon Printing Co., Ltd. Circuit member, manufacturing method for circuit members, semiconductor device, and surface lamination structure for circuit member
US8739401B2 (en) 2005-04-26 2014-06-03 Dai Nippon Printing Co., Ltd. Circuit member, manufacturing method for circuit members, semiconductor device, and surface lamination structure for circuit member
JP2007201036A (ja) * 2006-01-25 2007-08-09 Denso Corp 電子装置およびその製造方法
JP4591362B2 (ja) * 2006-01-25 2010-12-01 株式会社デンソー 電子装置の製造方法
JP2007258205A (ja) * 2006-03-20 2007-10-04 Denso Corp 電子装置およびその製造方法
JP2008141220A (ja) * 2008-01-16 2008-06-19 Denso Corp 半導体装置
JP2010111899A (ja) * 2008-11-05 2010-05-20 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
JP2011003565A (ja) * 2009-06-16 2011-01-06 Hitachi Automotive Systems Ltd 電子ユニット
US9608187B2 (en) 2010-09-17 2017-03-28 Rohm Co., Ltd. Semiconductor light-emitting device, method for producing same, and display device
WO2012036281A1 (ja) * 2010-09-17 2012-03-22 ローム株式会社 半導体発光装置、その製造方法、および表示装置
US9224915B2 (en) 2010-09-17 2015-12-29 Rohm Co., Ltd. Semiconductor light-emitting device, method for producing same, and display device
JP2018160677A (ja) * 2010-09-17 2018-10-11 ローム株式会社 半導体発光装置
US10593846B2 (en) 2010-09-17 2020-03-17 Rohm Co., Ltd. Semiconductor light-emitting device, method for producing same, and display device
JPWO2012036281A1 (ja) * 2010-09-17 2014-02-03 ローム株式会社 半導体発光装置、その製造方法、および表示装置
JP2012174696A (ja) * 2011-02-17 2012-09-10 Fujikura Ltd 接合面を備えた放熱装置およびその表面処理方法
JP2011236509A (ja) * 2011-09-02 2011-11-24 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
WO2013094766A1 (ja) * 2011-12-22 2013-06-27 オーエム産業株式会社 めっき品及びその製造方法
WO2013111253A1 (ja) * 2012-01-25 2013-08-01 パナソニック株式会社 Ledパッケージ、led発光素子及びそれらの製造方法
JP5083472B1 (ja) * 2012-01-25 2012-11-28 パナソニック株式会社 Ledパッケージの製造方法
JP2013048280A (ja) * 2012-10-30 2013-03-07 Renesas Electronics Corp 半導体装置の製造方法
JP2014096430A (ja) * 2012-11-08 2014-05-22 Panasonic Corp Ledパッケージ、led発光素子及びそれらの製造方法
JP2013118416A (ja) * 2013-03-18 2013-06-13 Dainippon Printing Co Ltd 回路部材、回路部材の製造方法、半導体装置、及び回路部材の表面積層構造
US9922905B2 (en) 2013-07-05 2018-03-20 Renesas Electronics Corporation Semiconductor device
WO2015001676A1 (ja) 2013-07-05 2015-01-08 ルネサスエレクトロニクス株式会社 半導体装置
US9607940B2 (en) 2013-07-05 2017-03-28 Renesas Electronics Corporation Semiconductor device
TWI549244B (zh) * 2013-07-24 2016-09-11 日立製作所股份有限公司 接合構造及使用彼之半導體裝置
WO2015012188A1 (ja) * 2013-07-24 2015-01-29 株式会社日立製作所 接合構造およびそれを用いた半導体装置
JP2015106616A (ja) * 2013-11-29 2015-06-08 Shマテリアル株式会社 リードフレームおよびその製造方法
JP2014146827A (ja) * 2014-03-27 2014-08-14 Dainippon Printing Co Ltd 回路部材の表面積層構造
US9530713B2 (en) 2014-06-23 2016-12-27 Fuji Electric Co., Ltd. Cooler-integrated semiconductor module
JP2016219524A (ja) * 2015-05-18 2016-12-22 Shマテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置、並びにそれらの製造方法
JP2015207793A (ja) * 2015-08-21 2015-11-19 大日本印刷株式会社 回路部材およびその製造方法
US9831158B2 (en) 2015-10-16 2017-11-28 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device
JP2017089004A (ja) * 2015-11-06 2017-05-25 株式会社ワールドメタル 接合部材
JP2017147332A (ja) * 2016-02-17 2017-08-24 株式会社三井ハイテック リードフレーム及びその製造方法、並びに半導体パッケージ
JP2020025145A (ja) * 2016-02-17 2020-02-13 株式会社三井ハイテック リードフレーム及び半導体パッケージ
JP2017183662A (ja) * 2016-03-31 2017-10-05 古河電気工業株式会社 リードフレーム材料およびその製造方法
JPWO2017179447A1 (ja) * 2016-04-12 2018-04-19 古河電気工業株式会社 リードフレーム材およびその製造方法
WO2017179447A1 (ja) * 2016-04-12 2017-10-19 古河電気工業株式会社 リードフレーム材およびその製造方法
TWI751150B (zh) * 2016-04-12 2022-01-01 日商古河電氣工業股份有限公司 引線框架材及其製造方法
JP2016165005A (ja) * 2016-04-19 2016-09-08 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP2017168871A (ja) * 2017-06-29 2017-09-21 大日本印刷株式会社 半導体装置の製造方法、リードフレームの製造方法、半導体装置の多面付け体、および半導体装置
JP2019016724A (ja) * 2017-07-10 2019-01-31 パナソニックIpマネジメント株式会社 電子機器モジュール
US10665533B2 (en) 2017-11-21 2020-05-26 Shinko Electric Industries, Co., Ltd. Lead frame and semiconductor device
JP2019096694A (ja) * 2017-11-21 2019-06-20 新光電気工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法
JP7016677B2 (ja) 2017-11-21 2022-02-07 新光電気工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法
JP2020068292A (ja) * 2018-10-24 2020-04-30 株式会社三井ハイテック リードフレーム、及びリードフレームパッケージ
JP7170498B2 (ja) 2018-10-24 2022-11-14 株式会社三井ハイテック リードフレーム、及びリードフレームパッケージ
JP2022190003A (ja) * 2018-10-24 2022-12-22 株式会社三井ハイテック リードフレーム、及びリードフレームパッケージ
JP7471374B2 (ja) 2018-10-24 2024-04-19 株式会社三井ハイテック リードフレーム、及びリードフレームパッケージ
US11791250B2 (en) 2018-11-07 2023-10-17 Shinko Electric Industries Co., Ltd. Lead frame, semiconductor device, and lead frame manufacturing method

Also Published As

Publication number Publication date
CN1574300A (zh) 2005-02-02
MY141960A (en) 2010-07-30
US20040232534A1 (en) 2004-11-25
TW200503192A (en) 2005-01-16
CN100433300C (zh) 2008-11-12
KR101069198B1 (ko) 2011-09-30
KR20040101038A (ko) 2004-12-02
EP1480270A2 (en) 2004-11-24
JP3841768B2 (ja) 2006-11-01
EP1480270B1 (en) 2016-07-20
TWI351078B (en) 2011-10-21
EP1480270A3 (en) 2005-07-13
US7190057B2 (en) 2007-03-13

Similar Documents

Publication Publication Date Title
JP3841768B2 (ja) パッケージ部品及び半導体パッケージ
JP4698708B2 (ja) パッケージ部品及び半導体パッケージ
JP3883543B2 (ja) 導体基材及び半導体装置
JP2006303492A (ja) 半導体パッケージ用のリードフレーム
JP5264939B2 (ja) パッケージ部品及び半導体パッケージ
JPH10340973A (ja) 金属ベース半導体回路基板
US6519845B1 (en) Wire bonding to dual metal covered pad surfaces
JP2018056386A (ja) リードフレーム
JP4628263B2 (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
TWI231019B (en) Lead frame and manufacturing method thereof and a semiconductor device
KR101663695B1 (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
JP2006303215A (ja) 樹脂封止型半導体装置
JP2000068303A (ja) 半導体装置の製造方法
JP4740773B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JPH10284666A (ja) 電子部品機器
JPH1074859A (ja) Qfn半導体パッケージ
JP4307473B2 (ja) 導体基材及び半導体装置の製造方法
TW200536095A (en) Ball grid array package structure, heat slug structure, and laser mark rework method
JP2002334960A (ja) 印字良好な放熱材
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
JP2000133764A (ja) 樹脂封止型半導体装置用の回路部材およびその製造方法
JP2010040596A (ja) 積層リードフレーム及びその製造方法並びに半導体装置及びその製造方法
JPH0288793A (ja) 気密端子のメッキ方法
KR20120003125A (ko) 리드 프레임 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050303

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050915

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060808

R150 Certificate of patent or registration of utility model

Ref document number: 3841768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130818

Year of fee payment: 7

EXPY Cancellation because of completion of term