[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5264939B2 - パッケージ部品及び半導体パッケージ - Google Patents

パッケージ部品及び半導体パッケージ Download PDF

Info

Publication number
JP5264939B2
JP5264939B2 JP2011006363A JP2011006363A JP5264939B2 JP 5264939 B2 JP5264939 B2 JP 5264939B2 JP 2011006363 A JP2011006363 A JP 2011006363A JP 2011006363 A JP2011006363 A JP 2011006363A JP 5264939 B2 JP5264939 B2 JP 5264939B2
Authority
JP
Japan
Prior art keywords
plating layer
package
package component
rough
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011006363A
Other languages
English (en)
Other versions
JP2011071566A (ja
Inventor
和光 関
崇 吉江
晴信 佐藤
義仁 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011006363A priority Critical patent/JP5264939B2/ja
Publication of JP2011071566A publication Critical patent/JP2011071566A/ja
Application granted granted Critical
Publication of JP5264939B2 publication Critical patent/JP5264939B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、パッケージ部品に関し、さらに詳しく述べると、半導体素子やその他の素子を搭載した後に素子搭載部を絶縁性樹脂で封止した構成のパッケージや接合手段として接着剤層を使用した構成のパッケージにおいて有用な、例えばリードフレーム、放熱板等のパッケージ部品に関する。本発明は、また、かかるパッケージ部品を備えた半導体パッケージやその他のパッケージに関する。
周知の通り、ＩＣチップ、ＬＳＩチップ等の半導体素子を例えばリードフレームのような基板上に搭載した構成の半導体パッケージにはいろいろな種類のものがあり、そのひとつに、半導体素子を搭載した後に素子搭載部を絶縁性樹脂で封止した構成の樹脂封止型半導体パッケージがある。半導体パッケージは、通常、製造後に保管され、要求に応じてエンドユーザーに提供される。エンドユーザーは、入手した半導体パッケージをはんだリフローなどによって配線基板等の基板に実装し、最終的な電子機器を完成する。
ここで、半導体パッケージにおけるリードフレームやその他のパッケージ部品（例えば、放熱板など）と封止樹脂の間には、密着性の劣化という重要な問題が発生している。例えばリードフレームについてみると、通常、銅もしくはその合金から形成されるとともに、その表面に耐食性、耐熱性の改善などを目的としてニッケル（Ｎｉ）めっき層が被覆されている製品がある。Ｎｉめっき層は、通常、緻密かつ平滑な結晶構造を有している。しかし、このようなＮｉめっき層では、界面のせん断強度が低いため、Ｎｉめっき層と封止樹脂の間の密着性が良好でない。
さらに、Ｎｉめっき層と封止樹脂の間の密着性は、経時的に劣化する傾向にある。例えば半導体パッケージを実装基板に実装するまで保管している間、封止樹脂が空気中の水分を吸収すると、封止樹脂の膨脹によりクラックなどの欠陥が発生し、また、半導体素子の剥れなどが引き起こされる。より具体的に述べると、封止樹脂に吸収された水分は、半導体パッケージの実装時のはんだリフロー工程（この工程では、約１８０〜２６０℃の高温が適用される）による熱によって急激に気化膨脹し、封止樹脂自体に大きな応力を発生させる。その結果、リードフレームや半導体素子と封止樹脂の界面においてクラック（亀裂）が発生したり、封止樹脂がリードフレームから剥離することがある。これらの欠陥は、半導体パッケージの信頼性を低下させる原因となっている。このため、特に密着性に優れ、しかも密着性の劣化がないリードフレームやその他のパッケージ部品を提供することが待望されている。
また、上記のような密着性劣化の問題は、封止樹脂においてのみ発生するわけではない。半導体素子とパッケージ部品間の接合やパッケージ部品どうしの接合は接着剤層を介して行われることが多く、介在する接着剤層に原因しても、封止樹脂の使用時と同様な問題が発生している。
上記したような問題点を解決する方法も鋭意検討されている。一例を示すと、出願人は、少なくとも一部が樹脂中に封入される金属製のインサート部材（例えば、リードフレーム）において、インサート部材の樹脂中に封入される部分の表面が、めっきによって形成された多数の半球状の粒状体からなる凹凸面に形成されていることを特徴とする樹脂用インサート部品を発明し、すでに特許出願した（特許文献１）。このインサート部品は、好ましくは銅製のリードフレームであり、また、めっきは、好ましくは、粗面状に形成された銅めっきと、その上のＮｉ又はＮｉ合金めっきとからなる。
また、図３０に示すように、リードフレームに黒色酸化膜を形成し、封止樹脂との密着性をアンカー効果により強化する方法が提案されている（特許文献２）。図示のリードフレーム１０１は、銅又は銅合金のプレス成形品であり、チップ搭載部１０２、内部リード部１０３、外部リード部１０４及びワイヤボンディング部１０５を備えている。チップ搭載部１０２及びワイヤボンディング部１０５の上面には、それぞれ、銀めっき層１０２ａ及び１０５ａが形成されている。また、チップ搭載部１０２の上には回路チップ１０６が搭載されている。回路チップ１０６とワイヤボンディング部１０５とはワイヤ１０７によって接続されている。また、リードフレーム１０１の全体が封止樹脂１０８で封止されている。そして、リードフレーム１０１と封止樹脂１０８との密着性をアンカー効果により強化するため、銀めっき層１０２ａ及び１０５ａが形成されていない部分に限定して、黒色酸化膜（酸化第二銅ＣｕＯの層）１０９が形成されている。黒色酸化膜１０９は、リードフレーム１０１を有機アルカリの溶液中で陽極酸化することによって形成することができる。
しかしながら、最近における半導体パッケージの小型化、高機能化などに伴い、リードフレームや放熱板などのパッケージ部品と封止樹脂や接着剤層との密着性をさらに改善するとともに、密着性の劣化を防止することが望ましい。
また、上記したような樹脂封止型の半導体パッケージの他に、パッケージの全体を封止樹脂で被覆していない半導体パッケージにおいて新たな問題が発生している。この種の半導体パッケージのひとつとして、例えば、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ）パッケージと呼ばれる半導体パッケージがある。この半導体パッケージの場合、リードフレームのリードとダイパッドが、封止樹脂の表面に露出した構成を有している。すなわち、一部を拡大して説明すると、図３１に模式的に示すように、リードフレームは、銅からなる導体基材１１１とその両面を被覆したＮｉめっき層１１２ａ及び１１２ｂを有し、半導体素子（図示せず）を搭載した側のみに封止樹脂１１９が被覆されている。半導体パッケージの外側に位置するＮｉめっき層１１２ａは、したがって、外部に露出している。図示しないが、外部露出型放熱板を備えた半導体パッケージもこの半導体パッケージに包含される。
これらの半導体パッケージにおいて、パッケージ部品の外部に露出した部分が新たな問題を引き起こしている。露出部分は、半導体パッケージの取り扱い中にキズ、シミなどが付き易く、製品の外観品質を低下させ、修復不可能を引き起こし、また、レーザーマーキング性に支障をきたすからである。本発明者らの経験によれば、キズの多くは擦れキズ、引っ掻きキズ、抑えキズなどであり、シミは、薬品のシミ、指紋（皮脂）のシミなどであり、いずれの欠陥も無視できない。参考までに、パッケージ部品におけるキズの発生例を図３２及び図３３を参照して説明する。ここでは、めっき後の切断工程でのキズの発生を確認するためにリール状銅製リードフレームに粗面Ｎｉめっき層を施した後、出荷用にシートサイズに切断し、リードのバラツキを押えるためにリード固定テープを貼付した。得られたリードフレームのＮｉめっき層の表面状態を顕微鏡（×５０）で観察したところ、図３２（Ａ）に示すように、擦りキズと思われる一本の線が確認された。さらに、この擦りキズを電子顕微鏡（×２，０００）で拡大して観察したところ、図３２（Ｂ）に示すように、金型と擦れた部分の結晶がつぶれていることが確認された。さらに続けて、同じリードフレームについて、別の部位のＮｉめっき層の表面状態を顕微鏡（×５０）で観察したところ、図３３（Ａ）に示すように、押えキズと思われるキズ模様が確認された。さらに、このキズ模様を電子顕微鏡（×２０，０００）で拡大して観察したところ、図３３（Ｂ）に示すように、金型で押えた部分の結晶がつぶされていることが確認された。なお、かかる半導体パッケージにおいても、Ｎｉめっき層１１２ｂの表面が平滑であるため、封止樹脂１１９とＮｉめっき層１１２ｂとの間の不十分な密着力の問題を解決できていない。
特開平６−２９４３９号公報（特許請求の範囲、段落０００７） 特開平９−１４８５０９号公報（特許請求の範囲、段落０００６〜０００７、図２）
本発明の目的は、したがって、密着性に優れ、しかも密着性に劣化がない、例えばリードフレーム、放熱板等のパッケージ部品を提供することにある。
また、本発明の目的は、密着性に優れ、密着性に劣化がないことに加えて、キズやシミなどの欠陥を生じることがないパッケージ部品を提供することにある。
さらに、本発明の目的は、密着性に優れ、密着性に劣化がないパッケージ部品を備えた半導体パッケージを提供することにある。
さらにまた、本発明の目的は、密着性に優れ、密着性に劣化がないことに加えて、キズやシミなどの欠陥を生じることがないパッケージ部品を備えた半導体パッケージを提供することにある。
本発明の上記した目的やその他の目的は、以下の詳細な説明から容易に理解することができるであろう。
本発明は、その１つの面において、半導体素子を搭載したパッケージ又はその他のパッケージの構成に用いられるものであって、絶縁性樹脂で封止されるかもしくは接着剤層が適用される被覆面を少なくとも表面の一部に備えるパッケージ部品において、
前記パッケージ部品が、導体基材と、その表面を部分的もしくは全体的に被覆した導電性皮膜とからなり、かつ
前記導電性皮膜が、前記被覆面において、粗面化された表面プロファイルをもった粗面めっき層からなることを特徴とするパッケージ部品にある。
また、本発明は、そのもう１つの面において、少なくとも１個の半導体素子を本発明のパッケージ部品と組み合わせて備えてなることを特徴とする半導体パッケージにある。
以下の詳細な説明から理解されるように、本発明によれば、半導体パッケージ等の作製に使用した時に、封止樹脂、接着剤等との密着性に優れ、しかも密着性に劣化がない、例えばリードフレーム、放熱板等のパッケージ部品を提供することができる。
また、本発明のパッケージ部品は、密着性に優れ、密着性に劣化がないばかりでなく、半導体パッケージ等の製造途中あるいはハンドリング中にキズやシミなどの欠陥を生じることがなく、生産性の向上、そして外観品質の向上に大きく貢献することができる。
さらに、本発明のパッケージ部品を使用することによって、半導体パッケージを含めたいろいろなタイプの製品外観及び性能に優れたパッケージを容易に、歩留まりよく製造することができる。
特に本発明によれば、パッケージ部品に対して、粗面めっき層と平滑面めっき層を組み合わせて導電性皮膜を付与することができるので、半導体パッケージ等に課されている、密着性の向上、ハンドリング時のキズやシミの防止等の多様化された要求特性を同時に満足させることができる。
本発明による半導体パッケージの好ましい１形態を示した断面図である。 図１に示した半導体パッケージで使用された本発明のリードフレームの構成を示した拡大断面図である。 本発明のリードフレームにおける粗面めっき層の形成を示した断面図である。 本発明のリードフレームにおける表面めっき層の形成を示した断面図である。 本発明による半導体パッケージの好ましい１形態を示した断面図である。 図５に示した半導体パッケージで使用された本発明のリードフレームの構成を示した拡大断面図である。 図５に示した半導体パッケージで使用できる本発明の別のリードフレームの構成を示した拡大断面図である。 本発明による半導体パッケージのもう１つの好ましい形態を示した断面図である。 本発明による半導体パッケージのさらにもう１つの好ましい形態を示した断面図である。 本発明に従い粗面めっき層を導電性皮膜として形成する方法を模式的に示した斜視図である。 本発明に従い粗面めっき層及び平滑面めっき層を導電性皮膜として片面のみに形成する方法を模式的に示した断面図である。 粗面Ｎｉめっき層（膜厚０．５μｍ）の表面形態を示した走査電子顕微鏡写真（ＳＥＭ、×１０，０００）及び断面形態を示した走査電子顕微鏡写真（ＳＥＭ、×５，０００）ならびに原子間力顕微鏡（ＡＦＭ、１０μｍ２）による表面解析図である。 粗面Ｎｉめっき層（膜厚１．０μｍ）の表面形態を示した走査電子顕微鏡写真（ＳＥＭ、×１０，０００）及び断面形態を示した走査電子顕微鏡写真（ＳＥＭ、×５，０００）ならびに原子間力顕微鏡（ＡＦＭ、１０μｍ２）による表面解析図である。 粗面Ｎｉめっき層（膜厚３．０μｍ）の表面形態を示した走査電子顕微鏡写真（ＳＥＭ、×１０，０００）及び断面形態を示した走査電子顕微鏡写真（ＳＥＭ、×５，０００）ならびに原子間力顕微鏡（ＡＦＭ、１０μｍ２）による表面解析図である。 粗面Ｎｉめっき層（膜厚５．０μｍ）の表面形態を示した走査電子顕微鏡写真（ＳＥＭ、×１０，０００）及び断面形態を示した走査電子顕微鏡写真（ＳＥＭ、×５，０００）ならびに原子間力顕微鏡（ＡＦＭ、１０μｍ２）による表面解析図である。 平滑面Ｎｉめっき層（膜厚０．５μｍ）の表面形態を示した走査電子顕微鏡写真（ＳＥＭ、×１０，０００）及び断面形態を示した走査電子顕微鏡写真（ＳＥＭ、×５，０００）ならびに原子間力顕微鏡（ＡＦＭ、１０μｍ２）による表面解析図である。 平滑面Ｎｉめっき層（膜厚１．０μｍ）の表面形態を示した走査電子顕微鏡写真（ＳＥＭ、×１０，０００）及び断面形態を示した走査電子顕微鏡写真（ＳＥＭ、×５，０００）ならびに原子間力顕微鏡（ＡＦＭ、１０μｍ２）による表面解析図である。 平滑面Ｎｉめっき層（膜厚３．０μｍ）の表面形態を示した走査電子顕微鏡写真（ＳＥＭ、×１０，０００）及び断面形態を示した走査電子顕微鏡写真（ＳＥＭ、×５，０００）ならびに原子間力顕微鏡（ＡＦＭ、１０μｍ２）による表面解析図である。 平滑面Ｎｉめっき層（膜厚５．０μｍ）の表面形態を示した走査電子顕微鏡写真（ＳＥＭ、×１０，０００）及び断面形態を示した走査電子顕微鏡写真（ＳＥＭ、×５，０００）ならびに原子間力顕微鏡（ＡＦＭ、１０μｍ２）による表面解析図である。 リードフレームをシートサイズに切断した後の、平滑面Ｎｉめっき層の表面状態を示した顕微鏡写真である。 リードフレームをシートサイズに切断した後の、平滑面Ｎｉめっき層の表面状態を示した顕微鏡写真である。 カップせん断強さの測定に用いられた方法を説明する模式図である。 異なるＮｉめっき層について、カップせん断強さの測定結果をプロットしたグラフである。 異なるＮｉめっき層について、カップせん断強さの測定結果をプロットしたグラフである。 カップせん断強さの測定に用いられたサンプルについて、３層構造のＮｉめっき層の構成を模式的に示した断面図である。 ３層構造の平滑面Ｎｉめっき層について、初期のカップせん断強さの測定結果をプロットしたグラフである。 ３層構造の平滑面Ｎｉめっき層について、エージング後のカップせん断強さの測定結果をプロットしたグラフである。 ３層構造の粗面Ｎｉめっき層について、初期のカップせん断強さの測定結果をプロットしたグラフである。 ３層構造の粗面Ｎｉめっき層について、エージング後のカップせん断強さの測定結果をプロットしたグラフである。 従来の気密封止型半導体パッケージの一例を示した断面図である。 従来の非気密封止型半導体パッケージの一例を部分的に示した断面図である。 リードフレームをシートサイズに切断した後の、粗化Ｎｉめっき層の表面状態を示した顕微鏡写真である。 リードフレームをシートサイズに切断した後の、粗化Ｎｉめっき層の表面状態を示した顕微鏡写真である。
本発明は、半導体素子を搭載したパッケージ（半導体パッケージ）又はその他のパッケージの構成に用いられるパッケージ部品にある。ここで、半導体パッケージに組み込まれる半導体素子の種類、数、搭載部位などは、特に限定されるものではない。例えば、半導体素子は、ＩＣチップ、ＬＳＩチップなどの半導体チップを包含する。これらの半導体素子は、１個のみが搭載されていてもよく、必要なら、２個もしくはそれ以上の半導体素子が任意に組み合わさって搭載されてもよい。また、このような半導体素子に代えて、あるいは半導体素子と組み合わせて、任意の能動素子あるいは受動素子を搭載してもよい。
本発明のパッケージ部品は、半導体パッケージ以外のパッケージにも適用することができる。本発明の実施において適当なその他のパッケージとしては、ガラス端子などがある。
上記のような半導体パッケージやその他のパッケージにおいて、本発明のパッケージ部品は、絶縁性樹脂で封止されるかもしくは接着剤層が適用される被覆面を少なくとも表面の一部に備えることが必須である。すなわち、本発明のパッケージ部品は、以下に詳細に説明するように、粗面めっき層の存在によって絶縁性樹脂や接着剤層との密着性を改善できることを大きな特徴としているからである。
パッケージ部品は、その使用によって本発明の作用効果が発揮される限りにおいて特に限定されるものではない。適当なパッケージ部品は、半導体パッケージやその他のパッケージにおいて広く使用されている部品、典型的には、リードフレーム、放熱板などである。これらのパッケージ部品は、単独で使用してもよく、２種以上を組み合わせて使用してもよい。例えば、リードフレームに半導体チップを搭載するとともに、その半導体チップに密着させて放熱板を取り付けることができる。
本発明によるパッケージ部品は、導体基材と、その表面を被覆した導電性皮膜とからなる。導電性皮膜は、導体基材の表面に全体的に被覆されていてもよく、必要とされる部分のみに部分的に被覆されていてもよい。
本発明のパッケージ部品において、導体基材は、そのパッケージ部品の種類や求められる特性などに応じていろいろな材料から形成することができる。導体基材の形成に適当な材料としては、以下に列挙するものに限定されるわけではないけれども、例えば銅やその合金もしくは化合物、そして銅以外の金属（非銅系金属）の合金もしくは化合物を挙げることができる。非銅系金属の例としては、アルミニウム、鉄−ニッケル合金などを挙げることができる。例えば、パッケージ部品がリードフレームである場合、導電性に優れ、加工のし易い銅やその合金を導体基材に有利に使用することができる。また、パッケージ部品が放熱板である場合、導体基材はさらに伝熱特性や放熱特性に優れていることが望ましく、従って、銅、アルミニウム等やその合金を導体基材として有利に使用することができる。
導電性皮膜は、導体基材と同一の材料から形成されていてもよく、異なる材料から形成されていてもよい。また、導電性皮膜は、通常、単層の形で形成されるけれども、必要ならば、２層もしくはそれ以上の多層構造の形で形成されてもよい。さらに、導電性皮膜は、好ましくはめっき法によってめっき層として形成されるけれども、必要ならば、めっき法以外の薄膜形成技術、例えば蒸着、スパッタリングなどによって形成されてもよい。
本発明のパッケージ部品の場合、その導体基材を被覆した導電性皮膜が、粗面化された表面プロファイルをもった粗面めっき層を少なくとも部分的に有することが必要である。粗面めっき層は、通常、無光沢である。パッケージ部品における粗面めっき層の形成部位は、特に限定されるわけではないけれども、半導体パッケージやその他のパッケージが絶縁性樹脂で封止される時に、その封止樹脂が密着されるべき部分や、パッケージ部品どうしの接合や素子の接合のために、接着剤の塗布や粘着テープの貼付によって接着剤層が適用される部分などが典型的であり、これらの部位を、本発明では特に「被覆面」という。また、本発明のパッケージ部品の場合、封止樹脂や接着剤層が適用される必要のない部位、すなわち、半導体パッケージやその他のパッケージにおいてパッケージ部品がそのまま外部に露出される部位は、パッケージ部品に被覆面と区別するため、「非被覆面」という。
導電性皮膜の粗面めっき層は、必要に応じてめっき法以外の方法で形成してもよいけれども、簡便性やコストなどの面から、めっき法で形成するのが有利である。特に、電解めっき法を有利に使用することができる。適当なめっき金属は、以下に列挙するものに限定されるわけではないけれども、例えば、ニッケル、銅、パラジウム、金、銀、すず、クロム又はその合金である。
粗面めっき層の形成に使用するめっき浴は、対象とするめっき層の種類に応じて任意に変更することができる。例えば、粗面めっき層をニッケルから形成するような場合には、塩化ニッケルめっき浴などを有利に使用することができる。例えば、本発明の実施に好適な塩化ニッケルめっき浴は、次のような組成を有することができる。
塩化ニッケル ７５ｇ／Ｌ
チオシアン酸ナトリウム １５ｇ／Ｌ
塩化アンモニウム ３０ｇ／Ｌ
ｐＨ ４．５〜５．５
このような塩化ニッケルめっき浴は、例えば、次のような処理条件で使用することができる。
浴温 常温（約２５℃）
処理時間 約１５秒間〜約３０分間
陰極電流密度 約１〜３Ａ／ｃｍ２
粗面めっき層は、いろいろな膜厚で形成することができる。粗面めっき層の膜厚は、そのめっき層の構成（単層もしくは多層）やめっき層に求められている特性などによって変動してくるけれども、通常、約０．２〜５０μｍの範囲であり、好ましくは、約０．３〜１０μｍの範囲である。本発明の実施において、粗面めっき層の膜厚が特に限定されることはない。
本発明のパッケージ部品において、導電性皮膜として形成される粗面めっき層は、上記したようにいろいろな部位に形成することができる。
１つの面において、本発明のパッケージ部品は、その実質的にすべての表面が被覆面によって占有されており、その被覆面が、粗面化された表面プロファイルをもった粗面めっき層からなることが好ましい。このようなパッケージ部品は、好ましくは、半導体パーケージなどで使用することができ、典型例は、リードフレームである。例えば、この半導体パッケージの場合、リードフレームの所定の位置に１個もしくはそれ以上の半導体素子を搭載するとともに、リードフレームの実質的に全部を絶縁性樹脂で封止することができる。なお、このような半導体パッケージにおいて、一部の表面が外部に露出した外部露出型放熱板などをリードフレームに併用してもよい。
もう１つの面において、本発明のパッケージ部品は、その表面に被覆面と非被覆面を同時に備えることができる。非被覆面は、パッケージ部品の表面のなかで、絶縁性樹脂及び（又は）接着剤層の不存在において外部に露出されるべき特定の表面である。この場合、パッケージ部品の表面における被覆面と非被覆面の使い分けは、パッケージ部品の種類や使用目的などに応じて任意に変更することができ、複数のパッケージ部品を使用する場合には、その選択肢はさらに多岐に及ぶことができる。
例えば、リードフレームをパッケージ部品として樹脂封止により半導体パッケージを作製する場合、リードフレームの一部を外部に露出した状態とした場合、このリードフレームの露出表面が、本発明でいう非被覆面となる。リードフレームの素子搭載側の表面は、絶縁性樹脂で封止された状態であるので、本発明でいう被覆面である。
また、パッケージ部品が放熱板である場合、その放熱板の表面は少なくとも部分的に外部に露出しているので、この露出部分が非被覆面となる。放熱板の残りの部分は通常絶縁性樹脂で封止され、被覆面となる。
さらに、半導体素子が配線基板上に搭載されており、その配線基板に接着剤層を介して蓋状の放熱板が接合されているような場合、放熱板の接合面が被覆面となり、放熱板の外部に露出した面が非被覆面となる。
上記のように被覆面と非被覆面を同時に備える本発明のパッケージ部品において、非被覆面は、所望ならば被覆面と同一もしくは類似の粗面めっき層を有していてもよいけれども、平滑な表面プロファイルをもった平滑面めっき層を導電性皮膜として有していることが好ましい。平滑面めっき層は、通常、光沢又は半光沢である。非被覆面の平滑面めっき層は、被覆面の粗面めっき層と同一もしくは異なるめっき金属から形成することができる。適当なめっき金属は、以下に列挙するものに限定されるわけではないけれども、例えば、ニッケル、銅、パラジウム、金、銀、すず、クロム又はその合金である。
平滑面めっき層は、必要に応じてめっき法以外の方法で形成してもよいけれども、簡便性やコストなどの面から、めっき法で形成するのが有利である。特に、電解めっき法を有利に使用することができる。また、その際に使用するめっき浴は、対象とするめっき層の種類に応じて任意に変更することができる。例えば、平滑面めっき層をニッケルから形成するような場合には、スルファミン酸ニッケルめっき浴、ワットニッケルめっき浴、臭化ニッケルめっき浴、ウッドニッケルめっき浴などを有利に使用することができる。例えば、本発明の実施に好適なスルファミン酸ニッケルめっき浴は、次のような組成を有することができる。
スルファミン酸ニッケル ３２０ｇ／Ｌ
硼酸 ３０ｇ／Ｌ
臭化ニッケル １０ｇ／Ｌ
ｐＨ ３．０〜４．０
このようなニッケルめっき浴は、例えば、次のような処理条件で使用することができる。
浴温 約３０〜５０℃
処理時間 約１５秒間〜約３０分間
陰極電流密度 約３〜３０Ａ／ｃｍ２
また、非被覆面の平滑面めっき層は、被覆面の粗面めっき層と同様に、任意の膜厚で形成することができる。平滑面めっき層の膜厚は、そのめっき層の構成（単層もしくは多層）やめっき層に求められている特性などによって変動してくるけれども、通常、約０．２〜５０μｍの範囲であり、好ましくは、約０．３〜１０μｍの範囲である。本発明の実施において、平滑面めっき層の膜厚が特に限定されることはない。
さらに詳しく述べると、本発明のパッケージ部品において、導体基材の被覆面の粗面めっき層は、その表面プロファイルとしていろいろな粗面化形態を有することができる。特に好ましい粗面化形態は、本発明者らが電子顕微鏡によって観察した結果によれば、めっき金属の針状結晶構造からなる。すなわち、以下に図面として添付した電子顕微鏡写真を参照して説明するように、導体基材の被覆面に形成された粗面めっき層の表面には、めっき金属に由来する先端が尖った針状の突起が無数に存在し、これらの突起が、封止樹脂や接着剤層に対するアンカーの役割を果たしている。針状の突起は、いろいろな形態を有することができるけれども、典型的には、三角錐状形態、梨地状形態、羽毛状形態などの形態である。また、針状の突起は、それが被覆面の全体に全面的に分布しているのが一般的に好ましいが、所期の効果が得られるのであるならば、被覆面の実質的な部分（例えば、約８０％もしくはそれ以上の領域）を占有しているだけでもよい。さらに、針状の突起は、それらの突起の全部が針状である必要はなく、場合によっては、所期の効果が得られるのであるならば、一部の突起が角のとれた丸みを帯びた先端を有する突起であってもよい。めっき金属の針状結晶構造は、その形状によって接合面積の増加をもたらすことに加えて、アンカー効果も導いているからである。
粗面めっき層は、上記のようなめっき層のみからなる単層構造であってもよく、２層もしくはそれ以上のめっき層からなる多層構造であってもよい。多層構造の粗面めっき層としては、以下に列挙するものに限定されるわけではないけれども、
（１）導体基材上に順に形成された、下地めっき層（例えば、平滑面めっき層）及び粗面めっき層の組み合わせ、
（２）導体基材上に順に形成された、粗面めっき層及び表面めっき層の組み合わせ、
（３）導体基材上に順に形成された、下地めっき層（例えば、平滑面めっき層）、粗面めっき層及び表面めっき層の組み合わせ、
などを挙げることができる。多層構造（１）において、粗面めっき層を「表面めっき層」ということもできる。なお、下地めっき層は、存在もしくは不存在のいずれであってもよいけれども、もしも存在させる場合には、工数及びコストの削減などを考慮して、非被覆層に形成される平滑面めっき層を利用するのが好ましい。
表面めっき層は、もしもそのめっき層を併用するのであるならば、粗面めっき層に特有の粗面化された表面プロファイルをそのまま複製する形で用いるのが好ましく、したがって、導電性皮膜の表面（粗面）が埋め込まれて表面が平滑になるような膜厚で形成するのは避けることが望ましい。
表面めっき層は、通常、金、銀、銅、パラジウム、ニッケル、すず、クロム又はその合金からなる群から選ばれためっき金属からめっきによって形成するのが好ましい。しかし、比較可能な作用効果が得られるのであるならば、めっき以外の手法で表面めっき層を形成してもよい。下地のめっき層を酸化処理することによって、粗面化させためっき層を形成することが推奨される。例えば、表面めっき層は、下地の粗面めっき層の酸化によって、酸化されためっき層（酸化膜）の形で形成してもよい。酸化膜は、好ましくは、粗面めっき層の表面を熱的に酸化するか、さもなければ化学的及び（又は）電気化学的に酸化することによって形成することができる。さもなければ、上記多層構造（１）の粗面めっき層（表面めっき層）などの場合には、下地めっき層を酸化処理（黒化処理など）することで、粗面化させることができる。
本発明はまた、本発明のパッケージ部品を備えた半導体パッケージやその他のパッケージにある。本発明は、特に、少なくとも１個の半導体素子を本発明のパッケージ部品と組み合わせて備えてなることを特徴とする半導体パッケージにある。半導体素子は、上記したように、ＩＣチップ、ＬＳＩチップ等の半導体チップやその他の素子を包含する。
本発明の半導体パッケージにおいて、パッケージ部品は、好ましくは、リードフレームである。かかる半導体パッケージにおいて、リードフレームの所定の位置に半導体素子が搭載され、しかも素子搭載部が絶縁性樹脂で封止されていることが好ましい。また、半導体パッケージは、リードフレームの実質的に全部が絶縁性樹脂で封止された樹脂封止型パッケージであることが好ましい。さらに、このような樹脂封止型パッケージの場合、一部の表面が外部に露出した外部露出型放熱板をさらに有しているも好ましい。
パッケージ部品がリードフレームである半導体パッケージにおいて、リードフレームの一部が外部に露出したパッケージも有利に採用することができる。このようなパッケージの典型例は、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ）パッケージである。
パッケージ部品が放熱板である半導体パッケージもある。この場合にも、放熱板の一部の表面が絶縁性樹脂の外部に露出していることが必須である。
パッケージ部品が放熱板である別の半導体パッケージもある。このような半導体パッケージの例として、半導体素子が配線基板上に搭載されており、該配線基板に接着剤層を介して放熱板が接合されているタイプの半導体パッケージを挙げることができる。
以上に説明したように、本発明のパッケージ部品及び半導体パッケージは、それぞれ、いろいろな形態で有利に実施することができる。以下、これらの発明を添付の図面を参照しながらさらに具体的に説明する。なお、本発明は、下記の具体的な実施形態に限定されるものではない。
図１は、本発明のパッケージ部品としてリードフレーム（導体基材）を使用した半導体パッケージの断面図である。図示の半導体パッケージ１０において、リードフレーム１は、実質的に銅もくしはその合金からなっていてもよく、さもなければ、実質的に非銅系金属からなり、かつその最表層が銅もしくはその合金からなっていてもよい。後者の場合、非銅系合金としては例えば鉄−ニッケル（ＦｅＮｉ）合金などを使用することができ、また、その際、最表層として銅もしくはその合金をめっきやその他の成膜方法で形成することができる。リードフレームは、通常、薄板などの形態で導体基材を入手し、プレス加工、エッチングなどによってリードフレームの形に加工することができる。リードフレーム１は、その表面に導電性皮膜（ここでは、Ｎｉめっき層）２を有している。導電性皮膜２は、図示されるように、リードフレーム１の外周を実質的に覆うように形成されている。また、リードフレーム１は、ワイヤボンディング用に銀めっき層３を備えている。なお、図示していないが、図示の半導体パッケージ１０の場合、リードフレーム１と組み合わせてヒートスプレッダーを配置し、より高い放熱性を得ることもでき、そのような場合、ヒートスプレッダーを絶縁性の樹脂９で封止する際の密着性を高めるため、ヒートスプレッダーの表面に本発明の粗面めっき層を有利に適用することができる。
リードフレーム１には、その所定の位置に半導体素子５が搭載される。図示しないが、リードフレーム１と半導体素子５の接合には、任意の接合媒体（例えば、接着シート、ダイボンディング材など）を使用するのが一般的である。半導体素子５は、例えばＩＣチップ、ＬＳＩチップなどである。図示の例では１個の半導体素子５が搭載されているが、必要なら、２個もしくはそれ以上の半導体素子を搭載してもよい。また、このような半導体素子に代えて、あるいは半導体素子と組み合わせて、任意の能動素子あるいは受動素子を搭載してもよい。すなわち、本発明の実施において、半導体素子の種類等は特に限定されるものではない。
半導体素子５は、その外部接続端子（図示せず）がリードフレーム１の銀めっき層３とボンディングワイヤ８を介して接続される。ボンディングワイヤ８は、例えば金（Ａｕ）、アルミニウム（Ａｌ）などの細線からなる。また、必要ならば、図示のワイヤボンディング法に代えてフリップチップ（ＦＣ）法を使用して電気的接続を形成してもよい。
図示の半導体パッケージ１０では、半導体素子５の搭載部も含めて、リードフレーム１の実質的に全部（半導体パッケージの機能部）が絶縁性の樹脂９で封止されており、リードフレーム１の両端部、すなわち、外部リード部のみが露出している。すなわち、図示の半導体パッケージ１０の場合、リードフレーム１の実質的に全部が本発明でいう「（樹脂）被覆面」を構成している。封止樹脂９は、半導体パッケージ１０を外部の水分や衝撃などから保護する働きがあり、本発明の範囲を損なわない限り、任意の絶縁性樹脂を包含する。適当な封止樹脂としては、以下に列挙するものに限定されるわけではないけれども、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、塩化ビニル樹脂などを挙げることができる。
リードフレーム１の導電性皮膜（Ｎｉめっき層）２は、図１の線分II−IIにそった部分拡大図である図２から理解されるように、その封止樹脂９の側において粗面化された表面プロファイルを有している。すなわち、リードフレーム１とその上方の導電性皮膜（粗面めっき層；Ｎｉめっき層）２ｂを拡大して示す図３に示されるように、粗面めっき層２ｂは、先の尖った針状突起１２をランダムに有している。針状突起１２は、粗面めっき層２ｂの表面において、間断なく分布していることが好ましい。また、接合面積の増加と高められたアンカー効果に基づく界面のせん断強度の増加を確実に得るため、極端にランダムに分布するのを避けることが好ましい。通常三角形の断面で形成される針状突起１２の高さも、ほぼ一定であることが好ましく、粗面めっき層２ｂの構成やめっき条件などによって変動はあるというものの、通常、約０．２〜３μｍの範囲であるのが好ましい。また、針状突起１２の高さを表面粗さＲａで表すと、約５０ｎｍ以上であるのが好ましい。図示の例の場合、導電性皮膜（粗面めっき層）２は、リードフレーム１の表面に直接的に形成されているけれども、必要ならば、リードフレーム１と導電性皮膜２の間に任意の下地層、例えばめっき層を介在させてもよい。
リードフレーム１の被覆面に導電性皮膜として形成された粗面めっき層２は、その上にさらに追加の層を有していることが好ましい。好適な追加の層として、図４に示すような表面層、好ましくは表面めっき層６ｂを挙げることができる。なお、図では片面のみが示されているが、図２から理解されるように、表面めっき層は、もしも形成される場合、リードフレーム１の表裏両面（そしてさらに、側面）に形成されるのが一般的である。表面めっき層の膜厚は、所望とする効果などに応じて広い範囲で変更することができるというものの、通常、約０．００５〜１μｍの範囲であり、好ましくは、約０．０１〜０．０５μｍの範囲である。
表面めっき層は、下地である粗面めっき層２ｂの針状突起１２のプロファイルを正確に再現する必要があり、したがって、突起複製に好適なめっき法で、かつそれに必要なめっき厚で形成することが好ましい。例えば、表面めっき層は、金、銀、銅、パラジウム、ニッケル、すず、クロムなどやその合金からめっき法によって有利に形成することができる。めっき法は、常用の手法に従って実施することができる。
別法によれば、粗面めっき層を熱的もしくは化学的及び（又は）電気化学的手法によって酸化して、目的とする表面めっき層を形成してもよい。表面めっき層の形成に用いられる酸化法は、特に限定されるものではなく、一例を示すと、黒化処理液を使用した酸化法を挙げることができる。黒化処理液は、強アルカリ化合物及び酸化剤を主成分として含有し、例えば、次のような組成を有することができる。
亜塩素酸ナトリウム（ＮａＣｌＯ２） ５〜１００ｇ／Ｌ
水酸化ナトリウム（ＮａＯＨ） ５〜６０ｇ／Ｌ
リン酸三ナトリウム（Ｎａ３ＰＯ４） ０〜２００ｇ／Ｌ
このような黒化処理液は、例えば、次のような処理条件で使用することができる。
浴温 約５０〜１００℃
処理時間 約５秒間〜約５分間
電流密度 約０〜１０Ａ／ｄｍ２
本発明による半導体パッケージは、図１を参照して先に説明した半導体パッケージ１０以外の半導体パッケージも包含する。本発明の半導体パッケージは、本発明の範囲でいろいろな形態を有することができ、その典型例を図５、図８及び図９を参照して以下に説明する。
図５は、本発明による半導体パッケージの好ましい１形態を示した断面図である。図示の半導体パッケージ１０は、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ）パッケージと呼ばれるもので、リードフレーム１の外部リード１ａとダイパッド１ｂの裏面が、封止樹脂９の表面に露出している。すなわち、リードフレーム１は、外部に露出した非被覆面と、封止樹脂９に接した被覆面とを同時に有している。ダイパッド１ｂに搭載された半導体素子５は、その外部接続端子（図示せず）が外部リード１ａの銀めっき層（図示せず）とボンディングワイヤ（Ａｕワイヤ）８を介して接続される。
図示のＱＦＮパッケージ１０の場合、そのリードフレーム１は、図６に模式的に示す構成を有している。リードフレーム１は、銅からなる導体基材からなり、その封止樹脂の側の面に、先に具体的に説明した粗面めっき層（ここでは、Ｎｉめっき層）２ｂを所定の膜厚で有している。また、リードフレーム１の、ＱＦＮパッケージ１０の外側に位置する面には、平滑面めっき層（ここでは、Ｎｉめっき層）７ａが所定の膜厚で形成されている。
図５に示したＱＦＮパッケージ１０では、図６に示したリードフレーム１に代えて、図７に模式的に示すような別のリードフレームを使用することもできる。図示のリードフレーム１は、平滑面めっき層７ａと同じ平滑面めっき層７ｂを封止樹脂９の側にも有することを特徴とする。すなわち、このＱＦＮパッケージ１０の場合、リードフレーム１の両面にそれぞれ平滑面めっき層７ａ及び７ｂを形成した後、片面のみに粗面めっき層（Ｎｉめっき層）２ｂを選択的に形成することができる。
図８は、本発明による半導体パッケージのもう１つの好ましい形態を示した断面図である。図示の半導体パッケージ１０の場合、リードフレーム１に接着テープ１３を介してアルミニウム製の放熱板（ヒートシンクともいう）４が接合され、さらにその放熱板４の上に半導体素子５が搭載されている。放熱板４は、アルミニウム以外に、銅やその他の高伝熱性金属材料から形成することができる。放熱板４に搭載された半導体素子５は、その外部接続端子（図示せず）がリードフレーム１の銀めっき層（図示せず）とボンディングワイヤ（Ａｕワイヤ）８を介して接続されている。
図示の半導体パッケージ１０において、リードフレーム１の実質的に全体と放熱板４の片面が封止樹脂９によって封止されており、従って、放熱板４の裏面のみが、封止樹脂９の表面に露出している。すなわち、この半導体パッケージ１０の場合には、リードフレーム１だけでなく、放熱板４にもまた本発明を適用することができる。リードフレーム１が、封止樹脂９に接した被覆面を有し、かつ放熱板４が、外部に露出した非被覆面と、封止樹脂９に接した被覆面とを同時に有しているからである。リードフレーム１と放熱板４の被覆面に本発明に従い粗面めっき層が形成され、かつ放熱板４の非被覆面に本発明に従い平滑面めっき層が形成されている。
図９は、本発明による半導体パッケージのもう１つの好ましい形態を示した断面図である。図示の半導体パッケージ１０の場合、回路基板１５の上に金（Ａｕ）バンプ１７を介して半導体素子５がフリップチップ（ＦＣ）接続され、さらに封止樹脂９で封止されている。また、回路基板１５には、はんだボール１８が外部接続端子として取り付けられている。さらに、半導体素子５の放熱のため、銅もしくは銅合金製の放熱板（ヒートスラグともいう）１４が回路基板１５及び半導体素子５の背面に接合されている。放熱板１４は、半導体素子５を収納するため、図示のように凹部が加工されている。放熱板１４と回路基板１５は接着剤層（ポリイミドテープ）１６によって接合されており、この部分に本発明を適用することができる。すなわち、放熱板１４と回路基板１５の接合面をそれぞれ被覆面とし、本発明に従い粗面めっき層から形成する。さらに、放熱板１４の外面を非被覆面とし、平滑面めっき層から形成する。
本発明の実施において、パッケージ部品の導電性皮膜は、上記したように、めっき法によって有利に形成することができ、特に電解めっき法が好適である。電解めっき法によって粗面めっき層や平滑面めっき層を形成する場合、常用のめっき法及びめっき処理装置を任意に使用して本発明を実施することができる。
例えば、それぞれニッケルからなる粗面めっき層及び平滑面めっき層は、図１０及び図１１に模式的に示すようなめっき処理装置を使用して有利に実施することができる。
図１０を参照すると、めっき処理装置５０は、処理槽５１と処理液（ニッケルめっき浴）５２とからなる。処理液５２は、上記したように、形成対象のめっき層にあわせて最適な組成を有することができる。処理槽５１に浸漬されたリードフレーム等の導体基材（パッケージ部品の前駆体）１は、付属の案内ローラー（図示せず）によって矢印方向に搬送可能である。処理液５２は、例えばそれが塩化ニッケルめっき浴である場合、常温で保持され、また、導体基材１の滞留時間は、約１５秒間〜約３０分間である。また、処理槽５１は、電解めっきのため、整流器５６に接続された２枚の白金電極板（＋）５４及び５５を備えている。白金電極板に代えて、ニッケルチップを使用することもできる。さらに、導体基材１も整流器５６から給電されている。
図１０のめっき処理装置５０は、粗面めっき層又は平滑面めっき層を別々に形成する場合に有用である。例えば図６及び図７を参照して説明したように粗面めっき層と平滑面めっき層を同時に有する１枚の導体基材を形成する場合や、粗面めっき層及び平滑面めっき層のいずれか一方のみを有する１枚の導体基材を形成したい場合には、図１０のめっき処理装置５０を改造してこれを行うことができる。一般的には、非めっき面をメカニカルマスクやレジスト膜によって遮蔽する方法や、電解遮蔽方法を有利に使用することができる。非めっき面を遮蔽した状態で電解めっきを行うことによって、導体基材の露出面のみに選択的にめっきを析出させることができる。
図１１は、電解遮蔽方法を実施するために図１０のめっき処理装置５０を改造した例である。本例の場合、１つの処理槽５１に２台の整流器５６ａ及び５６ｂを設置し、処理槽５１内に２つの電気回路を形成している。整流器５６ａに接続された一方の電気回路は、白金電極板（ニッケルチップでもよい）５５を備え、整流器５６ｂに接続された他方の電気回路は、図１０の白金電極板５４に代えて、ダミー電極板５７を備えている。ダミー電極板５７は、導体基材１の遮蔽面にニッケルめっきが析出するのを抑えるために配置されるもので、図示のように、導体基材１の裏面を通過したニッケルイオン（Ｎｉ＋）がダミー電極板５７の表面に選択的に析出可能である。この方法によって、導体基材１の片面のみに粗面めっき層を形成することが容易に可能である。
次いで、本発明をその実施例を参照してさらに説明する。なお、以下の実施例では特に銅製リードフレームにＮｉめっきを異なるめっき条件で形成した例について本発明を説明するが、本発明は、これらの特定に例に限定されないことを理解されたい。
実施例１
粗面Ｎｉめっき層の形成：
微量の鉄（Ｆｅ）を含有する銅合金材（商品名「ＣＤＡ１９４」）をサンプルとして用意し、その片面に粗面Ｎｉめっき層を異なる膜厚で電解めっきし、下記の４種類のサンプルを作製した。
サンプルＡ：膜厚０．５μｍ
サンプルＢ：膜厚１．０μｍ
サンプルＣ：膜厚３．０μｍ
サンプルＤ：膜厚５．０μｍ
本例で使用した電解めっき浴の組成及びめっき条件は、次の通りであった。
塩化ニッケルめっき浴：
塩化ニッケル ７５ｇ／Ｌ
チオシアン酸ナトリウム １５ｇ／Ｌ
塩化アンモニウム ３０ｇ／Ｌ
ｐＨ： 約４．５〜５．５
浴温： 常温（約２５℃）
陰極電流密度： 約１〜３Ａ／ｃｍ２
無光沢の表面をもったサンプルＡ〜Ｄのそれぞれについて、
（Ａ）走査電子顕微鏡（ＳＥＭ、×１０，０００）による表面形態の観察、
（Ｂ）走査電子顕微鏡（ＳＥＭ、×５，０００）による断面状態の観察、及び
（Ｃ）原子間力顕微鏡（ＡＦＭ）による表面状態の解析
を行うとともに、平均表面粗さＲａも求めた。ＡＦＭは、測定範囲：１０μｍ２で実施した。これらの測定結果は、図１２〜図１５に示され、また、下記の第１表にまとめられている。
図１２…サンプルＡ（Ｎｉ膜厚：０．５μｍ）
図１３…サンプルＢ（Ｎｉ膜厚：１．０μｍ）
図１４…サンプルＣ（Ｎｉ膜厚：３．０μｍ）
図１５…サンプルＤ（Ｎｉ膜厚：５．０μｍ）
これらの測定結果から理解されるように、粗面Ｎｉめっき層は、膜厚が増加すればするほど針状突起の形成及び表面粗さが顕著となり、表面積も増大する。
実施例２
平滑面Ｎｉめっき層の形成：
微量の鉄（Ｆｅ）を含有する銅合金材（商品名「ＣＤＡ１９４」）をサンプルとして用意し、その片面に平滑面Ｎｉめっき層を異なる膜厚で電解めっきし、下記の４種類のサンプルを作製した。
サンプルＩ：膜厚０．５μｍ
サンプルII：膜厚１．０μｍ
サンプルIII：膜厚３．０μｍ
サンプルIV：膜厚５．０μｍ
本例で使用した電解めっき浴の組成及びめっき条件は、次の通りであった。スルファミン酸ニッケルめっき浴：
スルファミン酸ニッケル ３２０ｇ／Ｌ
硼酸 ３０ｇ／Ｌ
臭化ニッケル １０ｇ／Ｌ
ｐＨ： 約３．０〜４．０
浴温： 約３０〜５０℃
陰極電流密度： 約３〜３０Ａ／ｃｍ２
半光沢の表面をもったサンプルＩ〜IVのそれぞれについて、
（Ａ）走査電子顕微鏡（ＳＥＭ、×１０，０００）による表面形態の観察、
（Ｂ）走査電子顕微鏡（ＳＥＭ、×５，０００）による断面状態の観察、及び
（Ｃ）原子間力顕微鏡（ＡＦＭ）による表面状態の解析
を行うとともに、平均表面粗さＲａも求めた。ＡＦＭは、測定範囲：１０μｍ２で実施した。これらの測定結果は、図１６〜図１９に示され、また、下記の第１表にまとめられている。
図１６…サンプルＩ（Ｎｉ膜厚：０．５μｍ）
図１７…サンプルII（Ｎｉ膜厚：１．０μｍ）
図１８…サンプルIII（Ｎｉ膜厚：３．０μｍ）
図１９…サンプルIV（Ｎｉ膜厚：５．０μｍ）
これらの測定結果から理解されるように、平滑面Ｎｉめっき層は、膜厚が増加したにもかかわらず表面粗さに顕著な変動は認められず、表面積も増大しない。
上記第１表にまとめた測定結果から理解されるように、本発明に従ってパッケージ部品の両面に粗面めっき層を形成するかもしくは粗面めっき層と平滑面めっき層を組み合わせて形成した場合、パッケージ部品と封止樹脂、接着剤等との密着性を改善したり、パッケージ部品の表面におけるキズ、シミ等の発生を防止し、外観品質の向上を図ることができる。
パッケージ表面におけるキズの発生の防止は、図２０及び図２１から理解できるであろう。
上記のような手法に従ってリード状銅製リードフレームに平滑面Ｎｉめっき層を施した後、出荷用にシートサイズに切断し、リードのバラツキを抑えるためにリード固定テープを貼付した。得られたリードフレームのＮｉめっき層の表面状態を顕微鏡（×５０）で観察したけれども、図２０（Ａ）に示すように、図３２（Ａ）で観察されたような擦りキズは認められず、また、電子顕微鏡（×２，０００）で拡大して観察もしたけれども、図２０（Ｂ）に示すように、Ｎｉめっき層の結晶状態に変化は認められなかった。同じリードフレームについて、別の部位のＮｉめっき層の表面状態を顕微鏡（×５０）で観察したけれども、図２１（Ａ）に示すように、図３３（Ａ）で観察されたような押えキズは認められず、また、電子顕微鏡（×２０，０００）で拡大して観察もしたけれども、図２１（Ｂ）に示すように、Ｎｉめっき層の結晶状態に変化は認められなかった。
実施例３
カップせん断強さの測定：
本例では、前記実施例１で作製したサンプルＡ〜Ｄ及び前記実施例２で作製したサンプルＩ〜IVについて、ＳＥＭＩ標準規格Ｇ６９−０９９６に規定される手順に従ってカップせん断強さを測定し、粗面Ｎｉめっき層及び平滑面Ｎｉめっき層に対する樹脂の密着性を評価した。
まず、図２２（Ａ）に示すような、高さｈ：３ｍｍ、底面直径ｄ１：３．５６８ｍｍ、上面直径ｄ２：３ｍｍ及び表面積：１０．２ｍｍ２の円錐台形カップ２１を、下記の２種類の封止樹脂：
封止樹脂Ａ…ＯＣＮタイプ（Ｎ社製）
封止樹脂Ｂ…ＢＮＬタイプ（Ｈ社製）
から成形した。カップ２１を図２２（Ｂ）に示すようにサンプル（リードフレーム）１の上に載置し、１７５℃で６時間にわたって加熱（ポストキュア）した。
加熱によってカップ２１が硬化し、サンプル１上に成形後、図２２（Ｂ）に示すように、ゲージ（図示せず）をカップ２１に押し付けて矢印方向に移動させ、せん断強さを測定した。シェアテストは、ゲージの高さ５０μｍ、速度２００μｍ／秒、そしてシェアテスト温度室温（約２５℃）で行った。図２３は、封止樹脂Ａを用いた時にそれぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフであり、また、図２４は、封止樹脂Ｂを用いた時にそれぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフである。
実施例４
本例では、それぞれ３層構造をもった粗面Ｎｉめっき層及び平滑面Ｎｉめっき層に対する樹脂の密着性をカップせん断強さで評価した。
サンプルＩ−１〜Ｉ−７の作製：
前記実施例２に記載の手法に従って、銅合金材（商品名「ＣＤＡ１９４」）の片面に平滑面Ｎｉめっき層を異なる膜厚（０．３，０．５，０．７，１．０，１．２，１．５及び２．０μｍ）で電解めっきした。次いで、図２５（Ａ）に示すように、形成された平滑面Ｎｉめっき層の上に膜厚０．０５μｍのパラジウム（Ｐｄ）めっき層と膜厚０．００５μｍの金（Ａｕ）めっき層を順次形成した。Ａｕめっき層の表面は、Ｎｉめっき層と同様に平滑なままであった。
サンプルＡ−１〜Ａ−７の作製：
前記実施例１に記載の手法に従って、銅合金材（商品名「ＣＤＡ１９４」）の片面に粗面Ｎｉめっき層を異なる膜厚（０．３，０．５，０．７，１．０，１．２，１．５及び２．０μｍ）で電解めっきした。次いで、図２５（Ｂ）に示すように、形成された粗面Ｎｉめっき層の上に膜厚０．０５μｍのパラジウム（Ｐｄ）めっき層と膜厚０．００５μｍの金（Ａｕ）めっき層を順次形成した。Ａｕめっき層の表面は、Ｎｉめっき層の粗化面をそのまま再現していた。
カップせん断強さの測定：
上記のようにして作製したサンプルＩ−１〜Ｉ−７及びサンプルＡ−１〜Ａ−７について、前記実施例３と同様の手法でカップせん断強さを測定した。なお、本例では、ＢＮＬタイプの封止樹脂Ｂを使用して円錐台形カップを成形した。
まず、初期（ポストキュア直後）のサンプルＩ−１〜Ｉ−７を使用して、ＳＥＭＩ標準規格Ｇ６９−０９９６に規定される手順に従ってカップせん断強さを測定し、平滑面Ｎｉめっき層に対する樹脂の密着性を評価した。図２６は、それぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフである。
次いで、サンプルＩ−１〜Ｉ−７を、空気中で、３００℃のホットプレート上で１０秒間にわたってエージングした後、ＳＥＭＩ標準規格Ｇ６９−０９９６に規定される手順に従ってカップせん断強さを測定し、平滑面Ｎｉめっき層に対する樹脂の密着性を評価した。なお、エージング処理は、半導体パッケージの実際の作製を考慮して、はんだリフロー工程における高温処理を模擬したものである。図２７は、それぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフである。
引き続いて、初期（ポストキュア直後）のサンプルＡ−１〜Ａ−７を使用して、ＳＥＭＩ標準規格Ｇ６９−０９９６に規定される手順に従ってカップせん断強さを測定し、粗面Ｎｉめっき層に対する樹脂の密着性を評価した。図２８は、それぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフである。
次いで、サンプルＡ−１〜Ａ−７を、空気中で、３００℃のホットプレート上で１０秒間にわたってエージングした後、ＳＥＭＩ標準規格Ｇ６９−０９９６に規定される手順に従ってカップせん断強さを測定し、粗面Ｎｉめっき層に対する樹脂の密着性を評価した。図２９は、それぞれのサンプルについて測定されたカップせん断強さをプロットしたグラフである。
平滑面めっき層の測定結果を示す図２６及び図２７のグラフならびに粗面めっき層の測定結果を示す図２８及び図２９のグラフから理解されるように、粗面めっき層の場合、めっき層に対する樹脂の密着性は平滑面めっき層のそれよりもはるかに高く、エージングによってその密着性が顕著に低下することもない。
１ パッケージ部品（リードフレーム）
２ 導電性皮膜
３ 銀めっき層
４ 放熱板
５ 半導体素子
８ ボンディングワイヤ
９ 封止樹脂
１０ 半導体パッケージ
１４ 放熱板
１５ 配線基板

Claims (35)

  1. 絶縁性樹脂で封止される被覆面と、絶縁性樹脂による封止がなされない非被覆面とを備える半導体用のパッケージ部品において、
    該パッケージ部品はリードフレームであり、
    前記リードフレームの一方の表面が前記被覆面によって占有されており、かつそれに相対する他方の表面が前記非被覆面によって占有されており、
    前記リードフレームが、所定の形状に加工された後の導体基材と、その表面を部分的もしくは全体的に被覆した導電性皮膜とからなり、かつ
    前記導電性皮膜が、前記被覆面において、粗面化された表面プロファイルをもった粗面めっき層からなり、かつ前記非被覆面において、平滑な表面プロファイルをもった平滑面めっき層からなるとともに、前記被覆面の粗面めっき層と前記非被覆面の平滑面めっき層が、同一のめっき金属から形成されていることを特徴とするパッケージ部品。
  2. 前記粗面めっき層が、５０ｎｍ以上の表面粗さ（Ｒａ）を有していることを特徴とする請求項１に記載のパッケージ部品。
  3. 前記粗面めっき層が、７１．７〜１４０．９ｎｍの表面粗さ（Ｒａ）を有していることを特徴とする請求項１又は２に記載のパッケージ部品。
  4. 前記平滑面めっき層が、１７．６〜３４．１ｎｍの表面粗さ（Ｒａ）を有していることを特徴とする請求項１〜３のいずれか１項に記載のパッケージ部品。
  5. 前記被覆面の粗面めっき層と前記非被覆面の平滑面めっき層が、同一もしくは異なる膜厚を有していることを特徴とする請求項１〜４のいずれか１項に記載のパッケージ部品。
  6. 前記めっき金属が、ニッケル、銅、パラジウム、金、銀、すず、クロム又はその合金からなることを特徴とする請求項１〜５のいずれか１項に記載のパッケージ部品。
  7. 前記導電性皮膜の粗面化された表面プロファイルが、めっき金属の針状結晶構造からなることを特徴とする請求項１〜６のいずれか１項に記載のパッケージ部品。
  8. 前記被覆面において、前記導電性皮膜が、２層もしくはそれ以上の多層構造からなることを特徴とする請求項１〜７のいずれか１項に記載のパッケージ部品。
  9. 前記導電性皮膜の多層構造が、下記の群：
    （１）導体基材上に順に形成された、平滑面めっき層及び粗面めっき層、
    （２）導体基材上に順に形成された、粗面めっき層及び表面めっき層、及び
    （３）導体基材上に順に形成された、平滑面めっき層、粗面めっき層及び表面めっき層、
    から選ばれる一員であることを特徴とする請求項８に記載のパッケージ部品。
  10. 前記表面めっき層が、下地の粗面めっき層の粗面化された表面プロファイルを複製していることを特徴とする請求項９に記載のパッケージ部品。
  11. 前記表面めっき層が、金、銀、銅、パラジウム、ニッケル、すず、クロム又はその合金からなる群から選ばれためっき金属から形成されていることを特徴とする請求項１０に記載のパッケージ部品。
  12. 前記粗面めっき層が、めっき金属を酸化処理することにより粗面化させためっき層からなることを特徴とする請求項１〜１１のいずれか１項に記載のパッケージ部品。
  13. 前記導体基材が、銅又は非銅系金属、それらの合金もしくは化合物からなることを特徴とする請求項１〜１２のいずれか１項に記載のパッケージ部品。
  14. 前記非銅系金属が、アルミニウム又は鉄−ニッケルであることを特徴とする請求項１３に記載のパッケージ部品。
  15. 絶縁性樹脂で封止されるかもしくは接着剤層が適用される被覆面と、絶縁性樹脂による封止及び接着剤の適用がなされない非被覆面とを備える半導体用のパッケージ部品において、
    該パッケージ部品は放熱板であり、
    前記放熱板の一方の表面が前記被覆面によって占有されており、かつそれに相対する他方の表面が前記非被覆面によって占有されており、
    前記放熱板が、所定の形状に加工された後の導体基材と、その表面を部分的もしくは全体的に被覆した導電性皮膜とからなり、かつ
    前記導電性皮膜が、前記被覆面において、粗面化された表面プロファイルをもった粗面めっき層からなり、かつ前記非被覆面において、平滑な表面プロファイルをもった平滑面めっき層からなるとともに、前記被覆面の粗面めっき層と前記非被覆面の平滑面めっき層が、同一のめっき金属から形成されていることを特徴とするパッケージ部品。
  16. 前記粗面めっき層が、５０ｎｍ以上の表面粗さ（Ｒａ）を有していることを特徴とする請求項１５に記載のパッケージ部品。
  17. 前記粗面めっき層が、７１．７〜１４０．９ｎｍの表面粗さ（Ｒａ）を有していることを特徴とする請求項１５又は１６に記載のパッケージ部品。
  18. 前記平滑面めっき層が、１７．６〜３４．１ｎｍの表面粗さ（Ｒａ）を有していることを特徴とする請求項１５〜１７のいずれか１項に記載のパッケージ部品。
  19. 前記被覆面の粗面めっき層と前記非被覆面の平滑面めっき層が、同一もしくは異なる膜厚を有していることを特徴とする請求項１５〜１８のいずれか１項に記載のパッケージ部品。
  20. 前記めっき金属が、ニッケル、銅、パラジウム、金、銀、すず、クロム又はその合金からなることを特徴とする請求項１５〜１９のいずれか１項に記載のパッケージ部品。
  21. 前記導電性皮膜の粗面化された表面プロファイルが、めっき金属の針状結晶構造からなることを特徴とする請求項１５〜２０のいずれか１項に記載のパッケージ部品。
  22. 前記被覆面において、前記導電性皮膜が、２層もしくはそれ以上の多層構造からなることを特徴とする請求項１５〜２１のいずれか１項に記載のパッケージ部品。
  23. 前記導電性皮膜の多層構造が、下記の群：
    （１）導体基材上に順に形成された、平滑面めっき層及び粗面めっき層、
    （２）導体基材上に順に形成された、粗面めっき層及び表面めっき層、及び
    （３）導体基材上に順に形成された、平滑面めっき層、粗面めっき層及び表面めっき層、
    から選ばれる一員であることを特徴とする請求項２２に記載のパッケージ部品。
  24. 前記表面めっき層が、下地の粗面めっき層の粗面化された表面プロファイルを複製していることを特徴とする請求項２３に記載のパッケージ部品。
  25. 前記表面めっき層が、金、銀、銅、パラジウム、ニッケル、すず、クロム又はその合金からなる群から選ばれためっき金属から形成されていることを特徴とする請求項２４に記載のパッケージ部品。
  26. 前記粗面めっき層が、めっき金属を酸化処理することにより粗面化させためっき層からなることを特徴とする請求項１５〜２５のいずれか１項に記載のパッケージ部品。
  27. 前記導体基材が、銅又は非銅系金属、それらの合金もしくは化合物からなることを特徴とする請求項１５〜２６のいずれか１項に記載のパッケージ部品。
  28. 前記非銅系金属が、アルミニウム又は鉄−ニッケルであることを特徴とする請求項２７に記載のパッケージ部品。
  29. 少なくとも１個の半導体素子を、請求項１〜２８のいずれか１項に記載のパッケージ部品と組み合わせて備えてなることを特徴とする半導体パッケージ。
  30. 前記パッケージ部品がリードフレームであるとき、該リードフレームの所定の位置に前記半導体素子が搭載され、絶縁性樹脂で封止されていることを特徴とする請求項２９に記載の半導体パッケージ。
  31. 前記リードフレームの前記被覆面の全部が前記絶縁性樹脂で封止されたパッケージであることを特徴とする請求項３０に記載の半導体パッケージ。
  32. 一部の表面が外部に露出した外部露出型放熱板をさらに有していることを特徴とする請求項３１に記載の半導体パッケージ。
  33. 前記リードフレームの一部が外部に露出したパッケージであることを特徴とする請求項３０に記載の半導体パッケージ。
  34. 前記パッケージ部品が放熱板であるとき、その一部の表面が外部に露出していることを特徴とする請求項２９に記載の半導体パッケージ。
  35. 前記半導体素子が配線基板上に搭載されており、該配線基板に接着剤層を介して前記放熱板が接合されていることを特徴とする請求項３４に記載の半導体パッケージ。
JP2011006363A 2011-01-14 2011-01-14 パッケージ部品及び半導体パッケージ Expired - Fee Related JP5264939B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011006363A JP5264939B2 (ja) 2011-01-14 2011-01-14 パッケージ部品及び半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011006363A JP5264939B2 (ja) 2011-01-14 2011-01-14 パッケージ部品及び半導体パッケージ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008211056A Division JP4698708B2 (ja) 2008-08-19 2008-08-19 パッケージ部品及び半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2011071566A JP2011071566A (ja) 2011-04-07
JP5264939B2 true JP5264939B2 (ja) 2013-08-14

Family

ID=44016444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011006363A Expired - Fee Related JP5264939B2 (ja) 2011-01-14 2011-01-14 パッケージ部品及び半導体パッケージ

Country Status (1)

Country Link
JP (1) JP5264939B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899336B2 (en) 2014-04-04 2018-02-20 Mitsubishi Electric Corporation Semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020017692A (ja) 2018-07-27 2020-01-30 Tdk株式会社 電子部品パッケージ
JP6736717B1 (ja) * 2019-03-25 2020-08-05 大口マテリアル株式会社 半導体素子搭載用基板
JP6744020B1 (ja) * 2019-03-22 2020-08-19 大口マテリアル株式会社 リードフレーム
JP6741356B1 (ja) * 2019-03-22 2020-08-19 大口マテリアル株式会社 リードフレーム
JP6736719B1 (ja) * 2019-03-28 2020-08-05 大口マテリアル株式会社 半導体素子搭載用部品、リードフレーム及び半導体素子搭載用基板
JPWO2021199635A1 (ja) * 2020-03-30 2021-10-07

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333853A (ja) * 1986-07-28 1988-02-13 Dainippon Printing Co Ltd 集積回路パツケ−ジ
JPS63157452A (ja) * 1986-12-20 1988-06-30 Shinko Electric Ind Co Ltd リ−ドフレ−ム
JP2784248B2 (ja) * 1990-06-21 1998-08-06 新光電気工業株式会社 半導体装置の製造方法
JPH1070224A (ja) * 1996-08-27 1998-03-10 Daido Steel Co Ltd Ｉｃリードフレーム材およびその製造方法
JP2001127229A (ja) * 1999-11-01 2001-05-11 Nec Corp リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899336B2 (en) 2014-04-04 2018-02-20 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
JP2011071566A (ja) 2011-04-07

Similar Documents

Publication Publication Date Title
JP3841768B2 (ja) パッケージ部品及び半導体パッケージ
JP4698708B2 (ja) パッケージ部品及び半導体パッケージ
JP5264939B2 (ja) パッケージ部品及び半導体パッケージ
US7524702B2 (en) Conductor substrate, semiconductor device and production method thereof
US10325876B2 (en) Surface finish for wirebonding
KR100371567B1 (ko) Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임
JP2006303492A (ja) 半導体パッケージ用のリードフレーム
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US6519845B1 (en) Wire bonding to dual metal covered pad surfaces
JP2016046488A (ja) リードフレーム及びその製造方法
JP2017005124A (ja) リードフレーム、リードフレームの製造方法、および半導体装置
JP6693642B2 (ja) リードフレーム
JP4628263B2 (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
KR101663695B1 (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
JP6733941B1 (ja) 半導体素子搭載用基板
JPH10284666A (ja) 電子部品機器
TW200536095A (en) Ball grid array package structure, heat slug structure, and laser mark rework method
JP3346458B2 (ja) 半導体チップ接合用リードを有する配線基板および半導体装置
KR101168414B1 (ko) 리드 프레임 및 그 제조 방법
JP4307473B2 (ja) 導体基材及び半導体装置の製造方法
JP2006196920A (ja) 導体基材、半導体装置及びそれらの製造方法
JP2006196920A5 (ja)
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
JP2012089655A (ja) 半導体装置用テープキャリア及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130430

R150 Certificate of patent or registration of utility model

Ref document number: 5264939

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees