[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2004157291A - Driving method and driving-gear for ac type plasma display panel - Google Patents

Driving method and driving-gear for ac type plasma display panel Download PDF

Info

Publication number
JP2004157291A
JP2004157291A JP2002322260A JP2002322260A JP2004157291A JP 2004157291 A JP2004157291 A JP 2004157291A JP 2002322260 A JP2002322260 A JP 2002322260A JP 2002322260 A JP2002322260 A JP 2002322260A JP 2004157291 A JP2004157291 A JP 2004157291A
Authority
JP
Japan
Prior art keywords
voltage
discharge
sustain
electrode
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002322260A
Other languages
Japanese (ja)
Inventor
Tomohiro Murakoso
智宏 村社
Hiroyuki Tachibana
弘之 橘
Nobuaki Nagao
宣明 長尾
Shunichi Wakabayashi
俊一 若林
Ryuichi Murai
隆一 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002322260A priority Critical patent/JP2004157291A/en
Publication of JP2004157291A publication Critical patent/JP2004157291A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high-contrast driving method for a PDP (plasma display panel) capable of assuring a sufficient driving margin by compensating a fluctuation-component of a barrier voltage due to the influence of crosstalk etc., from adjacent cells even if the barrier voltage changes. <P>SOLUTION: The driving method for the PDP comprises impressing an upward ramp type waveform having a voltage smaller than an upward ramp type waveform voltage to perform perfect initialization to a scanning electrode as an initialization waveform of a subfield performing the selective initialization giving rise to a discharge only to the discharge cell where a sustaining discharge arises among a plurality of the subfields constituting one field period. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、AC型プラズマディスプレイパネルの駆動方法および駆動装置に関する。
【0002】
【従来の技術】
AC型プラズマディスプレイパネル(以下、PDPと略記する)は一般に、n個の走査電極SCN1〜SCNnおよびn個の維持電極SUS1〜SUSnが対をなして配列された前面基板と、m個のデータ電極D1〜Dmが配列された背面基板とが放電空間を挟んで互いに対向配置されて構成されている。したがって、1対の走査電極SCNi−維持電極SUSi対(i=1〜n)と1つのデータ電極Dj(j=1〜m)とを含む放電セルが放電空間内に多数(この場合はm×n)個形成されている。
【0003】
また、PDPを用いた画像表示装置は、映像信号の1フィールド期間を輝度の重み付け(輝度重み)を有する複数のサブフィールドに分割し、各々のサブフィールドで輝度重みに対応した回数だけ放電セルに放電を起こす。そして、放電を起こすサブフィールドを組み合わせることで映像信号の階調を表現する駆動方法が用いられている。この中で、階調表現に関係しない発光の回数を極力減らしコントラスト比を向上するための駆動方法(高コントラスト駆動)が提案されている(例えば特許文献1参照)。
【0004】
図5は、従来のPDPの駆動方法における駆動波形図である。ここでは、1フィールド期間をそれぞれ異なる輝度重みを有する8個のサブフィールドで構成した場合の高コントラスト駆動波形の一例を示している。各サブフィールドはそれぞれ初期化期間、書き込み期間、維持期間で構成されている。ここで初期化期間における初期化動作には、すべての放電セルを初期化する完全初期化動作と、放電した放電セルのみ選択的に初期化する選択初期化動作があり、完全初期化動作は第1サブフィールドの初期化期間に行われ、選択初期化動作は第2〜第8サブフィールドの初期化期間に行われる。以下、プラズマディスプレイ装置における従来の高コントラスト駆動波形について簡単に説明する。
【0005】
第1サブフィールドの初期化期間の前半部では、走査電極SCN1〜SCNnにVp(V)からVr(V)までの緩やかに上昇するランプ波形電圧を印加して、すべての放電セルで微弱な放電を発生させ、各放電セルに壁電荷を形成する。第1サブフィールドの初期化期間の後半部では、Vq(V)からVa’(V)までの緩やかに下降するランプ波形電圧を印加して過剰な壁電荷を弱める。これにより、続く書き込み期間での書き込み放電に必要な壁電荷をすべての放電セルに形成する。このように第1サブフィールドの初期化動作はすべての放電セルを放電させる完全初期化動作である。
【0006】
第1サブフィールドの書き込み期間では、走査電極SCNiにVscan(V)からVa(V)となる走査パルスを順次印加すると同時に、映像信号にしたがってデータ電極DjにVdata(V)の書き込みパルスを印加し、放電させるべき放電セルにのみ書き込み放電を起こす。これにより、続く維持期間での維持放電に必要な壁電荷を放電セルに形成する。
【0007】
第1サブフィールドの維持期間では、走査電極SCNi、維持電極SUSiにVss(V)の維持パルスを交互に印加して、書き込み放電を起こした放電セルに、輝度重みに対応した回数だけ維持放電を起こす。
【0008】
第2〜第8サブフィールドの初期化期間の前半部では、0(V)から一旦Vss(V)に上昇しVbk(V)へ速やかに下降する幅の細いパルスを走査電極SCN1〜SCNnに印加するとともに、Vss(V)から一旦0(V)に下降しVbk(V)へ速やかに上昇する幅の細いパルスを維持電極SUS1〜SUSnに印加する。初期化期間の後半部ではVq’(V)からVa’(V)までの緩やかに降下するランプ波形電圧を印加して過剰な壁電荷を弱める。これにより、維持放電を起こした放電セル対してのみ放電を起こし、維持放電によって蓄積された壁電荷を消去する。続く書き込み期間、維持期間については第1サブフィールドと同様の波形を印加する。
【0009】
このように、第2サブフィールドから第8サブフィールドにおける初期化動作は、維持放電を起こした放電セル対してのみ放電を起こす選択初期化動作である。したがって、階調表示に無関係な発光は1フィールドに1回のみ、すなわち第1サブフィールドの完全初期化動作のみとなり、さらにその発光もランプ波形電圧に伴う微弱発光であるのでコントラストの高い映像表示が可能となる。
【0010】
【特許文献1】
特開2000−242224号公報
【0011】
【発明が解決しようとする課題】
上述のように、PDPを正確に駆動するためには、各々の放電セルの走査電極SCNi上部、維持電極SUSi上部、データ電極Dj上部の壁電荷を精度よく制御する必要がある。誘電体上に蓄積された壁電荷は一般に移動しにくく、通常1フィールド程度の時間ではほとんど変化しないと考えてよい。したがって壁電荷によって生じる電圧、すなわち壁電圧も一定である。
【0012】
しかし、放電空間内に荷電粒子が存在する場合には、荷電粒子が誘電体上の壁電荷と再結合しその結果壁電圧が減少する等、壁電圧の変動を引き起こす。特にデータ電極Dj上の壁電圧は放電空間内の荷電粒子の影響を受けやすく、わずかの荷電粒子の影響でその壁電圧が大きく変動することがある。例えば、放電セルの放電により生じた荷電粒子が放電セルの境界を飛び越えて隣接する放電しない放電セルに飛来した場合には、放電していない放電セルのデータ電極Dj上部の壁電圧が大きく変化してしまう。特に上述した高コントラスト駆動方法においては、すべての放電セルに壁電荷を形成する完全初期化は第1サブフィールド以降行われないため、このとき蓄積した壁電荷を最大1フィールド期間保持しなければならない。しかしながら、書き込み、あるいは維持放電を起こさない放電セルであっても壁電荷は隣接セルの放電の影響で徐々に減少し、その結果、点灯させたいサブフィールドの書き込み期間において壁電荷が不足し書き込み動作を行えない等、駆動マージンが低下するという課題があった。
【0013】
本発明は、上記課題を解決するためになされたものであり、壁電圧が変動してもその変動分を補償することにより、十分な駆動マージンを確保できるPDPの駆動方法および駆動装置を提供することを目的とする。
【0014】
【課題を解決するための手段】
本発明のPDPの駆動方法は、1フィールド期間を構成する複数のサブフィールドのうち選択初期化を行うサブフィールドの初期化波形として、完全初期化を行う上り傾斜波形電圧より小さい電圧をもつ上り傾斜波形を走査電極に印加することを特徴とする。
【0015】
【発明の実施の形態】
すなわち、請求項1に記載の発明は、走査電極および維持電極を形成した前面基板とデータ電極を形成した背面基板とを対向配置した3電極PDPを駆動する方法であって、1フィールド期間が初期化期間、書き込み期間、維持期間を有する複数のサブフィールドから構成され、複数のサブフィールドのうち少なくとも1つのサブフィールドの初期化期間において画像表示にかかわるすべての放電セルで放電を発生させる第1の上り傾斜波形電圧を走査電極に印加し、複数のサブフィールドのうち少なくとも1つのサブフィールドの初期化期間において第1の上り傾斜波形電圧より小さい電圧をもつ第2の上り傾斜波形電圧を走査電極に印加するPDPの駆動方法である。
【0016】
また、請求項2に記載の発明は、請求項1において、第2の上り傾斜波形電圧が、維持期間において走査電極に印加する維持パルス電圧より小さいことを特徴とするPDPの駆動方法である。
【0017】
また、請求項3に記載の発明は、請求項1または請求項2において、第1の上り傾斜波形電圧および第2の上り傾斜波形電圧がランプ波形電圧であることを特徴とするPDPの駆動方法である。
【0018】
また、請求項4に記載の発明は、走査電極および維持電極を形成した前面基板とデータ電極を形成した背面基板とを対向配置した3電極PDPを駆動する駆動装置であって、画像表示にかかわるすべての放電セルで放電を発生させる第1の上り傾斜波形電圧を走査電極に印加する上り傾斜波形電圧発生回路と、第1の上り傾斜波形電圧より小さい電圧をもつ第2の上り傾斜波形電圧を走査電極に印加する上り傾斜波形電圧発生回路とを備えたPDPの駆動装置である。
【0019】
また、請求項5に記載の発明は、請求項4において、第2の上り傾斜波形電圧が、維持期間において走査電極に印加する維持パルス電圧より小さいことを特徴とするPDPの駆動装置である。
【0020】
また、請求項6に記載の発明は、請求項4または請求項5において、第1の上り傾斜波形電圧および第2の上り傾斜波形電圧がランプ波形電圧であることを特徴とするPDPの駆動装置である。
【0021】
以下、本発明の一実施の形態について図面を参照しながら詳細に説明する。
【0022】
(実施の形態)
図1は本発明の実施の形態に用いるPDPの構造を示す分解斜視図である。PDP1は、対向して配置された前面基板2と背面基板3とを有している。前面基板2は、前面ガラス板4上に走査電極5と維持電極6とが互いに平行に対をなして複数対形成されている。そして、これらの走査電極5と維持電極6とを覆うように誘電体層7が形成され、この誘電体層7の表面を覆うように保護層8が形成されている。背面基板3は、背面ガラス板9上にデータ電極10が互いに平行に複数形成され、このデータ電極10を覆うように誘電体層11が形成されている。そして、この誘電体層11上にデータ電極10と平行に隔壁12が複数形成され、誘電体層11の表面と隔壁12の側面とに蛍光体層13が形成されている。さらに、前面基板2と背面基板3とに挟まれた放電空間14には、放電ガスが封入されている。
【0023】
図2はPDP1の電極配列図である。列方向にm列のデータ電極D1〜Dm(図1のデータ電極10)が配列され、行方向にn行の走査電極SCN1〜SCNn(図1の走査電極5)とn行の維持電極SUS1〜SUSn(図1の維持電極6)とが交互に配列されている。そして、1対の走査電極SCNi、維持電極SUSi(i=1〜n)と1つのデータ電極Dj(j=1〜m)とを含む放電セル15が放電空間内にm×n個形成されている。
【0024】
次に、PDPを駆動するための駆動波形とそのタイミングについて説明する。
【0025】
図3は、本発明の実施の形態におけるPDPの駆動方法の駆動波形図である。なお本実施の形態においては、1フィールド期間が初期化期間、書き込み期間、維持期間を有する第1〜第8サブフィールドから構成されているものとして説明するが、他のサブフィールド構成であってもよい。
【0026】
第1サブフィールドの初期化期間前半部では、データ電極D1〜Dmおよび維持電極SUS1〜SUSnを0(V)に保持し、走査電極SCN1〜SCNnには、維持電極SUS1〜SUSnに対して放電開始電圧以下の電圧Vp(V)から、放電開始電圧を超える電圧Vr(V)に向かって緩やかに上昇するランプ波形電圧を第1の上り傾斜波形電圧として印加する。このランプ電圧が上昇する間に、画像表示にかかわるすべての放電セル15において、走査電極SCN1〜SCNnから維持電極SUS1〜SUSnおよびデータ電極D1〜Dmにそれぞれ1回目の微弱な初期化放電が起こり、走査電極SCN1〜SCNn上部に負の壁電圧が蓄積されるとともに、データ電極D1〜Dm上部および維持電極SUS1〜SUSn上部には正の壁電圧が蓄積される。
【0027】
第1サブフィールドの初期化期間後半部では、維持電極SUS1〜SUSnを正電圧Ve(V)に保ち、走査電極SCN1〜SCNnには、維持電極SUS1〜SUSnに対して放電開始電圧以下となる電圧Vq(V)から放電開始電圧を超える電圧Va’(V)に向かって緩やかに下降するランプ波形電圧を印加する。このランプ電圧が下降する間に、再びすべての放電セル12において、維持電極SUS1〜SUSnから走査電極SCN1〜SCNnにそれぞれ2回目の微弱な初期化放電が起こり、走査電極SCN1〜SCNn上部の負の壁電圧および維持電極SUS1〜SUSn上部の正の壁電圧が弱められる。また、データ電極D1〜Dmと走査電極SCN1〜SCNnとの間にも微弱な放電が起こり、データ電極D1〜Dm上部の正の壁電圧は書き込み動作に適した値に調整される。
【0028】
以上により画像表示にかかわるすべての放電セル15を放電させる完全初期化動作が終了する。
【0029】
第1サブフィールドの書き込み期間では、走査電極SCN1〜SCNnを一旦Vscan(V)に保持し、データ電極D1〜Dmのうち、1行目に表示すべき放電セル15に対応するデータ電極Dk(kは1〜mの整数を表す)に正の書き込みパルス電圧Vdata(V)を、1行目の走査電極SCN1に走査パルス電圧Va(V)をそれぞれ印加する。このとき、正の書き込みパルス電圧Vdata(V)を印加したデータ電極Dk上部と走査電極SCN1上部との交差部における電圧差は、書き込みパルス電圧Vdata(V)にデータ電極D1〜Dm上部の正の壁電圧が加算されたものとなり、放電開始電圧を超えるので、この交差部において、維持電極SUS1と走査電極SCN1との間およびデータ電極Dkと走査電極SCN1との間に書き込み放電が起こり、この交差部の走査電極SCN1上部に正電圧が蓄積され、維持電極SUS1上部に負電圧が蓄積され、書き込み放電が起こったデータ電極Dk上部に負電圧が蓄積される。一方、正の書き込みパルス電圧Vdata(V)を印加しなかったデータ電極Dl(lは1〜mの整数を表す)上部と走査電極SCN1上部との交差部における電圧差は放電開始電圧を超えないので書き込み放電は発生しない。
【0030】
同様の書き込み動作をn行目の放電セル15に至るまで行い、書き込み動作が終了する。
【0031】
第1サブフィールドの維持期間においては、まず、走査電極SCN1〜SCNnおよび維持電極SUS1〜SUSnを0(V)に一旦戻した後、走査電極SCN1〜SCNnに正の維持パルス電圧Vss(V)を印加する。このとき、書き込み放電を起こした放電セル15における走査電極SCNi上部と維持電極SUSi上部との間の電圧は、書き込み期間において、走査電極SCNi上部に蓄積された正の壁電圧および維持電極SUSi上部に蓄積された負の壁電圧を加算したものにさらに維持パルス電圧Vss(V)を加算したものとなり、放電開始電圧を超える。このため、書き込み放電を起こした放電セル15において、走査電極SCNiと維持電極SUSiとの間に維持放電が起こり、この維持放電を起こした放電セル15における走査電極SCNi上部には負の壁電圧が蓄積され、維持電極SUSi上部には正の壁電圧が蓄積される。続いて、走査電極SCN1〜SCNnを0(V)に戻し、維持電極SUS1〜SUSnに正の維持パルス電圧Vss(V)を印加すると、維持放電を起こした放電セル15における維持電極SUSi上部と走査電極SCNi上部との間の電圧は、再び放電開始電圧を超え、維持電極SUSiと走査電極SCNiとの間に維持放電が起こる。以降同様に、走査電極SCN1〜SCNnと維持電極SUS1〜SUSnとに正の維持パルス電圧Vss(V)を交互に印加することにより、書き込み放電を起こした放電セル15に対してサブフィールドの輝度の重み付けに対応した回数だけ維持放電が継続して行われる。
【0032】
一方、書き込み放電を起こさなかった放電セル15における走査電極SCNi上部と維持電極SUSi上部の壁電圧は、第1サブフィールドの初期化期間後半部において弱められたままであるので、維持電圧印加時においても走査電極SCNi上部と維持電極SUSi上部との間は放電開始電圧を超えることがない。このため、書き込み放電を起こさなかった放電セル15は維持放電を起こさない。
【0033】
第2〜第8サブフィールドの初期化期間の前半部では、維持電極SUS1〜SUSnを一定電圧Vbk(v)に保持し、走査電極SCN1〜SCNnに0(V)からVrm(V)に向かって緩やかに上昇するランプ電圧を第2の上り傾斜波形電圧として印加する。このとき、維持放電を起こした放電セル15においては、走査電極SCNi上部と維持電極SUSi上部との間の電圧は、維持期間の最終時点における走査電極SCNi上部の正の壁電圧および維持電極SUSi上部の負の壁電圧がこのランプ電圧に加算されたものとなり、放電開始電圧を超える。このため、維持電極SUSiと走査電極SCNiとの間に微弱な放電が起こり、走査電極SCNi上部には弱い負の壁電圧、維持電極SUSi上部には弱い正の壁電圧が一旦蓄積される。また、データ電極Dkと走査電極SCNiの間にも微弱な放電が発生しデータ電極Dk上に正の電荷が蓄積される。
【0034】
一方、維持放電を起こさなかった放電セル15は、走査電極SCNi上部と維持電極SUSi上部との間の電圧は放電開始電圧を超えないため、放電は起こらない。また、維持放電を起こさなかった放電セル15のデータ電極Dl上部には第1サブフィールドの初期化期間後半部において蓄積された正の壁電圧が存在し、この壁電圧が、走査電極SCNi上部とデータ電極Dk上部との間の電圧を弱める働きをするため、放電開始電圧を超えず、走査電極SCNiとデータ電極Dlとの間の放電も発生しない。
【0035】
また、維持放電を起こさなかった放電セル15のうち、隣接する放電セル15の書き込み放電あるいは維持放電の影響を受けてデータ電極Dl’(l’は1〜mの整数を表す)上部の正の壁電圧に不足を生じた放電セル15に対しては、走査電極SCNi上部と維持電極SUSi上部との間の電圧は放電開始電圧を超えないため走査電極SCNiと維持電極SUSi間の放電は起こらない。しかし、維持放電を起こさなかった放電セル15のデータ電極Dl’上部には第1サブフィールドの初期化期間後半部において蓄積された正の壁電圧が存在するものの、壁電圧の値が不足しており、この壁電圧が、走査電極SCNi上部とデータ電極Dl’上部との間の電圧を十分弱めることができないため、放電開始電圧を超える。そして、走査電極SCNiとデータ電極Dl’との間に微弱な放電が発生し、データ電極Dl’上部に正の壁電圧が補給される。この場合、微弱放電による発光が見えるが、通常電荷消失は発光セルの隣接で起こることが多いのでこの発光は通常認知されずしたがってコントラストを劣化させるには至らない。Vrm(V)の値は、小さすぎるとデータ電極の電荷の補充が行えないが、必要以上に大きすぎるとすべてのセルが発光しコントラストを劣化させるので、正の維持パルス電圧Vss(V)より小さい範囲で放電セル15の放電特性に応じて実験的に決める。
【0036】
第2〜第8サブフィールドの初期化期間の後半部では、維持電極SUS1〜SUSnを正電圧Ve(V)に保ち、走査電極SCN1〜SCNnには0(V)からVa’(V)に向かって緩やかに下降するランプ波形電圧を印加する。このとき、維持放電を起こした放電セル15においては、維持電極SUSiから走査電極SCNi2回目の微弱な初期化放電が起こり、走査電極SCNi上部の負の壁電圧および維持電極SUSi上部の正の壁電圧が弱められる。また、データ電極Dkと走査電極SCNiとの間にも微弱な放電が起こり、電極Dk上部の正の壁電圧は書き込み動作に適した値に調整される。
【0037】
一方、維持放電を起こさなかった放電セル15は、走査電極SCNiと維持電極SUSiとの間の放電は起こらない。また、走査電極SCNiとデータ電極Dlとの間の放電も発生しない。
【0038】
また、維持放電を起こさなかった放電セル15のうち、隣接する放電セル15の書き込み放電あるいは維持放電の影響を受けてデータ電極Dl’上部の正の壁電圧に不足を生じた放電セル15に対しては、走査電極SCNiと維持電極SUSi間の放電は起こらない。しかし、データ電極Dl’と走査電極SCNiとの間には微弱な放電が起こり、電極Dl’上部の正の壁電圧は書き込み動作に適した値に調整される。
【0039】
以上のように、維持放電を起こした放電セル15、維持放電を起こさなかった放電セル15、維持放電を起こさなかった放電セル15のうち隣接する放電セル15の書き込み放電あるいは維持放電の影響を受けてデータ電極上部の正の壁電圧に不足を生じた放電セル15いずれの場合においても、走査電極5、維持電極6、データ電極10の各電極上部の壁電圧は第1サブフィールドにおける完全初期化動作終了時の壁電圧と等しくなる。
【0040】
第2〜第8サブフィールドの書き込み期間、維持期間については第1サブフィールドにおける動作と同様であるため説明を省略する。なお、図3の第8サブフィールドの維持期間の後に選択初期化期間前半における波形が挿入されているが、これは、第1のサブフィールドの初期化期間のVp(V)印加時に維持放電を起こした放電セルが放電開始電圧を超え誤放電することを防止するためである。
【0041】
なお、本実施の形態のPDPの駆動方法においては、第1サブフィールドの初期化期間において完全初期化動作を行ったが、完全初期化動作は、他の任意のサブフィールドの初期化期間に行ってもよく、また、複数フィールドに1回(例えば2フィールドに1回)行ってもよい。
【0042】
また、本実施の形態のPDPの駆動方法においては、選択初期化動作を行うすべてのサブフィールドで第2の上り傾斜波形電圧を用いたが、隣接する放電セル15からの荷電粒子の飛来が多いサブフィールド、例えば輝度重みの大きいサブフィールドに限って第2の上り傾斜波形電圧を用い、他のサブフィールドにおいては図5に示した従来の選択初期化の電圧波形を用いてもよい。
【0043】
さらに、本実施の形態のPDPの駆動方法においては、上り傾斜波形電圧として緩やかに上昇するランプ波形電圧を用いたが、強放電を起こさない範囲の傾斜電圧波形であれば他の電圧波形であってもよく、例えば10V/1μs以下の傾斜をもつ指数関数波形等でもよい。
【0044】
このように、選択初期化を行う際、第2の上り傾斜波形電圧を走査電極に印加することにより、たとえデータ電極上の壁電圧に不足が生じた場合であっても、壁電圧の不足分を確実に補給することができるため、高コントラスト駆動でありながら駆動マージンの低下を抑えることが可能となる。
【0045】
図4は、本実施の形態におけるPDPの駆動方法を用いた駆動装置の一例を示す回路ブロック図である。本実施の形態における駆動装置100は、映像信号処理回路101、データ電極駆動回路102、タイミング制御回路103、走査電極駆動回路104および維持電極駆動回路105を有している。映像信号および同期信号は、映像信号処理回路101に入力される。映像信号処理回路101は、映像信号および同期信号に基づいて、各サブフィールドを点灯するか否かを制御するサブフィールド信号をデータ電極駆動回路102に出力する。また、同期信号はタイミング制御回路103にも入力される。タイミング制御回路103は同期信号に基づいて、データ電極駆動回路102、走査電極駆動回路104、維持電極駆動回路105にタイミング制御信号を出力する。
【0046】
データ電極駆動回路102は、サブフィールド信号およびタイミング制御信号に応じて、PDP1のデータ電極10(図3のデータ電極D1〜Dm)にパルスを印加する。走査電極駆動回路104は、タイミング制御信号に応じて、PDP1の走査電極5(図3の走査電極SCN1〜SCNn)にパルスを印加し、維持電極駆動回路105は、タイミング制御信号に応じて、PDP1の維持電極6(図3のSUS1〜SUSn)にパルスを印加する。データ電極駆動回路102、走査電極駆動回路104、維持電極駆動回路105には電源回路から必要な電力が供給されている。
【0047】
ここで、走査電極駆動回路104には2つの上り傾斜波形電圧発生回路201、202が設けられており、それぞれ第1の上り傾斜波形電圧、および第2の上り傾斜波形電圧を発生する。以上の回路ブロックを備えることによって本実施の形態におけるPDPの駆動方法を用いた十分な駆動マージンをもつ駆動装置を構成することができる。
【0048】
【発明の効果】
本発明によれば、何らかの理由で壁電圧の変動が発生してもその変動分を補償し、高コントラスト駆動法においても十分な駆動マージンを確保するPDPの駆動方法、および十分な駆動マージンを持った画像表示装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に用いるPDPの構造を示す分解斜視図
【図2】本発明の実施の形態に用いるPDPの電極配列図
【図3】本発明の実施の形態におけるPDPの駆動方法の駆動波形図
【図4】本実施の形態におけるPDPの駆動方法を用いた駆動装置の一例を示す回路ブロック図
【図5】従来のPDPの駆動方法における駆動波形図
【符号の説明】
1 PDP
2 前面基板
3 背面基板
4 前面ガラス板
5 走査電極
6 維持電極
7,11 誘電体層
8 保護層
9 背面ガラス板
10 データ電極
12 隔壁
13 蛍光体層
14 放電空間
15 放電セル
100 駆動装置
101 映像信号処理回路
102 データ電極駆動回路
103 タイミング制御回路
104 走査電極駆動回路
105 維持電極駆動回路
201,202 上り傾斜波形電圧発生回路
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method and a device for driving an AC plasma display panel.
[0002]
[Prior art]
An AC plasma display panel (hereinafter abbreviated as PDP) generally includes a front substrate on which n scan electrodes SCN1 to SCNn and n sustain electrodes SUS1 to SUSn are arranged in pairs, and m data electrodes. A rear substrate on which D1 to Dm are arranged is arranged to face each other with a discharge space interposed therebetween. Therefore, a large number of discharge cells (in this case, mx in this case) including one pair of scan electrode SCNi-sustain electrode SUSi (i = 1 to n) and one data electrode Dj (j = 1 to m) are included in the discharge space. n) pieces are formed.
[0003]
Further, an image display device using a PDP divides one field period of a video signal into a plurality of sub-fields having a luminance weight (luminance weight), and discharges the discharge cells by the number of times corresponding to the luminance weight in each sub-field. Causes discharge. Then, a driving method of expressing a gradation of a video signal by combining subfields causing discharge is used. Among them, a driving method (high contrast driving) for minimizing the number of times of light emission not related to the gradation expression and improving the contrast ratio has been proposed (for example, see Patent Document 1).
[0004]
FIG. 5 is a driving waveform diagram in a conventional PDP driving method. Here, an example of a high-contrast drive waveform when one field period is composed of eight subfields having different luminance weights is shown. Each subfield includes an initialization period, a writing period, and a sustain period. Here, the initializing operation in the initializing period includes a complete initializing operation for initializing all the discharge cells and a selective initializing operation for selectively initializing only the discharged discharge cells. The selection initialization operation is performed during the initialization period of one subfield, and the selective initialization operation is performed during the initialization period of the second to eighth subfields. Hereinafter, a conventional high contrast driving waveform in a plasma display device will be briefly described.
[0005]
In the first half of the initializing period of the first subfield, a gradually increasing ramp waveform voltage from Vp (V) to Vr (V) is applied to scan electrodes SCN1 to SCNn, and weak discharge occurs in all discharge cells. And a wall charge is formed in each discharge cell. In the latter half of the initializing period of the first subfield, a ramp waveform voltage gradually falling from Vq (V) to Va ′ (V) is applied to weaken excessive wall charges. As a result, wall charges necessary for the write discharge in the subsequent write period are formed in all the discharge cells. As described above, the initializing operation of the first subfield is a complete initializing operation for discharging all the discharge cells.
[0006]
In the write period of the first subfield, a scan pulse from Vscan (V) to Va (V) is sequentially applied to the scan electrode SCNi, and a write pulse of Vdata (V) is applied to the data electrode Dj in accordance with a video signal. , Writing discharge occurs only in the discharge cells to be discharged. Thereby, wall charges necessary for sustain discharge in the subsequent sustain period are formed in the discharge cells.
[0007]
In the sustain period of the first subfield, a sustain pulse of Vss (V) is alternately applied to the scan electrode SCNi and the sustain electrode SUSi, and the sustain discharge is performed by the number of times corresponding to the luminance weight to the discharge cell in which the write discharge has occurred. Wake up.
[0008]
In the first half of the initializing period of the second to eighth subfields, a narrow pulse that rises from 0 (V) to Vss (V) and quickly falls to Vbk (V) is applied to scan electrodes SCN1 to SCNn. At the same time, a narrow pulse that once drops from Vss (V) to 0 (V) and rises quickly to Vbk (V) is applied to sustain electrodes SUS1 to SUSn. In the latter half of the initialization period, a ramp waveform voltage that gradually decreases from Vq ′ (V) to Va ′ (V) is applied to weaken excessive wall charges. As a result, a discharge is caused only in the discharge cells having undergone the sustain discharge, and the wall charges accumulated by the sustain discharge are erased. For the subsequent writing period and sustain period, the same waveform as in the first subfield is applied.
[0009]
As described above, the initializing operation in the second to eighth subfields is a selective initializing operation in which a discharge is generated only in a discharge cell in which a sustain discharge has occurred. Therefore, light emission irrelevant to gradation display is performed only once in one field, that is, only a complete initialization operation of the first subfield. Further, since the light emission is weak light emission due to the ramp waveform voltage, an image display with high contrast can be performed. It becomes possible.
[0010]
[Patent Document 1]
JP 2000-242224 A
[0011]
[Problems to be solved by the invention]
As described above, in order to accurately drive the PDP, it is necessary to accurately control the wall charges on the scan electrode SCNi, the sustain electrode SUSi, and the data electrode Dj on each discharge cell. It can be considered that the wall charges accumulated on the dielectric material are generally hard to move, and usually hardly change in about one field. Therefore, the voltage generated by the wall charge, that is, the wall voltage is also constant.
[0012]
However, when charged particles are present in the discharge space, the charged particles recombine with the wall charges on the dielectric, resulting in a change in wall voltage such as a decrease in wall voltage. In particular, the wall voltage on the data electrode Dj is easily affected by charged particles in the discharge space, and the wall voltage may fluctuate greatly due to the influence of a small amount of charged particles. For example, when the charged particles generated by the discharge of the discharge cell jump over the boundary of the discharge cell and fly to the adjacent discharge cell that does not discharge, the wall voltage on the data electrode Dj of the discharge cell that does not discharge significantly changes. Would. In particular, in the above-described high-contrast driving method, since complete initialization for forming wall charges in all discharge cells is not performed after the first subfield, the wall charges accumulated at this time must be held for a maximum of one field period. . However, even in a discharge cell that does not cause a write or sustain discharge, the wall charge gradually decreases due to the influence of the discharge of an adjacent cell. As a result, the wall charge becomes insufficient during the write period of the subfield to be turned on, and the write operation is performed. For example, there is a problem that the driving margin is reduced, for example, cannot be performed.
[0013]
The present invention has been made to solve the above problems, and provides a PDP driving method and a driving apparatus capable of securing a sufficient driving margin by compensating for the fluctuation even if the wall voltage fluctuates. The purpose is to:
[0014]
[Means for Solving the Problems]
According to the method of driving a PDP of the present invention, as an initializing waveform of a subfield for performing selective initialization among a plurality of subfields forming one field period, an upward slope having a voltage smaller than an upward slope waveform voltage for performing complete initialization. A waveform is applied to the scanning electrode.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
That is, the first aspect of the present invention is a method of driving a three-electrode PDP in which a front substrate on which scan electrodes and sustain electrodes are formed and a rear substrate on which data electrodes are formed are opposed to each other. A plurality of sub-fields having an activation period, a writing period, and a sustain period, and generating a discharge in all discharge cells related to image display in an initialization period of at least one of the plurality of sub-fields. Applying an up-slope waveform voltage to the scan electrode, and applying a second up-slope waveform voltage having a voltage smaller than the first up-slope waveform voltage to the scan electrode during an initialization period of at least one of the plurality of subfields. This is a driving method of the PDP to be applied.
[0016]
In a second aspect of the present invention, there is provided the PDP driving method according to the first aspect, wherein the second rising ramp waveform voltage is smaller than a sustain pulse voltage applied to the scan electrode during the sustain period.
[0017]
According to a third aspect of the present invention, in the driving method of the first or second aspect, the first rising slope waveform voltage and the second rising slope waveform voltage are ramp waveform voltages. It is.
[0018]
According to a fourth aspect of the present invention, there is provided a driving device for driving a three-electrode PDP in which a front substrate on which a scanning electrode and a sustain electrode are formed and a rear substrate on which a data electrode is formed are opposed to each other, and which is related to image display. An up-slope waveform voltage generating circuit for applying a first up-slope waveform voltage for generating a discharge in all the discharge cells to the scan electrode; and a second up-slope waveform voltage having a voltage smaller than the first up-slope waveform voltage. This is a PDP driving device including an up-slope waveform voltage generating circuit for applying to a scanning electrode.
[0019]
A fifth aspect of the present invention is the PDP driving device according to the fourth aspect, wherein the second rising ramp waveform voltage is smaller than a sustain pulse voltage applied to the scan electrode during the sustain period.
[0020]
According to a sixth aspect of the present invention, in the fourth or fifth aspect, the first rising slope waveform voltage and the second rising slope waveform voltage are ramp waveform voltages. It is.
[0021]
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
[0022]
(Embodiment)
FIG. 1 is an exploded perspective view showing a structure of a PDP used in the embodiment of the present invention. The PDP 1 has a front substrate 2 and a rear substrate 3 which are arranged to face each other. The front substrate 2 has a plurality of scan electrodes 5 and sustain electrodes 6 formed on a front glass plate 4 in parallel with each other. Then, a dielectric layer 7 is formed so as to cover scan electrode 5 and sustain electrode 6, and a protective layer 8 is formed so as to cover the surface of dielectric layer 7. The back substrate 3 has a plurality of data electrodes 10 formed on a back glass plate 9 in parallel with each other, and a dielectric layer 11 formed so as to cover the data electrodes 10. A plurality of partitions 12 are formed on the dielectric layer 11 in parallel with the data electrodes 10, and the phosphor layers 13 are formed on the surface of the dielectric layer 11 and the side surfaces of the partitions 12. Further, a discharge gas is sealed in a discharge space 14 sandwiched between the front substrate 2 and the rear substrate 3.
[0023]
FIG. 2 is an electrode arrangement diagram of PDP1. Data electrodes D1 to Dm of m columns (data electrodes 10 of FIG. 1) are arranged in the column direction, and scan electrodes SCN1 to SCNn (scan electrodes 5 of FIG. 1) of n rows and sustain electrodes SUS1 of n rows are arranged in the row direction. SUSn (sustain electrodes 6 in FIG. 1) are alternately arranged. Then, m × n discharge cells 15 including a pair of scan electrodes SCNi, sustain electrodes SUSi (i = 1 to n) and one data electrode Dj (j = 1 to m) are formed in the discharge space. I have.
[0024]
Next, a driving waveform for driving the PDP and its timing will be described.
[0025]
FIG. 3 is a driving waveform diagram of the driving method of the PDP according to the embodiment of the present invention. In the present embodiment, one field period is described as being composed of first to eighth subfields having an initialization period, a writing period, and a sustain period. However, other subfield configurations may be used. Good.
[0026]
In the first half of the initializing period of the first subfield, the data electrodes D1 to Dm and the sustain electrodes SUS1 to SUSn are held at 0 (V), and the scan electrodes SCN1 to SCNn start discharging to the sustain electrodes SUS1 to SUSn. A ramp waveform voltage that gradually rises from a voltage Vp (V) equal to or lower than the voltage to a voltage Vr (V) exceeding the discharge start voltage is applied as a first rising slope waveform voltage. While this lamp voltage is increasing, in all the discharge cells 15 involved in image display, the first weak initializing discharge occurs from the scan electrodes SCN1 to SCNn to the sustain electrodes SUS1 to SUSn and the data electrodes D1 to Dm, respectively. A negative wall voltage is accumulated on scan electrodes SCN1 to SCNn, and a positive wall voltage is accumulated on data electrodes D1 to Dm and sustain electrodes SUS1 to SUSn.
[0027]
In the latter half of the initializing period of the first subfield, sustain electrodes SUS1 to SUSn are maintained at a positive voltage Ve (V), and scan electrodes SCN1 to SCNn have a voltage lower than discharge start voltage for sustain electrodes SUS1 to SUSn. A ramp waveform voltage that gradually decreases from Vq (V) to a voltage Va ′ (V) exceeding the discharge start voltage is applied. While this lamp voltage is falling, in all the discharge cells 12, a second weak initializing discharge is generated from the sustain electrodes SUS1 to SUSn to the scan electrodes SCN1 to SCNn, respectively, and a negative charge above the scan electrodes SCN1 to SCNn is generated. The wall voltage and the positive wall voltage on the sustain electrodes SUS1 to SUSn are weakened. Further, a weak discharge also occurs between the data electrodes D1 to Dm and the scan electrodes SCN1 to SCNn, and the positive wall voltage on the data electrodes D1 to Dm is adjusted to a value suitable for a write operation.
[0028]
Thus, the complete initialization operation for discharging all the discharge cells 15 related to the image display is completed.
[0029]
In the writing period of the first subfield, the scan electrodes SCN1 to SCNn are temporarily held at Vscan (V), and the data electrodes Dk (k) corresponding to the discharge cells 15 to be displayed in the first row among the data electrodes D1 to Dm. Represents an integer of 1 to m), and a scanning pulse voltage Va (V) is applied to the scanning electrode SCN1 in the first row. At this time, the voltage difference at the intersection between the upper part of the data electrode Dk to which the positive write pulse voltage Vdata (V) is applied and the upper part of the scan electrode SCN1 is equal to the positive part of the write pulse voltage Vdata (V) above the data electrodes D1 to Dm. Since the wall voltage is added and exceeds the discharge start voltage, a write discharge occurs between the sustain electrode SUS1 and the scan electrode SCN1 and between the data electrode Dk and the scan electrode SCN1 at this intersection. A positive voltage is accumulated on the scan electrode SCN1 of the portion, a negative voltage is accumulated on the sustain electrode SUS1, and a negative voltage is accumulated on the data electrode Dk where the write discharge has occurred. On the other hand, the voltage difference at the intersection between the upper part of the data electrode Dl (1 is an integer of 1 to m) to which the positive write pulse voltage Vdata (V) is not applied and the upper part of the scan electrode SCN1 does not exceed the discharge start voltage. Therefore, no write discharge occurs.
[0030]
The same write operation is performed up to the discharge cells 15 in the n-th row, and the write operation ends.
[0031]
In the sustain period of the first subfield, first, the scan electrodes SCN1 to SCNn and the sustain electrodes SUS1 to SUSn are once returned to 0 (V), and then a positive sustain pulse voltage Vss (V) is applied to the scan electrodes SCN1 to SCNn. Apply. At this time, the voltage between the upper part of scan electrode SCNi and the upper part of sustain electrode SUSi in discharge cell 15 in which the write discharge has occurred is a positive wall voltage accumulated on upper part of scan electrode SCNi and the upper part of sustain electrode SUSi during the write period. The sum of the accumulated negative wall voltage and the sustain pulse voltage Vss (V) further exceeds the discharge start voltage. Therefore, a sustain discharge occurs between scan electrode SCNi and sustain electrode SUSi in discharge cell 15 in which the write discharge has occurred, and a negative wall voltage is present on scan electrode SCNi in discharge cell 15 in which the sustain discharge has occurred. The positive wall voltage is stored on the sustain electrode SUSi. Subsequently, when the scan electrodes SCN1 to SCNn are returned to 0 (V) and a positive sustain pulse voltage Vss (V) is applied to the sustain electrodes SUS1 to SUSn, the scan is performed with respect to the upper portions of the sustain electrodes SUSi in the discharge cells 15 in which the sustain discharge has occurred. The voltage between the upper portion of the electrode SCNi exceeds the discharge start voltage again, and a sustain discharge occurs between the sustain electrode SUSi and the scan electrode SCNi. Thereafter, similarly, a positive sustain pulse voltage Vss (V) is alternately applied to the scan electrodes SCN1 to SCNn and the sustain electrodes SUS1 to SUSn, so that the luminance of the subfield is reduced with respect to the discharge cell 15 in which the write discharge has occurred. The sustain discharge is continuously performed for the number of times corresponding to the weighting.
[0032]
On the other hand, the wall voltage on the scan electrode SCNi and the sustain electrode SUSi in the discharge cell 15 in which the write discharge has not occurred remains weak in the latter half of the setup period of the first subfield. The voltage between the upper portion of scan electrode SCNi and the upper portion of sustain electrode SUSi does not exceed the firing voltage. For this reason, the discharge cells 15 that did not generate the write discharge do not generate the sustain discharge.
[0033]
In the first half of the initialization period of the second to eighth subfields, sustain electrodes SUS1 to SUSn are held at a constant voltage Vbk (v), and scan electrodes SCN1 to SCNn are applied from 0 (V) to Vrm (V). A slowly rising ramp voltage is applied as a second rising ramp waveform voltage. At this time, in the discharge cell 15 in which the sustain discharge has occurred, the voltage between the upper portion of the scan electrode SCNi and the upper portion of the sustain electrode SUSi is equal to the positive wall voltage of the upper portion of the scan electrode SCNi and the upper portion of the sustain electrode SUSi at the end of the sustain period. Is added to the lamp voltage and exceeds the discharge starting voltage. Therefore, a weak discharge occurs between sustain electrode SUSi and scan electrode SCNi, and a weak negative wall voltage is temporarily stored above scan electrode SCNi, and a weak positive wall voltage is temporarily stored above sustain electrode SUSi. Also, a weak discharge occurs between the data electrode Dk and the scan electrode SCNi, and positive charges are accumulated on the data electrode Dk.
[0034]
On the other hand, in the discharge cell 15 in which the sustain discharge has not occurred, the discharge does not occur because the voltage between the upper portion of the scan electrode SCNi and the upper portion of the sustain electrode SUSi does not exceed the discharge starting voltage. In addition, a positive wall voltage accumulated in the latter half of the setup period of the first subfield exists above the data electrode Dl of the discharge cell 15 in which the sustain discharge has not occurred. Since the voltage between the scan electrode SCNi and the data electrode Dl does not exceed the discharge start voltage, the discharge between the scan electrode SCNi and the data electrode Dl does not occur.
[0035]
In addition, among the discharge cells 15 that did not cause the sustain discharge, the positive discharge above the data electrode Dl ′ (l ′ represents an integer of 1 to m) is affected by the write discharge or the sustain discharge of the adjacent discharge cell 15. For the discharge cell 15 in which the wall voltage has become insufficient, the voltage between the upper part of the scan electrode SCNi and the upper part of the sustain electrode SUSi does not exceed the discharge start voltage, so that no discharge occurs between the scan electrode SCNi and the sustain electrode SUSi. . However, although the positive wall voltage accumulated in the latter half of the setup period of the first subfield exists above the data electrode Dl ′ of the discharge cell 15 in which the sustain discharge has not occurred, the wall voltage value is insufficient. Since the wall voltage cannot sufficiently reduce the voltage between the upper part of the scan electrode SCNi and the upper part of the data electrode Dl ′, the wall voltage exceeds the discharge start voltage. Then, a weak discharge is generated between the scan electrode SCNi and the data electrode Dl ', and a positive wall voltage is supplied above the data electrode Dl'. In this case, light emission due to weak discharge can be seen, but usually charge disappearance often occurs in the vicinity of the light emitting cell, so this light emission is not generally recognized, and thus does not lead to deterioration in contrast. If the value of Vrm (V) is too small, the charge of the data electrode cannot be replenished, but if it is too large, all the cells emit light and the contrast is deteriorated, so that the value of Vrm (V) is lower than the positive sustain pulse voltage Vss (V). It is experimentally determined according to the discharge characteristics of the discharge cells 15 within a small range.
[0036]
In the second half of the initialization period of the second to eighth subfields, sustain electrodes SUS1 to SUSn are maintained at positive voltage Ve (V), and scan electrodes SCN1 to SCNn are applied from 0 (V) to Va ′ (V). And apply a ramp waveform voltage that falls slowly. At this time, in discharge cell 15 in which the sustain discharge has occurred, the second weak initializing discharge occurs from sustain electrode SUSi to scan electrode SCNi, and a negative wall voltage above scan electrode SCNi and a positive wall voltage above sustain electrode SUSi. Is weakened. Further, a weak discharge also occurs between the data electrode Dk and the scan electrode SCNi, and the positive wall voltage above the electrode Dk is adjusted to a value suitable for a write operation.
[0037]
On the other hand, in the discharge cells 15 in which the sustain discharge has not occurred, no discharge occurs between the scan electrode SCNi and the sustain electrode SUSi. Also, no discharge occurs between scan electrode SCNi and data electrode Dl.
[0038]
In addition, among the discharge cells 15 that did not cause the sustain discharge, the discharge cells 15 that became insufficient in the positive wall voltage above the data electrode Dl ′ under the influence of the write discharge or the sustain discharge of the adjacent discharge cell 15 Thus, no discharge occurs between scan electrode SCNi and sustain electrode SUSi. However, a weak discharge occurs between the data electrode Dl 'and the scan electrode SCNi, and the positive wall voltage above the electrode Dl' is adjusted to a value suitable for a write operation.
[0039]
As described above, the discharge cells 15 that have undergone the sustain discharge, the discharge cells 15 that have not generated the sustain discharge, and the discharge cells 15 that have not generated the sustain discharge are affected by the write discharge or the sustain discharge of the adjacent discharge cell 15. In any of the discharge cells 15 in which the positive wall voltage on the data electrode is insufficient, the wall voltage on the scan electrode 5, sustain electrode 6, and data electrode 10 is completely initialized in the first subfield. It becomes equal to the wall voltage at the end of the operation.
[0040]
The writing period and the sustaining period in the second to eighth subfields are the same as the operation in the first subfield, and thus the description is omitted. Although the waveform in the first half of the selective initialization period is inserted after the sustain period of the eighth subfield in FIG. 3, this is because the sustain discharge is applied when Vp (V) is applied during the initialization period of the first subfield. This is to prevent the generated discharge cell from exceeding the discharge start voltage and erroneously discharging.
[0041]
In the PDP driving method of the present embodiment, the complete initialization operation is performed during the initialization period of the first subfield, but the complete initialization operation is performed during the initialization period of any other subfield. It may be performed once in a plurality of fields (for example, once in two fields).
[0042]
In the PDP driving method according to the present embodiment, the second rising ramp waveform voltage is used in all the subfields in which the selective initialization operation is performed. However, charged particles frequently fly from adjacent discharge cells 15. The second up-slope waveform voltage may be used only in a subfield, for example, a subfield having a large luminance weight, and a voltage waveform of the conventional selective initialization shown in FIG. 5 may be used in other subfields.
[0043]
Furthermore, in the method of driving the PDP of the present embodiment, a ramp waveform voltage that rises slowly is used as the rising ramp waveform voltage, but other voltage waveforms may be used as long as the ramp voltage waveform does not cause strong discharge. For example, an exponential function waveform having a slope of 10 V / 1 μs or less may be used.
[0044]
As described above, when the selective initialization is performed, the second rising ramp waveform voltage is applied to the scan electrodes, so that even if the wall voltage on the data electrode becomes insufficient, the shortage of the wall voltage is reduced. Can be reliably supplied, so that it is possible to suppress a decrease in the driving margin while performing high-contrast driving.
[0045]
FIG. 4 is a circuit block diagram illustrating an example of a driving device using the PDP driving method according to the present embodiment. The drive device 100 according to the present embodiment includes a video signal processing circuit 101, a data electrode drive circuit 102, a timing control circuit 103, a scan electrode drive circuit 104, and a sustain electrode drive circuit 105. The video signal and the synchronization signal are input to the video signal processing circuit 101. The video signal processing circuit 101 outputs a subfield signal for controlling whether to turn on each subfield to the data electrode drive circuit 102 based on the video signal and the synchronization signal. The synchronization signal is also input to the timing control circuit 103. The timing control circuit 103 outputs a timing control signal to the data electrode drive circuit 102, the scan electrode drive circuit 104, and the sustain electrode drive circuit 105 based on the synchronization signal.
[0046]
The data electrode drive circuit 102 applies a pulse to the data electrode 10 (the data electrodes D1 to Dm in FIG. 3) of the PDP 1 according to the subfield signal and the timing control signal. Scan electrode drive circuit 104 applies a pulse to scan electrode 5 (scan electrodes SCN1 to SCNn in FIG. 3) of PDP 1 in response to a timing control signal, and sustain electrode drive circuit 105 applies a pulse to PDP 1 in response to the timing control signal. Are applied to the sustain electrodes 6 (SUS1 to SUSn in FIG. 3). The power supply circuit supplies necessary power to the data electrode drive circuit 102, the scan electrode drive circuit 104, and the sustain electrode drive circuit 105.
[0047]
Here, the scan electrode drive circuit 104 is provided with two up-slope waveform voltage generating circuits 201 and 202, and generates a first up-slope waveform voltage and a second up-slope waveform voltage, respectively. With the above circuit block, a driving device having a sufficient driving margin using the driving method of the PDP in the present embodiment can be configured.
[0048]
【The invention's effect】
According to the present invention, even if the wall voltage fluctuates for some reason, the fluctuation is compensated for, and a PDP driving method that ensures a sufficient driving margin even in a high contrast driving method, and has a sufficient driving margin Image display device can be provided.
[Brief description of the drawings]
FIG. 1 is an exploded perspective view showing a structure of a PDP used in an embodiment of the present invention.
FIG. 2 is an electrode array diagram of a PDP used in the embodiment of the present invention.
FIG. 3 is a driving waveform diagram of a PDP driving method according to an embodiment of the present invention.
FIG. 4 is a circuit block diagram illustrating an example of a driving device using a PDP driving method according to the present embodiment.
FIG. 5 is a driving waveform diagram in a conventional PDP driving method.
[Explanation of symbols]
1 PDP
2 Front board
3 Back substrate
4 Front glass plate
5 Scanning electrode
6 sustain electrode
7,11 dielectric layer
8 Protective layer
9 Back glass plate
10 Data electrode
12 partition
13 Phosphor layer
14 Discharge space
15 Discharge cell
100 drive
101 Video signal processing circuit
102 Data electrode drive circuit
103 Timing control circuit
104 scan electrode drive circuit
105 Sustain electrode drive circuit
201, 202 Upward ramp waveform voltage generation circuit

Claims (6)

走査電極および維持電極を形成した前面基板とデータ電極を形成した背面基板とを対向配置した3電極AC型プラズマディスプレイパネルを駆動する方法であって、
1フィールド期間が初期化期間、書き込み期間、維持期間を有する複数のサブフィールドから構成され、
前記複数のサブフィールドのうち少なくとも1つのサブフィールドの初期化期間において画像表示にかかわるすべての放電セルで放電を発生させる第1の上り傾斜波形電圧を前記走査電極に印加し、
前記複数のサブフィールドのうち少なくとも1つのサブフィールドの初期化期間において前記第1の上り傾斜波形電圧より小さい電圧をもつ第2の上り傾斜波形電圧を前記走査電極に印加する
AC型プラズマディスプレイパネルの駆動方法。
A method for driving a three-electrode AC type plasma display panel in which a front substrate on which scan electrodes and sustain electrodes are formed and a rear substrate on which data electrodes are formed are opposed to each other,
One field period includes a plurality of subfields having an initialization period, a writing period, and a sustain period,
Applying a first rising ramp waveform voltage for generating a discharge in all discharge cells involved in image display in an initialization period of at least one subfield of the plurality of subfields to the scan electrode;
An AC plasma display panel for applying a second rising ramp waveform voltage having a voltage smaller than the first rising ramp waveform voltage to the scan electrode during an initialization period of at least one of the plurality of subfields; Drive method.
前記第2の上り傾斜波形電圧は、前記維持期間において前記走査電極に印加する維持パルス電圧より小さいことを特徴とする請求項1記載のAC型プラズマディスプレイパネルの駆動方法。2. The method according to claim 1, wherein the second rising ramp waveform voltage is smaller than a sustain pulse voltage applied to the scan electrodes during the sustain period. 前記第1の上り傾斜波形電圧および前記第2の上り傾斜波形電圧はランプ波形電圧であることを特徴とする請求項1または請求項2記載のAC型プラズマディスプレイパネルの駆動方法。3. The method of driving an AC type plasma display panel according to claim 1, wherein the first rising slope waveform voltage and the second rising slope waveform voltage are ramp waveform voltages. 走査電極および維持電極を形成した前面基板とデータ電極を形成した背面基板とを対向配置した3電極AC型プラズマディスプレイパネルを駆動する駆動装置であって、
画像表示にかかわるすべての放電セルで放電を発生させる第1の上り傾斜波形電圧を前記走査電極に印加する上り傾斜波形電圧発生回路と、
前記第1の上り傾斜波形電圧より小さい電圧をもつ第2の上り傾斜波形電圧を前記走査電極に印加する上り傾斜波形電圧発生回路と
を備えたAC型プラズマディスプレイパネルの駆動装置。
A driving device for driving a three-electrode AC type plasma display panel in which a front substrate on which a scanning electrode and a sustain electrode are formed and a rear substrate on which a data electrode is formed are opposed to each other,
An up-slope waveform voltage generating circuit for applying a first up-slope waveform voltage for causing discharge in all discharge cells involved in image display to the scan electrode;
An AC-type plasma display panel driving device, comprising: an up-slope waveform voltage generating circuit for applying a second up-slope waveform voltage having a voltage smaller than the first up-slope waveform voltage to the scan electrode.
前記第2の上り傾斜波形電圧は、前記維持期間において前記走査電極に印加する維持パルス電圧より小さいことを特徴とする請求項4記載のAC型プラズマディスプレイパネルの駆動装置。5. The driving apparatus of claim 4, wherein the second rising ramp voltage is lower than a sustain pulse voltage applied to the scan electrode during the sustain period. 前記第1の上り傾斜波形電圧および前記第2の上り傾斜波形電圧はランプ波形電圧であることを特徴とする請求項4または請求項5記載のAC型プラズマディスプレイパネルの駆動装置。6. The driving apparatus for an AC type plasma display panel according to claim 4, wherein the first rising slope waveform voltage and the second rising slope waveform voltage are ramp waveform voltages.
JP2002322260A 2002-11-06 2002-11-06 Driving method and driving-gear for ac type plasma display panel Pending JP2004157291A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002322260A JP2004157291A (en) 2002-11-06 2002-11-06 Driving method and driving-gear for ac type plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002322260A JP2004157291A (en) 2002-11-06 2002-11-06 Driving method and driving-gear for ac type plasma display panel

Publications (1)

Publication Number Publication Date
JP2004157291A true JP2004157291A (en) 2004-06-03

Family

ID=32802500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002322260A Pending JP2004157291A (en) 2002-11-06 2002-11-06 Driving method and driving-gear for ac type plasma display panel

Country Status (1)

Country Link
JP (1) JP2004157291A (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006085020A (en) * 2004-09-17 2006-03-30 Pioneer Electronic Corp Plasma display device
JP2006091295A (en) * 2004-09-22 2006-04-06 Matsushita Electric Ind Co Ltd Driving method of plasma display panel
KR100592306B1 (en) 2004-11-09 2006-06-22 삼성에스디아이 주식회사 Plasma Display Panel Driving Method
JP2006201363A (en) * 2005-01-19 2006-08-03 Pioneer Electronic Corp Plasma display apparatus
JP2006330726A (en) * 2005-05-24 2006-12-07 Lg Electronics Inc Plasma display apparatus and driving method thereof
KR100739052B1 (en) 2005-06-03 2007-07-12 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR100772308B1 (en) 2005-09-09 2007-11-02 후지츠 히다찌 플라즈마 디스플레이 리미티드 Plasma display device and method of driving the same
JP2007333840A (en) * 2006-06-13 2007-12-27 Matsushita Electric Ind Co Ltd Driving method for plasma display panel
EP1983501A1 (en) * 2007-01-15 2008-10-22 Matsushita Electric Industrial Co., Ltd. Plasma display panel driving method, and plasma display device
WO2008129871A1 (en) * 2007-04-18 2008-10-30 Panasonic Corporation Method for driving plasma display panel
WO2008129870A1 (en) * 2007-04-18 2008-10-30 Panasonic Corporation Drive method of plasma display panel
JP2008268686A (en) * 2007-04-24 2008-11-06 Matsushita Electric Ind Co Ltd Method of driving plasma display panel
US7463221B2 (en) 2005-01-17 2008-12-09 Samsung Sdi Co., Ltd. Plasma display device and driving method thereof
US7580008B2 (en) 2004-08-05 2009-08-25 Samsung Sdi Co., Ltd. Method and apparatus of driving plasma display panel
US7623092B2 (en) 2005-09-30 2009-11-24 Fujitsu Hitachi Plasma Display Limited Plasma display device and control method therefor
WO2010116696A1 (en) * 2009-04-08 2010-10-14 パナソニック株式会社 Plasma display panel drive method and plasma display device
JPWO2011052219A1 (en) * 2009-11-02 2013-03-14 パナソニック株式会社 Plasma display panel driving method and plasma display device

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7580008B2 (en) 2004-08-05 2009-08-25 Samsung Sdi Co., Ltd. Method and apparatus of driving plasma display panel
JP4619074B2 (en) * 2004-09-17 2011-01-26 パナソニック株式会社 Plasma display device
JP2006085020A (en) * 2004-09-17 2006-03-30 Pioneer Electronic Corp Plasma display device
JP2006091295A (en) * 2004-09-22 2006-04-06 Matsushita Electric Ind Co Ltd Driving method of plasma display panel
KR100592306B1 (en) 2004-11-09 2006-06-22 삼성에스디아이 주식회사 Plasma Display Panel Driving Method
US7463221B2 (en) 2005-01-17 2008-12-09 Samsung Sdi Co., Ltd. Plasma display device and driving method thereof
JP2006201363A (en) * 2005-01-19 2006-08-03 Pioneer Electronic Corp Plasma display apparatus
US7764250B2 (en) 2005-01-19 2010-07-27 Panasonic Corporation Plasma display device
JP2006330726A (en) * 2005-05-24 2006-12-07 Lg Electronics Inc Plasma display apparatus and driving method thereof
KR100739052B1 (en) 2005-06-03 2007-07-12 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR100772308B1 (en) 2005-09-09 2007-11-02 후지츠 히다찌 플라즈마 디스플레이 리미티드 Plasma display device and method of driving the same
US8519911B2 (en) 2005-09-30 2013-08-27 Hitachi, Ltd. Driving method of plasma display device
US7623092B2 (en) 2005-09-30 2009-11-24 Fujitsu Hitachi Plasma Display Limited Plasma display device and control method therefor
JP2007333840A (en) * 2006-06-13 2007-12-27 Matsushita Electric Ind Co Ltd Driving method for plasma display panel
EP1983501A1 (en) * 2007-01-15 2008-10-22 Matsushita Electric Industrial Co., Ltd. Plasma display panel driving method, and plasma display device
EP1983501A4 (en) * 2007-01-15 2010-03-31 Panasonic Corp Plasma display panel driving method, and plasma display device
JP2008287245A (en) * 2007-04-18 2008-11-27 Panasonic Corp Method for driving plasma display panel
KR100992260B1 (en) 2007-04-18 2010-11-05 파나소닉 주식회사 Method for driving plasma display panel
WO2008129870A1 (en) * 2007-04-18 2008-10-30 Panasonic Corporation Drive method of plasma display panel
US8212746B2 (en) 2007-04-18 2012-07-03 Panasonic Corporation Method for driving a plasma display panel by using a holding period between subfield groups
US8212745B2 (en) 2007-04-18 2012-07-03 Panasonic Corporation Method for driving a plasma display panel using subfield groups
WO2008129871A1 (en) * 2007-04-18 2008-10-30 Panasonic Corporation Method for driving plasma display panel
JP2008268686A (en) * 2007-04-24 2008-11-06 Matsushita Electric Ind Co Ltd Method of driving plasma display panel
WO2010116696A1 (en) * 2009-04-08 2010-10-14 パナソニック株式会社 Plasma display panel drive method and plasma display device
JP2010243883A (en) * 2009-04-08 2010-10-28 Panasonic Corp Method of driving plasma display panel and plasma display
KR101187476B1 (en) 2009-04-08 2012-10-02 파나소닉 주식회사 Plasma display panel drive method and plasma display device
JPWO2011052219A1 (en) * 2009-11-02 2013-03-14 パナソニック株式会社 Plasma display panel driving method and plasma display device

Similar Documents

Publication Publication Date Title
JP4416130B2 (en) Driving method of plasma display panel
JP2004157291A (en) Driving method and driving-gear for ac type plasma display panel
US20090135098A1 (en) Plasma Display Panel and Driving Method Thereof
WO2006112345A1 (en) Plasma display panel drive method and plasma display device
WO2005114626A1 (en) Plasma display panel driving method
JP2004226792A (en) Driving method of plasma display panel
KR100793483B1 (en) Plasma display panel driving method
KR100784003B1 (en) Plasma display panel driving method
JP3888322B2 (en) Driving method of plasma display panel
KR20070092275A (en) Plasma display panel drive method and plasma display device
JP4112576B2 (en) Plasma display apparatus and driving method thereof
JP2004037883A (en) Method for driving plasma display
JP2008287244A (en) Drive method of plasma display panel
US7825874B2 (en) Plasma display panel initialization and driving method and apparatus
JP4956911B2 (en) Driving method of plasma display panel
JP4813150B2 (en) Plasma display device and driving method thereof
JP2006011459A5 (en)
JP2008083137A (en) Plasma display panel drive method
JP2006011459A (en) Plasma display apparatus and driving method thereof
JP2006235574A (en) Plasma display apparatus, driving method of the same, plasma display panel and driving gear of plasma display panel
JP4639579B2 (en) Driving method of plasma display panel
EP1775700A2 (en) A plasma display device and a driving method thereof
KR101019777B1 (en) Plasma display panel display device and driving method therefor
KR100521497B1 (en) Plasma display device and driving method of plasma display panel
KR100578850B1 (en) Driving method of plasma display panel and plasma display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050926

RD01 Notification of change of attorney

Effective date: 20051013

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A131 Notification of reasons for refusal

Effective date: 20090428

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20090626

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20090818

Free format text: JAPANESE INTERMEDIATE CODE: A131

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A02 Decision of refusal

Effective date: 20100216

Free format text: JAPANESE INTERMEDIATE CODE: A02