[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2004072473A - 表面実装型sawデバイス、その製造方法、及び配線基板母材 - Google Patents

表面実装型sawデバイス、その製造方法、及び配線基板母材 Download PDF

Info

Publication number
JP2004072473A
JP2004072473A JP2002229947A JP2002229947A JP2004072473A JP 2004072473 A JP2004072473 A JP 2004072473A JP 2002229947 A JP2002229947 A JP 2002229947A JP 2002229947 A JP2002229947 A JP 2002229947A JP 2004072473 A JP2004072473 A JP 2004072473A
Authority
JP
Japan
Prior art keywords
wiring board
saw
resin
chip
metallized pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002229947A
Other languages
English (en)
Inventor
Yasuhide Onozawa
小野澤 康秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP2002229947A priority Critical patent/JP2004072473A/ja
Publication of JP2004072473A publication Critical patent/JP2004072473A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】表面実装用の配線基板上のメタライズパターン上にSAWチップをフリップチップ実装した構造のSAWデバイスにおいて、メタライズパターンの露出部分から飛散した金属粉がIDTに付着して電極指間をショートさせる不具合を解消することができる。
【解決手段】絶縁基板3の底部に設けた外部電極4、及び上面に設けたメタライズパターン5とから成る配線基板2と、メタライズパターン5上にフリップチップ実装される接続パッド16、及びIDT17を下面に備えたSAWチップ15と、SAWチップ下面と配線基板上面との間に気密空間Sを形成するように両者を一体化する樹脂20と、を備え、メタライズパターンのうち、導体バンプと接続される露出領域を除いた上面を被覆する絶縁性保護膜21を備えた。
【選択図】   図1

Description

【0001】
【発明の属する技術分野】
本発明は、弾性表面波チップを配線基板上にバンプを用いて搭載してから弾性表面波チップを樹脂にて封止した構造の弾性表面波デバイスや、その製造工程において発生する種々の不具合を解決した表面実装型弾性表面波デバイス、その製造方法、及び配線基板母材に関するものである。
【0002】
【従来の技術】
[第1の従来技術]
弾性表面波デバイス(SAWデバイス)は、水晶等の圧電基板上に櫛歯状の電極指(IDT)を配置した構成を備え、例えばIDTに高周波電界を印加することによって弾性表面波を励起し、弾性表面波を圧電反作用によって高周波電界に変換することによってフィルタ特性を得るものである。
国際公開97/02596には、図7に示した如き構造の表面実装型のSAWデバイスが開示されている。このSAWデバイス101は、絶縁基板103、該絶縁基板103の底部に設けた表面実装用の外部電極104、及び該絶縁基板の上面に設けたメタライズパターン105とから成る配線基板102と、メタライズパターン105上に導体バンプ110を介して電気的機械的に接続される接続パッド116、及びIDT117を下面に備えたSAWチップ115と、メタライズパターン105の上面を含む配線基板102とSAWチップ115の側面及び上面に対して被覆一体化される樹脂120と、を備えている。樹脂120は、SAWチップ115の下面と配線基板102の上面との間に樹脂が充填されていないSAW伝搬用の空間Sが確保されるようにスクリーン印刷等により被覆形成される。
配線基板102は、例えばセラミックシート等の絶縁シートを複数枚積層した状態で焼成することにより製造される。絶縁基板103の表裏両面に夫々形成されるメタライズパターン105及び外部電極104は、セラミックシート積層体の表面、裏面の所要箇所に金属粉をバインダにより混練したペーストを印刷形成してから焼成し、その後所要の金属メッキを施すことによって完成する。具体的には、例えばセラミック積層体を焼成することにより絶縁基板103の適所にタングステンから成る金属膜が形成された後で、金属膜の表面にニッケルメッキ、金メッキを順次実施することにより、メタライズパターン105と外部電極104を完成する。メタライズパターン105と外部電極104とを導通する内部導体106については、セラミック積層体を貫通する孔内に上記ペーストを充填した状態で焼成することにより、メタライズパターン105と外部電極104とを導通させた状態で内部導体106を形成することができる。
上記メタライズパターン及び外部電極は、タングステン膜の表面にニッケル、金を順次積層した構成を有するが、最外層に位置する金層からは金属粉が脱落して飛散し易いことが知られている。
特に、このSAWデバイス101は、空間S内において、メタライズパターン105がSAWチップ115の下面のIDT117と対面しているため、メタライズパターン105から金属粉が発生した場合に、これがIDT117に付着すると、IDTの正負の電極指間をショートさせる事態が発生する。
これに対する対策として、IDT117上にSiO等の保護膜を被覆形成することも考えられるが、IDT117上に保護膜を形成すると、挿入損失が劣化してフィルタとして十分に機能し得なくなる虞がある。
【0003】
[第2の従来技術]
次に図7に示した如き構成を備えたSAWデバイス101は、例えば図8に示した如き方法により製造される。即ち、この製造方法は、複数の配線基板個片102をシート状に連結一体化した配線基板母材125を用いたバッチ処理によるSAWデバイスの生産方法である。
まず、図8(a)に示した如き、絶縁基板103の下面に外部電極104を有すると共に上面にメタライズパターン105を備えた配線基板個片102を複数個、シート状に連結した大面積の配線基板母材125を製作し、各個片領域に対して、下面に接続パッド116とIDT117を備えたSAWチップ115の接続パッド116を、メタライズパターン105上に導体バンプ110を介して電気的機械的に接続する。
次いで、図8(b)では、SAWチップ115の下面と各配線基板個片102の上面との間にSAW伝搬のための気密空間Sを形成するように各配線基板102と各SAWチップ115とを樹脂120にて一体化する。この工程では、例えば、スクリーン印刷により比較的粘度の高い樹脂を塗布、充填し、硬化させる。
最後に、ダイシングにて配線基板個片間の境界線に沿って切断することにより、SAWデバイス個片を得ることとなる。
しかし、実際には、配線基板母材125上に隣接配置されたSAWチップ115間の谷間にスクリーン印刷によって樹脂を均一に塗布することはかなり困難な作業であり、軟化した樹脂がSAWチップ間の空間に行き渡らない場合には、気密空間Sを封止できず、耐湿性等の信頼性が低下する。一方、樹脂がSAWチップ間の空間に過剰に浸透すると、気密空間S内に樹脂が浸入してSAWの伝搬が阻害されて特性劣化が著しくなる。
【0004】
[第3の従来技術]
次に、図8(b)に示したSAWデバイスの製造工程において、樹脂120を配線基板母材125の上面に塗布する際には、図9(a)に示すように配線基板個片102を縦横に連結した有効領域A内に樹脂120を塗布することとなる。従って、図9(b)に示すように有効領域Aは樹脂塗布領域とほぼ一致することとなる。
ところで、配線基板母材125を用いたバッチ処理においては、一般には図9(a)に示すように、配線基板母材125の上面には、各配線基板個片102の境界線に沿ってダイシング用スクライブライン130を予め形成しておき、スクライブライン130を目視にて確認しながらスクライブラインに沿ってダイシングソーを手動操作して切断作業を行ったり、或いは画像認識装置によってスクライブラインをアラインメントのための目印として確認しながら該ラインに沿って自動切断する作業手順が採られる。
しかし、樹脂塗布領域A上に塗布した樹脂が硬化した後では、このスクライブライン130は、目視によっても、また画像認識装置によっても確認することができないため、スクライブラインを手掛かりとしたダイシングソーによる切断が困難であった。
また、配線基板母材125を構成する絶縁基板103がセラミック製である場合には、焼成時の基板収縮によって寸法のずれが発生していることが多い。このような場合に、基板切断の際に寸法のずれを補正する必要があるので、スクライブライン等の手掛かり無しで、ダイシングソーを単純にピッチ送りするのみでダイシングすることは困難である。配線基板母材サイズが大きくなればなる程、基板収縮による寸法のずれが顕著となるため、この不具合は顕著になる。
【0005】
【発明が解決しようとする課題】
本発明は上記に鑑みてなされたものであり、第1の本発明は、表面実装用の配線基板上のメタライズパターン上にバンプを介してSAWチップを搭載した構造のSAWデバイスにおいて、メタライズパターンから飛散した金属粉がIDTに付着して電極指間をショートさせる不具合を解消することができる表面実装型弾性表面波デバイス及びその製造方法を提供することを課題とする。
第2の本発明は、大面積の配線基板母材を構成する各配線基板個片上にバンプを介してSAWチップを搭載してから各SAWチップ間の空間に樹脂を充填することにより、SAWチップの下方にSAW伝搬用の気密空間を確保するようにした構造のSAWデバイスにおいて、スクリーン印刷による一括処理によって樹脂を塗布、充填する際に発生する充填不良、充填過剰という問題を一挙に解決することができる表面実装型弾性表面波デバイス、及びその製造方法を提供することを課題とする。
第3の本発明は、大面積の配線基板母材上に樹脂を被覆することによって、配線基板個片間、或いは個片の外周輪郭に沿って形成したスクライブラインが隠蔽されることによる不具合、即ちダイシングソーを用いた切断時に目視による切断基準位置の確認、或いは画像認識時に必要なアラインメントが行えなくなるという不具合を解消することを課題とする。
【0006】
【課題を解決するための手段】
上記課題を解決するため、本発明は次の如き手段を備える。
[第1の本発明]
請求項1の発明に係る表面実装型SAWデバイスは、絶縁基板、該絶縁基板の底部に設けた表面実装用の外部電極、及び該絶縁基板の上面に設けたメタライズパターンとから成る配線基板と、前記メタライズパターン上に導体バンプを介してフリップチップ実装される接続パッド、及びIDTを下面に備えたSAWチップと、前記SAWチップ下面と前記配線基板上面との間に気密空間を形成するように配線基板とSAWチップとを一体化する樹脂と、を備えた表面実装型SAWデバイスにおいて、前記配線基板上のメタライズパターンのうち、前記導体バンプと接続される露出領域を除いた上面を被覆する絶縁性保護膜を備えたことを特徴とする。
メタライズパターンは、例えばタングステン等の導体膜の表面にニッケル、金を順次メッキした構成を備える。このようなパターンにあっては、表層の金層が経時的に金粉となった気密空間内に飛散し易い。この金属粉がIDTを構成する電極指間に付着して短絡させると、SAWデバイスの機能停止等の不具合が発生する。そこで、本発明では、気密空間内に位置するメタライズパターンのうちの大半の部分を絶縁性保護膜により被覆することにより、金属粉の飛散を防止したものである。
請求項2の発明の製造方法は、絶縁基板、該絶縁基板の底部に設けた表面実装用の外部電極、及び該絶縁基板の上面に設けたメタライズパターンから成る配線基板と、該メタライズパターン上に導体バンプを介してフリップチップ実装される接続パッド、及びIDTを夫々下面に備えたSAWチップと、から成る表面実装型SAWデバイスの製造方法において、前記配線基板の上面に絶縁性保護膜を形成する絶縁性保護膜形成工程と、フォトリソグラフィ技術によって前記絶縁性保護膜の一部を除去してメタライズパターンの一部を露出させた露出領域を形成する露出領域形成工程と、前記メタライズパターンの露出領域と前記SAWチップの接続パッドとを、バンプを介して接続するフリップチップ実装工程と、前記SAWチップ下面と前記配線基板上面との間に気密空間を形成するように配線基板とSAWチップとを樹脂にて一体化する樹脂形成工程と、から成ることを特徴とする。
請求項1に示したSAWデバイスを製造する手順中に、メタライズパターン上に絶縁性保護膜を被覆する工程を含ませることにより、メタライズパターン表層からの金属粉の脱落、飛散を防止して、IDTへ付着を防止することができる。
【0007】
請求項3の発明に係る製造方法は、絶縁基板、該絶縁基板の底部に設けた表面実装用の外部電極、及び該絶縁基板の上面に設けたメタライズパターンから成る配線基板を、複数個シート状に連結した大面積の配線基板母材を用いた、表面実装型SAWデバイスの製造方法において、前記配線基板母材の上面に絶縁性保護膜を形成する絶縁性保護膜形成工程と、フォトリソグラフィ技術によって前記絶縁性保護膜の一部を除去してメタライズパターンの一部を露出させて露出領域を形成する露出領域形成工程と、下面に接続パッドとIDTを備えたSAWチップの該接続パッドを、前記メタライズパターンの露出領域上に導体バンプを介して接続するフリップチップ実装工程と、前記SAWチップ下面と前記配線基板上面との間に気密空間を形成するように配線基板とSAWチップとを樹脂にて一体化する樹脂形成工程と、前記配線基板母材を、配線基板個片毎に切断する切断工程と、から成ることを特徴とする表面実装型SAWデバイスの製造方法。
請求項2に示した製造方法は、SAWデバイスを個別に製造する方法であったが、大面積の配線基板母材を用いた量産する場合には、請求項3に示した如き手順を経た方法が実施される。
請求項4の発明に係るSAWデバイスは、絶縁基板、該絶縁基板の底部に設けた表面実装用の外部電極、及び該絶縁基板の上面に設けたメタライズパターンとから成る配線基板と、前記メタライズパターン上に導体バンプを介して電気的機械的に接続される接続パッド、及びIDTを下面に備えたSAWチップと、前記SAWチップ下面と前記配線基板上面との間に気密空間を形成するように配線基板とSAWチップとを一体化する樹脂と、を備えた表面実装型SAWデバイスにおいて、前記樹脂は、前記気密空間を形成するために配線基板上面とSAWチップ側面にかけて被覆される第1の樹脂層と、該第1の樹脂層によって被覆されていないSAWチップ外面を被覆する第2の樹脂層と、から成ることを特徴とする。
大面積の配線基板母材を用いて複数のSAWデバイスを量産する場合には、各配線基板個片上に搭載したSAWチップ間に樹脂を充填する作業が重要である。即ち、IDTから励起される弾性表面波を伝搬させるためにSAWチップ下面と配線基板上面との間に気密空間を形成するように樹脂充填を行う必要があるため、スクリーン印刷によって樹脂を印刷しただけでは目的とする気密空間形状を確保することが困難である。
本発明では、必要量を微調整可能なディスペンサを用いた第1の塗布作業(充填作業)によって気密空間形状を確保しておき、その後スクリーン印刷を用いた第2の塗布作業によってSAWチップ外面及び第1の樹脂層全体を被覆するようにしたので、目的とする気密空間形状を精度よく確保することができる。
【0008】
請求項5の発明に係るSAWデバイスは、請求項4において、前記第2の樹脂層は、熱可塑性を有する接着シートを加熱してSAWチップ外面を被覆した構成を有していることを特徴とする。
第2の樹脂層の形成方法としては、スクリーン印刷に限らず、熱可塑性接着シートを、SAWチップ外面及び第1の樹脂層上面に密着させた状態で加熱させる方法であってもよい。
請求項6の発明に係るSAWデバイスは、請求項4、又は5において、前記メタライズパターン上面は、前記導体バンプを接続する露出領域を除いて絶縁性保護膜にて被覆されていることを特徴とする。
樹脂を第1及び第2の樹脂層から構成するSAWデバイスにおいて、請求項1乃至3のように、メタライズパターン上面を絶縁性保護膜にて被覆することにより、金属粉の飛散を防止する構造を併用してもよい。
請求項7の発明に係る製造方法は、絶縁基板、該絶縁基板の底部に設けた表面実装用の外部電極、及び該絶縁基板の上面に設けたメタライズパターンから成る配線基板を複数個シート状に連結した大面積の配線基板母材を用いた、表面実装型SAWデバイスの製造方法において、下面に接続パッドとIDTを備えたSAWチップの該接続パッドを、前記メタライズパターン上面に導体バンプを介して接続するフリップチップ実装工程と、前記SAWチップ下面と前記配線基板上面との間に気密空間を形成するようにディスペンサのニードルの先から第1の樹脂を充填して第1の樹脂層を形成し、配線基板とSAWチップ側面とを第1の樹脂層にて一体化する第1の樹脂層形成工程と、前記第1の樹脂層にて被覆されていないSAWチップ外面を被覆する第2の樹脂をスクリーン印刷により塗布して第2の樹脂層を形成する第2の樹脂層形成工程と、前記配線基板母材を、配線基板個片毎に切断する切断工程と、から成ることを特徴とする。
大面積の配線基板母材上に隣接配置した配線基板個片上のSAWチップ間の間隙内に樹脂を充填して所要の気密空間を形成する場合、ディスペンサのニードル状ノズルの先から充填量を微調整された第1の樹脂を適量だけ充填するようにしたので、所望形状、所望容量の気密空間を所望箇所に精度よく形成することが可能となる。
【0009】
請求項8の発明は、前記第2の樹脂層形成工程においては、熱可塑性を有する接着シートを加熱溶融又は加熱軟化させてSAWチップ外面を被覆することを特徴とする。
第2の樹脂層の形成方法としては、スクリーン印刷に限らず、熱可塑性接着シートを、SAWチップ外面及び第1の樹脂層上面に密着させた状態で加熱させる方法であってもよい。
請求項9の発明に係る製造方法は、請求項7又は8において、前記フリップチップ実装工程の前に、前記配線基板の上面に絶縁性保護膜を形成する絶縁性保護膜形成工程と、フォトリソグラフィ技術によって前記保護膜の一部を除去してメタライズパターンの一部を露出させた露出領域を形成する露出領域形成工程と、を順次実施し、前記フリップチップ実装工程では、前記メタライズパターン上の露出領域上に前記導体バンプを接続することを特徴とする。
これによれば、樹脂形成方法として第1の樹脂層と、第2の樹脂層を形成する方法を実施する際に、メタライズパターンからの金属粉の飛散を防止するための絶縁性保護層を形成する手順を併用することにより、得られたSAWデバイスのIDTが金属粉により短絡を起こす不具合を防止することが可能となる。
請求項10の発明に係る配線基板母材は、前記配線基板母材上面の樹脂塗布領域外のエリアに、前記切断工程においてダイシングする際にアラインメントのために使用するスクライブラインを配置したことを特徴とする。
これによれば、樹脂を塗布することによって各個片間を画成するスクライブライン等の境界線が目視、或いは画像認識装置によって確認できない状態になったとしても、当該領域の外部エリアに各個片間の境界線(切断線)を示す目印が形成されているので、ダイシングソー等を用いた切断(手動操作、自動操作を問わない)に際して不都合が生じることがない。
請求項11の発明に係る配線基板母材は、請求項3、7、8又は9に記載の製造方法において使用する配線基板母材であって、前記配線基板母材上面の樹脂塗布領域外のエリアに、前記切断工程においてダイシングする際にアラインメントのために使用するアラインメントマーカを配置したことを特徴とする。
これによれば、請求項10と同様の作用、効果を得ることができる。
【0010】
【発明の実施の形態】
以下、本発明を図面に示した実施の形態により詳細に説明する。
[第1の本発明]
図1は第1の従来例に対応する第1の本発明の一実施形態に係る表面実装型弾性表面波デバイス(以下、SAWデバイス、という)の縦断面図である。
このSAWデバイス1は、絶縁基板3、絶縁基板3の底部に設けた表面実装用の外部電極4、及び、絶縁基板3の上面に設けられ且つ内部導体6を介して外部電極4と導通したメタライズパターン5、から成る配線基板2と、メタライズパターン5と導体バンプ10を介して電気的機械的に接続される接続パッド16、及びIDT17を夫々圧電基板18の下面に備えたSAWチップ15と、メタライズパターン5の上面を含む配線基板1とSAWチップ15の側面及び上面に対して被覆一体化される樹脂20と、を備え、配線基板2上のメタライズパターン5のうち、導体バンプ10と接続される露出領域5aを除いた上面を絶縁性の保護膜21にて被覆したものである。IDT17は、高周波電界を印加されることによって弾性表面波を励起し、弾性表面波を圧電反作用によって高周波電界に変換することによってフィルタ特性を得ることができる。
メタライズパターン5は、例えばタングステン膜の表面にニッケルメッキ、金メッキを順次施した構成を備え、金メッキ層からは金粉が脱落して飛散しやすい欠点を有している。
樹脂20は、SAWチップ15の下面と配線基板2の上面との間に、樹脂が充填されていないSAW伝搬用の空間Sが確保されるように被覆成形される。
露出領域5aとは、保護膜の開口部から露出するメタライズパターン上の領域を示し、バンプ10が接する部分を含む領域である。
保護膜21は、例えばSiO、樹脂等から構成し、この例では、樹脂20と接するメタライズパターン部分5bや、空間S内のメタライズパターン部分5c上に被覆されているため、バンプ10との接触領域を除いた大半のメタライズパターン上面が保護膜21により被覆されることとなり、メタライズパターン5の表層の金メッキ層等から金属粉が発生してIDTに付着する余地がなくなる。このため、SAWデバイスの信頼性を高めることができる。しかも、IDT17上には保護膜21を被覆しないため、挿入損失の劣化等のデメリットもない。
【0011】
次に、図2に基づいて図1のSAWデバイス1の製造手順を説明する。尚、この例では複数の配線基板個片2をシート状に連結一体化した配線基板母材25を用いたバッチ処理によるSAWデバイスの生産方法を例示するが、この製造工程は独立した配線基板個片に対して個別に加工を加えてSAWデバイスを生産する方法にも適用できる。
まず、図2(a)に示した如き、絶縁基板3の下面に外部電極4を有すると共に上面にメタライズパターン5を備えた配線基板個片2を複数個、シート状に連結した大面積の配線基板母材25を用意し、(b)の保護膜形成工程に示した如くこの配線基板母材25の上面全体に対して所定厚にてSiO、或いは樹脂等から成る絶縁性の保護膜26を形成する。保護膜形成工程では、例えばスパッタリングや蒸着によってSiOから成る保護膜を成膜してもよいし、或いは感光性樹脂をスピンコートにより塗布する。
次いで、図2(c)の露出領域形成工程において、フォトリソグラフィ技術によって保護膜26の一部を除去してメタライズパターン5の一部を露出させて露出領域5aを形成する。フォトリソグラフィ技術では、例えば保護膜26がSiOから成る場合には、保護膜26の上面にレジストマスク用の樹脂を成膜し、メタライズパターン5の露出領域5aに対応する部分のみに開口(透過部)を有した露光マスクを配線基板母材25の上面に被覆して、レジストマスク用の樹脂を感光し、露出領域5aに対応したレジスト樹脂を除去する。その後、露出領域5aに対応する部分の保護膜26に対するエッチングを行い、レジストマスクの開口に対応する部分の保護膜を除去して露出領域5aを形成する。保護膜26が感光性樹脂から成る場合には、露出領域5aに対応する部分のみを隠蔽するマスクを用いて保護膜26を露光することにより、露出領域5a以外の保護膜を感光させる。次いで、エッチングによって未感光部分のみを除去して露出領域5aを形成する。
【0012】
次に、図2(d)のSAWチップ搭載工程では、各個片領域に対して、下面に接続パッド16とIDT17を備えたSAWチップ15の接続パッド16を、メタライズパターンの露出領域5a上に導体バンプ10を介して電気的機械的に接続する(フリップチップボンディング)。導体バンプ10は、予め接続パッド16側に形成しておいてもよいし、露出領域5a上に形成してもよい。導体バンプ10は、例えば塊状の樹脂の外周に導体を被覆したものを使用する。
次いで、図2(e)の樹脂被覆工程では、SAWチップ15下面と各配線基板個片2の上面との間に気密空間Sを形成するように各配線基板2と各SAWチップ15とを樹脂20にて一体化する。この工程では、例えば、スクリーン印刷、ディスペンサを用いた注入(ディスペンス)等の方法によって、比較的粘度の高い樹脂を塗布、充填する。粘度の高い樹脂を使用する理由は、SAW伝搬のための気密空間Sを確保する必要があるためである。
最後に、ダイシングにて配線基板個片間の境界線に沿って切断することにより、SAWデバイス個片1を得ることとなる。
【0013】
[第2の本発明]
次に、第2の従来例に対応する第2の本発明について説明する。
図3は、第2の本発明に係る表面実装型の表面弾性波デバイス(SAWデバイス)の構成を示す断面図であり、このSAWデバイス1は、絶縁基板3、該絶縁基板3の底部に設けた表面実装用の外部電極4、及び絶縁基板3の上面に設けたメタライズパターン5から成る配線基板2と、メタライズパターン5上に導体バンプ10を介して電気的機械的に接続(フリップチップ実装)される接続パッド16、及びIDT17を下面に備えた圧電基板18から成るSAWチップ15と、SAWチップ15の下面と配線基板上面との間に気密空間Sを形成するように配線基板2とSAWチップ15に一体化される樹脂30と、を備えている。
樹脂30は、気密空間Sを形成するために配線基板2上面とSAWチップ15側面にかけて被覆される第1の樹脂層31と、第1の樹脂層31によって被覆されていないSAWチップ外面を被覆する第2の樹脂層32と、から成る。
後述するようにバッチ処理において、第1の樹脂層31は、ニードル状のノズルを備えたディスペンサを用いて充填量を制御しながらSAWチップ15間の谷間の空間内に充填されるので、過不足なく適量を充填することができ、気密空間Sを適切に形成することができる。
第2の樹脂層32は、スクリーン印刷によって被覆形成してもよいし、熱可塑性を有する接着シートをSAWチップ15の露出面と第1の樹脂層31の上面にかけて密着させてから加熱することによって被覆形成してもよい。
なお、図1に示した如き絶縁性保護膜を備えたSAWデバイスに樹脂を被覆する場合にも、樹脂を第1の樹脂層と、第2の樹脂層から構成するようにしてもよい。
【0014】
次に、図4は図3に示した構造のSAWデバイス1をバッチ処理によって製造する工程を示している。即ち、この例では複数の配線基板個片2をシート状に連結一体化した配線基板母材25を用いたバッチ処理によりSAWデバイスを生産する方法を示す。
まず、図4(a)に示した如き、絶縁基板3の下面に外部電極4を有すると共に、外部電極4と導通したメタライズパターン5を上面に備えた配線基板個片2を複数個、シート状に連結した大面積の配線基板母材25を用意し、各個片領域に対して、下面に接続パッド16とIDT17を備えたSAWチップ15の接続パッド16を、メタライズパターンの露出領域5a上に導体バンプ10を介して電気的機械的に接続する(フリップチップボンディング)。導体バンプ10は、予め接続パッド16側に形成しておいてもよいし、露出領域5a上に形成してもよい。導体バンプ10は、例えば塊状の金ボールを使用する。
【0015】
次いで、図4(b)の第1の樹脂層形成工程では、SAWチップ15下面と配線基板2上面との間にSAW伝搬用の気密空間Sを形成するように、図示しないディスペンサのニードル状ノズルをSAWチップ間の狭い間隙に差し込んで、ノズルの先から適量だけ第1の樹脂を充填して硬化させることにより第1の樹脂層31を形成し、配線基板2とSAWチップ15側面(底面の一部を含んでもよい)とを第1の樹脂層31にて一体化する。第1の樹脂層31を硬化させる方法は、第1の樹脂層が加熱硬化型であれば加熱により硬化させ、紫外線硬化型であれば紫外線を照射して硬化させる。
なお、ディスペンサに装備されるノズルとしては、SAWチップ間の狭い間隙に差し込んで樹脂を注入できる細い径のニードル状ノズルを用いる。
次に、図4(c)の第2の樹脂層形成工程では、第1の樹脂層31にて被覆されていないSAWチップ15の外面及び第1の樹脂層31の上面を被覆する第2の樹脂32をスクリーン印刷により塗布し、その後硬化させる。
最後に、ダイシングにて配線基板個片間の境界線に沿って切断することにより、SAWデバイス個片1を得ることとなる。
なお、第2の樹脂32としては、ペースト状の樹脂を用い、これをスクリーン印刷によって塗布し、その後硬化させる。この段階では、SAWチップ間の狭い間隙内には第1の樹脂31が充填されているため、印刷する面の凹凸は小さくなっており、スクリーン印刷によっても均一に第2の樹脂を塗布することが可能となる。
【0016】
次に、第2の樹脂32を被覆形成するための他の方法は、熱可塑性を備えた接着シートを用いる方法である。この場合、大面積の接着シートを配線基板母材25上の各SAWチップ15の露出した外面(上面、及び/又は、側面)及びSAWチップ間に位置する第1の樹脂層31上面にかけて密着させてから、適度な加熱と圧着によって接着シートを密着させ、その後硬化させる。なお、接着シートに熱可塑性が求められるのは、SAWチップ15と第1の樹脂層31との間のわずかに残った凹凸部に接着シートを密着させる必要があるからである。
なお、第1及び第2の樹脂31、32は、絶縁性であってもよいし、導電性であってもよい。また、樹脂の粘度や弾性率なども適宜選択可能である。
なお、図4(a)に示したSAWチップのフリップチップ実装工程の前に、図2(b)に示した配線基板の上面に絶縁性保護膜を形成する工程と、図2(c)に示したフォトリソグラフィ技術によって前記保護膜の一部を除去してメタライズパターンの一部を露出させた露出領域を形成する工程とを介在させて、図1に示した絶縁保護膜21を備えたSAWデバイス(樹脂層は2層構造)を製造するようにしてもよい。この際、導体バンプ10はメタライズパターン5上の露出領域5a上に接続されることとなる。
このように本実施形態によれば、SAWチップ間の狭い間隙内に差し込み可能な細いニードル状のノズルを用いて、第1の樹脂を所定量精度よく充填することにより、SAWチップ下面と配線基板上面との間にSAW伝搬用の気密空間を精度よく形成してから、第1の樹脂層により被覆されなかったSAWチップ外面と、第1の樹脂層上面を第2の樹脂層により被覆するようにしたので、確実に気密空間を形成することが可能となり、樹脂がIDTに付着したり、気密性が阻害されることがなくなり、デバイスの信頼性を高めることが可能となる。
【0017】
[第3の本発明]
次に、第3の本発明に係る配線基板母材について説明する。
図5(a)(b)に示した配線基板母材25は、図2(e)、図4(b)(c)、或いは図8(b)に示した各製造工程において配線基板母材25上の全ての配線基板個片2上を被覆するように樹脂20を塗布し硬化させた際に、樹脂塗布領域Aの外側のエリアBに、樹脂塗布領域A内のスクライブライン40の延長部40aが露出するようにした構成が特徴的である。即ち、樹脂塗布領域Aに相当する配線基板母材上面には、各配線基板個片2の外周輪郭線に沿ってアラインメント用のスクライブライン40が形成されるが、本実施形態では各スクライブライン40を外部エリアBに向けて延長形成した延長部40aを予め配線基板母材上面に形成している。
このため、樹脂塗布領域A内のスクライブライン40を含む全ての個片が樹脂20によって隠蔽された状態においても、延長部40aを手掛かりとして切断ラインを確定するためのアラインメントを行うことが可能となり、ダイシングソー等を用いた正確な切断が可能となる。例えば、図5(b)において外部エリアB内に露出した複数の延長部40aのうち、樹脂塗布領域Aを間に挟んで対向し合う2つの延長部40aを結んだラインをスクライブラインに見立てて、正確な切断を行うことが可能となる。ダイシングソーを手動操作して切断する場合も同様にこれらの延長部40aを手掛かりとした正確な切断が可能となる。
絶縁基板3がセラミックシート積層体を焼成した構成である場合には、同一セラミックシートであっても例えば中間部と端部とでは、焼成後の収縮率に差があるが、配線基板個片2の境界線は外部エリアB内に露出配置された延長部40aによって明示されているので、上記の如く延長部40aを画像認識や目視時のアラインメント手段として利用して正確な切断ラインに沿った切断が可能となる。
なお、延長部40aに相当するアラインメント用の目印を予め外部エリアBに形成しておけば、樹脂塗布領域A内にスクライブライン40を形成しておく必要がなくなる。
【0018】
次に、図6は本発明の他の実施形態に係る配線基板母材に樹脂を塗布した状態を示す平面図である。
この実施形態に係る配線基板母材25は、配線基板個片2間の境界線、及び各配線基板個片2の外周輪郭線に沿って形成したスクライブライン40を樹脂塗布領域A内に形成する代わりに、外部エリアBの上面にのみダイシング用のアラインメントマーカ45を形成した点が特徴的である。このアラインメントマーカ45は、図5の実施形態における延長部40aと同様に、ダイシングソーによって切断するための縦横の各線を示す位置に設ける。
このアラインメントマーカ45を画像読取装置により画像認識し、ダイシングピッチの補正を行うようにすれば、配線基板母材にセラミック基板の収縮による寸法のずれが生じている場合であっても、正確な切断線に沿ったダイシングを行うことができる。
なお、アラインメントマーカ45の形状、大きさとして図示したものは一例に過ぎず、画像認識を行うのに都合のよい任意の形状、大きさのアラインメントマーカを選定することができる。
【0019】
【発明の効果】
以上のように第1の本発明によれば、表面実装用の配線基板上のメタライズパターン上にSAWチップをフリップチップ実装した構造のSAWデバイスにおいて、メタライズパターンの露出部分から飛散した金属粉がIDTに付着して電極指間をショートさせる不具合を解消することができる。
第2の本発明によれば、大面積の配線基板母材上にバンプを介して個々のSAWチップを搭載してから各SAWチップ間の空間に樹脂を充填することにより、SAWチップの下方にSAW伝搬用の気密空間を確保するようにした構造のSAWデバイスにおいて、SAWチップ間への樹脂充填による気密空間形成工程と、その後のSAWチップ外面被覆工程とを別個にしたので、樹脂の充填不良、充填過剰という問題を一挙に解決することができる。
第3の本発明によれば、大面積の配線基板母材を構成する配線基板個片を覆うように樹脂を被覆した後で個片毎に切断する工程を実施する際に、配線基板個片間、或いは個片の外周輪郭に沿って形成したスクライブラインが樹脂によって隠蔽されることによる不具合、即ちダイシングソーを用いた切断時にアラインメントが行えなくなるという不具合を解消することができる。
【図面の簡単な説明】
【図1】第1の本発明の一実施形態に係る表面実装型弾性表面波デバイスの縦断面図。
【図2】(a)乃至(e)は図1のSAWデバイスの製造工程を説明する図。
【図3】第2の本発明の一実施形態に係るSAWデバイスの縦断面図。
【図4】(a)乃至(c)は図3のSAWデバイスの製造工程を説明する図。
【図5】(a)及び(b)は第3の本発明の一実施形態に係る配線基板母材の平面図。
【図6】図5の変形例に係る配線基板母材の平面図。
【図7】従来のSAWデバイスの縦断面図。
【図8】(a)及び(b)は従来のSAWデバイスの製造工程を説明する図。
【図9】(a)及び(b)は従来の配線基板母材の説明図。
【符号の説明】
1 弾性表面波デバイス(SAWデバイス)、2 配線基板、3 絶縁基板、4 外部電極、5 メタライズパターン、5a 露出領域、6 内部導体、10導体バンプ、15 SAW(弾性表面波)チップ、16 接続パッド、17 IDT、18 圧電基板、20 樹脂、21 保護膜、25 配線基板母材、26 絶縁性保護膜、30 樹脂、S 気密空間、31 第1の樹脂層、32 第2の樹脂層、A 樹脂塗布領域、B 外部エリア、40 スクライブライン、40a 延長部、45 アラインメントマーカ。

Claims (11)

  1. 絶縁基板、該絶縁基板の底部に設けた表面実装用の外部電極、及び該絶縁基板の上面に設けたメタライズパターンとから成る配線基板と、
    前記メタライズパターン上に導体バンプを介してフリップチップ実装される接続パッド、及びIDTを下面に備えたSAWチップと、
    前記SAWチップ下面と前記配線基板上面との間に気密空間を形成するように配線基板とSAWチップとを一体化する樹脂と、
    を備えた表面実装型SAWデバイスにおいて、
    前記配線基板上のメタライズパターンのうち、前記導体バンプと接続される露出領域を除いた上面を被覆する絶縁性保護膜を備えたことを特徴とする表面実装型SAWデバイス。
  2. 絶縁基板、該絶縁基板の底部に設けた表面実装用の外部電極、及び該絶縁基板の上面に設けたメタライズパターンから成る配線基板と、該メタライズパターン上に導体バンプを介してフリップチップ実装される接続パッド、及びIDTを夫々下面に備えたSAWチップと、から成る表面実装型SAWデバイスの製造方法において、
    前記配線基板の上面に絶縁性保護膜を形成する絶縁性保護膜形成工程と、
    フォトリソグラフィ技術によって前記絶縁性保護膜の一部を除去してメタライズパターンの一部を露出させた露出領域を形成する露出領域形成工程と、
    前記メタライズパターンの露出領域と前記SAWチップの接続パッドとを、バンプを介して接続するフリップチップ実装工程と、
    前記SAWチップ下面と前記配線基板上面との間に気密空間を形成するように配線基板とSAWチップとを樹脂にて一体化する樹脂形成工程と、
    から成ることを特徴とする表面実装型SAWデバイスの製造方法。
  3. 絶縁基板、該絶縁基板の底部に設けた表面実装用の外部電極、及び該絶縁基板の上面に設けたメタライズパターンから成る配線基板を、複数個シート状に連結した大面積の配線基板母材を用いた、表面実装型SAWデバイスの製造方法において、
    前記配線基板母材の上面に絶縁性保護膜を形成する絶縁性保護膜形成工程と、
    フォトリソグラフィ技術によって前記絶縁性保護膜の一部を除去してメタライズパターンの一部を露出させて露出領域を形成する露出領域形成工程と、
    下面に接続パッドとIDTを備えたSAWチップの該接続パッドを、前記メタライズパターンの露出領域上に導体バンプを介して接続するフリップチップ実装工程と、
    前記SAWチップ下面と前記配線基板上面との間に気密空間を形成するように配線基板とSAWチップとを樹脂にて一体化する樹脂形成工程と、
    前記配線基板母材を、配線基板個片毎に切断する切断工程と、
    から成ることを特徴とする表面実装型SAWデバイスの製造方法。
  4. 絶縁基板、該絶縁基板の底部に設けた表面実装用の外部電極、及び該絶縁基板の上面に設けたメタライズパターンとから成る配線基板と、
    前記メタライズパターン上に導体バンプを介して電気的機械的に接続される接続パッド、及びIDTを下面に備えたSAWチップと、
    前記SAWチップ下面と前記配線基板上面との間に気密空間を形成するように配線基板とSAWチップとを一体化する樹脂と、
    を備えた表面実装型SAWデバイスにおいて、
    前記樹脂は、前記気密空間を形成するために配線基板上面とSAWチップ側面にかけて被覆される第1の樹脂層と、該第1の樹脂層によって被覆されていないSAWチップ外面を被覆する第2の樹脂層と、から成ることを特徴とする表面実装型SAWデバイス。
  5. 前記第2の樹脂層は、熱可塑性を有する接着シートを加熱してSAWチップ外面を被覆した構成を有していることを特徴とする請求項4に記載の表面実装型SAWデバイス。
  6. 前記メタライズパターン上面は、前記導体バンプを接続する露出領域を除いて絶縁性保護膜にて被覆されていることを特徴とする請求項4、又は5に記載の表面実装型SAWデバイス。
  7. 絶縁基板、該絶縁基板の底部に設けた表面実装用の外部電極、及び該絶縁基板の上面に設けたメタライズパターンから成る配線基板を複数個シート状に連結した大面積の配線基板母材を用いた、表面実装型SAWデバイスの製造方法において、
    下面に接続パッドとIDTを備えたSAWチップの該接続パッドを、前記メタライズパターン上面に導体バンプを介して接続するフリップチップ実装工程と、
    前記SAWチップ下面と前記配線基板上面との間に気密空間を形成するようにディスペンサのニードル状ノズルの先から第1の樹脂を充填して第1の樹脂層を形成し、配線基板とSAWチップ側面とを第1の樹脂層にて一体化する第1の樹脂層形成工程と、
    前記第1の樹脂層にて被覆されていないSAWチップ外面を被覆する第2の樹脂をスクリーン印刷により塗布して第2の樹脂層を形成する第2の樹脂層形成工程と、
    前記配線基板母材を、配線基板個片毎に切断する切断工程と、
    から成ることを特徴とする表面実装型SAWデバイスの製造方法。
  8. 前記第2の樹脂層形成工程においては、熱可塑性を有する接着シートを加熱溶融又は加熱軟化させてSAWチップ外面を被覆することを特徴とする請求項7記載の表面実装型SAWデバイスの製造方法。
  9. 前記フリップチップ実装工程の前に、
    前記配線基板の上面に絶縁性保護膜を形成する絶縁性保護膜形成工程と、フォトリソグラフィ技術によって前記保護膜の一部を除去してメタライズパターンの一部を露出させた露出領域を形成する露出領域形成工程と、を順次実施し、
    前記フリップチップ実装工程では、前記メタライズパターン上の露出領域上に前記導体バンプを接続することを特徴とする請求項7、又は8に記載の表面実装型SAWデバイスの製造方法。
  10. 請求項3、7、8又は9に記載の製造方法において使用する配線基板母材であって、
    前記配線基板母材上面の樹脂塗布領域外のエリアに、前記切断工程においてダイシングする際にアラインメントのために使用するスクライブラインを配置したことを特徴とする配線基板母材。
  11. 請求項3、7、8又は9に記載の製造方法において使用する配線基板母材であって、
    前記配線基板母材上面の樹脂塗布領域外のエリアに、前記切断工程においてダイシングする際にアラインメントのために使用するアラインメントマーカを配置したことを特徴とする配線基板母材。
JP2002229947A 2002-08-07 2002-08-07 表面実装型sawデバイス、その製造方法、及び配線基板母材 Withdrawn JP2004072473A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002229947A JP2004072473A (ja) 2002-08-07 2002-08-07 表面実装型sawデバイス、その製造方法、及び配線基板母材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002229947A JP2004072473A (ja) 2002-08-07 2002-08-07 表面実装型sawデバイス、その製造方法、及び配線基板母材

Publications (1)

Publication Number Publication Date
JP2004072473A true JP2004072473A (ja) 2004-03-04

Family

ID=32016169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002229947A Withdrawn JP2004072473A (ja) 2002-08-07 2002-08-07 表面実装型sawデバイス、その製造方法、及び配線基板母材

Country Status (1)

Country Link
JP (1) JP2004072473A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006311183A (ja) * 2005-04-28 2006-11-09 Sony Corp 半導体装置およびその製造方法
US7248133B2 (en) 2004-06-28 2007-07-24 Kyocera Corporation Method for manufacturing surface acoustic wave device
KR100843419B1 (ko) 2006-12-06 2008-07-03 삼성전기주식회사 반도체 칩 패키지 및 제조방법
CN103745958A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 封装结构
JP2021052126A (ja) * 2019-09-26 2021-04-01 京セラ株式会社 基体構造体及び基体構造体を用いた電子デバイス
JP2021052127A (ja) * 2019-09-26 2021-04-01 京セラ株式会社 電子デバイス

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248133B2 (en) 2004-06-28 2007-07-24 Kyocera Corporation Method for manufacturing surface acoustic wave device
JP2006311183A (ja) * 2005-04-28 2006-11-09 Sony Corp 半導体装置およびその製造方法
KR100843419B1 (ko) 2006-12-06 2008-07-03 삼성전기주식회사 반도체 칩 패키지 및 제조방법
CN103745958A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 封装结构
US9485868B2 (en) 2013-12-05 2016-11-01 Nantong Fujitsu Microelectronics Co., Ltd. Package structure
JP2021052126A (ja) * 2019-09-26 2021-04-01 京セラ株式会社 基体構造体及び基体構造体を用いた電子デバイス
JP2021052127A (ja) * 2019-09-26 2021-04-01 京セラ株式会社 電子デバイス
JP7229135B2 (ja) 2019-09-26 2023-02-27 京セラ株式会社 電子デバイス
JP7252871B2 (ja) 2019-09-26 2023-04-05 京セラ株式会社 基体構造体及び基体構造体を用いた電子デバイス

Similar Documents

Publication Publication Date Title
US7999632B2 (en) Branching filter and method for manufacturing the same
JP4135565B2 (ja) 電子回路装置およびその製造方法
TWI247373B (en) Semiconductor package having semiconductor constructing body and method of manufacturing the same
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP4701506B2 (ja) 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法
CN110010587B (zh) 半导体装置的制造方法及半导体装置
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
US8184448B2 (en) Bare chip embedded PCB
US8230563B2 (en) Method of manufacturing a piezoelectric component
US7795127B2 (en) Electronic device manufacturing method and electronic device
JP4600688B2 (ja) 電子部品の製造方法および電子部品
KR20080009626A (ko) 탄성파 디바이스 및 그 제조 방법
JP2701589B2 (ja) 半導体装置及びその製造方法
JP2004072473A (ja) 表面実装型sawデバイス、その製造方法、及び配線基板母材
JP2003297982A (ja) 高周波電子デバイスとその製造方法
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
JP3882537B2 (ja) 電子部品の電極形成方法
JP4440494B2 (ja) 半導体装置の製造方法
JP2001135662A (ja) 半導体素子および半導体装置の製造方法
JP3508649B2 (ja) 電子部品の保持治具、保持方法および電子部品の製造方法
JP3785442B2 (ja) 半導体装置の製造方法
JP3535102B2 (ja) 半導体装置およびその製造方法
JP2003060327A (ja) 電子部品およびその製造方法
JPH0918121A (ja) 電子部品実装体及びその製造方法
JP3926335B2 (ja) フリップチップ実装体およびそのための回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080122