JP2003131081A - 半導体装置、光電融合基板それらの製造方法、およびこれを用いた電子機器 - Google Patents
半導体装置、光電融合基板それらの製造方法、およびこれを用いた電子機器Info
- Publication number
- JP2003131081A JP2003131081A JP2001324901A JP2001324901A JP2003131081A JP 2003131081 A JP2003131081 A JP 2003131081A JP 2001324901 A JP2001324901 A JP 2001324901A JP 2001324901 A JP2001324901 A JP 2001324901A JP 2003131081 A JP2003131081 A JP 2003131081A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- optical waveguide
- semiconductor device
- transmission medium
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
(57)【要約】
【課題】 光結合を容易に行うことのできる基板や半導
体装置、及び当該半導体装置の製造方法を提供する。 【解決手段】 電子回路素子に接続される光素子、及び
該光素子に接続される光導波体を有する半導体装置であ
って、該光素子と該光導波体とを接続するためのガイド
穴を有することを特徴とする半導体装置。
体装置、及び当該半導体装置の製造方法を提供する。 【解決手段】 電子回路素子に接続される光素子、及び
該光素子に接続される光導波体を有する半導体装置であ
って、該光素子と該光導波体とを接続するためのガイド
穴を有することを特徴とする半導体装置。
Description
【０００１】
【発明の属する技術分野】本発明は、光学的な接続手段
を有する基板、半導体装置、及び光導波路を有する半導
体装置に関するものである。
を有する基板、半導体装置、及び光導波路を有する半導
体装置に関するものである。
【０００２】
【背景技術】近年、パーソナルコンピュータ、セルラー
電話やＰＤＡに代表される携帯機器、デジタルＡＶ（オ
ーディオビジュアル）機器などの性能の飛躍的な向上に
より、その相互接続が無線、有線を混合してあらゆる周
波数帯で実現してきている。そのため、電気基板からの
電磁放射ノイズ（ＥｌｅｃｔｒｏｍａｇｎｅｔｉｃＩｎ
ｔｅｒｆｅｒｅｎｃｅ：ＥＭＩ）や外界からの電波混入
に対する耐性（Ｉｍｍｕｎｉｔｙ）、不完全接続による
信号の乱れ（Ｓｉｇｎａｌ ｉｎｔｅｇｒｉｔｙ：Ｓ
Ｉ）などによるディジタル機器の誤動作に対する対策が
急務となってきている。
電話やＰＤＡに代表される携帯機器、デジタルＡＶ（オ
ーディオビジュアル）機器などの性能の飛躍的な向上に
より、その相互接続が無線、有線を混合してあらゆる周
波数帯で実現してきている。そのため、電気基板からの
電磁放射ノイズ（ＥｌｅｃｔｒｏｍａｇｎｅｔｉｃＩｎ
ｔｅｒｆｅｒｅｎｃｅ：ＥＭＩ）や外界からの電波混入
に対する耐性（Ｉｍｍｕｎｉｔｙ）、不完全接続による
信号の乱れ（Ｓｉｇｎａｌ ｉｎｔｅｇｒｉｔｙ：Ｓ
Ｉ）などによるディジタル機器の誤動作に対する対策が
急務となってきている。
【０００３】このような電磁波問題については、製品出
荷前に電波法の規制値をクリアすることが不可欠でその
対策のための開発コストは年々増加してきている。ま
た、１ＧＨｚを越えるような高速信号配線が必要になっ
てきており、電気配線では回路基板での伝送損失や伝播
遅延などのために限界がある。電磁無誘導であるととも
に高速配線が可能な光接続はこれらのボトルネックを根
本から解消できるものとして期待されている。また、今
後家庭内にもＦＴＴＨなどで高速接続環境が整備される
ため、様々なグランド環境において高速電子機器を自由
に接続しても誤動作、ノイズ混入など防ぐ必要があり、
アイソレーションが簡単にできる光接続は有効な手段の
１つである。
荷前に電波法の規制値をクリアすることが不可欠でその
対策のための開発コストは年々増加してきている。ま
た、１ＧＨｚを越えるような高速信号配線が必要になっ
てきており、電気配線では回路基板での伝送損失や伝播
遅延などのために限界がある。電磁無誘導であるととも
に高速配線が可能な光接続はこれらのボトルネックを根
本から解消できるものとして期待されている。また、今
後家庭内にもＦＴＴＨなどで高速接続環境が整備される
ため、様々なグランド環境において高速電子機器を自由
に接続しても誤動作、ノイズ混入など防ぐ必要があり、
アイソレーションが簡単にできる光接続は有効な手段の
１つである。
【０００４】そのための光配線手段として様々の方法が
提案されている。
提案されている。
【０００５】例えば、図９に示すように電気回路基板上
に光導波路を形成して光素子を搭載し、導波路端部の４
５度ミラーによる入出射により高速信号を光で接続でき
るようにしている（特開２０００‐１９９８２７号）。
同図において、１１１ａは傾斜面、１２１は受光素子、
ＢＰはバンプ、１２５はＩＣチップ、１１１は光導波
路、１５５は上部クラッド、１５４はコア層、１５３は
下部クラッド層、１０１は光導波装置、１３５はＩＣチ
ップ、１３１は受光素子、１１１ｂは傾斜面、１０２は
多層配線基板、１０３及び１０４は電気配線、１０６は
接着層である。この場合、電気回路基板は多層配線板１
０２となっており、ガラスセラミック、アルミニウムナ
イトライド（ＡｌＮ）、アルミナ（Ａｌ２Ｏ３）などの
無機材料からなるセラミック、ＦＲ−４などのガラスエ
ポキシ樹脂、ポリイミドフィルムなど各種材料で構成さ
れている。その上には接着層１０６を介して、ポリメチ
ルメタクリレート（ＰＭＭＡ）、エポキシ樹脂、ポリイ
ミドなどでコア１５４およびクラッド（１５３、１５
５）を形成した光導波路１１１を貼り付けてある。
に光導波路を形成して光素子を搭載し、導波路端部の４
５度ミラーによる入出射により高速信号を光で接続でき
るようにしている（特開２０００‐１９９８２７号）。
同図において、１１１ａは傾斜面、１２１は受光素子、
ＢＰはバンプ、１２５はＩＣチップ、１１１は光導波
路、１５５は上部クラッド、１５４はコア層、１５３は
下部クラッド層、１０１は光導波装置、１３５はＩＣチ
ップ、１３１は受光素子、１１１ｂは傾斜面、１０２は
多層配線基板、１０３及び１０４は電気配線、１０６は
接着層である。この場合、電気回路基板は多層配線板１
０２となっており、ガラスセラミック、アルミニウムナ
イトライド（ＡｌＮ）、アルミナ（Ａｌ２Ｏ３）などの
無機材料からなるセラミック、ＦＲ−４などのガラスエ
ポキシ樹脂、ポリイミドフィルムなど各種材料で構成さ
れている。その上には接着層１０６を介して、ポリメチ
ルメタクリレート（ＰＭＭＡ）、エポキシ樹脂、ポリイ
ミドなどでコア１５４およびクラッド（１５３、１５
５）を形成した光導波路１１１を貼り付けてある。
【０００６】光素子との入出力は、導波路端部に形成し
た４５度ミラーで光を反射させて行っている。光素子や
ＩＣチップなどはハンダバンプＢＰを用いて表面に実装
できるようになっている。ＩＣの各ポートに対して１つ
の光導波路が対応するため、図９（ｂ）のように複数の
矩形導波路１１１’が形成されている。なお、１５１は
透明基板、１５２は基板分離層、１９２は遮光膜、１０
２は多層配線基板である。
た４５度ミラーで光を反射させて行っている。光素子や
ＩＣチップなどはハンダバンプＢＰを用いて表面に実装
できるようになっている。ＩＣの各ポートに対して１つ
の光導波路が対応するため、図９（ｂ）のように複数の
矩形導波路１１１’が形成されている。なお、１５１は
透明基板、１５２は基板分離層、１９２は遮光膜、１０
２は多層配線基板である。
【０００７】また、チップサイズパッケージ（ＣＳＰ）
等の電気チップに光入出力部も設け、４５度ミラーによ
り多層の光導波路およびマイクロレンズを用いて光接続
を行う図１０のような装置が開示されている（特開２０
０１‐１８５７５２号）。同図において、３１４ａはテ
ープキャリア、３１４ｃは電気配線層、３１４ｄは補強
剤、３１４ｅはヒートスプレッダー、３１２ａは面発光
素子アレイ、３１２ｂは面受光素子アレイ、３１１はＬ
ＳＩチップ、３１３はハンダバンプ、３１６は透明樹
脂、３１０はＴＢＧＡパッケージ構造、３１５はハンダ
バンプ、３２０はプリント基板、３２１ｂは入力側多層
光導波路、３１９は電極パッド、３１７は光入出力面、
３２２は多層光導波路端部、３１２ｃは光入出力面、３
１８ａはマイクロレンズ、３２１ａは電気配線層、３３
１ａは出射光、３３１ｂはコリメート光、３２３ａはコ
ア、３２１ａは出力側多層光導波路である。
等の電気チップに光入出力部も設け、４５度ミラーによ
り多層の光導波路およびマイクロレンズを用いて光接続
を行う図１０のような装置が開示されている（特開２０
０１‐１８５７５２号）。同図において、３１４ａはテ
ープキャリア、３１４ｃは電気配線層、３１４ｄは補強
剤、３１４ｅはヒートスプレッダー、３１２ａは面発光
素子アレイ、３１２ｂは面受光素子アレイ、３１１はＬ
ＳＩチップ、３１３はハンダバンプ、３１６は透明樹
脂、３１０はＴＢＧＡパッケージ構造、３１５はハンダ
バンプ、３２０はプリント基板、３２１ｂは入力側多層
光導波路、３１９は電極パッド、３１７は光入出力面、
３２２は多層光導波路端部、３１２ｃは光入出力面、３
１８ａはマイクロレンズ、３２１ａは電気配線層、３３
１ａは出射光、３３１ｂはコリメート光、３２３ａはコ
ア、３２１ａは出力側多層光導波路である。
【０００８】
【発明が解決しようとする課題】しかしながら、上記方
法は、光結合のためのアライメントをするために、互い
に勘合する位置に電極パッド３１９を設けておき、ハン
ダボール３１５のリフローにおけるセルフアライメント
効果を利用している。そして、このはんだリフローを利
用するためには予め電極パッド３１９を精度良く作製し
ておく必要があり、また導波路と光素子とのギャップ制
御も難しい。
法は、光結合のためのアライメントをするために、互い
に勘合する位置に電極パッド３１９を設けておき、ハン
ダボール３１５のリフローにおけるセルフアライメント
効果を利用している。そして、このはんだリフローを利
用するためには予め電極パッド３１９を精度良く作製し
ておく必要があり、また導波路と光素子とのギャップ制
御も難しい。
【０００９】そこで、本発明は光結合を容易に行うこと
のできる基板や半導体装置、及び当該半導体装置の製造
方法を提供することを目的とする。
のできる基板や半導体装置、及び当該半導体装置の製造
方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明に係る基板や半導
体装置は、光導波体（例えば光ピン）をガイド穴を用い
て接続することを特徴とする。
体装置は、光導波体（例えば光ピン）をガイド穴を用い
て接続することを特徴とする。
【００１１】また、本発明に係る半導体装置は、電子回
路素子に接続される光素子、及び該光素子に接続される
光導波体を有する半導体装置であって、該光素子と該光
導波体とを接続するためのガイド穴を有することを特徴
とする。
路素子に接続される光素子、及び該光素子に接続される
光導波体を有する半導体装置であって、該光素子と該光
導波体とを接続するためのガイド穴を有することを特徴
とする。
【００１２】特に、前記ガイド穴を、光感光性あるいは
電子ビーム硬化性を持ちホトリソグラフィでパターニン
グすることで選択的に硬化が可能な材料（例えば厚膜材
料）で形成してあることが望ましい。
電子ビーム硬化性を持ちホトリソグラフィでパターニン
グすることで選択的に硬化が可能な材料（例えば厚膜材
料）で形成してあることが望ましい。
【００１３】前記厚膜材料はポリマー化が可能な厚膜レ
ジストであったり、その厚さは５μｍから１０００μｍ
であるのがよい。
ジストであったり、その厚さは５μｍから１０００μｍ
であるのがよい。
【００１４】また、前記厚膜材料あるいは厚膜レジスト
は、前記光導波体のサイズより小さく光のみが透過でき
る穴を形成した第１層と、該第１層上に形成され該光導
波体を固定するためのガイド穴を形成した第２層から成
り、第１層の厚さで前記光素子と該光導波体の端面の距
離を規定することができる。
は、前記光導波体のサイズより小さく光のみが透過でき
る穴を形成した第１層と、該第１層上に形成され該光導
波体を固定するためのガイド穴を形成した第２層から成
り、第１層の厚さで前記光素子と該光導波体の端面の距
離を規定することができる。
【００１５】前記光導波体としては、例えばプラスティ
ック光ファイバである。
ック光ファイバである。
【００１６】前記半導体装置は光伝送媒体とＳｉ層が積
層されたものであって、Ｓｉ層に形成された集積回路素
子の電気信号の一部またはすべてを、同一Ｓｉ層に形成
された受発光素子および積層された光伝送媒体、光導波
体を用いて光信号で授受を行ってもよい。
層されたものであって、Ｓｉ層に形成された集積回路素
子の電気信号の一部またはすべてを、同一Ｓｉ層に形成
された受発光素子および積層された光伝送媒体、光導波
体を用いて光信号で授受を行ってもよい。
【００１７】前記半導体装置は光伝送媒体と電気回路基
板が一体化された光電融合基板に実装するための電気チ
ップであって、該電気チップには電気接続のための端子
と光接続のための前記光導波体が備えられ、例えば先端
が斜めにカットされた光導波媒体を該光伝送媒体に垂直
に挿入して光結合するように実装されているものであ
る。
板が一体化された光電融合基板に実装するための電気チ
ップであって、該電気チップには電気接続のための端子
と光接続のための前記光導波体が備えられ、例えば先端
が斜めにカットされた光導波媒体を該光伝送媒体に垂直
に挿入して光結合するように実装されているものであ
る。
【００１８】前記光伝送媒体を含む光電融合基板には、
該光導波体を挿入して実装するためのガイド穴が形成さ
れていてもよい。
該光導波体を挿入して実装するためのガイド穴が形成さ
れていてもよい。
【００１９】光電融合基板には多層の光導波層が設けら
れており、結合するべき光導波層の位置に合わせて、前
記導波体（光ピン）の長さを変えてあることが望まし
い。
れており、結合するべき光導波層の位置に合わせて、前
記導波体（光ピン）の長さを変えてあることが望まし
い。
【００２０】光電融合基板には電気チップを実装する面
とは反対側の面に光伝送媒体が一体化されており、該光
伝送媒体との光結合を行うために電気回路基板を貫く光
導波体が備えられていてもよい。
とは反対側の面に光伝送媒体が一体化されており、該光
伝送媒体との光結合を行うために電気回路基板を貫く光
導波体が備えられていてもよい。
【００２１】前記半導体装置は光伝送媒体と電気回路基
板が一体化された光電融合基板に実装するための電気チ
ップであって、該電気チップには電気接続のための端子
と光接続のための前記第２の光導波体が備えられ、該光
伝送媒体に対して水平方向に出された該光導波体によっ
て光結合するように実装されていてもよい。
板が一体化された光電融合基板に実装するための電気チ
ップであって、該電気チップには電気接続のための端子
と光接続のための前記第２の光導波体が備えられ、該光
伝送媒体に対して水平方向に出された該光導波体によっ
て光結合するように実装されていてもよい。
【００２２】前記光電融合基板の光伝送媒体は２次元ス
ラブ導波路であり、該光導波体の光結合によってビーム
状の光で信号の授受を行うことができる。
ラブ導波路であり、該光導波体の光結合によってビーム
状の光で信号の授受を行うことができる。
【００２３】前記光電融合基板の光伝送媒体は２次元ス
ラブ導波路であり、該光導波体の先端を円錐コーン状と
することで、ブローキャスト的に該光伝送媒体の任意の
位置との間で光信号の授受を行うことができる。
ラブ導波路であり、該光導波体の先端を円錐コーン状と
することで、ブローキャスト的に該光伝送媒体の任意の
位置との間で光信号の授受を行うことができる。
【００２４】上記光伝送媒体を複数積層させるか、横方
向に複数並べるかあるいはそれらを混合させる方法で、
複数のＣＰＵやメモリなどの電気チップ間の多ビット配
線を、前記光電融合基板を用いた高速光シリアルバス伝
送により実現した電子機器を構成してもよい。
向に複数並べるかあるいはそれらを混合させる方法で、
複数のＣＰＵやメモリなどの電気チップ間の多ビット配
線を、前記光電融合基板を用いた高速光シリアルバス伝
送により実現した電子機器を構成してもよい。
【００２５】本発明に係る半導体装置の製造方法は、Ｓ
ｉ集積回路素子、受発光素子および光結合のための光導
波体を集積させた半導体装置の製造方法であって、該受
発光素子は基板面に対して垂直に発光、もしくは受光す
る面型素子であり、該面型素子表面に光感光性あるいは
電子ビーム硬化性を持つ厚膜材料を塗布する工程と、ホ
トリソグラフィでガイド穴をパターニングする工程と、
該ガイド穴に該光導波体を挿入して接着する工程を少な
くとも含むことを特徴とする。
ｉ集積回路素子、受発光素子および光結合のための光導
波体を集積させた半導体装置の製造方法であって、該受
発光素子は基板面に対して垂直に発光、もしくは受光す
る面型素子であり、該面型素子表面に光感光性あるいは
電子ビーム硬化性を持つ厚膜材料を塗布する工程と、ホ
トリソグラフィでガイド穴をパターニングする工程と、
該ガイド穴に該光導波体を挿入して接着する工程を少な
くとも含むことを特徴とする。
【００２６】本発明に係る光電融合基板の製造方法製造
方法は、ガイド穴に相当する領域の電気回路基板表面に
金属膜を形成する工程と、その表面に光伝送媒体を形成
する工程と、レーザ照射により該光伝送媒体に穴加工す
る工程を含み、該レーザ加工において該金属膜は加工さ
れないレーザ強度に調整して該光伝送媒体にガイド穴を
形成することを特徴とする。
方法は、ガイド穴に相当する領域の電気回路基板表面に
金属膜を形成する工程と、その表面に光伝送媒体を形成
する工程と、レーザ照射により該光伝送媒体に穴加工す
る工程を含み、該レーザ加工において該金属膜は加工さ
れないレーザ強度に調整して該光伝送媒体にガイド穴を
形成することを特徴とする。
【００２７】また、本発明に係る基板は、少なくとも第
１の光導波路部を有する第１の部材と第２の光導波路部
を有する第２の部材とが積層された基板であって、該第
１の光導波路部、及び該第２の光導波路部に光接続を行
うための第１及び第２のガイド穴を有し、且つ該第１及
び第２のガイド穴の深さ同一であることを特徴とする。
１の光導波路部を有する第１の部材と第２の光導波路部
を有する第２の部材とが積層された基板であって、該第
１の光導波路部、及び該第２の光導波路部に光接続を行
うための第１及び第２のガイド穴を有し、且つ該第１及
び第２のガイド穴の深さ同一であることを特徴とする。
【００２８】上記基板に設けられた前記第１及び第２の
ガイド穴に、互いに長さの異なる第１及び第２の光導波
部材を実装して、該第１の光導波部材と前記第１の光導
波路部を接続し、該第１の光導波部材と前記第２の光導
波路部を接続することができる。
ガイド穴に、互いに長さの異なる第１及び第２の光導波
部材を実装して、該第１の光導波部材と前記第１の光導
波路部を接続し、該第１の光導波部材と前記第２の光導
波路部を接続することができる。
【００２９】本発明に係る半導体装置は、第１の光素
子、該第１の光素子に接続される第１の光導波手段、第
２の光素子、該第２の光素子に接続される第２の光導波
手段を有する半導体装置であって、該第１の光導波手段
と第２の光導波手段の長さが異なることを特徴とする。
前記第１の光素子と前記第１の光導波手段、及び前記第
２の光素子と前記第２の光導波手段はそれぞれガイド穴
を用いて接続することができる。
子、該第１の光素子に接続される第１の光導波手段、第
２の光素子、該第２の光素子に接続される第２の光導波
手段を有する半導体装置であって、該第１の光導波手段
と第２の光導波手段の長さが異なることを特徴とする。
前記第１の光素子と前記第１の光導波手段、及び前記第
２の光素子と前記第２の光導波手段はそれぞれガイド穴
を用いて接続することができる。
【００３０】
【発明の実施の形態】本発明について具体的に図面を用
いて説明する。
いて説明する。
【００３１】（実施形態１）図２（ａ）に示すように、
光導波路を有する基板２１には、あらかじめガイド穴２
４が設けられている。そして、電気チップ２８には光接
続用の光ピン２６が突出している。光ガイド穴２４に光
ピン２６を差し込むことにより容易に電気チップ２８と
基板２１との光接続を行うことができる。
光導波路を有する基板２１には、あらかじめガイド穴２
４が設けられている。そして、電気チップ２８には光接
続用の光ピン２６が突出している。光ガイド穴２４に光
ピン２６を差し込むことにより容易に電気チップ２８と
基板２１との光接続を行うことができる。
【００３２】なお、図２において、２７は電気接続の為
のリード、２０は電気回路基板、２２は電気配線用のビ
ア、２３は配線、リード度接続の為の２５電極である
が、これらは必要に応じて設けられていればよい。
のリード、２０は電気回路基板、２２は電気配線用のビ
ア、２３は配線、リード度接続の為の２５電極である
が、これらは必要に応じて設けられていればよい。
【００３３】また、光ピン２６は、傾斜端面を有してい
るように記載しているが、光導波路を有する基板２１に
光接続できれば特に限定されるものではなく、また、ピ
ン形状に限ることなく光導波部材として機能するもので
あればよい。
るように記載しているが、光導波路を有する基板２１に
光接続できれば特に限定されるものではなく、また、ピ
ン形状に限ることなく光導波部材として機能するもので
あればよい。
【００３４】また、基板２１には、線状の導波路が設け
られていたり、２次元的に面内方向に拡がる導波路層を
有していても良い。基板２１における光導波路は詳細に
は図示していないが、例えばコア層を上下のクラッド層
で挟まれた領域が、線状、あるいはシート状に形成され
る。
られていたり、２次元的に面内方向に拡がる導波路層を
有していても良い。基板２１における光導波路は詳細に
は図示していないが、例えばコア層を上下のクラッド層
で挟まれた領域が、線状、あるいはシート状に形成され
る。
【００３５】更にまた、光導波路部は多層構造であって
もよい。その例を図５（ａ）に示す。同図において、５
０は多層構造を有する光導波路部である。導波路部は、
線状の導波路であっても、シート状の導波路（面内方向
に光が伝播する）であってもよい。多層構造の導波路部
を有する場合には、各光ピン毎に各層の導波路に接続で
きるように、光ピン５３の長さを導波路部の深さに対応
させて各々異ならせることも好ましいものである。各ガ
イド穴５８の深さは、接続される光ピンの個々の長さに
対応させることもできるが、一番長い光ピンの長さに合
わせて、ガイド穴５８の深さを揃えておけば穴を空ける
プロセスを簡略化できる。
もよい。その例を図５（ａ）に示す。同図において、５
０は多層構造を有する光導波路部である。導波路部は、
線状の導波路であっても、シート状の導波路（面内方向
に光が伝播する）であってもよい。多層構造の導波路部
を有する場合には、各光ピン毎に各層の導波路に接続で
きるように、光ピン５３の長さを導波路部の深さに対応
させて各々異ならせることも好ましいものである。各ガ
イド穴５８の深さは、接続される光ピンの個々の長さに
対応させることもできるが、一番長い光ピンの長さに合
わせて、ガイド穴５８の深さを揃えておけば穴を空ける
プロセスを簡略化できる。
【００３６】また、電気チップ２８から突出する光ピン
の長さ自体は揃えておき、当該光ピンの所望の領域に、
光路変換部（例えば４５度の傾斜屈折率分布を持つ構
造）を備えていてもよい。
の長さ自体は揃えておき、当該光ピンの所望の領域に、
光路変換部（例えば４５度の傾斜屈折率分布を持つ構
造）を備えていてもよい。
【００３７】（実施形態２）実施形態１においては、光
導波路を有する基板と電気チップとの接続を容易にする
為に光ピン及びガイド穴を利用する形態について説明し
たが、本実施形態においては、電気チップと光ピンとを
接続する形態について説明する。
導波路を有する基板と電気チップとの接続を容易にする
為に光ピン及びガイド穴を利用する形態について説明し
たが、本実施形態においては、電気チップと光ピンとを
接続する形態について説明する。
【００３８】図１に示すように電気チップ８のパッケー
ジ上面となるマウントに各半導体チップを実装して面型
光素子５上にガイド穴１１を形成し光ピン（例えば、リ
ボンファイバ）を挿入して固定する。固定に際しては、
接着剤などを適宜用いることができる。同図において、
１は光ピン（コア層をクラッド層が包む構造）、２はガ
イド穴形成部材、３は、面型光素子、４は電極、５は活
性領域、６は配線、７は集積回路素子、８はマウントで
ある。ガイド穴形成部材２は、ＳＵ‐８などのホトリソ
グラフィにより直接ガイド穴構造体を作り込むことが出
来るレジストを用いることができる。図１（ｂ）は、光
ピンをガイド穴１１に実装した場合の断面構造の模式図
である。
ジ上面となるマウントに各半導体チップを実装して面型
光素子５上にガイド穴１１を形成し光ピン（例えば、リ
ボンファイバ）を挿入して固定する。固定に際しては、
接着剤などを適宜用いることができる。同図において、
１は光ピン（コア層をクラッド層が包む構造）、２はガ
イド穴形成部材、３は、面型光素子、４は電極、５は活
性領域、６は配線、７は集積回路素子、８はマウントで
ある。ガイド穴形成部材２は、ＳＵ‐８などのホトリソ
グラフィにより直接ガイド穴構造体を作り込むことが出
来るレジストを用いることができる。図１（ｂ）は、光
ピンをガイド穴１１に実装した場合の断面構造の模式図
である。
【００３９】Ｓｉ集積回路素子を有する基板と面型光素
子を含む電気チップ８をハイブリッドに実装する場合に
は、光ピン１の先端を４５度にカットしておけば光導波
路に対して垂直にこの光ピンを挿入することで光電融合
基板への光実装が可能となる。なお、光ピン１の先端の
形状は光接続の仕方に応じてその形状を変えてよい。
子を含む電気チップ８をハイブリッドに実装する場合に
は、光ピン１の先端を４５度にカットしておけば光導波
路に対して垂直にこの光ピンを挿入することで光電融合
基板への光実装が可能となる。なお、光ピン１の先端の
形状は光接続の仕方に応じてその形状を変えてよい。
【００４０】図３のようにこの光ピンの表面に金属膜３
５を成膜すれば、反射率向上と、スルホール接続の両方
が達成できる。
５を成膜すれば、反射率向上と、スルホール接続の両方
が達成できる。
【００４１】また、図４のようにファイバ先端をＶ字構
造にカットすれば光導波路の両方向に、円錐コーン状に
すればブロードキャスト的に光伝送が可能である。図５
のように光導波路５０を積層する場合には、光ピン５３
の長さを変えておけばよく、本発明のように電気チップ
側にガイド穴を開けて挿入する方法では、容易にアライ
メントできる。また、図６のように電気チップ６８に対
して水平方向に光ピンを付けて光電融合基板に実装する
こともできる。
造にカットすれば光導波路の両方向に、円錐コーン状に
すればブロードキャスト的に光伝送が可能である。図５
のように光導波路５０を積層する場合には、光ピン５３
の長さを変えておけばよく、本発明のように電気チップ
側にガイド穴を開けて挿入する方法では、容易にアライ
メントできる。また、図６のように電気チップ６８に対
して水平方向に光ピンを付けて光電融合基板に実装する
こともできる。
【００４２】このように、電気チップに接続用のガイド
穴を設け、当該部分に光ピンを実装することで高機能な
電気ボードや、３次元スタック化したＩＣチップ内部の
光配線を低コストで達成することができる。
穴を設け、当該部分に光ピンを実装することで高機能な
電気ボードや、３次元スタック化したＩＣチップ内部の
光配線を低コストで達成することができる。
【００４３】なお、光ピンは光ファイバ以外にも、光導
波路アレイを一体形成した光導波路フィルムや、２次元
スラブ導波路、単一組成でできたロット（棒）やフィル
ム等でもよい。
波路アレイを一体形成した光導波路フィルムや、２次元
スラブ導波路、単一組成でできたロット（棒）やフィル
ム等でもよい。
【００４４】また、面型光素子として、発光側には面発
光レーザやＬＥＤ、受光側にはフォトダイオードが好適
に用いられ、Ｓｉ集積回路素子と同一基板上にモノリシ
ックに集積化させてもよい。
光レーザやＬＥＤ、受光側にはフォトダイオードが好適
に用いられ、Ｓｉ集積回路素子と同一基板上にモノリシ
ックに集積化させてもよい。
【００４５】
【実施例】（実施例１）図１は本発明による光ピン付電
気チップの光結合部を示したものである。図１（ａ）は
ファイバを実装する前の斜視図、図１（ｂ）はファイバ
実装後の断面図である。
気チップの光結合部を示したものである。図１（ａ）は
ファイバを実装する前の斜視図、図１（ｂ）はファイバ
実装後の断面図である。
【００４６】図１において、セラミックなどのサブマウ
ント８上にＳｉ集積回路素子７および光素子３が実装さ
れ、集積回路素子の入出力の一部を光で行うために、ワ
イヤボンド６で光素子の電極４と接続されている。
ント８上にＳｉ集積回路素子７および光素子３が実装さ
れ、集積回路素子の入出力の一部を光で行うために、ワ
イヤボンド６で光素子の電極４と接続されている。
【００４７】光素子としては、発光部は面型のＬＥＤま
たは面発光レーザを用い、受光部は面型のホトダイオー
ドなどを用いている。その面型の光素子の上には、外形
が光ファイバ１と同じで、中心のコア領域が光素子の活
性領域５と一致するようなガイド穴１１をパターンニン
グしたガイド穴形成部材としてのポリマー２を形成して
いる。
たは面発光レーザを用い、受光部は面型のホトダイオー
ドなどを用いている。その面型の光素子の上には、外形
が光ファイバ１と同じで、中心のコア領域が光素子の活
性領域５と一致するようなガイド穴１１をパターンニン
グしたガイド穴形成部材としてのポリマー２を形成して
いる。
【００４８】このポリマーとしては、通常のホトリソグ
ラフィでパターンニングできる厚膜用のレジストである
ＭｉｃｒｏＣｈｅｍ社製のＳＵ‐８を用いた。ＳＵ‐８
はエポキシ系樹脂で構成されたネガレジストであり、容
易に１００μｍ以上の厚さの強固な構造体を作ることが
できる。この穴に端面を４５度カットした光ファイバを
挿入して接着剤で固定することで、容易に高効率な光結
合が得られる。電気チップの実装された表面には保護の
ためのモールド材２９を形成している。
ラフィでパターンニングできる厚膜用のレジストである
ＭｉｃｒｏＣｈｅｍ社製のＳＵ‐８を用いた。ＳＵ‐８
はエポキシ系樹脂で構成されたネガレジストであり、容
易に１００μｍ以上の厚さの強固な構造体を作ることが
できる。この穴に端面を４５度カットした光ファイバを
挿入して接着剤で固定することで、容易に高効率な光結
合が得られる。電気チップの実装された表面には保護の
ためのモールド材２９を形成している。
【００４９】このようにホトリソグラフィで形成できる
ガイド穴１１を用いることで簡単に光ピン付の電気チッ
プを提供することができる。ここでは、面型光素子のピ
ッチを２５０μｍ、光ピンとして外形が１２５μｍの被
覆ないプラスティック光ファイバ（ＰＯＦ）を用いた
が、これに限定されるものではない。ＰＯＦは容易に加
熱加工できるので、４５度ミラー９はファイバ実装後に
一括してホットプレートなどに押し付けて加工すること
もできる。また、光ピンとしては光ファイバ以外にも、
光導波体であれば何でも良く、形状も四角柱などでもよ
い。また、屈折率差をつけたコア１０は必ずしも必要で
はなく、均一材料で空気との屈折率差などによる導波効
果を用いてもよい。図１では光ピンが１本ずつ実装され
ているが、リボンファイバなど複数のファイバが束にな
っているものや、シート状ですべての導波路が１体化さ
れた光導波路フィルムでもよい。
ガイド穴１１を用いることで簡単に光ピン付の電気チッ
プを提供することができる。ここでは、面型光素子のピ
ッチを２５０μｍ、光ピンとして外形が１２５μｍの被
覆ないプラスティック光ファイバ（ＰＯＦ）を用いた
が、これに限定されるものではない。ＰＯＦは容易に加
熱加工できるので、４５度ミラー９はファイバ実装後に
一括してホットプレートなどに押し付けて加工すること
もできる。また、光ピンとしては光ファイバ以外にも、
光導波体であれば何でも良く、形状も四角柱などでもよ
い。また、屈折率差をつけたコア１０は必ずしも必要で
はなく、均一材料で空気との屈折率差などによる導波効
果を用いてもよい。図１では光ピンが１本ずつ実装され
ているが、リボンファイバなど複数のファイバが束にな
っているものや、シート状ですべての導波路が１体化さ
れた光導波路フィルムでもよい。
【００５０】図２は、上述の電気チップの光電融合基板
への実装例である。電気チップ２８には光ピン２６以外
に、電気接続のためのリード２７を設けてあるが、これ
らのピン数は必要に応じて変わるものであり、図２で限
定されるものではない。光電融合基板３２は、電気回路
基板２０、光導波層２１からなり、電気回路基板が多層
基板である場合には、配線２３とビア２２が埋め込まれ
ている。一方、光導波層には光ピン差込用のガイド穴２
４および、リード接続のための電極２５が形成されてお
り、光ピンを差し込んでハンダや銀ペースト等でリード
を電極に固定することで簡単に実装できる。光導波層の
材料は主にポリマーが用いられ、ＰＭＭＡ、ポリカーボ
ネート、Ｚ型ポリカーボネート（ＰＣＺ）、ＡＲＴＯＮ
ＳＵ−８，ポリイミド，ＣＹＴＯＰなどが適している。
への実装例である。電気チップ２８には光ピン２６以外
に、電気接続のためのリード２７を設けてあるが、これ
らのピン数は必要に応じて変わるものであり、図２で限
定されるものではない。光電融合基板３２は、電気回路
基板２０、光導波層２１からなり、電気回路基板が多層
基板である場合には、配線２３とビア２２が埋め込まれ
ている。一方、光導波層には光ピン差込用のガイド穴２
４および、リード接続のための電極２５が形成されてお
り、光ピンを差し込んでハンダや銀ペースト等でリード
を電極に固定することで簡単に実装できる。光導波層の
材料は主にポリマーが用いられ、ＰＭＭＡ、ポリカーボ
ネート、Ｚ型ポリカーボネート（ＰＣＺ）、ＡＲＴＯＮ
ＳＵ−８，ポリイミド，ＣＹＴＯＰなどが適している。
【００５１】実装後の断面図を示したものが図２（ｂ）
である。電気チップの面発光素子の活性領域５から発生
した光信号は光ピンの４５度ミラーを介して３１の経路
で示すように光導波路２１に結合される。ここでは光導
波層２１を２次元スラブ導波路としてあり、各光ピンか
ら入射した光の進行方向の終端に各チャネル毎に、他の
電気チップの受光器が対応することを想定している。光
接続が直線状で曲げ等がない場合には、特に光導波路を
作製しなくても、スラブ導波路によって多チャンネル接
続が可能である。もちろん、図示していないが、各チャ
ネル毎に導波路を作製して、確実に光を閉じ込めて伝送
することも可能であり、この場合には曲げなどの複雑な
配線形状に対応できるとともに、チャネル間クロストー
ク低減、チャネル間隔低減が可能となる。
である。電気チップの面発光素子の活性領域５から発生
した光信号は光ピンの４５度ミラーを介して３１の経路
で示すように光導波路２１に結合される。ここでは光導
波層２１を２次元スラブ導波路としてあり、各光ピンか
ら入射した光の進行方向の終端に各チャネル毎に、他の
電気チップの受光器が対応することを想定している。光
接続が直線状で曲げ等がない場合には、特に光導波路を
作製しなくても、スラブ導波路によって多チャンネル接
続が可能である。もちろん、図示していないが、各チャ
ネル毎に導波路を作製して、確実に光を閉じ込めて伝送
することも可能であり、この場合には曲げなどの複雑な
配線形状に対応できるとともに、チャネル間クロストー
ク低減、チャネル間隔低減が可能となる。
【００５２】なお、図２（ｂ）における３０は、電気回
路基板上の光ピンの挿入される部分に形成した銅などの
金属膜である。光導波路における光ピン用の装着穴２４
を形成するときに、ＫｒＦエキシマレーザ照射による加
工を用いたが、この金属膜は加工のストップ層として機
能させることができる。これは、ポリマ加工用の照射エ
ネルギが金属よりも小さいため、選択加工が可能だから
である。
路基板上の光ピンの挿入される部分に形成した銅などの
金属膜である。光導波路における光ピン用の装着穴２４
を形成するときに、ＫｒＦエキシマレーザ照射による加
工を用いたが、この金属膜は加工のストップ層として機
能させることができる。これは、ポリマ加工用の照射エ
ネルギが金属よりも小さいため、選択加工が可能だから
である。
【００５３】なお、この光導波層における光ピン用の装
着穴２４は、電気チップに形成したガイド穴と同じよう
にホトリソグラムで作製してもよい。この場合、ＳＵ−
８などを光導波層として用いることができる。
着穴２４は、電気チップに形成したガイド穴と同じよう
にホトリソグラムで作製してもよい。この場合、ＳＵ−
８などを光導波層として用いることができる。
【００５４】このように本発明による光ピン結合方法
で、光電融合基板用の低コストな光ピン付電気チップを
提供することができる。
で、光電融合基板用の低コストな光ピン付電気チップを
提供することができる。
【００５５】（実施例２）本発明による第２実施例は、
図３のように光ピンとなる光ファイバなどの導波体にＡ
ｌ、Ｃｕ、Ａｕなどの導電性の高い金属膜３５を形成し
たものである。この金属膜は光の出射側には形成しない
ようにしておく。
図３のように光ピンとなる光ファイバなどの導波体にＡ
ｌ、Ｃｕ、Ａｕなどの導電性の高い金属膜３５を形成し
たものである。この金属膜は光の出射側には形成しない
ようにしておく。
【００５６】この金属膜により、４５度ミラー部３６に
おいて反射率を向上させて光導波路への結合効率を向上
させるとともに、電気チップ８側と電気回路基板２８の
電気配線を行うビア接続を同時に達成することができ
る。かかる場合には図２の２５および２７で行うような
光導波路表面での電気コンタクトを省略することも可能
であり、ガイド穴底部の電極３７とファイバ被覆金属膜
３５とのクリームハンダなどによる接続を用いて、電気
チップの電気実装および固定を行うことができる。
おいて反射率を向上させて光導波路への結合効率を向上
させるとともに、電気チップ８側と電気回路基板２８の
電気配線を行うビア接続を同時に達成することができ
る。かかる場合には図２の２５および２７で行うような
光導波路表面での電気コンタクトを省略することも可能
であり、ガイド穴底部の電極３７とファイバ被覆金属膜
３５とのクリームハンダなどによる接続を用いて、電気
チップの電気実装および固定を行うことができる。
【００５７】したがって、導波路表面での加熱処理がな
くなるので、特にガラス転移温度の低い導波路材料を用
いる場合には有効になるとともに、光導波路を貫くビア
配線を別途作製する必要がなくなるので低コスト化につ
ながる。なお、図中２９は、電気チップの素子を保護す
るためのモールド材である。
くなるので、特にガラス転移温度の低い導波路材料を用
いる場合には有効になるとともに、光導波路を貫くビア
配線を別途作製する必要がなくなるので低コスト化につ
ながる。なお、図中２９は、電気チップの素子を保護す
るためのモールド材である。
【００５８】（実施例３）本発明による第３の実施例
は、光ピンなどの光導波手段に、図４のようにＶ字の端
面加工面４０を形成することで、面型光素子との光結合
を２方向におこなうことができるものである。
は、光ピンなどの光導波手段に、図４のようにＶ字の端
面加工面４０を形成することで、面型光素子との光結合
を２方向におこなうことができるものである。
【００５９】ここで、光ファイバのガイド穴２と面型素
子３との間には、２μｍ厚のポリイミド層４１を形成し
た。これは、ファイバ外形よりは小さく、光素子の活性
領域５よりは大きい窓が形成されており、光結合を遮る
ことなく、ファイバ挿入のときのストッパにすることが
できる。この層はもちろん、本発明の光導波路実装のた
めのガイド穴を用いるものにはすべて適用できる。
子３との間には、２μｍ厚のポリイミド層４１を形成し
た。これは、ファイバ外形よりは小さく、光素子の活性
領域５よりは大きい窓が形成されており、光結合を遮る
ことなく、ファイバ挿入のときのストッパにすることが
できる。この層はもちろん、本発明の光導波路実装のた
めのガイド穴を用いるものにはすべて適用できる。
【００６０】一方、光素子からの光信号を２次元スラブ
状に形成した光導波路２１の全方向に、ブロードキャス
ト的に送信したい場合もありえる。この場合は、断面図
は図４の４０と同じだが、円錐コーン状にファイバ端面
を加工すれば、３６０度方向に光路を変換することがで
きる。
状に形成した光導波路２１の全方向に、ブロードキャス
ト的に送信したい場合もありえる。この場合は、断面図
は図４の４０と同じだが、円錐コーン状にファイバ端面
を加工すれば、３６０度方向に光路を変換することがで
きる。
【００６１】（実施例４）第４の実施例では、多層の光
導波層５０や電気回路基板を挟んで裏面にも光導波層５
２を構成して、さらなる多ビットの伝送に対応する構成
を示すものである。
導波層５０や電気回路基板を挟んで裏面にも光導波層５
２を構成して、さらなる多ビットの伝送に対応する構成
を示すものである。
【００６２】各層に対応して光結合を行うための光ピン
５３は長さを変えてあり、図５（ｂ）の断面図に示すよ
うな４層の光導波路と光結合ができるようになってい
る。また、基板の裏面側の光導波層５２に対しては、予
め電気回路基板５１側にスルーホールの如く光結合用の
４５度ミラー付光ファイバ５４を埋め込んでおく。電気
チップ２８を実装するときに実施例１で示した図１
（ａ）のような面型光素子上のガイド穴に挿入できるよ
うに、図５（ａ）のようにファイバ５４に対して突出部
が形成されている。
５３は長さを変えてあり、図５（ｂ）の断面図に示すよ
うな４層の光導波路と光結合ができるようになってい
る。また、基板の裏面側の光導波層５２に対しては、予
め電気回路基板５１側にスルーホールの如く光結合用の
４５度ミラー付光ファイバ５４を埋め込んでおく。電気
チップ２８を実装するときに実施例１で示した図１
（ａ）のような面型光素子上のガイド穴に挿入できるよ
うに、図５（ａ）のようにファイバ５４に対して突出部
が形成されている。
【００６３】このような多層光導波層にすることによ
り、多重化度が向上するのでより高速な光配線が可能に
なる。
り、多重化度が向上するのでより高速な光配線が可能に
なる。
【００６４】（実施例５）本実施例では、電気回路基板
に対して光の入出力を垂直方向に行うのではなく図６の
ように水平方向の光ファイバ６２で行うものである。そ
の詳細図を図６（ｂ）の断面図に示す。面型光素子８４
は小型のサブマウント８４に実装され、これをさらに電
気チップのベースとなるマウント６８に接着している。
ここで、面型光素子の電気配線はベースのマウント表面
に形成した配線８０により内側に引き出され、Ｓｉ集積
回路素子とはワイヤボンディング８７により接続され
る。光導波路６１との光結合を行うための光ファイバ６
２は実施例１と同様に、光素子表面に形成したガイド穴
８３に挿入して実装している。なお、光ファイバ端部は
光導波路との多重反射を防ぎ、レンズ効果ももたせるた
めに凸状に加工してある。これもＰＯＦの特徴である
が、加熱した型を押し付けることで容易にこのような端
面処理が行える。
に対して光の入出力を垂直方向に行うのではなく図６の
ように水平方向の光ファイバ６２で行うものである。そ
の詳細図を図６（ｂ）の断面図に示す。面型光素子８４
は小型のサブマウント８４に実装され、これをさらに電
気チップのベースとなるマウント６８に接着している。
ここで、面型光素子の電気配線はベースのマウント表面
に形成した配線８０により内側に引き出され、Ｓｉ集積
回路素子とはワイヤボンディング８７により接続され
る。光導波路６１との光結合を行うための光ファイバ６
２は実施例１と同様に、光素子表面に形成したガイド穴
８３に挿入して実装している。なお、光ファイバ端部は
光導波路との多重反射を防ぎ、レンズ効果ももたせるた
めに凸状に加工してある。これもＰＯＦの特徴である
が、加熱した型を押し付けることで容易にこのような端
面処理が行える。
【００６５】このように水平方向に光結合を行うため、
図６（ａ）のように電気チップ６８を実装する部分には
光導波層６１は形成していない。したがって、リード６
３の電気接続は、電気回路基板上の電極６４と直接行う
ことができる。このとき、はんだによるリフロー実装を
行えば、セルアライメントで位置調整を行うことができ
る。
図６（ａ）のように電気チップ６８を実装する部分には
光導波層６１は形成していない。したがって、リード６
３の電気接続は、電気回路基板上の電極６４と直接行う
ことができる。このとき、はんだによるリフロー実装を
行えば、セルアライメントで位置調整を行うことができ
る。
【００６６】このような構造にすることにより、光導波
層にガイド穴を加工する工程や電気のビア配線の工程を
省略することができる。もちろん、実施例４までの垂直
入出射と本実施例の水平入出射を混在することもでき
る。
層にガイド穴を加工する工程や電気のビア配線の工程を
省略することができる。もちろん、実施例４までの垂直
入出射と本実施例の水平入出射を混在することもでき
る。
【００６７】（実施例６）本発明による第６の実施例
は、図７に示すようにいままでの実施例による光配線を
用いて、高速シリアルバスで構成したボードを提供する
ものである。いままでの実施例で示した図はボードの一
部領域を示したもので、実際には光導波層２３４は全体
の電気回路基板２３０の一部の領域であっても良い。デ
ュアルＣＰＵ（２３１）構成で、ＣＰＵ間およびＣＰＵ
とメモリ２３２とのアクセスを本発明による光導波装置
を用いて構成している。光配線は、図５のように縦方向
に４層をスタックすると同時に、図７に示すように電気
基板２３０の面内方向にも４つ並列に並べて、４×４で
１６ｂｉｔの構成になっている。メモリとのアクセスは
８ｂｉｔずつとなっている。ＣＰＵの６４ｂｉｔ出力を
１６ｂｉｔにパラレル−シリアル変換して１ｂｉｔあた
り１０Ｇｂｐｓの光伝送を行うことで、６４ｂｉｔパラ
レルに換算して１ｂｉｔあたり２．５ＧＨｚ動作、１チ
ャンネル全体で１６０Ｇｂｐｓ（２０Ｇバイト／ｓｅ
ｃ）のシリアルバス接続が可能である。このような高速
接続にもかかわらず、ＥＭＩノイズの発生は抑えられ、
距離の離れた複数のＣＰＵ間や周辺機器間を直接ネット
ワーク接続するようなマルチＣＰＵシステムを構築する
ことができる。パス幅を１６ｂｉｔとしたがこの限りで
はない。
は、図７に示すようにいままでの実施例による光配線を
用いて、高速シリアルバスで構成したボードを提供する
ものである。いままでの実施例で示した図はボードの一
部領域を示したもので、実際には光導波層２３４は全体
の電気回路基板２３０の一部の領域であっても良い。デ
ュアルＣＰＵ（２３１）構成で、ＣＰＵ間およびＣＰＵ
とメモリ２３２とのアクセスを本発明による光導波装置
を用いて構成している。光配線は、図５のように縦方向
に４層をスタックすると同時に、図７に示すように電気
基板２３０の面内方向にも４つ並列に並べて、４×４で
１６ｂｉｔの構成になっている。メモリとのアクセスは
８ｂｉｔずつとなっている。ＣＰＵの６４ｂｉｔ出力を
１６ｂｉｔにパラレル−シリアル変換して１ｂｉｔあた
り１０Ｇｂｐｓの光伝送を行うことで、６４ｂｉｔパラ
レルに換算して１ｂｉｔあたり２．５ＧＨｚ動作、１チ
ャンネル全体で１６０Ｇｂｐｓ（２０Ｇバイト／ｓｅ
ｃ）のシリアルバス接続が可能である。このような高速
接続にもかかわらず、ＥＭＩノイズの発生は抑えられ、
距離の離れた複数のＣＰＵ間や周辺機器間を直接ネット
ワーク接続するようなマルチＣＰＵシステムを構築する
ことができる。パス幅を１６ｂｉｔとしたがこの限りで
はない。
【００６８】（実施例７）本発明による第７の実施例
は、これをＳｉ集積回路チ素子内部の配線に適用するも
のである。図８は３次元スタック化されたＳｉ集積回路
ベアチップの断面図を示したものである。７０はＳｉ集
積回路（不図示）が表面に形成され、上下配線のための
ビア配線７２も形成されたＳｉ層である。これは、ＣＭ
Ｐ（化学機械研磨）技術により２０μｍ程度まで薄くし
ている。Ｓｉ表面上には高速光配線のための発光素子７
３および受光素子７４がモノリシックに集積化されてい
る。光素子は、Ｓｉ基板上にモノリシック化するため
に、ＳｉＧｅ、Ｓｉ微粒子、β−ＦｅＳｉ２など直接結
晶成長できる材料を用いている。特にβ−ＦｅＳｉ２
は、バンドギャップ電圧が低く（約０．８Ｖ）、発光効
率や吸収係数が高いので適している。
は、これをＳｉ集積回路チ素子内部の配線に適用するも
のである。図８は３次元スタック化されたＳｉ集積回路
ベアチップの断面図を示したものである。７０はＳｉ集
積回路（不図示）が表面に形成され、上下配線のための
ビア配線７２も形成されたＳｉ層である。これは、ＣＭ
Ｐ（化学機械研磨）技術により２０μｍ程度まで薄くし
ている。Ｓｉ表面上には高速光配線のための発光素子７
３および受光素子７４がモノリシックに集積化されてい
る。光素子は、Ｓｉ基板上にモノリシック化するため
に、ＳｉＧｅ、Ｓｉ微粒子、β−ＦｅＳｉ２など直接結
晶成長できる材料を用いている。特にβ−ＦｅＳｉ２
は、バンドギャップ電圧が低く（約０．８Ｖ）、発光効
率や吸収係数が高いので適している。
【００６９】このような光素子には実施例１のようにガ
イド穴を形成して光導波体７５〜７９を挿入し、Ｓｉ層
と交互に積層した任意の光導波層７１と光結合できるよ
うになっている。光結合の方法等は今までの実施例で述
べてきた方法と同じであり、ある特定方向、ブロードキ
ャストを光導波体の先端構造を変えることで選択でき
る。
イド穴を形成して光導波体７５〜７９を挿入し、Ｓｉ層
と交互に積層した任意の光導波層７１と光結合できるよ
うになっている。光結合の方法等は今までの実施例で述
べてきた方法と同じであり、ある特定方向、ブロードキ
ャストを光導波体の先端構造を変えることで選択でき
る。
【００７０】本実施例では、光導波層としてポリマーを
用いたが、無機材料、あるいは空洞にして自由空間光伝
送にしてもよい。
用いたが、無機材料、あるいは空洞にして自由空間光伝
送にしてもよい。
【００７１】今後さらに高速化するＬＳＩにおいては、
内部配線においても金属配線による遅延や寄生容量など
が問題になるため、光配線を混在させた３次元スタック
化で高密度化することが不可欠となる。このような３次
元チップは、次世代のコンピュータ用のＣＰＵや、携帯
機器のＣＰＵとして用いることで、飛躍的な性能向上、
小型化が可能となる。
内部配線においても金属配線による遅延や寄生容量など
が問題になるため、光配線を混在させた３次元スタック
化で高密度化することが不可欠となる。このような３次
元チップは、次世代のコンピュータ用のＣＰＵや、携帯
機器のＣＰＵとして用いることで、飛躍的な性能向上、
小型化が可能となる。
【００７２】
【発明の効果】本発明においては、高速伝送、電磁ノイ
ズ対策等に用いられる光配線において、光導波部材と該
部材を実装する為のガイド穴をあらかじめ設けておくこ
とにより、光接続を容易に行うことができる。
ズ対策等に用いられる光配線において、光導波部材と該
部材を実装する為のガイド穴をあらかじめ設けておくこ
とにより、光接続を容易に行うことができる。
【００７３】また、高速マルチＣＰＵシステムを構築す
る上で、超高速でボード設計の自由度が増すバス配線を
本発明による半導体装置で実現することができる。
る上で、超高速でボード設計の自由度が増すバス配線を
本発明による半導体装置で実現することができる。
【００７４】超高速で動作する小型の３次元ＩＣを光電
融合接続で実現することができ、次世代の小型のコンピ
ュータ、携帯機器を高機能化することができる。
融合接続で実現することができ、次世代の小型のコンピ
ュータ、携帯機器を高機能化することができる。
【図１】本発明に係る電気チップの光ピンの接続方法を
説明する図である。
説明する図である。
【図２】本発明に係る電気チップの実装方法を説明する
図である。
図である。
【図３】本発明に係る電気チップの光ピンの例を示す図
である。
である。
【図４】本発明に係る電気チップの光ピンの例を示す図
である。
である。
【図５】本発明に係る多層光導波層を持つ光電融合基板
に対応した電気チップを説明する図である。
に対応した電気チップを説明する図である。
【図６】本発明に係る水平方向に光結合を行う電気チッ
プを説明する図である。
プを説明する図である。
【図７】本発明に係る電気チップを実装した光電融合基
板の例である。
板の例である。
【図８】本発明に係る光ピンの接続方法を用いた３次元
電気チップの断面図である。
電気チップの断面図である。
【図９】従来例を説明する為の図である。
【図１０】従来例を説明する為の図である。
１ 光ファイバ
２、８３ ポリマ
３、８４ 面型光素子
４ 電極
５、８５ 活性領域
６、８６ ワイヤボンディング
７、８１ 集積回路素子
８ マウント
９、３６ ４５度ミラー
１０ コア
１１ ガイド穴
２０、２８、５１、６０ 電気回路基板
２１、５０、５２、６１、７１、２３４ 光導波層
２２、５６、６７、７２ ビア配線
２３、５５、６６、８０ 配線
２４、５８ 基板ガイド穴
２５、３７、５７、６４ 基板上電極
２６、５３、５４、６２、４０４ 光ピン
２７、５９、６３ リード
２８、６８ 電気チップ
２９、８２ モールド
３０ 金属膜
３１、４２ 光路
３２、２３０ 光電融合基板
３７ 被覆金属膜
４０、５５６，５５７ マイクロミラー
４１ スペーサ
６９ 凸部
７０ Ｓｉ層
７３ 発光素子
７４ 受光素子
７５，７６，７７，７８、７９ 光導波体
２３１ ＣＰＵ
２３２ メモリ
２３３ 電気素子
１０１ 光導波装置
１０２ 多層配線基板
１０３ 電気配線
１０４ 絶縁体
１０６ 接着層
１１１、１１１’ 光導波路
１１１ａ、１１１ｂ 傾斜面
１２１ 受光素子
１３１ 発光素子
１２５，１３５ ＩＣチップ
１５１ 透明基板
１５２ 基板分離層
１９２ 遮光膜
３１０ ＴＢＧＡパッケージ構造
３１２ａ 面発光レーザアレイ
３１２ｂ 面受光素子アレイ
３１２ｃ、３１７ 光入出力面
３１３、３１５ はんだバンプ
３１４ａ テープキャリア
３１４ｃ 電気配線層
３１４ｄ 補強材
３１４ｅ ヒートスプレッダー
３１６ 透明樹脂
３１８ａ、３１８ｂ マイクロレンズ
３１９ 電極パッド
３２０ プリント基板
３２１ａ 出力側多層光導波路
３２１ｂ 入力側多層光導波路
３２２ 多層光導波路端部
３３１ａ 面発光素子からの出射光
３３１ｂ コリメート光
３３１ｃ 収束光
４００ 光電子プリント基板
４０１ 光導波路
４０２ スルーホール
４０３ 光電子デバイス
５０２、５４６、３２３ａ コア
５０３ 基板
５４４、５４５ クラッド
３１１，５４８ Ｓｉ−ＬＳＩ
５５０ 面発光レーザ
５５１ フォトディテクタ
５５４ パッケージ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 31/12 Ｈ０１Ｓ 5/183
Ｈ０１Ｓ 5/022 Ｇ０２Ｂ 6/12 Ｂ
5/183 Ｈ０１Ｌ 23/12 Ｆ
Ｆターム(参考） 2H037 BA04 BA13 BA24 CA07 CA10
CA37 DA04 DA06 DA11
2H047 KA02 KB09 MA05 MA07 QA02
QA05 TA11
5F073 AB17 AB28 BA09 EA29 FA15
FA27
5F089 AA06 AB08 AC07 AC17 CA11
CA12 CA20
Claims (29)
- 【請求項１】 電子回路素子に接続される光素子、及び
該光素子に接続される光導波体を有する半導体装置であ
って、該光素子と該光導波体とを接続するためのガイド
穴を有することを特徴とする半導体装置。 - 【請求項２】 前記ガイド穴を、光感光性あるいは電子
ビーム硬化性を持ちホトリソグラフィでパターニングす
ることで選択的に硬化が可能な材料で形成してあること
を特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記厚膜材料はポリマー化が可能な厚膜
レジストである請求項２記載の半導体装置。 - 【請求項４】 前記厚膜材料あるいは厚膜レジストの厚
さは５μｍから１０００μｍである請求項１または２記
載の半導体装置。 - 【請求項５】 前記厚膜材料あるいは厚膜レジストは、
前記光導波体のサイズより小さく光のみが透過できる穴
を形成した第１層と、該第１層上に形成され該光導波体
を固定するためのガイド穴を形成した第２層から成り、
第１層の厚さで前記光素子と該光導波体の端面の距離を
規定している請求項１から４記載の半導体装置。 - 【請求項６】 前記光素子は、垂直共振器型の面発光レ
ーザであることを特徴とする請求項１乃至５記載の半導
体装置。 - 【請求項７】 前記光素子は、前記電子回路素子として
のＳｉ集積回路素子と同一基板上に形成されたβ−Ｆｅ
Ｓｉ２を少なくとも含むことを特徴とする請求項１乃至
６記載の半導体装置。 - 【請求項８】 前記光導波体表面には電気接続のための
配線が形成されていることを特徴とする請求項１乃至７
記載の半導体装置。 - 【請求項９】 前記光導波体の前記光素子とは反対側の
先端は斜めにカットされて光路変換して光伝送媒体に光
結合が可能となっている請求項１乃至８記載の半導体装
置。 - 【請求項１０】 請求項９記載の光導波体先端にはさら
に金属膜による反射ミラーが形成されていることを特徴
とする半導体装置。 - 【請求項１１】 前記光導波体の光素子とは反対側の先
端は凸形状に加工されて光伝送媒体に光結合が可能とな
っている請求項１乃至８記載の半導体装置。 - 【請求項１２】 前記光導波体はプラスティック光ファ
イバであることを特徴とする請求項１乃至１１記載の半
導体装置。 - 【請求項１３】 前記半導体装置は光伝送媒体とＳｉ層
が積層されたものであって、Ｓｉ層に形成された集積回
路素子の電気信号の一部またはすべてを、同一Ｓｉ層に
形成された光素子および積層された光伝送媒体、光導波
体を用いて光信号で授受を行うことを特徴とする請求項
１乃至１２記載の半導体装置。 - 【請求項１４】 請求項１から１３記載の半導体装置は
光伝送媒体と電気回路基板が一体化された光電融合基板
に実装するための電気チップであって、該電気チップに
は電気接続のための端子と光接続のための前記光導波体
が備えられ、請求項９，１０記載の先端が斜めにカット
された光導波媒体を該光伝送媒体に垂直に挿入して光結
合するように実装されていることを特徴とする光電融合
基板。 - 【請求項１５】 請求項１４記載の光電融合基板には、
該光導波体を挿入して実装するためのガイド穴が形成さ
れていることを特徴とする光電融合基板。 - 【請求項１６】 請求項１４記載の光電融合基板には多
層の光導波層が設けられており、結合するべき光導波層
の位置に合わせて、前記導波体の長さを変えてあること
を特徴とする請求項１４、１５記載の光電融合基板。 - 【請求項１７】 請求項１４の光電融合基板には電気チ
ップを実装する面とは反対側の面に光伝送媒体が一体化
されており、該光伝送媒体との光結合を行うために電気
回路基板を貫く光導波体が備えられていることを特徴と
する光電融合基板。 - 【請求項１８】 請求項１から１３記載の半導体装置は
光伝送媒体と電気回路基板が一体化された光電融合基板
に実装するための電気チップであって、該電気チップに
は電気接続のための端子と光接続のための前記光導波体
が備えられ、該光伝送媒体に対して水平方向に出された
該光導波体によって光結合するように実装されているこ
とを特徴とする光電融合基板。 - 【請求項１９】 請求項１４記載の光電融合基板の光伝
送媒体は２次元スラブ導波路であり、該第２の光導波体
の光結合によってビーム状の光で信号の授受を行うこと
を特徴とする光電融合基板。 - 【請求項２０】 請求項１４記載の光電融合基板の光伝
送媒体は２次元スラブ導波路であり、該光導波体の先端
を円錐コーン状とすることで、ブローキャスト的に該光
伝送媒体の任意の位置との間で光信号の授受を行うこと
を特徴とする光電融合基板。 - 【請求項２１】 上記光伝送媒体を複数積層させるか、
横方向に複数並べるかあるいはそれらを混合させる方法
で、複数のＣＰＵやメモリなどの電気チップ間の多ビッ
ト配線を請求項１４から２０の光電融合基板を用いて高
速光シリアルバス伝送により構成したことを特徴とする
電子機器。 - 【請求項２２】 Ｓｉ集積回路素子、受発光素子および
光結合のための光導波体を集積させた半導体装置の製造
方法であって、該受発光素子は基板面に対して垂直に発
光、もしくは受光する面型素子であり、該面型素子表面
に光感光性あるいは電子ビーム硬化性を持つ厚膜材料を
塗布する工程と、ホトリソグラフィでガイド穴をパター
ニングする工程と、該ガイド穴に該光導波体を挿入して
接着する工程を少なくとも含むことを特徴とする半導体
装置の製造方法。 - 【請求項２３】 請求項１５記載の光電融合基板のガイ
ド穴の製造方法であって、ガイド穴に相当する領域の電
気回路基板表面に金属膜を形成する工程と、その表面に
光伝送媒体を形成する工程と、レーザ照射により該光伝
送媒体に穴加工する工程を含み、該レーザ加工において
該金属膜は加工されないレーザ強度に調整して該光伝送
媒体にガイド穴を形成することを特徴とする光電融合基
板の製造方法。 - 【請求項２４】 少なくとも第１の光導波路部を有する
第１の部材と第２の光導波路部を有する第２の部材とが
積層された基板であって、該第１の光導波路部、及び該
第２の光導波路部に光接続を行うための第１及び第２の
ガイド穴を有し、且つ該第１及び第２のガイド穴の深さ
が同一であることを特徴とする基板。 - 【請求項２５】 請求項２４に記載の基板に設けられた
前記第１及び第２のガイド穴に、互いに長さの異なる第
１及び第２の光導波部材を実装して、該第１の光導波部
材と前記第１の光導波路部を接続し、該第１の光導波部
材と前記第２の光導波路部を接続することを特徴とする
基板の実装方法。 - 【請求項２６】 前記光導波手段は光ピンにより構成さ
れる請求項２５記載の基板の実装方法。 - 【請求項２７】 第１の光素子、該第１の光素子に接続
される第１の光導波手段、第２の光素子、該第２の光素
子に接続される第２の光導波手段を有する半導体装置で
あって、該第１の光導波手段と第２の光導波手段の長さ
が異なることを特徴とする半導体装置。 - 【請求項２８】 前記第１の光素子と前記第１の光導波
手段、及び前記第２の光素子と前記第２の光導波手段は
それぞれガイド穴を用いて接続されている請求項２７記
載の半導体装置。 - 【請求項２９】 請求項１４記載の光伝送媒体は、光感
光性あるいは電子ビーム硬化性を持つ材料で形成され、
前記電気チップとの光接続のためのガイド穴を有する光
電融合基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001324901A JP2003131081A (ja) | 2001-10-23 | 2001-10-23 | 半導体装置、光電融合基板それらの製造方法、およびこれを用いた電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001324901A JP2003131081A (ja) | 2001-10-23 | 2001-10-23 | 半導体装置、光電融合基板それらの製造方法、およびこれを用いた電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003131081A true JP2003131081A (ja) | 2003-05-08 |
Family
ID=19141554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001324901A Pending JP2003131081A (ja) | 2001-10-23 | 2001-10-23 | 半導体装置、光電融合基板それらの製造方法、およびこれを用いた電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003131081A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005274962A (ja) * | 2004-03-24 | 2005-10-06 | Fuji Xerox Co Ltd | 光導波路配線基板及びその製造方法、光導波路配線基板作製用原板並びに光電気混載基板 |
| JP2005286116A (ja) * | 2004-03-30 | 2005-10-13 | Canon Inc | 発光素子装置、及びそれを用いた光導波装置及び光電融合配線基板 |
| JP2006251183A (ja) * | 2005-03-09 | 2006-09-21 | Fuji Xerox Co Ltd | 三次元光導波路および光通信システム |
| WO2006115248A1 (ja) * | 2005-04-25 | 2006-11-02 | Kyocera Corporation | 光結合構造並びに光伝送機能内蔵基板およびその製造方法 |
| JP2006351718A (ja) * | 2005-06-14 | 2006-12-28 | Nec Corp | 光素子及びそれを用いた光モジュール |
| JP2007086367A (ja) * | 2005-09-21 | 2007-04-05 | Ibiden Co Ltd | 光ピン、光ピンコネクタ及び光路変換用モジュール |
| JP2007164110A (ja) * | 2005-12-19 | 2007-06-28 | National Institute Of Advanced Industrial & Technology | 光ｉ／ｏ部作製方法および光集積回路 |
| JP2007334343A (ja) * | 2006-05-18 | 2007-12-27 | Toppan Printing Co Ltd | 光路変換部品の製造方法及び光路変換部品、それを用いた光電気複合基板とその製造方法 |
| JP2008500591A (ja) * | 2004-06-30 | 2008-01-10 | インテル・コーポレーション | 基板の上層部に収容された光導波路を有するオプトエレクトロニクスフリップチップパッケージ |
| JP2008015302A (ja) * | 2006-07-07 | 2008-01-24 | Toppan Printing Co Ltd | 光基板及びその製造方法 |
| US7407595B2 (en) | 2005-03-23 | 2008-08-05 | Fuji Xerox Co., Ltd. | Optical member, manufacturing method of the optical member, waveguide substrate, and photo-electric integrated substrate |
| JP2010107558A (ja) * | 2008-10-28 | 2010-05-13 | Nitto Denko Corp | 光電気混載モジュールの製造方法およびそれによって得られた光電気混載モジュール |
| JP2011064992A (ja) * | 2009-09-18 | 2011-03-31 | Kyocera Corp | 光伝送基板、光伝送モジュールおよび光伝送装置 |
| JP2016156865A (ja) * | 2015-02-23 | 2016-09-01 | 京セラ株式会社 | 光回路基板の製造方法 |
| WO2016162943A1 (ja) * | 2015-04-07 | 2016-10-13 | オリンパス株式会社 | 光電気回路基板 |
-
2001
- 2001-10-23 JP JP2001324901A patent/JP2003131081A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7106921B2 (en) | 2004-03-24 | 2006-09-12 | Fuji Xerox Co., Ltd. | Optical waveguide interconnection board, method of manufacturing the same, precursor for use in manufacturing optical waveguide interconnection board, and photoelectric multifunction board |
| JP2005274962A (ja) * | 2004-03-24 | 2005-10-06 | Fuji Xerox Co Ltd | 光導波路配線基板及びその製造方法、光導波路配線基板作製用原板並びに光電気混載基板 |
| JP2005286116A (ja) * | 2004-03-30 | 2005-10-13 | Canon Inc | 発光素子装置、及びそれを用いた光導波装置及び光電融合配線基板 |
| JP2008500591A (ja) * | 2004-06-30 | 2008-01-10 | インテル・コーポレーション | 基板の上層部に収容された光導波路を有するオプトエレクトロニクスフリップチップパッケージ |
| JP2006251183A (ja) * | 2005-03-09 | 2006-09-21 | Fuji Xerox Co Ltd | 三次元光導波路および光通信システム |
| US7407595B2 (en) | 2005-03-23 | 2008-08-05 | Fuji Xerox Co., Ltd. | Optical member, manufacturing method of the optical member, waveguide substrate, and photo-electric integrated substrate |
| WO2006115248A1 (ja) * | 2005-04-25 | 2006-11-02 | Kyocera Corporation | 光結合構造並びに光伝送機能内蔵基板およびその製造方法 |
| JP2006351718A (ja) * | 2005-06-14 | 2006-12-28 | Nec Corp | 光素子及びそれを用いた光モジュール |
| JP2007086367A (ja) * | 2005-09-21 | 2007-04-05 | Ibiden Co Ltd | 光ピン、光ピンコネクタ及び光路変換用モジュール |
| JP2007164110A (ja) * | 2005-12-19 | 2007-06-28 | National Institute Of Advanced Industrial & Technology | 光ｉ／ｏ部作製方法および光集積回路 |
| JP2007334343A (ja) * | 2006-05-18 | 2007-12-27 | Toppan Printing Co Ltd | 光路変換部品の製造方法及び光路変換部品、それを用いた光電気複合基板とその製造方法 |
| JP2008015302A (ja) * | 2006-07-07 | 2008-01-24 | Toppan Printing Co Ltd | 光基板及びその製造方法 |
| JP4735450B2 (ja) * | 2006-07-07 | 2011-07-27 | 凸版印刷株式会社 | 光基板の製造方法 |
| JP2010107558A (ja) * | 2008-10-28 | 2010-05-13 | Nitto Denko Corp | 光電気混載モジュールの製造方法およびそれによって得られた光電気混載モジュール |
| KR101604489B1 (ko) | 2008-10-28 | 2016-03-17 | 닛토덴코 가부시키가이샤 | 광전기 혼재 모듈의 제조 방법과 이에 의해 얻어진 광전기 혼재 모듈 |
| JP2011064992A (ja) * | 2009-09-18 | 2011-03-31 | Kyocera Corp | 光伝送基板、光伝送モジュールおよび光伝送装置 |
| JP2016156865A (ja) * | 2015-02-23 | 2016-09-01 | 京セラ株式会社 | 光回路基板の製造方法 |
| WO2016162943A1 (ja) * | 2015-04-07 | 2016-10-13 | オリンパス株式会社 | 光電気回路基板 |
| JPWO2016162943A1 (ja) * | 2015-04-07 | 2018-02-01 | オリンパス株式会社 | 光電気回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6330377B1 (en) | Optical transmitting/receiving method and apparatus | |
| KR100460703B1 (ko) | 일체화된 광송수신 모듈과 광도파로를 구비하는 광백플레인 | |
| KR100546856B1 (ko) | 수발광 소자 내장 광전기 혼재(混載) 배선 모듈과 그 제조방법 및 그 실장체 | |
| JP3848210B2 (ja) | 電子回路基板 | |
| US6829398B2 (en) | Optical waveguide apparatus | |
| US20090317035A1 (en) | Optical module,optical transmission system, and fabrication method for optical module | |
| WO2007111236A1 (ja) | 光電気配線板、光通信用デバイス及び光通信用デバイスの製造方法 | |
| JP2003131081A (ja) | 半導体装置、光電融合基板それらの製造方法、およびこれを用いた電子機器 | |
| JP3833131B2 (ja) | 光伝送装置 | |
| JP2003279771A (ja) | 光導波装置、光電融合基板、高速光シリアルバス、及びこれらの製造方法 | |
| EP1723456B1 (en) | System and method for the fabrication of an electro-optical module | |
| JP2001185752A (ja) | 半導体装置とそれを用いた光信号入出力装置 | |
| JP2019184941A (ja) | 光サブアセンブリ及びその製造方法並びに光モジュール | |
| US6879423B2 (en) | Printed circuit board assembly with multi-channel block-type optical devices packaged therein | |
| US6786651B2 (en) | Optical interconnect structure, system and transceiver including the structure, and method of forming the same | |
| JP2003057468A (ja) | 光素子、光導波装置、それらの製造方法、およびそれらを用いた光電気混載基板 | |
| JP2003227951A (ja) | 光導波装置、その製造方法、およびそれを用いた光電気混載基板 | |
| JP2004177521A (ja) | 光電気複合回路基板 | |
| JP4511291B2 (ja) | 光接続装置の製造法及びその光接続装置 | |
| KR20030007311A (ko) | 광도파로가 매몰된 다층 광기판에서 광연결봉을 이용한광연결 구조 | |
| JP2005115190A (ja) | 光電気複合配線基板、積層光導波路構造体 | |
| JP2007187870A (ja) | 光素子の基板埋め込み構造を有する光モジュール | |
| JP2004279620A (ja) | 光集積回路 | |
| US6824313B2 (en) | Optical receiver module | |
| JP4655674B2 (ja) | 光電変換装置及びその製造方法、並びに光導波モジュール及び光情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050628 |