JP2003124380A - 電子部品内蔵モジュールおよびその製造方法 - Google Patents
電子部品内蔵モジュールおよびその製造方法Info
- Publication number
- JP2003124380A JP2003124380A JP2001316408A JP2001316408A JP2003124380A JP 2003124380 A JP2003124380 A JP 2003124380A JP 2001316408 A JP2001316408 A JP 2001316408A JP 2001316408 A JP2001316408 A JP 2001316408A JP 2003124380 A JP2003124380 A JP 2003124380A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating layer
- electronic component
- desired position
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】 本発明は、電子部品内蔵モジュールに関する
もので、良好なインナービアホール接続を実現すること
を目的とするものである。 【解決手段】 上記目的を達成するために、本発明の電
子部品内蔵モジュールは電子部品内蔵モジュールのイン
ナービアホール接続に対して、ブラインドビアホールの
底部に微小穴を形成しておくことで、アスペクト比の高
いビア形状であっても、気泡を噛み込むことなく良好に
導電性ペーストを充填することができる。また、第２の
絶縁層を第１の絶縁層と同種の成分系とすることで、第
２の配線を容易に接続することができ、しかも特性を安
定化させることができるというものである。
もので、良好なインナービアホール接続を実現すること
を目的とするものである。 【解決手段】 上記目的を達成するために、本発明の電
子部品内蔵モジュールは電子部品内蔵モジュールのイン
ナービアホール接続に対して、ブラインドビアホールの
底部に微小穴を形成しておくことで、アスペクト比の高
いビア形状であっても、気泡を噛み込むことなく良好に
導電性ペーストを充填することができる。また、第２の
絶縁層を第１の絶縁層と同種の成分系とすることで、第
２の配線を容易に接続することができ、しかも特性を安
定化させることができるというものである。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば抵抗やコン
デンサやインダクタ等の受動部品、或いは半導体素子等
の能動部品が電気絶縁性基板内部に配置されている電子
部品内蔵モジュールおよびその製造方法に関するもので
ある。
デンサやインダクタ等の受動部品、或いは半導体素子等
の能動部品が電気絶縁性基板内部に配置されている電子
部品内蔵モジュールおよびその製造方法に関するもので
ある。
【０００２】
【従来の技術】近年、電子機器の小型・軽量化に伴い、
プリント配線板の高密度化や実装部品の小型化に対する
要求が厳しくなっている。プリント配線板においては、
配線ルールの縮小により配線板表面と平行な方向につい
て高密度化が図られている。さらに、ビルドアップ工法
を採用して配線を積層させ、任意の層間にビアホールを
形成することにより、配線板表面に垂直な方向での高密
度化も可能となった。
プリント配線板の高密度化や実装部品の小型化に対する
要求が厳しくなっている。プリント配線板においては、
配線ルールの縮小により配線板表面と平行な方向につい
て高密度化が図られている。さらに、ビルドアップ工法
を採用して配線を積層させ、任意の層間にビアホールを
形成することにより、配線板表面に垂直な方向での高密
度化も可能となった。
【０００３】高密度実装のため、チップ部品は１００５
サイズあるいは、さらに小型化された０６０３サイズが
使用されている。一方、半導体パッケージとしては、従
来パッケージの外周に多ピン化されたリードを有するＳ
ＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）
やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の
表面実装デバイスが用いられることが多かった。近年、
半導体パッケージをさらに小型化するため、ＩＣチップ
の能動素子面を基板側に向けたフリップチップ接続によ
り、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）化
が図られている。フリップチップ接続によればベアＩＣ
はリードを用いずに、通常はんだバンプやＡｕスタッド
バンプを介して基板にダイレクトに実装される。
サイズあるいは、さらに小型化された０６０３サイズが
使用されている。一方、半導体パッケージとしては、従
来パッケージの外周に多ピン化されたリードを有するＳ
ＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）
やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の
表面実装デバイスが用いられることが多かった。近年、
半導体パッケージをさらに小型化するため、ＩＣチップ
の能動素子面を基板側に向けたフリップチップ接続によ
り、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）化
が図られている。フリップチップ接続によればベアＩＣ
はリードを用いずに、通常はんだバンプやＡｕスタッド
バンプを介して基板にダイレクトに実装される。
【０００４】上記のフリップチップ実装によれば、ＩＣ
チップの実装が可能な領域は基板表面であり、実装密度
は基板サイズの制限を受けるため、実装密度をさらに飛
躍的に向上させることは困難である。そこで、ＩＣチッ
プを基板の内部に実装して実装密度を上げ、電子機器を
小型化する手段が特開平５−２１１２５６号公報および
特開平６−４５７６３号公報に開示されている。
チップの実装が可能な領域は基板表面であり、実装密度
は基板サイズの制限を受けるため、実装密度をさらに飛
躍的に向上させることは困難である。そこで、ＩＣチッ
プを基板の内部に実装して実装密度を上げ、電子機器を
小型化する手段が特開平５−２１１２５６号公報および
特開平６−４５７６３号公報に開示されている。
【０００５】しかしながら、上記特開平５−２１１２５
６号公報記載の半導体装置、あるいは特開平６−４５７
６３号公報記載の印刷配線板によれば、ＩＣを実装する
ためにキャビティ等を形成しなければならず、工数が非
常に大きく、またプリント配線板の薄型化が困難であ
る。
６号公報記載の半導体装置、あるいは特開平６−４５７
６３号公報記載の印刷配線板によれば、ＩＣを実装する
ためにキャビティ等を形成しなければならず、工数が非
常に大きく、またプリント配線板の薄型化が困難であ
る。
【０００６】上記問題点を解決する手段として特開２０
０１−７７５３６号公報にブラインドビアを用いた電子
部品内蔵モジュールが提案されている。
０１−７７５３６号公報にブラインドビアを用いた電子
部品内蔵モジュールが提案されている。
【０００７】以下図面を参照して従来の電子部品内蔵モ
ジュールの製造方法を説明する。
ジュールの製造方法を説明する。
【０００８】図５（ａ）に示すように、基材１０１に印
刷されたＣｕ配線（図示せず）にＡｕめっきを施し、基
材１０１をＩＣチップ１０３との接続のためのＣｕ電極
１０６およびビアホール接続ランド１０８を形成する。
ビアホール接続ランド１０８の直径は例えば０．２〜
０．５ｍｍとする。その後Ｃｕ電極１０６上にＩＣチッ
プ１０３を実装する。
刷されたＣｕ配線（図示せず）にＡｕめっきを施し、基
材１０１をＩＣチップ１０３との接続のためのＣｕ電極
１０６およびビアホール接続ランド１０８を形成する。
ビアホール接続ランド１０８の直径は例えば０．２〜
０．５ｍｍとする。その後Ｃｕ電極１０６上にＩＣチッ
プ１０３を実装する。
【０００９】次に図５（ｂ）に示すように、低内部応力
で高純度の熱硬化型エポキシ系インキを全面に塗布す
る。その後、例えば１００〜１２０℃で１〜２時間加熱
して樹脂を仮硬化させ、さらに例えば１５０℃で３０分
〜１時間の加熱により樹脂を硬化させる。これにより、
ＩＣチップ１０３上の厚さが３０〜１００μｍである絶
縁性樹脂層１０２が形成される。
で高純度の熱硬化型エポキシ系インキを全面に塗布す
る。その後、例えば１００〜１２０℃で１〜２時間加熱
して樹脂を仮硬化させ、さらに例えば１５０℃で３０分
〜１時間の加熱により樹脂を硬化させる。これにより、
ＩＣチップ１０３上の厚さが３０〜１００μｍである絶
縁性樹脂層１０２が形成される。
【００１０】次に図５（ｃ）に示すように、絶縁性樹脂
層１０２の上層に、１２μｍ厚のＣｕ箔１１０ａを接着
層１０９を介して圧着させる。その後、真空プレス形成
を行う。
層１０２の上層に、１２μｍ厚のＣｕ箔１１０ａを接着
層１０９を介して圧着させる。その後、真空プレス形成
を行う。
【００１１】次に図５（ｄ）に示すように、ビアホール
接続ランド１０８の上部のＣｕ箔１１０ａにエッチング
を行い直径０．１〜０．４ｍｍの窓１１０ｂを形成す
る。窓１１０ｂの直径はビアホール接続ランド１０８の
直径よりもやや小さくなるように設定する。
接続ランド１０８の上部のＣｕ箔１１０ａにエッチング
を行い直径０．１〜０．４ｍｍの窓１１０ｂを形成す
る。窓１１０ｂの直径はビアホール接続ランド１０８の
直径よりもやや小さくなるように設定する。
【００１２】次に図５（ｅ）に示すように、窓１１０ｂ
にレーザ光（図示せず）を照射して、絶縁性樹脂層１０
２にビアホール１１５を形成する。
にレーザ光（図示せず）を照射して、絶縁性樹脂層１０
２にビアホール１１５を形成する。
【００１３】次に図５（ｆ）に示すように、ビアホール
１１５に導電性ペーストを充填してから、例えば１５０
〜１７０℃で２０〜４０分程度加熱して導電性ペースト
を硬化させる。導電性ペーストの充填は、例えばスクリ
ーン印刷、ディスペンサ等により行い、充填後ブラシも
しくはバフ研磨により表面を平滑化する。これにより、
ビアホール１１５内に導電層１１６が形成される。
１１５に導電性ペーストを充填してから、例えば１５０
〜１７０℃で２０〜４０分程度加熱して導電性ペースト
を硬化させる。導電性ペーストの充填は、例えばスクリ
ーン印刷、ディスペンサ等により行い、充填後ブラシも
しくはバフ研磨により表面を平滑化する。これにより、
ビアホール１１５内に導電層１１６が形成される。
【００１４】次に図５（ｇ）に示すように、Ｃｕ箔１１
０ａ及び導電層１１６の上層に、Ｃｕめっきを施し導電
層１１１ａを形成する。
０ａ及び導電層１１６の上層に、Ｃｕめっきを施し導電
層１１１ａを形成する。
【００１５】次に図５（ｈ）に示すように、導電層１１
１ａおよびＣｕ箔１１０ａにエッチングを行い、導電層
１１０、１１１を形成する。
１ａおよびＣｕ箔１１０ａにエッチングを行い、導電層
１１０、１１１を形成する。
【００１６】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、ビアホールはブラインドビアとなるた
め、ビアホール内に導電性ペーストを充填する工程にお
いて、ビアホール接続ランド部分まで完全に導電性ペー
ストを充填することは困難である。さらに上記従来例に
おいては、絶縁性樹脂層でＩＣチップの上部に３０〜１
００μｍの厚さを設けて被覆しているため、ＩＣチップ
の厚さとＩＣチップ実装用のバンプ高さを考慮して考え
ると、絶縁性樹脂層の厚さは４００μｍ以上の厚さとな
るため、形成されたビアホールのアスペクト比は１以上
となる。この時、例えばビアホール径を１００μｍで加
工する場合は、非常に細長い管状のビアホールとなるた
め、導電性ペーストの充填は極めて困難であり、ビアホ
ール接続ランドと導電性ペーストの間に空間ができる。
また、アスペクト比を低くするためにビアホール形状を
４００μｍ以上に大きくすると、配線パターン密度は低
くなり、ＩＣチップを内蔵する効果がなくなる。
来の構成では、ビアホールはブラインドビアとなるた
め、ビアホール内に導電性ペーストを充填する工程にお
いて、ビアホール接続ランド部分まで完全に導電性ペー
ストを充填することは困難である。さらに上記従来例に
おいては、絶縁性樹脂層でＩＣチップの上部に３０〜１
００μｍの厚さを設けて被覆しているため、ＩＣチップ
の厚さとＩＣチップ実装用のバンプ高さを考慮して考え
ると、絶縁性樹脂層の厚さは４００μｍ以上の厚さとな
るため、形成されたビアホールのアスペクト比は１以上
となる。この時、例えばビアホール径を１００μｍで加
工する場合は、非常に細長い管状のビアホールとなるた
め、導電性ペーストの充填は極めて困難であり、ビアホ
ール接続ランドと導電性ペーストの間に空間ができる。
また、アスペクト比を低くするためにビアホール形状を
４００μｍ以上に大きくすると、配線パターン密度は低
くなり、ＩＣチップを内蔵する効果がなくなる。
【００１７】本発明は上記課題を解決するためのもので
あり、アスペクト比の高いブラインドビア内に導電性ペ
ーストを確実に充填することができ、電気的接続を良好
に行うことができるということを目的とするものであ
る。また、絶縁層を無機フィラー含有材料とすること
で、電子回路動作時の発熱に対して効率よく絶縁層を介
して放熱することができるとともに、絶縁層を２層構造
とすることで、特別な接着剤層を使用せずに、無機フィ
ラー含有材料で第２の配線を接続することができるの
で、第１および第２の絶縁層を無機フィラー含有材料で
形成することができるため、安定した電子回路特性を得
ることができるという目的も併せ持つものである。
あり、アスペクト比の高いブラインドビア内に導電性ペ
ーストを確実に充填することができ、電気的接続を良好
に行うことができるということを目的とするものであ
る。また、絶縁層を無機フィラー含有材料とすること
で、電子回路動作時の発熱に対して効率よく絶縁層を介
して放熱することができるとともに、絶縁層を２層構造
とすることで、特別な接着剤層を使用せずに、無機フィ
ラー含有材料で第２の配線を接続することができるの
で、第１および第２の絶縁層を無機フィラー含有材料で
形成することができるため、安定した電子回路特性を得
ることができるという目的も併せ持つものである。
【００１８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電子部品内蔵モジュールは、第１の配線
と、前記第１の配線上に接続する電子部品と、前記第１
の配線と前記電子部品を被う絶縁層と、前記絶縁層上に
形成された第２の配線と、前記第１の配線と前記第２の
配線とを電気的に接続する導電性樹脂硬化物が充填され
たインナービアホールを具備する電子部品内蔵モジュー
ルであって、前記第１の配線の前記インナービアホール
と接続する部分に前記インナービアホールの直径以下の
窪みを形成しているというものである。
に、本発明の電子部品内蔵モジュールは、第１の配線
と、前記第１の配線上に接続する電子部品と、前記第１
の配線と前記電子部品を被う絶縁層と、前記絶縁層上に
形成された第２の配線と、前記第１の配線と前記第２の
配線とを電気的に接続する導電性樹脂硬化物が充填され
たインナービアホールを具備する電子部品内蔵モジュー
ルであって、前記第１の配線の前記インナービアホール
と接続する部分に前記インナービアホールの直径以下の
窪みを形成しているというものである。
【００１９】また、本発明の電子部品内蔵モジュールの
製造方法は、キャリア上に形成された第１の配線上の所
望の位置に電子部品を実装する工程と、前記第１の配線
と前記電子部品を被う第１の絶縁層を形成する工程と、
前記第１の絶縁層の所望の位置にレーザ照射によりブラ
インドビアを加工する工程と、前記ブラインドビア内へ
導電性樹脂を充填する工程と、別工程で貫通孔を形成し
た後貫通孔内に導電性樹脂を充填した第２の絶縁層を前
記第１の絶縁層上の所望の位置に積層する工程と、キャ
リア上に形成された第２の配線を前記第２の配線側が前
記第２の絶縁層上の所望の位置に重なるように積層する
工程と、前記積層体を加熱プレスする工程と、前記加熱
プレス後前記第１の配線及び前記第２の配線から前記キ
ャリアを剥離する工程からなり、前記第１の絶縁層の所
望の位置にレーザ照射によりブラインドビアを加工する
工程において、前記ブラインドビア下部の前記第１の配
線板部分に前記ブラインドビアの直径以下の窪みを同時
に加工するというものである。
製造方法は、キャリア上に形成された第１の配線上の所
望の位置に電子部品を実装する工程と、前記第１の配線
と前記電子部品を被う第１の絶縁層を形成する工程と、
前記第１の絶縁層の所望の位置にレーザ照射によりブラ
インドビアを加工する工程と、前記ブラインドビア内へ
導電性樹脂を充填する工程と、別工程で貫通孔を形成し
た後貫通孔内に導電性樹脂を充填した第２の絶縁層を前
記第１の絶縁層上の所望の位置に積層する工程と、キャ
リア上に形成された第２の配線を前記第２の配線側が前
記第２の絶縁層上の所望の位置に重なるように積層する
工程と、前記積層体を加熱プレスする工程と、前記加熱
プレス後前記第１の配線及び前記第２の配線から前記キ
ャリアを剥離する工程からなり、前記第１の絶縁層の所
望の位置にレーザ照射によりブラインドビアを加工する
工程において、前記ブラインドビア下部の前記第１の配
線板部分に前記ブラインドビアの直径以下の窪みを同時
に加工するというものである。
【００２０】この方法により、電子部品を内蔵した後、
電気的接続を必要とする部分に形成するビアホールにつ
いて、高密度配線を実現するため小径化する場合におい
ても確実にビアホール内に導電性ペーストを充填するこ
とができる。
電気的接続を必要とする部分に形成するビアホールにつ
いて、高密度配線を実現するため小径化する場合におい
ても確実にビアホール内に導電性ペーストを充填するこ
とができる。
【００２１】また、絶縁層を無機フィラー含有材料とす
ることで、電子回路動作時の発熱に対して効率よく絶縁
層を介して放熱することができるとともに、絶縁層を２
層構造とすることで、特別な接着剤層を使用せずに、無
機フィラー含有材料で第２の配線を接続することができ
るので、第１および第２の絶縁層を無機フィラー含有材
料で形成することができるため、安定した電子回路特性
を得ることができる。
ることで、電子回路動作時の発熱に対して効率よく絶縁
層を介して放熱することができるとともに、絶縁層を２
層構造とすることで、特別な接着剤層を使用せずに、無
機フィラー含有材料で第２の配線を接続することができ
るので、第１および第２の絶縁層を無機フィラー含有材
料で形成することができるため、安定した電子回路特性
を得ることができる。
【００２２】
【発明の実施の形態】本発明の請求項１に記載の発明
は、第１の配線と、前記第１の配線上に接続する電子部
品と、前記第１の配線と前記電子部品を被う絶縁層と、
前記絶縁層上に形成された第２の配線と、前記第１の配
線と前記第２の配線とを電気的に接続する導電性ペース
トが充填されたインナービアホールを具備する電子部品
内蔵モジュールであって、前記第１の配線の前記インナ
ービアホールと接続する部分に前記インナービアホール
の直径以下の窪みを形成していることを特徴とする電子
部品内蔵モジュールとしたものであり、導電性ペースト
が効率よくインナービアホール内へ充填され、第１の配
線および第２の配線と良好に電気的接続を行うことがで
きるという作用を有する。
は、第１の配線と、前記第１の配線上に接続する電子部
品と、前記第１の配線と前記電子部品を被う絶縁層と、
前記絶縁層上に形成された第２の配線と、前記第１の配
線と前記第２の配線とを電気的に接続する導電性ペース
トが充填されたインナービアホールを具備する電子部品
内蔵モジュールであって、前記第１の配線の前記インナ
ービアホールと接続する部分に前記インナービアホール
の直径以下の窪みを形成していることを特徴とする電子
部品内蔵モジュールとしたものであり、導電性ペースト
が効率よくインナービアホール内へ充填され、第１の配
線および第２の配線と良好に電気的接続を行うことがで
きるという作用を有する。
【００２３】本発明の請求項２に記載の発明は、前記窪
みが貫通孔であることを特徴とする請求項１記載の電子
部品内蔵モジュールとしたものであり、さらに良好に導
電性ペーストをインナービアホール内に充填することが
できるという作用を有する。
みが貫通孔であることを特徴とする請求項１記載の電子
部品内蔵モジュールとしたものであり、さらに良好に導
電性ペーストをインナービアホール内に充填することが
できるという作用を有する。
【００２４】本発明の請求項３に記載の発明は、前記絶
縁層が第１の絶縁層及び第２の絶縁層の２層構造である
ことを特徴とする請求項１，２記載の電子部品内蔵モジ
ュールとしたものであり、第２の絶縁層により、第１の
絶縁層およびインナービアホール内の導電性ペーストと
第２の配線を良好に接続することができるという作用を
有する。
縁層が第１の絶縁層及び第２の絶縁層の２層構造である
ことを特徴とする請求項１，２記載の電子部品内蔵モジ
ュールとしたものであり、第２の絶縁層により、第１の
絶縁層およびインナービアホール内の導電性ペーストと
第２の配線を良好に接続することができるという作用を
有する。
【００２５】本発明の請求項４に記載の発明は、前記第
１の絶縁層は無機フィラー３０重量％〜９５重量％と熱
硬化性樹脂とを含む混合物であることを特徴とする請求
項３記載の電子部品内蔵モジュールとしたものであり、
電子回路動作時の発熱に対する放熱を良好に行うことが
できるとともに、レーザによるブラインドビア加工時に
も放熱性が良いため加工穴周辺部分への熱的ダメージが
少なく、良好なビア形状を確保することができるという
作用を有する。
１の絶縁層は無機フィラー３０重量％〜９５重量％と熱
硬化性樹脂とを含む混合物であることを特徴とする請求
項３記載の電子部品内蔵モジュールとしたものであり、
電子回路動作時の発熱に対する放熱を良好に行うことが
できるとともに、レーザによるブラインドビア加工時に
も放熱性が良いため加工穴周辺部分への熱的ダメージが
少なく、良好なビア形状を確保することができるという
作用を有する。
【００２６】本発明の請求項５に記載の発明は、前記第
２の絶縁層は無機フィラー７０重量％〜９５重量％と熱
硬化性樹脂とを含む混合物であることを特徴とする請求
項３記載の電子部品内蔵モジュールとしたものであり、
第１の絶縁層と同種の材料系で第２の配線を接続するこ
とができるため、電気的特性を安定化させることができ
るという作用を有する。
２の絶縁層は無機フィラー７０重量％〜９５重量％と熱
硬化性樹脂とを含む混合物であることを特徴とする請求
項３記載の電子部品内蔵モジュールとしたものであり、
第１の絶縁層と同種の材料系で第２の配線を接続するこ
とができるため、電気的特性を安定化させることができ
るという作用を有する。
【００２７】本発明の請求項６に記載の発明は、前記第
１の絶縁層に形成されている前記インナービアホールが
ブラインドビア加工により形成されることを特徴とする
請求項３記載の電子部品内蔵モジュールとしたものであ
り、電子部品を実装し、第１の絶縁層で被覆した後にイ
ンナービアホール形成ができるため、安定したインナー
ビアホールを形成することができるという作用を有す
る。
１の絶縁層に形成されている前記インナービアホールが
ブラインドビア加工により形成されることを特徴とする
請求項３記載の電子部品内蔵モジュールとしたものであ
り、電子部品を実装し、第１の絶縁層で被覆した後にイ
ンナービアホール形成ができるため、安定したインナー
ビアホールを形成することができるという作用を有す
る。
【００２８】本発明の請求項７に記載の発明は、前記第
２の絶縁層に形成されている前記インナービアホールが
貫通ビア加工により形成されていることを特徴とする請
求項３記載の電子部品内蔵モジュールとしたものであ
り、第１の絶縁層と同種の材料系の絶縁層を用いて第２
の配線を転写することが可能となるという作用を有す
る。
２の絶縁層に形成されている前記インナービアホールが
貫通ビア加工により形成されていることを特徴とする請
求項３記載の電子部品内蔵モジュールとしたものであ
り、第１の絶縁層と同種の材料系の絶縁層を用いて第２
の配線を転写することが可能となるという作用を有す
る。
【００２９】本発明の請求項８に記載の発明は、前記ブ
ラインドビア加工はレーザ照射によって行われることを
特徴とする請求項６記載の電子部品内蔵モジュールとし
たものであり、第１の絶縁層の所望の位置に良好に加工
することができるという作用を有する。
ラインドビア加工はレーザ照射によって行われることを
特徴とする請求項６記載の電子部品内蔵モジュールとし
たものであり、第１の絶縁層の所望の位置に良好に加工
することができるという作用を有する。
【００３０】本発明の請求項９に記載の発明は、前記貫
通ビア加工は、ドリル加工、パンチング加工、レーザ照
射のいずれかによって行われることを特徴とする請求項
７記載の電子部品内蔵モジュールとしたものであり、良
好な貫通ビアを形成することができるという作用を有す
る。
通ビア加工は、ドリル加工、パンチング加工、レーザ照
射のいずれかによって行われることを特徴とする請求項
７記載の電子部品内蔵モジュールとしたものであり、良
好な貫通ビアを形成することができるという作用を有す
る。
【００３１】本発明の請求項１０に記載の発明は、キャ
リア上に形成された第１の配線上の所望の位置に電子部
品を実装する工程と、前記第１の配線と前記電子部品を
被う第１の絶縁層を形成する工程と、前記第１の絶縁層
の所望の位置にレーザ照射によりブラインドビアを加工
する工程と、前記ブラインドビア内へ導電性ペーストを
充填する工程と、別工程で貫通孔を形成した後貫通孔内
に導電性ペーストを充填した第２の絶縁層を前記第１の
絶縁層上の所望の位置に積層する工程と、キャリア上に
形成された第２の配線を前記第２の配線側が前記第２の
絶縁層上の所望の位置に重なるように積層する工程と、
前記積層体を加熱プレスする工程と、前記加熱プレス後
前記第１の配線及び前記第２の配線から前記キャリアを
剥離する工程とを具備する電子部品内蔵モジュールの製
造方法としたものであり、貫通孔を形成した後貫通孔内
に導電性ペーストを充填した第２の絶縁層と第２の配線
を前記第１の絶縁層上の所望の位置に積層することで、
第２の配線を絶縁層上に配置することができるととも
に、電気的接続も良好に行うことができるという作用を
有する。
リア上に形成された第１の配線上の所望の位置に電子部
品を実装する工程と、前記第１の配線と前記電子部品を
被う第１の絶縁層を形成する工程と、前記第１の絶縁層
の所望の位置にレーザ照射によりブラインドビアを加工
する工程と、前記ブラインドビア内へ導電性ペーストを
充填する工程と、別工程で貫通孔を形成した後貫通孔内
に導電性ペーストを充填した第２の絶縁層を前記第１の
絶縁層上の所望の位置に積層する工程と、キャリア上に
形成された第２の配線を前記第２の配線側が前記第２の
絶縁層上の所望の位置に重なるように積層する工程と、
前記積層体を加熱プレスする工程と、前記加熱プレス後
前記第１の配線及び前記第２の配線から前記キャリアを
剥離する工程とを具備する電子部品内蔵モジュールの製
造方法としたものであり、貫通孔を形成した後貫通孔内
に導電性ペーストを充填した第２の絶縁層と第２の配線
を前記第１の絶縁層上の所望の位置に積層することで、
第２の配線を絶縁層上に配置することができるととも
に、電気的接続も良好に行うことができるという作用を
有する。
【００３２】本発明の請求項１１に記載の発明は、前記
第１の絶縁層の所望の位置にレーザ照射によりブライン
ドビアを加工する工程において、前記ブラインドビア下
部の前記第１の配線部分に前記ブラインドビアの直径以
下の窪みを同時に加工することを特徴とする請求項１０
記載の電子部品内蔵モジュールの製造方法としたもので
あり、ブラインドビア内に良好に導電性ペーストを充填
することができるという作用を有する。
第１の絶縁層の所望の位置にレーザ照射によりブライン
ドビアを加工する工程において、前記ブラインドビア下
部の前記第１の配線部分に前記ブラインドビアの直径以
下の窪みを同時に加工することを特徴とする請求項１０
記載の電子部品内蔵モジュールの製造方法としたもので
あり、ブラインドビア内に良好に導電性ペーストを充填
することができるという作用を有する。
【００３３】本発明の請求項１２に記載の発明は、キャ
リア上に形成された第１の配線上の所望の位置に電子部
品を実装する工程と、前記第１の配線と前記電子部品を
被う第１の絶縁層を形成する工程と、前記第１の配線を
前記キャリアから剥離する工程と、前記第１の絶縁層の
所望の位置にレーザ照射によりブラインドビアを加工す
る工程と、前記ブラインドビア内へ導電性ペーストを充
填する工程と、別工程で貫通孔を形成した後貫通孔内に
導電性ペーストを充填した第２の絶縁層を前記第１の絶
縁層上の所望の位置に積層する工程と、キャリア上に形
成された第２の配線を前記第２の配線側が前記第２の絶
縁層上の所望の位置に重なるように積層する工程と、前
記積層体を加熱プレスする工程と、前記加熱プレス後前
記第２の配線から前記キャリアを剥離する工程とを具備
する電子部品内蔵モジュールの製造方法において、前記
ブラインドビア下部の前記第１の配線部分に前記ブライ
ンドビアの直径以下の窪みを同時に加工することを特徴
とする電子部品内蔵モジュールの製造方法としたもので
あり、ブラインドビア内に良好に導電性ペーストを充填
することができるという作用を有する。
リア上に形成された第１の配線上の所望の位置に電子部
品を実装する工程と、前記第１の配線と前記電子部品を
被う第１の絶縁層を形成する工程と、前記第１の配線を
前記キャリアから剥離する工程と、前記第１の絶縁層の
所望の位置にレーザ照射によりブラインドビアを加工す
る工程と、前記ブラインドビア内へ導電性ペーストを充
填する工程と、別工程で貫通孔を形成した後貫通孔内に
導電性ペーストを充填した第２の絶縁層を前記第１の絶
縁層上の所望の位置に積層する工程と、キャリア上に形
成された第２の配線を前記第２の配線側が前記第２の絶
縁層上の所望の位置に重なるように積層する工程と、前
記積層体を加熱プレスする工程と、前記加熱プレス後前
記第２の配線から前記キャリアを剥離する工程とを具備
する電子部品内蔵モジュールの製造方法において、前記
ブラインドビア下部の前記第１の配線部分に前記ブライ
ンドビアの直径以下の窪みを同時に加工することを特徴
とする電子部品内蔵モジュールの製造方法としたもので
あり、ブラインドビア内に良好に導電性ペーストを充填
することができるという作用を有する。
【００３４】本発明の請求項１３に記載の発明は、多層
配線板上の所望の位置に電子部品を実装する工程と、前
記電子部品を含む前記多層配線板の前記電子部品を実装
した面を被う第１の絶縁層を形成する工程と、前記第１
の絶縁層の所望の位置にレーザ照射によりブラインドビ
アを加工する工程と、前記ブラインドビア内へ導電性ペ
ーストを充填する工程と、別工程で貫通孔を形成した後
貫通孔内に導電性ペーストを充填した第２の絶縁層を前
記第１の絶縁層上の所望の位置に積層する工程と、キャ
リア上に形成された配線を前記配線側が前記第２の絶縁
層上の所望の位置に重なるように積層する工程と、前記
積層体を加熱プレスする工程と、前記加熱プレス後前記
配線から前記キャリアを剥離する工程とを具備する電子
部品内蔵モジュールの製造方法において、前記ブライン
ドビア下部の前記多層配線板部分に前記ブラインドビア
の直径以下の窪みを同時に加工することを特徴とする電
子部品内蔵モジュールの製造方法としたものであり、ブ
ラインドビア内に良好に導電性ペーストを充填すること
ができるという作用を有する。
配線板上の所望の位置に電子部品を実装する工程と、前
記電子部品を含む前記多層配線板の前記電子部品を実装
した面を被う第１の絶縁層を形成する工程と、前記第１
の絶縁層の所望の位置にレーザ照射によりブラインドビ
アを加工する工程と、前記ブラインドビア内へ導電性ペ
ーストを充填する工程と、別工程で貫通孔を形成した後
貫通孔内に導電性ペーストを充填した第２の絶縁層を前
記第１の絶縁層上の所望の位置に積層する工程と、キャ
リア上に形成された配線を前記配線側が前記第２の絶縁
層上の所望の位置に重なるように積層する工程と、前記
積層体を加熱プレスする工程と、前記加熱プレス後前記
配線から前記キャリアを剥離する工程とを具備する電子
部品内蔵モジュールの製造方法において、前記ブライン
ドビア下部の前記多層配線板部分に前記ブラインドビア
の直径以下の窪みを同時に加工することを特徴とする電
子部品内蔵モジュールの製造方法としたものであり、ブ
ラインドビア内に良好に導電性ペーストを充填すること
ができるという作用を有する。
【００３５】本発明の請求項１４に記載の発明は、前記
窪みが貫通孔であることを特徴とする請求項１１〜１３
記載の電子部品内蔵モジュールの製造方法としたもので
あり、ブラインドビア内に更に良好に導電性ペーストを
充填することができるという作用を有する。
窪みが貫通孔であることを特徴とする請求項１１〜１３
記載の電子部品内蔵モジュールの製造方法としたもので
あり、ブラインドビア内に更に良好に導電性ペーストを
充填することができるという作用を有する。
【００３６】以下、本発明の実施の形態について、図１
から図４を用いて説明する。
から図４を用いて説明する。
【００３７】（実施の形態１）図１は本発明の実施の形
態１における電子部品内蔵モジュールの断面図である。
態１における電子部品内蔵モジュールの断面図である。
【００３８】１は第１の配線で、この第１の配線１の所
望の位置に電子部品としてベアチップＩＣ３が実装され
ている。ＩＣ３はバンプ４を介して第１の配線１と電気
的に接続しており、アンダーフィル５により固定されて
いる。６は第１の絶縁層で、第１の配線１及びＩＣ３を
被覆するように形成されている。７は第１の絶縁層６を
通過して第１の配線１に繋がるインナービアホールで、
このインナービアホール７内には導電性ペースト９が充
填されている。８は、第１の配線１に加工された微小穴
で、この微小穴８によりインナービアホール７内に導電
性ペースト９を充填するときに空気の逃げ穴となって、
良好に充填することができる。１０は第２の絶縁層、１
１は第２の配線、１９は導電性ペーストで、第２の絶縁
層１０により第２の配線１１と第１の絶縁層６は固定さ
れ、導電性ペースト９、１９により第１の配線１と第２
の配線１１は電気的に接続されている。
望の位置に電子部品としてベアチップＩＣ３が実装され
ている。ＩＣ３はバンプ４を介して第１の配線１と電気
的に接続しており、アンダーフィル５により固定されて
いる。６は第１の絶縁層で、第１の配線１及びＩＣ３を
被覆するように形成されている。７は第１の絶縁層６を
通過して第１の配線１に繋がるインナービアホールで、
このインナービアホール７内には導電性ペースト９が充
填されている。８は、第１の配線１に加工された微小穴
で、この微小穴８によりインナービアホール７内に導電
性ペースト９を充填するときに空気の逃げ穴となって、
良好に充填することができる。１０は第２の絶縁層、１
１は第２の配線、１９は導電性ペーストで、第２の絶縁
層１０により第２の配線１１と第１の絶縁層６は固定さ
れ、導電性ペースト９、１９により第１の配線１と第２
の配線１１は電気的に接続されている。
【００３９】次に、本発明の実施の形態１の製造方法を
示す。
示す。
【００４０】図２（ａ）〜（ｇ）は本発明の実施の形態
１における電子部品内蔵モジュールの製造工程断面図で
ある。
１における電子部品内蔵モジュールの製造工程断面図で
ある。
【００４１】まず、図２（ａ）に示すように、キャリア
２上に第１の配線１を形成する。キャリア２上への第１
の配線１の製造方法としては、例えばＣｕやＡｌのよう
な金属箔をキャリア２として用い、その上にＣｕめっき
により第１の配線１を形成したり、また、キャリア２上
の全面にＣｕめっきにより金属膜を形成した後、エッチ
ングにより第１の配線１を形成しても良い。また、その
他の方法としては、キャリア２上にＣｕ箔を貼り合わせ
た後エッチングにより第１の配線１を形成することもで
きる。第１の配線１の膜厚は５〜３５μｍ程度が良い。
２上に第１の配線１を形成する。キャリア２上への第１
の配線１の製造方法としては、例えばＣｕやＡｌのよう
な金属箔をキャリア２として用い、その上にＣｕめっき
により第１の配線１を形成したり、また、キャリア２上
の全面にＣｕめっきにより金属膜を形成した後、エッチ
ングにより第１の配線１を形成しても良い。また、その
他の方法としては、キャリア２上にＣｕ箔を貼り合わせ
た後エッチングにより第１の配線１を形成することもで
きる。第１の配線１の膜厚は５〜３５μｍ程度が良い。
【００４２】次に、図２（ｂ）に示すように、第１の配
線１の所望の位置に電子部品としてＩＣ３を実装する。
ＩＣ３はバンプ４を介して第１の配線１と電気的に導通
しており、アンダーフィル５により所望の位置に固定さ
れている。この時、ＩＣ３の厚さは極力薄い方が望まし
い。例えばＩＣ３を予め５０μｍ程度の厚さまで研磨し
ておいてから、第１の配線１上に実装しても良い。第１
の配線１上に実装してからＩＣ３を研磨しても良い。い
ずれにしても、ＩＣ３の第１の配線１からの高さは、バ
ンプの高さがおよそ１０〜５０μｍ程度あるため、トー
タルで、６０〜２００μｍ程度に薄く加工している方が
望ましい。ただし、ＩＣ３を全く薄くせずに用いること
も可能である。
線１の所望の位置に電子部品としてＩＣ３を実装する。
ＩＣ３はバンプ４を介して第１の配線１と電気的に導通
しており、アンダーフィル５により所望の位置に固定さ
れている。この時、ＩＣ３の厚さは極力薄い方が望まし
い。例えばＩＣ３を予め５０μｍ程度の厚さまで研磨し
ておいてから、第１の配線１上に実装しても良い。第１
の配線１上に実装してからＩＣ３を研磨しても良い。い
ずれにしても、ＩＣ３の第１の配線１からの高さは、バ
ンプの高さがおよそ１０〜５０μｍ程度あるため、トー
タルで、６０〜２００μｍ程度に薄く加工している方が
望ましい。ただし、ＩＣ３を全く薄くせずに用いること
も可能である。
【００４３】次に、図２（ｃ）に示すように、第１の配
線１及びＩＣ３を被覆するように第１の絶縁層６を形成
する。第１の絶縁層６は３０〜９５重量％の無機フィラ
ーと熱硬化性樹脂で構成されている。第１の絶縁層６に
求められる特性は、ＩＣ３を完全に被覆しながら、表面
を平坦に保たなければならず、流動性が良いことが望ま
れる。また、ＩＣ３からの発熱を効率よく放熱すること
も望まれる。更に高周波用途に対しては低誘電率材料で
あることが望まれる。そのため、第１の絶縁層６は無機
フィラーと熱硬化性樹脂との混合物とすることで、上記
要求を満足させることができるものである。また、第１
の絶縁層６の形成方法としては、印刷法、ディスペンス
法、プレス法、ラミネート法等の手段を用いることがで
きる。第１の絶縁層６は第１の配線１及びＩＣ３を被覆
した後、加熱して完全に硬化させておいても良いし、仮
硬化状態で完全には硬化させていない状態でも良い。た
だし、後に行うレーザ加工により樹脂が溶け出さない程
度まで硬化が進んでいなければならない。第１の絶縁層
６の膜厚は、ＩＣ３の上面から２０〜１００μｍ程度の
高さまで被覆しているので、ＩＣ３を薄く研磨した場合
には１５０〜２００μｍ程度とすることが可能である。
また、ＩＣ３を研磨していない場合は、４００〜５００
μｍ程度の膜厚となる。また先にも述べたが、第１の絶
縁層６の表面は平坦化しておくことが重要である。
線１及びＩＣ３を被覆するように第１の絶縁層６を形成
する。第１の絶縁層６は３０〜９５重量％の無機フィラ
ーと熱硬化性樹脂で構成されている。第１の絶縁層６に
求められる特性は、ＩＣ３を完全に被覆しながら、表面
を平坦に保たなければならず、流動性が良いことが望ま
れる。また、ＩＣ３からの発熱を効率よく放熱すること
も望まれる。更に高周波用途に対しては低誘電率材料で
あることが望まれる。そのため、第１の絶縁層６は無機
フィラーと熱硬化性樹脂との混合物とすることで、上記
要求を満足させることができるものである。また、第１
の絶縁層６の形成方法としては、印刷法、ディスペンス
法、プレス法、ラミネート法等の手段を用いることがで
きる。第１の絶縁層６は第１の配線１及びＩＣ３を被覆
した後、加熱して完全に硬化させておいても良いし、仮
硬化状態で完全には硬化させていない状態でも良い。た
だし、後に行うレーザ加工により樹脂が溶け出さない程
度まで硬化が進んでいなければならない。第１の絶縁層
６の膜厚は、ＩＣ３の上面から２０〜１００μｍ程度の
高さまで被覆しているので、ＩＣ３を薄く研磨した場合
には１５０〜２００μｍ程度とすることが可能である。
また、ＩＣ３を研磨していない場合は、４００〜５００
μｍ程度の膜厚となる。また先にも述べたが、第１の絶
縁層６の表面は平坦化しておくことが重要である。
【００４４】次に、図２（ｄ）に示すように、レーザ加
工により被覆した第１の絶縁層６の所定の位置に後にイ
ンナービアホール７となるブラインドビアを１００〜４
００μｍの寸法で加工する。インナービアホール７のサ
イズは小さい方がより配線パターンの高密度化が可能と
なることは言うまでもない。この時、ブラインドビアの
底面にある第１の配線１に対して、ブラインドビア底面
より小さな微小穴８も加工しておくことが重要である。
微小穴８はレーザ加工時の照射エネルギーの調整で容易
に加工することができる。この微小穴８は、第１の配線
１に窪みを付ける程度でも良いが、より大きな効果を得
るために、第１の配線１を貫通させても良い。
工により被覆した第１の絶縁層６の所定の位置に後にイ
ンナービアホール７となるブラインドビアを１００〜４
００μｍの寸法で加工する。インナービアホール７のサ
イズは小さい方がより配線パターンの高密度化が可能と
なることは言うまでもない。この時、ブラインドビアの
底面にある第１の配線１に対して、ブラインドビア底面
より小さな微小穴８も加工しておくことが重要である。
微小穴８はレーザ加工時の照射エネルギーの調整で容易
に加工することができる。この微小穴８は、第１の配線
１に窪みを付ける程度でも良いが、より大きな効果を得
るために、第１の配線１を貫通させても良い。
【００４５】次に、図２（ｅ）に示すように、インナー
ビアホール７へ導電性ペースト９を充填する。導電性ペ
ースト９の充填方法としては、印刷法やディスペンス法
を用いることができる。導電性ペースト９を充填する際
に、インナービアホール７内の気泡が微小穴８へ逃げ込
んでいくため、インナービアホール７内に効率よく充填
することができる。更に、通常インナービアホール７の
開口径と深さの比であるアスペクト比が高い場合は、導
電性ペースト９を充填しても必ずインナービアホール７
の底面に気泡を噛み込んでしまい、導電性ペースト９と
第１の配線１との接続ができないということが起こるの
であるが、微小穴８の存在により、噛み込んでしまった
気泡を微小穴８へ逃がすことができるので、導電性ペー
スト９と第１の配線１との電気的接続を良好に行うこと
ができる。また、導電性ペースト９を充填する方法とし
ては、真空印刷機を用いると更に効率よく充填すること
が可能である。
ビアホール７へ導電性ペースト９を充填する。導電性ペ
ースト９の充填方法としては、印刷法やディスペンス法
を用いることができる。導電性ペースト９を充填する際
に、インナービアホール７内の気泡が微小穴８へ逃げ込
んでいくため、インナービアホール７内に効率よく充填
することができる。更に、通常インナービアホール７の
開口径と深さの比であるアスペクト比が高い場合は、導
電性ペースト９を充填しても必ずインナービアホール７
の底面に気泡を噛み込んでしまい、導電性ペースト９と
第１の配線１との接続ができないということが起こるの
であるが、微小穴８の存在により、噛み込んでしまった
気泡を微小穴８へ逃がすことができるので、導電性ペー
スト９と第１の配線１との電気的接続を良好に行うこと
ができる。また、導電性ペースト９を充填する方法とし
ては、真空印刷機を用いると更に効率よく充填すること
が可能である。
【００４６】次に図２（ｆ）に示すように、別工程（図
示せず）で第２の絶縁層１０に貫通孔を形成し、貫通孔
へ導電性ペースト１９を充填した状態で、第１の絶縁層
６の所望の位置へ積層し、更に第１の配線１と同様の方
法で形成したキャリア１２付き第２の配線１１を所望の
位置へ積層する。第２の絶縁層１０は７０〜９５重量％
の無機フィラーと熱硬化性樹脂の混合物で、第２の熱硬
化性樹脂は硬化前のＢステージ状態で、各層を積層後、
熱プレスを行い熱硬化性樹脂を硬化させ第２の配線１１
と第１の絶縁層６とを固定するとともに、導電性ペース
ト９、１９を介して、第１の配線１と第２の配線１１を
電気的に接続する。また、第２の絶縁層１０は無機フィ
ラー７０〜９５重量％と第１の絶縁層６に対して無機フ
ィラーの含有量より多めに分布させているが、第２の絶
縁層１０は第１の絶縁層６のような流動性を必要とせ
ず、第２の絶縁層１０の硬化時に導電性ペースト１９が
押し流されないように低流動性であることが望ましい。
また、第２の絶縁層１０も第１の絶縁層６と同種の成分
系とすることで、放熱性、誘電率等の特性を安定化させ
ることができる。
示せず）で第２の絶縁層１０に貫通孔を形成し、貫通孔
へ導電性ペースト１９を充填した状態で、第１の絶縁層
６の所望の位置へ積層し、更に第１の配線１と同様の方
法で形成したキャリア１２付き第２の配線１１を所望の
位置へ積層する。第２の絶縁層１０は７０〜９５重量％
の無機フィラーと熱硬化性樹脂の混合物で、第２の熱硬
化性樹脂は硬化前のＢステージ状態で、各層を積層後、
熱プレスを行い熱硬化性樹脂を硬化させ第２の配線１１
と第１の絶縁層６とを固定するとともに、導電性ペース
ト９、１９を介して、第１の配線１と第２の配線１１を
電気的に接続する。また、第２の絶縁層１０は無機フィ
ラー７０〜９５重量％と第１の絶縁層６に対して無機フ
ィラーの含有量より多めに分布させているが、第２の絶
縁層１０は第１の絶縁層６のような流動性を必要とせ
ず、第２の絶縁層１０の硬化時に導電性ペースト１９が
押し流されないように低流動性であることが望ましい。
また、第２の絶縁層１０も第１の絶縁層６と同種の成分
系とすることで、放熱性、誘電率等の特性を安定化させ
ることができる。
【００４７】次に図２（ｇ）に示すように、例えば３〜
１５ＭＰａ、１５０〜２００℃、１〜２時間程度の熱プ
レスにより、第１の絶縁層６、第２の絶縁層１０、導電
性ペースト９、１９を硬化させ、その後キャリア２、１
２を剥離して電子部品内蔵モジュールとすることができ
る。
１５ＭＰａ、１５０〜２００℃、１〜２時間程度の熱プ
レスにより、第１の絶縁層６、第２の絶縁層１０、導電
性ペースト９、１９を硬化させ、その後キャリア２、１
２を剥離して電子部品内蔵モジュールとすることができ
る。
【００４８】本実施の形態においては、以下に示す効果
を有する。
を有する。
【００４９】電子部品内蔵モジュールのインナービアホ
ール接続に対して、ブラインドビアホールの底部に微小
穴を形成しておくことで、アスペクト比の高いビア形状
であっても、気泡を噛み込むことなく良好に導電性ペー
ストを充填することができる。また、第２の絶縁層を第
１の絶縁層と同種の成分系とすることで、第２の配線を
容易に接続することができ、しかも特性を安定化させる
ことができる。
ール接続に対して、ブラインドビアホールの底部に微小
穴を形成しておくことで、アスペクト比の高いビア形状
であっても、気泡を噛み込むことなく良好に導電性ペー
ストを充填することができる。また、第２の絶縁層を第
１の絶縁層と同種の成分系とすることで、第２の配線を
容易に接続することができ、しかも特性を安定化させる
ことができる。
【００５０】（実施の形態２）以下に、本発明の実施の
形態２について説明する。実施の形態１と同一内容につ
いては同一番号を付して説明を省略する。
形態２について説明する。実施の形態１と同一内容につ
いては同一番号を付して説明を省略する。
【００５１】図３は本発明の実施の形態２における電子
部品内蔵モジュールの製造工程断面図である。
部品内蔵モジュールの製造工程断面図である。
【００５２】図３（ａ）〜（ｃ）は実施の形態１と同一
内容である。
内容である。
【００５３】次に、図３（ｄ）に示すように、第１の絶
縁層６を形成した後、キャリア２を剥離する。
縁層６を形成した後、キャリア２を剥離する。
【００５４】次に、図３（ｅ）に示すように、実施の形
態１と同様にブラインドビア加工を行い、同時に、微小
穴８を形成する。
態１と同様にブラインドビア加工を行い、同時に、微小
穴８を形成する。
【００５５】次に、図３（ｆ）に示すように、導電性ペ
ースト９をインナービアホール７へ充填する。この時、
微小穴８の効果により、インナービアホール７は見かけ
上ブラインドビアから貫通ビアとなるため、アスペクト
比の高いビアに対しても、気泡を噛み込むことなく良好
に導電性ペースト９を充填することができる。
ースト９をインナービアホール７へ充填する。この時、
微小穴８の効果により、インナービアホール７は見かけ
上ブラインドビアから貫通ビアとなるため、アスペクト
比の高いビアに対しても、気泡を噛み込むことなく良好
に導電性ペースト９を充填することができる。
【００５６】次に、図３（ｇ）〜（ｈ）に示すように、
実施の形態１と同様に積層、熱プレスを行い電子部品内
蔵モジュールとすることができる。
実施の形態１と同様に積層、熱プレスを行い電子部品内
蔵モジュールとすることができる。
【００５７】本実施の形態においては、以下に示す効果
を有する。
を有する。
【００５８】基本的効果としては、実施の形態１と同様
の効果が得られるとともに、レーザビア加工前に、キャ
リアを第１の配線から剥離しておくことで、ブラインド
ビア形成時に、同時に加工する微小穴を貫通孔とするこ
とができ、そのため、ブラインドビアが、見かけ上貫通
ビアとなるため、導電性ペーストの充填を更に良好に行
うことができる。
の効果が得られるとともに、レーザビア加工前に、キャ
リアを第１の配線から剥離しておくことで、ブラインド
ビア形成時に、同時に加工する微小穴を貫通孔とするこ
とができ、そのため、ブラインドビアが、見かけ上貫通
ビアとなるため、導電性ペーストの充填を更に良好に行
うことができる。
【００５９】（実施の形態３）以下に、本発明の実施の
形態３について説明する。実施の形態１及び２と同一内
容については同一番号を付して説明を省略する。
形態３について説明する。実施の形態１及び２と同一内
容については同一番号を付して説明を省略する。
【００６０】図４は本発明の実施の形態３における電子
部品内蔵モジュールの製造工程断面図である。
部品内蔵モジュールの製造工程断面図である。
【００６１】図４（ａ）は多層配線板の断面図である。
【００６２】次に示す図４（ｂ）〜（ｇ）は実施の形態
１及び２と同一工程で、多層配線板を用いても、電子部
品内蔵モジュールが可能であると言うことを示してい
る。
１及び２と同一工程で、多層配線板を用いても、電子部
品内蔵モジュールが可能であると言うことを示してい
る。
【００６３】本実施の形態においては、以下に示す効果
を有する。
を有する。
【００６４】基本的効果としては、実施の形態１と同様
の効果が得られ、多層配線板を用いても電子部品内蔵モ
ジュールが形成可能である。
の効果が得られ、多層配線板を用いても電子部品内蔵モ
ジュールが形成可能である。
【００６５】
【発明の効果】以上のように本発明によれば、電子部品
内蔵モジュールのインナービアホール接続に対して、ブ
ラインドビアホールの底部に微小穴を形成しておくこと
で、アスペクト比の高いビア形状であっても、気泡を噛
み込むことなく良好に導電性ペーストを充填することが
できる。また、第２の絶縁層を第１の絶縁層と同種の成
分系とすることで、第２の配線を容易に接続することが
でき、しかも特性を安定化させることができる。
内蔵モジュールのインナービアホール接続に対して、ブ
ラインドビアホールの底部に微小穴を形成しておくこと
で、アスペクト比の高いビア形状であっても、気泡を噛
み込むことなく良好に導電性ペーストを充填することが
できる。また、第２の絶縁層を第１の絶縁層と同種の成
分系とすることで、第２の配線を容易に接続することが
でき、しかも特性を安定化させることができる。
【図１】本発明の実施の形態１による電子部品内蔵モジ
ュールの断面図
ュールの断面図
【図２】本発明の実施の形態１による電子部品内蔵モジ
ュールの製造工程断面図
ュールの製造工程断面図
【図３】本発明の実施の形態２による電子部品内蔵モジ
ュールの製造工程断面図
ュールの製造工程断面図
【図４】本発明の実施の形態３による電子部品内蔵モジ
ュールの製造工程断面図
ュールの製造工程断面図
【図５】従来の電子部品内蔵モジュールの製造工程断面
図
図
１ 第１の配線
２ キャリア
３ ＩＣ
４ バンプ
５ アンダーフィル
６ 第１の絶縁層
７ インナービアホール
８ 微小穴
９ 導電性ペースト
１０ 第２の絶縁層
１１ 第２の配線
１２ キャリア
１９ 導電性ペースト
２１ 第１の配線
２２ 多層配線板
２３ 導電性ペースト
１０１ 基板
１０２ 絶縁性樹脂層
１０３ ＩＣチップ
１０６ Ｃｕ電極
１０８ ビアホール接続ランド
１０９ 接着層
１１０ 導電層
１１０ａ Ｃｕ箔
１１０ｂ 窓
１１１ 導電層
１１１ａ 導電層
１１５ ビアホール
１１６ 導電層
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｑ
Ｘ
Ｈ０１Ｌ 23/12 Ｑ
(72)発明者 中谷 誠一
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 5E317 AA24 BB01 BB12 CC22 CC25
CD32 CD34 GG11
5E343 AA02 AA07 AA12 AA39 BB03
BB24 BB28 BB66 DD56 DD63
ER52 GG13
5E346 AA04 AA12 AA15 AA43 AA60
BB01 CC02 CC08 CC32 CC34
DD01 DD33 EE02 EE06 EE08
FF18 FF45 GG15 GG28 GG40
HH07
Claims (14)
- 【請求項１】 第１の配線と、前記第１の配線上に接続
する電子部品と、前記第１の配線と前記電子部品を被う
絶縁層と、前記絶縁層上に形成された第２の配線と、前
記第１の配線と前記第２の配線とを電気的に接続する導
電性ペーストが充填されたインナービアホールを具備す
る電子部品内蔵モジュールであって、前記第１の配線の
前記インナービアホールと接続する部分に前記インナー
ビアホールの直径以下の窪みを形成していることを特徴
とする電子部品内蔵モジュール。 - 【請求項２】 前記窪みが貫通孔であることを特徴とす
る請求項１記載の電子部品内蔵モジュール。 - 【請求項３】 前記絶縁層が第１の絶縁層及び第２の絶
縁層の２層構造であることを特徴とする請求項１または
２記載の電子部品内蔵モジュール。 - 【請求項４】 前記第１の絶縁層は無機フィラー３０重
量％〜９５重量％と熱硬化性樹脂とを含む混合物である
ことを特徴とする請求項３記載の電子部品内蔵モジュー
ル。 - 【請求項５】 前記第２の絶縁層は無機フィラー７０重
量％〜９５重量％と熱硬化性樹脂とを含む混合物である
ことを特徴とする請求項３記載の電子部品内蔵モジュー
ル。 - 【請求項６】 前記第１の絶縁層に形成されている前記
インナービアホールがブラインドビア加工により形成さ
れることを特徴とする請求項３記載の電子部品内蔵モジ
ュール。 - 【請求項７】 前記第２の絶縁層に形成されている前記
インナービアホールが貫通ビア加工により形成されてい
ることを特徴とする請求項３記載の電子部品内蔵モジュ
ール。 - 【請求項８】 前記ブラインドビア加工はレーザ照射に
よって行われることを特徴とする請求項６記載の電子部
品内蔵モジュール。 - 【請求項９】 前記貫通ビア加工は、ドリル加工、パン
チング加工、レーザ照射のいずれかによって行われるこ
とを特徴とする請求項７記載の電子部品内蔵モジュー
ル。 - 【請求項１０】 キャリア上に形成された第１の配線上
の所望の位置に電子部品を実装する工程と、前記第１の
配線と前記電子部品を被う第１の絶縁層を形成する工程
と、前記第１の絶縁層の所望の位置にレーザ照射により
ブラインドビアを加工する工程と、前記ブラインドビア
内へ導電性ペーストを充填する工程と、別工程で貫通孔
を形成した後貫通孔内に導電性ペーストを充填した第２
の絶縁層を前記第１の絶縁層上の所望の位置に積層する
工程と、キャリア上に形成された第２の配線を前記第２
の配線側が前記第２の絶縁層上の所望の位置に重なるよ
うに積層する工程と、前記積層体を加熱プレスする工程
と、前記加熱プレス後前記第１の配線及び前記第２の配
線から前記キャリアを剥離する工程とを具備する電子部
品内蔵モジュールの製造方法。 - 【請求項１１】 前記第１の絶縁層の所望の位置にレー
ザ照射によりブラインドビアを加工する工程において、
前記ブラインドビア下部の前記第１の配線部分に前記ブ
ラインドビアの直径以下の窪みを同時に加工することを
特徴とする請求項１０記載の電子部品内蔵モジュールの
製造方法。 - 【請求項１２】 キャリア上に形成された第１の配線上
の所望の位置に電子部品を実装する工程と、前記第１の
配線と前記電子部品を被う第１の絶縁層を形成する工程
と、前記第１の配線を前記キャリアから剥離する工程
と、前記第１の絶縁層の所望の位置にレーザ照射により
ブラインドビアを加工する工程と、前記ブラインドビア
内へ導電性ペーストを充填する工程と、別工程で貫通孔
を形成した後貫通孔内に導電性ペーストを充填した第２
の絶縁層を前記第１の絶縁層上の所望の位置に積層する
工程と、キャリア上に形成された第２の配線を前記第２
の配線側が前記第２の絶縁層上の所望の位置に重なるよ
うに積層する工程と、前記積層体を加熱プレスする工程
と、前記加熱プレス後前記第２の配線から前記キャリア
を剥離する工程とを具備する電子部品内蔵モジュールの
製造方法において、前記ブラインドビア下部の前記第１
の配線部分に前記ブラインドビアの直径以下の窪みを同
時に加工することを特徴とする電子部品内蔵モジュール
の製造方法。 - 【請求項１３】 多層配線板上の所望の位置に電子部品
を実装する工程と、前記電子部品を含む前記多層配線板
の前記電子部品を実装した面を被う第１の絶縁層を形成
する工程と、前記第１の絶縁層の所望の位置にレーザ照
射によりブラインドビアを加工する工程と、前記ブライ
ンドビア内へ導電性ペーストを充填する工程と、別工程
で貫通孔を形成した後貫通孔内に導電性ペーストを充填
した第２の絶縁層を前記第１の絶縁層上の所望の位置に
積層する工程と、キャリア上に形成された配線を前記配
線側が前記第２の絶縁層上の所望の位置に重なるように
積層する工程と、前記積層体を加熱プレスする工程と、
前記加熱プレス後前記配線から前記キャリアを剥離する
工程とを具備する電子部品内蔵モジュールの製造方法に
おいて、前記ブラインドビア下部の前記多層配線板部分
に前記ブラインドビアの直径以下の窪みを同時に加工す
ることを特徴とする電子部品内蔵モジュールの製造方
法。 - 【請求項１４】 前記窪みが貫通孔であることを特徴と
する請求項１１〜１３のいずれかに記載の電子部品内蔵
モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001316408A JP2003124380A (ja) | 2001-10-15 | 2001-10-15 | 電子部品内蔵モジュールおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001316408A JP2003124380A (ja) | 2001-10-15 | 2001-10-15 | 電子部品内蔵モジュールおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003124380A true JP2003124380A (ja) | 2003-04-25 |
Family
ID=19134430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001316408A Pending JP2003124380A (ja) | 2001-10-15 | 2001-10-15 | 電子部品内蔵モジュールおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003124380A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006311183A (ja) * | 2005-04-28 | 2006-11-09 | Sony Corp | 半導体装置およびその製造方法 |
| JP2007123774A (ja) * | 2005-10-31 | 2007-05-17 | Toshiba Corp | プリント回路板、電子機器、およびプリント回路板の製造方法 |
| JP2008130694A (ja) * | 2006-11-17 | 2008-06-05 | Tdk Corp | 電子部品モジュール |
| JP2008159682A (ja) * | 2006-12-21 | 2008-07-10 | Fujikura Ltd | 多層プリント配線板およびその製造方法 |
| JP2008305976A (ja) * | 2007-06-07 | 2008-12-18 | Kinsus Interconnect Technology Corp | 高密度細線実装構造及びその製造方法 |
| WO2008155957A1 (ja) * | 2007-06-19 | 2008-12-24 | Murata Manufacturing Co., Ltd. | 部品内蔵基板の製造方法および部品内蔵基板 |
| WO2009081853A1 (ja) * | 2007-12-25 | 2009-07-02 | Murata Manufacturing Co., Ltd. | 多層配線基板の製造方法 |
| WO2009119600A1 (ja) * | 2008-03-26 | 2009-10-01 | 株式会社村田製作所 | 配線基板の製造方法及び配線基板 |
| JP2011071450A (ja) * | 2009-09-28 | 2011-04-07 | Murata Mfg Co Ltd | 部品内蔵基板の製造方法 |
| FR2957481A1 (fr) * | 2010-03-10 | 2011-09-16 | Commissariat Energie Atomique | Structure d'interconnexion comprenant des vias borgnes destines a etre metallises |
| JP2012129363A (ja) * | 2010-12-15 | 2012-07-05 | Fujitsu Ltd | 電子部品内蔵基板及びその製造方法 |
| US8890002B2 (en) | 2009-08-24 | 2014-11-18 | Murata Manufacturing Co., Ltd. | Resin multilayer substrate and method for manufacturing the resin multilayer substrate |
-
2001
- 2001-10-15 JP JP2001316408A patent/JP2003124380A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006311183A (ja) * | 2005-04-28 | 2006-11-09 | Sony Corp | 半導体装置およびその製造方法 |
| JP2007123774A (ja) * | 2005-10-31 | 2007-05-17 | Toshiba Corp | プリント回路板、電子機器、およびプリント回路板の製造方法 |
| JP2008130694A (ja) * | 2006-11-17 | 2008-06-05 | Tdk Corp | 電子部品モジュール |
| JP2008159682A (ja) * | 2006-12-21 | 2008-07-10 | Fujikura Ltd | 多層プリント配線板およびその製造方法 |
| JP2008305976A (ja) * | 2007-06-07 | 2008-12-18 | Kinsus Interconnect Technology Corp | 高密度細線実装構造及びその製造方法 |
| JPWO2008155957A1 (ja) * | 2007-06-19 | 2010-08-26 | 株式会社村田製作所 | 部品内蔵基板の製造方法および部品内蔵基板 |
| WO2008155957A1 (ja) * | 2007-06-19 | 2008-12-24 | Murata Manufacturing Co., Ltd. | 部品内蔵基板の製造方法および部品内蔵基板 |
| US20100236698A1 (en) * | 2007-12-25 | 2010-09-23 | Murata Manufacturing Co., Ltd. | Method for manufacturing multilayer wiring substrate |
| CN101911847B (zh) * | 2007-12-25 | 2012-07-18 | 株式会社村田制作所 | 多层配线基板的制造方法 |
| WO2009081853A1 (ja) * | 2007-12-25 | 2009-07-02 | Murata Manufacturing Co., Ltd. | 多層配線基板の製造方法 |
| JP4434315B2 (ja) * | 2007-12-25 | 2010-03-17 | 株式会社村田製作所 | 多層配線基板の製造方法 |
| JPWO2009081853A1 (ja) * | 2007-12-25 | 2011-05-06 | 株式会社村田製作所 | 多層配線基板の製造方法 |
| US8419884B2 (en) | 2007-12-25 | 2013-04-16 | Murata Manufacturing Co., Ltd. | Method for manufacturing multilayer wiring substrate |
| WO2009119600A1 (ja) * | 2008-03-26 | 2009-10-01 | 株式会社村田製作所 | 配線基板の製造方法及び配線基板 |
| JP4748281B2 (ja) * | 2008-03-26 | 2011-08-17 | 株式会社村田製作所 | 配線基板の製造方法及び配線基板 |
| US8890002B2 (en) | 2009-08-24 | 2014-11-18 | Murata Manufacturing Co., Ltd. | Resin multilayer substrate and method for manufacturing the resin multilayer substrate |
| JP2011071450A (ja) * | 2009-09-28 | 2011-04-07 | Murata Mfg Co Ltd | 部品内蔵基板の製造方法 |
| US8482130B2 (en) | 2010-03-10 | 2013-07-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Interconnect structure comprising blind vias intended to be metalized |
| FR2957481A1 (fr) * | 2010-03-10 | 2011-09-16 | Commissariat Energie Atomique | Structure d'interconnexion comprenant des vias borgnes destines a etre metallises |
| EP2365743A3 (fr) * | 2010-03-10 | 2016-03-23 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Structure d'interconnexion comprenant des vias borgnes destines a etre metallises |
| JP2012129363A (ja) * | 2010-12-15 | 2012-07-05 | Fujitsu Ltd | 電子部品内蔵基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3813402B2 (ja) | 半導体装置の製造方法 | |
| TWI436717B (zh) | 可內設功能元件之電路板及其製造方法 | |
| TWI278048B (en) | Semiconductor device and its manufacturing method | |
| JP4093186B2 (ja) | 半導体装置の製造方法 | |
| US20240006325A1 (en) | Method of fabricating a semiconductor package | |
| JP6687343B2 (ja) | 埋め込み型半導体デバイスパッケージのための電気的相互接続構造体およびその製造方法 | |
| US7888174B2 (en) | Embedded chip package process | |
| US7619317B2 (en) | Carrier structure for semiconductor chip and method for manufacturing the same | |
| US20080150164A1 (en) | Carrier structure embedded with semiconductor chips and method for manufacturing the same | |
| JP4024188B2 (ja) | 半導体チップ内蔵配線板の製造方法 | |
| JP2001257288A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP2006173232A (ja) | 半導体装置およびその製造方法 | |
| US8581421B2 (en) | Semiconductor package manufacturing method and semiconductor package | |
| US11139230B2 (en) | Flip-chip package substrate and method for preparing the same | |
| JP7202785B2 (ja) | 配線基板及び配線基板の製造方法 | |
| US8058723B2 (en) | Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof | |
| JP3691995B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JP2003124380A (ja) | 電子部品内蔵モジュールおよびその製造方法 | |
| JP2005019938A (ja) | 半導体装置およびその製造方法 | |
| WO2010067508A1 (ja) | 多層基板およびその製造方法 | |
| JP4438389B2 (ja) | 半導体装置の製造方法 | |
| JP3926736B2 (ja) | 配線基板及びその製造方法並びに半導体装置 | |
| JP2001077536A (ja) | 電子回路内蔵プリント配線板およびその製造方法 | |
| JP2006173234A (ja) | 半導体装置およびその製造方法 | |
| CN215266272U (zh) | 基于铜箔载板的高散热板级扇出封装结构 |