JP2003188290A5 - - Google Patents

Claims (17)

1. 主表面を有する第１導電型の半導体基板と、
   前記半導体基板の主表面に間隔をあけて形成された第２導電型の第１と第２不純物拡散層と、
   前記第１と第２不純物拡散層間の領域上に第１絶縁膜を介して形成されたフローティングゲートと、
   前記フローティングゲートと隣接して前記第１と第２不純物拡散層間の領域上に第２絶縁膜を介して形成されたアクセスゲートと、
   前記フローティングゲート上に第３絶縁膜を介して形成されたコントロールゲートと、
   前記第２不純物拡散層を挟んで前記アクセスゲートと隣り合う位置に設けられた他のアクセスゲートと、
   を備えた、不揮発性半導体記憶装置。
2. 前記アクセスゲートと前記他のアクセスゲートとは、前記第２不純物拡散層と部分的に重なり、
   前記第２不純物拡散層は、前記アクセスゲートおよび前記他のアクセスゲートに対し自己整合的に形成される、請求項１に記載の不揮発性半導体記憶装置。
3. 主表面を有する第１導電型の半導体基板と、
   前記半導体基板の主表面に間隔をあけて形成された第２導電型の第１と第２不純物拡散層と、
   前記第１と第２不純物拡散層間の領域上に第１絶縁膜を介して形成されたフローティングゲートと、
   前記フローティングゲートと隣接して前記第１と第２不純物拡散層間の領域上に第２絶縁膜を介して形成されたアクセスゲートと、
   前記フローティングゲート上に第３絶縁膜を介して形成されたコントロールゲートと、
   前記第１不純物拡散層を挟んで前記フローティングゲートと隣り合う位置に設けられた他のフローティングゲートと、
   前記他のフローティングゲート上に第４絶縁膜を介して形成された他のコントロールゲートと、
   を備えた、不揮発性半導体記憶装置。
4. 前記フローティングゲートと前記他のフローティングゲートとは、前記第１不純物拡散層と部分的に重なり、
   前記第１不純物拡散層は、前記フローティングゲートと前記他のフローティングゲートに対し自己整合的に形成される、請求項３に記載の不揮発性半導体記憶装置。
5. 主表面を有する第１導電型の半導体基板と、
   前記半導体基板の主表面に間隔をあけて形成された第２導電型の第１と第２不純物拡散層と、
   前記第１と第２不純物拡散層間の領域上に第１絶縁膜を介して形成されたフローティングゲートと、
   前記フローティングゲートと隣接して前記第１と第２不純物拡散層間の領域上に第２絶縁膜を介して形成され、サイドウォール形状を有するアクセスゲートと、
   前記フローティングゲート上に第３絶縁膜を介して形成されたコントロールゲートと、を備えた、不揮発性半導体記憶装置。
6. 前記第１不純物拡散層を挟んで前記フローティングゲートと隣り合う位置に設けられた他のフローティングゲートと、
   前記第２不純物拡散層を挟んで前記アクセスゲートと隣り合う位置に設けられ、サイドウォール形状を有する他のアクセスゲートとを備え、
   前記第１不純物拡散層は、前記フローティングゲートおよび前記他のフローティングゲートと部分的に重なり、
   前記第２不純物拡散層は、前記アクセスゲートおよび前記他のアクセスゲートと部分的に重なる、請求項５に記載の不揮発性半導体記憶装置。
7. 前記フローティングゲートへの電子の注入を行う際に、前記第２不純物拡散層がソースとなり、前記第１不純物拡散層がドレインとなる、請求項１から請求項６のいずれかに記載の不揮発性半導体記憶装置。
8. 読出し動作の際に、前記第２不純物拡散層がドレインとなり、前記第１不純物拡散層がソースとなる、請求項１から請求項６のいずれかに記載の不揮発性半導体記憶装置。
9. 前記フローティングゲートから電子を引き抜く際に、前記第１と第２不純物拡散層および前記半導体基板の電位よりも前記コントロールゲートの電位を低くする、請求項１から請求項６のいずれかに記載の不揮発性半導体記憶装置。
10. 前記フローティングゲートから電子を引き抜く際に、前記第１と第２不純物拡散層および前記半導体基板の電位よりも前記アクセスゲートの電位を低くする、請求項９に記載の不揮発性半導体記憶装置。
11. 第１導電型の半導体基板の主表面上に第１絶縁膜を介して複数の第１導電膜パターンを形成する工程と、
    前記第１導電膜パターンをマスクとして前記第１導電膜パターン間に第２導電型の第１不純物拡散層を形成する工程と、
    前記第１導電膜パターンに対し前記第１不純物拡散層と反対側に第２絶縁膜を介して複数の第２導電膜パターンを形成する工程と、
    前記第２導電膜パターンをマスクとして前記第２導電膜パターン間に第２導電型の第２不純物拡散層を形成する工程と、
    を備えた、不揮発性半導体記憶装置の製造方法。
12. 前記第１および第２不純物拡散層の形成工程は、前記主表面に対し垂直方向から前記第２導電型の不純物を前記主表面に注入する工程を含む、請求項１１に記載の不揮発性半導体記憶装置の製造方法。
13. 前記第２導電膜パターンの形成工程は、
    前記第１導電膜パターンを覆うように前記第２絶縁膜を形成する工程と、
    前記第２絶縁膜上に導電膜を形成する工程と、
    前記導電膜をエッチバックすることにより、前記第１導電膜パターンの側壁上に前記導電膜を残す工程と、
    前記第１導電膜パターンの一方の側壁上に形成された前記導電膜を除去する工程とを含む、請求項１１または請求項１２に記載の不揮発性半導体記憶装置の製造方法。
14. 前記第１不純物拡散層の形成工程は、隣り合う前記第１導電膜パターンに対し自己整合的に前記第１不純物拡散層を形成する工程を含み、
    前記第２不純物拡散層の形成工程は、隣り合う前記第２導電膜パターンに対し自己整合的に前記第２不純物拡散層を形成する工程を含む、請求項１１から請求項１３のいずれかに記載の不揮発性半導体記憶装置の製造方法。
15. 前記第１導電膜パターンの形成工程は、隣り合う前記第１導電膜パターン間の間隔が異なるように前記第１導電膜パターンを形成する工程を含み、
    前記第１不純物拡散層の形成工程は、前記第１導電膜パターン間の間隔が相対的に狭い領域に前記第１不純物拡散層を形成する工程を含み、
    前記第２導電膜パターンの形成工程は、前記第１導電膜パターン間の間隔が相対的に広い領域上に前記第２導電膜パターンを形成する工程を含む、請求項１１から請求項１４のいずれかに記載の不揮発性半導体記憶装置の製造方法。
16. 主表面を有する第１導電型の半導体基板と、
    前記半導体基板の主表面に形成された第２導電型の不純物拡散層と、
    前記不純物拡散層と隣合う領域上に第１絶縁膜を介して形成されたフローティングゲートと、
    前記フローティングゲートと隣合う領域上に第２絶縁膜を介して形成されたアクセスゲートと、
    前記フローティングゲート上に第３絶縁膜を介して形成されたコントロールゲートと、
    前記不純物拡散層を挟んで前記フローティングゲートと隣り合う位置に設けられた他のフローティングゲートと、
    前記他のフローティングゲート上に第４絶縁膜を介して形成された他のコントロールゲートと、
    を備えた、不揮発性半導体記憶装置。
17. 主表面を有する第１導電型の半導体基板と、
    前記半導体基板の主表面に形成された第２導電型の不純物拡散層と、
    前記不純物拡散層と隣合う領域上に第１絶縁膜を介して形成されたフローティングゲートと、
    前記フローティングゲートと隣合う領域上に第２絶縁膜を介して形成され、サイドウォール形状を有するアクセスゲートと、
    前記フローティングゲート上に第３絶縁膜を介して形成されたコントロールゲートと、
    を備えた、不揮発性半導体記憶装置。