JP2003046878A

JP2003046878A - タイミング信号発生装置

Info

Publication number: JP2003046878A
Application number: JP2001230424A
Authority: JP
Inventors: Ryuichi Yoshihara; 龍一吉原
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-07-30
Filing date: 2001-07-30
Publication date: 2003-02-14

Abstract

(57)【要約】【課題】画素数の異なる複数種類のＣＣＤに対して各
種タイミング信号を供給することができ、また、各種類
のＣＣＤへの対応を容易にする。【解決手段】タイミング発生器10は、電荷読み出しパ
ルスSGを生成するSGパルスデコーダ36と、垂直転送パル
スV1〜V3を生成する垂直転送パルスデコーダ39と、水平
転送パルスH1,H2を生成する水平転送パルス生成部32
と、クランプパルスCPOBを生成するCPOBパルスデコーダ
38と、基本クロックCLをカウントするカウンタ33と、上
記各パルスの開始エッジ及び終了エッジのタイミングを
示すカウント値をＣＣＤの画素サイズ毎に格納している
設定テーブル41とを備える。設定テーブル41内の設定値
は、本発生器10が適用されるＣＣＤの種類に応じて切り
換え設定がされる。また、クランプパルスCPOBの開始エ
ッジ及び終了エッジ並びに電荷読み出しパルスSGの開始
エッジのタイミングを示す設定値は、ＣＣＤの種類に関
わらず共通値とされている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＣＤ（Chage Co
upled Device）イメージセンサに必要なタイミング信
号、並びに、ＣＣＤイメージセンサから出力された画像
信号を処理する際に必要なタイミング信号を発生するタ
イミング信号発生装置に関するものである。

【０００２】

【従来の技術】従来より、ＣＣＤイメージセンサ、この
ＣＣＤイメージセンサから読み出された画像信号を処理
する信号処理回路に対して、各種のタイミング信号を供
給するタイミング信号発生装置が知られている。

【０００３】このようなタイミング信号発生装置は、例
えば、フォトレジスタから垂直転送レジスタへの電荷転
送タイミングを示す電荷読み出しパルス、フォトレジス
タ内の残存電荷を掃き捨てるタイミングを示す電荷掃き
捨てパルス、垂直転送レジスタを駆動するタイミングを
示す垂直転送パルス、水平転送レジスタを駆動するタイ
ミングを示す水平転送パルス、相関二重サンプリングの
為のサンプリングタイミングを示すサンプリングパル
ス、クランプ処理に用いられる黒レベルタイミングを示
すクランプパルス、映像同期信号等の各種のタイミング
信号を発生する。

【０００４】

【発明が解決しようとする課題】ところで、ＣＣＤイメ
ージセンサ等に必要とされるタイミング信号は、そのＣ
ＣＤイメージセンサの画素サイズ等によって、発生タイ
ミングが異なる。例えば、画素サイズの規格として、例
えば、ＶＧＡ（Video Graphics Array）、ＳＶＧＡ（Su
per VGA）、ＸＧＡ（eXtended Graphics Array）、ＳＸ
ＧＡ（Super XGA）といったものがあるが、それぞれの
規格によって必要とされるタイミングは異なる。

【０００５】そのため、これまではＣＣＤイメージセン
サの画像サイズ等毎に、それぞれタイミング信号発生装
置を作成しなければならなかった。

【０００６】本発明は、このような実情を鑑みてなされ
たものであり、画素数の異なる複数種類の固体撮像素子
に対して各種タイミング信号を供給することができ、ま
た、各種類の固体撮像素子への対応を容易に行うことが
できるタイミング信号発生装置を提供することを目的と
する。

【０００７】

【課題を解決するための手段】本発明にかかるタイミン
グ信号発生装置は、水平垂直方向に二次元配列され、入
力光を電荷に変換する複数のフォトセンサと、上記フォ
トセンサの垂直方向の配列数に対応した数の内部レジス
タからなり、各上記内部レジスタに対して対応するフォ
トセンサから電荷が転送され、その電荷を垂直方向に１
画素ずつ順次転送する、上記フォトセンサの水平方向の
配列数に対応した数の垂直電荷転送部と、上記フォトセ
ンサの水平方向の配列数に対応した数の内部レジスタか
らなり、対応する位置の上記垂直電荷転送部の垂直方向
の終端部分の内部レジスタの電荷が各上記内部レジスタ
に対して転送され、その電荷を水平方向に１画素ずつ順
次転送する水平電荷転送部とを備えた固体撮像素子に対
するタイミング信号、並びに、この固体撮像素子から読
み出された画像信号の信号処理装置に対するタイミング
信号を発生する。

【０００８】さらに、本タイミング信号発生装置は、上
記フォトセンサの電荷を上記垂直電荷転送部の各内部レ
ジスタに転送するための駆動信号である電荷読み出しパ
ルスを生成する電荷読み出しパルス生成部と、上記垂直
電荷転送部の各内部レジスタの電荷を垂直方向に１画素
ずつ転送するとともに、上記垂直電荷転送部の終端部分
の内部レジスタの電荷を上記水平電荷転送部の内部レジ
スタに転送するための駆動信号である垂直転送パルスを
生成する垂直転送パルス生成部と、上記水平電荷転送部
の各内部レジスタの電荷を水平方向に１画素ずつ転送す
るための駆動信号である水平転送パルスを生成する水平
転送パルス生成部と、入力光が遮蔽された状態のフォト
センサの画素の位置を示すタイミングであって固体撮像
素子から出力された画像信号に対するクランプ処理の基
準画素の位置となるタイミングを示すクランプパルスを
生成するクランプパルス生成部と、上記固体撮像素子の
水平電荷転送部の終端部分の内部レジスタから１画素毎
で電荷量を読み出す際における読み出し速度に応じて設
定された基本クロックが入力され、この基本クロックを
カウントするカウンタと、上記電荷読み出しパルスの開
始エッジ及び終了エッジのタイミングを示す上記カウン
タのカウント値、上記垂直転送パルスの開始エッジ及び
終了エッジのタイミングを示す上記カウンタのカウント
値、上記水平転送パルスの発生開始位置及び発生終了位
置のタイミングを示す上記カウンタのカウント値、上記
クランプパルスの開始エッジ及び終了エッジのタイミン
グを示すカウンタのカウント値が、当該装置の制御対象
となる固体撮像装置の種類毎に設定された設定テーブル
とを備える。

【０００９】上記タイミング信号発生装置の上記垂直転
送パルス発生部、上記電荷読み出しパルス生成部及び上
記クランプパルス生成部は、制御対象となる固体撮像装
置の種類に応じて上記カウント値を切り換え設定し、設
定された上記カウント値を参照して各パルスの開始エッ
ジ及び終了エッジを制御し、上記水平転送パルス生成部
は、上記基本クロックに同期した周波数のパルスを発生
するとともに、制御対象となる固体撮像装置の種類に応
じて上記カウント値を切り換え設定し、設定された上記
カウント値を参照してパルスの発生開始位置及び終了位
置を制御する。

【００１０】上記タイミング信号発生装置では、基本ク
ロックのカウント値に基づき各種タイミング信号が制御
され、このカウント値が制御対象となる固体撮像装置毎
に切り換え設定される。

【００１１】また、本発明にかかるタイミング信号発生
装置は、上記クランプパルスの開始エッジ及び終了位エ
ッジを示すカウント値、並びに、上記電荷読み出しパル
スの開始エッジを示すカウント値が、固体撮像素子の種
類に関わらず、同一として上記設定テーブルに設定され
ている。

【００１２】

【発明の実施の形態】本発明の実施の形態として、ＣＣ
Ｄイメージセンサを用いたデジタルカメラ装置に適用さ
れるタイミング信号発生器について説明をする。本実施
の形態のタイミング発生装置は、ＣＣＤイメージセンサ
並びにその後段の信号処理回路に必要となる各種のタイ
ミング信号を発生するものである。さらに、このタイミ
ング信号発生器は、画素サイズの異なる複数種類のＣＣ
Ｄイメージセンサに対応が可能である。すなわち、画像
信号の画素サイズの仕様が異なる複数種類のデジタルカ
メラ装置に対して、共通部品として用いることができ
る。ここでは、ＶＧＡ（６４０×４８０ドット）、ＳＶ
ＧＡ（８００×６００ドット）、ＸＧＡ（１０２４×７
６８ドット）、ＳＸＧＡ（１２８０×１０２４ドット）
の４種類の画素サイズのＣＣＤイメージセンサに対応可
能なタイミング信号発生器について説明をする。

【００１３】まず、デジタルカメラ装置の全体構成につ
いて説明をする。図１に、ビデオカメラ装置１のブロッ
ク構成図を示す。

【００１４】ビデオカメラ装置１は、撮像レンズ２と、
ＣＣＤ固体撮像素子（ＣＣＤイメージセンサ）３と、Ｃ
ＤＳ（Correlated Double Sampling）回路４と、アナロ
グ信号処理回路５と、アナログ／デジタル変換回路（Ａ
／Ｄコンバータ）６と、デジタル信号処理回路７と、タ
イミング信号発生器１０とを備えている。

【００１５】ビデオカメラ装置１によって撮影を行う
と、被写体からの光が撮像レンズ２に入射される。撮像
レンズ２からの光は、ＣＣＤイメージセンサ３に入射さ
れ、ＣＣＤイメージセンサ３はその光を電気信号に変換
し出力する。ＣＣＤイメージセンサ３から出力された信
号は、ＣＤＳ回路４に供給される。ＣＤＳ回路４は、入
力信号に対して相関二重サンプリング処理を施し、アナ
ログ映像信号を生成する。このアナログ映像信号は、ア
ナログ信号処理回路５に供給される。アナログ信号処理
回路５は、アナログ映像信号を所定のレベルに増幅し、
クランプ処理、白／黒バランス調整、白／黒シェーディ
ング補正、フレア補正などの各種アナログ信号処理を行
う。アナログ信号処理回路５から出力されたアナログ映
像信号は、Ａ／Ｄコンバータ６に供給される。Ａ／Ｄコ
ンバータ６は、アナログの映像信号を所定のサンプリン
グレートでサンプリングして、デジタルの映像信号に変
換する。Ａ／Ｄコンバータ６から出力されたデジタル映
像信号は、デジタル信号処理回路７に供給される。デジ
タル信号処理回路７は、例えば、ニー処理、ガンマ補正
処理、白／黒クリップ処理等のデジタル処理を行い、処
理したデータを、例えば、デジタルビデオデータとして
出力する。

【００１６】タイミング信号発生器１０は、ＣＣＤイメ
ージセンサ３の駆動に必要となる電荷読み出しパルスＳ
Ｇ、電荷掃き捨てパルスＳＵＢ、垂直転送パルスＶ１〜
Ｖ３、水平転送パルスＨ１，Ｈ２，ＲＧ、ＣＤＳ回路４
の相関二重サンプリングタイミングを示す２つの相関二
重サンプリングパルスＳＨＰ，ＳＨＤ、撮影した画像信
号の同期信号ＳＹＮＣ，垂直同期パルスＶＤ，水平同期
パルスＨＤ、アナログ信号処理回路５でのクランプ処理
用の黒レベル位置を示すクランプパルスＣＰＯＢを発生
する。電荷読み出しパルスＳＧ、電荷掃き捨てパルスＳ
ＵＢ、垂直転送パルスＶ１〜Ｖ３及び水平転送パルスＨ
１，Ｈ２は、ＣＣＤイメージセンサ３に供給される。相
関二重サンプリングパルスＳＨＰ，ＳＨＤは、ＳＤＳ回
路４に供給される。クランプパルスＣＰＯＢは、アナロ
グ信号処理回路５内のクランプ回路に供給される。同期
信号ＳＹＮＣ、水平同期パルスＶＤ、水平同期パルスＨ
Ｄは、アナログ信号処理回路５及びデジタル信号処理回
路７に供給される。

【００１７】つぎに、ＣＣＤイメージセンサ３の回路構
成例とその動作タイミングについて説明する。

【００１８】ＣＣＤイメージセンサ３としては、例え
ば、いわゆるインタライントランスファ型のＣＣＤイメ
ージセンサが用いられる。図２に、インタライントラン
スファ型のＣＣＤイメージセンサの一般的な回路構成例
を示す。

【００１９】インタライン型のＣＣＤイメージセンサ
は、図２に示すように、ｍ×ｎ個のフォトセンサ１１
（１１−（１，１）〜１１−（ｍ，ｎ）））と、ｍ本の
垂直転送レジスタ１２（１２−１〜１２−ｍ）と、水平
転送レジスタ１３と、出力ドライバ１４と、リセットゲ
ート１５とを有している。

【００２０】各フォトセンサ１１（１１−（１，１）〜
１１−（ｍ，ｎ）））は、水平方向がｍ個×垂直方向が
ｎ個（ｍ×ｎ）のマトリクス状に２次元配列されて設け
られている。フォトセンサ１１により形成されたマトリ
クス状の領域には、レンズ２から撮像する画角内の入力
光が照射される。各フォトセンサ１１は、撮像領域の画
角内における各画素位置での入力光を電荷量に変換す
る。すなわち、これらの各フォトセンサ１１により、ｍ
×ｎ画素から構成された１画面分の画像信号を生成する
ことができる。なお、フォトセンサ１１の配列の方式
は、図２に示すような直交配列でもよいし、千鳥格子状
に配列してもよい。また、水平、垂直方向のセンサ数
は、ＣＣＤイメージセンサ自体の画素サイズの仕様によ
り異なる。

【００２１】各垂直転送レジスタ１２（１２−１〜１２
−ｍ）は、少なくともフォトセンサ１１の垂直方向の配
列数（ｎ個）の電荷蓄積及び転送用の内部レジスタから
構成されている。これらの内部レジスタは、上記二次元
配列における垂直方向に直列に配列されており、これら
の内部レジスタが自己が蓄積している電荷を垂直方向に
順番に次の内部レジスタへ転送していく。また、各垂直
転送レジスタ１２は、フォトセンサとフォトセンサとの
水平方向の間に配置される。すなわち、垂直転送レジス
タ１２とフォトセンサ１１とは、水平方向に交互に配置
されることとなる。さらに、各垂直レジスタ１２の各内
部レジスタには、対応する隣接配置されたフォトセンサ
１１に蓄積されている電荷が、同時に転送される。従っ
て、このｍ本の垂直転送レジスタ１２は、マトリクス状
に配列されたフォトセンサ１１に蓄積された１画面分の
電荷を、垂直方向に並列に転送することとなる。なお、
垂直転送レジスタ１２の形成領域は、外部からの入射光
は照射されないように遮光されている。

【００２２】水平転送レジスタ１３は、少なくともフォ
トセンサ１１の水平方向の配列数（ｍ個）の電荷蓄積及
び転送用の内部レジスタから構成されている。これらの
内部レジスタは、上記二次元配列における水平方向に直
列に配列されており、自己が蓄積している電荷を垂直方
向に順番に次の内部レジスタへ転送していく。また、水
平転送レジスタ１３の各内部レジスタには、各垂直転送
レジスタ１２の終端の内部レジスタに蓄積されている電
荷が、対応する位置の各内部レジスタに転送され。従っ
て、水平転送レジスタ１３は、マトリクス状に配列され
たフォトセンサ１１に蓄積された１画面分の電荷を、１
水平ライン毎に、水平方向に転送することとなる。

【００２３】出力ドライバ１４は、水平転送レジスタ１
３の終端の内部レジスタに蓄積されている電荷量を電圧
値に変換して外部に出力する。従って、この出力ドライ
バ１４は、マトリクス状に配列されたフォトセンサ１１
に蓄積された１画面分の電荷量を、１画素ずつ順番に電
圧値に変換して、外部に出力することとなる。

【００２４】リセットゲート１５は、水平転送レジスタ
１３の終端の内部レジスタへ、所定の電位（ここではＶ
ＤＤ）を所定時間印可し、終端の内部レジスタに蓄積さ
れた電荷に一定量の基準電荷を加算（或いは減算）す
る。なお、後段のＣＤＳ回路４には、一画素に対して、
この基準電荷量が加算された画素電圧出力と、基準電荷
量が加算されていない画素電圧出力とが、上記出力ドラ
イバ１４から供給される。すなわち、出力ドライバ１４
は、一画素に対して２個の出力値を出力する。ＣＤＳ回
路４は、これらの２つの出力値を用いて相関二重サンプ
リングを行い、オフセットノイズを除去した画素データ
を生成する。

【００２５】ここで、各フォトセンサ１１から各垂直転
送レジスタ１２の各内部レジスタへの電荷の転送タイミ
ングは、タイミング信号発生器１０から供給される電荷
読み出しパルスＳＧにより制御される。すなわち、この
電荷読み出しパルスＳＧがＣＣＤイメージセンサに供給
されると、１画面内の全画素分の電荷が、垂直転送レジ
スタ１２へ転送されることとなる。

【００２６】また、垂直転送レジスタ１２の垂直方向の
電荷転送タイミングは、タイミング信号発生器１０から
供給される垂直転送パルスＶ１〜Ｖ３により制御され
る。ここでは、いわゆる３相の垂直転送パルスを用いた
方式で、垂直転送レジスタ１２内の電荷が垂直方向に１
画素分転送される。なお、垂直転送レジスタ１２の終端
に蓄積されている１水平ライン分の電荷は、この垂直転
送パルスＶ１〜Ｖ３のタイミングで、水平転送レジスタ
１３の各内部レジスタに転送される。

【００２７】また、水平転送レジスタ１３の水平方向の
電荷転送タイミングは、タイミング信号発生器１０から
供給される水平転送パルスＨ１，Ｈ２により制御され
る。ここでは、いわゆる２相の水平転送パルスを用いた
方式で、水平転送レジスタ１３内の電荷が水平方向に１
画素分転送される。

【００２８】また、リセットゲート１５のリセットタイ
ミングは、タイミング信号発生器１０から供給されるリ
セットゲートパルスＲＧにより制御される。

【００２９】また、各フォトセンサ１１内に残存してい
る電荷は、電荷掃き捨てパルスＳＵＢにより吐き出され
る。

【００３０】以上のようなインタライントランスファ型
のＣＣＤイメージセンサは、上記の各タイミング信号に
基づき次のような動作をする。

【００３１】各フォトセンサ１１内に蓄積された電荷
は、電荷読み出しパルスＳＧのタイミングで、垂直転送
レジスタ１２へ転送される。この電荷読み出しパルスＳ
Ｇは、１フレーム（例えば、１／３０秒や１／２５秒）
に１回発生される。すなわち、電荷読み出しパルスＳＧ
は、１垂直同期パルスＶＤにつき一回発生されることと
なる。

【００３２】続いて、垂直転送レジスタ１２に転送され
た電荷は、垂直転送パルスＶ１〜Ｖ３のタイミングで、
垂直方向に１画素ずつ転送される。この垂直転送パルス
Ｖ１〜Ｖ３は、１水平同期期間に１回発生される。すな
わち、垂直転送パルスＶ１〜Ｖ３は、１水平同期パルス
ＨＤにつき一回発生されることとなる。つまり、１画面
分の電荷のうちの１水平ライン分の電荷が、水平同期パ
ルスＨＤ毎に、水平転送レジスタ１３へ転送されること
となる。

【００３３】このようにして水平転送レジスタ１３に転
送された電荷は、水平転送パルスＨ１，Ｈ２のタイミン
グで、水平方向に１画素ずつ転送される。この水平転送
パルスＨ１，Ｈ２は、１水平同期期間内で、１水平ライ
ン分の電荷が全て読み出されるように発生される。な
お、垂直転送レジスタ１２から水平転送レジスタ１３へ
の電荷転送期間中にはこの水平転送パルスＨ１，Ｈ２は
停止される。そのため、水平転送パルスＨ１，Ｈ２は、
水平同期パルスＨＤの１発生周期内に、１水平ライン分
の電荷が水平方向に全て転送され、且つ、垂直方向にも
転送されるような速度に設定される必要がある。

【００３４】そして、水平転送レジスタ１３の最終端の
内部レジスタの電荷は、出力ドライバ１４から出力さ
れ、ＣＤＳ回路１４へ供給される。このとき、ＣＤＳ回
路１４は、タイミング信号発生器１０から供給された相
関二重サンプリングパルスＳＨＰ，ＳＨＤのタイミング
で、リセットゲートパルスＲＧによりリセットされた出
力電圧と、リセットされていない出力電圧とを読み出
す。つまり、ＣＤＳ回路１４は、１画素に対して、２回
読み出しを行うこととなる。

【００３５】なお、垂直同期期間及び水平同期期間は、
ＣＣＤイメージセンサの画素数やフレーム速度によって
それぞれ異なる。そのため、上記の各タイミングは、Ｃ
ＣＤイメージセンサの仕様に応じて、適宜設定されるこ
ととなる。

【００３６】つぎに、アナログ信号処理回路５内のクラ
ンプ回路について説明する。

【００３７】クランプ回路は、フォトセンサの特性によ
って生じてしまうＤＣオフセット調整を除去して、画像
信号の黒レベルを一定に調整する回路である。

【００３８】一般に、ＣＣＤイメージセンサは、２次元
配列されたフォトセンサのうちの周縁部分のフォトセン
サに対しては入射光が照射されないように、これらの領
域のフォトセンサが遮光されている。この部分を一般に
オプティカルブラック領域と呼んでいる。このオプティ
カルブラック領域のフォトセンサから出力される画素出
力値は、入射光が照射されないので、黒レベルとなる。
クランプ回路では、このオプティカルブラック領域の画
素出力を検出し、その検出出力を基準値と比較して、差
分を求める。そして、クランプ回路では、ＣＣＤイメー
ジセンサから出力された画像信号に対してこの差分値を
減算して出力することによって、ＣＣＤイメージセンサ
から出力された画像信号からＤＣオフセット成分を除去
して、黒レベルが以後の信号処理上で必要となる基準の
黒レベルに調整している。

【００３９】タイミング信号発生器１０では、このオプ
ティカルブラック領域の画素位置を示すタイミングを示
す信号として、クランプパルスＣＰＯＢを生成してい
る。クランプ回路では、このクランプパルスＣＰＯＢの
タイミングでオプティカルブラック領域の画素出力を検
出している。

【００４０】図３に、クランプ回路の具体的な回路構成
例を示す。

【００４１】クランプ回路は、例えば、図３に示すよう
に、オフセット減算部２１と、サンプルホールド（Ｓ／
Ｈ）部２２と、差分検出部２３とを備えて構成される。

【００４２】オフセット減算部２１には、ＣＣＤイメー
ジセンサからの画像信号と、後段の差分検出部２３から
のオフセット電圧Ｖ_{ＯＦＦＳＥＴ}が入力される。オフセ
ット減算部２１は、ＣＣＤイメージセンサから供給され
た画像信号から、オフセット電圧Ｖ_{ＯＦＦＳＥＴ}を減算
して出力する。

【００４３】サンプルホールド部２２は、オフセット減
算部２１からの出力電圧値を、クランプパルスＣＰＯＢ
で示されたタイミングでサンプルし、その出力電圧値を
例えばコンデンサで保持する。従って、このサンプルホ
ールド部２２からは、ＣＣＤイメージセンサにより検出
された実際の黒レベルの電圧値Ｖ_{ＢＬＡＣＫ}が出力され
る。

【００４４】差分検出部２３は、黒レベル電圧値Ｖ
_{ＢＬＡＣＫ}と、後段の信号処理で必要となる基準の黒レ
ベル値を示す基準値Ｖ_ＲＥＦとが入力される。差分検出
部２３は、黒レベル電圧値Ｖ_{ＢＬＡＣＫ}から基準値Ｖ
_ＲＥＦを減算して、ＣＣＤイメージセンサから出力され
た画像信号のＤＣオフセット量を示すオフセット電圧Ｖ
_ＯＦ _ＦＳＥＴを算出する。

【００４５】以上のような構成によりクランプ回路は、
黒レベルを一定に調整された画像信号を出力することが
できる。

【００４６】つぎに、本発明の実施の形態のタイミング
信号発生器１０について説明をする。

【００４７】図４に、タイミング信号発生器１０のブロ
ック構成図を示す。

【００４８】タイミング信号発生器１０は、基準クロッ
ク生成部３１と、水平転送パルス生成部３２と、パルス
生成用カウンタ３３と、ＨＤ／ＶＤパルスデコーダ３４
と、ＳＹＮＣパルスデコーダ３５と、ＳＧパルスデコー
ダ３６と、ＳＵＢパルスデコーダ３７と、ＣＰＯＢパル
スデコーダ３８と、垂直転送パルスデコーダ３９と、Ｈ
転送停止パルスデコーダ４０と、ＣＣＤ画素別参照テー
ブル４１と、ＣＣＤ設定部４２と、ドライバ部４３とを
備えて構成される。

【００４９】このタイミング信号発生器１０には、外部
からマスタクロックＭＣＫが入力される。このマスタク
ロックＭＣＫは、ＣＣＤイメージセンサの画素サイズや
フレーム速度等に応じて設定され、使用されるＣＣＤイ
メージセンサの仕様によってその周波数が異なる。本実
施の形態では、マスタークロックＭＣＫは、水平駆動周
波数（水平転送パルスＨ１，Ｈ２の周波数）の２倍に設
定される。

【００５０】ここで、このタイミング信号発生器１０に
適用可能なＶＧＡ、ＳＶＧＡ、ＸＧＡ、ＳＸＧＡに対応
したＣＣＤイメージセンサの仕様の一例を以下に示す。

【００５１】なお、以下に示しているオプティカルブラ
ックの“前ｘ画素”“後ｙ画素”とは、２次元配列した
際における読み出し順序で、先に読み出されるフォトセ
ンサの端部位置を“前”画素とし、読み出し順序で後に
読み出されるフォトセンサの端部位置を“後”としてい
る。また、有効画素数とオプティカルブラックとを加算
したものが総画素数である。また、図５にＶＧＡのオプ
ティカルブラックの領域、図６にＳＶＧＡのオプティカ
ルブラックの領域、図７にＸＧＡのオプティカルブラッ
クの領域、図８にＳＸＧＡのオプティカルブラックの領
域を、それぞれ示す。

【００５２】 ---ＶＧＡ有効画素数：６５９（Ｈ）×４９４（Ｖ）総画素数：６９２（Ｈ）×５０４（Ｖ）オプティカルブラック：水平方向前２画素後３１画素：垂直方向前８画素後２画素水平駆動周波数：１２．２７ＭＨｚ ---ＳＶＧＡ有効画素数：７８２（Ｈ）×５８２（Ｖ）総画素数：８２３（Ｈ）×５９２（Ｖ）オプティカルブラック：水平方向前３画素後３８画素：垂直方向前８画素後２画素水平駆動周波数：１４．７５ＭＨｚ ---ＸＧＡ有効画素数：１０３４（Ｈ）×７７９（Ｖ）総画素数：１０７７（Ｈ）×７８８（Ｖ）オプティカルブラック：水平方向前３画素後４０画素：垂直方向前７画素後２画素水平駆動周波数：１５ＭＨｚ ---ＳＸＧＡ有効画素数：１３９２（Ｈ）×１０４０（Ｖ）総画素数：１４３４（Ｈ）×１０５０（Ｖ）オプティカルブラック：水平方向前２画素後４０画素：垂直方向前８画素後２画素水平駆動周波数：１４．３１８ＭＨｚ。

【００５３】基準クロック生成部３１には、マスターク
ロックＭＣＫが入力される。基準クロック生成部３１
は、マスタクロックＭＣＫに基づき、図９に示すよう
な、基本クロックＣＬ、リセットゲートパルスＲＧ、相
関二重サンプリングパルスＳＨＰ，ＳＨＤを生成する。
基本クロックＣＬは、マスタクロックＭＣＫを２倍に分
周したパルス信号である。この基本クロックＣＬの周波
数は、水平駆動周波数となる。リセットゲートパルスＲ
Ｇは、パルス幅がマスタクロックＭＣＫの半周期分で、
その発生周期が基本クロックと同一の信号である。相関
二重サンプリングパルスＳＨＰ，ＳＨＤも、パルス幅が
マスタクロックＭＣＫの半周期分で、その発生周期が基
本クロックと同一の信号である。なお、ＳＨＰとＳＨＤ
とは、その発生タイミングが半周期分位相がずれてお
り、また、リセットゲートパルスＲＧに対してもそれぞ
れ１／４周期分位相がずれている。

【００５４】リセットゲートパルスＲＧは、ドライバ部
４３を介して、ＣＣＤイメージセンサ３のリセットゲー
ト１５に供給される。また、相関二重サンプリングパル
スＳＨＰ，ＳＨＤは、ドライバ部４３を介して、ＣＤＳ
回路４に供給される。

【００５５】このように、タイミング信号発生器１０
は、基本クロックＣＬに対して、リセットゲートパルス
ＲＧ、相関二重サンプリングパルスＳＨＰ，ＳＨＤを発
生することによって、１画素分の画素データの転送出力
に対して、位相が異なる２回のサンプリングを行い、相
関二重サンプリングを行うことができる。

【００５６】なお、これらのリセットゲートパルスＲ
Ｇ、基本クロックＣＬ、相関二重サンプリングパルスＳ
ＨＰ，ＳＨＤは、マスタクロックＭＣＫの位相に対して
一義的に設定されるものであるので、ＣＣＤイメージセ
ンサの種類に応じて発生タイミングを変更する必要はな
い。

【００５７】水平転送パルス生成部３２は、基本クロッ
クＣＬに基づき、位相が半周期ずれた２つの水平転送パ
ルスＨ１，Ｈ２を生成する。水平転送パルスＨ１，Ｈ２
は、基本クロックＣＬと同一の周期の信号である。すな
わち、水平転送パルスＨ１，Ｈ２は、一方のパルスが基
本クロックＣＬと同一の信号で、他方のパルスが基本ク
ロックＣＬと反転した信号となる。なお、この水平転送
パルスは、後述するＨ転送停止パルスデコーダ４０によ
って、外部への出力及び停止が制御される。

【００５８】パルス生成用カウンタ３３は、水平転送パ
ルス生成部３２から出力された基本クロックＣＬをカウ
ントする。基本クロックＣＬのカウント値は、ＨＤ／Ｖ
Ｄパルスデコーダ３４から出力される水平同期パルスＨ
Ｄの開始エッジでリセットされる。また、ＨＤ／ＶＤパ
ルスデコーダ３４から出力される水平同期パルスＨＤも
カウントする。この水平同期パルスＨＤのカウント値
は、ＨＤ／ＶＤパルスデコーダ３４から出力される垂直
同期パルスＶＤの開始エッジでリセットされる。パルス
生成用カウンタ３３は、基本クロックＣＬのカウント値
及び水平同期パルスＨＤのカウント値の両者を、カウン
ト値ＣＮＴとして出力する。

【００５９】ＨＤ／ＶＤパルスデコーダ３４は、パルス
生成用カウンタ３３から出力されたカウント値ＣＮＴに
基づき、垂直同期パルスＶＤ及び水平同期パルスＨＤを
生成する。ＨＤ／ＶＤパルスデコーダ３４は、ＣＣＤ設
定部４２に格納されているパルスの立ち上がりエッジ及
び立ち下がりエッジの設定値を参照し、この設定値とカ
ウント値ＣＮＴとが一致したときに、各パルスの立ち上
がり及び立ち下がりを制御する。ＨＤ／ＶＤパルスデコ
ーダ３４から出力される垂直同期パルスＶＤ及び水平同
期パルスＨＤは、ドライバ部４３を介してアナログ信号
処理回路５やデジタル信号処理回路７等に供給される。

【００６０】ＳＹＮＣパルスデコーダ３５は、パルス生
成用カウンタ３３から出力されたカウント値ＣＮＴに基
づき、同期信号ＳＹＮＣを生成する。ＳＹＮＣパルスデ
コーダ３５は、ＣＣＤ設定部４２に格納されているパル
スの立ち上がりエッジ及び立ち下がりエッジの設定値を
参照し、この設定値とカウント値ＣＮＴとが一致したと
きに、同期信号ＳＹＮＣの立ち上がり及び立ち下がりを
制御する。ＳＹＮＣパルスデコーダ３５から出力される
同期信号ＳＹＮＣは、ドライバ部４３を介してアナログ
信号処理回路５やデジタル信号処理回路等に供給され
る。

【００６１】ＳＧパルスデコーダ３６は、パルス生成用
カウンタ３３から出力されたカウント値ＣＮＴに基づ
き、電荷読み出しパルスＳＧを生成する。ＳＧパルスデ
コーダ３６は、ＣＣＤ設定部４２に格納されているパル
スの立ち上がりエッジ及び立ち下がりエッジの設定値を
参照し、この設定値とカウント値ＣＮＴとが一致したと
きに、電荷読み出しパルスＳＧの立ち上がり及び立ち下
がりを制御する。ＳＧパルスデコーダ３６から出力され
る電荷読み出しパルスＳＧは、ドライバ部４３を介して
ＣＣＤイメージセンサ３に供給される。

【００６２】ＳＵＢパルスデコーダ３７は、パルス生成
用カウンタ３３から出力されたカウント値ＣＮＴに基づ
き、電荷掃き捨てパルスＳＵＢを生成する。ＳＹＮＣパ
ルスデコーダ３５は、ＣＣＤ設定部４２に格納されてい
るパルスの立ち上がりエッジ及び立ち下がりエッジの設
定値を参照し、この設定値とカウント値ＣＮＴとが一致
したときに、電荷読み出しパルスＳＧの立ち上がり及び
立ち下がりを制御する。ＳＵＢパルスデコーダ３７から
出力される電荷掃き捨てパルスＳＵＢは、ドライバ部４
３を介してＣＣＤイメージセンサ３に供給される。

【００６３】ＣＰＯＢパルスデコーダ３８は、パルス生
成用カウンタ３３から出力されたカウント値ＣＮＴに基
づき、クランプパルスＣＰＯＢを生成する。ＣＰＯＢパ
ルスデコーダ３８は、ＣＣＤ設定部４２に格納されてい
るパルスの立ち上がりエッジ及び立ち下がりエッジの設
定値を参照し、この設定値とカウント値ＣＮＴとが一致
したときに、クランプパルスＣＰＯＢの立ち上がり及び
立ち下がりを制御する。ＣＰＯＢパルスデコーダ３８か
ら出力されるクランプパルスＣＰＯＢは、ドライバ部４
３を介してアナログ処理回路５内のクランプ回路に供給
される。

【００６４】垂直転送パルスデコーダ３９は、パルス生
成用カウンタ３３から出力されたカウント値ＣＮＴに基
づき、垂直転送パルスＶ１〜Ｖ３を生成する。ＳＧパル
スデコーダ３６は、ＣＣＤ設定部４２に格納されている
パルスの立ち上がりエッジ及び立ち下がりエッジの設定
値を参照し、この設定値とカウント値ＣＮＴとが一致し
たときに、各垂直転送パルスＶ１〜Ｖ３の立ち上がり及
び立ち下がりを制御する。垂直転送パルスデコーダ３９
から出力される垂直転送パルスＶ１〜Ｖ３は、ドライバ
部４３を介してＣＣＤイメージセンサ３に供給される。

【００６５】Ｈ転送停止パルスデコーダ４０は、パルス
生成用カウンタ３３から出力されたカウント値ＣＮＴに
基づき、水平転送パルス生成部３２から出力される水平
転送パルスＨ１，Ｈ２の出力タイミング及び停止タイミ
ングを制御する。Ｈ転送停止パルスデコーダ４０は、Ｃ
ＣＤ設定部４２に格納されている出力開始タイミング及
び出力停止タイミングの設定値を参照し、この設定値と
カウント値ＣＮＴとが一致したときに、水平転送パルス
生成部３２からＣＣＤイメージセンサ３への水平転送パ
ルスＨ１，Ｈ２の出力タイミングを制御する。

【００６６】ＣＣＤ画素別参照テーブル４１には、本タ
イミング信号発生器１０が適用可能なＣＣＤイメージセ
ンサの種類毎に、上記の各デコーダが参照するためのそ
れぞれ異なる値の設定値が格納されている。ここでは、
ＶＧＡ、ＳＶＧＡ、ＸＧＡ、ＳＸＧＡの各画素サイズに
対応した設定値が、それぞれ格納されている。いずれの
種類の設定値を各デコーダに供給するかは、ユーザによ
りＣＣＤ設定部４２を介して切り換え設定がされる。す
なわち、本タイミング信号発生器１０をデジタルカメラ
装置に組み込む際に、ユーザにより画素サイズの種別が
設定される。

【００６７】ここで、ＣＣＤ画素別参照テーブル４１に
は、電荷読み出しパルスＳＧの開始エッジ、並びに、ク
ランプパルスＣＰＯＢの開始エッジ及び終了エッジが、
ＶＧＡ、ＳＶＧＡ、ＸＧＡ、ＳＸＧＡの種類に関わら
ず、共通のタイミングとなるように設定がされている。

【００６８】まず、電荷読み出しパルスＳＧは、フォト
センサ１１から垂直転送レジスタ１２へ電荷を転送する
タイミングであるので、１フレームに一回発生されるこ
ととなる。すなわち、垂直同期パルスＶＤに対して一定
期間後に一回発生されればよい。従って、本タイミング
信号発生器１０では、図１０に示すように、全ての種類
のＣＣＤイメージセンサに対して、垂直同期パルスＶＤ
の立ち下がりエッジ（開始エッジ）から４水平ライン
目、つまり、水平同期パルスＨＤが４カウントとなった
ときに、電荷読み出しパルスＳＧが発生するように、Ｃ
ＣＤ画素別参照テーブル４１に格納する設定値を共通化
している。なお、図１０中、信号を示すアルファベット
の先頭に“Ｘ”を示している場合には、ローで動作をす
ることを示す反転パルスを意味している。以下の図１２
以降も同様である。また、水平同期パルスＨＤ及び垂直
同期パルスＶＤも、立ち下がりエッジでその開始位置を
示している。

【００６９】また、電荷読み出しパルスＳＧが発生され
る水平ライン内においても、電荷読み出しパルスＳＧの
開始エッジ（立ち下がりエッジ）のタイミングを示す設
定値が共通化されている。本タイミング信号発生器１０
では、全ての種類のＣＣＤイメージセンサに対して、水
平同期パルスＨＤの立ち下がりエッジ（開始エッジ）か
ら、基本クロックＣＬのカウント数が１８７カウント目
に、電荷読み出しパルスＳＧの開始エッジが発生するよ
うに、設定値が共通化されている。

【００７０】なお、この電荷読み出しパルスＳＧの発生
タイミングは、垂直転送パルスＶ１〜Ｖ３との発生位相
と関連するため、各ＣＣＤイメージセンサの種類毎にこ
れらの垂直転送パルスＶ１〜Ｖ３の設定も調整されてい
る。

【００７１】例えば、ＶＧＡの場合には、図１１に示す
ように、電荷読み出しパルスＳＧが発生している間（立
ち下がりエッジから立ち上がりエッジの間）、パルスＶ
３がＬｏｗとなるように設定される。また、ＳＶＧＡの
場合にもＶＧＡと同様に、図１２に示すように、電荷読
み出しパルスＳＧが発生している間（立ち下がりエッジ
から立ち上がりエッジの間）、パルスＶ３がＬｏｗとな
るように設定される。また、ＸＧＡの場合には、図１３
に示すように、電荷読み出しパルスＳＧが発生している
間（立ち下がりエッジから立ち上がりエッジの間）に、
パルスＶ１がＬｏｗからＨｉｇｈに変換するように設定
される。また、ＳＸＧＡの場合にもＸＧＡと同様に、図
１４に示すように、電荷読み出しパルスＳＧが発生して
いる間（立ち下がりエッジから立ち上がりエッジの間）
に、パルスＶ１がＬｏｗからＨｉｇｈに変換するように
設定される。なお、図１１〜図１４に示す各信号の各時
間に付けられている数字は、水平同期パルスＨＤの立ち
下がりエッジからの基本クロックＣＬのカウント値を示
している。すなわち、この数字に示す値が具体的な設定
値としてＣＣＤ画素別参照テーブル４１に設定されるこ
ととなる。

【００７２】また、タイミング信号発生器１０では、各
水平ラインの端部のオプティカルブラック領域を、クラ
ンプパルスＣＰＯＢのタイミングとして出力している。
特に、タイミング信号発生器１０では、水平ラインの読
み出し方向の最後の部分に位置するオプティカルブラッ
ク領域を出力している。この領域は、図１１〜図１４に
示すように、水平同期パルスＨＤの開始エッジから、次
の垂直転送パルスＶ１〜Ｖ３の発生開始前までに、出力
ドライバ１４から出力されることとなる。

【００７３】具体的に、ＶＧＡ、ＳＶＧＡ、ＸＧＡ、Ｓ
ＸＧＡの各画素サイズのＣＣＤのオプティカルブラック
は、図１５に示すようなタイミングで出力されることと
なる。

【００７４】すなわち、ＶＧＡでは、オプティカルブラ
ック領域が、水平同期パルスＨＤの立ち下がりエッジ後
の４ビット目から開始し、３５ビット目で終了する。Ｓ
ＶＧＡでは、オプティカルブラック領域が、水平同期パ
ルスＨＤの立ち下がりエッジ後の６ビット目で開始し、
４４ビット目で終了する。ＸＧＡでは、オプティカルブ
ラック領域が、水平同期パルスＨＤの立ち下がりエッジ
後の６ビット目で開始し、４６ビット目で終了する。Ｓ
ＸＧＡでは、オプティカルブラック領域が、水平同期パ
ルスＨＤの立ち下がりエッジ後の１６ビット目で開始
し、５６ビット目で終了する。

【００７５】このような各画素サイズのＣＣＤイメージ
センサに対して、ＣＣＤ画素別参照テーブル４１には、
クランプパルスＣＰＯＢの開始エッジから終了エッジま
での期間が、すべての画素サイズのＣＣＤイメージセン
サがオプティカルブラック領域となるタイミングに、設
定されている。

【００７６】すなわち、クランプパルスＣＰＯＢは、オ
プティカルブラック領域が開始される位置が最も遅いＳ
ＸＧＡのタイミングに開始エッジが設定され、オプティ
カルブラック領域が終了される位置が最も早いＶＧＡの
タイミングに終了エッジが設定されている。具体的に
は、クランプパルスＣＰＯＢの開始エッジは水平同期パ
ルスＨＤの立ち下がりエッジから１６ビット目に設定さ
れ、終了エッジは水平同期パルスＨＤの立ち下がりエッ
ジから３５ビット目に設定されている。

【００７７】このようにクランプパルスＣＰＯＢを設定
することによって、各画素サイズのＣＣＤイメージセン
サ毎に異なる値を設定せずに、共通の設定値を用いるこ
と可能となる。

【００７８】以上のように本発明の実施の形態のタイミ
ング信号発生器１０では、ＣＣＤ画素別参照テーブル４
１に予め設定された設定値と基本クロックＣＬのカウン
ト値とに基づき、発生する各種のタイミング信号を制御
している。さらに、タイミング信号発生器１０では、Ｃ
ＣＤイメージセンサの種類毎に設定値をそれぞれ格納し
ておき、制御対象となるＣＣＤイメージセンサの種類に
応じて応じてその設定値を切り換えている。

【００７９】このため、タイミング信号発生器１０で
は、画素数の異なる複数種類のＣＣＤイメージセンサに
対して各種タイミング信号を供給することができ、ま
た、各種類のＣＣＤイメージセンサへの対応を容易に行
うことができる。

【００８０】また、タイミング信号発生器１０では、ク
ランプパルスＣＰＯＢの開始エッジ及び終了位エッジの
タイミングを示す設定値、並びに、電荷読み出しパルス
ＳＧの開始エッジのタイミングを示す設定値を、ＣＣＤ
イメージセンサの種類に関わらず、同一の値で設定して
いる。

【００８１】そのため、タイミング信号発生器１０で
は、回路規模を削減することができ、低消費電力化を図
ることができる。

【００８２】

【発明の効果】本発明にかかるタイミング信号発生装置
では、予め設定された設定値と基本クロックのカウント
値とに基づき各種タイミング信号が制御され、さらに、
このカウント値が制御対象となる固体撮像装置の種類に
応じて応じて切り換え設定される。

【００８３】そのため、本発明にかかるタイミング信号
発生装置では、画素数の異なる複数種類の固体撮像素子
に対して各種タイミング信号を供給することができ、ま
た、各種類の固体撮像素子への対応を容易に行うことが
できる。

【００８４】また、本発明にかかるタイミング信号発生
装置では、クランプパルスの開始エッジ及び終了位エッ
ジのタイミングを示すカウント値、並びに、電荷読み出
しパルスの開始エッジのタイミングを示すカウント値
が、固体撮像素子の種類に関わらず、同一の値で設定さ
れている。

【００８５】そのため、本発明にかかるタイミング信号
発生装置では、回路規模を削減することができ、低消費
電力化を図ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態のタイミング信号発生器が
適用されるデジタルカメラ装置のブロック構成図であ
る。

【図２】ＣＣＤイメージセンサの構成を説明するための
図である。

【図３】クランプ回路の回路構成例を説明するための図
である。

【図４】本発明の実施の形態のタイミング信号発生器の
ブロック構成図である。

【図５】ＶＧＡに対応したＣＣＤイメージセンサのオプ
ティカルブラック領域を説明するための図である。

【図６】ＳＶＧＡに対応したＣＣＤイメージセンサのオ
プティカルブラック領域を説明するための図である。

【図７】ＸＧＡに対応したＣＣＤイメージセンサのオプ
ティカルブラック領域を説明するための図である。

【図８】ＳＸＧＡに対応したＣＣＤイメージセンサのオ
プティカルブラック領域を説明するための図である。

【図９】マスタクロック、基本クロック、リセットゲー
トパルス、相関二重サンプリングパルスの発生タイミン
グを示すタイミングチャートである。

【図１０】電荷読み出しパルスの垂直方向の発生タイミ
ングを示すタイミングチャートである。

【図１１】ＶＧＡに対応したＣＣＤイメージセンサに対
する電荷読み出しパルスの水平方向の発生タイミングを
示すタイミングチャートである。

【図１２】ＳＶＧＡに対応したＣＣＤイメージセンサに
対する電荷読み出しパルスの水平方向の発生タイミング
を示すタイミングチャートである。

【図１３】ＸＧＡに対応したＣＣＤイメージセンサに対
する電荷読み出しパルスの水平方向の発生タイミングを
示すタイミングチャートである。

【図１４】ＳＸＧＡに対応したＣＣＤイメージセンサに
対する電荷読み出しパルスの水平方向の発生タイミング
を示すタイミングチャートである。

【図１５】クランプパルスの発生タイミングを示すタイ
ミングチャートである。

【符号の説明】

３ＣＣＤイメージセンサ、４ＣＤＳ回路、５アナ
ログ信号処理回路、６アナログ／デジタル変換回路、７
デジタル信号処理回路、１０タイミング信号発生器

Claims

【特許請求の範囲】

【請求項１】水平垂直方向に二次元配列され、入力光
を電荷に変換する複数のフォトセンサと、上記フォトセンサの垂直方向の配列数に対応した数の内
部レジスタからなり、各上記内部レジスタに対して対応
するフォトセンサから電荷が転送され、その電荷を垂直
方向に１画素ずつ順次転送する、上記フォトセンサの水
平方向の配列数に対応した数の垂直電荷転送部と、上記フォトセンサの水平方向の配列数に対応した数の内
部レジスタからなり、対応する位置の上記垂直電荷転送
部の垂直方向の終端部分の内部レジスタの電荷が各上記
内部レジスタに対して転送され、その電荷を水平方向に
１画素ずつ順次転送する水平電荷転送部とを備えた固体
撮像素子に対するタイミング信号、並びに、この固体撮
像素子から読み出された画像信号の信号処理装置に対す
るタイミング信号を発生するタイミング信号発生装置に
おいて、上記フォトセンサの電荷を上記垂直電荷転送部の各内部
レジスタに転送するための駆動信号である電荷読み出し
パルスを生成する電荷読み出しパルス生成部と、上記垂直電荷転送部の各内部レジスタの電荷を垂直方向
に１画素ずつ転送するとともに、上記垂直電荷転送部の
終端部分の内部レジスタの電荷を上記水平電荷転送部の
内部レジスタに転送するための駆動信号である垂直転送
パルスを生成する垂直転送パルス生成部と、上記水平電荷転送部の各内部レジスタの電荷を水平方向
に１画素ずつ転送するための駆動信号である水平転送パ
ルスを生成する水平転送パルス生成部と、入力光が遮蔽された状態のフォトセンサの画素の位置を
示すタイミングであって固体撮像素子から出力された画
像信号に対するクランプ処理の基準画素の位置となるタ
イミングを示すクランプパルスを生成するクランプパル
ス生成部と、上記固体撮像素子の水平電荷転送部の終端部分の内部レ
ジスタから１画素毎で電荷量を読み出す際における読み
出し速度に応じて設定された基本クロックが入力され、
この基本クロックをカウントするカウンタと、上記電荷読み出しパルスの開始エッジ及び終了エッジの
タイミングを示す上記カウンタのカウント値、上記垂直
転送パルスの開始エッジ及び終了エッジのタイミングを
示す上記カウンタのカウント値、上記水平転送パルスの
発生開始位置及び発生終了位置のタイミングを示す上記
カウンタのカウント値、上記クランプパルスの開始エッ
ジ及び終了エッジのタイミングを示すカウンタのカウン
ト値が、当該装置の制御対象となる固体撮像装置の種類
毎に設定された設定テーブルとを備え、上記垂直転送パルス発生部、上記電荷読み出しパルス生
成部及び上記クランプパルス生成部は、制御対象となる
固体撮像装置の種類に応じて上記カウント値を切り換え
設定し、設定された上記カウント値を参照して各パルス
の開始エッジ及び終了エッジを制御し、上記水平転送パルス生成部は、上記基本クロックに同期
した周波数のパルスを発生するとともに、制御対象とな
る固体撮像装置の種類に応じて上記カウント値を切り換
え設定し、設定された上記カウント値を参照してパルス
の発生開始位置及び終了位置を制御することを特徴とす
るタイミング信号発生装置。
【請求項２】上設定テーブルには、上記クランプパル
スの開始エッジ及び終了位エッジのタイミングを示すカ
ウント値、並びに、上記電荷読み出しパルスの開始エッ
ジのタイミングを示すカウント値が、固体撮像素子の種
類に関わらず、同一として設定されていることを特徴と
する請求項１記載のタイミング信号発生装置。
【請求項３】上記クランプパルスの開始エッジ及び終
了エッジのタイミングを示すカウント値は、本タイミン
グ信号発生装置からタイミングを制御される全種類の固
体撮像素子に対して共通に設定され、その設定位置が水
平ライン中の入力光が遮蔽されたフォトセンサの位置の
共通範囲とされており、上記電荷読み出しパルスの開始エッジを示すカウント値
は、垂直同期信号から一定数の水平同期パルスが発生し
た後であって、その水平同期パルスから一定数後のカウ
ント値とされていることを特徴とする請求項２記載のタ
イミング信号発生装置。