JP2002271751A - 表示制御方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 次にフレームの静止画データが変化した場合
にだけ、その変化した静止画データを表示用データを記
憶しているメモリに書き込むことにより、表示用メモり
へのアクセス回数を減らす。 【解決手段】 表示用メモりに記憶されている静止画デ
ータと、次のフレームの静止画データとを比較して一致
しているかどうかを判定し（５２１）、一致していない
と判定されると、次のフレームの静止画データを、その
表示用メモりに記憶させる（５２２）。また一致してい
ると判定されると、その表示用メモりの動画データを更
新する（５２５）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、動画と静止画とを
合成して表示できる表示制御方法及び装置に関するもの
である。

【０００２】

【従来の技術】近年、テレビジョン放送の方式は、従来
のアナログ方式からデジタル方式に変更されつつあり、
国内でも衛星放送においてデジタル化が実現されてい
る。

【０００３】このようなデジタルテレビジョン放送のメ
リットは、映像や音声の放送に限らず、各種のデータ放
送を付加した統合型の放送サービスを可能とした点にあ
る。データ放送を付加したサービスとしては、テレビ番
組にデータ情報を付加してマルチメディア的サービスを
提供するもの、テレビ番組とは別の独立したサービスを
提供するものとに分けられ、主なサービスとしては、例
えば視聴者参加型プログラム、ホームショッピング、各
種情報サービス、また、任意の時間に視聴できる天気予
報やニュースなどが挙げられる。このようなデータ放送
は静止画像を中心に構成され、このような放送データの
生成に際しては、コンピュータでの描画制御で用いられ
ているアクセラレータ技術が利用できる。このアクセラ
レータ技術を有したグラフィックコントローラを用いる
ことにより、線の描画や矩形の描画、矩形単位のデータ
移動等の処理が、メインコントローラから発行される簡
単なコマンドにより実行され、その結果が自動的に表示
用メモリへ反映され、メインコントローラの負荷が大幅
に軽減されることとなる。

【０００４】

【発明が解決しようとする課題】このような従来のデジ
タル衛星放送受信装置では、受信したテレビ信号を復号
する映像復号部からの映像情報と、上述のグラフィック
コントローラからの画像データとを表示する際、これら
映像情報と、グラフィックコントローラからの画像デー
タの入力及び表示装置への表示データの出力は、それぞ
れ非同期のタイミングで行われる。その様子を図２４
（Ａ）〜（Ｃ）のタイミングチャートに示す。

【０００５】図２４（Ａ）は、映像復号部からの映像情
報（動画）の出力タイミングを示し、これらは同期信号
（垂直同期信号（ＭＶＳＹＮＣ）と、水平同期信号（Ｍ
ＨＳＹＮＣ））と、映像情報が出力されていることを示
すデータイネーブル（ＭＥＮＡＢＬＥ）信号とともに出
力される。図２４（Ｂ）は、グラフィックコントローラ
からの画像データ（静止画）の出力タイミングを示し、
これらは同期信号（垂直同期信号（ＳＶＳＹＮＣ）と、
水平同期信号（ＳＨＳＹＮＣ））と、画像データが出力
されていることを示すデータイネーブル（ＳＥＮＡＢＬ
Ｅ）信号とともに出力される。図２４（Ｃ）は、表示装
置への表示データの出力タイミングを示し、垂直同期信
号としてのＶＳＹＮＣ信号と、水平同期信号としてのＨ
ＳＹＮＣ信号に同期して、Ｒ，Ｇ，Ｂの各データが出力
される。

【０００６】これらデータの出力タイミングは異なるタ
イミングで発生するため、これら映像情報や静止画デー
タをそれぞれ別の領域（動画／静止画切換えプレーン
（動画／静止画切換え情報を記憶する）、動画プレー
ン、静止画プレーン）に記憶しているメモリへのアクセ
スを、一水平走査期間のうちの、動画／静止画切換えプ
レーンから動画／静止画切換え情報を読み出すのに要す
る時間を除いた期間を、映像情報（動画データ）を動画
プレーンへ書き込むための時間と、画像データ（静止画
データ）を静止画プレーンへ書き込むための時間と、更
には表示を行うために、動画プレーンと静止画プレーン
とから表示データを読み出すための時間とで分割しなけ
ればならない。

【０００７】ここで表示装置が縦方向７２０ライン、横
方向１２８０画素の解像度を有し、水平同期周波数が４
５ＫＨｚである場合を考えると、ＨＳＹＮＣ信号の周期
は約２２μ秒となる。そして動画／静止画切換えプレー
ンから動画／静止画切換え情報を読み出すのに要する時
間と、動画プレーンへ書き込むのに要する時間と、静止
画プレーンへ書き込むのに要する時間と、動画プレーン
と静止画プレーンとから表示データを読み出すのに要す
る時間の比率は、動画／静止画切換え情報が１ビットの
データであるとし、更に、動画データと静止画データが
Ｙ，ＣＢ，ＣＲ（４：２：２）の形式で、２画素単位
で、そのメモリにアクセスが行われるとした場合、
「１：３２：３２：３２」となる。これは、そのメモリ
へのアクセスは約１１ｎ秒以下で行われなければならな
いことを意味している。これを実現するためには、例え
ばクロック信号の両エッジを用いてデータを高速に転送
するＤＤＲ(Double Data Rate)タイプのメモリデバイス
のような高速なメモリを使用するか、或いはメモリの個
数を増やして、一度に転送できるデータ量を増やす等の
手段を講じなければならなくなる。

【０００８】本発明は上記従来例に鑑みてなされたもの
で、次にフレームの静止画データが変化した場合に、そ
の変化した静止画データを表示用データを記憶している
メモリに書き込むことにより、そのメモリへのアクセス
回数を減らすことができる表示制御方法及びその装置を
提供することを目的とする。

【０００９】また本発明の目的は、次のフレームの静止
画データが変化した場合、その変化したライン、或いは
その画素データだけを更新することにより、表示用メモ
リへのアクセス回数を減らすようにした表示制御方法及
びその装置を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に本発明の表示制御装置は以下のような構成を備える。
即ち、動画と静止画とを合成して表示できる表示制御装
置であって、動画データと静止画データとをそれぞれ異
なる領域に記憶する記憶手段と、前記記憶手段にアクセ
スして前記動画データと静止画データの読み出し及び更
新を行うアクセス手段と、前記アクセス手段によりアク
セスされたデータを基に表示装置に画像を表示させる表
示手段と、前記記憶手段に記憶されている静止画データ
と、次のフレームの静止画データとを比較して一致して
いるかどうかを判定する判定手段と、前記判定手段によ
り一致していないと判定されると、前記アクセス手段に
より前記次のフレームの静止画データを前記記憶手段に
記憶させるとともに、前記判定手段により一致している
と判定されると、前記アクセス手段により動画データを
更新するように制御する制御手段と、を有することを特
徴とする。

【００１１】上記目的を達成するために本発明の表示制
御方法は以下のような工程を備える。即ち、動画と静止
画とを合成して表示する表示制御方法であって、 動画
データと静止画データとをそれぞれ異なる領域に記憶す
るメモリにアクセスして前記動画データと静止画データ
の読み出し及び更新を行うアクセス工程と、前記アクセ
ス工程でアクセスされたデータを基に表示装置に画像を
表示させる表示工程と、前記メモリに記憶されている静
止画データと、次のフレームの静止画データとを比較し
て一致しているかどうかを判定する判定工程と、前記判
定工程で一致していないと判定されると、前記アクセス
工程で前記次のフレームの静止画データを前記メモリに
記憶させるとともに、前記判定工程により一致している
と判定されると、前記アクセス工程で動画データを更新
するように制御する制御工程と、を有することを特徴と
する。

【００１２】

【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態を詳細に説明する。

【００１３】図１は、本発明の実施の形態に係るデジタ
ル衛星放送受信装置の全体の構成を示すブロック図であ
る。

【００１４】図１において、受信用アンテナ１０１にて
受信された放送波は、復調部１０２にて変調処理前のデ
ジタル信号に復元される。この復元されたデジタル信号
は、誤り訂正部１０３にてデータの欠損やデータ化けが
起きていないかがチェックされ、もし何らかのデータ異
常が発生していた場合には正しいデータへの修復が行わ
れる。この誤り訂正部１０３にてチェックされた信号は
多重分離部１０４に供給され、映像、音声及び番組情報
や番組構成情報を含む各種データの放送素材毎に分離さ
れる。こうして多重分離部１０４にて分離された各放送
素材のうち音声情報は、音声復号部１０５にて、符号化
される前の音声信号に復号され、この音声信号に基づい
て、外部に接続されたスピーカ１２５で可聴音が再生さ
れる。また映像情報は、映像復号部１０６にて映像情報
を符号化される前の映像情報に変換される。その映像情
報は映像信号合成処理部１０８に送られ、グラフィック
コントローラ１１４から出力される画像データと合成処
理された後、この実施の形態に係るデジタル衛星放送受
信装置の有する表示部、或いは外部に接続された表示装
置１２６へ出力されて表示・再生される。

【００１５】またデータ放送として送られてきた各種デ
ータ情報は、データ復号部１０７にて、符号化される前
のデータ情報に変換されてＣＰＵ１１１に渡される。Ｃ
ＰＵ１１１は、このデータ復号部１０７からのデータ情
報に従い、画像データを生成するようにグラフィックコ
ントローラ１１４に対しコマンドを発行する。このグラ
フィックコントローラ１１４は、アクセラレータ機能を
有しており、ＣＰＵ１１１から発行されるコマンドに従
って線の描画や矩形の描画、矩形単位のデータ移動等の
処理を行い、その結果をＲＡＭ１１５に展開する。こう
して、グラフィックコントローラ１１４により生成され
た画像データは、映像信号合成処理部１０８にて映像復
号部１０６から出力される映像情報とともに、一旦ＲＡ
Ｍ１０９に記憶されて合成処理された後、このデジタル
衛星放送受信装置の有する表示部、或いは外部に接続さ
れた表示装置１２６へ出力されて表示・再生される。

【００１６】ＣＰＵ１１１は、本実施の形態に係るデジ
タル衛星放送受信装置全体の制御を行うメインのコント
ローラであり、データ放送として送られる各種データ情
報から電子番組表などの画像データを生成するためにグ
ラフィックコントローラ１１４に指示を出したり、Ｉ／
Ｏコントローラ１１７を介して接続される各種入出力装
置からの情報を画像データとして生成したり、Ｉ／Ｏコ
ントローラ１１７を介して各種入出力装置の制御を行っ
たり、映像信号合成処理部１０８に対して動画／静止画
切換え情報の設定を行う。映像信号合成処理部１０８や
グラフィックコントローラ１１４、或いはＩ／Ｏコント
ローラ１１７は、ＣＰＵ１１１の制御信号等を伝達する
ＣＰＵバス１１６を介してＣＰＵ１１１に接続される。
また、ＣＰＵ１１１の実行するプログラムを格納してい
るＲＯＭ１１２や、ワーク領域として使われるＲＡＭ１
１３も、ＣＰＵバス１１６を介してＣＰＵ１１１に接続
されている。

【００１７】１１０はクロックジェネレータで、映像信
号合成処理部１０８やグラフィックコントローラ１１４
に対するピクセルクロック（画素クロック）としてのＰ
ＣＬＫ信号や、ＣＰＵ１１１に対するシステムクロック
としてのＳＣＬＫ信号を生成している。１１７はＩ／Ｏ
コントローラで、モデム１１８やハードディスク（ＨＤ
Ｄ）１１９を接続して、これらを制御している。またＩ
／Ｏコントローラ１１７には、ＩＥＥＥ１３９４高速シ
リアルデジタルインターフェースが含まれており、これ
を介してデジタルビデオ機器やオーディオ機器などの各
種ＡＶ(Audio−Visual)機器１２０が接続される。更
に、ユーザにより操作されるリモコン１２２からの赤外
線を受光してその赤外線に含まれるデータを抽出する赤
外線受光部１２１や、ユーザの認証情報が含まれている
ＩＣカード１２４を接続するためのカードスロット１２
３が接続されており、これらの機器をＣＰＵ１１１から
の指示に従い制御を行う。

【００１８】図２は、本実施の形態に係るグラフィック
コントローラ１１４の構成を示すブロック図である。

【００１９】図２において、ＣＰＵ１１１からのコマン
ドや制御情報は、ＣＰＵバス１１６を介してレジスタセ
ットデータの形態で、このグラフィックコントローラ１
１４に転送される。またＣＰＵ１１１がグラフィックコ
ントローラ１１４の状態等を知ることができるレジスタ
ゲットデータが、グラフィックコントローラ１１４から
ＣＰＵ１１１に転送される。ＣＰＵ１１１により発行さ
れたコマンドや制御情報は、バスインターフェースユニ
ット１１４１の各レジスタにセットされる。グラフィッ
クコントローラ１１４には、アクセラレータ機能を果た
すデータマニピュレータ１１４２及びグラフィックスエ
ンジン１１４３が設けられており、例えば、ＣＰＵ１１
１が、バスインターフェースユニット１１４１のレジス
タに、円及びその中心と半径に関するデータをセットし
て円の描画を指示すると、グラフィックスエンジン１１
４３は、その円の表示データを生成し、データマニピュ
レータ１１４２が、メモリインターフェースユニット１
１４４を介して、このデータをＲＡＭ１１５に書き込
む。メモリインターフェースユニット１１４４は、デー
タマニピュレータ１１４２によって指示されるＲＡＭア
ドレスに従って、ＲＡＭ１１５へ画像データの書き込み
や読み出しを行ったり、ＲＡＭ１１５のリフレッシュ駆
動を行う。同期制御部１１４５は、ＲＡＭ１１５に格納
された画像データを外部に出力するタイミングを生成す
るブロックであり、ＣＰＵ１１１によりセットされたタ
イミング情報に従って、外部から入力される垂直同期信
号（ＳＶＳＹＮＣ）、水平同期信号（ＳＨＳＹＮＣ）、
データイネーブル信号（ＳＥＮＡＢＬＥ）及び画素クロ
ック（ＰＣＬＫ）のタイミングに合わせて画像データが
出力される。また、この同期制御部１１４５は、メモリ
インターフェースユニット１１４４を介して、ＲＡＭ１
１５から画像データを読み出しＦＩＦＯ１１４６に格納
する。こうしてＦＩＦＯ１１４６に格納された画像デー
タは、その格納された順序で映像信号合成処理部１０８
へ送出される。

【００２０】図３は、本発明の実施の形態に係る映像信
号合成処理部１０８の構成を示すブロック図である。

【００２１】映像復号部１０６からの映像情報は、解像
度変換処理部１０８１にて、ＣＰＵ１１１により指定さ
れる表示サイズへの変換が行われた後、一旦、ＦＩＦＯ
１０８８に蓄えられる。またグラフィックコントローラ
１１４からの画像データと、ＣＰＵ１１１からＣＰＵバ
ス１１６を介してセットされる動画／静止画切換え情報
は、それぞれＦＩＦＯ１０８９、ＦＩＦＯ１０９０に、
一旦蓄えられる。ＦＩＦＯ１０８８、ＦＩＦＯ１０８
９、ＦＩＦＯ１０９０のそれぞれに蓄えられたデータ
は、メモリ制御部１０８２を介してＲＡＭ１０９に記憶
される。このＲＡＭ１０９は、映像復号部１０６からの
映像情報を記憶する動画プレーン１０９７と、グラフィ
ックコントローラ１１４からの画像データを記憶する静
止画プレーン１０９８、及びＣＰＵ１１１によりセット
される動画／静止画切換え情報を記憶する動画／静止画
切換えプレーン１０９９とに、それぞれ分けて管理され
ているものとする。また、映像復号部１０６からの映像
情報と、グラフィックコントローラ１１４からの画像デ
ータは、１画素のデータをＹ，ＣＢ，ＣＲ（４：２：
２）の１６ビットとし、それが２画素単位の３２ビット
データとして送られてくるものとする。またＣＰＵ１１
１によりセットされる動画／静止画切換え情報は１ビッ
トのデータであり、“１”の場合は映像復号部１０６か
らの映像情報の出力を示し、“０”の場合はグラフィッ
クコントローラ１１４からの画像データの出力を示し、
３２ビット単位でＣＰＵ１１１からセットされるものと
する。

【００２２】ＲＡＭ１０９へのデータの書き込み及び読
み出し等の制御はメモリ制御部１０８２が行い、ＲＡＭ
１０９にデータを書き込む場合には３２ビット単位で行
い、ＲＡＭ１０９からデータを読み出す場合には６４ビ
ット単位で行う。また映像復号部１０６からの映像情報
とグラフィックコントローラ１１４からの画像データ
は、同じ座標位置のデータが３２ビットずつ読み出され
るものとする。

【００２３】タイミング制御部１０８７は、入力される
ＰＣＬＫ信号に同期して表示装置１２６に表示するため
のタイミング信号として垂直同期信号ＶＳＹＮＣや水平
同期信号ＨＳＹＮＣを生成するともに、ラインバッファ
１０９１と切換え機構部１０８４に対してデータを出力
するタイミングを示すＥＮＡＢＬＥ信号を出力する。更
に、このタイミング制御部１０８７にて生成されたＶＳ
ＹＮＣ信号とＨＳＹＮＣ信号はメモリ制御部１０８２に
も入力され、メモリ制御部１０８２ではこれらの同期信
号に基づいてＲＡＭ１０９へのデータの読み書き動作を
行う。

【００２４】本実施の形態に係る映像信号合成処理部１
０８では、表示装置１２６に表示するためのタイミング
信号としての垂直同期信号（ＶＳＹＮＣ）と水平同期信
号（ＨＳＹＮＣ）が、グラフィックコントローラ１１４
への同期信号としての垂直同期信号（ＳＶＳＹＮＣ）と
水平同期信号（ＳＨＳＹＮＣ）としても出力される。ま
た、タイミング制御部１０８７から出力される、ライン
バッファ１０９１と切換え機構部１０８４に対するデー
タを出力するタイミングを示すＥＮＡＢＬＥ信号も、グ
ラフィックコントローラ１１４へのデータイネーブル
（ＳＥＮＡＢＬＥ）信号として出力される。これによ
り、グラフィックコントローラ１１４から画像データが
出力されるタイミングと、映像信号合成処理部１０８か
ら表示装置１２５へ表示データが出力されるタイミング
とが同じになることとなる。

【００２５】図４（Ａ），（Ｂ）は、本実施の形態に係
る映像信号合成処理部１０８における動作タイミングを
説明するタイミングチャートで、図４（Ａ）は表示装置
１２６への表示データの出力タイミングを説明する図、
図４（Ｂ）はグラフィックコントローラ１１４からの画
像データの出力タイミングを説明するタイミング図であ
る。

【００２６】本実施の形態では、図４（Ａ）に示すよう
に、グラフィックコントローラ１１４からの画像データ
は、イネーブル（ＳＥＮＡＢＬＥ）信号が出力される場
合だけ出力される。即ち、グラフィックコントローラ１
１４からは表示装置１２５の有する有効表示領域と同じ
領域分の画像データが出力されるため、グラフィックコ
ントローラ１１４から出力される画像データと、映像信
号合成処理部１０８から出力される表示データの水平方
向及び垂直方向のデータ量は同じとなる。

【００２７】再び図３に戻り、比較器１０９２は、ライ
ンバッファ１０９１から読み出されて切換え機構部１０
８４に出力される、ＲＡＭ１０９の動画プレーン１０９
７からの映像情報とＲＡＭ１０９の静止画プレーン１０
９８からの画像データのうち、静止画プレーン１０９８
からの画像データとグラフィックコントローラ１１４か
ら出力される画像データとを比較している。これによ
り、ＲＡＭ１０９の静止画プレーン１０９８に記憶され
ている画像データと、新規にグラフィックコントローラ
１１４から出力される画像データとが同じか、変化して
いるかどうかを判断する。

【００２８】図５は、この比較器１０９２により静止画
プレーン１０９８からの画像データとグラフィックコン
トローラ１１４から出力される画像データとを比較する
様子を説明する図である。

【００２９】メモリ制御部１０８２で、ＨＳＹＮＣ信号
が変化したことを検出すると、まずＲＡＭ１０９の動画
／静止画切換えプレーン１０９９から１ライン分の動画
／静止画切換え情報を読み出し（５０１）、それを切換
え情報記憶部１０８３に送って保存する。次にＦＩＦＯ
１０８８から映像復号部１０６からの映像情報を読み出
して動画プレーン１０９７に書き込む（５００）。その
後、動画プレーン１０９７及び静止画プレーン１０９８
から、次のＨＳＹＮＣ信号のタイミングで、表示装置１
２６に出力する表示データを読み出してラインバッファ
１０９１へ格納する。こうしてラインバッファ１０９１
に格納された表示データは、タイミング制御部１０８７
から出力されるＥＮＡＢＬＥ信号により読み出される
（５０２）。予め動画／静止画切換えプレーン１０９９
から読み出されて切換え情報記憶部１０８３に記憶され
ている動画／静止画切換え情報に基づいて、切換え機構
部１０８４にて映像復号部１０６からの映像情報、或い
はグラフィックコントローラ１１４からの画像データの
いずれか一方が選択されてフォーマット変換部１０８５
へ出力される。フォーマット変換部１０８５は、２画素
単位の表示データを１画素ずつのデータに変換するとと
もに、Ｙ，ＣＢ，ＣＲ（４：２：２）１６ビットのデー
タを、Ｒ，Ｇ，Ｂ各８ビットの画像データに変換する。
その後、この画像データはＤ／Ａ変換部１０８６にてデ
ジタル／アナログ変換されて表示装置１２６へ出力され
る。

【００３０】また、グラフィックコントローラ１１４か
らは、ラインバッファ１０９１に格納された表示データ
が切換え機構部１０８４へ読み出されるのと同じタイミ
ングで画像データが出力される（５０３）。そこで、こ
の比較器１０９２は、同じタイミングで出力されてくる
ラインバッファ１０９１からの画像データと、グラフィ
ックコントローラ１１４からからの画像データとを比較
し、それらデータの一致／不一致を判断している。こう
して比較器１０９２において一致／不一致が判定された
結果は、比較器１０９２の有する、ライン単位に１ビッ
トの判定結果を格納するラインフラグレジスタ１０９２
１に反映される。

【００３１】図６は、本実施の形態に係るラインフラグ
レジスタ１０９２１に一致／不一致の判定された結果が
反映される様子を説明する図である。

【００３２】図６において、データ放送の情報で構成さ
れる表示画面３０は、文字や図形のような静止画データ
を中心に構成される。この表示画面３０の中で、２０は
写真画像を示している。ここでは、ニュース欄の“地
域”の項目５１０が視聴者によるリモコン１２２（図
１）の操作で選択されて、その枠が色付けされて表示さ
れている。このように“地域”の項目５１０が着色され
たことにより、比較器１０９２は、対応するラインの表
示データが変化したことを検出し、内蔵するラインフラ
グレジスタ１０９２１の対応するライン（ライン３００
乃至３３９）のビットに、変更があったことを示す
“１”をセットする。

【００３３】メモリ制御部１０８２は、ＶＳＹＮＣ信号
が変化したことを検出すると、比較器１０９２のライン
フラグレジスタ１０９２１に“１”がセットされている
かどうかを判定する。そして、１ビットでも“１”にセ
ットされているラインが存在する場合には、次のＶＳＹ
ＮＣ信号が変化するまでの期間は、ＲＡＭ１０９への書
き込みは、ＦＩＦＯ１０８８に蓄えられている映像情報
ではなく、ＦＩＦＯ１０８９に蓄えられている画像デー
タを書き込む。

【００３４】図７は、ラインフラグレジスタ１０９２１
の状態に応じて、ＦＩＦＯ１０８８に蓄えられている映
像情報、或いはＦＩＦＯ１０８９に蓄えられている画像
データが選択して書き込むメモリ制御部１０８２による
処理を説明する図である。

【００３５】また図８は、メモリ制御部１０８２におけ
る一垂直走査期間における表示処理の流れを示すフロー
チャートである。

【００３６】図７において、ＶＳＹＮＣ信号（５２０）
のタイミングで、これから表示しようとする静止画プレ
ーン情報の検出結果、即ち、比較器１０９２による、１
つ前のフレームのタイミングにおけるラインバッファ１
０９１からの画像データと、グラフィックコントローラ
１１４からの画像データとの比較結果を、ラインフラグ
レジスタ１０９２１の値に基づいて検出する。この結
果、静止画プレーン情報が変化していると判定される
と、５２２で、グラフィックコントローラ１１４から送
られてＦＩＦＯ１０８９に格納されている静止画データ
を静止画プレーン１０９８に書込む。なお、この場合、
この一垂直走査期間では、比較器１０９２における、次
のフレームの静止画プレーン情報が変化しているかどう
かの検出は行わない。これは、静止画プレーン情報が連
続して変更されていると、それだけ動画プレーン情報の
更新が連続して行われなくなり動画表示に支障がでるの
で、１回動画プレーン情報の更新を行わなかった場合に
は、次の動画表示を確実に行うようにしたものである。

【００３７】次にＶＳＹＮＣ信号（５２３）のタイミン
グでは、前のフレームでの静止画プレーン情報の変化が
検出されていないので、５２５で、ＦＩＦＯ１０８８に
格納されている動画プレーン情報がＲＡＭ１０９の動画
プレーン１０９７に書込まれる。これと並行して、５２
４で、次に表示しようとする静止画プレーン情報におけ
る変更があるかどうかが、比較器１０９２により検出さ
れる。

【００３８】そして、静止画プレーン情報に変更がなか
った場合は、次のＶＳＹＮＣ信号（５２６）の周期内
で、動画プレーン情報が更新され（５２８）、又５２７
で示すように、比較器１０９２により、次に表示しよう
とする静止画プレーン情報における変更があるかどうか
が検出される。なお、５２４で、もし静止画プレーン情
報に変更があったことが検知されると、５２８で静止画
プレーン情報が更新され、５２７での、比較器１０９２
による、次に表示しようとする静止画プレーン情報にお
ける変更があるかどうかの検出処理が省略されることに
なる。

【００３９】次に図８のフローチャートを参照して、メ
モリ制御部１０８２における制御処理を説明する。

【００４０】まずステップＳ１０１で、ＶＳＹＮＣ信号
の変化を検出するとステップＳ１０２に進み、比較器１
０９２のラインフラグレジスタ１０９２１に“１”がセ
ットされているかどうかを判定する。“１”がセットさ
れていない場合はステップＳ１０３に進み、ＲＡＭ１０
９の動画／静止画切換えプレーン１０９９からの１ライ
ン分の動画／静止画切換え情報の読み出す。次にステッ
プＳ１０４に進み、ＦＩＦＯ１０８８に蓄えられている
映像情報を読み出してＲＡＭ１０９の動画プレーン１０
９７に書き込む。そしてステップＳ１０５に進み、ＲＡ
Ｍ１０９の動画プレーン１０９７及び静止画プレーン１
０９８から、各ＨＳＹＮＣ信号のタイミングで表示装置
１２６に出力する表示データを読み出してラインバッフ
ァ１０９１に出力して表示する。この処理を、このフレ
ームの画像表示が終了するまで繰り返す。

【００４１】又ステップＳ１０２で、比較器１０９２の
ラインフラグレジスタ１０９２１に“１”がセットされ
ている場合はステップＳ１０７に進み、ＲＡＭ１０９の
動画／静止画切換えプレーン１０９９からの１ライン分
の動画／静止画切換え情報の読み出す。次にステップＳ
１０８に進み、ＦＩＦＯ１０８９に蓄えられている静止
画情報を読み出してＲＡＭ１０９の静止画プレーン１０
９８に書き込む。そしてステップＳ１０９に進み、ＲＡ
Ｍ１０９の動画プレーン１０９７及び静止画プレーン１
０９８から、各ＨＳＹＮＣ信号のタイミングで表示装置
１２６に出力する表示データを読み出してラインバッフ
ァ１０９１に出力して表示する。この処理を、このフレ
ームの画像表示が終了するまで繰り返す。尚、このライ
ンフラグレジスタ１０９２１の情報は、ＶＳＹＮＣ信号
が変化した時点、即ち、フレームが切替わった時点で、
メモリ制御部１０８２により読み出されることにより
“０”にクリアされるものとする。

【００４２】図９は、本実施の形態に係る比較器１０９
２における処理を説明するフローチャートである。

【００４３】この処理はＶＳＹＮＣ信号により起動さ
れ、まずステップＳ１１０で、前のフレームで静止画情
報が変更されたかどうかを調べ、変更されている場合
は、今度の垂直同期期間内では比較器１０９２による比
較判定を行わない。

【００４４】一方、ステップＳ１１０で、前のフレーム
で静止画情報が変更されていなかった場合はステップＳ
１１１に進み、比較器１０９２により、ラインバッファ
１０９１からのデータと、グラフィックコントローラ１
１４からのデータとを比較する。そしてステップＳ１１
２で、それらが一致しているかどうかを判定する。一致
していればステップＳ１１４に進むが、一致していない
時はステップＳ１１３に進み、その一致していないライ
ンのフラグ情報を“１”にする。そしてステップＳ１１
４で、そのフレームの全走査線分のラインデータのチェ
ックが終了したかどうかを調べ、終了していない時はス
テップＳ１１１に戻り、前述の処理を繰り返す。

【００４５】以上説明したように本実施の形態１によれ
ば、グラフィックコントローラ１１４から出力される画
像データが変化したかどうかをライン単位で検出し、そ
の変化したことを検出した場合にのみ、映像復号部１０
６から出力される映像情報（動画）に代えて、グラフィ
ックコントローラ１１４から出力される画像データ（静
止画）をＲＡＭ１０９へ書き込む。これによりＲＡＭ１
０９へのアクセスは、図５に示したように、１回の水平
同期期間中において、表示画面の１ライン分の表示デー
タのアクセス時間が省けることとなる。

【００４６】また本実施の形態１によれば、グラフィッ
クコントローラ１１４から出力される画像データ（静止
画データ）が変化した場合には、映像復号部１０６から
出力される映像情報（動画データ）による表示更新が行
われず、グラフィックコントローラ１１４から出力され
る画像データ（静止画データ）の更新だけが行われる。
このため、頻繁に静止画データの更新が行われた場合に
は、映像復号部１０６から出力される映像情報の更新レ
ートが半分に低下することになる。

【００４７】しかし人間の目には、１画面の更新レート
が１５Ｈｚ以上あれば違和感なく見ることができ、映像
復号部１０６から出力される映像情報の更新レートが６
０Ｈｚとすれば、グラフィックコントローラ１１４から
出力される画像データが、例え連続して変化しても、映
像復号部１０６から出力される映像情報の更新レートは
３０Ｈｚに確保できるため、動画への影響は少ないと考
えられる。

【００４８】ここで図３に示すように、映像信号合成処
理部１０８に同期信号カウンタ１０９３を設け、ＶＳＹ
ＮＣ信号の発生回数を同期信号カウンタ１０９３にて計
数し、所定回数を計数するとメモリ制御部１０８２に対
してＯＶＥＲ信号を発行している。メモリ制御部１０８
２は、この同期信号カウンタ１０９３から発行されるＯ
ＶＥＲ信号を入力すると、比較器１０９２のラインフラ
グレジスタ１０９２１を読みに行く。これにより、映像
復号部１０６から出力される映像情報の更新がスキップ
される回数が、最大でもこの所定回数以下になるため、
動画の更新レートを更に高めることができる。

【００４９】また、解像度変換処理部１０８１で処理さ
れて出力される表示サイズの情報が同期信号カウンタ１
０９３に入力されている。従って同期信号カウンタ１０
９３は、解像度変換処理部１０８１からに入力される表
示サイズの情報に基づいて、ＶＳＹＮＣ信号の発生回数
を計数する値を変更する。これにより、映像復号部１０
６から出力される映像情報の表示サイズに応じて映像復
号部１０６から出力される映像情報の更新レートを変え
ることができる。例えば、表示する映像情報のサイズが
小さい場合には、映像復号部１０６から出力される映像
情報の更新とグラフィックコントローラ１１４から出力
される画像データの更新とを交互に行い、表示する映像
情報のサイズが大きい場合には、映像復号部１０６から
出力される映像情報の更新回数を多くする。これによ
り、映像復号部１０６から出力される映像情報の更新レ
ートを高めるという制御が可能となる。

【００５０】［実施の形態２］前述の実施の形態１で
は、グラフィックコントローラ１１４から出力される画
像データが変化したことを検出し、その変化を検出した
場合にのみ、映像復号部１０６から出力される映像情報
に代えて、グラフィックコントローラ１１４から出力さ
れる画像データをＲＡＭ１０９へ書き込むことにより、
ＲＡＭ１０９にアクセスする要因を減らす場合を説明し
た。

【００５１】これに対し実施の形態２では、グラフィッ
クコントローラ１１４から出力される画像データのＲＡ
Ｍ１０９への書き込みは中断せずに、ＶＳＹＮＣ信号前
後のブランキング期間を利用してグラフィックコントロ
ーラ１１４から出力される画像データをＲＡＭ１０９へ
書き込む場合で説明する。

【００５２】表示装置１２６へ出力される同期信号の前
後には、例えば、ＣＲＴのように蛍光面への電子ビーム
の照射によって発光させるような表示装置において、水
平方向で左から右方向に走査するような場合、右端に走
査が到達した時点で左端に電子ビームの照射を戻すため
の水平帰線期間が設けられている。同様に、垂直方向で
は、下端にビーム走査が到達した時点で上端に電子ビー
ムの照射を戻すための垂直帰線期間が設けられている。
これら期間では表示データが出力されず、表示処理が実
行されないためブランキング期間と呼ばれている。

【００５３】本実施の形態２では、数ラインに亙って連
続する垂直帰線期間（Ｖブランキング期間）中に、グラ
フィックコントローラ１１４から出力される画像データ
のうち、変化したラインの画像データをＲＡＭ１０９へ
書き込む場合で説明する。尚、この実施の形態２におけ
る装置の全体構成は、前述の実施の形態１に係る図１及
び図３の構成と基本的に同様であるので、その説明を省
略する。

【００５４】図１０は、本発明の実施の形態２に係るグ
ラフィックコントローラ１１４ａの構成を示すブロック
図で、前述の実施の形態１に係る構成と共通する部分は
同一記号で示し、その説明を省略する。

【００５５】この実施の形態２におけるグラフィックコ
ントローラ１１４ａは、外部から入力される同期信号
（ＳＶＳＹＮＣ，ＳＨＳＹＮＣ）とデータイネーブル信
号（ＳＥＮＡＢＬＥ）に同期して画像データを出力する
以外に、本実施の形態２に係る映像信号合成処理部１０
８ａ（後述する）からのＡＬＩＮＦＯ信号にて指定され
る、ＲＡＭ１１５のアドレス情報に対応した画像データ
を、そのＡＬＩＮＦＯ信号で指定されるアドレス情報に
対応した画像データを出力していることを示すデータイ
ネーブル（ＲＥＮＡＢＬＥ）信号と共に出力する機能を
有している。

【００５６】図１１（Ａ），（Ｂ）は、本発明の実施の
形態２に係るグラフィックコントローラ１１４ａにおけ
る制御処理を説明するためのタイミング図である。前述
の図４（Ａ），（Ｂ）と比較すると明らかなように、図
１１（Ｂ）においては、垂直ブランキング期間でも、デ
ータイネーブル（ＲＥＮＡＢＬＥ）信号とともに画像デ
ータが出力されているのが分かる。

【００５７】図１１（Ａ）は、表示装置１２６への表示
データの出力タイミングを示し、図１１（Ｂ）は、本実
施の形態２に係るグラフィックコントローラ１１４ａか
らの画像データの出力タイミングを示している。

【００５８】図１１（Ｂ）において、ＡＬＩＮＦＯ信号
にて指定された、ＲＡＭ１１５のアドレス情報に対応す
る画像データが、Ｖブランキング期間中にＲＥＮＡＢＬ
Ｅ信号とともに出力されている。即ち、このグラフィッ
クコントローラ１１４ａは、任意のタイミングでＡＬＩ
ＮＦＯ信号にてアドレス情報がセットされると、その後
のＶブランキング期間に、そのＡＬＩＮＦＯ信号にて指
定されたアドレス情報に対応する画像データを、メモリ
インターフェースユニット１１４４を介してＲＡＭ１１
５から読み出している。この画像データは、ＦＩＦＯ１
１４６に一旦記憶された後、ＲＥＮＡＢＬＥ信号ととも
に、映像信号合成処理部１０８に画像データとして出力
される。

【００５９】図１２は、このＡＬＩＮＦＯ信号にて指定
されるアドレス情報の一例を示す図である。

【００６０】図１２に示すように、このＡＬＩＮＦＯ信
号は、スタートビット（０）に続いて、アドレス情報が
出力される画像データの先頭のラインを示すライン指定
部（１０ビット）と、そのライン指定部で指定されたラ
インから連続して出力されるライン数を指定するレング
ス指定部（１０ビット）、及びこのＡＬＩＮＦＯ信号の
終端を示すエンドビット（１）により構成されている。
例えば、図６に示した表示画面の例で説明すると、３０
０ラインから３３９ラインまでの４０ラインに相当する
画像データが変更されているので、ライン指定部には、
先頭ライン“３００”の１６進表示である“１２Ｃ”
が、またレングス指定部には、連続する変更ライン数
“４０”の１６進表示である“０２８”がセットされ
る。これらの情報により構成されるアドレス情報は、Ｐ
ＣＬＫ信号に同期して映像信号合成処理部１０８から出
力される。

【００６１】図１３は、本発明の実施の形態２に係る映
像信号合成処理部１０８ａの構成を示すブロック図で、
前述の実施の形態１に係る構成と共通する部分は同一記
号で示し、その説明を省略する。

【００６２】本実施の形態２に係る映像信号合成処理部
１０８ａでは、比較器１０９２の有するラインフラグレ
ジスタ１０９２１の情報は、同期信号カウンタ１０９３
から出力されるＯＶＥＲ信号のタイミングでアドレス生
成部１０９４にて読み出される。ここで、もしラインフ
ラグレジスタ１０９２１に“１”がセットされている場
合には、対応するラインのアドレス情報を図１２に示す
データフォーマットで、ＰＣＬＫ信号に同期してグラフ
ィックコントローラ１１４ａに出力する。

【００６３】図１４は、本発明の実施の形態２に係る映
像信号合成処理部１０８ａのメモリ制御部１０８２ａに
おける処理を説明するフローチャートである。

【００６４】メモリ制御部１０８２ａによるＲＡＭ１０
９へのアクセスは、Ｖブランキング以外の期間において
は、前述の実施の形態１の図５に示したタイミングチャ
ートと同じとなる。

【００６５】この処理は、まずステップＳ２０１で、メ
モリ制御部１０８２ａがＶＳＹＮＣ信号が変化したこと
を検出することにより開始され、ステップＳ２０２でＶ
ブランキング期間かどうかを判定し、そうでない時はス
テップＳ２０３に進む。ここでは、ＲＡＭ１０９の動画
／静止画切換えプレーン１０９９から１ライン分の動画
／静止画切換え情報を読み出し、その情報を切換え情報
記憶部１０８３に保存する。次にステップＳ２０４に進
み、映像復号部１０６からの映像情報（動画）をＦＩＦ
Ｏ１０８８から読み出し、その動画情報を動画プレーン
１０９７に書き込む。そしてステップＳ２０５に進み、
動画プレーン１０９７及び静止画プレーン１０９８か
ら、各ＨＳＹＮＣ信号のタイミングで、表示装置１２６
に出力する表示データを読み出してラインバッファ１０
９１へ格納する。これにより、ラインバッファ１０９１
に記憶された各ラインの表示データが、各水平同期信号
に同期して表示装置１２６に送られて表示される。

【００６６】また前述の図９のフローチャートで示した
ように、ラインバッファ１０９１に格納された表示デー
タが切換え情報記憶部１０８３へ読み出されるのと同じ
タイミングでグラフィックコントローラ１１４から画像
データが出力され、比較器１０９２により、その同じタ
イミングで出力されてくるラインバッファ１０９１から
の画像データとの一致／不一致を調べるために比較が行
われる。そして、その結果が、比較器１０９２のライン
フラグレジスタ１０９２１にセットされる。

【００６７】一方、ステップＳ２０２のＶブランキング
期間では、ＨＳＹＮＣ信号が変化したことを検出すると
ステップＳ２０７に進み、ＦＩＦＯ１０８８に一時的に
記憶されている映像復号部１０６からの映像情報を動画
プレーン１０９７へ書き込む。但し、この場合、動画／
静止画切換えプレーン１０９９からの動画／静止画切換
え情報の読み出しと、動画プレーン１０９７及び静止画
プレーン１０９８からの表示データの読み出し、及び比
較器１０９２におけるグラフィックコントローラ１１４
から出力される画像データとラインバッファ１０９１か
らの画像データとの比較が行われない。

【００６８】そしてステップＳ２０８で、映像信号合成
処理部１０８ａからＡＬＩＮＦＯ信号にアドレス情報が
出力されると、グラフィックコントローラ１１４ａから
はＲＥＮＡＢＬＥ信号とともに、要求したアドレス情報
に対応する画像情報が出力される。またメモリ制御部１
０８２ａは、動画プレーン１０９７及び静止画プレーン
１０９８からの表示データの読み出しが行われていた期
間に、ＦＩＦＯ１０８９に一時的に記憶されているグラ
フィックコントローラ１１４からの画像データ（静止
画）を読み出し、その情報を静止画プレーン１０９８へ
書き込む（Ｓ２０９）。

【００６９】図１５は、この場合の処理タイミングを示
すタイミングチャートである。

【００７０】図において、Ｖブランキング期間における
動作タイミングを示し、ＲＥＮＡＢＬＥ信号が出力され
るタイミング５３１で、グラフィックコントローラ１１
４ａから出力される１ライン分の画像データが、ＲＡＭ
１０９の静止画プレーン１０９８の対応するラインに格
納されている（５３０）。

【００７１】以上説明したように本実施の形態２によれ
ば、グラフィックコントローラ１１４ａから出力される
画像データが変化したかどうかを検出し、変化したこと
を検出した場合には、ＶＳＹＮＣ信号前後の垂直ブラン
キング期間を利用してグラフィックコントローラ１１４
ａから出力される１ライン分の画像データをＲＡＭ１０
９の静止画プレーン１０９８の対応するラインに書き込
む。これにより、ＲＡＭ１０９へのアクセスは、図１５
に示すように、１回の水平同期期間中において１ライン
分の表示データをアクセスする時間が省ける。

【００７２】また本実施の形態２によれば、限られたＶ
ブランキングの期間中に、画像データが変化したライン
の画像データだけをＲＡＭ１０９の静止画プレーン１０
９８に書き込んでいるため、変化したラインが多い場合
には、複数のＶブランキング期間に跨ってＲＡＭ１０９
の画像データが更新されることになる。

【００７３】そこで、前述の図１３に示す、本実施の形
態２に係る映像信号合成処理部１０８ａにおいて、アド
レス生成部１０９４に、比較器１０９２から読み出した
ラインフラグレジスタ１０９２１に“１”がセットされ
ている数を計数するカウンタを設け、そのカウントに計
数されたカウント値が所定値以上であるかどうかによ
り、処理を変更するようにしてもよい。即ち、そのカウ
ント値が所定値以上である場合には、前述の実施の形態
１と同様の処理を行う。

【００７４】これにより、グラフィックコントローラ１
１４から出力される画像データで表示内容が更新された
ライン数が所定値を超えた場合であっても、１回の垂直
同期期間で、ＲＡＭ１０９の静止画プレーン１０９８の
内容を全て更新することができる。

【００７５】［実施の形態３］前述の実施の形態２で
は、ライン単位でグラフィックコントローラ１１４ａか
ら出力される画像データが変化したことを検出し、Ｖブ
ランキング期間中に、グラフィックコントローラ１１４
ａから出力される画像データのうち、その内容が変化し
たラインの画像データをＲＡＭ１０９へ書き込むことに
より、ＲＡＭ１０９へアクセスする要因を減らす場合で
説明した。

【００７６】次に、本発明の実施の形態３では、画像の
ライン単位での画像データの変化を検出する以外に、各
ラインの画素単位でも画像データの変化を検出する。そ
して、グラフィックコントローラ１１４ａに対して、各
ラインのアドレス情報に加えて、その変化した画素のア
ドレス単位で指定できるようにする。これにより、ＨＳ
ＹＮＣ信号前後のブランキング期間を利用して、グラフ
ィックコントローラ１１４ａから出力される画像データ
をＲＡＭ１０９へ書き込むことができるようにしてい
る。

【００７７】図１６は、本発明の実施の形態３に係る映
像信号合成処理部１０８ｂの構成を示すブロック図で、
前述の実施の形態に係る構成と共通する部分は同じ番号
で示し、それらの説明を省略する。

【００７８】本実施の形態３に係る映像信号合成処理部
１０８ｂでは、比較器１０９２ｂに、縦方向のライン単
位での画像データの変化を示すラインフラグレジスタ１
０９２１に加えて、横方向の画素単位での画像データの
変化を示す画素フラグレジスタ１０９２２が設けられて
いる。これらフラグレジスタ１０９２１，１０９２２の
情報は、同期信号カウンタ１０９３から出力されるＯＶ
ＥＲ信号のタイミングでアドレス生成部１０９４により
読み出される。そして、もしこれらの情報に“１”がセ
ットされている場合は、対応するライン及び画素位置を
示すアドレス情報を、図１７に示すフォーマットで、Ｐ
ＣＬＫ信号に同期してグラフィックコントローラ１１４
ａへ出力する。

【００７９】図１７は、横方向の画素単位で変化があっ
たことを示す情報を付加したアドレス情報の一例を示す
図である。

【００８０】図１７において、出力される画像データの
先頭のラインを示すライン指定部（１０ビット）と、ラ
イン指定部で指定した先頭ラインから連続して出力され
るライン数を指定するＶレングス指定部（１０ビット）
に加えて、そのラインの先頭の画素位置を示す画素指定
部（１１ビット）と、その画素指定部で指定した画素位
置から連続して出力される、変化した画素数を指定する
Ｈレングス指定部（１１ビット）が含まれている。

【００８１】例えば、図１８に示した表示画面の例で説
明すると、項目「地域」５１０に対応して、３００ライ
ンから３３９ラインまでの４０ラインの表示内容が変更
され、更に横方向では、９００画素から１２５９画素ま
での３６０画素に関して表示内容が変更されている。こ
の場合、ライン指定部には先頭ライン“３００”の１６
進表示である“１２Ｃ”が、レングス指定部には連続す
るライン数“４０”の１６進表示である“０２８”が格
納される。更に、画素指定部には、先頭画素位置のアド
レス“９００”の１６進表示である“３８４”が、また
Ｈレングス指定部には、連続する画素数“３６０”の１
６進表示である“１６８”がセットされる。

【００８２】更に、これらの情報の前後にはデータの始
まりと終わりを示すスタートビット（０）とエンドビッ
ト（１）が付加されている。また、Ｖレングス指定部と
画素指定部の間には、エンドビットと論理が逆である拡
張ビット（０）が付加されている。これにより、このア
ドレス情報を受取った側では、このアドレス情報が、前
述の実施の形態２に係る、ラインに関するアドレス情報
だけで終了しているのか、更に、実施の形態３の特徴で
ある、横方向の画素に関するアドレス情報も付加される
のかを判断することができる。

【００８３】これらの情報により構成されるアドレス情
報は、ＰＣＬＫ信号に同期して、映像信号合成処理部１
０８ｂからグラフィックコントローラ１１４ａへ出力さ
れる。

【００８４】この実施の形態３における映像信号合成処
理部１０８ｂでは、ＨＳＹＮＣ信号前後のブランキング
期間にＲＡＭ１０９へ書き込みが行える画素数が予めア
ドレス生成部１０９４に設定されている。更に、アドレ
ス生成部１０９４には、比較器１０９２から読み出した
画素フラグレジスタ１０９２２に“１”が何画素分セッ
トされているかを計数するカウンタが設けられている。
そしてアドレス生成部１０９４は、この画素フラグレジ
スタ１０９２２における“１”の数が予め設定されてい
る所定値以内かどうかを調べ、そうであればアドレス情
報に横方向の画素に関する情報を付加してアドレス情報
を出力する。一方、この画素フラグレジスタ１０９２２
にセットされている“１”の数が予め設定されている所
定値より大きい場合には、アドレス情報に横方向の画素
に関する情報を付加することなく、Ｖレングス指定部の
後にエンドビット（１）を付加してアドレス情報を出力
する。

【００８５】この映像信号合成処理部１０８ｂからＡＬ
ＩＮＦＯ信号にアドレス情報が出力されると、グラフィ
ックコントローラ１１４ａは、アドレス情報に横方向の
画素に関する情報も付加されているかどうかを判断す
る。その横方向の画素に関する情報が付加されている場
合には、その要求されたアドレス情報に対応する画像デ
ータをＨＳＹＮＣ信号前後のブランキング期間に、メモ
リインターフェースユニット１１４４を介してＲＡＭ１
１５から読み出す。そして、ＦＩＦＯ１１４６に一旦記
憶した後、ＲＥＮＡＢＬＥ信号とともに画像データとし
て出力する。

【００８６】一方、横方向の画素に関する情報が付加さ
れていない場合には、前述の実施の形態２で説明したよ
うに、Ｖブランキングの期間中にライン単位で要求され
たアドレス情報に対応する画像データを、メモリインタ
ーフェースユニット１１４４を介してＲＡＭ１１５から
読み出し、ＦＩＦＯ１１４６に一旦記憶した後、ＲＥＮ
ＡＢＬＥ信号とともに画像データとして出力する。

【００８７】この実施の形態３に係るメモリ制御部１０
８２ｂにより、ＲＡＭ１０９がアクセスされる様子を図
１９のタイミングチャートに、また、その時の処理の流
れを図２０のフローチャートで示す。

【００８８】ここでは、１回の水平同期期間にＲＡＭ１
０９に対し、動画／静止画切換えプレーン１０９９から
の１ライン分の動画／静止画切換え情報の読み出し、Ｆ
ＩＦＯ１０８８に蓄えられている映像情報の動画プレー
ン１０９７への書き込み、及び動画プレーン１０９７及
び静止画プレーン１０９８からの表示データの読み出し
が行われるが、３６０画素の画像データをＲＡＭ１０９
へ書き込むだけの時間の余裕が存在するものとし、この
期間を利用して変化した画像データをＲＡＭ１０９へ書
き込むこととなる。

【００８９】メモリ制御部１０８２ｂによるＲＡＭ１０
９へのアクセスは、グラフィックコントローラ１１４ａ
から出力される画像データに変化がない場合は、前述の
実施の形態１での図５に示したタイミングチャートと同
じとなる。

【００９０】図１９において、１９００で、水平同期信
号（ＨＳＹＮＣ）がアクティブになるとＲＡＭ１０９の
動画／静止画切換えプレーン１０９９から動画／静止画
切換え情報を読み出し（１９０１）、１９０２では、Ｆ
ＩＦＯ１０８８に記憶されている動画データをＲＡＭ１
０９の動画プレーン１０９７に書込む。また、この水平
同期信号（ＨＳＹＮＣ）に同期してラインバッファ１０
９１からの表示データの読み出しが開始され（１９０
５）、ＥＮＡＢＬＥ信号に同期して表示データが出力さ
れる（１９０７）。又、前のフレームの画像データにお
ける比較結果に基づいて、アドレス生成部１０９４から
ＡＬＩＮＦＯ信号が出力されている場合（１９０８）
は、１９０９でＲＥＮＡＢＬＥ信号に同期して、グラフ
ィックコントローラ１１４ａからＲＡＭ１１５に記憶さ
れているデータが読み出され、それが静止画プレーン１
０９８に書込まれる（１９０３）。そして、１９０４で
次のライン表示のための動画プレーン／静止画プレーン
からのデータの読み出しが行われ、１９０６で、ライン
バッファ１０９１の内容が次のラインの表示データに更
新される。

【００９１】次に図２０のフローチャートを参照して、
メモリ制御部１０８２ｂにおける処理を説明する。

【００９２】まずステップＳ３０１で、ＶＳＹＮＣ信号
の変化を検出するとステップＳ３０２に進み、ＨＳＹＮ
Ｃ信号の変化を検出すると、ＲＡＭ１０９に対し、動画
／静止画切換えプレーン１０９９から１ライン分の動画
／静止画切換え情報を読み出す。次にステップＳ３０３
に進み、ＦＩＦＯ１０８８に蓄えられている映像情報を
読み出して動画プレーン１０９７に書き込む。次にステ
ップＳ３０４に進み、グラフィックコントローラ１１４
からのＲＥＮＡＢＬＥ信号により、ＦＩＦＯ１０８９に
画像データが蓄えられているかどうかを判断する。蓄え
られている場合にステップＳ３０６に進み、ＦＩＦＯ１
０８９から画像データを読み出し、その情報を静止画プ
レーン１０９８へ書き込む。このステップＳ３０６の
後、或いはステップＳ３０４で、ＦＩＦＯ１０８９に画
像データが蓄えられていない場合はステップＳ３０５に
進み、動画プレーン１０９７及び静止画プレーン１０９
８から、次のＨＳＹＮＣ信号のタイミングで表示装置１
２６に出力する表示データの読み出しを行う。そしてス
テップＳ３０７に進み、１画面分の処理が終了したかを
調べ、終了していない時はステップＳ３０２に戻り、１
画面分の表示処理を終了するまで前述の処理を実行す
る。

【００９３】尚、この処理と並行して、比較器１０９２
ｂにおける、ラインバッファ１０９１からの画像データ
とグラフィックコントローラ１１４ａからの画像データ
との比較が行われている。この処理は前述の図９の場合
とほぼ同様であるが、図９のステップＳ１１３で、一致
しなかったラインのフラグ情報を“１”にセットするだ
けでなく、その一致しない画素の位置をも検出し、その
画素位置に対応する画素フラグレジスタ１０９２２の位
置に“１”をセットする点が前述の実施の形態と異なっ
ている。

【００９４】ここで、アドレス生成部１０９４によりカ
ウントされた画素フラグレジスタ１０９２２の“１”の
数が、予め設定されている所定値より大きい場合には、
グラフィックコントローラ１１４ａに対して、画素位置
に関する情報は付加せずに、その一致しないラインだけ
を示す情報を含むアドレス情報を出力する。これによ
り、前述の実施の形態２で説明したように、Ｖブランキ
ング期間を利用して、グラフィックコントローラ１１４
ａから出力される画像データをＲＡＭ１０９へ書き込
む。

【００９５】更に、アドレス生成部１０９４によりカウ
ントされたラインフラグレジスタ１０９２１の“１”の
数が所定値以上である場合には、前述の実施の形態１で
説明したように、ブランキング期間以外の有効表示デー
タ出力期間中に、映像復号部１０６から出力される映像
情報に代えて、グラフィックコントローラ１１４から出
力される画像データをＲＡＭ１０９へ書き込むことにな
る。

【００９６】以上説明したように実施の形態３によれ
ば、ライン単位での画像データの変化を検出してライン
単位で記憶するだけでなく、各ラインにおける水平方向
の画素毎に画像データの変化を検出して、その画素位置
をも記憶することにより、グラフィックコントローラ１
１４ａに対して、画像が変化したラインだけでなく、そ
の画素単位で変更画像の範囲を指定できる。これによ
り、静止画データの転送時間を短縮できる。更には、Ｈ
ＳＹＮＣ信号前後のブランキング期間、或いは１回の水
平同期期間にＲＡＭ１０９にアクセスする際の空き時間
を利用してグラフィックコントローラ１１４から出力さ
れる画像データをＲＡＭ１０９へ書き込むことが可能と
なる。

【００９７】［実施の形態４］前述の実施の形態１から
実施の形態３では、グラフィックコントローラから出力
される画像データが変化したことを映像信号合成処理部
が検出し、変化した箇所の画像データだけをＲＡＭ１０
９へ書き込むことにより、ＲＡＭ１０９へアクセスする
要因を減らす場合で説明した。

【００９８】これに対し本実施の形態４では、前のフレ
ームと比べて画像データが変化した箇所の情報をグラフ
ィックコントローラに持たせ、映像信号合成処理部がそ
の情報を読み出すことができるようにする。これによ
り、映像信号合成処理部は表示内容が更新される箇所の
情報を知ることができ、表示内容が更新される箇所の画
像データのみを出力するようにグラフィックコントロー
ラに対して指示できるようにしてＲＡＭ１０９の内容を
更新する場合で説明する。

【００９９】図２１は、本発明の実施の形態４に係るグ
ラフィックコントローラ１１４ｃの構成を示すブロック
図である。

【０１００】このグラフィックコントローラ１１４ｃで
は、同期信号（ＳＶＳＹＮＣ信号及びＳＨＳＹＮＣ信
号）に同期して順次画像データが出力されるのではな
く、外部から入力されるＡＬＩＮＦＯ信号にてアドレス
情報が指定された場合にのみ、そのアドレス情報に対応
する画像データがデータイネーブル信号（ＲＥＮＡＢＬ
Ｅ信号）と共に出力される。

【０１０１】このグラフィックコントローラ１１４ｃ
は、ＣＰＵ１１１からＣＰＵバス１１６を介してセット
されるコマンドや制御情報に従って、グラフィックコン
トローラ１１４ｃの有するアクセラレータ機能を用いて
描画データを生成する。そしてその結果をメモリインタ
ーフェースユニット１１４４を介してＲＡＭ１１５へ書
き込む。即ち、グラフィックコントローラ１１４ｃは、
表示領域のどの位置のデータが変更されたのかを把握し
ていることとなる。

【０１０２】この実施の形態４おけるグラフィックコン
トローラ１１４ｃは、前述の実施の形態１で説明したラ
インフラグレジスタ１０９２１と同じ機能を果たすライ
ンフラグレジスタ１１４７を有しており、ＣＰＵ１１１
からＣＰＵバス１１６を介してセットされるコマンドや
制御情報に従って、データマニピュレータ１１４２が生
成した画像データをＲＡＭ１１５へ書き込むためのメモ
リアドレスをメモリインターフェースユニット１１４４
に指示すると伴に、そのメモリアドレスに対応するライ
ンフラグレジスタ１１４７の位置に“１”をセットす
る。

【０１０３】図２２は、この実施の形態４に係る映像信
号合成処理部１０８ｃの構成を示すブロック図である。

【０１０４】この映像信号合成処理部１０８ｃには、静
止画プレーン１０９８からの画像データとグラフィック
コントローラ１１４ｃから出力される画像データとを比
較する機能は有していない。アドレス生成部１０９４
は、グラフィックコントローラ１１４ｃから出力される
ラインフラグレジスタ１０９２１の情報を入力し、同期
信号カウンタ１０９３から出力されるＯＶＥＲ信号のタ
イミングでグラフィックコントローラ１１４ｃのライン
フラグレジスタ情報を読み出し、“１”がセットされて
いるかどうかを判断する。一つでも“１”がセットされ
ているラインが存在する場合には、任意のタイミング
で、前述の実施の形態２で説明したアドレス情報をＡＬ
ＩＮＦＯ信号に出力する。

【０１０５】図２３（Ａ），（Ｂ）は、本実施の形態４
に係る映像信号合成処理部１０８ｃにおける動作タイミ
ングを説明するタイミングチャートで、図２３（Ａ）は
表示装置１２６への表示データの出力タイミングを説明
する図、図２３（Ｂ）はグラフィックコントローラ１１
４ｃからの画像データの出力タイミングを説明するタイ
ミング図で、ＡＬＩＮＦＯ信号にて指定されたアドレス
情報に対応する画像データが、Ｖブランキング期間中に
ＲＥＮＡＢＬＥ信号とともに出力される様子を示してい
る。

【０１０６】グラフィックコントローラ１１４ｃは、任
意のタイミングでＡＬＩＮＦＯ信号にてアドレス情報が
セットされると、その後、Ｖブランキング期間で、ＡＬ
ＩＮＦＯ信号にて指定されたアドレス情報に対応する画
像データを出力メモリインターフェースユニット１１４
４を介してＲＡＭ１１５から読み出す。そして、その画
像データをＦＩＦＯ１１４６に一旦記憶した後、ＲＥＮ
ＡＢＬＥ信号とともに画像データとして出力する。

【０１０７】この実施の形態４において、メモリ制御部
１０８２によるＲＡＭ１０９へのアクセスは、前述の実
施の形態２の図１４のフローチャートで示した動作と同
じになる。

【０１０８】尚、グラフィックコントローラ１１４ｃの
ラインフラグレジスタ１１４７の情報は、メモリ制御部
１０８２にて読み出されることにより“０”にクリアさ
れるものとする。

【０１０９】以上説明したように本実施の形態４によれ
ば、グラフィックコントローラ１１４ｃから出力される
画像データが変化したかどうかを検出し、変化したこと
を検出した場合には、ＶＳＹＮＣ信号前後のブランキン
グ期間を利用して、グラフィックコントローラ１１４ｃ
から出力される画像データをＲＡＭ１０９へ書き込む。
これにより１回の水平同期期間において、表示画面の１
ライン分の表示データ分、ＲＡＭ１０９へのアクセスが
省略でき、映像信号合成処理部の簡略化を図ることがで
きる。

【０１１０】なお本発明は、複数の機器（例えばホスト
コンピュータ、インターフェース機器、リーダ、プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機、ファクシミリ装置
など）に適用してもよい。

【０１１１】また本発明の目的は、前述した実施形態の
機能を実現するソフトウェアのプログラムコードを記録
した記憶媒体（または記録媒体）を、システム或いは装
置に供給し、そのシステム或いは装置のコンピュータ
（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプロ
グラムコードを読み出し実行することによっても達成さ
れる。この場合、記憶媒体から読み出されたプログラム
コード自体が前述した実施形態の機能を実現することに
なり、そのプログラムコードを記憶した記憶媒体は本発
明を構成することになる。また、コンピュータが読み出
したプログラムコードを実行することにより、前述した
実施形態の機能が実現されるだけでなく、そのプログラ
ムコードの指示に基づき、コンピュータ上で稼働してい
るオペレーティングシステム（ＯＳ）などが実際の処理
の一部または全部を行い、その処理によって前述した実
施形態の機能が実現される場合も含まれる。

【０１１２】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張カー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書込まれた後、そのプログラムコードの指示
に基づき、その機能拡張カードや機能拡張ユニットに備
わるＣＰＵなどが実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれる。

【０１１３】以上説明したように本実施の形態によれ
ば、静止画と動画とを混在した画像を表示する際、デー
タが変化した静止画データのみをメモリに書き込むよう
にすることにより一水平走査期間で発生するメモリへの
アクセス回数を減らすことができる。これにより、高速
のメモリを必要とせず、装置のコストダウンを実現でき
る。

【０１１４】

【発明の効果】以上説明したように本発明によれば、次
にフレームの静止画データが変化した場合に、その変化
した静止画データを表示用データを記憶しているメモリ
に書き込むことにより、そのメモリへのアクセス回数を
減らすことができる。

【０１１５】また本発明によれば、次のフレームの静止
画データが変化した場合、その変化したライン、或いは
その画素データだけを更新することにより、表示用メモ
リへのアクセス回数を減らすことができるという効果が
ある。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係るデジタル衛星放送
受信装置全体の構成を示すブロック図である。

【図２】本発明の実施の形態１に係るグラフィックコン
トローラの構成を示すブロック図である。

【図３】本発明の実施の形態１に係る映像信号合成処理
部の構成を示すブロック図である。

【図４】本発明の実施の形態１において、グラフィック
コントローラから画像データが出力される様子と、映像
信号合成処理部から表示データが出力される様子を説明
するタイミングチャートである。

【図５】本実施の形態１に係る、一水平走査期間でのＲ
ＡＭへのアクセス、ラインバッファの状態、及び静止画
データの比較を説明するタイミングチャートである。

【図６】本実施の形態に係る、表示データと、その変更
された箇所に応じたフラグレジスタの内容を説明する図
である。

【図７】本実施の形態１に係る映像信号合成処理部から
メモリへのアクセスの様子を、比較器における比較結果
に基づいて説明するタイミングチャートである。

【図８】本実施の形態１に係る映像信号合成処理部によ
る処理を説明するフローチャートである。

【図９】本実施の形態に係る比較器における処理を説明
するフローチャートである。

【図１０】本発明の実施の形態２に係るグラフィックコ
ントローラの構成を示すブロック図である。

【図１１】本発明の実施の形態２において、グラフィッ
クコントローラから画像データが出力される様子と映像
信号合成処理部から表示データが出力される様子を説明
するタイミングチャートである。

【図１２】本発明の実施の形態２におけるアドレス情報
のデータ構成を示す図である。

【図１３】実施の形態２に係る映像信号合成処理部の構
成を示すブロック図である。

【図１４】本実施の形態２に係る映像信号合成処理部に
よる処理を説明するフローチャートである。

【図１５】本実施の形態２に係る、一水平走査期間での
ＲＡＭへのアクセスを説明するタイミングチャートであ
る。

【図１６】本発明の実施の形態３に係る映像信号合成処
理部の構成を示すブロック図である。

【図１７】実施の形態３に係るアドレス情報のデータ構
成を示す図である。

【図１８】本実施の形態３に係る、表示データと、その
変更された箇所に応じたフラグレジスタ及び画素フラグ
レジスタの内容を説明する図である。

【図１９】本実施の形態３に係る、一水平走査期間での
ＲＡＭへのアクセス、ラインバッファの状態、及び静止
画データの比較を説明するタイミングチャートである。

【図２０】本実施の形態４に係る映像信号合成処理部に
よる処理を説明するフローチャートである。

【図２１】本発明の実施の形態４に係るグラフィックコ
ントローラの構成を示すブロック図である。

【図２２】実施の形態４に係る映像信号合成処理部の構
成を示すブロック図である。

【図２３】本発明の実施の形態４において、グラフィッ
クコントローラから画像データが出力される様子と、映
像信号合成処理部から表示データが出力される様子を説
明するタイミングチャートである。

【図２４】従来のテレビジョン受像機における表示用メ
モりへの画像データのアクセスを説明するタイミングチ
ャートである。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/907 Ｇ０９Ｇ 5/36 ５２０Ｌ (72)発明者 角田 孝 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 5C052 AA17 AB04 AC02 CC12 DD04 DD06 5C053 FA06 FA07 FA20 GB15 HA04 HA22 KA01 KA24 LA06 LA07 5C082 AA02 BA02 BA12 BB22 CA55 DA64 EA08 MM02 MM07

Claims (12)

【特許請求の範囲】
1. 【請求項１】 動画と静止画とを合成して表示できる表
   示制御装置であって、 動画データと静止画データとをそれぞれ異なる領域に記
   憶する記憶手段と、 前記記憶手段にアクセスして前記動画データと静止画デ
   ータの読み出し及び更新を行うアクセス手段と、 前記アクセス手段によりアクセスされたデータを基に表
   示装置に画像を表示させる表示手段と、 前記記憶手段に記憶されている静止画データと、次のフ
   レームの静止画データとを比較して一致しているかどう
   かを判定する判定手段と、 前記判定手段により一致していないと判定されると、前
   記アクセス手段により前記次のフレームの静止画データ
   を前記記憶手段に記憶させるとともに、前記判定手段に
   より一致していると判定されると、前記アクセス手段に
   より動画データを更新するように制御する制御手段と、
   を有することを特徴とする表示制御装置。
2. 【請求項２】 前記判定手段は、各フレームの静止画デ
   ータ同士をライン単位で比較して、２つのフレームの静
   止画データが一致しているかどうかを判定することを特
   徴とする請求項１に記載の表示制御装置。
3. 【請求項３】 前記判定手段は、一致していないと判定
   すると次のフレームでの判定処理をスキップすることを
   特徴とする請求項１又は２に記載の表示制御装置。
4. 【請求項４】 前記判定手段は、 各フレームの静止画データ同士をライン単位、及び各ラ
   インの各画素単位で比較する比較手段と、 前記ライン単位及び画素単位での比較結果を保持する保
   持手段とを有し、 前記制御手段は、 前記判定手段により一致していないと判定されると、前
   記アクセス手段により前記次のフレームの静止画データ
   を、前記保持手段に保持されている比較結果に基づいて
   該当するラインの画素単位で前記記憶手段に記憶させる
   ことを特徴とする請求項１に記載の表示制御装置。
5. 【請求項５】 前記制御手段は、前記判定手段により一
   致していないと判定されると、前記表示手段における表
   示のための垂直ブランキング期間で前記アクセス手段に
   より前記次のフレームの静止画データを前記記憶手段に
   記憶させることを特徴とする請求項１乃至４のいずれか
   １項に記載の表示制御装置。
6. 【請求項６】 前記制御手段は、前記判定手段により一
   致していないと判定されると、前記表示手段における表
   示のための水平ブランキング期間で前記アクセス手段に
   より前記次のフレームの静止画データを前記記憶手段に
   記憶させることを特徴とする請求項１乃至４のいずれか
   １項に記載の表示制御装置。
7. 【請求項７】 動画と静止画とを合成して表示する表示
   制御方法であって、 動画データと静止画データとをそれぞれ異なる領域に記
   憶するメモリにアクセスして前記動画データと静止画デ
   ータの読み出し及び更新を行うアクセス工程と、 前記アクセス工程でアクセスされたデータを基に表示装
   置に画像を表示させる表示工程と、 前記メモリに記憶されている静止画データと、次のフレ
   ームの静止画データとを比較して一致しているかどうか
   を判定する判定工程と、 前記判定工程で一致していないと判定されると、前記ア
   クセス工程で前記次のフレームの静止画データを前記メ
   モリに記憶させるとともに、前記判定工程により一致し
   ていると判定されると、前記アクセス工程で動画データ
   を更新するように制御する制御工程と、を有することを
   特徴とする表示制御方法。
8. 【請求項８】 前記判定工程では、各フレームの静止画
   データ同士をライン単位で比較して、２つのフレームの
   静止画データが一致しているかどうかを判定することを
   特徴とする請求項７に記載の表示制御方法。
9. 【請求項９】 前記判定工程では、一致していないと判
   定すると次のフレームでの判定処理をスキップすること
   を特徴とする請求項７又は８に記載の表示制御方法。
10. 【請求項１０】 前記判定工程では、 各フレームの静止画データ同士をライン単位、及び各ラ
    インの各画素単位で比較する比較工程と、 前記ライン単位及び画素単位での比較結果を保持する保
    持工程とを有し、 前記制御工程では、 前記判定工程で一致していないと判定されると、前記ア
    クセス工程で前記次のフレームの静止画データを、前記
    保持工程で保持されている比較結果に基づいて該当する
    ラインの画素単位で前記メモリに記憶させることを特徴
    とする請求項７に記載の表示制御方法。
11. 【請求項１１】 前記制御工程では、前記判定工程で一
    致していないと判定されると、前記表示工程における表
    示のための垂直ブランキング期間で、前記アクセス工程
    で前記次のフレームの静止画データを前記メモリに記憶
    させることを特徴とする請求項７乃至１０のいずれか１
    項に記載の表示制御方法。
12. 【請求項１２】 前記制御工程では、前記判定工程で一
    致していないと判定されると、前記表示工程における表
    示のための水平ブランキング期間で、前記アクセス工程
    で前記次のフレームの静止画データを前記メモリに記憶
    させることを特徴とする請求項７乃至１０のいずれか１
    項に記載の表示制御方法。