JP2002123424A - コンピュータ・システムにおいてメモリを動的に再割当てするシステムおよび方法 - Google Patents

Abstract

(57)【要約】 【課題】 コンピュータ・システムにアプリケーション
の実行の停止を必要とすることなくデータが様々な記憶
域間で移動されるように、コンピュータ・システム内の
メモリを動的に再割当てするシステムおよび方法を提供
する 【解決手段】 アーキテクチャにおいて、本発明のシス
テムは、複数のメモリ・ユニット、マッパーおよびシス
テム・マネージャを利用する。各メモリ・ユニットは、
データを記憶する記憶域を含む。そのようなデータ値
は、マッパーに結合された１つまたは複数の処理装置か
ら送られる要求に応じてアクセスされる。マッパーが、
データ値にアクセスする要求を受け取ると、マッパー
は、マッパーによって維持されている複数のマッピング
のうちの１つに基づいて、要求に含まれているバス・ア
ドレスをメモリ・ユニット・アドレスに変換する。メモ
リ・ユニット・アドレスは、要求されたデータ値を記憶
している記憶域のうちの１つを識別する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、データ処
理技術に関し、詳細には、再割当てによってデータ・エ
ラーが生じないようにしながらコンピュータ・システム
においてメモリを動的に再割当てする方法に関する。

【０００２】

【従来の技術】大型コンピュータ・システム（または、
サーバ）は、様々なアプリケーションに十分な命令およ
びデータ記憶容量を提供するために複数のメモリ・ユニ
ットを使用することが多い。各メモリ・ユニットは、デ
ータを記憶することができる１つまたは複数のビットか
らなる多数の記憶域を有し、各記憶域は、今後「メモリ
・ユニット・アドレス」と呼ぶ特定のメモリ・アドレス
と関連付けられ、それにより識別される。データを記憶
する命令が実行されるとき、実際にデータを記憶する記
憶域を識別するメモリ・ユニット・アドレスを得るため
に、命令によって定義されたバス・アドレスが使用され
る。この点について、マッパーが、そのバス・アドレス
をバス・アドレスと異なる値を有するメモリ・ユニット
・アドレスにマップまたは変換することが多い。異なる
メモリ・ユニット・アドレスにマップしたバス・アドレ
スを利用することに関連した様々な利点がある。

【０００３】たとえば、多くのコンピュータ・アプリケ
ーションは、バス・アドレスを連続的に使用するように
プログラムされる。換言すると、データを記憶するため
に最初に使用されるバス・アドレスとしてバス・アドレ
スの１つが選択される。新しいバス・アドレスをデータ
の記憶に利用するときは、前に使用したバス・アドレス
を増分することにより新しいバス・アドレスを得る。

【０００４】同じメモリ・ユニット内のメモリ・ユニッ
ト・アドレスに連続したバス・アドレスがマップされる
場合は、むだが生じることがある。この点に関して、メ
モリ・ユニットからのデータを記憶し取り出すためにあ
る程度の時間が必要とされる。連続した２つのデータ記
憶が同じメモリ・ユニットに行われる場合、第２のデー
タ記憶は、第１のデータ記憶が完了するまで待たなけれ
ばならず、その後で第２のデータ記憶を行うことができ
るる。しかしながら、連続した２つのデータ記憶が、異
なるメモリ・ユニットに行われる場合は、第１のデータ
記憶が完了する前に第２のデータ記憶が始まることがあ
る。メモリ待ち時間を最小にしメモリ帯域幅を最大にす
るためには、連続したバス・アドレスが、できるだけ多
くのメモリ・ユニットにアクセスしなければならない。
このことは、また、メモリ・インターリーブを最大にす
るように説明することができる。

【０００５】その結果、前述のマッパーは、しばしば、
連続した各バス・アドレスが異なるメモリ・ユニット内
のメモリ・ユニット・アドレスに変換されるようにバス
・アドレスをメモリ・ユニット・アドレスにマップする
ように設計される。たとえば、第１の値を有するバス・
アドレスが、第１のメモリ・ユニットの記憶域を識別す
るメモリ・ユニット・アドレスにマップされ、次に高い
値を有するバス・アドレスが、メモリ・ユニットの記憶
域を識別するメモリ・ユニット・アドレスにマップされ
る。したがって、単一のコンピュータ・アプリケーショ
ンからの２つの連続したデータ記憶が同じメモリ・ユニ
ット内に行われない可能性がある。換言すると、コンピ
ュータ・アプリケーションからの連続したデータ記憶
が、メモリ・ユニット全体にわたってインターリーブさ
れる可能性がある。

【０００６】１つまたは複数のメモリ・ユニットのいく
つかの記憶域に記憶されたデータ値を、１つまたは複数
のメモリ・ユニット内の他の記憶域に移動することが望
ましい状況がある。たとえば、メモリ・ユニットが低い
信頼度で動作しているときにメモリ・ユニットのうちの
１つを除去することが望ましい場合がある。除去された
メモリ・ユニットに記憶されている可能性のあるデータ
の損失を防ぐために、メモリ・ユニットを除去する前に
メモリ・ユニットを使用するコンピュータ・システムが
シャット・ダウンされることがある。メモリ・ユニット
を除去した後、コンピュータ・システムが再起動され
る。この再起動が完了するまでコンピュータ・システム
はどのアプリケーションも実行できないため、コンピュ
ータ・システムのシャットダウンと再起動は、メモリ・
ユニットを除去することによる望ましくない結果である
ことは明らかである。

【０００７】コンピュータ・システムをシャットダウン
することなくメモリ・ユニットをコンピュータ・システ
ムから除去することができるいくつかの技術が開発され
た。たとえば、プロセッサの仮想記憶マッピング・シス
テムを使用して、物理アドレスを再マップすることがで
きる。その結果、除去されたメモリ・ユニットが新しい
メモリ・ユニットと交換されるまで、アプリケーション
が一時的に停止し、除去するメモリ・ユニットからディ
スクやその他のデータ記憶装置にデータが複写される。
アプリケーションの実行を停止させる主な理由は、除去
するメモリ・ユニットに記憶しかつ／または取出す試み
を防ぎデータ・エラーを防止することである。マルチス
レッド・アプリケーションのすべてのスレッドならびに
入出力システムは、常に、記憶域の見方が一貫していな
ければならない。

【０００８】除去したメモリ・ユニットが交換された
後、除去されたメモリ・ユニットから複写された前述の
データが、新しいメモリ・ユニットに書き込まれる。次
に、アプリケーションの実行が再開される。以上の方法
は、コンピュータ・システムがアプリケーションを実行
できない時間を短縮するが、コンピュータ・システムが
アプリケーションを実行できない時間がまだある程度あ
る。

【０００９】データを移動させることが望ましい他の状
況があることに注意されたい。たとえば、メモリ内のデ
ータの移動が望ましい場合があるもう１つの状況は、メ
モリ・レンジのインターリーブを改善し、それによりシ
ステムのパフォーマンスを改善することである。データ
を別のメモリ・ユニットとの間で移動するときは、コン
ピュータ・システムが、アプリケーションを実行できな
い時間を最小限に抑えることが望ましい。

【００１０】

【発明が解決しようとする課題】したがって、当業界に
おいて、コンピュータ・システムにアプリケーションの
実行の停止を必要とすることなくデータが様々な記憶域
間で移動されるように、コンピュータ・システム内のメ
モリを動的に再割当てするシステムおよび方法を提供す
るこれまで取り組まれなかった必要性が存在する。

【００１１】

【課題を解決するための手段】本発明は、以上考察した
ような従来技術の欠点および欠陥を克服する。一般に、
本発明は、コンピュータ・メモリを動的に再割当てする
システムおよび方法を提供する。

【００１２】アーキテクチャにおいて、本発明のシステ
ムは、複数のメモリ・ユニット、マッパーおよびシステ
ム・マネージャを利用する。各メモリ・ユニットは、デ
ータを記憶する記憶域を含む。そのようなデータ値は、
マッパーに結合された１つまたは複数の処理装置から送
られる要求に応じてアクセスされる。マッパーが、デー
タ値にアクセスする要求を受け取ると、マッパーは、マ
ッパーによって維持されている複数のマッピングのうち
の１つに基づいて、要求に含まれているバス・アドレス
をメモリ・ユニット・アドレスに変換する。メモリ・ユ
ニット・アドレスは、要求されたデータ値を記憶してい
る記憶域のうちの１つを識別する。

【００１３】データ値を元記憶域（source memory lo
cation）から宛先記憶域（destination memory locat
ion）に移動させる際、元記憶域を識別するポインタ
が、宛先記憶域に記憶される。そのポインタが宛先記憶
域に記憶されている間に、システム・マネージャは、前
述のバス・アドレスを宛先記憶域を識別するメモリ・ユ
ニット・アドレスに変換するようにマッパーが構成され
るようにマッピングを更新する。マッパーが受け取った
要求のバス・アドレスが、前述のデータ値が元記憶域か
ら宛先記憶域に移動される前に、宛先記憶域を識別する
メモリ・ユニット・アドレスに変換された場合は、その
要求に応じてポインタがアクセスされる。したがって、
ポインタのアクセスは、要求されたデータ値が、宛先記
憶域ではなく元記憶域からアクセスされなければならな
いことを示す。

【００１４】本発明は、また、１つの記憶域から別の記
憶域にデータを動的に移動させる方法を提供することと
らえることができる。この方法は、バス・アドレスを含
む要求を受け取ってデータにアクセスする段階と、その
バス・アドレスを、複数のマッピングに基づいて、宛先
記憶域と元記憶域を含むの複数の記憶域を識別するメモ
リ・ユニット・アドレスにマップする段階と、バス・ア
ドレスからマップされたメモリ・ユニット・アドレスに
基づいてデータにアクセスする段階と、元記憶域から宛
先記憶域にデータ値を動的に移動させる段階と、元記憶
域を識別するメモリ・ユニット・アドレスにマップされ
たバス・アドレスが、宛先記憶域を識別するメモリ・ユ
ニット・アドレスにマップされるようにマッピングを更
新する段階とによって広義に概念化することができる。

【００１５】本発明の他の特徴および利点は、以下の詳
細な説明を添付図面と共に読み検討することによって当
業者に明らかになるであろう。そのようなすべて特徴お
よび利点は、本発明の範囲に含まれ特許請求の範囲によ
り保護されるものである。

【００１６】本発明は、添付図面を参照することによっ
てより良く理解することができる。図面の要素は、必ず
しも互いに原寸ではなく、発明の原理を明確に示すこと
に重点が置かれている。さらに、同じ参照数字は、いく
つかの図面にわたって対応する部分を指す。

【００１７】

【発明の実施の形態】本発明は、一般に、コンピュータ
・メモリを動的に再割当てするシステムおよび方法に関
する。図１は、本発明を実施するために利用することが
できるコンピュータ・システム１２を示す。図１に示し
たように、コンピュータ・システム１２は、処理システ
ム１５に含まれるメモリに記憶されることが好ましいコ
ンピュータ・アプリケーションの命令を実行するように
構成された処理システム１５を含む。処理システム１５
は、１つまたは複数のバスを含むことができるローカル
・インタフェース２３を介してコンピュータ・システム
１２内の他の要素と通信しそれを駆動する。さらに、た
とえばキーボードやマウスなどの入力装置２４を使用し
て、システム１２のユーザからデータを入力することが
でき、画面表示装置２５またはプリンタ２６を使用して
ユーザにデータを出力することができる。ディスク記憶
機構２７が、ローカル・インタフェース２３に接続され
ており、不揮発性ディスク（たとえば、磁気的、光学的
な）と間でデータをやりとりすることができる。システ
ム１２は、システム１２がネットワーク３４とデータを
交換することを可能にするネットワーク・インタフェー
ス３３に接続されることができる。

【００１８】コンピュータ・システム１２は、また、後
でより詳細に説明するように、コンピュータ・システム
１２の動作を制御するために使用されるシステム・マネ
ージャ３６を含む。システム・マネージャ３６は、ソフ
トウェア、ハードウェアまたはそれらの組合せで実施す
ることができる。システム・マネージャ３６は、ソフト
ウェアで実施されるとき、コンピュータ・ベース・シス
テム、プロセッサ内蔵システム、あるいは命令実行シス
テム、機器または装置から命令を取り出しその命令を実
行することができる他のシステムのような命令実行シス
テム、機器または装置よって使用されまたはそれらと関
連して使用される任意のコンピュータ可読媒体上に記憶
し移植することができることに注意されたい。たとえ
ば、システム・マネージャ３６によって定義される命令
は、処理システム１５の１つまたは複数のプロセッサに
よって実行することができる。

【００１９】この文書の文脈において、「コンピュータ
可読媒体」は、命令実行システム、機器または装置によ
って使用されまたはそれらと関連して使用されるプログ
ラムを収容、記憶、通信、伝播または伝送することがで
きる任意の手段でよい。コンピュータ可読媒体は、たと
えば、電子的、磁気的、光学的、電磁気的、赤外線、あ
るいは半導体システム、機器、装置または伝搬媒体でよ
いが、これらに制限されない。コンピュータ可読媒体の
より具体的な例（網羅的なリストでない）は、１つまた
は複数の線を有する電気接続（電子）、携帯型コンピュ
ータ・ディスケット（磁気）、ランダム・アクセス・メ
モリ（ＲＡＭ）（磁気）、読取り専用メモリ（ＲＯＭ）
（磁気）、消去可能書込み可能な読取り専用メモリ（Ｅ
ＰＲＯＭまたはフラッシュ・メモリ）（磁気）、光ファ
イバ（光学）および携帯型コンパクトディスク読取り専
用メモリ（ＣＤＲＯＭ）（光学）を含む。コンピュータ
可読媒体は、プログラムを、たとえば紙やその他の媒体
の光学的走査によって電子的に捕捉し、コンパイルし、
解釈し、あるいは必要に応じて適切な形で処理し、次に
コンピュータ・メモリに記憶することができるような、
プログラムが印刷された紙または別の適切な媒体でもよ
いことに注意されたい。

【００２０】図２に示したように、処理システム１５
は、複数のメモリ・システム３９ａ〜３９ｃに結合され
た複数の処理ユニット３７ａ〜３７ｅを含む。図３に示
したように、各処理ユニット３７ａ〜３７ｅは、当技術
分野で周知の技術によって命令を実行するように構成さ
れた１つまたは複数のプロセッサ４２を含む。そのよう
な命令は、メモリ・システム３９ａ〜３９ｃの１つまた
は複数に記憶されたコンピュータ・アプリケーションに
よって定義されることが好ましい。

【００２１】プロセッサ４２のうちの１つによる命令の
実行に応じてデータ値を記憶するとき、プロセッサ４２
は、マッパー４６に記憶要求を送る。記憶要求は、記憶
するデータ値と、前述のデータ値を記憶する場所を示す
バス・アドレスとを含む。マッパー４６は、バス・アド
レスを、メモリ・システム識別子とメモリ・ユニット・
オフセットを含むメモリ・ユニット・アドレスにマップ
するように構成される。メモリ・システム識別子は、メ
モリ・システム３９ａ〜３９ｃのうちの１つを識別す
る。マッパー４６は、記憶するデータ値、メモリ・シス
テム識別子、およびメモリ・システム３９ａ〜３９ｃの
それぞれに対するメモリ・ユニット・オフセットを含む
書込み要求を送るように構成される。

【００２２】図４に示したように、メモリ・システム３
９ａ〜３９ｃはそれぞれ、それぞれメモリ・コントロー
ラ５２ａ〜５２ｃとそれぞれメモリ・ユニット５５ａ〜
５５ｃを含む。メモリ・ユニット５５ａ〜５５ｃはそれ
ぞれ、データを記憶し取り出すことができる複数の記憶
域を含む。前述のメモリ・システム識別子によって識別
されたメモリ・システム３９ａ、３９ｂまたは３９ｃの
メモリ・コントローラ５２ａ、５２ｂまたは５２ｃは、
前述のデータ値（すなわち、メモリ・システム識別子お
よびメモリ・ユニット・オフセットと一緒に受け取った
データ値）を、メモリ・ユニット・オフセットに基づい
て、識別したメモリ・システム３９ａ、３９ｂまたは３
９ｃのメモリ・ユニット５５ａ、５５ｂまたは５５ｃに
記憶するように構成される。この点に関して、メモリ・
ユニット・オフセットは、各メモリ・ユニット５５ａ〜
５５ｃ内の記憶域を識別し、識別したメモリ・システム
３９ａ、３９ｂまたは３９ｃ内のメモリ・コントローラ
５２ａ、５２ｂまたは５２ｃは、前述のメモリ・ユニッ
ト５５ａ、５５ｂまたは５５ｃに、メモリ・ユニット・
オフセットによって識別された記憶域に受け取ったデー
タ値を記憶するように構成される。

【００２３】処理システム１５の性能を高めるために、
マッパー４６は、異なるメモリ・システム３９ａ〜３９
ｃ全体に連続したバス・アドレスをインターリーブ方式
でマップするように構成され、たとえば、プロセッサ４
２からの各バス・アドレスが、８ビットの２進情報であ
り、００００００００〜１１１１１１１１の範囲になる
ことができる仮定する。最初の４つの連続したメモリ・
アドレスは、００００００００、０００００００１、０
０００００１０および００００００１１である。プログ
ラマは、一般に、メモリ・アドレスを連続した順序で利
用する。したがって、データ値の記憶にアドレス０００
０００００が最初に使用された場合は、データの記憶に
次に使用される新しいバス・アドレスはおそらくアドレ
ス０００００００１になる。次に、アドレス０００００
０１０が使用され、次にアドレス００００００１１に使
用される見込みがある。このパターンは、おそらく、新
しいバス・アドレスがもう必要なくなるか、バス・アド
レスがすべて使用されるまで続く。

【００２４】メモリ・システム３９ａ〜３９ｃ全体に前
述の連続したバス・アドレスをインターリーブ方式でマ
ップするために、マッパー４６は、最初のバス・アドレ
ス（００００００００）を、メモリ・システム３９ａを
識別するメモリ・システム識別子を有するメモリ・ユニ
ット・アドレスにマップすることができる。次に、マッ
パー４６は、第２のバス・アドレス（０００００００
１）を、メモリ・システム３９ｂを識別するメモリ・シ
ステム識別子を有するメモリ・ユニット・アドレスにマ
ップすることができる。次に、マッパー４６は、第３の
バス・アドレス（００００００１０）を、残りのメモリ
・システム３９ｃを識別するメモリ・システム識別子を
有するメモリ・ユニット・アドレスにマップすることが
できる。このプロセスは、マッパー４６が受け取るそれ
ぞれの新しいバス・アドレスごとに繰り返される。たと
えば、マッパー４６が、第４のバス・アドレス（０００
０００１１）を含む記憶要求を受け取ると、マッパー４
６は、第４のバス・アドレスを、メモリ・システム３９
ａを識別するメモリ・システム識別子を有するメモリ・
ユニット・アドレスにマップする。

【００２５】同じメモリ・システム３９ａ、３９ｂまた
は３９ｃにマップされる各バス・アドレスが、異なるメ
モリ・ユニット・オフセットを有するメモリ・ユニット
・アドレスにマップされることが好ましい。したがっ
て、１組のバス・アドレスが、同じメモリ・システム３
９ａ、３９ｂまたは３９ｃにマップされるが、それぞれ
のバス・アドレスは、固有のメモリ・ユニット・アドレ
スにマップされる。したがって、前述の１組のバス・ア
ドレスはそれぞれ、同じメモリ・システム３９ａ、３９
ｂまたは３９ｃの異なる記憶域にマップされる。

【００２６】本明細書で前に説明した技術と類似の技術
により、メモリ・ユニット５５ａ〜５５ｃからデータを
取り出すことができる。この点に関して、プロセッサ４
２のうちの１つが、データを取り出す命令を実行すると
き、プロセッサ４２は、取出し要求をプロセッサ４２に
結合されたマッパー４６に送る。取出し要求は、データ
を取り出す記憶域を示すバス・アドレスを含む。マッパ
ー４６は、バス・アドレスを、メモリ・システム識別子
とメモリ・ユニット・オフセットを含むメモリ・ユニッ
ト・アドレスにマップする。メモリ・システム識別子
は、要求されたデータを記憶するメモリ・システム３９
ａ、３９ｂまたは３９ｃを識別し、メモリ・ユニット・
オフセットは、識別されたメモリ・システム３９ａ、３
９ｂまたは３９ｃのメモリ・ユニット５５ａ、５５ｂま
たは５５ｃ内のデータを実際に記憶する記憶域を識別す
る。

【００２７】マッパー４６は、取出し要求に応じて、メ
モリ・システム３９ａ〜３９ｃのそれぞれに読出し要求
を送る。読出し要求は、取出し要求のバス・アドレスか
ら変換された前述のメモリ・ユニット・アドレスを含
む。識別されたメモリ・システム３９ａ、３９ｂまたは
３９ｃのメモリ・コントローラ５２ａ、５２ｂまたは５
２ｃは、メモリ・ユニット・オフセットによって識別さ
れた記憶域にある連想メモリ・ユニット５５ａ、５５ｃ
または５５ｃ内のデータ値を取り出し、そのデータ値
を、要求処理ユニット３７ａ、３７ｂ、３７ｃ、３７ｄ
または３７ｅに送る。この点に関して、メモリ・コント
ローラ５２ａ、５２ｂまたは５２ｃは、前述のデータ値
をマッパー４６に戻し、マッパー４６が、このデータ値
を要求処理ユニット３７ａ、３７ｂ、３７ｃ、３７ｄま
たは３７ｅに送るか、あるいはメモリ・コントローラ５
２ａ、５２ｂまたは５２ｃが、マッパー４６を利用せず
にデータ値を要求処理ユニット３７ａ、３７ｂ、３７
ｃ、３７ｄまたは３７ｅに送ることができる。

【００２８】特定のバス・アドレスにマップされるメモ
リ・ユニット・アドレスを変更したいときには様々な状
況がある。たとえば、従来の技術の節で説明したよう
に、メモリ・システム３９ａ、３９ｂまたは３９ｅの１
つにあるメモリ・ユニット５５ａ、５５ｂまたは５５ｃ
の１つを除去したい場合がある。したがって、除去され
るメモリ・ユニット５５ａ、５５ｂまたは５５ｃの内容
を別のメモリ・ユニット５５ａ、５５ｂまたは５５ｃに
移動させなければならない。さらに、この移動を考慮し
て、様々な処理ユニット３７ａ〜３７ｅ内のマッパー４
６をそれぞれ更新しなければならない。

【００２９】この点に関して、メモリ・ユニット５５ａ
が、除去され、第１のメモリ・ユニット・オフセットに
よって識別された記憶域に記憶されたデータ値を含むと
仮定する。さらに、この記憶域にあるデータ値が、メモ
リ・ユニット５５ｂに移動され、このメモリ・ユニット
５５ｂ内の第２のメモリ・ユニット・オフセットによっ
て識別された記憶域に記憶されると仮定する。第１およ
び第２のメモリ・ユニット・オフセット値の値は、同じ
場合もあり異なる場合もある。さらに、データ値を移動
した後で第１のメモリ・ユニット・オフセットで識別さ
れたメモリ・ユニット５５ａ内の記憶域からのデータ取
出しとデータ記憶を防ぐために、それぞれのマッパー４
６のマッピングを変更しなければならない。特に、第１
のメモリ・ユニット・オフセットによって識別されたメ
モリ・ユニット５５ａ内の記憶域にマップされたバス・
アドレスが、第２のメモリ・ユニット・オフセットによ
って識別されたメモリ・ユニット５５ｂ内の記憶域にマ
ップされるようにマッピングを変更しなければならな
い。

【００３０】前述のデータ値が動的に移動され、マッパ
ー４６がシステム１５の効率を最大にするように動的に
更新されることが好ましい。本明細書で使用されると
き、「動的」という用語は、１つまたは複数のコンピュ
ータ・アプリケーションが同時に、１つまたは複数の処
理ユニット３７ａ〜３７ｅ上で動作し、１つまたは複数
のメモリ・システム３９ａ〜３９ｃからのデータ値を処
理している間にコンピュータ・システム１２内で起こる
ことを指すように定義される。

【００３１】以下に説明する技術のうちのいずれかを使
用しないと、動的なデータの移動と動的なマッパーの更
新をエラーなしに実現することは困難である。この点に
関して、メモリ・ユニット５５ａからデータが移動さ
れ、マッパー４６が更新されているため、メモリ・ユニ
ット５５ａ〜５５ｃへの記憶または取出しを、データが
首尾良く移動される前および／または各マッパー４６が
更新される前に行うことができる。たとえば、まだ更新
されていないマッパー４６は、記憶要求と関連したバス
・アドレスを、第１のメモリ・オフセットによって識別
されたメモリ・ユニット５５ａ内の記憶域を識別するメ
モリ・ユニット・アドレスに、その記憶域のデータが移
動された後でマップすることができる。そのような可能
性を考慮するステップを踏まない限り、記憶要求と関連
したデータが、メモリ・ユニット５５ａに記憶されるこ
とがあり、メモリ・ユニット５５ａが除去するときにそ
の新しく記憶されたデータ値が失われることがある。

【００３２】もう１つの例において、更新されたマッパ
ー４６は、取出し要求と関連したバス・アドレスを、第
２のメモリ・オフセットによって識別されたメモリ・ユ
ニット５５ｂ内の記憶域を識別するメモリ・ユニット・
アドレスに、メモリ・ユニット５５ａから移された前述
のデータをメモリ・ユニット５５ｂに記憶する前にマッ
プすることができる。そのような可能性を考慮するステ
ップを踏まない限り、取出し要求に応えるために取り出
されたデータが間違っていることがあり、最終的にデー
タ・エラーが生じることがある。

【００３３】本発明は、マッピングの変更の結果データ
・エラーが生じないようにしながら、バス・アドレスを
メモリ・ユニット・アドレスにマップするマッピングを
動的に変更することを可能にする。換言すると、本発明
は、再割当ての結果データ・エラーが生じないようにし
ながら、メモリ・システム３９ａ〜３９ｃ内のメモリを
再割当てすることを可能にする。本発明の技術を利用し
て、第１のメモリ・ユニット５５ａ、５５ｂまたは５５
ｃを除去する前に、第１のメモリ・ユニット５５ａ、５
５ｂまたは５５ｃから別のメモリ・ユニット５５ａ、５
５ｂまたは５５ｃにデータを安全に移動させることがで
きる。しかしながら、前に説明したように、処理システ
ム１５内のメモリの再割当てには他の理由があることが
あり、本発明の技術を利用して、様々な理由のためにメ
モリを再割当てすることができる。

【００３４】本発明を例示するために、この場合も、メ
モリ・システム３９ａのメモリ・ユニット５５ａを処理
システム１５から取り出すと仮定する。さらに、第１の
メモリ・ユニット・オフセットと関連した記憶域にある
データ値をメモリ・ユニット５５ａに記憶すると仮定す
る。したがって、メモリ・ユニット５５ａを除去する前
に、データ値を別のメモリ・ユニット５５ｂまたは５５
ｃ内の記憶域に移動し、メモリ・ユニット５５ａ内の前
述の記憶域にマップされたバス・アドレスを、別のメモ
リ・ユニット５５ｂまたは５５ｃ内の前述の記憶域にマ
ップしなければならない。たとえば、データ値を移動す
る「他の」メモリ・ユニットが、メモリ・ユニット５５
ｂであると仮定する。簡略化するため、以後、これから
移動するデータ値を記憶するメモリ・ユニット５５ａ内
の記憶域を「元記憶域」と呼び、移動されたデータ値を
受け取って記憶するメモリ・ユニット５５ｂ内の記憶域
を「宛先記憶域」と呼ぶ。

【００３５】以上の事柄を達成するために、システム・
マネージャ３６は、宛先記憶域にポインタを記憶するよ
うに構成される。この点に関して、システム・マネージ
ャ３６は、メモリ・システム３９ａ〜３９ｃに書込み要
求を送ることがある。この要求は、ポインタを記憶する
記憶域を識別するポインタとメモリ・ユニット・アドレ
スを定義するデータを含むことがある。書込み要求に応
じて、書込み要求内のメモリ・ユニット・アドレスによ
って識別されたメモリ・システム３９ｂのメモリ・コン
トローラ５２ｂは、前述のメモリ・ユニット・アドレス
によって識別された記憶域にポインタを定義するデータ
を記憶する。

【００３６】前述のポインタを宛先記憶域に書き込むた
めに使用することができる様々な他の方法がある。たと
えば、メモリ・システム・マネージャ３６は、プロセッ
サ４２のうちの１つに指示して、宛先記憶域にポインタ
を書き込ませる記憶要求を発行させることができる。本
発明の原理から逸脱することなく他のそのような方法を
使用することができる。

【００３７】宛先記憶域に記憶された前述のポインタ
は、元記憶域を指しまたは換言すると元記憶域を識別
し、以後「ソース・ポインタ」と呼ばれる。この点に関
して、ソース・ポインタは、元記憶域のメモリ・ユニッ
ト・アドレス（すなわち、メモリ・システム識別子とメ
モリ・ユニット・オフセット）を含む。

【００３８】好ましい実施形態において、各記憶域は、
ディレクトリ・タグとデータ部分とを含む。データ部分
は、記憶域に記憶されたデータ値を定義するビットの集
まりである。したがって、メモリ・ユニット５５ａ〜５
５ｃのうちの１つの記憶域にソース・ポインタが記憶さ
れるとき、記憶域のデータ部分は、ソース・ポインタに
よって指定された元記憶域のメモリ・ユニット・アドレ
スを定義する。

【００３９】ディレクトリ・タグは、ある一定の制御情
報を維持するために使用される１組（すなわち、１つま
たは複数）のビットである。たとえば、メモリ・ユニッ
ト５５ａ〜５５ｃ内の各記憶域のディレクトリ・タグの
特定ビットは、記憶域のデータ部分に記憶されたデータ
値が、ポインタ・データを定義するかまたは非ポインタ
・データを定義するかを示すことが好ましい。この特定
ビットは、本明細書では「データ・タイプ・ビット」と
呼ばれる。例示のために、データ・タイプ・ビットは、
アサートされた場合、同じ記憶域のデータ部分に記憶さ
れたデータ値がポインタ・データを定義することを示
し、アサート解除された場合、データ・タイプ・ビット
は、前述のデータ値が非ポインタ・データ値であること
を示すと仮定する。

【００４０】ソース・ポインタが宛先記憶域に記憶され
た後で、システム・マネージャ３６は、処理ユニット３
７ａ〜３７ｅのマッパー４６内のマッピングを変更また
は更新するように構成される。この点に関して、システ
ム・マネージャ３６は、各マッパー４６にメッセージを
送って各マッパー４６に指示して、元記憶域を識別する
メモリ・ユニット・アドレスにマップされたバス・アド
レスが代わりに宛先記憶域を識別するメモリ・ユニット
・アドレスにマップされるようにマッピングを変更する
ことができる。しかしながら、各マッパー４６のマッピ
ングを変更するには時間がかかる。マッピングを変更し
ている間、まだ更新されていないマッパー４６の１つ
が、元記憶域からデータを取り出しまたはそこにデータ
を記憶する要求を受け取ることがある。この点に関し
て、要求と関連したバス・アドレスは、マッパー４６に
よって、元記憶域を識別するメモリ・ユニット・アドレ
スにマップされる。通常、この状況で、データは、前に
本明細書で説明した技術にしたがって、要求が記憶要求
であるかまたは取出し要求であるかにより、元記憶域に
記憶されるかまたは元記憶域から取り出される。

【００４１】しかしながら、前述の要求が、既に更新さ
れているマッパー４６によって受け取られた場合は、前
述のバス・アドレスがマッパー４６によって、宛先記憶
域を識別するメモリ・ユニット・アドレスにマップされ
る。したがって、前述の例において、メモリ・システム
３９ｂは、前述のメモリ・ユニット・アドレスによって
識別される。通常、メモリ・システム３９ｂを識別する
メモリ・ユニット・アドレスに応じて、メモリ・コント
ローラ３２ｂは、メモリ・ユニット・アドレス５５ｂに
含まれるメモリ・ユニット・オフセットと関連したメモ
リ・ユニット５５ｂ内の記憶域にアクセスする（すなわ
ち、データを記憶するかデータを取り出す）ように構成
される。

【００４２】しかしながら、宛先記憶域（すなわち、こ
の例では、受け取ったメモリ・ユニット・オフセットと
関連した記憶域）に記憶された値のデータ・タイプ・ビ
ットが、宛先記憶域内のデータがポインタ・データであ
ることを示している場合、メモリ・コントローラ３２ｂ
は、宛先記憶域のソース・ポインタを、前述のメモリ・
ユニット・アドレスを送ったマッパー４６に戻すように
構成される。これに応じて、マッパー４６は、前述の要
求のバス・アドレスを、ソース・ポインタによって指定
された記憶域を示すメモリ・ユニット・アドレスにマッ
プする。換言すると、マッパー４６は、前述の要求のバ
ス・アドレスを、元記憶域を識別するメモリ・ユニット
・アドレスにマップする。次に、元記憶域を識別するメ
モリ・ユニット・アドレスを使用して前述の要求に応え
る。

【００４３】以上の説明をより良く例示するために、前
述の要求が取出し要求であり、特定のマッパー４６が、
マッパー４６が更新されている間の特定のマッパー４６
が更新された後で取出し要求を受け取ると仮定する。図
５に、そのような例を示す流れ図を示す。図５の各矢印
は、１つの構成要素から別の構成要素への伝送を表す。
図５の矢印１〜６と関連した番号は、前述の例では伝送
シーケンスを示す。この点に関して、矢印１〜６と関連
した伝送は、矢印１がシーケンスの最初の伝送を表し、
矢印６がシーケンスの最後の伝送を表すように、それぞ
れの矢印の番号に基づく順序で、最も低いものから最も
高いものの順に行われる。

【００４４】図５を参照すると分かるように、矢印１で
示したように、特定のマッパー４６が、取出し要求を受
け取る。前述の例では、特定のマッパー４６が既に更新
されているため、特定のマッパー４６は、メモリ・シス
テム３９ｂ内に配置された宛先記憶域６７を識別するメ
モリ・ユニット・アドレスに、取出し要求のバス・アド
レスをマップする。次に、図５に矢印２で表したよう
に、マッパー４６は、前述のメモリ・ユニット・アドレ
スを含む読取り要求を送る。前述のメモリ・ユニット・
アドレスに含まれるメモリ・システム識別子で識別され
たメモリ・システム３９ｂは、要求を受け取り、図５に
矢印３で表したように、宛先記憶域６７に記憶されてい
るデータをマッパー４６に戻す。このデータは、元記憶
域６４を指すポインタを含むデータ部分と、そのデータ
部分がポインタ・データを含むことを示すディレクトリ
・タグ部分とを含まなければならない。

【００４５】ディレクトリ・タグ部分が、マッパー４６
が受け取ったデータ部分がポインタ・データであること
を示しているため、マッパー４６は、受け取ったデータ
を取出し要求を発行したプロセッサ４２に送ることを控
える。その代わりに、マッパー４６は、データ部分によ
って定義されたポインタに基づいて元記憶域６４のメモ
リ・ユニット・アドレスを決定し、図５に矢印４で表し
たように、元記憶域６４のメモリ・ユニット・アドレス
を含む読取り要求を送る。前述の例において、元記憶域
６４は、メモリ・システム３９ａ内になければならず、
取出し要求を発行したプロセッサ４２に戻されるデータ
を記憶していなければならない。その読出し要求に応じ
て、メモリ・システム３９ａは、図５に矢印５で表した
ように、元記憶域６４に記憶されたデータをマッパー４
６に送る。このデータは、データ部分と、データ部分が
非ポインタ・データを含むことを示すディレクトリ・タ
グ部分を含まなければならない。ディレクトリ・タグ部
分が、データ部分が非ポインタ・データを含むことを示
しているため、図６の矢印６で表したように、マッパー
４６は、取出し要求を発行したプロセッサ４２にデータ
部分を返す。これにより、マッパー４６は取出し要求に
適切に応える。

【００４６】前述の要求が取出し要求ではなく記憶要求
であった場合は、本質的に、前述の要求に同じプロセス
が使用されることになることに注意されたい。そのよう
な例において、図５の矢印１は、マッパー４６への記憶
要求の伝送を表す。矢印２は、宛先記憶域６７を識別す
る書込み要求の伝送を表す。矢印３は、マッパー４６へ
のソース・ポインタの伝送を表す。矢印４は、元記憶域
６４を識別する書込み要求の伝送を表す。この伝送に基
づいて、データが、元記憶域６４に書き込まれる。この
例において、矢印５は、必ずしも必要でないが、書込み
要求が満たされたという肯定応答を表すことができる。
同様に、矢印６は、必ずしも必要でないが、記憶要求が
満たされたという肯定応答を表すことができる。

【００４７】代替の実施形態において、メモリ・システ
ム３９ａ〜３９ｃのメモリ・コントローラ５２ａ〜５２
ｃは、ソース・ポインタをアクセスする試みを行うとき
に適切なメモリ・システム３９ａ〜３９ｃに要求を転送
するように構成することができる。たとえば、前述の例
において、メモリ・システム３９ｂのメモリ・コントロ
ーラ５２ｂは、宛先記憶域６７を識別するマッパー４６
から送られた要求に応じて（すなわち、図５に矢印２と
して表された要求に応じて）、元記憶域６４を識別する
要求をメモリ・システム３９ａに直接送るように構成さ
れることがある。メモリ・システム３９ｂから送られた
要求に応じて、メモリ・システム３９ａは、メモリ・シ
ステム３９ｂから送られた要求が読出し要求であるか書
込み要求であるかによって、元記憶域６４に記憶された
データを取り出すかまたは元記憶域にデータを書き込
む。メモリ・システム３９ｂから送られた要求が読出し
要求であるとき、メモリ・システム３９ａは、前述のよ
うに、読出し要求に応じて元記憶域６４から取り出した
データをマッパー４６に送るように設計されている。

【００４８】図６に、そのような例を示す。図６と図５
を比較すると分かるように、前述の実施形態は両方と
も、図５の矢印３および４が図６の１つの矢印３４と置
き換えられていること以外同じである。矢印３４は、メ
モリ・システム３９ｂからメモリ・システム３９ａへの
要求の伝送を表す。この要求は、矢印２として表された
要求と同じタイプ（すなわち、読み取りまたは書き込
み）で、メモリ・システム３９ａを識別するメモリ・シ
ステム識別子と、元記憶域６４に対応するメモリ・ユニ
ット・オフセットとを有するメモリ・ユニット・アドレ
スを含まなければならない。

【００４９】さらに、いずれかの実施形態において、マ
ッパー４６が更新されている間に前述の要求のうちの１
つを受け取った任意のマッパー４６は、システム・マネ
ージャ３６によってどのマッパー４６が更新されたかに
関係なく、最終的に、受け取った要求のバス・アドレス
を、元記憶域６４を識別するメモリ・ユニット・アドレ
スにマップする。その結果、マッパー４６の更新中にマ
ッパー４６によって受け取られた記憶および／または取
出し要求の同じバス・アドレスが、同じメモリ・ユニッ
ト・アドレスにマップされ、それにより更新ステップで
生じる可能性のある潜在的なデータ・エラーがなくな
る。

【００５０】マッパー４６の更新が完了した後で、シス
テム・マネージャ３６は、元記憶域６４にあるデータ値
を宛先記憶域６７に複写させる。システム・マネージャ
３６は、メモリ・システム３９ａおよび３９ｂに直接複
写するための読出し要求と書込み要求を発行し、あるい
は１つまたは複数のマッパー４６に複写するための取出
し要求と記憶要求を発行することができる。あるいは、
システム・マネージャ３６は、処理ユニット３７ａ〜３
７ｅの１つまたは複数内の１つまたは複数のプロセッサ
４２に、適切な取出し要求と記憶要求を発行するように
指示することができる。もう１つの代替の実施形態にお
いて、システム・マネージャ３６は、複写要求を発行す
ることができ、元記憶域６４のメモリ・システム３９ａ
のメモリ・コントローラ４２ａは、元記憶域６４からデ
ータを取り出し、そのデータを、書込み要求によって宛
先記憶域６７の適切なメモリ・コントローラ４２ｂに送
ることができる。元記憶域６４のデータを宛先記憶域６
７に複写するために使用することができる様々な他の実
施形態がある。

【００５１】前述のそれぞれの実施形態において、宛先
記憶域６７に記憶されたソース・ポインタは、元記憶域
６４からのデータによって置き換えられるかまたは上書
きされる。たとえば、システム・マネージャ３６が、プ
ロセッサ４２に適切な取出し要求と記憶要求を発行する
ように指示することによって複写を達成すると仮定す
る。この実施形態において、システム・マネージャ３６
は、最初に、プロセッサ４２に命令を送って、データを
元記憶域６４から宛先記憶域６７に複写する。これに応
じて、プロセッサ４２は、そのマッパー４６に、元記憶
域データの取出しを要求する取出し要求を送る。この点
に関して、取出し要求は、マッパー１６によってマップ
されたときに、元記憶域６４を識別するメモリ・ユニッ
ト・アドレスにマップされるバス・アドレスを含まなけ
ればならない。取出し要求に応じて、マッパー４６は、
元記憶域６４を識別するメモリ・ユニット・アドレスへ
取出し要求のバス・アドレスをマップする。次に、マッ
パー４６は、メモリ・システム３９ａ〜３９ｃに、元記
憶域６４を識別するメモリ・ユニット・アドレスを含む
読出し要求を送る。

【００５２】識別されたメモリ・システム３９ａのメモ
リ・コントローラ５２ａは、元記憶域６４からデータ値
を取り出し、そのデータ値をマッパー４６に返し、マッ
パー４６は、そのデータ値を、前述の取出し要求を発行
したプロセッサ４２に返す。次に、このプロセッサ４２
は、記憶要求内のデータ値を、マッパー４６によってマ
ップされるときに宛先記憶域６７を識別するメモリ・ユ
ニット・アドレスにマップされるバス・アドレスと共に
含む。これに応じて、マッパー４６は、前述のバス・ア
ドレスを、宛先記憶域６７を識別するメモリ・ユニット
・アドレスにマップし、メモリ・システム３９ａ〜３９
ｃに前述のメモリ・ユニット・アドレスと元記憶域６４
から前に取り出したデータ値を含む書込み要求を送る。
この書込み要求に応じて、書込み要求内のメモリ・ユニ
ット・アドレスによって識別されたメモリ・システム３
９ｂのメモリ・コントローラ５２ｂは、書込み要求内の
データ値を宛先記憶域６７に記憶する。

【００５３】宛先記憶域６７にデータ値を複写している
間に元記憶域６４にあるデータ値が元記憶域６４から読
み取られるとき、元記憶域６４にあるディレクトリ・タ
グの特定ビット（以下では、「複写ビット」と呼ぶ）が
アサートされ、元記憶域６４にあるデータ値が複写され
たことを示すことが好ましい。以上の事柄を達成するた
めに、メモリ・システム３９ｂは、システム・マネージ
ャ３６から、たとえば宛先記憶域６７への元記憶域６４
の複写を実現する際に元記憶域６４の読み取りが実行さ
れることを知らされなければならない。

【００５４】複写ビットがアサートされたとき、メモリ
・コントローラ５２ａは、元記憶域６４にデータを記憶
したり取り出したりするのを控えるように構成される。
元記憶域６４から宛先記憶域６７への複写は、マッパー
４６内のマッピングが更新された後で行われるため、複
写ビットがアサートされたときに元記憶域６４にアクセ
スする試みは、（１）ソース宛先の複写が開始された後
で、宛先記憶域６７のデータ値にアクセスする試みが行
われたときと、（２）宛先記憶域６７が、元記憶域６４
のデータ値によって更新される前だけ行われなければな
らない。

【００５５】たとえば、前述のデータ移動（すなわち、
元記憶域６４から宛先記憶域６７へのデータ移動）を考
慮するために、マッパー４６のうちの１つによって受け
取られる要求のバス・アドレスが、各マッパー４６が更
新された後で１つのマッパー４６に受け取られる状況を
検討する。さらに、元記憶域６４にあるデータが、元記
憶域６４から読み取られたが宛先記憶域６７にまだ書き
込まれていないと仮定する。換言すると、元記憶域６４
から宛先記憶域６７へのデータの複写は、開始されたが
まだ完了していない。その結果、宛先記憶域６７は、元
記憶域６４へのポインタを記憶していなければならず、
前述の方法により、前述の要求を満たすために元記憶域
６４のデータ値にアクセスする試みが行われる。しかし
ながら、このとき、元記憶域６４のデータ値を宛先記憶
域６７に複写するプロセスが開始されたことを示すため
に元記憶域６４の複写ビットがアサートされなければな
らない。

【００５６】これが行われるとき、元記憶域６４へのア
クセスを試みるメモリ・コントローラ５２ａは、前述の
マッパー４６にメッセージを送って、要求を満たす試み
を再試行すべきであることを示す。その結果、マッパー
４６は、要求のバス・アドレスを、宛先記憶域６７を識
別するメモリ・ユニット・アドレスにマップし、宛先記
憶域６７にあるデータにアクセスする別の試みが行われ
る。この時までに、元記憶域６４から宛先記憶域６７へ
のデータの複写が完了することがあり、その結果、宛先
記憶域６７が、元記憶域６４にポインタをもう記憶して
おらずに元記憶域６４から複写されたデータ値を記憶す
る。その結果、宛先記憶域６７は、前に説明した方法に
よって前述の要求を満たすように首尾良くアクセスされ
る。しかしながら、元記憶域６４から宛先記憶域６７へ
のデータの複写が完了しない場合は、宛先記憶域６７
は、ソース・ポインタをまだ記憶していなければなら
ず、元記憶域６４からのデータが宛先記憶域６７に首尾
良く書き込まれるまで前述のプロセスを繰り返さなけれ
ばならない。

【００５７】前述の詳細をさらによく説明するために、
プロセッサ４２が、移動するデータ値の取出し要求を元
記憶域６４から宛先記憶域６７に送ると仮定する。この
データ値は、元記憶域６４から既に読み取られたが、ま
だ宛先記憶域６７に書き込まれていない。図７に、その
ような例を示す流れ図を示す。図７の各矢印は、ある構
成要素から別の構成要素への伝送を表す。図７の矢印１
〜８と関連した番号は、前述の例における伝送シーケン
スを示す。この点に関して、矢印１〜８と関連した伝送
は、各矢印の番号に基づいて、矢印１がシーケンスの最
初の伝送を表し、矢印８がシーケンスの最後の伝送を表
すように、最も小さいものから最も大きいものに順番に
行われる。

【００５８】図７を参照し、マッパー４６への取出し要
求の伝送を矢印１として表す。マッパー４６は、宛先記
憶域６７を識別するメモリ・システム識別子に取出し要
求のバス・アドレスをマップする。次に、マッパー４６
は、図７に矢印２として表した読出し要求をメモリ・シ
ステム３９ｂに送って、宛先記憶域６７にあるデータ値
の取り出しを要求する。メモリ・システム３９ｂ内のメ
モリ・コントローラ５２ｂは、図７に矢印３で表したよ
うに、宛先記憶域６７に記憶されたソース・ポインタを
マッパー４６に返す。

【００５９】これに応じて、マッパー４６は、図７に矢
印４で表したように、読出し要求をメモリ・システム３
９ａに送り、以上説明した方法によって元記憶域６４を
識別する。しかしながら、元記憶域６４の複写ビットが
アサートされ、それにより元記憶域６４のデータ部分が
別の記憶域に複写されるため、メモリ・システム３９ａ
のメモリ・コントローラ５２ａは、元記憶域６４からデ
ータを取り出すことを控える。さらに、メモリ・コント
ローラ５２ａは、図７に矢印５で表したように、通知メ
ッセージをマッパー４６送って、元記憶域６４にあるデ
ータ値が既に複写されたことを示す。

【００６０】これに応じて、マッパー４６は、再度、取
出し要求に応えることを試みる。この点に関して、マッ
パー４６は、図７に矢印６で表したように、読出し要求
を送り、宛先記憶域６７（すなわち、満たされた取出し
要求のバス・アドレスからマップされたメモリ・ユニッ
ト・アドレスで識別された場所）を識別する。この時ま
でに、元記憶域６４から複写または移動されたデータ値
を宛先記憶域６７に書き込むことができる。そのような
場合、宛先記憶域６７は、ソース・ポインタをもう記憶
しておらず、代わりに元記憶域６４から複写されたデー
タ値を記憶する。

【００６１】したがって、以上説明した技術により、メ
モリ・システム３９ｂのメモリ・コントローラ５２ｂ
は、前述の読出し要求を受け取り、それに応じて、宛先
記憶域６７に記憶されたデータを取り出す。次に、メモ
リ・コントローラ５２ｂは、矢印７として表されたこの
データをマッパー４６に送り、このデータに基づいて、
マッパー４６は、図７に矢印８で表したように、プロセ
ッサ４２によって要求されたデータ値をプロセッサ４２
に送る。このように、元記憶域６４からのデータ値を宛
先記憶域６７に移動している間にプロセッサ４２から取
出し要求を発行した場合でも、プロセッサ４２に正確な
データが返される。

【００６２】しかしながら、元記憶域６４から複写また
は移動されたデータ値が、図７の矢印６の発生時に宛先
記憶域６７にまだ書き込まれていない場合は、元記憶域
６４から複写または移動されたデータ値が宛先記憶域６
７に書き込まれるまで矢印３〜６が繰り返される。これ
が行われた後で、矢印７および８を行うことができる。

【００６３】前述の要求が、取出し要求ではなく記憶要
求であった場合は、本質的に、前述の要求を満たすため
に同じプロセスが使用されることになることに注意され
たい。そのような例において、図７の矢印１は、マッパ
ー４６に記憶要求の伝送を表す。矢印２は、宛先記憶域
６７を識別する書込み要求の伝送を表す。矢印３は、マ
ッパー４６へのソース・ポインタの伝送を表す。矢印４
は、元記憶域６４を識別する書込み要求の伝送を表す。
矢印５は、元記憶域６４にあるデータが複写されたとい
う通知の伝送を表す。矢印６は、宛先記憶域６７を識別
する書込み要求の伝送を表す。この伝送に基づいて、元
記憶域６４から複写または移動されたデータ値が、既に
宛先記憶域６７に書き込まれている場合には、データが
宛先記憶域６７に書き込まれる。この例では、矢印７
は、必ずしも必要ではないが、書込み要求が満たされた
という肯定応答を表すことができる。同様に、矢印８
は、必ずしも必要ではないが、記憶要求が満たされたと
いう肯定応答を表すことができる。元記憶域６４から複
写または移動されたデータ値が、矢印６の発生時に宛先
記憶域６７に書き込まれていない場合は、前述のように
矢印３〜６が繰り返される。

【００６４】代替の実施形態において、メモリ・システ
ム３９ａ〜３９ｃのメモリ・コントローラ５２ａ〜５２
ｃは、ソース・ポインタにアクセスする試みまたはアサ
ートされた複写ビットと関連したデータにアクセスする
試みが行われるときに適切なメモリ・システム３９ａ〜
３９ｃに要求が転送されるように構成することができ
る。図８に、そのような例を示す。図７を図８と比較す
ると分かるように、前述の実施形態は両方とも、図７の
矢印５および６が図８の単一の矢印３４と置き換えら
れ、図７の矢印３および４が図８の単一の矢印５６と置
き換えられていること以外は同じである。矢印３４は、
メモリ・システム３９ｂからメモリ・システム３９ａへ
の要求の伝送を表す。この要求は、矢印２として表され
た要求と同じタイプ（すなわち、読み取りまたは書き込
み）のものでなければならず、メモリ・システム３９ａ
を識別するメモリ・システム識別子と、元記憶域６４に
対応するメモリ・ユニット・オフセットとを有するメモ
リ・ユニット・アドレスを含まなければならない。さら
に、矢印５６は、メモリ・システム３９ａからメモリ・
システム３９ｂへの要求の伝送を表す。この要求は、矢
印３４として表された要求と同じタイプ（すなわち、読
取りまたは書込み）のものでなければならず、メモリ・
システム３９ａを識別するメモリ・システム識別子と、
元記憶域６４に対応するメモリ・ユニット・オフセット
とを有するメモリ・ユニット・アドレスを含まなければ
ならない。

【００６５】さらに、元記憶域６４からのデータ値が、
宛先記憶域６７内のソース・ポインタと置き換わると、
元記憶域６４の宛先記憶域６７への再割当てが、本質的
に完了する。この点に関して、元記憶域６４からのデー
タ値が、宛先記憶域６７に書き込まれており、どのマッ
パー４６によって受け取られたバス・アドレスも、元記
憶域６４を識別するメモリ・ユニット・アドレスにマッ
プされてはならない。前述のデータ値にアクセスするす
べての要求のバス・アドレスは、元記憶域６４ではなく
宛先記憶域６７にマップされなければならない。

【００６６】前述のプロセスをメモリ・ユニット５５ａ
に記憶された各データ値ごとに実行した後で、データ・
エラーを発生させることなくメモリ・ユニット５５ａを
システム１５から取り外すことができる。しかしなが
ら、元記憶域６４を宛先記憶域６７に再割当てするため
の前述の方法は、様々な理由のために利用されることが
あり、メモリ・ユニット５５ａの除去を可能にするため
に再割当てを行うことは必ずしも必要でないことを再度
強調しなければならない。たとえば、付加メモリ・ユニ
ットを追加するときにメモリを再割当てすることが望ま
しいことがあり、様々な保護領域間にメモリを再割当て
することが望ましいこともある。本発明の方法によりメ
モリを再割当てする他の理由があることもある。

【００６７】本明細書で説明したディレクトリ・タグ情
報をメモリ・ユニット５５ａ〜５５ｃ内に維持すること
は必ずしも必要でないことに注意されたい。たとえば、
ディレクトリ・タグ情報をメモリ・ユニット５５ａ〜５
５ｃに記憶されたデータ情報と適切に関連付けることが
できれば、制御レジスタ（図示せず）内にそのような情
報を維持することができる。

【００６８】本発明の前述の実施形態、特に任意の「好
ましい」実施形態は、単に実施形態の例であり、単に本
発明の原理を明確に理解するための説明であることに注
意されたい。本発明の趣旨および原理から実質的に逸脱
することなく、本発明の前述の実施形態に多くの様々な
変更および改良を行うことができる。そのような改良お
よび変更はすべて、この開示の範囲および本発明の範囲
に含まれ、併記の特許請求の範囲によって保護されるも
のである。

【００６９】以下に本発明の実施態様の例を列挙する。

【００７０】〔実施態様１〕データを処理し、メモリ内
のデータを動的に移動させるコンピュータ・システム
（１２）であって、データを記憶するための記憶域をそ
れぞれ有する複数のメモリ・ユニット（５５ａ、５５
ｂ、５５ｃ）と、複数のマッピングを有し、データ値に
アクセスする要求を受け取るように構成されたマッパー
（４６）であって、前記要求がバス・アドレスを含み、
前記マッパーが、前記バス・アドレスを、前記マッピン
グのうちの１つに基づいてメモリ・ユニット・アドレス
に変換するように構成され、前記メモリ・ユニット・ア
ドレスが、前記データ値を記憶している前記記憶域のう
ちの１つを識別するマッパー（４６）と、前記データ値
を前記１つの記憶域から前記記憶域のうちの他の記憶域
に移動させるように構成され、ポインタを前記他の記憶
域にポインタに記憶させるように構成されたシステム・
マネージャ（３６）であって、前記ポインタが、前記１
つの記憶域を識別し、さらに前記ポインタが前記他の記
憶域に記憶されている間に前記１つのマッピングを更新
させるように構成され、その結果前記マッパー（４６）
が前記バス・アドレスをメモリ・ユニットに変換するよ
うに構成されたシステム・マネージャ（３６）とを含む
コンピュータ・システム（１２）。 〔実施態様２〕前記メモリ・ユニット（５５ａ、５５
ｂ、５５ｃ）のうちの１つに結合され、前記他の記憶域
を識別する前記メモリ・ユニット・アドレスに基づいて
前記他の記憶域内の前記ポインタにアクセスするように
構成され、前記ポインタに応じて前記１つの記憶域を識
別する前記メモリ・ユニット・アドレスを送るように構
成された第１のメモリ・コントローラ（５２ａ、５２
ｂ、５２ｃ）をさらに含む実施態様１に記載のシステム
（１２）。 〔実施態様３〕前記システム・マネージャ（３６）が、
さらに、前記データ値が前記１つの記憶域から複写され
たときに、前記１つの記憶域と関連付けられたデータの
少なくとも１つのビットを異なる論理値に変更するよう
に構成され、前記システム（１２）が、さらに、前記メ
モリ・ユニット（５５ａ、５５ｂ、５５ｃ）のうちの１
つに結合され、前記マッパー（４６）から送られたメモ
リ・ユニット・アドレスに基づいて、前記１つの記憶域
にあるデータにアクセスするように構成され、さらに、
前記マッパー（４６）から送られた前記メモリ・ユニッ
ト・アドレスに応じて、前記データの少なくとも１つの
ビットが異なる論理状態を示すときに、前記データの少
なくとも１つのビットに基づいて前記マッパー（４６）
にメッセージを送るように構成されたメモリ・コントロ
ーラ（５２ａ、５２ｂ、５２ｃ）を含み、前記マッパー
（４６）が、前記メッセージに応じて前記他の記憶域を
識別する前記メモリ・ユニット・アドレスを送るように
構成されたシステム（１２）。 〔実施態様４〕データを１つの記憶域から他の記憶域に
動的に移動させる方法であって、複数のマッピングに基
づいて、バス・アドレスを、宛先記憶域と元記憶域を含
む複数の記憶域を識別するメモリ・ユニット・アドレス
にマップする段階と、前記宛先記憶域に、前記元記憶域
を識別するポインタを記憶する段階と、前記ポインタが
前記宛先記憶域に記憶されている間に、前記バス・アド
レスのうちの１つを前記元記憶域を識別する前記メモリ
・ユニット・アドレスのうちの１つと関連付ける前記マ
ッピングの少なくとも１つを、前記少なくとも１つのマ
ッピングが、前記１つのバス・アドレスを前記宛場所を
識別する前記メモリ・ユニット・アドレスのうちの１つ
と関連付けるように更新する段階と、前記更新段階の次
に、前記元記憶域からのデータ値を前記宛先記憶域に記
憶する段階と、前記宛先記憶域から前記ポインタにアク
セスする段階と、前記ポインタに基づいて、前記ポイン
タにアクセスする段階に応じて前記元記憶域から前記デ
ータ値にアクセスする段階と、を含む方法。 〔実施態様５〕プロセッサ（４２）からの要求に応じ
て、前記ポインタにアクセスする段階を実行する段階を
さらに含み、前記要求が、前記１つのバス・アドレスを
含み、前記マッピング・ステップが、前記要求内の前記
１つのバス・アドレスを、前記宛先記憶域を識別する前
記１つのメモリ・ユニット・アドレスにマップする段階
を含む実施態様４に記載の方法。 〔実施態様６〕前記元記憶域から前記データ値を読み取
る段階と、前記読取り段階に応じて、前記元記憶域と関
連付けられたデータの少なくとも１つのビットを変更す
る段階と、前記少なくとも１つのビットを分析する段階
と、前記変更する段階の次に、前記少なくとも１つのビ
ットに基づいて前記宛先記憶域から前記データ値にアク
セスする段階と、をさらに含む実施態様４に記載の方
法。 〔実施態様７〕１つの記憶域から他の記憶域にデータを
動的に移動させる方法であって、バス・アドレスを含む
要求を受け取って、データにアクセスする段階と、複数
のマッピングに基づいて、前記バス・アドレスを、宛先
記憶域と元記憶域を含む複数の記憶域を識別するメモリ
・ユニット・アドレスにマッピングする段階と、前記バ
ス・アドレスからマップされた前記メモリ・ユニット・
アドレスに基づいてデータにアクセスする段階と、前記
元記憶域から前記宛先記憶域にデータ値を動的に移動さ
せる段階と、前記元記憶域を識別するメモリ・ユニット
・アドレスにマップされたバス・アドレスが、前記宛先
記憶域を識別するメモリ・ユニット・アドレスにマップ
されるように前記マッピングを更新する段階と、を含む
方法。 〔実施態様８〕前記動的に移動する段階が、前記宛先記
憶域に、前記元記憶域を識別するポインタを記憶する段
階と、前記元記憶域から前記データ値を読み取る段階
と、前記宛先記憶域内に、前記読取り段階で読み取られ
た前記データ値を記憶する段階とを含む実施態様７に記
載の方法。 〔実施態様９〕前記１つのバス・アドレスを含む前記要
求のうちの１つに応じて、前記元記憶域と関連付けら
れ、前記読取り段階が行われたかどうかを示すデータの
少なくとも１つのビットを分析する段階と、前記少なく
とも１ビットが前記読取り段階が行われたことを示すと
きに、前記少なくとも１つのビットに基づいて前記宛先
記憶域から前記データ値にアクセスする段階とをさらに
含む実施態様８に記載の方法。 〔実施態様１０〕前記１つのバス・アドレスを含む前記
要求のうちの１つに応じて、前記宛先記憶域に記憶され
た前記ポインタにアクセスする段階と、前記ポインタに
アクセスする段階に応じて前記元記憶域から前記データ
値にアクセスする段階と、をさらに含む実施態様８に記
載の方法。

【図面の簡単な説明】

【図１】本発明による処理システムを使用するコンピュ
ータ・システムを示すブロック図である。

【図２】図１に示した処理システムのより詳細な考えを
示すブロック図である。

【図３】図２に示した処理ユニットのより詳細な考えを
示すブロック図である。

【図４】図２に示したメモリ・ユニットのより詳細な考
えを示すブロック図である。

【図５】図２に示したシステムのマッパーのデータ移動
が更新されている間にデータにアクセスする要求の例示
的な伝送シーケンスを示す図表である。

【図６】図５に示した伝送シーケンスの代替の実施形態
を示す図表である。

【図７】データが元記憶域から宛先記憶域に複写されて
いる間にデータにアクセスする要求に関して図２に示し
たシステムにおける例示的な伝送シーケンスを示す図表
である。

【図８】図７に示した伝送シーケンスの代替の実施形態
を示す図表である。

【符号の説明】

１２ コンピュータ・システム ３６ システム・マネージャ ４２ プロセッサ ４６ マッパー ５２ａ、５２ｂ、５２ｃ メモリ・コントローラ ５５ａ、５５ｂ、５５ｃ メモリ・ユニット

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミッシェル・エル・ジィーグラー アメリカ合衆国カリフォルニア州キャンプ ベル オードリー・アベニュー 1189 (72)発明者 ミッシェル・ケイ・トレイナー アメリカ合衆国カリフォルニア州サンノゼ ラスティック・ドライブ 2824 (72)発明者 グレゴリー・エス・パルマー アメリカ合衆国テキサス州プラノ メイソ ン・ドライブ 3012 Ｆターム(参考） 5B018 GA04 GA06 KA03 KA14 KA15 MA01 5B060 AB25 MM14

Claims (10)

【特許請求の範囲】
1. 【請求項１】データを処理し、メモリ内のデータを動的
   に移動させるコンピュータ・システム（１２）であっ
   て、 データを記憶するための記憶域をそれぞれ有する複数の
   メモリ・ユニット（５５ａ、５５ｂ、５５ｃ）と、 複数のマッピングを有し、データ値にアクセスする要求
   を受け取るように構成されたマッパー（４６）であっ
   て、前記要求がバス・アドレスを含み、前記マッパー
   が、前記バス・アドレスを、前記マッピングのうちの１
   つに基づいてメモリ・ユニット・アドレスに変換するよ
   うに構成され、前記メモリ・ユニット・アドレスが、前
   記データ値を記憶している前記記憶域のうちの１つを識
   別するマッパー（４６）と、 前記データ値を前記１つの記憶域から前記記憶域のうち
   の他の記憶域に移動させるように構成され、ポインタを
   前記他の記憶域にポインタに記憶させるように構成され
   たシステム・マネージャ（３６）であって、前記ポイン
   タが、前記１つの記憶域を識別し、さらに前記ポインタ
   が前記他の記憶域に記憶されている間に前記１つのマッ
   ピングを更新させるように構成され、その結果前記マッ
   パー（４６）が前記バス・アドレスをメモリ・ユニット
   に変換するように構成されたシステム・マネージャ（３
   ６）とを含むコンピュータ・システム（１２）。
2. 【請求項２】前記メモリ・ユニット（５５ａ、５５ｂ、
   ５５ｃ）のうちの１つに結合され、前記他の記憶域を識
   別する前記メモリ・ユニット・アドレスに基づいて前記
   他の記憶域内の前記ポインタにアクセスするように構成
   され、前記ポインタに応じて前記１つの記憶域を識別す
   る前記メモリ・ユニット・アドレスを送るように構成さ
   れた第１のメモリ・コントローラ（５２ａ、５２ｂ、５
   ２ｃ）をさらに含む請求項１に記載のシステム（１
   ２）。
3. 【請求項３】前記システム・マネージャ（３６）が、さ
   らに、前記データ値が前記１つの記憶域から複写された
   ときに、前記１つの記憶域と関連付けられたデータの少
   なくとも１つのビットを異なる論理値に変更するように
   構成され、前記システム（１２）が、さらに、 前記メモリ・ユニット（５５ａ、５５ｂ、５５ｃ）のう
   ちの１つに結合され、前記マッパー（４６）から送られ
   たメモリ・ユニット・アドレスに基づいて、前記１つの
   記憶域にあるデータにアクセスするように構成され、さ
   らに、前記マッパー（４６）から送られた前記メモリ・
   ユニット・アドレスに応じて、前記データの少なくとも
   １つのビットが異なる論理状態を示すときに、前記デー
   タの少なくとも１つのビットに基づいて前記マッパー
   （４６）にメッセージを送るように構成されたメモリ・
   コントローラ（５２ａ、５２ｂ、５２ｃ）を含み、 前記マッパー（４６）が、前記メッセージに応じて前記
   他の記憶域を識別する前記メモリ・ユニット・アドレス
   を送るように構成されたシステム（１２）。
4. 【請求項４】データを１つの記憶域から他の記憶域に動
   的に移動させる方法であって、 複数のマッピングに基づいて、バス・アドレスを、宛先
   記憶域と元記憶域を含む複数の記憶域を識別するメモリ
   ・ユニット・アドレスにマップする段階と、 前記宛先記憶域に、前記元記憶域を識別するポインタを
   記憶する段階と、 前記ポインタが前記宛先記憶域に記憶されている間に、
   前記バス・アドレスのうちの１つを前記元記憶域を識別
   する前記メモリ・ユニット・アドレスのうちの１つと関
   連付ける前記マッピングの少なくとも１つを、前記少な
   くとも１つのマッピングが、前記１つのバス・アドレス
   を前記宛場所を識別する前記メモリ・ユニット・アドレ
   スのうちの１つと関連付けるように更新する段階と、 前記更新段階の次に、前記元記憶域からのデータ値を前
   記宛先記憶域に記憶する段階と、 前記宛先記憶域から前記ポインタにアクセスする段階
   と、 前記ポインタに基づいて、前記ポインタにアクセスする
   段階に応じて前記元記憶域から前記データ値にアクセス
   する段階と、 を含む方法。
5. 【請求項５】プロセッサ（４２）からの要求に応じて、
   前記ポインタにアクセスする段階を実行する段階をさら
   に含み、前記要求が、前記１つのバス・アドレスを含
   み、前記マッピング・ステップが、前記要求内の前記１
   つのバス・アドレスを、前記宛先記憶域を識別する前記
   １つのメモリ・ユニット・アドレスにマップする段階を
   含む請求項４に記載の方法。
6. 【請求項６】前記元記憶域から前記データ値を読み取る
   段階と、 前記読取り段階に応じて、前記元記憶域と関連付けられ
   たデータの少なくとも１つのビットを変更する段階と、 前記少なくとも１つのビットを分析する段階と、 前記変更する段階の次に、前記少なくとも１つのビット
   に基づいて前記宛先記憶域から前記データ値にアクセス
   する段階と、 をさらに含む請求項４に記載の方法。
7. 【請求項７】１つの記憶域から他の記憶域にデータを動
   的に移動させる方法であって、 バス・アドレスを含む要求を受け取って、データにアク
   セスする段階と、 複数のマッピングに基づいて、前記バス・アドレスを、
   宛先記憶域と元記憶域を含む複数の記憶域を識別するメ
   モリ・ユニット・アドレスにマッピングする段階と、 前記バス・アドレスからマップされた前記メモリ・ユニ
   ット・アドレスに基づいてデータにアクセスする段階
   と、 前記元記憶域から前記宛先記憶域にデータ値を動的に移
   動させる段階と、 前記元記憶域を識別するメモリ・ユニット・アドレスに
   マップされたバス・アドレスが、前記宛先記憶域を識別
   するメモリ・ユニット・アドレスにマップされるように
   前記マッピングを更新する段階と、 を含む方法。
8. 【請求項８】前記動的に移動する段階が、前記宛先記憶
   域に、前記元記憶域を識別するポインタを記憶する段階
   と、 前記元記憶域から前記データ値を読み取る段階と、 前記宛先記憶域内に、前記読取り段階で読み取られた前
   記データ値を記憶する段階とを含む請求項７に記載の方
   法。
9. 【請求項９】前記１つのバス・アドレスを含む前記要求
   のうちの１つに応じて、前記元記憶域と関連付けられ、
   前記読取り段階が行われたかどうかを示すデータの少な
   くとも１つのビットを分析する段階と、 前記少なくとも１ビットが前記読取り段階が行われたこ
   とを示すときに、前記少なくとも１つのビットに基づい
   て前記宛先記憶域から前記データ値にアクセスする段階
   とをさらに含む請求項８に記載の方法。
10. 【請求項１０】前記１つのバス・アドレスを含む前記要
    求のうちの１つに応じて、前記宛先記憶域に記憶された
    前記ポインタにアクセスする段階と、 前記ポインタにアクセスする段階に応じて前記元記憶域
    から前記データ値にアクセスする段階と、 をさらに含む請求項８に記載の方法。