JP2003204011A - 多層配線板および多層配線板の製造方法 - Google Patents
多層配線板および多層配線板の製造方法Info
- Publication number
- JP2003204011A JP2003204011A JP2002001833A JP2002001833A JP2003204011A JP 2003204011 A JP2003204011 A JP 2003204011A JP 2002001833 A JP2002001833 A JP 2002001833A JP 2002001833 A JP2002001833 A JP 2002001833A JP 2003204011 A JP2003204011 A JP 2003204011A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- layer
- multilayer wiring
- metal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 リジッド性を有するだけではなく、放熱特性
・ノイズ特性に優れた多層配線板を提供する。 【解決手段】 最外層にスティフナを有する多層配線板
であって、スティフナが、再外層の多層配線パターン形
成用給電層としての金属層を部分的にエッチングするこ
とにより得られる金属枠と、金属枠表面の少なくとも一
部を覆うめっき被膜または樹脂被膜からなることを特徴
とする多層配線板およびその製造方法。さらには、多層
配線板が、導体ポストにより接続される。
・ノイズ特性に優れた多層配線板を提供する。 【解決手段】 最外層にスティフナを有する多層配線板
であって、スティフナが、再外層の多層配線パターン形
成用給電層としての金属層を部分的にエッチングするこ
とにより得られる金属枠と、金属枠表面の少なくとも一
部を覆うめっき被膜または樹脂被膜からなることを特徴
とする多層配線板およびその製造方法。さらには、多層
配線板が、導体ポストにより接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、多層配線板および
多層配線板の製造方法に関するものである。更に詳しく
は、半導体チップを搭載するためのリジッド性を有する
多層配線板に関し、さらには、層間の電気的接続と接着
を同時に行う多層配線板およびその製造方法に関するも
のである。
多層配線板の製造方法に関するものである。更に詳しく
は、半導体チップを搭載するためのリジッド性を有する
多層配線板に関し、さらには、層間の電気的接続と接着
を同時に行う多層配線板およびその製造方法に関するも
のである。
【０００２】
【従来の技術】近年の電子機器の高機能化並びに軽薄短
小化の要求に伴い、電子部品の高密度集積化、さらには
高密度実装化が進んできており、これらの電子機器に使
用される半導体パッケージは、従来にも増して、益々小
型化かつ多ピン化が進んできている。
小化の要求に伴い、電子部品の高密度集積化、さらには
高密度実装化が進んできており、これらの電子機器に使
用される半導体パッケージは、従来にも増して、益々小
型化かつ多ピン化が進んできている。
【０００３】従来の回路基板はプリント配線板と呼ば
れ、ガラス繊維の織布にエポキシ樹脂を含浸させた積層
板からなるガラスエポキシ板に貼り付けられた銅箔をパ
ターニング後、複数枚重ねて積層接着し、ドリルで貫通
穴を開けて、この穴の壁面に銅めっきを行ってビアを形
成し層間の電気接続を行った配線基板の使用が主流であ
った。しかし、搭載部品の小型化、高密度化が進み、上
記の配線基板では配線密度が不足して部品の搭載に問題
が生じるようになってきている。
れ、ガラス繊維の織布にエポキシ樹脂を含浸させた積層
板からなるガラスエポキシ板に貼り付けられた銅箔をパ
ターニング後、複数枚重ねて積層接着し、ドリルで貫通
穴を開けて、この穴の壁面に銅めっきを行ってビアを形
成し層間の電気接続を行った配線基板の使用が主流であ
った。しかし、搭載部品の小型化、高密度化が進み、上
記の配線基板では配線密度が不足して部品の搭載に問題
が生じるようになってきている。
【０００４】このような背景により、近年、ビルドアッ
プ多層配線板が採用されている。ビルドアップ多層配線
板は、樹脂のみで構成される絶縁層と導体とを積み重ね
ながら成形される。ビア形成方法としては、従来のドリ
ル加工に代わって、レーザ法、プラズマ法やフォト法
等、多岐にわたり、小径のビアホールを自由に配置する
ことで高密度化を達成するものである。層間接続部とし
ては、ブライドビア（Ｂｌｉｎｄ Ｖｉａ）やバリード
ビア（Ｂｕｒｉｅｄ Ｖｉａ：ビアを導電体で充填した
構造）等があり、ビアの上にビアを形成するスタックド
ビアが可能なバリードビアホールが特に注目されてい
る。バリードビアホールとしては、ビアホールをめっき
で充填する方法と、導電性ペースト等で充填する場合と
に分けられる。一方、配線パターンを形成する方法とし
て、銅箔をエッチングする方法（サブトラクティブ
法）、電解銅めっきによる方法（アディティブ法）等が
あり、配線密度の高密度化に対応可能なアディティブ法
が特に注目され始めている。
プ多層配線板が採用されている。ビルドアップ多層配線
板は、樹脂のみで構成される絶縁層と導体とを積み重ね
ながら成形される。ビア形成方法としては、従来のドリ
ル加工に代わって、レーザ法、プラズマ法やフォト法
等、多岐にわたり、小径のビアホールを自由に配置する
ことで高密度化を達成するものである。層間接続部とし
ては、ブライドビア（Ｂｌｉｎｄ Ｖｉａ）やバリード
ビア（Ｂｕｒｉｅｄ Ｖｉａ：ビアを導電体で充填した
構造）等があり、ビアの上にビアを形成するスタックド
ビアが可能なバリードビアホールが特に注目されてい
る。バリードビアホールとしては、ビアホールをめっき
で充填する方法と、導電性ペースト等で充填する場合と
に分けられる。一方、配線パターンを形成する方法とし
て、銅箔をエッチングする方法（サブトラクティブ
法）、電解銅めっきによる方法（アディティブ法）等が
あり、配線密度の高密度化に対応可能なアディティブ法
が特に注目され始めている。
【０００５】このような多層配線板を用いた半導体パッ
ケージは非常にピン数が多いため、多層配線板の方が半
導体チップよりもサイズが大きいのが一般的である。し
たがって、多層配線板のハンドリング性の観点から、多
層配線板がリジッド性を有する必要があることは当然で
ある。現状は、多層配線板のリジッド性を確保するため
に、補強繊維に樹脂を含浸させた絶縁層を有するプリン
ト配線板（ＦＲ−４等のガラスエポキシ基板）のリジッ
ド性を利用し、その両面にビルドアップ層を積層してい
る。しかしながら、補強繊維に樹脂を含浸させた絶縁層
を有するプリント配線板は、補強繊維と樹脂との界面で
絶縁破壊を生じることがあり、絶縁特性に課題を残して
いる。
ケージは非常にピン数が多いため、多層配線板の方が半
導体チップよりもサイズが大きいのが一般的である。し
たがって、多層配線板のハンドリング性の観点から、多
層配線板がリジッド性を有する必要があることは当然で
ある。現状は、多層配線板のリジッド性を確保するため
に、補強繊維に樹脂を含浸させた絶縁層を有するプリン
ト配線板（ＦＲ−４等のガラスエポキシ基板）のリジッ
ド性を利用し、その両面にビルドアップ層を積層してい
る。しかしながら、補強繊維に樹脂を含浸させた絶縁層
を有するプリント配線板は、補強繊維と樹脂との界面で
絶縁破壊を生じることがあり、絶縁特性に課題を残して
いる。
【０００６】一方、テープＢＧＡのハンドリング性の観
点から、テープＢＧＡのリジッド性を確保するため、テ
ープＢＧＡにスティフナ（補強枠）を設ける例がある
が、これにより、スムーズに半田ボールを搭載すること
ができるようになる。また、テープＢＧＡには絶縁層と
してポリイミド等が使用されており、すなわち、絶縁層
が補強繊維未充填の樹脂からなるため、良好な絶縁特性
を有している。しかしながら、テープＢＧＡでは多層化
が困難であるため、超多ピンの半導体パッケージとして
採用することはできない。また、ノイズの不要輻射を防
止したり、放熱特性を向上させるためには、スティフナ
を接地配線パターンに導通接続することが好ましい。し
かしながら、テープＢＧＡとスティフナの接着には、絶
縁性・熱伝導率の高い接着剤を用いるため、放熱特性の
向上は見込めるが、不要輻射の防止には対応できないと
いった課題がある。
点から、テープＢＧＡのリジッド性を確保するため、テ
ープＢＧＡにスティフナ（補強枠）を設ける例がある
が、これにより、スムーズに半田ボールを搭載すること
ができるようになる。また、テープＢＧＡには絶縁層と
してポリイミド等が使用されており、すなわち、絶縁層
が補強繊維未充填の樹脂からなるため、良好な絶縁特性
を有している。しかしながら、テープＢＧＡでは多層化
が困難であるため、超多ピンの半導体パッケージとして
採用することはできない。また、ノイズの不要輻射を防
止したり、放熱特性を向上させるためには、スティフナ
を接地配線パターンに導通接続することが好ましい。し
かしながら、テープＢＧＡとスティフナの接着には、絶
縁性・熱伝導率の高い接着剤を用いるため、放熱特性の
向上は見込めるが、不要輻射の防止には対応できないと
いった課題がある。
【０００７】
【発明が解決しようとする課題】本発明は、半導体チッ
プを搭載する多層配線板における、このような問題点に
鑑み、リジッド性を有するだけではなく、放熱特性・ノ
イズ特性に優れた多層配線板を提供することを目的とす
る。
プを搭載する多層配線板における、このような問題点に
鑑み、リジッド性を有するだけではなく、放熱特性・ノ
イズ特性に優れた多層配線板を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】即ち、本発明は、（１）
最外層にスティフナを有する多層配線板であって、ス
ティフナが、最外層の配線パターン形成用の給電層とし
ての金属層を部分的にエッチングすることにより得られ
る金属枠と、金属枠表面の少なくとも一部を覆うめっき
被膜または樹脂被膜からなることを特徴とする多層配線
板、（２） 多層配線板が、導体ポストにより層間接続
された前記第（１）項記載の多層配線板、（３） 多層
配線板が、補強繊維未充填の樹脂からなる絶縁層を有す
る前記第（１）項または第（２）項記載の多層配線板、
（４） 金属枠が、多層配線板の接地配線パターンに導
通接続された前記第（１）項〜第（３）項のいずれかに
記載の多層配線板、（５） 金属層を電解めっき用リー
ドとして、配線パターンを電解めっきにより形成する工
程と、多層配線板の最外層の配線パターン形成用の給電
層としての金属層を部分的にエッチングして除去するこ
とにより、多層配線板の最外層上に金属枠を形成する工
程と、前記金属枠表面の少なくとも一部にめっき被膜ま
たは樹脂被膜を形成する工程とを含んでなることを特徴
とする多層配線板の製造方法、（６） 配線パターン上
に絶縁層を形成する工程と、配線パターンの一部が露出
するように絶縁層にビアを形成する工程と、金属層を電
解めっき用リードとして、導体ポストを電解めっきによ
り形成する工程とを含む前記第（５）項記載の多層配線
板の製造方法、（７） 接続層と被接続層とを接着剤層
を介して接着する工程と、導体ポストにより層間接続す
る工程とを含む前記第（５）項または第（６）項記載の
多層配線板の製造方法、（８） 絶縁層が、補強繊維未
充填の樹脂からなる前記第（６）項または第（７）項記
載の多層配線板の製造方法、（９） 金属枠が、多層配
線板の接地配線パターンに導通接続される前記第（５）
項〜第（８）項のいずれかに記載の多層配線板の製造方
法、（１０） 前記第（５）項〜第（９）項のいずれか
に記載の多層配線板の製造方法により、得られることを
特徴とする多層配線板、である。
最外層にスティフナを有する多層配線板であって、ス
ティフナが、最外層の配線パターン形成用の給電層とし
ての金属層を部分的にエッチングすることにより得られ
る金属枠と、金属枠表面の少なくとも一部を覆うめっき
被膜または樹脂被膜からなることを特徴とする多層配線
板、（２） 多層配線板が、導体ポストにより層間接続
された前記第（１）項記載の多層配線板、（３） 多層
配線板が、補強繊維未充填の樹脂からなる絶縁層を有す
る前記第（１）項または第（２）項記載の多層配線板、
（４） 金属枠が、多層配線板の接地配線パターンに導
通接続された前記第（１）項〜第（３）項のいずれかに
記載の多層配線板、（５） 金属層を電解めっき用リー
ドとして、配線パターンを電解めっきにより形成する工
程と、多層配線板の最外層の配線パターン形成用の給電
層としての金属層を部分的にエッチングして除去するこ
とにより、多層配線板の最外層上に金属枠を形成する工
程と、前記金属枠表面の少なくとも一部にめっき被膜ま
たは樹脂被膜を形成する工程とを含んでなることを特徴
とする多層配線板の製造方法、（６） 配線パターン上
に絶縁層を形成する工程と、配線パターンの一部が露出
するように絶縁層にビアを形成する工程と、金属層を電
解めっき用リードとして、導体ポストを電解めっきによ
り形成する工程とを含む前記第（５）項記載の多層配線
板の製造方法、（７） 接続層と被接続層とを接着剤層
を介して接着する工程と、導体ポストにより層間接続す
る工程とを含む前記第（５）項または第（６）項記載の
多層配線板の製造方法、（８） 絶縁層が、補強繊維未
充填の樹脂からなる前記第（６）項または第（７）項記
載の多層配線板の製造方法、（９） 金属枠が、多層配
線板の接地配線パターンに導通接続される前記第（５）
項〜第（８）項のいずれかに記載の多層配線板の製造方
法、（１０） 前記第（５）項〜第（９）項のいずれか
に記載の多層配線板の製造方法により、得られることを
特徴とする多層配線板、である。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明するが、本発明はこれによって何ら
限定されるものではない。
施形態について説明するが、本発明はこれによって何ら
限定されるものではない。
【００１０】図１（ａ）〜図４（ｓ）は、本発明の第１
の実施形態である多層配線板の製造方法の一例を説明す
るための図で、図４（ｓ）は得られる多層配線板の構造
を示す断面図である。
の実施形態である多層配線板の製造方法の一例を説明す
るための図で、図４（ｓ）は得られる多層配線板の構造
を示す断面図である。
【００１１】本発明の多層配線板の製造方法としては、
まず、金属層１０１上にパターニングされためっきレジ
スト１０２を形成する（図１（ａ））。このめっきレジ
スト１０２は、例えば、金属層１０１上に紫外線感光性
のドライフィルムレジストをラミネートし、ネガフィル
ム等を用いて選択的に感光し、その後現像することによ
り形成できる。金属層１０１の材質は、本発明の製造方
法に適するものであればどのようなものでも良いが、特
に、使用される薬液に対して耐性を有するものであっ
て、最終的にエッチングにより除去可能であることが必
要である。そのような金属層１０１の材質としては、例
えば、銅、銅合金、４２合金、ニッケル等が挙げられ
る。また、金属層１０１の厚みは、本発明の製造方法に
適するものであればどのようなものでも良い。金属層１
０１としては、金属板、金属箔等を用いることができ
る。特に、４２合金板、銅板、銅合金板、銅箔は、様々
な厚みのものが市販されているため、安価で入手が容易
であるだけでなく、取り扱いも容易であるため、本発明
の製造方法に非常に好適である。
まず、金属層１０１上にパターニングされためっきレジ
スト１０２を形成する（図１（ａ））。このめっきレジ
スト１０２は、例えば、金属層１０１上に紫外線感光性
のドライフィルムレジストをラミネートし、ネガフィル
ム等を用いて選択的に感光し、その後現像することによ
り形成できる。金属層１０１の材質は、本発明の製造方
法に適するものであればどのようなものでも良いが、特
に、使用される薬液に対して耐性を有するものであっ
て、最終的にエッチングにより除去可能であることが必
要である。そのような金属層１０１の材質としては、例
えば、銅、銅合金、４２合金、ニッケル等が挙げられ
る。また、金属層１０１の厚みは、本発明の製造方法に
適するものであればどのようなものでも良い。金属層１
０１としては、金属板、金属箔等を用いることができ
る。特に、４２合金板、銅板、銅合金板、銅箔は、様々
な厚みのものが市販されているため、安価で入手が容易
であるだけでなく、取り扱いも容易であるため、本発明
の製造方法に非常に好適である。
【００１２】次に、金属層１０１を電解めっき用リード
として、レジスト金属層１０３を電解めっきにより形成
する（図１（ｂ））。この電解めっきにより、金属層１
０１上のめっきレジスト１０２が形成されていない部分
に、レジスト金属層１０３が形成される。レジスト金属
層１０３の材質は、本発明の製造方法に適するものであ
ればどのようなものでも良いが、特に、最終的に金属層
１０１をエッチングにより除去する際に使用する薬液に
対して耐性を有することが必要である。レジスト金属層
１０３の材質としては、例えば、ニッケル、金、錫、
銀、半田、パラジウム等が挙げられる。なお、レジスト
金属層１０３を形成する目的は、金属層１０１をエッチ
ングする際に使用する薬液により、図１（ｃ）に示す配
線パターン１０４が浸食・腐食されるのを防ぐことであ
る。したがって、金属層１０１をエッチングする際に使
用する薬液に対して、図１（ｃ）に示す配線パターン１
０４が耐性を有している場合は、このレジスト金属層１
０３は不要である。また、レジスト金属層１０３は配線
パターン１０４と同一のパターンである必要はなく、金
属層１０１上にめっきレジスト１０２を形成する前に、
金属層１０１の全面にレジスト金属層１０３を形成して
も良い。
として、レジスト金属層１０３を電解めっきにより形成
する（図１（ｂ））。この電解めっきにより、金属層１
０１上のめっきレジスト１０２が形成されていない部分
に、レジスト金属層１０３が形成される。レジスト金属
層１０３の材質は、本発明の製造方法に適するものであ
ればどのようなものでも良いが、特に、最終的に金属層
１０１をエッチングにより除去する際に使用する薬液に
対して耐性を有することが必要である。レジスト金属層
１０３の材質としては、例えば、ニッケル、金、錫、
銀、半田、パラジウム等が挙げられる。なお、レジスト
金属層１０３を形成する目的は、金属層１０１をエッチ
ングする際に使用する薬液により、図１（ｃ）に示す配
線パターン１０４が浸食・腐食されるのを防ぐことであ
る。したがって、金属層１０１をエッチングする際に使
用する薬液に対して、図１（ｃ）に示す配線パターン１
０４が耐性を有している場合は、このレジスト金属層１
０３は不要である。また、レジスト金属層１０３は配線
パターン１０４と同一のパターンである必要はなく、金
属層１０１上にめっきレジスト１０２を形成する前に、
金属層１０１の全面にレジスト金属層１０３を形成して
も良い。
【００１３】次に、金属層１０１を電解めっき用リード
として、配線パターン１０４を電解めっきにより形成す
る（図１（ｃ））。この電解めっきにより、金属層１０
１上のめっきレジスト１０２が形成されていない部分
に、配線パターン１０４が形成される。配線パターン１
０４の材質としては、本発明の製造方法に適するもので
あればどのようなものでも良いが、特に、最終的にレジ
スト金属層１０３をエッチングにより除去する際に使用
する薬液に対して耐性を有することが必要である。実際
は、配線パターン１０４を浸食・腐食しない薬液でエッ
チング可能なレジスト金属層１０３の材質を選定するの
が得策である。配線パターン１０４の材質としては、例
えば、銅、ニッケル、金、錫、銀、パラジウム等が挙げ
られる。さらには、銅を用いることで、低電気抵抗で安
定した配線パターン１０４が得られる。
として、配線パターン１０４を電解めっきにより形成す
る（図１（ｃ））。この電解めっきにより、金属層１０
１上のめっきレジスト１０２が形成されていない部分
に、配線パターン１０４が形成される。配線パターン１
０４の材質としては、本発明の製造方法に適するもので
あればどのようなものでも良いが、特に、最終的にレジ
スト金属層１０３をエッチングにより除去する際に使用
する薬液に対して耐性を有することが必要である。実際
は、配線パターン１０４を浸食・腐食しない薬液でエッ
チング可能なレジスト金属層１０３の材質を選定するの
が得策である。配線パターン１０４の材質としては、例
えば、銅、ニッケル、金、錫、銀、パラジウム等が挙げ
られる。さらには、銅を用いることで、低電気抵抗で安
定した配線パターン１０４が得られる。
【００１４】次に、めっきレジスト１０２を除去し（図
１（ｄ））、形成した配線パターン１０４上に絶縁層１
０５を形成する（図１（ｅ））。絶縁層１０５を構成す
る樹脂は、本発明の製造方法に適するものであればどの
ようなものでも使用できる。特に、補強繊維（例えば、
ガラスクロス）未充填の樹脂からなる絶縁層１０５を形
成することが好ましい。また、絶縁層１０５の形成方法
は、使用する樹脂に適した方法で良く、樹脂ワニスを印
刷、カーテンコート、バーコート等の方法で直接塗布し
たり、ドライフィルムタイプの樹脂を真空ラミネート、
真空プレス等の方法で積層する方法が挙げられる。特
に、市販されている樹脂付銅箔は入手が容易であり、真
空ラミネートにより配線パターン１０４の凹凸を埋め込
みながら成形し、最後に銅箔をエッチングすれば、絶縁
層１０５の表面が配線パターン１０４の凹凸に影響され
ることなく、非常に平坦になる。また、絶縁層１０５の
表面には銅箔表面の微細な粗化形状が転写されるため、
図２（ｉ）に示す接着剤層１０９との密着性を確保する
ことができる。
１（ｄ））、形成した配線パターン１０４上に絶縁層１
０５を形成する（図１（ｅ））。絶縁層１０５を構成す
る樹脂は、本発明の製造方法に適するものであればどの
ようなものでも使用できる。特に、補強繊維（例えば、
ガラスクロス）未充填の樹脂からなる絶縁層１０５を形
成することが好ましい。また、絶縁層１０５の形成方法
は、使用する樹脂に適した方法で良く、樹脂ワニスを印
刷、カーテンコート、バーコート等の方法で直接塗布し
たり、ドライフィルムタイプの樹脂を真空ラミネート、
真空プレス等の方法で積層する方法が挙げられる。特
に、市販されている樹脂付銅箔は入手が容易であり、真
空ラミネートにより配線パターン１０４の凹凸を埋め込
みながら成形し、最後に銅箔をエッチングすれば、絶縁
層１０５の表面が配線パターン１０４の凹凸に影響され
ることなく、非常に平坦になる。また、絶縁層１０５の
表面には銅箔表面の微細な粗化形状が転写されるため、
図２（ｉ）に示す接着剤層１０９との密着性を確保する
ことができる。
【００１５】次に、形成した絶縁層１０５にビア１０６
を形成する（図１（ｆ））。ビア１０６の形成方法は、
本発明の製造方法に適する方法であればどのような方法
でも良く、レーザー、プラズマによるドライエッチン
グ、ケミカルエッチング等が挙げられる。また、絶縁層
１０５を感光性樹脂とした場合には、絶縁層１０５を選
択的に感光し、現像することでビア１０６を形成するこ
ともできる。
を形成する（図１（ｆ））。ビア１０６の形成方法は、
本発明の製造方法に適する方法であればどのような方法
でも良く、レーザー、プラズマによるドライエッチン
グ、ケミカルエッチング等が挙げられる。また、絶縁層
１０５を感光性樹脂とした場合には、絶縁層１０５を選
択的に感光し、現像することでビア１０６を形成するこ
ともできる。
【００１６】次に、金属層１０１を電解めっき用リード
として、導体ポスト１０７を電解めっきにより形成する
（図１（ｇ））。この電解めっきにより、絶縁層１０５
のビア１０６が形成されている部分に、導体ポスト１０
７が形成される。電解めっきにより導体ポスト１０７を
形成すれば、導体ポスト１０７の先端の形状を自由に制
御することができる。導体ポスト１０７の材質として
は、本発明の製造方法に適するものであればどのような
ものでも良く、例えば、銅、ニッケル、金、錫、銀、パ
ラジウム等が挙げられる。さらには、銅を用いること
で、低電気抵抗で安定した導体ポスト１０７が得られ
る。
として、導体ポスト１０７を電解めっきにより形成する
（図１（ｇ））。この電解めっきにより、絶縁層１０５
のビア１０６が形成されている部分に、導体ポスト１０
７が形成される。電解めっきにより導体ポスト１０７を
形成すれば、導体ポスト１０７の先端の形状を自由に制
御することができる。導体ポスト１０７の材質として
は、本発明の製造方法に適するものであればどのような
ものでも良く、例えば、銅、ニッケル、金、錫、銀、パ
ラジウム等が挙げられる。さらには、銅を用いること
で、低電気抵抗で安定した導体ポスト１０７が得られ
る。
【００１７】次に、導体ポスト１０７の表面（先端）
に、接合用金属材料層１０８を形成する（図２
（ｈ））。接合用金属材料層１０８の形成方法として
は、無電解めっきにより形成する方法、金属層１０１を
電解めっき用リードとして電解めっきにより形成する方
法、接合用金属材料を含有するペーストを印刷する方法
が挙げられる。印刷による方法では、印刷用マスクを導
体ポスト１０７に対して精度良く位置合せする必要があ
るが、無電解めっきや電解めっきによる方法では、導体
ポスト１０７の表面以外に接合用金属材料層１０８が形
成されることがないため、導体ポスト１０７の微細化・
高密度化にも対応しやすい。特に、電解めっきによる方
法では、無電解めっきによる方法よりも、めっき可能な
金属が多種多様であり、また薬液の管理も容易であるた
め、非常に好適である。接合用金属材料層１０８の材質
としては、図２（ｊ）に示す被接合部１１２と金属接合
可能な金属であればどのようなものでもよく、例えば、
半田が挙げられる。半田の中でも、ＳｎやＩｎ、もしく
はＳｎ、Ａｇ、Ｃｕ、Ｚｎ、Ｂｉ、Ｓｂ、Ｐｂ、Ｉｎ、
Ａｕの少なくとも二種からなる半田を使用することが好
ましい。より好ましくは、環境に優しいＰｂフリー半田
である。なお、図２（ｈ）では、導体ポスト１０７の表
面に接合用金属材料層１０８を形成する例を示したが、
接合用金属材料層１０８を形成する目的は、導体ポスト
１０７と被接合部１１２とを金属接合させることである
ため、被接合部１１２に接合用金属材料層１０８を形成
しても構わない。もちろん、導体ポスト１０７と被接合
部１１２の両表面に形成しても構わない。さらには、導
体ポスト１０７そのものを接合用金属材料で構成する方
法もあるが、その場合には、接合用金属材料層１０８を
形成する必要はない。なお、導体ポスト１０７および接
合用金属材料層１０８の上述のような各種構成は本発明
に含まれるものとする。
に、接合用金属材料層１０８を形成する（図２
（ｈ））。接合用金属材料層１０８の形成方法として
は、無電解めっきにより形成する方法、金属層１０１を
電解めっき用リードとして電解めっきにより形成する方
法、接合用金属材料を含有するペーストを印刷する方法
が挙げられる。印刷による方法では、印刷用マスクを導
体ポスト１０７に対して精度良く位置合せする必要があ
るが、無電解めっきや電解めっきによる方法では、導体
ポスト１０７の表面以外に接合用金属材料層１０８が形
成されることがないため、導体ポスト１０７の微細化・
高密度化にも対応しやすい。特に、電解めっきによる方
法では、無電解めっきによる方法よりも、めっき可能な
金属が多種多様であり、また薬液の管理も容易であるた
め、非常に好適である。接合用金属材料層１０８の材質
としては、図２（ｊ）に示す被接合部１１２と金属接合
可能な金属であればどのようなものでもよく、例えば、
半田が挙げられる。半田の中でも、ＳｎやＩｎ、もしく
はＳｎ、Ａｇ、Ｃｕ、Ｚｎ、Ｂｉ、Ｓｂ、Ｐｂ、Ｉｎ、
Ａｕの少なくとも二種からなる半田を使用することが好
ましい。より好ましくは、環境に優しいＰｂフリー半田
である。なお、図２（ｈ）では、導体ポスト１０７の表
面に接合用金属材料層１０８を形成する例を示したが、
接合用金属材料層１０８を形成する目的は、導体ポスト
１０７と被接合部１１２とを金属接合させることである
ため、被接合部１１２に接合用金属材料層１０８を形成
しても構わない。もちろん、導体ポスト１０７と被接合
部１１２の両表面に形成しても構わない。さらには、導
体ポスト１０７そのものを接合用金属材料で構成する方
法もあるが、その場合には、接合用金属材料層１０８を
形成する必要はない。なお、導体ポスト１０７および接
合用金属材料層１０８の上述のような各種構成は本発明
に含まれるものとする。
【００１８】次に、絶縁層１０５の表面に、接着剤層１
０９を形成する（図２（ｉ））。接着剤層１０９の形成
は、使用する接着剤樹脂に応じて適した方法で良く、樹
脂ワニスを印刷、カーテンコート、バーコート等の方法
で直接塗布したり、ドライフィルムタイプの樹脂を真空
ラミネート、真空プレス等の方法で積層する方法が挙げ
られる。なお、図２（ｉ）では、絶縁層１０５の表面に
接着剤層１０９を形成する例を示したが、被接続層１１
１の表面に接着剤層１０９を形成しても構わない。もち
ろん、絶縁層１０５と被接続層１１１の両表面に形成し
ても構わない。
０９を形成する（図２（ｉ））。接着剤層１０９の形成
は、使用する接着剤樹脂に応じて適した方法で良く、樹
脂ワニスを印刷、カーテンコート、バーコート等の方法
で直接塗布したり、ドライフィルムタイプの樹脂を真空
ラミネート、真空プレス等の方法で積層する方法が挙げ
られる。なお、図２（ｉ）では、絶縁層１０５の表面に
接着剤層１０９を形成する例を示したが、被接続層１１
１の表面に接着剤層１０９を形成しても構わない。もち
ろん、絶縁層１０５と被接続層１１１の両表面に形成し
ても構わない。
【００１９】次に、上述の工程により得られた接続層１
１０と被接続層１１１とを位置合わせをする（図２
（ｊ））。位置合わせは、接続層１１０および被接続層
１１１に予め形成されている位置決めマークを、画像認
識装置により読み取り位置合わせする方法、位置合わせ
用のピン等で位置合わせする方法等を用いることができ
る。なお、図２（ｊ）に示す被接続層１１１は、図１
（ａ）〜図１（ｄ）に示す工程と同様な工程により、得
ることができる。
１０と被接続層１１１とを位置合わせをする（図２
（ｊ））。位置合わせは、接続層１１０および被接続層
１１１に予め形成されている位置決めマークを、画像認
識装置により読み取り位置合わせする方法、位置合わせ
用のピン等で位置合わせする方法等を用いることができ
る。なお、図２（ｊ）に示す被接続層１１１は、図１
（ａ）〜図１（ｄ）に示す工程と同様な工程により、得
ることができる。
【００２０】次に、接続層１１０と被接続層１１１とを
積層する（図２（ｋ））。積層方法としては、例えば、
真空プレスを用いて、導体ポスト１０７が、接着剤層１
０９を介して、接合用金属材料層１０８により被接合部
１１２と金属接合するまで加圧し、更に加熱して接着剤
層１０９を硬化させて、接続層１１０と被接続層１１１
とを接着することができる。
積層する（図２（ｋ））。積層方法としては、例えば、
真空プレスを用いて、導体ポスト１０７が、接着剤層１
０９を介して、接合用金属材料層１０８により被接合部
１１２と金属接合するまで加圧し、更に加熱して接着剤
層１０９を硬化させて、接続層１１０と被接続層１１１
とを接着することができる。
【００２１】次に、接続層１１０の金属層１０１をエッ
チングにより除去する（図２（ｌ））。金属層１０１と
配線パターン１０４との間にレジスト金属層１０３が形
成されており、そのレジスト金属層１０３は、金属層１
０１をエッチングにより除去する際に使用する薬液に対
して耐性を有しているため、金属層１０１をエッチング
してもレジスト金属層１０３が浸食・腐食されることが
なく、結果的に配線パターン１０４が浸食・腐食される
ことはない。金属層１０１の材質が銅、レジスト金属層
１０３の材質がニッケル、錫または半田の場合、市販の
アンモニア系エッチング液を使用することができる。金
属層１０１の材質が銅、レジスト金属層１０３の材質が
金や銀の場合、塩化第ニ鉄溶液、塩化第二銅溶液を含
め、ほとんどのエッチング液を使用することができる。
チングにより除去する（図２（ｌ））。金属層１０１と
配線パターン１０４との間にレジスト金属層１０３が形
成されており、そのレジスト金属層１０３は、金属層１
０１をエッチングにより除去する際に使用する薬液に対
して耐性を有しているため、金属層１０１をエッチング
してもレジスト金属層１０３が浸食・腐食されることが
なく、結果的に配線パターン１０４が浸食・腐食される
ことはない。金属層１０１の材質が銅、レジスト金属層
１０３の材質がニッケル、錫または半田の場合、市販の
アンモニア系エッチング液を使用することができる。金
属層１０１の材質が銅、レジスト金属層１０３の材質が
金や銀の場合、塩化第ニ鉄溶液、塩化第二銅溶液を含
め、ほとんどのエッチング液を使用することができる。
【００２２】次に、レジスト金属層１０３をエッチング
により除去する（図３（ｍ））。配線パターン１０４
は、レジスト金属層１０３をエッチングにより除去する
際に使用する薬液に対して耐性を有するため、配線パタ
ーン１０４は浸食・腐食されることはない。そのため、
レジスト金属層１０３が除去されることにより、配線パ
ターン１０４が露出する。配線パターン１０４の材質が
銅、レジスト金属層１０３の材質がニッケル、錫または
半田の場合、市販の半田・ニッケル剥離剤（例えば、三
菱ガス化学製・Ｐｅｗｔａｘ）を使用することができ
る。配線パターン１０４の材質が銅、レジスト金属層１
０３の材質が金の場合、配線パターン１０４を浸食・腐
食させることなく、レジスト金属層１０３をエッチング
することは困難である。この場合には、レジスト金属層
１０３をエッチングする工程を省略し、レジスト金属層
１０３を残したままでも良い。
により除去する（図３（ｍ））。配線パターン１０４
は、レジスト金属層１０３をエッチングにより除去する
際に使用する薬液に対して耐性を有するため、配線パタ
ーン１０４は浸食・腐食されることはない。そのため、
レジスト金属層１０３が除去されることにより、配線パ
ターン１０４が露出する。配線パターン１０４の材質が
銅、レジスト金属層１０３の材質がニッケル、錫または
半田の場合、市販の半田・ニッケル剥離剤（例えば、三
菱ガス化学製・Ｐｅｗｔａｘ）を使用することができ
る。配線パターン１０４の材質が銅、レジスト金属層１
０３の材質が金の場合、配線パターン１０４を浸食・腐
食させることなく、レジスト金属層１０３をエッチング
することは困難である。この場合には、レジスト金属層
１０３をエッチングする工程を省略し、レジスト金属層
１０３を残したままでも良い。
【００２３】続いて、上述の工程、すなわち図１（ａ）
〜図３（ｍ）を繰り返して行うことにより、多層配線板
１１３ａの製造途中のもの（図３（ｍ）参照）に対し
て、もう１層積層したものを得ることができる（図３
（ｎ））。
〜図３（ｍ）を繰り返して行うことにより、多層配線板
１１３ａの製造途中のもの（図３（ｍ）参照）に対し
て、もう１層積層したものを得ることができる（図３
（ｎ））。
【００２４】図３（ｏ）〜図３（ｐ）に示す工程は、多
層配線板１１３ａの最外層１１７ａを形成する工程を説
明するための図である。図３（ｏ）〜図３（ｐ）に示す
工程は、図２（ｊ）〜図２（ｋ）に示す工程と同様に、
接続層と被接続層との位置合わせ（図３（ｏ））、接続
層と被接続層との積層（図３（ｐ））からなる。
層配線板１１３ａの最外層１１７ａを形成する工程を説
明するための図である。図３（ｏ）〜図３（ｐ）に示す
工程は、図２（ｊ）〜図２（ｋ）に示す工程と同様に、
接続層と被接続層との位置合わせ（図３（ｏ））、接続
層と被接続層との積層（図３（ｐ））からなる。
【００２５】次に、金属層１０１ｂの半導体チップ２０
２を搭載する部分のみ、エッチングにより除去して、金
属枠１２０ａを形成し（図４（ｑ））、金属枠１２０ａ
の表面にめっき皮膜１２１ａを形成する（図４
（ｒ））。これにより、多層配線板１１３ａの最外層１
１７ａ表面にスティフナ１２２ａが形成される。めっき
皮膜１２１ａを形成する目的は、金属枠１２０ａが銅や
銅合金等の腐食しやすい材質で構成される場合の防錆用
皮膜、または、接触による損傷等に対する保護膜であ
る。めっき皮膜１２１ａを形成する方法としては、無電
解めっきによる方法または電解めっきによる方法等が挙
げられる。いずれの方法においても、パッド１１４ａに
めっき皮膜が形成されないよう、保護マスク等を施して
から、めっきを行うことが好ましい。めっき皮膜１２１
ａの材質としては、金、銀、パラジウム、クロム、ニッ
ケル、半田、錫などが挙げられる。
２を搭載する部分のみ、エッチングにより除去して、金
属枠１２０ａを形成し（図４（ｑ））、金属枠１２０ａ
の表面にめっき皮膜１２１ａを形成する（図４
（ｒ））。これにより、多層配線板１１３ａの最外層１
１７ａ表面にスティフナ１２２ａが形成される。めっき
皮膜１２１ａを形成する目的は、金属枠１２０ａが銅や
銅合金等の腐食しやすい材質で構成される場合の防錆用
皮膜、または、接触による損傷等に対する保護膜であ
る。めっき皮膜１２１ａを形成する方法としては、無電
解めっきによる方法または電解めっきによる方法等が挙
げられる。いずれの方法においても、パッド１１４ａに
めっき皮膜が形成されないよう、保護マスク等を施して
から、めっきを行うことが好ましい。めっき皮膜１２１
ａの材質としては、金、銀、パラジウム、クロム、ニッ
ケル、半田、錫などが挙げられる。
【００２６】多層配線板１１３ａがスティフナ１２２ａ
を有することにより、絶縁層１０５が補強繊維（例え
ば、ガラスクロス）未充填の樹脂からなる場合でも、多
層配線板１１３ａとしてはリジッド性を有することにな
る。また、絶縁層１０５ａは、樹脂ワニスを印刷、カー
テンコート、バーコート等の方法で直接塗布したり、ド
ライフィルムタイプの樹脂を真空ラミネート、真空プレ
ス等の方法で積層することにより、直接、金属層１０１
ｂ上に形成するため、絶縁層１０５ａと金属枠１２０ａ
との密着性は高くなる。
を有することにより、絶縁層１０５が補強繊維（例え
ば、ガラスクロス）未充填の樹脂からなる場合でも、多
層配線板１１３ａとしてはリジッド性を有することにな
る。また、絶縁層１０５ａは、樹脂ワニスを印刷、カー
テンコート、バーコート等の方法で直接塗布したり、ド
ライフィルムタイプの樹脂を真空ラミネート、真空プレ
ス等の方法で積層することにより、直接、金属層１０１
ｂ上に形成するため、絶縁層１０５ａと金属枠１２０ａ
との密着性は高くなる。
【００２７】最後に、金属層１０１ａをエッチングによ
り完全に除去し、最外層１１７ｂの表面にソルダーレジ
スト１１５を形成し、パッド１１４ｂの部分を開口し
て、多層配線板１１３ａを得ることができる（図４
（ｓ））。なお、最外層１１７ｂに配線パターンが形成
されておらず、パッド１１４ｂのみが形成されている場
合には、ソルダーレジスト１１５を形成する必要はな
い。もう一方の最外層１１７ａについても同様である。
図４（ｓ）の場合は、パッド１１４ａのみが形成されて
いるため、ソルダーレジストを形成する必要はない。ま
た、最外層１１７ａ、１１７ｂを形成する際に使用する
レジスト金属層１１８ａ、１１８ｂを除去する必要はな
い。すなわち、このレジスト金属層１１８ａ、１１８ｂ
は、多層配線板１１３ａの両表面に形成されるパッド１
１４ａ、１１４ｂに施す外層めっき被膜として利用され
る。レジスト金属層１１８ａ、１１８ｂの材質は金、
銀、パラジウム、ニッケル、半田等が挙げられ、金、
銀、パラジウム、ニッケルのそれぞれからなるいずれか
２つ以上を含む層構成にしてもよい。また、配線パター
ン１０４が銅からなる場合には、金およびニッケルの２
層構成であると良い。これにより、パッド１１４ａ、１
１４ｂに搭載される半田ボールの半田が、配線パターン
１０４の銅に拡散することを防止することができる。さ
らには、金属枠１２０ａを多層配線板１１３ａの接地配
線パターン１１９に導通接続することにより、半導体デ
バイス２０１からのノイズの不要輻射を低減することが
できるだけでなく、半導体デバイス２０１の放熱特性を
向上させることができる。
り完全に除去し、最外層１１７ｂの表面にソルダーレジ
スト１１５を形成し、パッド１１４ｂの部分を開口し
て、多層配線板１１３ａを得ることができる（図４
（ｓ））。なお、最外層１１７ｂに配線パターンが形成
されておらず、パッド１１４ｂのみが形成されている場
合には、ソルダーレジスト１１５を形成する必要はな
い。もう一方の最外層１１７ａについても同様である。
図４（ｓ）の場合は、パッド１１４ａのみが形成されて
いるため、ソルダーレジストを形成する必要はない。ま
た、最外層１１７ａ、１１７ｂを形成する際に使用する
レジスト金属層１１８ａ、１１８ｂを除去する必要はな
い。すなわち、このレジスト金属層１１８ａ、１１８ｂ
は、多層配線板１１３ａの両表面に形成されるパッド１
１４ａ、１１４ｂに施す外層めっき被膜として利用され
る。レジスト金属層１１８ａ、１１８ｂの材質は金、
銀、パラジウム、ニッケル、半田等が挙げられ、金、
銀、パラジウム、ニッケルのそれぞれからなるいずれか
２つ以上を含む層構成にしてもよい。また、配線パター
ン１０４が銅からなる場合には、金およびニッケルの２
層構成であると良い。これにより、パッド１１４ａ、１
１４ｂに搭載される半田ボールの半田が、配線パターン
１０４の銅に拡散することを防止することができる。さ
らには、金属枠１２０ａを多層配線板１１３ａの接地配
線パターン１１９に導通接続することにより、半導体デ
バイス２０１からのノイズの不要輻射を低減することが
できるだけでなく、半導体デバイス２０１の放熱特性を
向上させることができる。
【００２８】以上の工程により、多層配線板１１３ａの
半導体チップ２０２を搭載する側にスティフナ１２２ａ
を有する多層配線板を製造することができる。
半導体チップ２０２を搭載する側にスティフナ１２２ａ
を有する多層配線板を製造することができる。
【００２９】続いて、本発明による第２の実施形態であ
る多層配線板の製造方法について、図５を参考にして詳
細に説明する。図５（ｑ'）〜（ｓ'）は、本発明の第２
の多層配線板の製造方法を説明するための断面図であ
り、図４（ｑ）〜図４（ｓ）の代わりに行う工程を説明
するためのものである。従ってここでは、第１の多層配
線板の製造方法とは異なる部分を特に詳細に説明し、同
じ部分は基本的に説明を省略する。
る多層配線板の製造方法について、図５を参考にして詳
細に説明する。図５（ｑ'）〜（ｓ'）は、本発明の第２
の多層配線板の製造方法を説明するための断面図であ
り、図４（ｑ）〜図４（ｓ）の代わりに行う工程を説明
するためのものである。従ってここでは、第１の多層配
線板の製造方法とは異なる部分を特に詳細に説明し、同
じ部分は基本的に説明を省略する。
【００３０】図５（ｑ'）において、金属層１０１ｂの
表面にめっき被膜１２１ｂを形成する。めっき被膜１２
１ｂの形成方法には、無電解めっきによる方法、電解め
っきによる方法等が挙げられる。電解めっきの場合は、
金属層１０１ｂを電解めっき用リードとして、電解めっ
きを行って、めっき被膜１２１ｂを形成することができ
る。なお、電解めっきまたは無電解めっきによりめっき
被膜１２１ｂを形成する場合には、必要な部分にのみめ
っき被膜１２１ｂが形成されるよう、めっきレジスト
（図示せず）を形成し、めっき終了後にめっきレジスト
を除去する必要があるのは当然である。
表面にめっき被膜１２１ｂを形成する。めっき被膜１２
１ｂの形成方法には、無電解めっきによる方法、電解め
っきによる方法等が挙げられる。電解めっきの場合は、
金属層１０１ｂを電解めっき用リードとして、電解めっ
きを行って、めっき被膜１２１ｂを形成することができ
る。なお、電解めっきまたは無電解めっきによりめっき
被膜１２１ｂを形成する場合には、必要な部分にのみめ
っき被膜１２１ｂが形成されるよう、めっきレジスト
（図示せず）を形成し、めっき終了後にめっきレジスト
を除去する必要があるのは当然である。
【００３１】次に、図５（ｒ'）において、めっき被膜
１２１ｂをエッチングマスクとして、金属層１０１ｂを
エッチングすることにより、金属枠１２０ｂを形成す
る。最後に、図５（ｓ'）において、金属層１０１ｃの
エッチング、ソルダーレジスト１１５の形成を経て、多
層配線板１１３ｂを得ることができる。
１２１ｂをエッチングマスクとして、金属層１０１ｂを
エッチングすることにより、金属枠１２０ｂを形成す
る。最後に、図５（ｓ'）において、金属層１０１ｃの
エッチング、ソルダーレジスト１１５の形成を経て、多
層配線板１１３ｂを得ることができる。
【００３２】なお、図５（ｑ’）において、めっき皮膜
１２１ｂを樹脂皮膜に変更しても、金属枠１２０ｂの防
錆処理として有効である。樹脂皮膜の形成方法として
は、印刷による方法、感光性樹脂を使用する方法等が挙
げられる。
１２１ｂを樹脂皮膜に変更しても、金属枠１２０ｂの防
錆処理として有効である。樹脂皮膜の形成方法として
は、印刷による方法、感光性樹脂を使用する方法等が挙
げられる。
【００３３】本発明による多層配線板の製造方法および
製造された多層配線板の特徴は、次に示す通りである。 （１）製造時に使用する金属層１０１ｂを部分的にエッ
チングすることにより、金属枠１２０ａ、１２０ｂを形
成することができる。 （２）多層配線板１１３ａ、１１３ｂがスティフナ１２
２ａ、１２２ｂを有することにより、絶縁層１０５が補
強繊維（例えば、ガラスクロス）未充填の樹脂からなる
場合でも、多層配線板１１３ａ、１１３ｂとしてはリジ
ッド性を有する。 （３）金属枠１２０ａ、１２０ｂを多層配線板１１３
ａ、１１３ｂの接地配線パターン１１９に導通接続する
ことにより、半導体デバイス２０１からのノイズの不要
輻射を低減することができるだけでなく、半導体デバイ
ス２０１の放熱特性を向上させることができる。
製造された多層配線板の特徴は、次に示す通りである。 （１）製造時に使用する金属層１０１ｂを部分的にエッ
チングすることにより、金属枠１２０ａ、１２０ｂを形
成することができる。 （２）多層配線板１１３ａ、１１３ｂがスティフナ１２
２ａ、１２２ｂを有することにより、絶縁層１０５が補
強繊維（例えば、ガラスクロス）未充填の樹脂からなる
場合でも、多層配線板１１３ａ、１１３ｂとしてはリジ
ッド性を有する。 （３）金属枠１２０ａ、１２０ｂを多層配線板１１３
ａ、１１３ｂの接地配線パターン１１９に導通接続する
ことにより、半導体デバイス２０１からのノイズの不要
輻射を低減することができるだけでなく、半導体デバイ
ス２０１の放熱特性を向上させることができる。
【００３４】なお、上述の工程により得られた多層配線
板１１３ａのパッド１１４ａ上に、はんだバンプ２０３
と半導体チップ２０２を搭載し、多層配線板１１３ａと
半導体チップ２０２との間隙にアンダーフィル２０４を
施して、パッド１１４ｂ側に半田ボール２０５を搭載す
ることにより、半導体装置２０１を得ることができる
（図６）。
板１１３ａのパッド１１４ａ上に、はんだバンプ２０３
と半導体チップ２０２を搭載し、多層配線板１１３ａと
半導体チップ２０２との間隙にアンダーフィル２０４を
施して、パッド１１４ｂ側に半田ボール２０５を搭載す
ることにより、半導体装置２０１を得ることができる
（図６）。
【００３５】
【実施例】以下、実施例により更に具体的に説明する
が、本発明はこれによって何ら限定されるものではな
い。
が、本発明はこれによって何ら限定されるものではな
い。
【００３６】接着剤の調合例
ｍ，ｐ−クレゾールノボラック樹脂（日本化薬(株)製Ｐ
ＡＳ−１、ＯＨ基当量１２０）１００ｇと、ビスフェノ
ールＦ型エポキシ樹脂（日本化薬(株)製ＲＥ−４０４
Ｓ、エポキシ基当量１６５）１４０ｇを、シクロヘキサ
ノン６０ｇに溶解し、硬化触媒としてトリフェニルフォ
スフィン（北興化学工業（株）製）０．２ｇを添加し、
接着剤ワニスを作製した。
ＡＳ−１、ＯＨ基当量１２０）１００ｇと、ビスフェノ
ールＦ型エポキシ樹脂（日本化薬(株)製ＲＥ−４０４
Ｓ、エポキシ基当量１６５）１４０ｇを、シクロヘキサ
ノン６０ｇに溶解し、硬化触媒としてトリフェニルフォ
スフィン（北興化学工業（株）製）０．２ｇを添加し、
接着剤ワニスを作製した。
【００３７】実施例（多層配線板の製造例）
表面を粗化処理した１５０μｍ厚の圧延銅板（金属層１
０１・古川電気工業製ＥＦＴＥＣ−６４Ｔ）にドライフ
ィルムレジスト（旭化成製ＡＱ−２０５８）をロールラ
ミネートし、所定のネガフィルムを用いて露光・現像
し、配線パターン１０４の形成に必要なめっきレジスト
（めっきレジスト１０２）を形成した。次に、圧延銅板
を電解めっき用リードとして、電解めっきによりニッケ
ルからなるレジスト金属層（レジスト金属層１０３）を
形成し、さらに電解銅めっきにより配線パターン（配線
パターン１０４）を形成した。配線パターンは、線幅／
線間／厚み＝２０μｍ／２０μｍ／１０μｍとした。次
に、樹脂付銅箔（住友ベークライト製ＡＰＬ）を真空ラ
ミネートにより配線パターンの凹凸を埋め込みながら成
形し、銅箔を全面エッチングして、２５μｍ厚の絶縁層
（絶縁層１０５）を形成した。次に、５０μｍ径のビア
（ビア１０６）をＵＶ−ＹＡＧレーザーにより形成し
た。次に、圧延銅板を電解めっき用リードとして、電解
銅めっきによりビアを銅で充填し、銅ポスト（導体ポス
ト１０７）を形成した。次に、圧延銅板を電解めっき用
リードとして、電解めっきにより銅ポスト上にＳｎ−Ｐ
ｂ共晶半田層（接合用金属材料層１０８）を形成した。
次に、バーコートにより、上述の接着剤ワニスを、絶縁
層の表面、すなわちＳｎ−Ｐｂ共晶半田が形成された面
に塗布後、８０℃で２０分乾燥し、１０μｍ厚の接着剤
層（接着剤層１０９）を形成した。これまでの工程によ
り、ビルドアップ層（接続層１１０）を得た。一方、上
述の工程と同様に、電解ニッケル／金めっきにより圧延
銅板上にレジスト金属層（レジスト金属層１１８ｂ）を
形成し、さらに電解銅めっきにより配線パターンを形成
し、ランド（被接合部１１２）を有する被接続層（被接
続層１１１）を得た。次に、上述の工程により得られた
ビルドアップ層と被接続層に予め形成されている位置決
めマークを、画像認識装置により読み取り、両者を位置
合わせし、１００℃の温度で仮圧着した。これを、プレ
スにより２２０℃の温度で加熱加圧して、銅ポストが、
接着剤層を貫通してランドと半田接合し、接着剤層によ
り被接続層にビルドアップ層を接着した。次に、アンモ
ニア系エッチング液を用いて、ビルドアップ層の圧延銅
板をエッチングして除去し、さらに半田・ニッケル剥離
剤（三菱ガス化学製・Ｐｅｗｔａｘ）を用いてニッケル
をエッチングして除去した。さらに、上述の工程を繰返
し、ビルドアップ層をもう１層積層した。ただし、最外
層（最外層１１７ａ、１１７ｂ）を形成する際のレジス
ト金属層（レジスト金属層１１８ａ、１１８ｂ）をニッ
ケル／金の２層構成とした。続いて、半導体チップを搭
載する側の圧延銅板をエッチングすることにより金属枠
（金属枠１２０ａ）を形成し、電解金めっきにより金皮
膜（めっき皮膜１２１ａ）を形成して、多層配線板（多
層配線板１１３ａ）の最外層にスティフナ（スティフナ
１２２ａ）を形成した。最後に、被接続層側の圧延銅板
をエッチングすることにより全面除去した後、ソルダー
レジスト（ソルダーレジスト１１５）を形成した。以上
の工程により、スティフナを有し、絶縁層が補強繊維未
充填の樹脂からなる多層配線板を得ることができた。
０１・古川電気工業製ＥＦＴＥＣ−６４Ｔ）にドライフ
ィルムレジスト（旭化成製ＡＱ−２０５８）をロールラ
ミネートし、所定のネガフィルムを用いて露光・現像
し、配線パターン１０４の形成に必要なめっきレジスト
（めっきレジスト１０２）を形成した。次に、圧延銅板
を電解めっき用リードとして、電解めっきによりニッケ
ルからなるレジスト金属層（レジスト金属層１０３）を
形成し、さらに電解銅めっきにより配線パターン（配線
パターン１０４）を形成した。配線パターンは、線幅／
線間／厚み＝２０μｍ／２０μｍ／１０μｍとした。次
に、樹脂付銅箔（住友ベークライト製ＡＰＬ）を真空ラ
ミネートにより配線パターンの凹凸を埋め込みながら成
形し、銅箔を全面エッチングして、２５μｍ厚の絶縁層
（絶縁層１０５）を形成した。次に、５０μｍ径のビア
（ビア１０６）をＵＶ−ＹＡＧレーザーにより形成し
た。次に、圧延銅板を電解めっき用リードとして、電解
銅めっきによりビアを銅で充填し、銅ポスト（導体ポス
ト１０７）を形成した。次に、圧延銅板を電解めっき用
リードとして、電解めっきにより銅ポスト上にＳｎ−Ｐ
ｂ共晶半田層（接合用金属材料層１０８）を形成した。
次に、バーコートにより、上述の接着剤ワニスを、絶縁
層の表面、すなわちＳｎ−Ｐｂ共晶半田が形成された面
に塗布後、８０℃で２０分乾燥し、１０μｍ厚の接着剤
層（接着剤層１０９）を形成した。これまでの工程によ
り、ビルドアップ層（接続層１１０）を得た。一方、上
述の工程と同様に、電解ニッケル／金めっきにより圧延
銅板上にレジスト金属層（レジスト金属層１１８ｂ）を
形成し、さらに電解銅めっきにより配線パターンを形成
し、ランド（被接合部１１２）を有する被接続層（被接
続層１１１）を得た。次に、上述の工程により得られた
ビルドアップ層と被接続層に予め形成されている位置決
めマークを、画像認識装置により読み取り、両者を位置
合わせし、１００℃の温度で仮圧着した。これを、プレ
スにより２２０℃の温度で加熱加圧して、銅ポストが、
接着剤層を貫通してランドと半田接合し、接着剤層によ
り被接続層にビルドアップ層を接着した。次に、アンモ
ニア系エッチング液を用いて、ビルドアップ層の圧延銅
板をエッチングして除去し、さらに半田・ニッケル剥離
剤（三菱ガス化学製・Ｐｅｗｔａｘ）を用いてニッケル
をエッチングして除去した。さらに、上述の工程を繰返
し、ビルドアップ層をもう１層積層した。ただし、最外
層（最外層１１７ａ、１１７ｂ）を形成する際のレジス
ト金属層（レジスト金属層１１８ａ、１１８ｂ）をニッ
ケル／金の２層構成とした。続いて、半導体チップを搭
載する側の圧延銅板をエッチングすることにより金属枠
（金属枠１２０ａ）を形成し、電解金めっきにより金皮
膜（めっき皮膜１２１ａ）を形成して、多層配線板（多
層配線板１１３ａ）の最外層にスティフナ（スティフナ
１２２ａ）を形成した。最後に、被接続層側の圧延銅板
をエッチングすることにより全面除去した後、ソルダー
レジスト（ソルダーレジスト１１５）を形成した。以上
の工程により、スティフナを有し、絶縁層が補強繊維未
充填の樹脂からなる多層配線板を得ることができた。
【００３８】
【発明の効果】本発明により得られる多層配線板は、ス
ティフナを有するため、絶縁層が補強繊維未充填の樹脂
からなる場合でも、リジッド性を有するため、ハンドリ
ング性を確保することができ、さらには、絶縁特性を大
幅に向上させることができる。また、接地配線パターン
を金属枠に導通接続することにより、半導体デバイスの
放熱特性を大幅に向上することができ、さらには、半導
体デバイスからの不要輻射を防止することができ、高速
動作に対応できる多層配線板を製造することができる。
ティフナを有するため、絶縁層が補強繊維未充填の樹脂
からなる場合でも、リジッド性を有するため、ハンドリ
ング性を確保することができ、さらには、絶縁特性を大
幅に向上させることができる。また、接地配線パターン
を金属枠に導通接続することにより、半導体デバイスの
放熱特性を大幅に向上することができ、さらには、半導
体デバイスからの不要輻射を防止することができ、高速
動作に対応できる多層配線板を製造することができる。
【図１】 本発明の実施形態による多層配線板の製造方
法の一例を示す断面図である。
法の一例を示す断面図である。
【図２】 本発明の実施形態による多層配線板の製造方
法の一例を示す断面図である（図１の続き）。
法の一例を示す断面図である（図１の続き）。
【図３】 本発明の実施形態による多層配線板の製造方
法の一例を示す断面図である（図２の続き）。
法の一例を示す断面図である（図２の続き）。
【図４】 本発明の実施形態による多層配線板の製造方
法の一例を示す断面図である（図３の続き）。
法の一例を示す断面図である（図３の続き）。
【図５】 本発明の実施形態による多層配線板の製造方
法の他の一例を示す断面図である。
法の他の一例を示す断面図である。
【図６】 本発明の実施形態による多層配線板を使用し
て製造した半導体デバイスの一例を示す断面図である。
て製造した半導体デバイスの一例を示す断面図である。
１０１，１０１ａ，１０１ｂ 金属層
１０２ めっきレジスト
１０３，１１８ａ，１１８ｂ レジスト金属層
１０４ 配線パターン
１０５ 絶縁層
１０６ ビア
１０７ 導体ポスト
１０８ 接合用金属材料層
１０９ 接着剤層
１１０ 接続層
１１１ 被接続層
１１２ 被接合部
１１３ａ，１１３ｂ 多層配線板
１１４ａ，１１４ｂ パッド
１１５ ソルダーレジスト
１１７ａ，１１７ｂ 最外層
１２０ａ，１２０ｂ 金属枠
１２１ａ，１２１ｂ めっき皮膜
１２２ａ，１２２ｂ スティフナ
２０１ 半導体デバイス
２０２ 半導体チップ
２０３ バンプ
２０４ アンダーフィル
２０５ 半田ボール
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/46 Ｈ０１Ｌ 23/12 Ｎ
Ｆターム(参考） 5E338 AA03 AA16 BB03 BB19 BB63
BB72 CC01 CC04 CC06 CD11
EE02 EE13 EE26
5E346 AA01 AA11 AA12 AA15 AA43
AA60 BB02 BB03 BB04 BB06
CC08 CC32 CC54 DD03 DD24
EE31 FF14 FF35 FF36 GG15
GG17 GG22 GG28 HH01 HH11
HH17
Claims (10)
- 【請求項１】 最外層にスティフナを有する多層配線板
であって、スティフナが、最外層の配線パターン形成用
の給電層としての金属層を部分的にエッチングすること
により得られる金属枠と、金属枠表面の少なくとも一部
を覆うめっき被膜または樹脂被膜からなることを特徴と
する多層配線板。 - 【請求項２】 多層配線板が、導体ポストにより層間接
続された請求項１記載の多層配線板。 - 【請求項３】 多層配線板が、補強繊維未充填の樹脂か
らなる絶縁層を有する請求項１または２記載の多層配線
板。 - 【請求項４】 金属枠が、多層配線板の接地配線パター
ンに導通接続された請求項１〜３のいずれかに記載の多
層配線板。 - 【請求項５】 金属層を電解めっき用リードとして、配
線パターンを電解めっきにより形成する工程と、多層配
線板の最外層の配線パターン形成用の給電層としての金
属層を部分的にエッチングして除去することにより、多
層配線板の最外層上に金属枠を形成する工程と、前記金
属枠表面の少なくとも一部にめっき被膜または樹脂被膜
を形成する工程とを含んでなることを特徴とする多層配
線板の製造方法。 - 【請求項６】配線パターン上に絶縁層を形成する工程
と、配線パターンの一部が露出するように絶縁層にビア
を形成する工程と、金属層を電解めっき用リードとし
て、導体ポストを電解めっきにより形成する工程とを含
む請求項５記載の多層配線板の製造方法。 - 【請求項７】接続層と被接続層とを接着剤層を介して接
着する工程と、導体ポストにより層間接続する工程とを
含む請求項５または６記載の多層配線板の製造方法。 - 【請求項８】 絶縁層が、補強繊維未充填の樹脂からな
る請求項６または７記載の多層配線板の製造方法。 - 【請求項９】 金属枠が、多層配線板の接地配線パター
ンに導通接続される請求項５〜８のいずれかに記載の多
層配線板の製造方法。 - 【請求項１０】 請求項５〜９のいずれかに記載の多層
配線板の製造方法により、得られることを特徴とする多
層配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002001833A JP2003204011A (ja) | 2002-01-08 | 2002-01-08 | 多層配線板および多層配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002001833A JP2003204011A (ja) | 2002-01-08 | 2002-01-08 | 多層配線板および多層配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003204011A true JP2003204011A (ja) | 2003-07-18 |
Family
ID=27641859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002001833A Pending JP2003204011A (ja) | 2002-01-08 | 2002-01-08 | 多層配線板および多層配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003204011A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010243770A (ja) * | 2009-04-06 | 2010-10-28 | Nitto Denko Corp | 光電気混載モジュールの製造方法およびそれによって得られた光電気混載モジュール |
| US8017436B1 (en) * | 2007-12-10 | 2011-09-13 | Amkor Technology, Inc. | Thin substrate fabrication method and structure |
| JP5195422B2 (ja) * | 2006-03-31 | 2013-05-08 | 日本電気株式会社 | 配線基板、実装基板及び電子装置 |
| JPWO2012169162A1 (ja) * | 2011-06-06 | 2015-02-23 | 住友ベークライト株式会社 | 補強部材、半導体パッケージ、半導体装置、半導体パッケージの製造方法 |
-
2002
- 2002-01-08 JP JP2002001833A patent/JP2003204011A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5195422B2 (ja) * | 2006-03-31 | 2013-05-08 | 日本電気株式会社 | 配線基板、実装基板及び電子装置 |
| US8017436B1 (en) * | 2007-12-10 | 2011-09-13 | Amkor Technology, Inc. | Thin substrate fabrication method and structure |
| JP2010243770A (ja) * | 2009-04-06 | 2010-10-28 | Nitto Denko Corp | 光電気混載モジュールの製造方法およびそれによって得られた光電気混載モジュール |
| JPWO2012169162A1 (ja) * | 2011-06-06 | 2015-02-23 | 住友ベークライト株式会社 | 補強部材、半導体パッケージ、半導体装置、半導体パッケージの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4427874B2 (ja) | 多層配線板の製造方法および多層配線板 | |
| US8912451B2 (en) | Multilayered printed circuit board and method for manufacturing the same | |
| JP3853219B2 (ja) | 半導体素子内蔵基板および多層回路基板 | |
| WO2006046510A1 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| WO2004077560A1 (ja) | 多層プリント配線板 | |
| WO2003067656A1 (fr) | Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur | |
| JP2001217550A (ja) | 多層回路基板および半導体装置 | |
| JP4673207B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP4475875B2 (ja) | プリント配線板 | |
| JP2002111205A (ja) | 多層配線板の製造方法および多層配線板 | |
| JP2003234432A (ja) | 半導体チップ実装回路基板および多層化回路基板 | |
| JP2002329966A (ja) | 多層配線板製造用配線基板及び多層配線板 | |
| JP2004047898A (ja) | プリント配線板の製造方法及び多層プリント配線板の製造方法 | |
| JP2001217356A (ja) | 多層回路基板および半導体装置 | |
| JP2002083926A (ja) | 半導体チップ実装用回路基板とその製造方法および多層化回路基板 | |
| JP2002190549A (ja) | 多層配線板および多層配線板の製造方法 | |
| JP2003204011A (ja) | 多層配線板および多層配線板の製造方法 | |
| US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
| JP4918780B2 (ja) | 多層配線基板の製造方法、ならびに半導体装置 | |
| JP2002335079A (ja) | 多層配線板製造用配線基板および多層配線板、並びに、それらの製造方法 | |
| JP2004253648A (ja) | プリント配線板の製造方法及びプリント配線板と多層プリント配線板の製造方法及び多層プリント配線板 | |
| JP2003243837A (ja) | 多層配線板 | |
| JP2002176232A (ja) | アライメントマーク | |
| JP3929251B2 (ja) | ２層配線半導体装置の製造方法および半導体装置 | |
| JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 |