[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002171048A - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JP2002171048A
JP2002171048A JP2000366796A JP2000366796A JP2002171048A JP 2002171048 A JP2002171048 A JP 2002171048A JP 2000366796 A JP2000366796 A JP 2000366796A JP 2000366796 A JP2000366796 A JP 2000366796A JP 2002171048 A JP2002171048 A JP 2002171048A
Authority
JP
Japan
Prior art keywords
wiring pattern
forming
wiring board
resin
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000366796A
Other languages
English (en)
Other versions
JP4129971B2 (ja
Inventor
Takahiro Iijima
隆宏 飯島
Akio Mutsukawa
昭雄 六川
Yasuyoshi Horikawa
泰愛 堀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2000366796A priority Critical patent/JP4129971B2/ja
Priority to US09/997,665 priority patent/US6783652B2/en
Publication of JP2002171048A publication Critical patent/JP2002171048A/ja
Application granted granted Critical
Publication of JP4129971B2 publication Critical patent/JP4129971B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 めっき金属を充填するヴィア用凹部等を容易
に形成でき、配線基板の製造コストの低コスト化を図る
ことのできる配線基板の製造方法を提供する。 【解決手段】 樹脂を基材とする基板の一面側に形成さ
れた配線パターンが、前記基板を貫通するヴィアによっ
て基板の他面側に形成された配線パターン又は端子用パ
ッドに電気的に接続される配線基板を製造する際に、配
線パターン用溝１６及びヴィア用貫通孔１８が形成され
た樹脂板１２をプレス加工によって形成した後、配線パ
ターン用溝１６及びヴィア用貫通孔１８の内壁面を含む
樹脂板１２の全面に金属膜２０を形成し、金属膜２０を
給電層として電解めっきを施し、配線パターン用溝１６
及びヴィア用貫通孔１８にめっき金属を充填して金属層
２２を形成した後、パターン用溝１６及びヴィア用貫通
孔１８の内壁面を除く樹脂板１２の表面に被着した金属
層２２を除去し、樹脂板１２の表面と同一面にヴィア２
６及び配線パターン２４の表面を露出することを特徴と
する

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は配線基板の製造方法
に関し、更に詳細には樹脂を基材とする基板の一面側に
形成された配線パターンが、前記基板を貫通するヴィア
によって基板の他面側に形成された配線パターン等に電
気的に接続される配線基板に関する。
【０００２】
【従来の技術】半導体素子等が搭載される配線基板の製
造方法には、いわゆるダマシン法と称される方法があ
る。かかるダマシン法の一例を図１０（ａ）〜図１０
（ｅ）に示す。図１０(a) は、配線パターン１４０ａを
形成した配線基板１００の断面図を示す。配線基板１０
０は樹脂を基材とする。配線パターン１４０ａは両面に
銅箔を被着した樹脂板の表面に感光性レジストを塗布
し、配線パターン１４０ａを形成するパターンに従って
露光、現像してレジストパターンを形成し、レジストパ
ターンをマスクとして銅箔が露出する部位をエッチング
により除去して形成することができる。
【０００３】かかる配線基板１００の両面に形成した配
線パターン１４０ａは、スルーホール１２０によって電
気的に接続されている。このスルーホール１２０は、配
線基板１００にドリル等で貫通孔を形成した後、貫通孔
の内壁面に銅等の無電解めっきを施して金属薄膜を形成
した後、この金属薄膜を給電層として電解めっきを施し
て貫通孔の内壁面に導体層を形成することによって形成
できる。更に、図１０（ａ）に示す配線基板１００の両
面には、図１０(b) に示す様に、ポリイミド系樹脂又は
エポキシ系樹脂等の樹脂をコーティングして樹脂層１６
０ａ，１６０ａを形成する。この樹脂層１６０ａ，１６
０ａには、図１０(c) に示す様に、ＣＯ２レーザ又はエ
キシマレーザ等によるレーザ光を照射し、ヴィア用凹部
１３０と配線パターンを形成するための配線パターン用
溝１３２とを形成する。
【０００４】この様に、樹脂層１６０ａ，１６０ａにヴ
ィア用凹部１３０と配線パターン用溝１３２とが形成さ
れた配線基板１００には、図１０(d)に示す様に、ヴィ
ア用凹部１３０及び配線パターン用溝１３２の内壁面、
及び樹脂層１６０ａの表面に、銅等の無電解めっきによ
って金属薄膜を形成した後、金属薄膜を給電層として電
解めっきを施し、ヴィア用凹部１３０と配線パターン用
溝１３２とにめっき金属１３４を充填する。その際に、
樹脂層１６０ａの表面もめっき金属３４によって被覆さ
れる。このため、樹脂層１６０ａの表面を被覆している
めっき金属１３４を研磨して除去し、図１０（ｅ）に示
す様に、樹脂層１６０ａの表面を露出する。かかる研磨
によって、ヴィア用凹部１３０にめっき金属１３４が充
填されて形成されたヴィア１２０と配線パターン用溝１
３２に充填されためっき金属１３４とから成る配線パタ
ーン１５０ａが、樹脂層１６０ａの表面と同一面に露出
し、樹脂層１６０ａの表面に配線パターン１５０ａが形
成される。
【０００５】
【発明が解決しようとする課題】かかるダマシン法によ
れば、従来のサブトラクティブ法やセミアディティブ法
によって形成された配線基板に比較して微細で高密度な
配線パターンを形成できる。しかしながら、配線基板１
００の両面の各々に形成された配線パターン等は、ドリ
ル等で形成した貫通孔の内壁面を利用して形成したスル
ーホール１２０によって電気的に接続されている。かか
る配線パターンとスルーホール１２０とは別工程で形成
されているため、配線基板１００の製造コストの低コス
ト化には限界が存在する。また、樹脂層１６０ａ，１６
０ａに形成するヴィア用凹部１３０及び配線パターン用
溝１３２は、ＣＯ２レーザ又はエキシマレーザ等による
レーザ光を照射して形成するため、レーザ光照射のため
の設備を必要とする。更に、ヴィア用凹部１３０と配線
パターン用溝１３２とは、その深さを異にするため、レ
ーザ光の強さ及び照射時間等を微妙にコントロールする
ことを要する。このため、得られた配線基板の製造コス
トが高価となる。そこで、本発明の課題は、めっき金属
を充填するヴィア用凹部等を容易に形成でき、配線基板
の製造コストの低コスト化を図ることのできる配線基板
の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明者等は、前記課題
を解決すべく検討を重ねた結果、プレス加工又は射出成
形によってヴィア用貫通孔及び配線パターン用溝を形成
することによって、ドリル等でヴィア用貫通孔を形成す
る場合に比較して、配線パターン用溝及びヴィア用貫通
孔を同時に容易に形成できることを見出し、本発明に到
達した。すなわち、本発明は、樹脂を基材とする基板の
一面側に形成された配線パターンが、前記基板を貫通す
るヴィアによって基板の他面側に形成された配線パター
ン又は端子用パッドに電気的に接続される配線基板を製
造する際に、該配線パターンを形成する配線パターン用
溝と前記ヴィアを形成するヴィア用貫通孔とを具備する
樹脂板を、プレス加工又は射出成形によって形成した
後、前記配線パターン用溝及びヴィア用貫通孔の内壁面
を含む樹脂板の全面に金属膜を形成し、次いで、前記金
属膜を給電層として電解めっきを施し、前記配線パター
ン用溝及びヴィア用貫通孔にめっき金属を充填して成る
金属層を形成した後、前記配線パターン用溝及びヴィア
用貫通孔の内壁面を除く樹脂板面に被着した金属層を除
去し、前記樹脂板の表面と同一面に前記配線パターン及
びヴィアの表面を露出することを特徴とする配線基板の
製造方法にある。
【０００７】また、本発明は、プレス加工又は射出成形
によって所定の箇所に形成された配線パターン用溝及び
ヴィア用貫通孔に、めっき金属が充填されて配線パター
ン及びヴィアが形成された配線基板をコア基板に用い、
前記コア基板の両面側に配線パターンを樹脂を介して多
層に形成することを特徴とする配線基板の製造方法でも
ある。更に、本発明は、樹脂を基材とする基板の一面側
に形成された配線パターンが、前記基板を貫通するヴィ
アによって基板の他面側に形成された配線パターン又は
外部接続端子に電気的に接続され、且つ前記基板の他面
側に外部接続端子が突出して形成される配線基板を製造
する際に、該配線パターンを形成する配線パターン用
溝、前記ヴィアを形成するヴィア用貫通孔及び前記外部
接続端子を形成する突出部を具備する樹脂板を形成した
後、前記配線パターン用溝及びヴィア用貫通孔の内壁
面、及び前記突出部の外壁面を含む樹脂板の全面に金属
膜を形成し、次いで、前記金属膜を給電層として電解め
っきを施し、前記配線パターン用溝及びヴィア用貫通孔
にめっき金属を充填して成る金属層を形成した後、前記
配線パターン用溝及びヴィア用貫通孔の内壁面、及び前
記突出部の外壁面を除く樹脂板面に被着した金属層を、
前記突出部の外壁面に被着した金属層と前記ヴィアとが
電気的に接続された状態に除去し、前記樹脂板の一面側
の表面と同一面に前記配線パターン及びヴィアの表面を
露出することを特徴とする配線基板の製造方法でもあ
る。
【０００８】かかる本発明において、コア基板の両面側
に、配線パターンを形成する配線パターン用溝とヴィア
を形成するヴィア用凹部とを具備する樹脂層を、プレス
加工又は射出成形によって形成した後、前記配線パター
ン用溝及びヴィア用凹部の内壁面を含む樹脂層の全面に
金属膜を形成し、次いで、前記金属膜を給電層として電
解めっきを施し、前記配線パターン用溝及びヴィア用凹
部にめっき金属を充填して成る金属を形成した後、前記
配線パターン用溝及びヴィア用凹部の内壁面を除く樹脂
層面に被着した金属層を除去し、前記樹脂層の表面と同
一面に前記ヴィア及び配線パターンの表面を露出するこ
とによって、多層に形成する配線パターンを容易に形成
できる。また、配線基板の一面側に、外部接続端子を装
着する端子用パッドを形成することによって、得られた
配線基板を他の配線基板に実装できる。
【０００９】本発明によれば、プレス加工又は射出成形
により配線基板を貫通するヴィア用貫通孔及び配線パタ
ーン用溝を形成することによって、ドリル等でヴィア用
貫通孔を形成する場合に比較して、パターン用溝及びヴ
ィア用貫通孔を同時に形成できる。また、予め配線基板
の他面側に形成した接続端子用の突出部の外壁面に、め
っき金属を被着することによって、外部接続端子を形成
できる。このため、配線基板の製造工程において、はん
だボール等の外部接続端子の装着工程を省略でき、配線
基板の製造コストの低コスト化を図ることができる。
【００１０】
【発明の実施の形態】本発明に係る配線基板の製造方法
の一例を図１に示す。図１は、加工用樹脂板にプレス加
工を施して配線基板を製造するものであり、先ず、図１
（ａ）に示す加工用樹脂板１０に、図１（ｂ）に示す一
対の成形型１４ａ，１４ｂによってプレス加工を施して
樹脂板１２を形成する。この樹脂板１２には、成形型１
４ａ，１４ｂによって配線パターン用溝１６，１６・・
が形成されている共に、ヴィア用貫通孔１８，１８・・
が穿設されている。かかる加工用樹脂板１０としては、
熱可塑性樹脂又は熱硬化性樹脂から成る加工用樹脂板１
０を用いることができるが、熱可塑性樹脂から成る加工
用樹脂板１０の場合は、プレス加工性が良好となる程度
に加熱して軟化した加工用樹脂板１０を用いることが好
ましい。また、熱硬化性樹脂から成る加工用樹脂板１０
の場合は、プレス加工性が良好となる程度に適度な硬化
がなされている加工用樹脂板１０を用いることが好まし
い。
【００１１】プレス加工によって形成された樹脂板１２
には、図１（ｃ）に示す様に、その配線パターン用溝１
６，１６・・及びヴィア用貫通孔１８，１８・・の内壁
面を含む全面に薄膜状の金属膜２０を形成する。かかる
金属膜２０は、蒸着やスパッタ等によって形成できる
が、無電解めっきによって形成することが好ましく、特
に、銅から成る金属膜２０を無電解銅めっきによって形
成することが好ましい。かかる金属膜２０によって全面
が覆われた樹脂板１２には、金属膜２０を給電層として
電解めっきを施し、図１（ｄ）に示す様に、配線パター
ン用溝１６，１６・・及びヴィア用貫通孔１８，１８・
・にめっき金属を充填して金属層２２を形成する。この
金の金属層２２は、配線パターン用溝１６やヴィア用貫
通孔１８が形成されていない樹脂板１０の表面にも形成
されている。かかる金属層２２は、ヴィア用貫通孔１８
に相当する部分の表面が凹凸面となり易く、且つヴィア
用貫通孔１８及び配線パターン用溝１６にめっき金属を
充填して形成したヴィア及び配線パターンを電気的に短
絡する。このため、配線パターン用溝１６，１６・・及
びヴィア用貫通孔１８，１８・・の内壁面を除く樹脂板
１２の表面に被着した金属層２２を研磨し、図１（ｅ）
に示す様に、樹脂板１２の表面と同一面にヴィア２６，
２６・・及び配線パターン２４，２４・・の表面を露出
して配線基板３０を形成する。
【００１２】図１（ｅ）に示す配線基板３０は、樹脂板
１２の両面に研磨が施されて平坦面に形成されており、
図２に示す様に、半導体素子３６を搭載する半導体パッ
ケージとすることができる。図２に示す半導体パッケー
ジは、樹脂板１２の一面側に形成された配線パターン２
４のパッドに、搭載される半導体素子３６の電極端子に
接続される接続端子としてのはんだボール３４，３４・
・が装着されていると共に、樹脂板１２の他面側に形成
されたパッドに、外部接続端子としてのはんだボール３
２，３２・・が装着されている。尚、樹脂板１２の両面
の各々には、各パッドに装着されたはんだボールの部分
を除いてソルダレジスト３８，３８が塗布されている。
【００１３】また、図１（ｅ）に示す配線基板３０をコ
ア基板に用い、このコア基板の両面に配線パターンを多
層に形成して多層配線基板を製造できる。配線基板３０
を形成する樹脂板１２は、プレス加工によって形成した
ヴィア用貫通孔１８及び配線パターン用溝１６に、めっ
き金属を充填してヴィア２６及び配線パターン２４を形
成したものである。このため、ドリル等でヴィア用貫通
孔を形成する場合に比較して、ヴィア用貫通孔１８及び
配線パターン用溝１６を一括して形成でき、複数個のヴ
ィア２６が高密度に形成された高密度の多層配線基板を
低コストで形成できる。配線基板３０を用いたコア基板
の両面に配線パターンを多層に形成するには、図３に示
す様に、従来から知られているビルドアップ法を採用で
きる。図３では、配線基板３０の一面側に形成する配線
パターンの形成手順について示しており、同時に配線基
板３０の他面側に形成する配線パターンの形成手順は、
同一内容であるため省略した。
【００１４】図３に示すビルドアップ法では、先ず、図
３（ａ）に示す様に、コア基板としての配線基板３０の
両面の各々に樹脂層４０を形成した後、図３（ｂ）に示
す様に、樹脂層４０にヴィアを形成する個所にＣＯ２レ
ーザ又はエキシマレーザ等によるレーザ光を照射し、ヴ
ィア用凹部４２を形成する。このヴィア用凹部４２の底
面には、パッド面が露出する。次いで、図３（ｃ）に示
す様に、ヴィア用凹部４２の内壁面を含む樹脂層４０の
全面に、無電解めっき等によって形成した薄膜状の金属
膜を給電層とする電解めっきを施して所定厚さの金属層
４４を形成する。この金属層４４は、銅から成る金属層
４４であることが好ましい。更に、金属層４４には、図
３（ｄ）に示す様に、パターニングを施して配線パター
ン４６及びヴィア４８を形成する。
【００１５】その後、配線パターン４６及びヴィア４８
を形成した樹脂層４０上に、再度、樹脂層４０を形成
し，図３（ｂ）〜（ｄ）の工程を繰り返すことによっ
て、図４に示す多層配線基板を形成できる。図４に示す
多層配線基板も、半導体素子３６を搭載する半導体パッ
ケージであり、多層配線基板の一面側に形成された配線
パターン４６のパッドに、搭載される半導体素子３６の
電極端子に接続される接続端子としてのはんだボール３
４，３４・・が装着されていると共に、多層配線基板の
他面側に形成されたパッドに、外部接続端子としてのは
んだボール３２，３２・・が装着されている。尚、多層
配線基板の両面の各々には、各パッドに装着されたはん
だボールの部分を除いてソルダレジスト３８，３８が塗
布されている。
【００１６】図４に示す多層配線基板は、配線パターン
４６及びヴィア４８を形成した樹脂層４０上に、再度、
樹脂層４０を形成して配線パターン４６及びヴィア４８
を形成するため、多層配線基板を形成する上層の樹脂層
４０ほど、その表面が凹凸面となり易い。この点、図５
に示す様に、プレス加工によって多層配線基板を形成す
ることによって、多層配線基板を形成する上層の樹脂層
４０の表面も平坦面とすることができる。この図５で
も、配線基板３０の一面側に形成する配線パターンの形
成手順について示しており、同時に配線基板３０の他面
側に形成する配線パターンの形成手順は、同一内容であ
るため省略した。先ず、図５（ａ）に示す様に、配線基
板３０の両面の各々に樹脂層４０を形成した後、図５
（ｂ）に示す様に、一対の成形型５０，５０（図５で
は、成形型５０，５０の一方のみを示した）によって、
ヴィア用凹部４２，４２・・及び配線パターン用溝１
６，１６・・をプレス加工によって形成する。このヴィ
ア用凹部４２の底面には、樹脂層４０を形成する樹脂膜
が残留するおそれがあるため、エッチングによってヴィ
ア用凹部４２の底面に残留する樹脂膜を除去し、パッド
面がヴィア用凹部４２の底面に確実に露出させることが
好ましい。
【００１７】次いで、図５（ｃ）に示す様に、ヴィア用
凹部４２及び配線パターン用溝１６の内壁面を含む樹脂
層４０の全面に無電解めっき等によって形成した薄膜状
の金属膜５２を形成す。更に、金属膜５２を給電層とす
る電解めっきを施し、図５（ｄ）に示す様に、ヴィア用
凹部４２及び配線パターン用溝１６にめっき金属を充填
し、所定厚さの金属層５４を形成する。この金属層５４
は、銅から成る金属層５４であることが好ましい。かか
る金属層５４は、ヴィア用凹部４２や配線パターン用溝
１６が形成されていない樹脂層４０の表面にも形成され
る。この金属層５４は、ヴィア用凹部４２に相当する部
分の表面が凹凸面となり易く、且つヴィア用凹部４２及
び配線パターン用溝１６にめっき金属を充填して形成し
たヴィア及び配線パターンを電気的に短絡する。このた
め、配線パターン用溝１６，１６・・及びヴィア用凹部
４２，４２・・の内壁面を除く樹脂層４０の面に被着し
た金属層５２を研磨し、図５（ｅ）に示す様に、樹脂層
４０の表面と同一面にヴィア５６，５６・・及び配線パ
ターン２４，２４・・の表面を露出する。その後、配線
パターン２４及びヴィア５６を形成した樹脂層４０上
に、再度、樹脂層４０を形成し，図５（ａ）〜（ｅ）の
工程を繰り返すことによって多層配線基板を形成でき
る。
【００１８】図１〜図５に示す配線基板３０には、配線
パターン用溝１６，１６・・及びヴィア用貫通孔１８，
１８・・をプレス加工によって形成した樹脂板１２を用
いていたが、射出成形によっても樹脂板１２を形成でき
る。図６に射出成形による樹脂板１２の形成方法を示
す。かかる射出成形には、図６（ａ）に示す様に、配線
パターン用溝１６を形成する突出部６４及びヴィア用貫
通孔１８を形成する突出部６２が形成された一対の成形
型６０ａ，６０ｂを用いる。この一対の成形型６０ａ，
６０ｂは、電鋳法等によって形成できる。次いで、図６
（ｂ）に示す様に、一対の成形型６０ａ，６０ｂを型閉
じした後、一対の成形型６０ａ，６０ｂ内に形成された
キャビティ内に樹脂６６を注入する。かかる樹脂６６
は、一対の成形型６０ａ，６０ｂ内の突出部６２，６４
によって形成された狭間隙に流入できる程度に流動性を
有するものであれば、熱硬化性樹脂又は熱可塑性樹脂の
いずれであってもよい。但し、熱硬化性樹脂を樹脂６６
と用いた場合には、キャビティ内に充填した後に加熱し
て硬化することが必要である。また、熱可塑性樹脂を樹
脂６６に用いた場合には、加熱溶融した溶融樹脂をキャ
ビティ内に充填した後、冷却して固化することが必要で
ある。一対の成形型６０ａ，６０ｂのキャビティ内に充
填された樹脂６６を硬化又は固化した後、成形型６０
ａ，６０ｂを型開きすることによって、図１（ｂ）に示
す樹脂板１２を得ることができる。その後、図１（ｃ）
〜図１（ｅ）の工程によって、樹脂板１２を配線基板３
０とすることができる。
【００１９】かかる射出成形を用い、図７に示す様に、
多層配線基板を形成できる。図７では、配線基板３０の
一面側に形成する配線パターンの形成手順について示し
ており、同時に配線基板３０の他面側に形成する配線パ
ターンの形成手順は、同一内容であるため省略した。先
ず、図７（ａ）に示す様に、配線基板３０の両面の各々
に、配線パターン用溝１６を形成する突出部７２及びヴ
ィア用凹部４２を形成する突出部７０が形成された一対
の成形型６８，６８（図７では、成形型６８，６８の一
方のみを示した）を用いる。この一対の成形型６８，６
８は、電鋳法等により形成できる。かかる一対の成形型
６８，６８を型閉じして形成されたキャビティ７４内に
配線基板３０が挿入され、ヴィア用凹部４２を形成する
突出部７０の先端面が配線基板３０のパッド面に当接す
る。次いで、キャビティ７４内に樹脂６６を充填し固化
することによって、図５（ｂ）に示す様に、配線基板３
０の両面の各々に形成した樹脂層４０にヴィア用凹部４
２，４２・・及び配線パターン用溝１６，１６・・を形
成できる。更に、図５（ｃ）〜図５（ｅ）と同様の工程
によって、樹脂層４０にヴィア５６，５６・・及び回路
パターン２４，２４・・を形成できる。その後、配線パ
ターン２４及びヴィア５６が形成された樹脂層４０を具
備する配線基板３０を、一対の成形型６８，６８のキャ
ビティ７４内に挿入した後、キャビティ７４内に樹脂６
６を充填し硬化又は固化する工程、及び図５（ａ）〜
（ｅ）の工程を繰り返すことによって多層配線基板を形
成できる。
【００２０】図２に示す配線基板３０は、外部接続端子
としてのはんだボール３２，３２・・が配線基板３０の
他面側に装着されている。このため、配線基板３０の製
造工程では、はんだボール３２，３２・・を装着する工
程を必要とする。この点、図８に示す工程で形成される
配線基板では、予め外部接続端子用の突出部が形成され
ているため、外部接続端子としてのはんだボール３２，
３２・・を装着する工程を不要とすることができる。先
ず、図８に示す工程では、図８（ａ）に示す様に、一対
のプレス加工用の成形型８０ａ，８０ｂの各々には、配
線パターン用溝１６を形成する突出部８２及びヴィア用
貫通孔１８を形成する突出部８４が形成されている。更
に、成形型８０ｂには、外部接続端子用の突出部を形成
するための凹部８６，８６・・が形成されている。かか
る一対のプレス加工用の成形型８０ａ，８０ｂの間に、
図１（ａ）に示す加工用樹脂板１０を挟み込んで型閉じ
することによって、配線パターン用溝１６及びヴィア用
貫通孔１８が形成されている共に、外部接続端子を形成
する箇所に外部接続端子用の突出部８８が形成された樹
脂板１２を形成することができる。
【００２１】更に、配線パターン用溝１６及びヴィア用
貫通孔１８の内壁面、及び外部接続端子用の突出部８８
の外壁面を含む樹脂板１２の全面に、無電解めっきによ
って形成した薄膜状の金属膜を給電層とする電解めっき
を施し、図８（ｂ）に示す様に、配線パターン用溝１６
及びヴィア用貫通孔１８の内壁面をめっき金属で充填す
る金属層２２を形成する。かかる金属層２２は、ヴィア
用貫通孔１８や配線パターン用溝１６が形成されていな
い樹脂板１２の表面にも形成される。このため、図８
（ｃ）に示す様に、外部接続端子用の突出部８８の外壁
面に被着された金属層２２と、ヴィア用貫通孔１８にめ
っき金属が充填されて形成されたヴィア２６とを電気的
に接続した状態で除去し、外部接続端子用の突出部８８
が形成されていない樹脂板１２の一面側にヴィア２６及
び配線パターン２４の表面が樹脂板１２の１面側に露出
した配線基板３０を得ることができる。かかる金属層２
２の除去は、樹脂板１２の一面側の金属層２２は研磨に
よって除去し、樹脂板１２の他面側の金属層２２は、レ
ジストをパターニング形成して露光、現像した後、エッ
チングにより除去することが好ましい。
【００２２】図８（ｃ）に示す配線基板３０では、樹脂
板１２の他面側に、突出部８８の外壁面が金属層２２に
よって被覆された外部接続端子９０が形成されていると
共に、外部接続端子９０は配線パターン９２によってヴ
ィア２６と電気的に接続されている。このため、図８
（ｃ）に示す配線基板３０を半導体パッケージとして用
いるためには、図９に示す様に、樹脂板１２ｂの一面側
に形成された配線パターン２４のパッド等に、搭載され
る半導体素子３６の電極端子に接続される接続端子とし
てのはんだボール３４，３４・・を装着する。尚、樹脂
板１２の両面の各々には、各パッドに装着されたはんだ
ボール３４，３４・・及び外部接続端子９０，９０・・
の部分を除いてソルダレジスト３８，３８が塗布されて
いる。
【００２３】図８については、一対のプレス加工用の成
形型８０ａ，８０ｂを用いて所定形状の樹脂板１２を形
成したが、成形型８０ａ，８０ｂを射出成形用の成形型
として形成し、両成形型が型閉じして形成されたキャビ
ティ内に溶融樹脂を射出する射出成形によっても、図８
（ａ）に示す所定形状の樹脂板１２を形成できる。かか
る射出成形によって形成した樹脂板１２に、図８（ｂ）
に示す工程と同様に、配線パターン用溝１６及びヴィア
用貫通孔１８の内壁面をめっき金属で充填する金属層２
２を形成する。その後、図８（ｃ）に示す工程と同様
に、外部接続端子用の突出部８８の外壁面に被着された
金属層２２と、ヴィア用貫通孔１８にめっき金属が充填
されて形成されたヴィア２６とを電気的に接続した状態
で除去し、外部接続端子用の突出部８８が形成されてい
ない樹脂板１２の一面側にヴィア２６及び配線パターン
２４の表面が樹脂板１２の１面側に露出した配線基板３
０を得ることができる。
【００２４】
【発明の効果】本発明によれば、いわゆるダマシン法に
よって配線基板を製造する際に、めっき金属を充填する
ヴィア用凹部及び配線パターン用溝を一括して形成でき
る。このため、微細で高密度な配線パターンが形成され
た配線基板を容易に形成でき、その製造コストの低コス
ト化も図ることができる。
【図面の簡単な説明】
【図１】本発明に係る配線基板の製造方法の一例を説明
する工程図である。
【図２】図１に示す製造方法で得られた配線基板を用い
た半導体パッケージの一例を示す部分断面図である。
【図３】図１に示す製造方法で得られた配線基板を用い
て多層配線基板を製造する一例を説明する工程図であ
る。
【図４】図３に示す製造方法で得た多層配線基板の一例
を示す部分断面図である。
【図５】図１に示す製造方法で得られた配線基板を用い
て多層配線基板を製造する他の例を説明する工程図であ
る。
【図６】本発明に係る配線基板の製造方法の他の例を説
明する工程図である。
【図７】図１に示す製造方法で得られた配線基板を用い
て多層配線基板を製造する他の例を説明する工程図であ
る。
【図８】本発明に係る配線基板の製造方法の他の例を説
明する工程図である。
【図９】図８に示す製造方法で得られた配線基板を用い
た半導体パッケージの一例を示す部分断面図である。
【図１０】従来の配線基板の製造方法の一例を説明する
工程図である。
【符号の説明】
１０ 加工用樹脂板 １２ 樹脂板 １４ａ，１４ｂ，５０，６０ａ，６０ｂ，６８，８０
ａ，８０ｂ 成形型 １６ 配線パターン用溝 １８ ヴィア用貫通孔 ２０，５２ 金属膜 ２２，５４ 金属層 ２４，４６ 配線パターン ２６，４４，５６ ヴィア ３０ 配線基板 ３２，３４ はんだボール ３６ 半導体素子 ４０ 樹脂層 ４２ ヴィア用凹部 ４４ 金属層 ８８ 外部接続端子用の突出部 ９０ 外部接続端子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/40 Ｈ０５Ｋ 3/40 Ｋ 3/46 3/46 Ｅ Ｎ Ｘ Ｂ (72)発明者 堀川 泰愛 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 Ｆターム(参考） 5E317 AA01 AA24 BB01 BB11 CC32 CC33 CC51 CD01 CD25 CD27 CD31 CD32 GG16 5E343 AA01 AA07 AA12 BB02 BB09 BB16 BB24 BB71 DD33 DD43 DD75 ER21 ER25 ER49 GG08 GG11 5E346 AA06 AA12 AA15 AA32 AA41 AA51 BB11 BB15 CC08 DD11 DD23 DD24 DD32 DD33 EE06 EE09 EE33 FF04 FF13 FF14 GG15 GG17 GG22 GG23 GG24 GG26 GG28 HH31

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 樹脂を基材とする基板の一面側に形成さ
    れた配線パターンが、前記基板を貫通するヴィアによっ
    て基板の他面側に形成された配線パターン又は端子用パ
    ッドに電気的に接続される配線基板を製造する際に、 該配線パターンを形成する配線パターン用溝と前記ヴィ
    アを形成するヴィア用貫通孔とを具備する樹脂板を、プ
    レス加工又は射出成形によって形成した後、 前記配線パターン用溝及びヴィア用貫通孔の内壁面を含
    む樹脂板の全面に金属膜を形成し、 次いで、前記金属膜を給電層として電解めっきを施し、
    前記配線パターン用溝及びヴィア用貫通孔にめっき金属
    を充填して成る金属層を形成した後、 前記配線パターン用溝及びヴィア用貫通孔の内壁面を除
    く樹脂板面に被着した金属層を除去し、前記樹脂板の表
    面と同一面に前記配線パターン及びヴィアの表面を露出
    することを特徴とする配線基板の製造方法。
  2. 【請求項２】 配線基板の一面側に、外部接続端子を装
    着する端子用パッドを形成する請求項１記載の配線基板
    の製造方法。
  3. 【請求項３】 請求項１で得た配線基板をコア基板に用
    い、前記コア基板の両面側に配線パターンを樹脂層を介
    して多層に形成することを特徴とする配線基板の製造方
    法。
  4. 【請求項４】 コア基板の両面側に、配線パターンを形
    成する配線パターン用溝と前記ヴィアを形成するヴィア
    用凹部とを具備する樹脂層を、プレス加工又は射出成形
    によって形成した後、 前記配線パターン用溝及びヴィア用凹部の内壁面を含む
    樹脂層の全面に金属膜を形成し、 次いで、前記金属膜を給電層として電解めっきを施し、
    前記配線パターン用溝及びヴィア用凹部にめっき金属を
    充填して成る金属層を形成した後、 前記配線パターン用溝及びヴィア用凹部の内壁面を除く
    樹脂層面に被着した金属層を除去し、前記樹脂層の表面
    と同一面に前記配線パターン及びヴィアの表面を露出す
    る請求項３記載の配線基板の製造方法。
  5. 【請求項５】 配線基板の一面側に、外部接続端子を装
    着する端子用パッドを形成する請求項３〜４のいずれか
    一項記載の配線基板の製造方法。
  6. 【請求項６】 樹脂を基材とする基板の一面側に形成さ
    れた配線パターンが、前記基板を貫通するヴィアによっ
    て基板の他面側に形成された配線パターン又は外部接続
    端子に電気的に接続され、且つ前記基板の他面側に外部
    接続端子が突出して形成される配線基板を製造する際
    に、 該配線パターンを形成する配線パターン用溝、前記ヴィ
    アを形成するヴィア用貫通孔及び前記外部接続端子を形
    成する突出部を具備する樹脂板を形成した後、 前記配線パターン用溝及びヴィア用貫通孔の内壁面、及
    び前記突出部の外壁面を含む樹脂板の全面に金属膜を形
    成し、 次いで、前記金属膜を給電層として電解めっきを施し、
    前記配線パターン用溝及びヴィア用貫通孔にめっき金属
    を充填して成る金属層を形成した後、 前記配線パターン用溝及びヴィア用貫通孔の内壁面、及
    び前記突出部の外壁面を除く樹脂板面に被着した金属層
    を、前記突出部の外壁面に被着した金属層と前記ヴィア
    とが電気的に接続された状態に除去し、前記樹脂板の一
    面側の表面と同一面に前記配線パターン及びヴィアの表
    面を露出することを特徴とする配線基板の製造方法。
  7. 【請求項７】 樹脂板を、プレス加工又は射出成形によ
    って形成する請求項６記載の配線基板の製造方法。
JP2000366796A 2000-12-01 2000-12-01 配線基板の製造方法 Expired - Fee Related JP4129971B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000366796A JP4129971B2 (ja) 2000-12-01 2000-12-01 配線基板の製造方法
US09/997,665 US6783652B2 (en) 2000-12-01 2001-11-26 Process for manufacturing a wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000366796A JP4129971B2 (ja) 2000-12-01 2000-12-01 配線基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005348336A Division JP4256870B2 (ja) 2005-12-01 2005-12-01 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002171048A true JP2002171048A (ja) 2002-06-14
JP4129971B2 JP4129971B2 (ja) 2008-08-06

Family

ID=18837350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000366796A Expired - Fee Related JP4129971B2 (ja) 2000-12-01 2000-12-01 配線基板の製造方法

Country Status (2)

Country Link
US (1) US6783652B2 (ja)
JP (1) JP4129971B2 (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998291B2 (en) 2003-06-30 2006-02-14 Shinko Electric Industries Co., Ltd. Cost-reducing and process-simplifying wiring board and manufacturing method thereof
JP2006100463A (ja) * 2004-09-29 2006-04-13 Ibiden Co Ltd プリント配線板用層間絶縁層、プリント配線板およびその製造方法
JP2006128309A (ja) * 2004-10-27 2006-05-18 Shinko Electric Ind Co Ltd キャパシタ装置及びその製造方法
JP2006196860A (ja) * 2004-12-16 2006-07-27 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2007194476A (ja) * 2006-01-20 2007-08-02 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
JP2008021998A (ja) * 2006-07-11 2008-01-31 Samsung Electro-Mechanics Co Ltd 印刷回路基板の製造方法
JP2008034654A (ja) * 2006-07-28 2008-02-14 Mitsui Chemicals Inc 配線基板の製造方法並びにその製造に用いられる配線構造体及びその製造方法
JP2008034653A (ja) * 2006-07-28 2008-02-14 Mitsui Chemicals Inc 配線構造体、配線基板の製造方法、及び配線基板
KR100841987B1 (ko) * 2007-07-10 2008-06-27 삼성전기주식회사 다층 인쇄회로기판 제조방법
JP2008270745A (ja) * 2007-04-23 2008-11-06 Samsung Electro Mech Co Ltd 印刷回路基板の製造方法
WO2010001554A1 (ja) * 2008-06-30 2010-01-07 株式会社日立製作所 電子回路部品およびその製造方法
JP2010251676A (ja) * 2009-04-16 2010-11-04 Samsung Electro-Mechanics Co Ltd トレンチ基板及びその製造方法
JP2010278379A (ja) * 2009-06-01 2010-12-09 Murata Mfg Co Ltd 配線基板およびその製造方法
JP2011082472A (ja) * 2009-10-06 2011-04-21 Samsung Electro-Mechanics Co Ltd プリント基板およびその製造方法
JP2011159883A (ja) * 2010-02-02 2011-08-18 Fujikura Ltd 配線板及びその製造方法
US8021748B2 (en) 2003-09-29 2011-09-20 Ibiden Co., Ltd. Interlayer insulating layer for printed wiring board, printed wiring board and method for manufacturing same
WO2012008578A1 (ja) * 2010-07-16 2012-01-19 株式会社フジクラ 配線板の製造方法
JP2012238915A (ja) * 2009-10-30 2012-12-06 Samsung Electro-Mechanics Co Ltd 凹凸パターン付きビアパッドを含む印刷回路基板の製造方法
JP2012253227A (ja) * 2011-06-03 2012-12-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2013030809A (ja) * 2008-12-22 2013-02-07 Fujitsu Ltd 電子部品とその製造方法
US8528202B2 (en) 2004-03-04 2013-09-10 Sankyo Kasei Co., Ltd. Method for manufacturing a three dimensional circuit board
JP2013239758A (ja) * 2008-09-03 2013-11-28 Samsung Electro-Mechanics Co Ltd ウエハレベルパッケージ及びその製造方法
JP2014222718A (ja) * 2013-05-14 2014-11-27 矢崎総業株式会社 成形回路部品
JP2015165533A (ja) * 2014-03-03 2015-09-17 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
JP2016165847A (ja) * 2015-03-10 2016-09-15 セイコーエプソン株式会社 液体噴射ヘッド、及び液体噴射ヘッドの製造方法
KR101806806B1 (ko) * 2011-12-20 2017-12-11 삼성전자주식회사 전자 소자 탑재용 기판의 제조방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371975B2 (en) * 2002-12-18 2008-05-13 Intel Corporation Electronic packages and components thereof formed by substrate-imprinting
US7637008B2 (en) * 2002-12-18 2009-12-29 Intel Corporation Methods for manufacturing imprinted substrates
US20040126547A1 (en) * 2002-12-31 2004-07-01 Coomer Boyd L. Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
US7474741B2 (en) * 2003-01-20 2009-01-06 Avaya Inc. Messaging advise in presence-aware networks
TW200503167A (en) * 2003-06-20 2005-01-16 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
CN100512603C (zh) * 2003-09-09 2009-07-08 Hoya株式会社 两面配线玻璃基板的制造方法
JP2005150263A (ja) * 2003-11-13 2005-06-09 Nitto Denko Corp 両面配線回路基板
JP2005197418A (ja) * 2004-01-06 2005-07-21 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
KR100581221B1 (ko) * 2004-06-30 2006-05-22 삼성전자주식회사 테이프 배선 기판 제조 방법
US9929080B2 (en) * 2004-11-15 2018-03-27 Intel Corporation Forming a stress compensation layer and structures formed thereby
KR100632556B1 (ko) * 2005-01-28 2006-10-11 삼성전기주식회사 인쇄회로기판의 제조방법
TWI278263B (en) * 2006-02-15 2007-04-01 Phoenix Prec Technology Corp Circuit board structure and method for fabricating the same
KR100776248B1 (ko) * 2006-11-21 2007-11-16 삼성전기주식회사 인쇄회로기판 제조방법
JP4353263B2 (ja) * 2007-03-16 2009-10-28 セイコーエプソン株式会社 半導体装置の製造方法及び半導体装置
KR20090003880A (ko) * 2007-07-05 2009-01-12 삼성전기주식회사 매립패턴 기판 및 그 제조 방법
TWI347807B (en) * 2008-05-13 2011-08-21 Unimicron Technology Corp Electrically interconnect structure and process thereof and circuit board structure
JP2010171170A (ja) * 2009-01-22 2010-08-05 Hitachi Cable Ltd 銅回路配線基板およびその製造方法
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
JP2012164965A (ja) * 2011-01-21 2012-08-30 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2012169591A (ja) * 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板
KR101987374B1 (ko) * 2012-10-04 2019-06-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
SE537869C2 (sv) * 2012-11-01 2015-11-03 Silex Microsystems Ab Substratgenomgående vior
JP5936570B2 (ja) * 2013-03-21 2016-06-22 シャープ株式会社 構造体および無線通信装置
CN104167366B (zh) * 2013-05-17 2017-06-06 深南电路有限公司 一种带凹腔结构的封装基板的加工方法
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
US11791281B2 (en) * 2020-03-19 2023-10-17 Advanced Semiconductor Engineering, Inc. Package substrate and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63187682A (ja) * 1987-01-30 1988-08-03 旭化成株式会社 プリント配線基板とその製造方法
JPH07283510A (ja) * 1994-04-14 1995-10-27 Hewlett Packard Co <Hp> 印刷回路板の製造方法
JPH0832183A (ja) * 1994-05-12 1996-02-02 Furukawa Electric Co Ltd:The 半導体素子パッケージ
JPH10126058A (ja) * 1996-10-21 1998-05-15 Nippon Avionics Co Ltd 多層プリント配線板の製造方法
JP2000124581A (ja) * 1998-10-20 2000-04-28 Yotaro Hatamura 配線パターン形成方法及び積層配線基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789648A (en) 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US5093279A (en) 1991-02-01 1992-03-03 International Business Machines Corporation Laser ablation damascene process
JPH0779191B2 (ja) * 1991-04-08 1995-08-23 株式会社東芝 立体配線板の製造方法
US5635423A (en) 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
US6254758B1 (en) * 1998-02-02 2001-07-03 Shinko Electric Industries Co., Ltd. Method of forming conductor pattern on wiring board
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63187682A (ja) * 1987-01-30 1988-08-03 旭化成株式会社 プリント配線基板とその製造方法
JPH07283510A (ja) * 1994-04-14 1995-10-27 Hewlett Packard Co <Hp> 印刷回路板の製造方法
JPH0832183A (ja) * 1994-05-12 1996-02-02 Furukawa Electric Co Ltd:The 半導体素子パッケージ
JPH10126058A (ja) * 1996-10-21 1998-05-15 Nippon Avionics Co Ltd 多層プリント配線板の製造方法
JP2000124581A (ja) * 1998-10-20 2000-04-28 Yotaro Hatamura 配線パターン形成方法及び積層配線基板の製造方法

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998291B2 (en) 2003-06-30 2006-02-14 Shinko Electric Industries Co., Ltd. Cost-reducing and process-simplifying wiring board and manufacturing method thereof
US8021748B2 (en) 2003-09-29 2011-09-20 Ibiden Co., Ltd. Interlayer insulating layer for printed wiring board, printed wiring board and method for manufacturing same
US8528202B2 (en) 2004-03-04 2013-09-10 Sankyo Kasei Co., Ltd. Method for manufacturing a three dimensional circuit board
JP2006100463A (ja) * 2004-09-29 2006-04-13 Ibiden Co Ltd プリント配線板用層間絶縁層、プリント配線板およびその製造方法
US7678660B2 (en) 2004-10-27 2010-03-16 Shinko Electric Industries Co., Ltd. Capacitor device and method of manufacturing the same
JP2006128309A (ja) * 2004-10-27 2006-05-18 Shinko Electric Ind Co Ltd キャパシタ装置及びその製造方法
JP2006196860A (ja) * 2004-12-16 2006-07-27 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
US8530351B2 (en) 2004-12-16 2013-09-10 Shinko Electric Industries Co., Ltd. Semiconductor package and fabrication method
JP4619223B2 (ja) * 2004-12-16 2011-01-26 新光電気工業株式会社 半導体パッケージ及びその製造方法
TWI471956B (zh) * 2004-12-16 2015-02-01 Shinko Electric Ind Co 半導體封裝與製造方法
JP2007194476A (ja) * 2006-01-20 2007-08-02 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
JP2008021998A (ja) * 2006-07-11 2008-01-31 Samsung Electro-Mechanics Co Ltd 印刷回路基板の製造方法
JP2008034653A (ja) * 2006-07-28 2008-02-14 Mitsui Chemicals Inc 配線構造体、配線基板の製造方法、及び配線基板
JP2008034654A (ja) * 2006-07-28 2008-02-14 Mitsui Chemicals Inc 配線基板の製造方法並びにその製造に用いられる配線構造体及びその製造方法
JP2008270745A (ja) * 2007-04-23 2008-11-06 Samsung Electro Mech Co Ltd 印刷回路基板の製造方法
JP4659055B2 (ja) * 2007-04-23 2011-03-30 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板の製造方法
KR100841987B1 (ko) * 2007-07-10 2008-06-27 삼성전기주식회사 다층 인쇄회로기판 제조방법
JP2010010500A (ja) * 2008-06-30 2010-01-14 Hitachi Ltd 銅回路部品およびその製造方法
WO2010001554A1 (ja) * 2008-06-30 2010-01-07 株式会社日立製作所 電子回路部品およびその製造方法
JP2013239758A (ja) * 2008-09-03 2013-11-28 Samsung Electro-Mechanics Co Ltd ウエハレベルパッケージ及びその製造方法
US8704106B2 (en) 2008-12-22 2014-04-22 Fujitsu Limited Ferroelectric component and manufacturing the same
JP2013030809A (ja) * 2008-12-22 2013-02-07 Fujitsu Ltd 電子部品とその製造方法
US8072052B2 (en) 2009-04-16 2011-12-06 Samsung Electro-Mechanics Co., Ltd. Trench substrate
US8883647B2 (en) 2009-04-16 2014-11-11 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing of trench substrate
JP2010251676A (ja) * 2009-04-16 2010-11-04 Samsung Electro-Mechanics Co Ltd トレンチ基板及びその製造方法
TWI382797B (zh) * 2009-04-16 2013-01-11 Samsung Electro Mech 溝槽基板及其製法
JP2010278379A (ja) * 2009-06-01 2010-12-09 Murata Mfg Co Ltd 配線基板およびその製造方法
JP2011082472A (ja) * 2009-10-06 2011-04-21 Samsung Electro-Mechanics Co Ltd プリント基板およびその製造方法
JP2012227557A (ja) * 2009-10-06 2012-11-15 Samsung Electro-Mechanics Co Ltd プリント基板の製造方法
JP2012238915A (ja) * 2009-10-30 2012-12-06 Samsung Electro-Mechanics Co Ltd 凹凸パターン付きビアパッドを含む印刷回路基板の製造方法
JP2011159883A (ja) * 2010-02-02 2011-08-18 Fujikura Ltd 配線板及びその製造方法
JP5373971B2 (ja) * 2010-07-16 2013-12-18 株式会社フジクラ 配線板の製造方法
WO2012008578A1 (ja) * 2010-07-16 2012-01-19 株式会社フジクラ 配線板の製造方法
US9232662B2 (en) 2010-07-16 2016-01-05 Fujikura Ltd. Manufacturing method for wiring board
US8723051B2 (en) 2011-06-03 2014-05-13 Shinko Electric Industries Co., Ltd. Wiring substrate and method for manufacturing wiring substrate
JP2012253227A (ja) * 2011-06-03 2012-12-20 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR101806806B1 (ko) * 2011-12-20 2017-12-11 삼성전자주식회사 전자 소자 탑재용 기판의 제조방법
JP2014222718A (ja) * 2013-05-14 2014-11-27 矢崎総業株式会社 成形回路部品
JP2015165533A (ja) * 2014-03-03 2015-09-17 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
JP2016165847A (ja) * 2015-03-10 2016-09-15 セイコーエプソン株式会社 液体噴射ヘッド、及び液体噴射ヘッドの製造方法
US10245833B2 (en) 2015-03-10 2019-04-02 Seiko Epson Corporation Liquid ejecting head and method of manufacturing liquid ejecting head

Also Published As

Publication number Publication date
US6783652B2 (en) 2004-08-31
US20020066672A1 (en) 2002-06-06
JP4129971B2 (ja) 2008-08-06

Similar Documents

Publication Publication Date Title
JP4129971B2 (ja) 配線基板の製造方法
US7727802B2 (en) Method for fabricating an electronic component embedded substrate
US5055637A (en) Circuit boards with recessed traces
TWI248329B (en) Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom
KR100990546B1 (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
WO1990013990A2 (en) Circuit boards with recessed traces
US20150313015A1 (en) Wiring board
KR100751984B1 (ko) 전자 부품의 제조 방법 및 전자 부품
CN210928127U (zh) 部件承载件
JP4256870B2 (ja) 配線基板の製造方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP2004146742A (ja) 配線基板の製造方法
KR20050065289A (ko) 동축 배선 구조를 갖는 반도체 다층 배선 기판과 그 제조방법
JPH1168288A (ja) 回路基板の製造方法及び回路基板
JP7184679B2 (ja) プリント配線板およびその製造方法
KR20040061410A (ko) 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
JP4491159B2 (ja) 多層配線基板の製造方法
JP2001291956A (ja) 多層プリント配線板、及び、多層プリント配線板の製造方法
JPH09148698A (ja) 両面プリント配線板およびその製造方法
JP4395959B2 (ja) プリント配線板の製造方法
KR100807487B1 (ko) 인쇄회로기판의 제조방법
WO1999057951A1 (en) A printed circuit board and a method of processing printed circuit boards
KR101022902B1 (ko) 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
JPH09148712A (ja) 立体成形回路体の製法およびそれによって得られた立体成形回路体
JPS59121995A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050819

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051201

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051206

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080519

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4129971

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140530

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees