JP2001223345A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP2001223345A JP2001223345A JP2000369597A JP2000369597A JP2001223345A JP 2001223345 A JP2001223345 A JP 2001223345A JP 2000369597 A JP2000369597 A JP 2000369597A JP 2000369597 A JP2000369597 A JP 2000369597A JP 2001223345 A JP2001223345 A JP 2001223345A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- semiconductor device
- adhesive layer
- insulating layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000010410 layer Substances 0.000 claims abstract description 82
- 239000012790 adhesive layer Substances 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 38
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000012212 insulator Substances 0.000 claims abstract description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 229910052721 tungsten Inorganic materials 0.000 claims description 21
- 229910052719 titanium Inorganic materials 0.000 claims description 19
- 229910052715 tantalum Inorganic materials 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 15
- 239000000203 mixture Substances 0.000 claims description 15
- 229910052788 barium Inorganic materials 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 229910052712 strontium Inorganic materials 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 6
- 239000000470 constituent Substances 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 abstract description 22
- 239000003989 dielectric material Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010408 film Substances 0.000 description 90
- 238000005229 chemical vapour deposition Methods 0.000 description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 12
- 239000001301 oxygen Substances 0.000 description 12
- 239000002994 raw material Substances 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 10
- WYURNTSHIVDZCO-UHFFFAOYSA-N Tetrahydrofuran Chemical compound C1CCOC1 WYURNTSHIVDZCO-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 7
- 150000004706 metal oxides Chemical class 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- YLQBMQCUIZJEEH-UHFFFAOYSA-N tetrahydrofuran Natural products C=1C=COC=1 YLQBMQCUIZJEEH-UHFFFAOYSA-N 0.000 description 4
- 239000006200 vaporizer Substances 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- 229910008482 TiSiN Inorganic materials 0.000 description 3
- 239000002313 adhesive film Substances 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000000280 densification Methods 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004121 SrRuO Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 125000000058 cyclopentadienyl group Chemical group C1(=CC=CC1)* 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- ZSWFCLXCOIISFI-UHFFFAOYSA-N endo-cyclopentadiene Natural products C1C=CC=C1 ZSWFCLXCOIISFI-UHFFFAOYSA-N 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 125000001449 isopropyl group Chemical group [H]C([H])([H])C([H])(*)C([H])([H])[H] 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- JTQPTNQXCUMDRK-UHFFFAOYSA-N propan-2-olate;titanium(2+) Chemical compound CC(C)O[Ti]OC(C)C JTQPTNQXCUMDRK-UHFFFAOYSA-N 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- HSXKFDGTKKAEHL-UHFFFAOYSA-N tantalum(v) ethoxide Chemical compound [Ta+5].CC[O-].CC[O-].CC[O-].CC[O-].CC[O-] HSXKFDGTKKAEHL-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】下部電極の緻密化熱処理工程および誘電体の結
晶化熱処理工程で発生する下部電極の膜剥離を防止す
る。 【解決手段】下部電極とＳｉＯ2 絶縁層の凹部開孔部の
内壁との間に絶縁体を含む接着層を形成する。Ｓｉ基板
１１上にＳｉＯ2 層１４があり、その中にＳｉプラグ１
２，バリア層１３が形成されている。ＳｉＯ2 絶縁層１
５の開孔部内壁に接着層１６が形成され、バリア層１３
と接着層１６上にＲｕからなる下部電極１７が作製され
ている。下部電極１７上にはＢＳＴからなる誘電体膜１
８，Ｒｕからなる上部電極１９が順次積層され、これら
と下部電極１７とにより誘電体素子を構成している。
晶化熱処理工程で発生する下部電極の膜剥離を防止す
る。 【解決手段】下部電極とＳｉＯ2 絶縁層の凹部開孔部の
内壁との間に絶縁体を含む接着層を形成する。Ｓｉ基板
１１上にＳｉＯ2 層１４があり、その中にＳｉプラグ１
２，バリア層１３が形成されている。ＳｉＯ2 絶縁層１
５の開孔部内壁に接着層１６が形成され、バリア層１３
と接着層１６上にＲｕからなる下部電極１７が作製され
ている。下部電極１７上にはＢＳＴからなる誘電体膜１
８，Ｒｕからなる上部電極１９が順次積層され、これら
と下部電極１７とにより誘電体素子を構成している。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係わり、特に誘電体素子を内蔵する半導体
装置およびその製造方法に関する。
の製造方法に係わり、特に誘電体素子を内蔵する半導体
装置およびその製造方法に関する。
【０００２】
【従来の技術】ＤＲＡＭ(Dynamic Random Access Memor
y)は、大容量化のために、コンデンサー部分の微細化が
行われている。コンデンサーの微細化には、誘電体材料
の薄膜化，誘電率の高い材料の選択，上下電極と誘電体
からなる構造の立体化などが挙げられる。Integration
Processes of (Ba,Sr)TiO3 Capacitor for 1Gb andBeyo
nd[Byoung Teak Lee et al.; IEDM TECH. Dig., 1998,
p.815-818］は、立体素子構造で、Ｐｔの下部電極とＳ
ｉＯ2 との間に接着層として、５ｎｍの導電性のＴｉＳ
ｉＮ膜が形成されたコンデンサー部が記載されている。
このコンデンサー部の立体構造のアスペクト比（深さ／
幅）は約３であり、誘電体に (Ｂａ，Ｓｒ)ＴｉＯ3(Ｂ
ＳＴ）を用い、ＢＳＴ誘電体膜は下部電極の表面にＣＶ
Ｄ（化学気相成長）法で形成されている。
y)は、大容量化のために、コンデンサー部分の微細化が
行われている。コンデンサーの微細化には、誘電体材料
の薄膜化，誘電率の高い材料の選択，上下電極と誘電体
からなる構造の立体化などが挙げられる。Integration
Processes of (Ba,Sr)TiO3 Capacitor for 1Gb andBeyo
nd[Byoung Teak Lee et al.; IEDM TECH. Dig., 1998,
p.815-818］は、立体素子構造で、Ｐｔの下部電極とＳ
ｉＯ2 との間に接着層として、５ｎｍの導電性のＴｉＳ
ｉＮ膜が形成されたコンデンサー部が記載されている。
このコンデンサー部の立体構造のアスペクト比（深さ／
幅）は約３であり、誘電体に (Ｂａ，Ｓｒ)ＴｉＯ3(Ｂ
ＳＴ）を用い、ＢＳＴ誘電体膜は下部電極の表面にＣＶ
Ｄ（化学気相成長）法で形成されている。
【０００３】特開平１１−２４３１７９号公報は、誘電
体と上下電極が平坦であるコンデンサー部において、Ｓ
ｉＯ2 である層間絶縁膜上に酸化物ＩｒＯ2 またはＲｕ
Ｏ2からなる酸化物層と、ＩｒまたはＲｕからなる金属
層とを形成することを記載する。
体と上下電極が平坦であるコンデンサー部において、Ｓ
ｉＯ2 である層間絶縁膜上に酸化物ＩｒＯ2 またはＲｕ
Ｏ2からなる酸化物層と、ＩｒまたはＲｕからなる金属
層とを形成することを記載する。
【０００４】
【発明が解決しようとする課題】しかしながら、立体素
子構造では、開孔部側壁で下部電極の剥離が生じると、
アスペクト比が大きいほど膜剥離に起因する応力が強く
働くので、底部の下部電極も剥離しやすくなって、立体
素子構造を作れない問題点がある。
子構造では、開孔部側壁で下部電極の剥離が生じると、
アスペクト比が大きいほど膜剥離に起因する応力が強く
働くので、底部の下部電極も剥離しやすくなって、立体
素子構造を作れない問題点がある。
【０００５】“Integration Processes of ・・・”は、Ｓ
ｉプラグ上にＴｉＮバリア，ＴｉＳｉＮ接着層，Ｐｔ下
部電極，ＢＳＴ誘電体を順に設けたコンデンサー部を記
載するが、ＢＳＴ成膜後に行われる酸素雰囲気中の熱処
理工程の際に、ＴｉＳｉＮ中のＳｉが酸化され易く、接
着層の一部がＳｉＯ2 の絶縁膜となって、Ｓｉプラグと
Ｐｔ下部電極との間の導通が不良にある場合がある。ま
た、ＴｉＳｉＮ接着層とＰｔ下部電極とをスパッタ法で
作製しているために、アスペクト比が３より大きな立体
構造の場合に、段差被覆性が悪く、開孔部側壁への付着
が表面，底面に比べて小さくなってしまい、立体素子構
造を作れない問題点があった。
ｉプラグ上にＴｉＮバリア，ＴｉＳｉＮ接着層，Ｐｔ下
部電極，ＢＳＴ誘電体を順に設けたコンデンサー部を記
載するが、ＢＳＴ成膜後に行われる酸素雰囲気中の熱処
理工程の際に、ＴｉＳｉＮ中のＳｉが酸化され易く、接
着層の一部がＳｉＯ2 の絶縁膜となって、Ｓｉプラグと
Ｐｔ下部電極との間の導通が不良にある場合がある。ま
た、ＴｉＳｉＮ接着層とＰｔ下部電極とをスパッタ法で
作製しているために、アスペクト比が３より大きな立体
構造の場合に、段差被覆性が悪く、開孔部側壁への付着
が表面，底面に比べて小さくなってしまい、立体素子構
造を作れない問題点があった。
【０００６】本発明の目的は、下部電極の緻密化熱処理
工程および誘電体の結晶化熱処理工程で発生する下部電
極の膜剥離を防止する半導体装置、該半導体装置の製造
方法を提供することを目的とする。
工程および誘電体の結晶化熱処理工程で発生する下部電
極の膜剥離を防止する半導体装置、該半導体装置の製造
方法を提供することを目的とする。
【０００７】本発明の他の目的は、アスペクト比が３よ
り大きな立体構造を有する高集積な半導体装置、該半導
体装置の製造方法を提供することを目的とする。
り大きな立体構造を有する高集積な半導体装置、該半導
体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成する本発
明の特徴は、下部電極と絶縁層の凹部開孔部の内壁との
間に絶縁体を含む接着層を設けたことにある。
明の特徴は、下部電極と絶縁層の凹部開孔部の内壁との
間に絶縁体を含む接着層を設けたことにある。
【０００９】ＣＶＤ法で作製した下部電極の膜は、ＣＶ
Ｄ原料に起因する炭素，水素，酸素の残留元素を含む。
下部電極の緻密化熱処理工程および誘電体膜の酸素雰囲
気中の結晶化熱処理工程の際に、これらの残留元素が下
部電極の膜から離れたり、残留元素のうちの酸素が下部
電極中の金属元素と反応したりして、下部電極膜の再結
晶化及び膜収縮が起こるが、接着膜が下部電極膜を下地
ＳｉＯ2 に強力に接着するので、下部電極膜が下地Ｓｉ
Ｏ2 から剥離するのを防止できる。
Ｄ原料に起因する炭素，水素，酸素の残留元素を含む。
下部電極の緻密化熱処理工程および誘電体膜の酸素雰囲
気中の結晶化熱処理工程の際に、これらの残留元素が下
部電極の膜から離れたり、残留元素のうちの酸素が下部
電極中の金属元素と反応したりして、下部電極膜の再結
晶化及び膜収縮が起こるが、接着膜が下部電極膜を下地
ＳｉＯ2 に強力に接着するので、下部電極膜が下地Ｓｉ
Ｏ2 から剥離するのを防止できる。
【００１０】立体構造素子においては、開孔部側壁の下
部電極膜の膜収縮によって、下部電極膜と下地ＳｉＯ2
との間に互いに離れようとする応力が生じ、特に、アス
ペクト比が３以上の立体構造素子では、開孔部側壁の下
部電極膜によって、開孔部底面の下部電極膜をバリヤ層
から引き離そうとする力が大きくなる。しかし、本発明
では、開孔部の側壁の接着層が、開孔部側壁の下部電極
膜と下地ＳｉＯ2 との間の応力を緩和するので、アスペ
クト（深さ／幅）比が３以上の立体構造素子であって
も、開孔部底面の下部電極膜はバリヤ層から剥離するこ
となく、下部電極とＳｉプラグとの間の導通が良好に保
たれる。
部電極膜の膜収縮によって、下部電極膜と下地ＳｉＯ2
との間に互いに離れようとする応力が生じ、特に、アス
ペクト比が３以上の立体構造素子では、開孔部側壁の下
部電極膜によって、開孔部底面の下部電極膜をバリヤ層
から引き離そうとする力が大きくなる。しかし、本発明
では、開孔部の側壁の接着層が、開孔部側壁の下部電極
膜と下地ＳｉＯ2 との間の応力を緩和するので、アスペ
クト（深さ／幅）比が３以上の立体構造素子であって
も、開孔部底面の下部電極膜はバリヤ層から剥離するこ
となく、下部電極とＳｉプラグとの間の導通が良好に保
たれる。
【００１１】本発明の他の特徴は、絶縁膜に形成された
開孔部の内壁上に、ＣＶＤ（化学気相成長）法で接着層
を形成する工程と、バリア層上の接着層を除去する工程
と、接着層上に下部電極を形成する工程とを含むことに
ある。
開孔部の内壁上に、ＣＶＤ（化学気相成長）法で接着層
を形成する工程と、バリア層上の接着層を除去する工程
と、接着層上に下部電極を形成する工程とを含むことに
ある。
【００１２】ＣＶＤ（化学気相成長）法を用いることに
よって、開孔部のアスペクト比が３以上の立体構造素子
においても均質な接着層を形成できる。
よって、開孔部のアスペクト比が３以上の立体構造素子
においても均質な接着層を形成できる。
【００１３】Ｔｉ，Ｔａ，Ｗ，Ｃｕのうちいずれか１種
以上を含む金属膜を、ＳｉＯ2 である絶縁膜に設けられ
た開孔部の内壁に形成すると、Ｔｉ，Ｔａ，ＷおよびＣ
ｕはＳｉＯ2 と密着性に優れるので、この金属膜と下地
のＳｉＯ2 とが密着する。さらに、下部電極の形成過
程，下部電極の緻密化熱処理過程および誘電体膜の酸素
雰囲気中での結晶化熱処理過程において、この金属膜は
酸化されて、金属酸化物となり、下部電極との間の密着
性に優れるようになる。したがって、Ｔｉ，Ｔａ，Ｗ，
Ｃｕのうちいずれか１種以上を含む接着層は、下地の絶
縁膜と下部電極との両方に優れた接着性を有する。下部
電極を接着層上に形成した後の加工において衝撃や外傷
を受けても、絶縁膜および下部電極と接着層との密着性
が良好なために、これらの界面での剥離を防止できる。
以上を含む金属膜を、ＳｉＯ2 である絶縁膜に設けられ
た開孔部の内壁に形成すると、Ｔｉ，Ｔａ，ＷおよびＣ
ｕはＳｉＯ2 と密着性に優れるので、この金属膜と下地
のＳｉＯ2 とが密着する。さらに、下部電極の形成過
程，下部電極の緻密化熱処理過程および誘電体膜の酸素
雰囲気中での結晶化熱処理過程において、この金属膜は
酸化されて、金属酸化物となり、下部電極との間の密着
性に優れるようになる。したがって、Ｔｉ，Ｔａ，Ｗ，
Ｃｕのうちいずれか１種以上を含む接着層は、下地の絶
縁膜と下部電極との両方に優れた接着性を有する。下部
電極を接着層上に形成した後の加工において衝撃や外傷
を受けても、絶縁膜および下部電極と接着層との密着性
が良好なために、これらの界面での剥離を防止できる。
【００１４】また、Ｔｉ，Ｔａ，Ｗ，Ｃｕのうちいずれ
か１種以上を含む金属膜を酸化させて、金属酸化膜から
なる接着層を形成するだけでなく、Ｔｉ，Ｔａ，Ｗ，Ｃ
ｕのうちいずれか１種以上の金属と他の酸化しにくい金
属を用いて金属膜を作り、この膜を酸化させて、金属酸
化物と金属とが混合した接着膜を形成してもよい。どち
らの接着膜も、接着層中で金属酸化物が形成されること
によって、Ｒｕ膜の再結晶化及び膜収縮によるＲｕ膜と
下地ＳｉＯ2 との間の応力を緩和できる。
か１種以上を含む金属膜を酸化させて、金属酸化膜から
なる接着層を形成するだけでなく、Ｔｉ，Ｔａ，Ｗ，Ｃ
ｕのうちいずれか１種以上の金属と他の酸化しにくい金
属を用いて金属膜を作り、この膜を酸化させて、金属酸
化物と金属とが混合した接着膜を形成してもよい。どち
らの接着膜も、接着層中で金属酸化物が形成されること
によって、Ｒｕ膜の再結晶化及び膜収縮によるＲｕ膜と
下地ＳｉＯ2 との間の応力を緩和できる。
【００１５】また、接着層ははじめに金属で形成され
る。金属膜はエッチング条件の自由度が大きく、絶縁膜
であるＳｉＯ2 及びバリア層のエッチング速度をごく小
さくし、金属膜を選択的にエッチングすることができ
る。したがって、接着層が酸化される前にエッチングす
ることによって、開孔部側壁にのみ接着層を形成でき
る。
る。金属膜はエッチング条件の自由度が大きく、絶縁膜
であるＳｉＯ2 及びバリア層のエッチング速度をごく小
さくし、金属膜を選択的にエッチングすることができ
る。したがって、接着層が酸化される前にエッチングす
ることによって、開孔部側壁にのみ接着層を形成でき
る。
【００１６】接着層にＡＲｕＯ3(Ａ＝Ｂａ，Ｓｒ）から
なる化合物の膜、または構成元素を含む非晶質膜を用い
ると、下部電極のＲｕ金属またはＲｕＯ2酸化物とＡＲ
ｕＯ3とはＲｕ構成元素を共有するようになるので、密
着性が良好となる。また、接着層中のアルカリ土類金属
（ＢａおよびＳｒ）がＳｉＯ2 へ容易に拡散するので、
下地ＳｉＯ2 とＡＲｕＯ3 からなる化合物の膜またはＡ
ＲｕＯ3 の構成元素を含む非晶質膜との接着性が高くな
る。したがって、ＡＲｕＯ3(Ａ＝Ｂａ，Ｓｒ）からなる
化合物、または構成元素を含む非晶質を含む接着層は、
下地の絶縁膜と下部電極との両方に優れた接着性を有す
る。
なる化合物の膜、または構成元素を含む非晶質膜を用い
ると、下部電極のＲｕ金属またはＲｕＯ2酸化物とＡＲ
ｕＯ3とはＲｕ構成元素を共有するようになるので、密
着性が良好となる。また、接着層中のアルカリ土類金属
（ＢａおよびＳｒ）がＳｉＯ2 へ容易に拡散するので、
下地ＳｉＯ2 とＡＲｕＯ3 からなる化合物の膜またはＡ
ＲｕＯ3 の構成元素を含む非晶質膜との接着性が高くな
る。したがって、ＡＲｕＯ3(Ａ＝Ｂａ，Ｓｒ）からなる
化合物、または構成元素を含む非晶質を含む接着層は、
下地の絶縁膜と下部電極との両方に優れた接着性を有す
る。
【００１７】また、接着層が膜として効力を示すために
は膜厚１０ｎｍ以上が必要であり、５０ｎｍより厚くな
ると膜表面が粗くなるために、１０ｎｍ以上５０ｎｍ以
下が良好である。
は膜厚１０ｎｍ以上が必要であり、５０ｎｍより厚くな
ると膜表面が粗くなるために、１０ｎｍ以上５０ｎｍ以
下が良好である。
【００１８】また、絶縁層自体を接着層と同じ材料で形
成し、絶縁層に開孔部を形成した後に、開孔部の内壁上
に直接に下部電極を形成してもよい。
成し、絶縁層に開孔部を形成した後に、開孔部の内壁上
に直接に下部電極を形成してもよい。
【００１９】
【発明の実施の形態】Ｔｉ，Ｔａ，Ｗ，Ｃｕ金属とＳｉ
Ｏ2 との密着性が良好なことは良く知られている。しか
し、ＲｕまたはＲｕＯ2 または両者の組合せた薄膜とＴ
ｉ，Ｔａ，Ｗ，Ｃｕ金属との密着性については良く分か
っていなかった。
Ｏ2 との密着性が良好なことは良く知られている。しか
し、ＲｕまたはＲｕＯ2 または両者の組合せた薄膜とＴ
ｉ，Ｔａ，Ｗ，Ｃｕ金属との密着性については良く分か
っていなかった。
【００２０】本発明の発明者らは、Ｓｉ基板上にＳｉＯ
2 絶縁層を設けた下地基板上に、Ｔｉ，Ｔａ，Ｗ，Ｃｕ
金属薄膜を形成した後、シクロペンタジエニル錯体を用
いたＭＯＣＶＤ法によりＲｕまたはＲｕＯ2 または両者
の組合せた薄膜を作製して酸素雰囲気中の熱処理を施
し、Ｔｉ，Ｔａ，Ｗ，Ｃｕ金属薄膜とＲｕ膜およびＳｉ
Ｏ2 絶縁層との密着性を調べた。
2 絶縁層を設けた下地基板上に、Ｔｉ，Ｔａ，Ｗ，Ｃｕ
金属薄膜を形成した後、シクロペンタジエニル錯体を用
いたＭＯＣＶＤ法によりＲｕまたはＲｕＯ2 または両者
の組合せた薄膜を作製して酸素雰囲気中の熱処理を施
し、Ｔｉ，Ｔａ，Ｗ，Ｃｕ金属薄膜とＲｕ膜およびＳｉ
Ｏ2 絶縁層との密着性を調べた。
【００２１】この結果、本発明の発明者らは、Ｔｉ，Ｔ
ａ，Ｗ，Ｃｕ金属の酸化物とＲｕおよびＳｉＯ2 との密
着性が向上することを見出した。Ｔｉ，Ｔａ，Ｗ，Ｃｕ
金属の酸化物は、ＭＯＣＶＤ法で反応ガスとして用いた
酸素がＲｕ膜中に溶在し、このＲｕ膜中の酸素が熱処理
によってＴｉ，Ｔａ，Ｗ，Ｃｕ金属を酸化してできたも
のである。
ａ，Ｗ，Ｃｕ金属の酸化物とＲｕおよびＳｉＯ2 との密
着性が向上することを見出した。Ｔｉ，Ｔａ，Ｗ，Ｃｕ
金属の酸化物は、ＭＯＣＶＤ法で反応ガスとして用いた
酸素がＲｕ膜中に溶在し、このＲｕ膜中の酸素が熱処理
によってＴｉ，Ｔａ，Ｗ，Ｃｕ金属を酸化してできたも
のである。
【００２２】したがって、このような酸化物を含む接着
層は下地のＳｉＯ2 絶縁膜とＲｕ下部電極との両方に優
れた接着性を有するので、下部電極の緻密化熱処理工程
および誘電体の結晶化熱処理工程においても下部電極の
膜剥離を防止でき、アスペクト比が３以上の立体構造素
子の下地ＳｉＯ2 開孔部内壁に、Ｒｕ下部電極を作製す
ることができる。
層は下地のＳｉＯ2 絶縁膜とＲｕ下部電極との両方に優
れた接着性を有するので、下部電極の緻密化熱処理工程
および誘電体の結晶化熱処理工程においても下部電極の
膜剥離を防止でき、アスペクト比が３以上の立体構造素
子の下地ＳｉＯ2 開孔部内壁に、Ｒｕ下部電極を作製す
ることができる。
【００２３】本発明の誘電体素子の構成を図１を用いて
説明する。図中の符号１１は、MOS部（図示せず）が形
成されたＳｉ基板である。このＳｉ基板１１上にＳｉＯ
2 層１４があり、その中にＳｉプラグ１２，バリア層１
３が形成されている。ＳiＯ2絶縁層１５の開孔部内壁に
接着層１６が形成され、バリア層１３と接着層１６上に
Ｒｕからなる下部電極１７が作製されている。下部電極
１７上にはＢＳＴからなる誘電体膜１８、Ｒｕからなる
上部電極１９が順次積層され、これらと下部電極１７と
により誘電体素子を構成している。
説明する。図中の符号１１は、MOS部（図示せず）が形
成されたＳｉ基板である。このＳｉ基板１１上にＳｉＯ
2 層１４があり、その中にＳｉプラグ１２，バリア層１
３が形成されている。ＳiＯ2絶縁層１５の開孔部内壁に
接着層１６が形成され、バリア層１３と接着層１６上に
Ｒｕからなる下部電極１７が作製されている。下部電極
１７上にはＢＳＴからなる誘電体膜１８、Ｒｕからなる
上部電極１９が順次積層され、これらと下部電極１７と
により誘電体素子を構成している。
【００２４】次に、図１の構成の誘電体素子の製造方法
について説明する。
について説明する。
【００２５】まず、ＭＯＳ部が形成されたＳｉウエハを
３００℃に熱酸化で形成したＳiＯ2層１４にコント径を
開け、次にＳｉプラグ１２を作製する。次にスパッタ法
によりＳｉプラグ１２上にＴｉＮのバリア層１３を作製
した。さらにＴＥＯＳ原料を用いたプラズマＣＶＤ法に
よりＳｉＯ2 絶縁層１５を形成した（図２（ａ））後、
コント径を中心にして溝を加工して片側開孔部２１のあ
る下地基板を作製した（図２（ｂ））。
３００℃に熱酸化で形成したＳiＯ2層１４にコント径を
開け、次にＳｉプラグ１２を作製する。次にスパッタ法
によりＳｉプラグ１２上にＴｉＮのバリア層１３を作製
した。さらにＴＥＯＳ原料を用いたプラズマＣＶＤ法に
よりＳｉＯ2 絶縁層１５を形成した（図２（ａ））後、
コント径を中心にして溝を加工して片側開孔部２１のあ
る下地基板を作製した（図２（ｂ））。
【００２６】片側開孔部２１の内壁に凹型に接着層１６
を成膜した（図２（ｃ））。アスペクト比が３以上の高
立体構造の下地ＳｉＯ2 の開孔部内壁に接着層を形成す
るためには、（側壁の膜厚／表面の膜厚）のカバーレッ
ジが７０％以上必要なために化学気相成長法（ＣＶＤ
法）が有効である。
を成膜した（図２（ｃ））。アスペクト比が３以上の高
立体構造の下地ＳｉＯ2 の開孔部内壁に接着層を形成す
るためには、（側壁の膜厚／表面の膜厚）のカバーレッ
ジが７０％以上必要なために化学気相成長法（ＣＶＤ
法）が有効である。
【００２７】その後、エッチングによりＳｉＯ2 絶縁層
１５表面上及びバリア層１３上の接着層を除去して開孔
部側壁２２に沿って筒状の接着層１６を形成した(図２
(ｄ))。
１５表面上及びバリア層１３上の接着層を除去して開孔
部側壁２２に沿って筒状の接着層１６を形成した(図２
(ｄ))。
【００２８】開孔部側壁２２の接着層１６と開孔部底壁
２３のバリア層１３を覆うように、酸素を含む減圧ＣＶ
Ｄ法でＲｕからなる下部電極１７を成膜した（図３
（ｅ））後、エッチング加工で表面の下部電極１７を除
去して、開孔部内壁に下部電極１７を凹型に形成した
（図３（ｆ））。不活性雰囲気中熱処理を行い下部電極
１７を緻密化した。
２３のバリア層１３を覆うように、酸素を含む減圧ＣＶ
Ｄ法でＲｕからなる下部電極１７を成膜した（図３
（ｅ））後、エッチング加工で表面の下部電極１７を除
去して、開孔部内壁に下部電極１７を凹型に形成した
（図３（ｆ））。不活性雰囲気中熱処理を行い下部電極
１７を緻密化した。
【００２９】次に、酸素を含む減圧ＣＶＤ法でＢＳＴか
らなる誘電体膜１８を成膜した（図３（ｇ））後、酸素
雰囲気中結晶化熱処理を行い接着層１６を全部酸化或い
は部分酸化する。
らなる誘電体膜１８を成膜した（図３（ｇ））後、酸素
雰囲気中結晶化熱処理を行い接着層１６を全部酸化或い
は部分酸化する。
【００３０】さらに、誘電体膜１８上に酸素を含む減圧
ＣＶＤ法でＲｕからなる上部電極１９を形成する（図３
（ｈ））。
ＣＶＤ法でＲｕからなる上部電極１９を形成する（図３
（ｈ））。
【００３１】下部電極１７にＲｕを用いたが、これに限
らずＲｕＯ2 又はＲｕとＲｕＯ2 の混合物や、Ｒｕと他
の材料を組合せて用いても良い。また、Ｐｔ，Ｉｒの貴
金属を下部電極１７に用いても良い。誘電体膜１８の材
料にＢＳＴを用いているが、Ｐｂ(Ｚｒ，Ｔｉ)Ｏ3，(Ｐ
ｂ，Ｌａ)(Ｚｒ，Ｔｉ)Ｏ3，Ｔａ2Ｏ5，ＳｒＢｉ2Ｔａ2
Ｏ9，ＳｒＴｉＯ3，ＢａＴｉＯ3等の他の誘電体材料で
も良い。
らずＲｕＯ2 又はＲｕとＲｕＯ2 の混合物や、Ｒｕと他
の材料を組合せて用いても良い。また、Ｐｔ，Ｉｒの貴
金属を下部電極１７に用いても良い。誘電体膜１８の材
料にＢＳＴを用いているが、Ｐｂ(Ｚｒ，Ｔｉ)Ｏ3，(Ｐ
ｂ，Ｌａ)(Ｚｒ，Ｔｉ)Ｏ3，Ｔａ2Ｏ5，ＳｒＢｉ2Ｔａ2
Ｏ9，ＳｒＴｉＯ3，ＢａＴｉＯ3等の他の誘電体材料で
も良い。
【００３２】上部電極１９にＲｕを用いたが、これに限
らずＲｕＯ2 又はＲｕとＲｕＯ2 の混合物や、Ｒｕと他
の材料を組合せて用いても良い。ＴｉＮ或いはＰｔ，Ｉ
ｒの貴金属を上部電極１９に用いても良い。
らずＲｕＯ2 又はＲｕとＲｕＯ2 の混合物や、Ｒｕと他
の材料を組合せて用いても良い。ＴｉＮ或いはＰｔ，Ｉ
ｒの貴金属を上部電極１９に用いても良い。
【００３３】以下に具体的に誘電体素子の製造方法を説
明する。 （実施例１）接着層にＴａを用いた作製方法を以下に示
す。図１に示した誘電体素子の断面図について、参照数
字１１はＭＯＳ部（図示せず）が形成されたＳｉ基板で
ある。
明する。 （実施例１）接着層にＴａを用いた作製方法を以下に示
す。図１に示した誘電体素子の断面図について、参照数
字１１はＭＯＳ部（図示せず）が形成されたＳｉ基板で
ある。
【００３４】まず、Ｓｉ基板１１を３００℃に熱酸化で
形成したＳｉＯ2 層１４にコント径を開け、次にＳｉプ
ラグ１２を作製する。次に、スパッタ法によりＳｉプラ
グ上に厚さ１０ｎｍのＴｉＮ層のバリア層１３を作製し
た。さらにＴＥＯＳ原料を用いたプラズマＣＶＤ法によ
り厚さ８００ｎｍのＳｉＯ2 絶縁層１５を形成した後、
コント径を中心にして、径２４０ｎｍの孔を加工して凹
部開孔部のある下地基板を作製した。この立体構造のア
スペクト比（孔深さ／孔幅）は、約３.３ である。
形成したＳｉＯ2 層１４にコント径を開け、次にＳｉプ
ラグ１２を作製する。次に、スパッタ法によりＳｉプラ
グ上に厚さ１０ｎｍのＴｉＮ層のバリア層１３を作製し
た。さらにＴＥＯＳ原料を用いたプラズマＣＶＤ法によ
り厚さ８００ｎｍのＳｉＯ2 絶縁層１５を形成した後、
コント径を中心にして、径２４０ｎｍの孔を加工して凹
部開孔部のある下地基板を作製した。この立体構造のア
スペクト比（孔深さ／孔幅）は、約３.３ である。
【００３５】この上にペンタエトキシタンタル（Ｔａ
(ＯＣ2Ｈ5)5）をＣＶＤ原料として液体マスフローコン
トローラーを用いて０.１ 〜３ＳＣＣＭの速度で供給し
た。気化器の温度を１００〜１５０℃に設定してＣＶＤ
原料を一気に液体からガスにした後、Ａｒガス１９８〜
５００ＳＣＣＭで搬送した。次にＣＶＤ／Ａｒガスと水
素ガス２〜１００ＳＣＣＭと混合した後、反応容器に導
入した。反応容器の圧力を０.１ 〜５０Torrとし、成膜
温度を３５０℃以上５００℃以下として１〜２０min 成
膜して、膜厚１０〜５０ｎｍのＴａ膜を得た。
(ＯＣ2Ｈ5)5）をＣＶＤ原料として液体マスフローコン
トローラーを用いて０.１ 〜３ＳＣＣＭの速度で供給し
た。気化器の温度を１００〜１５０℃に設定してＣＶＤ
原料を一気に液体からガスにした後、Ａｒガス１９８〜
５００ＳＣＣＭで搬送した。次にＣＶＤ／Ａｒガスと水
素ガス２〜１００ＳＣＣＭと混合した後、反応容器に導
入した。反応容器の圧力を０.１ 〜５０Torrとし、成膜
温度を３５０℃以上５００℃以下として１〜２０min 成
膜して、膜厚１０〜５０ｎｍのＴａ膜を得た。
【００３６】次に選択エッチングにより、開孔部表面と
バリア層１３上のＴａ膜を除去して開孔部内壁に接着層
１６を形成した。
バリア層１３上のＴａ膜を除去して開孔部内壁に接着層
１６を形成した。
【００３７】次に、下部電極１７を作製した。下部電極
１７を作製するために、ジス（エチルシクロペンタジエ
ニル）ルテニウム（Ｒｕ(ＥｔＣｐ)２）錯体をテトラヒ
ドロフラン（ＴＨＦ）溶媒に０.０５〜０.２５mol／ｌ
の濃度で調合してＣＶＤ原料とした。ＣＶＤ原料は液体
マスフローコントローラーを用いて０.１ 〜３ＳＣＣＭ
の速度で供給した。気化器の温度を８０〜１５０℃に設
定してＣＶＤ原料を一気に液体からガスにした後、Ａｒ
ガス１９８〜５００ＳＣＣＭで搬送した。次にＣＶＤ／
Ａｒガスと酸素ガス２〜８００ＳＣＣＭと混合した後、
反応容器に導入した。反応容器の圧力を０.１ 〜５０To
rrとし、成膜温度を１８０℃以上２５０℃以下として１
〜２０min 成膜して、膜厚２０〜３０ｎｍのＲｕ膜を得
た。次にＳＯＧをスピンコート法を用いて塗布し、凹凸
を埋めて平坦化した。３００℃の熱処理を加えてＳＯＧ
を硬化させた後、リン酸溶液を用いた化学的機械的研磨
法でＳｉＯ2 絶縁層１５の表面が現れるまで研磨した。
その後、Ｒｕ膜の凹部に残ったＳＯＧを除去して下部電
極１７を作製した。Ｎ2 雰囲気中３５０〜６００℃の熱
処理を行ってＲｕ下部電極１７を緻密化熱処理した。
１７を作製するために、ジス（エチルシクロペンタジエ
ニル）ルテニウム（Ｒｕ(ＥｔＣｐ)２）錯体をテトラヒ
ドロフラン（ＴＨＦ）溶媒に０.０５〜０.２５mol／ｌ
の濃度で調合してＣＶＤ原料とした。ＣＶＤ原料は液体
マスフローコントローラーを用いて０.１ 〜３ＳＣＣＭ
の速度で供給した。気化器の温度を８０〜１５０℃に設
定してＣＶＤ原料を一気に液体からガスにした後、Ａｒ
ガス１９８〜５００ＳＣＣＭで搬送した。次にＣＶＤ／
Ａｒガスと酸素ガス２〜８００ＳＣＣＭと混合した後、
反応容器に導入した。反応容器の圧力を０.１ 〜５０To
rrとし、成膜温度を１８０℃以上２５０℃以下として１
〜２０min 成膜して、膜厚２０〜３０ｎｍのＲｕ膜を得
た。次にＳＯＧをスピンコート法を用いて塗布し、凹凸
を埋めて平坦化した。３００℃の熱処理を加えてＳＯＧ
を硬化させた後、リン酸溶液を用いた化学的機械的研磨
法でＳｉＯ2 絶縁層１５の表面が現れるまで研磨した。
その後、Ｒｕ膜の凹部に残ったＳＯＧを除去して下部電
極１７を作製した。Ｎ2 雰囲気中３５０〜６００℃の熱
処理を行ってＲｕ下部電極１７を緻密化熱処理した。
【００３８】次に、下部電極１７上に誘電体膜１８であ
る(Ｂａ，Ｓｒ)ＴｉＯ3(ＢＳＴ）をＣＶＤ法により作製
した。バリウムビスジビバロイルメタナート(Ｂａ(ｄｐ
ｍ)２），ストロンチウムビスジビバロイルメタナート
（Ｓｒ(ｄｐｍ)２），ジイソプロポキシチタンジビバロ
イルメタナート（Ｔｉ(Ｏ−ｉＰｒ)２(ｄｐｍ)２）を出
発原料に用いて、各々をＴＨＦ溶媒に０.０５〜０.２５
mol／ｌ の濃度で調合してＣＶＤ原料とした。各々のＣ
ＶＤ原料について、液体マスフローコントローラーで
０.１ 〜３ＳＣＣＭの速度で２５０℃に設定した気化器
に供給した。Ａｒキャリアガスを２００ＳＣＣＭでＣＶ
Ｄ原料ガスを反応容器に導入すると共に酸素ガスを５〜
１００ＳＣＣＭで反応容器に導入した。反応容器の圧力
を０.１ 〜５０Torrとし、成膜温度を４２０℃として３
min 成膜して、ＢＳＴ薄膜１８を３０ｎｍ成膜した。
る(Ｂａ，Ｓｒ)ＴｉＯ3(ＢＳＴ）をＣＶＤ法により作製
した。バリウムビスジビバロイルメタナート(Ｂａ(ｄｐ
ｍ)２），ストロンチウムビスジビバロイルメタナート
（Ｓｒ(ｄｐｍ)２），ジイソプロポキシチタンジビバロ
イルメタナート（Ｔｉ(Ｏ−ｉＰｒ)２(ｄｐｍ)２）を出
発原料に用いて、各々をＴＨＦ溶媒に０.０５〜０.２５
mol／ｌ の濃度で調合してＣＶＤ原料とした。各々のＣ
ＶＤ原料について、液体マスフローコントローラーで
０.１ 〜３ＳＣＣＭの速度で２５０℃に設定した気化器
に供給した。Ａｒキャリアガスを２００ＳＣＣＭでＣＶ
Ｄ原料ガスを反応容器に導入すると共に酸素ガスを５〜
１００ＳＣＣＭで反応容器に導入した。反応容器の圧力
を０.１ 〜５０Torrとし、成膜温度を４２０℃として３
min 成膜して、ＢＳＴ薄膜１８を３０ｎｍ成膜した。
【００３９】次に、酸素雰囲気中６５０℃で３０〜６０
sec 熱処理して結晶性を向上させた。
sec 熱処理して結晶性を向上させた。
【００４０】この誘電体膜１８上に上部電極１９を形成
した。下部電極１７の形成と同一方法で同一条件で成膜
を行いＲｕ膜の上部電極１９を形成できた。
した。下部電極１７の形成と同一方法で同一条件で成膜
を行いＲｕ膜の上部電極１９を形成できた。
【００４１】得られた誘電体素子の１Ｖにおけるεｒは
３００と非常に優れた電気特性を示した。また、誘電体
素子の断面をＳＥＭ観察したところ、Ｔａ接着層はＲｕ
下部電極界面から深さ５〜３０ｎｍの酸化物層と残りは
酸化物と金属の混合層であることが認められた。
３００と非常に優れた電気特性を示した。また、誘電体
素子の断面をＳＥＭ観察したところ、Ｔａ接着層はＲｕ
下部電極界面から深さ５〜３０ｎｍの酸化物層と残りは
酸化物と金属の混合層であることが認められた。
【００４２】接着層にＴａを用いたが、他のＴｉ，Ｗ，
Ｃｕ元素または前記元素を主成分とする薄膜を用いた場
合においても上記と同様の方法で行えば、膜剥離のない
誘電体素子を形成することができた。作製した誘電体素
子の各々の接着層は、Ｔａ接着層の場合と同様に酸化物
層と酸化物と金属の混合層で構成されていることが分か
った。
Ｃｕ元素または前記元素を主成分とする薄膜を用いた場
合においても上記と同様の方法で行えば、膜剥離のない
誘電体素子を形成することができた。作製した誘電体素
子の各々の接着層は、Ｔａ接着層の場合と同様に酸化物
層と酸化物と金属の混合層で構成されていることが分か
った。
【００４３】以上では、接着層１６を設けた誘電体素子
について説明したが、ＳｉＯ2 絶縁層１５自体を接着層
１６と同じ材料で形成してもよい（図５参照）。
について説明したが、ＳｉＯ2 絶縁層１５自体を接着層
１６と同じ材料で形成してもよい（図５参照）。
【００４４】Ｓｉプラグ１２とバリア層１３を形成した
Ｓｉ基板１１上に、スパッタ法で厚さ８００ｎｍのＴａ
層２０を形成する（図６（ａ）を参照）。このＴａ層に
径２４０ｎｍの孔を加工して片側開孔部２１のある下地
基板を作製した（図６(ｂ)を参照）。この立体構造のア
スペクト比（孔深さ／孔幅）は、約３.３ である。以降
は、図３を用いて説明した半導体装置の製造方法と同様
に、Ｔａ層２０の上に下部電極１７の形成から上部電極
の形成までを行う。
Ｓｉ基板１１上に、スパッタ法で厚さ８００ｎｍのＴａ
層２０を形成する（図６（ａ）を参照）。このＴａ層に
径２４０ｎｍの孔を加工して片側開孔部２１のある下地
基板を作製した（図６(ｂ)を参照）。この立体構造のア
スペクト比（孔深さ／孔幅）は、約３.３ である。以降
は、図３を用いて説明した半導体装置の製造方法と同様
に、Ｔａ層２０の上に下部電極１７の形成から上部電極
の形成までを行う。
【００４５】接着層１６を設けた誘電体素子の場合と同
様に、Ｔａ層２０は途中の熱処理によって金属酸化物の
絶縁膜となり、下部電極１７との間の密着性に優れるよ
うになる。従って、この誘電体素子でも、絶縁膜と下部
電極１７との界面での剥離を防止することができる。
様に、Ｔａ層２０は途中の熱処理によって金属酸化物の
絶縁膜となり、下部電極１７との間の密着性に優れるよ
うになる。従って、この誘電体素子でも、絶縁膜と下部
電極１７との界面での剥離を防止することができる。
【００４６】また、この誘電体素子の製造方法では、Ｓ
ｉＯ2 絶縁膜と下部電極１７との間に接着層１６を設け
る製造方法と比べて、製造過程を短くすることができ
る。 （実施例２）本発明の第２の実施例である誘電体素子に
ついて説明する。実施例１と同様に図２（ｄ）に示すコ
ント径を中心にして、径２４０ｎｍの孔を加工して凹部
開孔部のある下地基板を作製した。この立体構造のアス
ペクト比（孔深さ／孔幅）は、約３.３である。
ｉＯ2 絶縁膜と下部電極１７との間に接着層１６を設け
る製造方法と比べて、製造過程を短くすることができ
る。 （実施例２）本発明の第２の実施例である誘電体素子に
ついて説明する。実施例１と同様に図２（ｄ）に示すコ
ント径を中心にして、径２４０ｎｍの孔を加工して凹部
開孔部のある下地基板を作製した。この立体構造のアス
ペクト比（孔深さ／孔幅）は、約３.３である。
【００４７】この上にＳｒ(ｄｐｍ)２，トリジビバロイ
ルメタナートルテニウム（Ｒｕ(ｄｐｍ)３）を出発原料
に用いて、各々をＴＨＦ溶媒に０.０５〜０.２５ mol／
ｌの濃度で調合してＣＶＤ原料とした。各々のＣＶＤ原
料について、液体マスフローコントローラーで０.１ 〜
３ＳＣＣＭの速度で２００℃に設定した気化器に供給し
た。Ａｒキャリアガス２００ＳＣＣＭでＣＶＤ原料ガス
を反応容器に導入すると共に酸素ガス５〜１００ＳＣＣ
Ｍも反応容器に導入した。反応容器の圧力を０.１〜５
０Torrとし、成膜温度を４２０℃として３min成膜し
て、ＳｒＲuＯ3の接着層１６を１０〜５０ｎｍ成膜し
た。
ルメタナートルテニウム（Ｒｕ(ｄｐｍ)３）を出発原料
に用いて、各々をＴＨＦ溶媒に０.０５〜０.２５ mol／
ｌの濃度で調合してＣＶＤ原料とした。各々のＣＶＤ原
料について、液体マスフローコントローラーで０.１ 〜
３ＳＣＣＭの速度で２００℃に設定した気化器に供給し
た。Ａｒキャリアガス２００ＳＣＣＭでＣＶＤ原料ガス
を反応容器に導入すると共に酸素ガス５〜１００ＳＣＣ
Ｍも反応容器に導入した。反応容器の圧力を０.１〜５
０Torrとし、成膜温度を４２０℃として３min成膜し
て、ＳｒＲuＯ3の接着層１６を１０〜５０ｎｍ成膜し
た。
【００４８】次に選択エッチングにより、開孔部表面と
バリア層１３上のＴａ膜を除去して開孔部内壁に接着層
１６を形成した。
バリア層１３上のＴａ膜を除去して開孔部内壁に接着層
１６を形成した。
【００４９】次に実施例１と同様の成膜，加工方法で膜
厚２０〜３０ｎｍのＲｕ下部電極１７、その上に膜厚３
０ｎｍのＢＳＴ誘電体膜１８、最後にＲｕ上部電極を形
成して誘電体素子を作製した。
厚２０〜３０ｎｍのＲｕ下部電極１７、その上に膜厚３
０ｎｍのＢＳＴ誘電体膜１８、最後にＲｕ上部電極を形
成して誘電体素子を作製した。
【００５０】得られた誘電体素子の１Ｖにおけるεｒは
３００と非常に優れた電気特性を示した。また、ＳｒＲ
ｕＯ3 の接着層１６のＸ線回折による結晶性は悪く、ピ
ークより算出される格子定数から類推される比抵抗は５
００ｍΩ・cmと非常に高抵抗な膜であることが分かっ
た。さらに、ＳｒＲｕＯ3 薄膜中には非晶質な部分を含
むことも分かった。
３００と非常に優れた電気特性を示した。また、ＳｒＲ
ｕＯ3 の接着層１６のＸ線回折による結晶性は悪く、ピ
ークより算出される格子定数から類推される比抵抗は５
００ｍΩ・cmと非常に高抵抗な膜であることが分かっ
た。さらに、ＳｒＲｕＯ3 薄膜中には非晶質な部分を含
むことも分かった。
【００５１】Ｓｒ(ｄｐｍ)２の代りにＢａ(ｄｐｍ)２或
いは両者の混合をＣＶＤ原料に用いた場合においても、
上記と同様の方法で行えば、膜剥離のない誘電体素子を
形成することができた。Ｂａ量を増加するに従って結晶
性は低下し、非晶質部分の増大と比抵抗の増加を示した
が、膜剥離は認められなかった。 （実施例３）本発明の実施例１で作製した誘電体素子を
内蔵した半導体装置であるＤＲＡＭの実施例について、
図４のＤＲＡＭセルの断面図を用いて説明する。
いは両者の混合をＣＶＤ原料に用いた場合においても、
上記と同様の方法で行えば、膜剥離のない誘電体素子を
形成することができた。Ｂａ量を増加するに従って結晶
性は低下し、非晶質部分の増大と比抵抗の増加を示した
が、膜剥離は認められなかった。 （実施例３）本発明の実施例１で作製した誘電体素子を
内蔵した半導体装置であるＤＲＡＭの実施例について、
図４のＤＲＡＭセルの断面図を用いて説明する。
【００５２】Ｐ型半導体基板４１上に酸化法によって素
子分離酸化膜４３ａ，４３ｂを作製し、イオン注入によ
りＮ型のソース／ドレイン領域４０ａ，４０ｂ，４０ｃ
を半導体基板の主表面上に作製した。この間のチャンネ
ル領域上に膜厚１２ｎｍのゲート酸化膜４１ａ，４１
ｂ，４１ｃ，４１ｄを介して膜厚２００ｎｍのゲート電
極４２ａ，４２ｂ，４２ｃ，４２ｄが形成されている。
ソース／ドレイン領域４０ｂ上には電気的に接続された
埋め込みビット線４４がフォトリソ法及びドライエッチ
ング法で形成され、全体を覆うようにＳｉＯ2 層１４が
形成されている。
子分離酸化膜４３ａ，４３ｂを作製し、イオン注入によ
りＮ型のソース／ドレイン領域４０ａ，４０ｂ，４０ｃ
を半導体基板の主表面上に作製した。この間のチャンネ
ル領域上に膜厚１２ｎｍのゲート酸化膜４１ａ，４１
ｂ，４１ｃ，４１ｄを介して膜厚２００ｎｍのゲート電
極４２ａ，４２ｂ，４２ｃ，４２ｄが形成されている。
ソース／ドレイン領域４０ｂ上には電気的に接続された
埋め込みビット線４４がフォトリソ法及びドライエッチ
ング法で形成され、全体を覆うようにＳｉＯ2 層１４が
形成されている。
【００５３】この後は、実施例１に示した方法で接着層
１６と下部電極１７と誘電体膜１８と上部電極１９から
なる誘電体素子を作製した。次に上部電極１９を覆うよ
うに層間絶縁膜４８を形成した後、化学エッチング法に
より平坦化した。この上に間隔を置いて第一層目のアル
ミニウム配線４５が形成され、さらに、これを覆うよう
に絶縁保護膜４６が作製され、この上に第二層目のアル
ミニウム配線層４７が形成されている。
１６と下部電極１７と誘電体膜１８と上部電極１９から
なる誘電体素子を作製した。次に上部電極１９を覆うよ
うに層間絶縁膜４８を形成した後、化学エッチング法に
より平坦化した。この上に間隔を置いて第一層目のアル
ミニウム配線４５が形成され、さらに、これを覆うよう
に絶縁保護膜４６が作製され、この上に第二層目のアル
ミニウム配線層４７が形成されている。
【００５４】
【発明の効果】本発明によれば、下部電極の熱処理及び
誘電体膜の酸素雰囲気中の結晶化熱処理を行っても下部
電極の剥離が起こらず、高アスペクト比の立体素子構造
を有する半導体装置を得ることができた。
誘電体膜の酸素雰囲気中の結晶化熱処理を行っても下部
電極の剥離が起こらず、高アスペクト比の立体素子構造
を有する半導体装置を得ることができた。
【図面の簡単な説明】
【図１】本発明の誘電体素子を示す断面図である。
【図２】本発明の半導体装置の製造工程を示す図であ
る。
る。
【図３】本発明の半導体装置の製造工程を示す図であ
る。
る。
【図４】本発明の一実施例の半導体装置であるＤＲＡＭ
セルの断面図である。
セルの断面図である。
【図５】本発明の他の誘電体素子を示す断面図である。
【図６】本発明の他の半導体装置の製造工程を示す図で
ある。
ある。
【符号の説明】 １１…Ｓｉ基板、１２…Ｓｉプラグ、１３…バリア層、
１４…ＳｉＯ2 層、１５…ＳｉＯ2 絶縁層、１６…接着
層、１７…下部電極、１８…誘電体膜、１９…上部電
極、２０…Ｔａ層、２１…片側開孔部、２２…開孔部側
壁、２３…開孔部底壁、４０ａ，４０ｂ，４０ｃ…ソー
ス／ドレイン領域、４１…Ｐ型半導体基板、４１ａ，４
１ｂ，４１ｃ，４１ｄ…ゲート酸化膜、４２ａ，４２
ｂ，４２ｃ，４２ｄ…ゲート電極、４３ａ，４３ｂ…素
子分離酸化膜、４４…埋め込みビット線、４５…第一層
目のアルミニウム配線、４６…絶縁保護膜、４７…第二
層目のアルミニウム配線層、４８…層間絶縁膜。
１４…ＳｉＯ2 層、１５…ＳｉＯ2 絶縁層、１６…接着
層、１７…下部電極、１８…誘電体膜、１９…上部電
極、２０…Ｔａ層、２１…片側開孔部、２２…開孔部側
壁、２３…開孔部底壁、４０ａ，４０ｂ，４０ｃ…ソー
ス／ドレイン領域、４１…Ｐ型半導体基板、４１ａ，４
１ｂ，４１ｃ，４１ｄ…ゲート酸化膜、４２ａ，４２
ｂ，４２ｃ，４２ｄ…ゲート電極、４３ａ，４３ｂ…素
子分離酸化膜、４４…埋め込みビット線、４５…第一層
目のアルミニウム配線、４６…絶縁保護膜、４７…第二
層目のアルミニウム配線層、４８…層間絶縁膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 孝明 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 藤原 徹男 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 綿引 誠次 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 村田 康彦 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 林原 光男 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内
Claims (16)
- 【請求項１】上部電極と下部電極との間に誘電体を有す
る誘電体素子を内蔵し、前記下部電極は絶縁層に囲ま
れ、かつ、前記絶縁層の内壁に沿って設けられた凹型で
ある半導体装置において、 前記下部電極と前記絶縁層の内壁との間に接着層を有
し、 前記接着層は絶縁体または絶縁体と導体との混合物であ
ることを特徴とする半導体装置。 - 【請求項２】前記接着層は、Ｔｉ，Ｔａ，Ｗ，Ｃｕのう
ちいずれか１種以上用いた酸化物、またはＴｉ，Ｔａ，
Ｗ，Ｃｕのうちいずれか１種以上用いた酸化物とその他
の金属との混合物であることを特徴とする請求項１の半
導体装置。 - 【請求項３】前記接着層は、ＡＲｕＯ3 （ＡはＢａ，Ｓ
ｒ、またはＢａとＳｒの共存）からなる化合物、また
は、前記ＡＲｕＯ3 の構成元素であるＡ（ＡはＢａ，Ｓ
ｒ、またはＢａとＳｒの共存）、ＲｕまたはＯを含む非
晶質であることを特徴とする請求項１の半導体装置。 - 【請求項４】前記下部電極は、Ｒｕ，ＲｕＯ2 、または
ＲｕとＲｕＯ2 との混合物であることを特徴とする請求
項１の半導体装置。 - 【請求項５】上部電極と下部電極との間に誘電体を有す
る誘電体素子を内蔵し、 前記下部電極はＳｉＯ2 絶縁層とＳｉプラグを覆うＴｉ
Ｎバリア層とによって囲まれ、かつ、前記ＳｉＯ2 絶縁
層と前記ＴｉＮバリア層とに沿って設けられた凹型であ
る半導体装置において、 前記下部電極と前記ＳｉＯ2 絶縁層の内壁との間に接着
層を有し、 前記接着層は絶縁体または絶縁体と導体との混合物であ
ることを特徴とする半導体装置。 - 【請求項６】上部電極と下部電極との間に誘電体を有す
る誘電体素子を内蔵し、前記下部電極は絶縁層に囲ま
れ、前記絶縁層の内壁に沿って設けられた凹型である半
導体装置の製造方法において、 前記絶縁層に設けられた片側開孔部の内壁に接着層を形
成するステップと、 エッチング法を用いて前記片側開孔部の底壁に形成され
た前記接着層を除去するステップと、 前記接着層上および前記片側開孔部の底壁上に前記下部
電極を形成するステップとを含むことを特徴とする半導
体装置の製造方法。 - 【請求項７】前記接着層を形成するステップは、ＣＶＤ
法によって、前記片側開孔部の内壁をＴｉ，Ｔａ，Ｗ，
Ｃｕのうちいずれか１種以上からなる金属、または、Ｔ
ｉ，Ｔａ，Ｗ，Ｃｕのうちいずれか１種以上からなる金
属とその他の金属との混合物で覆うステップを含むこと
を特徴とする請求項５の半導体装置の製造方法。 - 【請求項８】前記接着層を形成するステップは、ＣＶＤ
法によって、前記片側開孔部の内壁をＡＲｕＯ3 （Ａは
Ｂａ，Ｓｒ、またはＢａとＳｒの共存）からなる化合物
で覆うステップを含むことを特徴とする請求項５の半導
体装置の製造方法。 - 【請求項９】前記下部電極を形成するステップは、ＣＶ
Ｄ法によって、前記片側開孔部内壁をＲｕ，ＲｕＯ2 、
またはＲｕとＲｕＯ2 との混合物で覆うステップを含む
ことを特徴とする請求項５の半導体装置の製造方法。 - 【請求項１０】上部電極と下部電極との間に誘電体を有
する誘電体素子を内蔵し、前記下部電極はＳｉＯ2 絶縁
層とＳｉプラグを覆うＴｉＮバリア層とによって囲ま
れ、かつ、前記ＳｉＯ2 絶縁層と前記ＴｉＮバリア層と
に沿って設けられた凹型である半導体装置の製造方法に
おいて、 前記ＳｉＯ2 絶縁層に設けられた片側開孔部の内壁に接
着層を形成するステップと、 エッチング法を用いて前記片側開孔部の前記ＴｉＮバリ
ア層上に形成された前記接着層を除去するステップと、 前記接着層上および前記ＴｉＮバリア層上に前記下部電
極を形成するステップとを含むことを特徴とする半導体
装置の製造方法。 - 【請求項１１】上部電極と下部電極との間に誘電体を有
する誘電体素子を内蔵し、前記下部電極は絶縁層に囲ま
れ、かつ、前記絶縁層の内壁に沿って設けられた凹型で
ある半導体装置において、 前記接着層は、Ｔｉ，Ｔａ，Ｗ，Ｃｕのうちいずれか１
種以上用いた酸化物、またはＴｉ，Ｔａ，Ｗ，Ｃｕのう
ちいずれか１種以上用いた酸化物とその他の金属との混
合物であることを特徴とする半導体装置。 - 【請求項１２】上部電極と下部電極との間に誘電体を有
する誘電体素子を内蔵し、前記下部電極は絶縁層に囲ま
れ、かつ、前記絶縁層の内壁に沿って設けられた凹型で
ある半導体装置において、 前記接着層は、ＡＲｕＯ3 （ＡはＢａ，Ｓｒ、またはＢ
ａとＳｒの共存）からなる化合物、または、前記ＡＲｕ
Ｏ3 の構成元素であるＡ（ＡはＢａ，Ｓｒ、またはＢａ
とＳｒの共存）、ＲｕまたはＯを含む非晶質であること
を特徴とする請求項１の半導体装置。 - 【請求項１３】前記下部電極は、Ｒｕ，ＲｕＯ2、また
はＲｕとＲｕＯ2との混合物であることを特徴とする請
求項１１または１２の半導体装置。 - 【請求項１４】上部電極と下部電極との間に誘電体を有
する誘電体素子を内蔵し、前記下部電極は絶縁層に囲ま
れ、前記絶縁層の内壁に沿って設けられた凹型である半
導体装置の製造方法において、 半導体装置の基板上をＴｉ，Ｔａ，Ｗ，Ｃｕのうちいず
れか１種以上からなる金属、または、Ｔｉ，Ｔａ，Ｗ，
Ｃｕのうちいずれか１種以上からなる金属とその他の金
属との混合物で覆うステップと、 エッチング法を用いて前記絶縁層に設けられた片側開孔
部を形成するステップと、 前記片側開孔部の内壁上に前記下部電極を形成するステ
ップとを含むことを特徴とする半導体装置の製造方法。 - 【請求項１５】上部電極と下部電極との間に誘電体を有
する誘電体素子を内蔵し、前記下部電極は絶縁層に囲ま
れ、前記絶縁層の内壁に沿って設けられた凹型である半
導体装置の製造方法において、 半導体装置の基板上をＡＲｕＯ3 （ＡはＢａ，Ｓｒ、ま
たはＢａとＳｒの共存）からなる化合物で覆うステップ
と、 エッチング法を用いて前記絶縁層に設けられた片側開孔
部を形成するステップと、 前記片側開孔部の内壁上に前記下部電極を形成するステ
ップとを含むことを特徴とする半導体装置の製造方法。 - 【請求項１６】前記下部電極を形成するステップは、Ｃ
ＶＤ法によって、前記片側開孔部内壁をＲｕ，ＲｕＯ
2 、またはＲｕとＲｕＯ2 との混合物で覆うステップを
含むことを特徴とする請求項１４または１５の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000369597A JP2001223345A (ja) | 1999-11-30 | 2000-11-30 | 半導体装置とその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33929499 | 1999-11-30 | ||
| JP11-339294 | 1999-11-30 | ||
| JP2000369597A JP2001223345A (ja) | 1999-11-30 | 2000-11-30 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001223345A true JP2001223345A (ja) | 2001-08-17 |
Family
ID=26576378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000369597A Pending JP2001223345A (ja) | 1999-11-30 | 2000-11-30 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001223345A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445067B1 (ko) * | 2001-12-31 | 2004-08-21 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| JP2005526390A (ja) * | 2002-05-15 | 2005-09-02 | レイセオン・カンパニー | 薄膜キャパシタ装置用の改良された電極 |
| US7091541B2 (en) | 2003-07-08 | 2006-08-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device using a conductive film and method of manufacturing the same |
| JP2007123934A (ja) * | 2007-01-18 | 2007-05-17 | Tokyo Electron Ltd | 成膜方法及びキャパシタ形成方法 |
| US7268036B2 (en) | 2002-03-28 | 2007-09-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR100951558B1 (ko) | 2003-06-30 | 2010-04-09 | 주식회사 하이닉스반도체 | 귀금속 하부전극의 필링을 방지할 수 있는 캐패시터의제조 방법 |
| JP2011210943A (ja) * | 2010-03-30 | 2011-10-20 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02301907A (ja) * | 1989-05-17 | 1990-12-14 | Hitachi Ltd | 金属配線およびその製造方法 |
| JPH06204222A (ja) * | 1992-12-28 | 1994-07-22 | Nippon Steel Corp | 半導体装置 |
| JPH06244181A (ja) * | 1993-02-22 | 1994-09-02 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH1093041A (ja) * | 1996-09-13 | 1998-04-10 | Toshiba Corp | 半導体記憶装置 |
| JPH1174488A (ja) * | 1997-06-30 | 1999-03-16 | Texas Instr Inc <Ti> | 集積回路キャパシタ及びメモリ |
| JPH11251546A (ja) * | 1998-02-27 | 1999-09-17 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JP2000156483A (ja) * | 1998-11-18 | 2000-06-06 | Samsung Electronics Co Ltd | 接合スペ―サを備えたコンケ―ブキャパシタの製造方法 |
| JP2000315779A (ja) * | 1999-04-30 | 2000-11-14 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001015712A (ja) * | 1999-07-01 | 2001-01-19 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2001102544A (ja) * | 1999-09-30 | 2001-04-13 | Toshiba Corp | 薄膜キャパシタおよびその製造方法 |
-
2000
- 2000-11-30 JP JP2000369597A patent/JP2001223345A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02301907A (ja) * | 1989-05-17 | 1990-12-14 | Hitachi Ltd | 金属配線およびその製造方法 |
| JPH06204222A (ja) * | 1992-12-28 | 1994-07-22 | Nippon Steel Corp | 半導体装置 |
| JPH06244181A (ja) * | 1993-02-22 | 1994-09-02 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH1093041A (ja) * | 1996-09-13 | 1998-04-10 | Toshiba Corp | 半導体記憶装置 |
| JPH1174488A (ja) * | 1997-06-30 | 1999-03-16 | Texas Instr Inc <Ti> | 集積回路キャパシタ及びメモリ |
| JPH11251546A (ja) * | 1998-02-27 | 1999-09-17 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JP2000156483A (ja) * | 1998-11-18 | 2000-06-06 | Samsung Electronics Co Ltd | 接合スペ―サを備えたコンケ―ブキャパシタの製造方法 |
| JP2000315779A (ja) * | 1999-04-30 | 2000-11-14 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001015712A (ja) * | 1999-07-01 | 2001-01-19 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2001102544A (ja) * | 1999-09-30 | 2001-04-13 | Toshiba Corp | 薄膜キャパシタおよびその製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445067B1 (ko) * | 2001-12-31 | 2004-08-21 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| US7268036B2 (en) | 2002-03-28 | 2007-09-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2005526390A (ja) * | 2002-05-15 | 2005-09-02 | レイセオン・カンパニー | 薄膜キャパシタ装置用の改良された電極 |
| KR100951558B1 (ko) | 2003-06-30 | 2010-04-09 | 주식회사 하이닉스반도체 | 귀금속 하부전극의 필링을 방지할 수 있는 캐패시터의제조 방법 |
| US7091541B2 (en) | 2003-07-08 | 2006-08-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device using a conductive film and method of manufacturing the same |
| CN1294655C (zh) * | 2003-07-08 | 2007-01-10 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| US7244982B2 (en) | 2003-07-08 | 2007-07-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device using a conductive film and method of manufacturing the same |
| JP2007123934A (ja) * | 2007-01-18 | 2007-05-17 | Tokyo Electron Ltd | 成膜方法及びキャパシタ形成方法 |
| JP2011210943A (ja) * | 2010-03-30 | 2011-10-20 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1297562B1 (en) | Methods for forming and integrated circuit structures containing ruthenium containing layers | |
| JP3976462B2 (ja) | 半導体装置の製造方法 | |
| US5843818A (en) | Methods of fabricating ferroelectric capacitors | |
| US6559025B2 (en) | Method for manufacturing a capacitor | |
| JP2000124426A (ja) | 半導体装置のキャパシタ及びその製造方法 | |
| KR20000048374A (ko) | 반도체기억장치의 제조방법 | |
| KR100280206B1 (ko) | 고유전체 캐패시터 및 그의 제조 방법 | |
| JP4286439B2 (ja) | 半導体装置の製造方法 | |
| KR100235949B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100505397B1 (ko) | 반도체메모리소자의캐패시터제조방법 | |
| JP2001223345A (ja) | 半導体装置とその製造方法 | |
| KR100244306B1 (ko) | 반도체 소자의 커패시터의 제조 방법 | |
| US6483167B1 (en) | Semiconductor device and production method thereof | |
| JP2003188283A (ja) | 金属−絶縁体−金属キャパシタ及びその製造方法 | |
| US20010024862A1 (en) | Method for forming a lower electrode by using an electroplating method | |
| JP2002190580A (ja) | 半導体装置およびその製造方法 | |
| US6818497B2 (en) | Method for fabricating capacitor using electrochemical deposition | |
| JP2003218235A (ja) | 複合式コンタクトプラグを備える記憶装置とその製造方法 | |
| JP2000077355A (ja) | 半導体集積回路の電極構造とその製造方法 | |
| KR20000043578A (ko) | 캐패시터 제조방법 | |
| KR100580747B1 (ko) | 고유전체 캐패시터의 제조 방법 | |
| JP2004071759A (ja) | 半導体装置及びその製造方法 | |
| KR19990080413A (ko) | 배리어층 측벽에 산소 차단 스페이서가 형성된고유전율 커패시터 및 그 제조방법 | |
| JP2001274348A (ja) | 半導体装置及びその製造方法 | |
| JP2001068638A (ja) | 一対の拡散防止膜を備える半導体素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040816 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060418 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090115 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091211 |