JP2001216037A - レギュレータ - Google Patents
レギュレータInfo
- Publication number
- JP2001216037A JP2001216037A JP2000028920A JP2000028920A JP2001216037A JP 2001216037 A JP2001216037 A JP 2001216037A JP 2000028920 A JP2000028920 A JP 2000028920A JP 2000028920 A JP2000028920 A JP 2000028920A JP 2001216037 A JP2001216037 A JP 2001216037A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control
- output
- input
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
とによって、その電力損失を低減したレギュレータを提
供することを目的とする。 【解決手段】シリーズレギュレータ1において、コント
ロールIC2を動作させるために、入力端子IN1より
電源電圧Vi2が与えられる。この電源電圧Vi2と入
力端子INに与えられる入力直流電圧Vi1との関係
は、Vi2>Vi1となる。即ち、コントロールIC2
を動作させるために必要な電源電圧よりも低い電圧が、
入力直流電圧として与えられる。このようにすること
で、コントロールICを動作させるための電源電圧と等
しい電圧値となる入力直流電圧が入力されるシリーズレ
ギュレータに比べて、その電力損失を低減させることが
できる。
Description
供給するレギュレータに関するもので、特に、負荷に低
電圧の直流電圧を供給する低電圧動作レギュレータに関
する。
れる直流電圧が、その動作クロックの高周波数化に応じ
て、従来は5Vであったのに対して、近年、3.3Vま
たは2.5Vと減少傾向にある。又、このような直流電
圧が供給される負荷に与えられる負荷電流は、従来、1
〜2Aであったものが、近年、その機能拡大に伴い、3
〜5Aと増加傾向にある。このように、近年、低電圧動
作化及び大電流化した負荷に対応した低電圧動作レギュ
レータが求められる。更に、このような低電圧動作レギ
ュレータにおいては、その電力損失が低いものが求めら
れる。
いて、図7のようなシリーズレギュレータを示す。従来
より使用されているシリーズレギュレータは、入力端子
INより供給された直流電圧を、入力端子INにエミッ
タが接続されたpnp型トランジスタTaのベース電流
が制御されることによって、トランジスタTaのコレク
タに接続された出力端子OUTに接続される負荷(不図
示)に供給する直流電圧に変換する。又、トランジスタ
Taのベース電流が、入力端子INより供給される直流
電圧によってバイアスされるコントロールIC20によ
って制御される。
は、直列に接続された抵抗R1,R2が設けられ、抵抗
R1,R2の接続ノードに表れる電圧がコントロールI
C20に帰還される。尚、抵抗R2の一端が出力端子O
UTに接続されるとともに、抵抗R1の一端が接地され
る。更に、入力端子INに一端が接続されるとともに他
端が接地されたコンデンサC1と、出力端子OUTに一
端が接続されるとともに、他端が接地されたコンデンサ
C2とを有する。又、抵抗R1、コンデンサC1,C
2、及びコントロールIC20は、それぞれ、グランド
端子GNDを介してグランド電圧に接地される。
て、抵抗R1,R2の接続ノードに表れる電圧が、出力
端子OUTより出力される出力直流電圧が分圧された電
圧となる。この抵抗R1,R2の接続ノードに表れる電
圧がコントロールIC20に帰還されることによって、
出力端子OUTより出力される出力直流電圧が安定する
ようにトランジスタTaのベース電流が制御される。こ
のようにすることで、入力端子INより供給される直流
電圧を変換して、出力端子OUTに接続される負荷に常
に一定の直流電圧を供給する。このとき、コンデンサC
1が入力側の電圧の平滑回路として動作するとともに、
コンデンサC2が出力側の電圧の平滑回路として動作す
る。
直流電圧が供給される負荷の低電圧動作化が進んでい
る。よって、図7のようなシリーズレギュレータにおい
て、入力端子INに5Vの入力直流電圧VIN入力される
とともに、出力端子OUTに接続された負荷に供給する
出力直流電圧VOUTが3.3Vである場合、その負荷に
流れる負荷電流Iが1Aのとき、(1)式より、その電
力損失PDが1.7Wとなる。 PD=(VIN−VOUT)×I …(1)
接続される負荷に供給する出力電圧VOUTが2.5V
と、負荷に供給される電圧が低電圧化されると、(1)
式より、図7のようなシリーズレギュレータにおいて、
その電力損失PDが、2.5Wと増加することがわか
る。このように低電圧化されたとき、入力端子INに入
力される入力直流電圧VINを3.3Vに下げることによ
って、電力損失PDを0.8Wと小さくすることができ
る。
設定しなければならない場合、例えば、出力電圧を1.
5Vに設定しなければ成らない場合には、その電力損失
を小さくする方法として、入力直流電圧を低くすること
が考えられる。しかしながら、現在、レギュレータのコ
ントロールICがバイポーラプロセスで構成された場
合、その回路構成上、トランジスタを3段で構成する必
要がある。よって、コントロールICを動作させるのに
必要な最低動作電圧が2.1V程度は必要である。又、
現状において、このようなコントロールICを安定に動
作させるためには、3〜4Vの動作電圧が必要である。
そのため、レギュレータにおいて、コントロールICに
供給される電圧を、入力端子に入力される入力直流電圧
と共通とした構成にしたとき、その電力損失の低減には
限界がある。
用回路の電源を別に供給することによって、その電力損
失を低減したレギュレータを提供することを目的とす
る。
めに、本発明のレギュレータは、入力直流電圧が第1電
極に入力されるとともに出力直流電圧が第2電極に現れ
る出力トランジスタと、前記出力直流電圧を帰還して前
記出力トランジスタの制御電極に与える電流を制御する
制御手段とが設けられたレギュレータにおいて、前記制
御手段の電源電圧として、前記入力直流電圧より高い直
流電圧が与えられることを特徴とする。
負荷に供給する前記出力直流電圧が、例えば1.5Vと
いった低い電圧が求められるとき、前記入力直流電圧を
2Vといった低い電圧を供給することによって、前記出
力トランジスタにおける電力損失を低減させることがで
きる。又、このとき、前記制御手段を動作させる前記電
源電圧を、3〜4V程度とすることで、安定して前記制
御手段を動作させることができる。
記制御手段が、前記入力直流電圧と前記電源電圧とを比
較し、この比較結果に応じて、前記出力トランジスタの
制御電極に与える電流値を変化させる。即ち、前記入力
直流電圧が低下したとき、前記出力電圧も低下する。こ
のとき、前記制御手段が、前記出力トランジスタの制御
電極に与える電流値を大きくすることによって、前記出
力トランジスタを流れる電流を大きくして、前記出力直
流電圧を高くする。このようにして、前記入力直流電圧
の変動に影響されずに、前記出力直流電圧を安定化させ
ることができる。
ギュレータにおいて、前記制御手段が、前記出力直流電
圧が分圧された電圧と、基準電圧とが入力されて、これ
らの電圧を差動増幅する差動増幅回路と、該差動増幅回
路からの出力によって前記出力トランジスタの制御電極
に与える電流を制御する制御トランジスタと、から構成
される制御回路と、前記電源電圧と、前記出力トランジ
スタの制御電極に現れる電圧とが入力されるとともに、
これらの電位差を検出する検出回路と、前記検出回路で
検出した結果に応じて、前記制御トランジスタの制御電
極に与える電流値を変化させる比較器と、を有すること
を特徴とする。
出回路を抵抗としても構わない。このとき、前記電源電
圧は、電源回路などより供給される電圧であるので、ほ
ぼ一定の値となるのに対して、前記入力直流電圧は、前
記電源回路などの電圧を変圧して与えられる直流電圧な
どを用いるため、その値にふらつきがでる可能性があ
る。よって、前記入力直流電圧の変動に応じて、前記抵
抗の両端に現れる電位差が変動する。このとき、前記入
力直流電圧が高くなって、前記抵抗の両端に現れる電位
差が小さくなったとき、前記比較器より前記制御トラン
ジスタに与える電流の電流値を小さくすることによっ
て、前記出力トランジスタを流れる電流を小さくして、
その電圧値が高くなった前記入力直流電圧に応じて高く
なった前記出力直流電圧を低くすることができる。又、
前記入力直流電圧が低くなって、前記抵抗の両端に現れ
る電位差が大きくなったとき、前記比較器より前記制御
トランジスタに与える電流の電流値を大きくすることに
よって、前記出力トランジスタを流れる電流を大きくし
て、その電圧値が低くなった前記入力直流電圧に応じて
低くなった前記出力直流電圧を高くすることができる。
このようにして、前記入力直流電圧の変動に関わらず、
前記出力直流電圧を安定して出力することができる。
わない。このとき、前記電源電圧は、電源回路などより
供給される電圧であるので、ほぼ一定の値となるのに対
して、前記入力直流電圧は、前記電源回路などの電圧を
変圧して与えられる直流電圧などを用いるため、その値
にふらつきがでる可能性がある。よって、前記入力直流
電圧の変動に応じて、前記ダイオードの両端に現れる電
位差が変動する。このとき、前記入力直流電圧が低くな
って、前記ダイオードの両端に現れる電位差が、前記ダ
イオードが導通させるために必要な電圧よりも大きくな
ったとき、前記比較器より前記制御トランジスタに与え
る電流の電流値を大きくすることによって、前記出力ト
ランジスタを流れる電流を大きくして、その電圧値が低
くなった前記入力直流電圧に応じて低くなった前記出力
直流電圧を高くすることができる。このようにして、前
記入力直流電圧の変動に関わらず、前記出力直流電圧を
安定して出力することができる。
タ外部の回路に出力するようにしても構わない。このよ
うにすることで、電源回路などから与えられる電源電圧
を変圧するなどして与えられる前記入力直流電圧を生成
する前記レギュレータ外部の回路を、前記比較器の出力
を用いて制御することによって、前記入力直流電圧を安
定化させることができる。
ずれかのレギュレータにおいて、1チップの半導体集積
回路装置として構成された前記制御手段と、前記出力ト
ランジスタとによって、1パッケージ化された装置とし
て構成されることを特徴とする。
御手段に、過電流保護機能、過電圧保護機能、及び過熱
保護機能を持たせたとき、該制御手段が前記出力トラン
ジスタとともに、1パッケージ化された装置として構成
されるため、過電流、過電圧及び熱が発生する前記出力
トランジスタの近傍に、過電流保護機能、過電圧保護機
能、及び過熱保護機能を持つ各回路を配置することがで
きる。そのため、このようなレギュレータを、過電流保
護機能、過電圧保護機能、及び過熱保護機能を持つ各回
路を、効率よく動作させることができる装置として、構
成させることができる。
記検出回路が、該半導体集積回路装置の外部に取り付け
可能な検出素子とするとともに、前記1パッケージ化さ
れた装置に、前記検出素子を接続するための端子を設け
ても構わない。このようにすることで、前記負荷が要求
するレギュレータからの前記出力直流電圧の値に応じ
て、検出素子を付け替えることがが可能となる。
成>本発明のシリーズレギュレータの構成について、図
面を参照して説明する。図1は、本発明のシリーズレギ
ュレータの内部構成を示すブロック図である。尚、図1
に示すシリーズレギュレータにおいて、図7に示すシリ
ーズレギュレータを構成する部分と同一の目的で使用す
る部分については、同一の符号を付して、その詳細な説
明は省略する。
力端子INと、出力端子OUTと、グランド端子GND
と、pnp型トランジスタTaと、抵抗R1,R2と、
コンデンサC1,C2と、入力端子INに入力される入
力直流電圧よりも高い電源電圧が入力される電源電圧入
力端子IN1と、抵抗R1,R2の接続ノードに現れる
電圧を帰還してトランジスタTaのベース電流を制御す
るコントロールIC2とを有する。このようなシリーズ
レギュレータ1の出力端子OUTに、負荷3が接続され
る。又、入力端子INには、直流電圧Vi1が、入力端
子IN1には、直流電圧Vi2が、それぞれ印加され
る。
は、トランジスタTaのベース電流が増幅されたコレク
タ電流が出力端子OUT側に流れることによって、出力
端子OUTに出力直流電圧が与えられる。このとき、コ
ンデンサC2によって、この出力端子OUTに現れる直
流電圧が平滑化されるとともに、抵抗R1,R2によっ
て、この出力端子OUTに現れる電圧が分圧される。そ
して、この抵抗R1,R2によって分圧された電圧が、
コントロールIC2に与えられる。又、コンデンサC1
は、入力端子INに入力される入力直流電圧を平滑化し
て、ノイズを除去する。
UTに現れる電圧が負荷3が要求する出力電圧より高く
なったとき、抵抗R1,R2の接続ノードに現れる電圧
が高くなることより、出力端子OUTに現れる電圧が高
くなったことを検知する。そして、このコントロールI
C1によって、トランジスタTaのベース電流が小さく
なるように制御される。よって、トランジスタTaを流
れるコレクタ電流が小さくなるため、出力端子OUTに
現れる電圧が低くなる。
が要求する出力電圧より低くなったとき、抵抗R1,R
2の接続ノードに現れる電圧が低くなることより、出力
端子OUTに現れる電圧が低くなったことを検知する。
そして、このコントロールIC1によって、トランジス
タTaのベース電流が大きくなるように制御される。よ
って、トランジスタTaを流れるコレクタ電流が大きく
なるため、出力端子OUTに現れる電圧が高くなる。
ントロールIC2を動作させるために、入力端子IN1
より電源電圧Vi2が与えられる。この電源電圧Vi2
と入力端子INに与えられる入力直流電圧Vi1との関
係は、Vi2>Vi1となる。即ち、コントロールIC
2を動作させるために必要な電源電圧よりも低い電圧
が、入力直流電圧として与えられる。
1.5Vとするとともに、コントロールIC2を動作さ
せるために必要な最低動作電圧を3V程度とするとき、
電源電圧Vi2を3.3Vとするとともに、入力直流電
圧Vi1を2Vとすることができる。このとき、(1)
式における入力直流電圧VIN及び出力直流電圧VOUT
が、それぞれ、2V、1.5Vとなるので、負荷電流I
を1Aとしたとき、上述した(1)式より、シリーズレ
ギュレータ1の電力損失PDが、0.5Wとなる。又、
このとき、コントロールIC2に与える電源電圧が3.
3Vであるため、コントロールIC2は、十分動作可能
な状態にある。このように、電力損失を増やすことな
く、出力直流電圧の低電圧化が実現できる。
ールIC2は、抵抗R1,R2の接続ノードに現れる電
圧を検知してトランジスタTaのベース電流を制御する
制御回路4と、トランジスタTaのベース電圧に応じて
制御回路4を制御してトランジスタTaのベース電流を
変動させる検出回路5(尚、実施の形態における検出回
路は、特許請求の範囲における検出回路と比較器で構成
された回路に相当する)と、過電流保護機能、過電圧保
護機能、過熱保護機能をそれぞれ有する過電流保護回路
6、過電圧保護回路7及び過熱保護回路8とを有する。
検出回路5は、トランジスタTaのベースに現れる電圧
と入力端子IN1に入力される電源電圧Vi2とを比較
する。そして、この比較結果に応じて制御回路4を制御
してトランジスタTaのベース電流を変動させる。又、
一般的に、入力端子INに入力される入力直流電圧Vi
1は、電源電圧Vi2が電源回路などより与えられるの
に対して、入力端子IN1に入力される電源電圧Vi2
がコンバータなどによって、変圧されることによって得
られる。そのため、電源電圧Vi2に比べて、入力直流
電圧Vi1は、変動しやすい。
入力直流電圧Vi1より、トランジスタTaのベース・
エミッタ間電圧となる略0.3Vを引いた値となるた
め、入力直流電圧Vi1と同様に、トランジスタTaの
ベース電圧が変動する。よって、入力直流電圧Vi1が
低くなったとき、検出回路5では、電源電圧Vi2と比
較することによって、トランジスタTaのベース電圧が
低くなったことを検出する。そして、制御回路4がトラ
ンジスタTaに供給するベース電流を大きくするように
制御回路4を制御し、出力直流電圧を高くすることが出
来る。このようにすることで、入力直流電圧Vi1の変
動の影響なく、出力直流電圧を安定して出力することが
できる。
aのベース電流の電流量を検出する。そして、検出した
電流量が所定値より大きくなったとき、トランジスタT
aへのベース電流の供給をOFFするように制御回路4
を制御する。又、過電圧保護回路7は、出力端子OUT
に現れる出力直流電圧を検出する。そして、検出した出
力直流電圧が所定値より高くなったとき、トランジスタ
Taへのベース電流の供給をOFFするように制御回路
4を制御する。更に、過熱保護回路は、温度が高くなる
とともに、過熱保護回路の内部に設けられたトランジス
タのベース・エミッタ間電圧が小さくなることを利用し
て、トランジスタTaによって発生する熱を検出する。
そして、その発熱量が所定量よりも大きくなったとき、
トランジスタTaへのベース電流の供給をOFFするよ
うに制御回路4を制御する。
態について、図面を参照して説明する。図3は、本実施
形態のシリーズレギュレータの内部構造を示すブロック
回路図である。尚、図2における過電圧保護回路及び過
熱保護回路については省略する。
図1に示すシリーズレギュレータ1と同様に、入力端子
IN,IN1と、出力端子OUTと、グランド端子GN
Dと、pnp型トランジスタTaと、抵抗R1,R2
と、コンデンサC1,C2と、コントロールIC2a
(図1又は図2におけるコントロールIC2に相当す
る)とで構成される。又、コントロールIC2aは、n
pn型トランジスタTbと差動増幅回路9と抵抗R3と
スイッチSWとによって構成される制御回路4と、抵抗
R4と比較器10とで構成される検出回路5a(図2の
検出回路5に相当する)と、過電流保護回路6とを有す
る。尚、図2のように、コントロールIC2aは、過電
圧保護回路及び過熱保護回路を有するが、図3では省略
している。
いて、トランジスタTaのベースと入力端子IN1との
間に抵抗R4及び比較器10が接続される。又、トラン
ジスタTbのコレクタにトランジスタTaのベースが接
続されるとともに、そのエミッタに抵抗R3が接続され
る。この抵抗R3は、グランド端子GNDを介して接地
される。又、スイッチSWがトランジスタTbのベース
に一端が接続されるとともに、他端がグランド端子GN
Dを介して接地される。
R2の接続ノードに現れる電圧が反転入力端子に与えら
れるとともに、基準電圧Vrefが非反転入力端子に与え
られる。更に、差動増幅回路9の出力及び比較器10の
出力がトランジスタTbのベースに与えられるととも
に、差動増幅回路9が入力端子IN1より与えられる電
源電圧Vi2とグランド端子GNDより与えられるグラ
ンド電圧によって、バイアスされる。又、出力端子OU
Tには、他端が接地された負荷3が接続される。
いて、出力端子OUTに現れる出力直流電圧が高くなっ
たとき、抵抗R1,R2によって分圧された電圧が高く
なるため、差動増幅回路9の出力が小さくなる。よっ
て、トランジスタTbのコレクタ電流が小さくなるた
め、トランジスタTaのベース電流が小さくなる。この
ようにトランジスタTaのベース電流が小さくなること
で、トランジスタTaのコレクタ電流が小さくなるた
め、出力直流電圧が低くなる。
圧が低くなったとき、抵抗R1,R2によって分圧され
た電圧が低くなるため、差動増幅回路9の出力が大きく
なる。よって、トランジスタTbのコレクタ電流が大き
くなるため、トランジスタTaのベース電流が大きくな
る。このようにトランジスタTaのベース電流が大きく
なることで、トランジスタTaのコレクタ電流が大きく
なるため、出力直流電圧が高くなる。
INに入力される入力直流電圧Vi1は、電源電圧Vi
2が電源回路などより与えられるのに対して、入力端子
IN1に入力される電源電圧Vi2がコンバータなどに
よって、変圧されることによって得られる。そのため、
電源電圧Vi2に比べて、入力直流電圧Vi1は、変動
しやすい。よって、入力直流電圧Vi1の変動に応じ
て、抵抗R4の両端に現れる電位差の変動として比較器
10に与えられる。
き、トランジスタTaのベース・エミッタ間電圧は略
0.3Vとほぼ一定であるため、トランジスタTaのベ
ース電圧も高くなる。よって、抵抗R4の両端に現れる
電位差が小さくなる。このとき、比較器10よりトラン
ジスタTbのベースに与える電流を小さくすることによ
って、トランジスタTbを流れるコレクタ電流、即ちト
ランジスタTaのベース電流を小さくする。このよう
に、トランジスタTaのベース電流が小さくなること
で、トランジスタTaのコレクタ電流が小さくなるた
め、出力直流電圧を低くすることができる。故に、入力
直流電圧Vi1が高くなったためにその電圧値が高くな
った出力直流電圧を低くすることができる。
き、トランジスタTaのベース電圧も低くなる。よっ
て、抵抗R4の両端に現れる電位差が大きくなる。この
とき、比較器10よりトランジスタTbのベースに与え
る電流を大きくすることによって、トランジスタTbを
流れるコレクタ電流、即ちトランジスタTaのベース電
流を大きくする。このように、トランジスタTaのベー
ス電流が大きくなることで、トランジスタTaのコレク
タ電流が大きくなるため、出力直流電圧を高くすること
ができる。故に、入力直流電圧Vi1が低くなったため
にその電圧値が低くなった出力直流電圧を高くすること
ができる。よって、入力直流電圧Vi1の変動の影響な
く、出力直流電圧を安定して出力することができる。
電流保護回路6に与えられる。即ち、トランジスタTa
を流れる電流が大きくなって、抵抗R3に流れる電流が
大きくなったとき、抵抗R3に現れる電圧が大きくな
る。このとき、抵抗R3に現れる電圧が所定の値より大
きくなったとき、トランジスタTaに過電流が流れたと
過電流保護回路6で判断される。そして、トランジスタ
Tbの駆動を停止させるように、トランジスタTbのベ
ースとグランド端子GND間に接続されるスイッチSW
をONにする。このようにして、シリーズレギュレータ
1aの動作を停止させる。
回路8についても、出力直流電圧が大きくなったとき、
又、トランジスタTaの発熱量が大きくなったとき、そ
れぞれ、スイッチSWをONにしてトランジスタTbの
駆動を停止させるようにして、過電圧保護、又は過熱保
護を行うようにしても良い。
態について、図面を参照して説明する。図4は、本実施
形態のシリーズレギュレータの内部構造を示すブロック
回路図である。尚、図4に示すシリーズレギュレータに
おいて、図3に示すシリーズレギュレータを構成する部
分と同一の目的で使用する部分については、同一の符号
を付して、その詳細な説明は省略する。
第1の実施形態のシリーズレギュレータ1a(図3)と
同様に、入力端子IN,IN1と、出力端子OUTと、
グランド端子GNDと、pnp型トランジスタTaと、
抵抗R1,R2と、コンデンサC1,C2と、コントロ
ールIC2b(図1又は図2におけるコントロールIC
2に相当する)とで構成される。又、コントロールIC
2bは、npn型トランジスタTbと差動増幅回路9と
抵抗R3とスイッチSWとによって構成される制御回路
4と、ダイオードDと比較器10aとで構成される検出
回路5b(図2の検出回路5に相当する)と、過電流保
護回路6とを有する。更に、入力端子IN,IN1にそ
れぞれ入力直流電圧Vi1、電源電圧Vi2が入力され
るとともに、出力端子OUTに他端が接地された負荷3
が接続される。尚、図2のように、コントロールIC2
bは、過電圧保護回路及び過熱保護回路を有するが、図
4では省略している。
図3のシリーズレギュレータ1aにおける抵抗R4の代
わりにダイオードDを使用するとともに、比較器10の
代わりに比較器10aを使用した構成のシリーズレギュ
レータである。尚、ダイオードDは、アノードが入力端
子IN1に接続されるとともに、カソードがトランジス
タTaのベースに接続される。尚、差動増幅回路9及び
抵抗R3については、第1の実施形態のシリーズレギュ
レータ1aと同様の動作を行うので、その動作の説明に
ついては省略する。
いて、入力直流電圧Vi1が低くなったとき、トランジ
スタTaのベース電圧も低くなる。よって、ダイオード
Dの両端に現れる電位差が、ダイオードDを導通させる
のに必要な電圧よりも大きくなったとき、比較器10a
よりトランジスタTbのベースに与える電流を大きくす
ることによって、トランジスタTbを流れるコレクタ電
流、即ちトランジスタTaのベース電流を大きくする。
流が大きくなることで、トランジスタTaのコレクタ電
流が大きくなるため、出力直流電圧を高くすることがで
きる。故に、入力直流電圧Vi1が低くなったためにそ
の電圧値が低くなった出力直流電圧を高くすることがで
きる。よって、入力直流電圧Vi1の変動の影響なく、
出力直流電圧を安定して出力することができる。
態について、図面を参照して説明する。図5は、本実施
形態のシリーズレギュレータの内部構造を示すブロック
回路図である。尚、図5に示すシリーズレギュレータに
おいて、図3に示すシリーズレギュレータを構成する部
分と同一の目的で使用する部分については、同一の符号
を付して、その詳細な説明は省略する。
第1の実施形態のシリーズレギュレータ1a(図3)と
同様に、入力端子IN,IN1と、出力端子OUTと、
グランド端子GNDと、pnp型トランジスタTaと、
抵抗R1,R2と、コンデンサC1,C2と、コントロ
ールIC2c(図1又は図2におけるコントロールIC
2に相当する)とで構成されるとともに、信号出力端子
SIGが設けられる。又、コントロールIC2cは、n
pn型トランジスタTbと差動増幅回路9と抵抗R3と
スイッチSWとによって構成される制御回路4と、抵抗
R4と比較器10とで構成される検出回路5c(図2の
検出回路5に相当する)と、過電流保護回路6とを有す
る。更に、入力端子IN,IN1にそれぞれ入力直流電
圧Vi1、電源電圧Vi2が入力されるとともに、出力
端子OUTに他端が接地された負荷3が接続される。
尚、図2のように、コントロールIC2cは、過電圧保
護回路及び過熱保護回路を有するが、図5では省略して
いる。
比較器10からの出力がトランジスタTbのベースに与
えられる代わりに、信号出力端子SIGに接続されたシ
リーズレギュレータ1cの外部に設けられた外部回路1
1に与えられるような構成のシリーズレギュレータであ
る。即ち、比較器10の出力が信号出力端子SIGに接
続される。又、入力端子INには、シリーズレギュレー
タ1cの外部に設けられた可変の電源回路12が接続さ
れる。尚、差動増幅回路9、比較器10及び抵抗R3,
R4については、第1の実施形態のシリーズレギュレー
タ1aと同様の動作を行うので、その動作の説明につい
ては省略する。
cは、比較器10からの出力が、信号出力端子SIGを
介して外部回路11に与えられる。そして、外部回路1
1によって、入力端子INに入力される入力直流電圧V
i1が、負荷3によって要求される出力直流電圧を出力
するために適切な値になるように、可変の電源回路12
が制御される。
き、トランジスタTaのベース電圧が高くなったことを
抵抗R4と比較器10によって検出し、比較器10の出
力が外部回路11に与えられる。そして、この出力によ
って、外部回路11が電源回路12より供給される入力
直流電圧Vi1を低くするように、電源回路12を制御
する。又、直流入力電圧Vi1が低くなったとき、トラ
ンジスタTaのベース電圧が低くなったことを抵抗R4
と比較器10によって検出し、比較器10の出力が外部
回路11に与えられる。そして、この出力によって、外
部回路11が電源回路12より供給される入力直流電圧
Vi1を高くするように、電源回路12を制御する。こ
のようにすることによって、入力端子INに入力される
入力直流電圧Vi1を安定な電圧値とすることができる
ので、出力端子OUTより出力される出力直流電圧の値
を安定化させることができる。
値を検出する検出回路5cを、第1の実施形態と同様
に、比較器10と抵抗R4によって構成したが、第2の
実施形態と同様に、比較器10aとダイオードDによっ
て構成するようにしても構わない。又、本実施形態にお
いて、可変の電源回路12によって、入力端子INに入
力される入力直流電圧が供給されるものとしたが、可変
の電源回路12の代わりに、直流電圧変圧回路を用い
て、入力端子IN1に入力される直流電圧Vi2を入力
端子Vi1に変圧した入力直流電圧を入力端子INに入
力するようにしても構わない。このとき、外部回路11
によって、直流電圧変圧回路における変圧率が制御され
ることによって、入力端子INに入力される入力直流電
圧を安定化させることができる。
御回路4、検出回路5、過電流保護回路6、過電圧保護
回路7、及び過熱保護回路8で構成されるコントロール
IC2を、1チップの半導体集積回路装置として構成す
るとともに、このコントロールIC2とpnp型トラン
ジスタTaとを1パッケージ化するようにしても構わな
い。このように、シリーズレギュレータを1パッケージ
化することによって、過熱保護回路8を最も発熱量の大
きいpnp型トランジスタTaの近傍に配置することが
できるので、効率よく過熱保護を行うことができる。
又、コントロールIC2及びpnp型トランジスタTa
をバイポーラトランジスタの代わりに、MOSトランジ
スタで構成することによって、例えば、トランジスタT
aをMOSトランジスタで構成したとき、その動作時の
ゲート・ソース間電圧が0.1〜0.2V程度と低くな
るため、その電力損失を更に低減させることができる。
態について、図面を参照して説明する。図6は、本実施
形態のシリーズレギュレータの内部構造を示すブロック
回路図である。尚、図6に示すシリーズレギュレータに
おいて、図3に示すシリーズレギュレータを構成する部
分と同一の目的で使用する部分については、同一の符号
を付して、その詳細な説明は省略する。
第1の実施形態のシリーズレギュレータ1a(図3)と
同様に、入力端子IN,IN1と、出力端子OUTと、
グランド端子GNDと、pnp型トランジスタTaと、
抵抗R1,R2と、コンデンサC1,C2と、コントロ
ールIC2d(図1又は図2におけるコントロールIC
2に相当する)とで構成されるとともに、端子13,1
4が設けられる。又、コントロールIC2dは、npn
型トランジスタTbと差動増幅回路9と抵抗R3とスイ
ッチSWとによって構成される制御回路4と、比較器1
0と、過電流保護回路6とを有する。更に、入力端子I
N,IN1にそれぞれ入力直流電圧Vi1、電源電圧V
i2が入力されるとともに、出力端子OUTに他端が接
地された負荷3が接続される。尚、図2のように、コン
トロールIC2dは、過電圧保護回路及び過熱保護回路
を有するが、図5では省略している。
端子13が入力端子IN1と接続されるとともに、トラ
ンジスタTaのベースに端子14が接続された構成のシ
リーズレギュレータである。この端子13,14の間に
抵抗R4が接続され、この抵抗R4と比較器10で検出
回路5aが構成される。このような構成のシリーズレギ
ュレータ1dにおいて、差動増幅回路9、比較器10及
び抵抗R3,R4については、第1の実施形態のシリー
ズレギュレータ1aと同様の動作を行うので、その動作
の説明については省略する。
によって、負荷3が要求するシリーズレギュレータ1d
からの出力直流電圧の値に応じて、抵抗値の違う抵抗の
付け替えが可能となる。このとき、制御回路4、比較器
10、過電流保護回路6、過電圧保護回路7(図2参
照)、及び過熱保護回路8(図2参照)で構成されるコ
ントロールIC2dを、1チップの半導体集積回路装置
として構成するとともに、このコントロールIC2dと
pnp型トランジスタTaとを1パッケージ化し、更
に、抵抗R4を外部に接続するように構成する。このと
き、1パッケージ化されたシリーズレギュレータには、
抵抗R4を接続するための端子13,14が設けられ
る。
と同様に、抵抗R4を端子13,14に接続して、比較
器10と抵抗R4とで検出回路5aを構成したが、第2
の実施形態と同様に、比較器10を比較機10aとする
とともにダイオードDを端子13,14に接続して、比
較器10aとダイオードDによって検出回路5bを構成
するようにしても構わない。又、第3の実施形態のよう
に、信号出力端子をシリーズレギュレータに設けて、コ
ントロールIC内に設けられた比較器からの出力を外部
回路に与えるような構成にしても構わない。
動作させるための電源電圧と、出力トランジスタに入力
される入力直流電圧とを、異なる直流電圧とするととも
に、電源電圧を入力直流電圧より高い直流電圧としたた
め、出力トランジスタへの入力直流電圧を出力直流電圧
に応じた可能な限り低い電圧とすることができる。よっ
て、1.5Vや2Vといった低電圧を出力直流電圧とし
て出力する場合においても、制御手段の最低動作電圧と
関係なく、入力直流電圧を可能な限り低い電圧に設定す
ることができるため、このレギュレータにおける電力損
失を低減させることができる。又、入力直流電圧と電源
電圧とを比較し、この比較結果に応じて、前記出力トラ
ンジスタの制御電極に与える電流値を変化させることが
できるため、入力直流電圧の変動に関わらず、出力直流
電圧を安定した電圧として出力することができる。
ク図。
ルICの内部構成を示すブロック図。
すブロック回路図。
すブロック回路図。
すブロック回路図。
すブロック回路図。
図。
Claims (8)
- 【請求項1】 入力直流電圧が第1電極に入力されると
ともに出力直流電圧が第2電極に現れる出力トランジス
タと、前記出力直流電圧を帰還して前記出力トランジス
タの制御電極に与える電流を制御する制御手段とが設け
られたレギュレータにおいて、 前記制御手段の電源電圧として、前記入力直流電圧より
高い直流電圧が与えられることを特徴とするレギュレー
タ。 - 【請求項2】 前記制御手段が、前記入力直流電圧と前
記電源電圧とを比較し、この比較結果に応じて、前記出
力トランジスタの制御電極に与える電流値を変化させる
ことを特徴とする請求項1に記載のレギュレータ。 - 【請求項3】 前記制御手段が、 前記出力直流電圧が分圧された電圧と、基準電圧とが入
力されて、これらの電圧を差動増幅する差動増幅回路
と、該差動増幅回路からの出力によって前記出力トラン
ジスタの制御電極に与える電流を制御する制御トランジ
スタと、から構成される制御回路と、 前記電源電圧と、前記出力トランジスタの制御電極に現
れる電圧とが入力されるとともに、これらの電位差を検
出する検出回路と、 前記検出回路で検出した結果に応じて、前記制御トラン
ジスタの制御電極に与える電流値を変化させる比較器
と、 を有することを特徴とする請求項1又は請求項2に記載
のレギュレータ。 - 【請求項4】 前記検出回路が抵抗であり、 前記比較器が、前記抵抗に現れる電圧に応じて、前記制
御トランジスタの制御電極に与える電流値を変化させる
ことを特徴とする請求項3に記載のレギュレータ。 - 【請求項5】 前記検出回路がダイオードであり、 前記比較器が、前記ダイオードに現れる電圧を、前記ダ
イオードを導通させるために必要な電圧と比較すること
によって、前記制御トランジスタの制御電極に与える電
流値を変化させることを特徴とする請求項3に記載のレ
ギュレータ。 - 【請求項6】 前記比較器の出力が、前記レギュレータ
外部の回路に出力されることを特徴とする請求項3〜請
求項5のいずれかに記載のレギュレータ。 - 【請求項7】 1チップの半導体集積回路装置として構
成された前記制御手段と、前記出力トランジスタが、1
パッケージ化された装置として構成されることを特徴と
する請求項1〜請求項6のいずれかに記載のレギュレー
タ。 - 【請求項8】 1チップの半導体集積回路装置として構
成された前記制御手段と、前記出力トランジスタとが、
1パッケージ化された装置として構成され、 前記検出回路が、該半導体集積回路装置の外部に取り付
け可能な検出素子であるとともに、 前記1パッケージ化された装置に、前記検出素子を接続
するための端子が設けられたことを特徴とする請求項3
〜請求項6のいずれかに記載のレギュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000028920A JP3542022B2 (ja) | 2000-02-01 | 2000-02-01 | レギュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000028920A JP3542022B2 (ja) | 2000-02-01 | 2000-02-01 | レギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001216037A true JP2001216037A (ja) | 2001-08-10 |
JP3542022B2 JP3542022B2 (ja) | 2004-07-14 |
Family
ID=18554254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000028920A Expired - Fee Related JP3542022B2 (ja) | 2000-02-01 | 2000-02-01 | レギュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3542022B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009043220A (ja) * | 2007-08-06 | 2009-02-26 | Taejin Technology Co Ltd | 超低電圧降下型電圧レギュレーター |
JP2009223635A (ja) * | 2008-03-17 | 2009-10-01 | Denso Corp | 電源回路 |
US7675725B2 (en) | 2006-11-13 | 2010-03-09 | Sharp Kabushiki Kaisha | Constant voltage output circuit |
JP2014179079A (ja) * | 2013-03-14 | 2014-09-25 | Freescale Semiconductor Inc | 電流制限器を有する電圧レギュレータ |
JP2019037116A (ja) * | 2017-08-21 | 2019-03-07 | ローム株式会社 | 電源制御装置 |
-
2000
- 2000-02-01 JP JP2000028920A patent/JP3542022B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7675725B2 (en) | 2006-11-13 | 2010-03-09 | Sharp Kabushiki Kaisha | Constant voltage output circuit |
JP2009043220A (ja) * | 2007-08-06 | 2009-02-26 | Taejin Technology Co Ltd | 超低電圧降下型電圧レギュレーター |
JP4634432B2 (ja) * | 2007-08-06 | 2011-02-16 | テジン・テクノロジー・カンパニー・リミテッド | 超低電圧降下型電圧レギュレーター |
JP2009223635A (ja) * | 2008-03-17 | 2009-10-01 | Denso Corp | 電源回路 |
JP2014179079A (ja) * | 2013-03-14 | 2014-09-25 | Freescale Semiconductor Inc | 電流制限器を有する電圧レギュレータ |
JP2019037116A (ja) * | 2017-08-21 | 2019-03-07 | ローム株式会社 | 電源制御装置 |
JP7018337B2 (ja) | 2017-08-21 | 2022-02-10 | ローム株式会社 | 電源制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3542022B2 (ja) | 2004-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8072201B2 (en) | Power supply apparatus | |
JP3240216B2 (ja) | 設定値に対する電圧変動を検出する検出回路、デバイス及び電力供給回路 | |
US7453251B1 (en) | Voltage tracking reference for a power regulator | |
JPH10283043A (ja) | 負荷ポール安定化電圧調整器回路 | |
KR20100086995A (ko) | 전원 장치 | |
US7012791B2 (en) | Constant-voltage power supply unit | |
US7049799B2 (en) | Voltage regulator and electronic device | |
US6204646B1 (en) | Power supply device | |
US6798179B2 (en) | Stabilized direct-current power supply device | |
JP3542022B2 (ja) | レギュレータ | |
JP2002196830A (ja) | 定電圧レギュレータ及びその使用方法 | |
JPH04295222A (ja) | 安定化電源回路 | |
KR101375549B1 (ko) | 전압 조절기 및 그 형성 방법 | |
US12068743B2 (en) | Semiconductor device | |
JP2002369507A (ja) | スイッチング電源 | |
JPH0744248A (ja) | 定電圧回路 | |
JP2003316452A (ja) | 制御電源 | |
JP2002049430A (ja) | 電源回路 | |
JP2000293244A (ja) | 直流安定化電源装置 | |
JPH11110056A (ja) | 電源回路 | |
JPS60110021A (ja) | 低電圧検出回路つき電圧安定化回路 | |
JP2000066747A (ja) | 定電圧回路及びその定電圧出力方法 | |
JPS59108413A (ja) | 自動レベル調整回路 | |
JPH07306725A (ja) | 定電圧電源回路 | |
JPH09179639A (ja) | 直列制御形レギュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040325 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |